JP2755230B2

JP2755230B2 - プラズマディスプレイパネル駆動回路の制御方法

Info

Publication number: JP2755230B2
Application number: JP7273444A
Authority: JP
Inventors: 修士中村
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1995-09-27
Filing date: 1995-09-27
Publication date: 1998-05-20
Anticipated expiration: 2015-09-27
Also published as: JPH0990900A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プラズマディスプ
レイパネル駆動回路の制御方法に関し、特に、交流放電
メモリ型のプラズマディスプレイパネル駆動回路の制御
方法に関する。

【０００２】

【従来の技術】一般に、プラズマディスプレイパネル
（以下、ＰＤＰとも略称する）は、薄型構造でちらつき
がないこと、表示コントラスト比が大きいこと、比較的
に大画面が可能であること、応答速度が速いこと、自発
光型のため蛍光体の利用により多色発光も可能であるこ
となど、数多くの特長を有している。このため、近年、
コンピュータ関連の表示装置の分野及びカラー画像表示
の分野等において、広く利用されるようになりつつあ
る。

【０００３】ＰＤＰには、その動作方式により、電極が
誘電体で被覆されて交流放電の状態で動作させる交流放
電型と、電極が放電空間に露出して直流放電の状態で動
作させる直流放電型とがある。更に、交流放電型には、
駆動方式として放電セルのメモリ機能を利用するメモリ
動作型と、これを利用しないリフレッシュ動作型とがあ
る。ＰＤＰの輝度は、放電回数即ちパルス電圧の繰返し
数に比例する。リフレッシュ型は、表示容量が大きくな
ると輝度が低下するため、主として小表示容量のＰＤＰ
に使用される。

【０００４】図８は、一般的な交流放電メモリ型カラー
ＰＤＰの表示セルの構成を例示する断面図である。ＰＤ
Ｐは、背面及び前面に夫々配設されるガラス製の第１の
絶縁基板１及び第２の絶縁基板２を有する。第２の絶縁
基板２上には、透明な走査電極３及び維持電極４と、電
極抵抗値を小さくするために走査電極３及び維持電極４
に重なるように配置されるトレース電極５、６とが形成
される。第１の絶縁基板１上には、走査電極３及び維持
電極４と直交方向に且つ対向して配置されるデータ電極
７が形成される。第２の絶縁基板２上には、走査電極３
及び維持電極４を覆って誘電体１２が形成され、更にそ
の上には、誘電体１２を放電から保護する酸化マグネシ
ウム等から成る保護層１３が形成される。第１の絶縁基
板１上には、データ電極７を覆う誘電体１４が形成さ
れ、更にその上には、放電ガスの放電により発生する紫
外線を可視光１０に変換する蛍光体１１が塗布される。

【０００５】第１の絶縁基板１及び第２の絶縁基板２の
相互間には放電ガス空間８が設けられ、該放電ガス空間
８内には、ヘリウム、ネオン及びキセノン又はそれらの
混合ガス等から成る放電ガスが充填される。放電ガス空
間８は、第１及び第２の絶縁基板１、２を相互に離隔す
る格子状の隔壁９によって維持され、該隔壁９は更に放
電ガス空間８を各表示セル毎に区画する。

【０００６】以下、選択された表示セルの放電動作につ
いて説明する。まず、走査電極３とデータ電極７との間
に、放電しきい値を越えるパルス電圧、即ちデータ・パ
ルスを印加して放電を開始させる。その結果、データ・
パルスの極性に対応して、正負の電荷が双方の誘電体１
２及び１４の表面に吸引されて堆積し、正負の壁電荷を
形成する。この壁電荷の堆積に起因する等価的な内部電
圧、即ち、壁電圧は、データ・パルスの電圧と逆極性で
ある。従って、放電の成長とともに、セル内部の実効電
圧が低下し、データ・パルスの電圧が一定値を保持して
いても、放電は維持できず遂には停止する。

【０００７】その後に、相互に隣接する走査電極３と維
持電極４との間に、壁電圧と同極性のパルス電圧である
維持パルスを印加する。維持パルスが壁電圧と重畳する
ので、維持パルスの電圧振幅が低くとも放電のしきい値
を越えて放電することができる。従って、維持パルスを
走査電極３と維持電極４との間に印加し続けることによ
って、放電が維持できる。この機能が先に述べたメモリ
機能である。また、走査電極３又は維持電極４に、壁電
圧を中和するような振幅及びパルス幅の消去パルス、例
えば、パルス幅が大きな低電圧のパルス、又は、パルス
幅が短く維持パルス程度の振幅の電圧パルスを印加する
ことにより、維持放電を停止させることが出来る。

【０００８】ところで、交流放電メモリ型ＰＤＰでは、
上記のような表示セルを多数配列して多様な映像を表示
させた場合には、１つの電極上で発光を選択する表示セ
ル数が変化すると、同じ回数の維持放電パルスを印加し
たにも拘らず、輝度が異なる現象が知られている。そこ
で、従来から、電極単位で維持放電回数をその発光セル
数に応じて調整する手段が採られている。

【０００９】上記調整の１例として、維持パルス列の間
に維持消去パルスを挿入し、この消去パルス以降の維持
放電を停止させる方法がある。以下に、これを実現する
従来の駆動回路について説明する。

【００１０】図９は、上記従来の駆動回路の構成を示す
ブロック図であり、例えば図１０に示す電極配置を構成
するドットマトリックス表示用ＰＤＰを駆動するシステ
ムを示している。図１０において、ドットマトリクス表
示用のＰＤＰ１５は、第２絶縁基板上に相互に平行に配
列された、行電極を構成する走査電極Ｓ_c1、Ｓ_c2、…、
Ｓ_cj及び維持電極Ｓ_u1、Ｓ_u2、・・・、Ｓ_ujの対と、第１
絶縁基板上にこれら行電極と直交（交差）して配列され
たデータ電極Ｄ₁、Ｄ₂、…、Ｄ_kとを備える。各表示セ
ル１６は、行電極及び列電極の交差部分に配置される。
同図では、ＰＤＰの電極配置の構造に着目し、表示セル
１６をｊ×ｋ個の行列としてブロック表示する。

【００１１】図９の駆動回路は、維持電極を共通的に駆
動するためのパルスを発生する高電圧パルス発生器１７
と、走査電極を共通的に駆動するためのパルスを発生す
る高電圧パルス発生器１８と、走査パルスを順次に与え
る走査ドライバ１９と、維持消去パルスを順次に与える
消去ドライバ２０と、高電圧パルス発生器１８、走査ド
ライバ１９及び消去ドライバ２０の各出力を混合して各
走査電極に与えて走査電極を駆動する混合器２１と、デ
ータ電極を個別に駆動するデータドライバ２２、２３と
を備える。

【００１２】図１１は、図９に示した走査ドライバ１９
の内部回路を示すブロック部である。走査ドライバ１９
は、シフトレジスタ３１と、ラッチ３２と、高電圧スイ
ッチング回路３３と、ＡＮＤゲート３４_i、・・・、３
５_jとから構成される。同図に示した各信号線は、信号
線LBLが高電圧スイッチング回路の基本出力波形を決定
する走査パルス信号の入力線、信号線LDAがシフトレジ
スタへのデータ信号入力線、信号線LCLがシフトレジス
タのクロック信号入力線、信号線LSTがラッチのストロ
ーブ信号入力線を夫々示している。

【００１３】図９の消去ドライバ２０も、図１１に示し
た走査ドライバ１９と同様な構成を有しており、シフト
レジスタ、ラッチ及び高電圧スイッチング回路及びＡＮ
Ｄゲートから構成される。

【００１４】図９の駆動回路を用いて得られる駆動電圧
波形の一例を図１２に示す。図１２には、維持電極
Ｓ_u1、Ｓ_u2、・・・、Ｓ_ujに印加する共通の維持電極駆動
波形Ｗ_uと、各走査電極Ｓ_c1、Ｓ_c2、・・・、Ｓ_cjに夫
々印加する走査電極駆動波形Ｗ_s1、Ｗs₂、・・・、Ｗ
_sjと、データ電極Ｄ_i（１≦i≦k）に印加するデータ電
極駆動波形Ｗdとが示されている。駆動の一周期は、予
備放電期間Ａと、書込み放電期間Ｂと、維持放電期間Ｃ
とから構成され、これらを繰り返して所望の映像表示を
得る。

【００１５】予備放電期間Ａには、予備放電パルスＰ_p
及びこれに続く予備放電消去パルスＰ_peを各維持電極及
び走査電極に与え、全セルを一斉に予備放電させてこれ
を消去する。書込み放電期間Ｂは、各走査電極Ｓ_c1、Ｓ
_c2、・・・、Ｓ_cjに、順次に独立したタイミングで走査パ
ルスＰ_wを印加しておき、線順次に書込み放電を行う期
間である。走査パルスＰ_wのタイミングに合わせて、デ
ータ電極との交点の各セルに選択的に表示データを書き
込む。ここで、所望の表示セルにデータを書き込む場合
には対応するデータ電極にデータパルスＰ_dを印加し、
書き込まない場合には対応するデータ電極にデータパル
スＰ_dを印加しない。

【００１６】維持放電期間Ｃは、各維持電極及び走査電
極に共通に維持放電パルスＰ_s、Ｐ_uを与え、書込み放電
期間Ｂにおいて書込み放電を行った表示セルについて、
所望の輝度を得るために維持放電を行ない、発光させる
期間である。維持放電期間中に維持消去パルスＰ_eを印
加すると、表示セル内の壁電荷が中和され、それ以降の
維持放電が停止する。これにより、各走査電極毎の輝度
調整が行なわれる。

【００１７】図１３は、上述した駆動パルス、特に走査
パルスＰ_w及び維持消去パルスＰ_eを発生するための制御
信号波形を示すタイミング図である。同図において、各
信号SBL、SDA、SCL、及び、SSTは、走査ドライバ用の信号で
あり、夫々、走査パルス信号、データ信号、クロック信
号、及び、ストローブ信号を示す。

【００１８】クロック信号SCLは、走査パルスＰ_wの周期
を定め、データ信号SDAをシフトレジスタ内でシフトす
る。ストローブ信号SSTは、シフトレジスタ３１のシフ
ト動作と時間的にずらしてシフトレジスタ３１内のデー
タを順次にラッチ３２に移行させる。これにより、走査
電極と１対１に対応した高電圧スイッチング回路３３を
順次に選択し、走査パルス信号SBLを電圧増幅した走査
パルスを各走査電極に出力する。

【００１９】また、信号EBL、EDA、ECL、及び、ESTは、消去
ドライバ用の信号であり、夫々、消去パルス信号、デー
タ信号、クロック信号、及び、ストローブ信号を示す。
クロック信号ECLは、維持放電期間Ｃにおける周期を定
め、各走査電極に対応したデータ信号EDAをクロック信
号ECLで転送する。転送が終了した後にストローブ信号E
STにより、シフトレジスタ内のデータをラッチに移行さ
せ、消去パルス信号EBLを電圧増幅した消去パルスを各
走査電極に出力する。

【００２０】

【発明が解決しようとする課題】上記従来のＰＤＰの駆
動回路では、走査ドライバと消去ドライバとを独立に設
けており、これらの出力を混合する混合器を含めその回
路規模が大きいため、ＰＤＰのコストを増大させる欠点
があった。

【００２１】本発明は、上記に鑑み、回路規模の縮小を
図り且つ従来の駆動回路と同様な駆動波形を実現する、
ＰＤＰ駆動回路の制御方法を提供することを目的とす
る。

【００２２】

【課題を解決するための手段】上記目的を達成するため
に、本発明のプラズマディスプレイパネル駆動回路の制
御方法は、複数の行電極と複数の列電極との各交差部分
に表示セルを行列状に配設し、該表示セルにデータの書
込み放電及び維持放電を行って該表示セルを発光させる
型式のプラズマディスプレイパネル駆動回路の制御方法
において、書込み放電期間と維持放電期間とで前記駆動
回路に供給される制御信号を切り替え、書込み放電用走
査パルスと維持放電停止パルスとを共通の駆動回路部分
から走査電極に出力することを特徴とする。

【００２３】本発明は、如何なる形式の交流放電メモリ
型ＰＤＰにも適用可能であり、例えば３電極構造のＰＤ
Ｐの他に、２電極構造等の他の形式のＰＤＰにも適用可
能である。

【００２４】ここで、本発明のＰＤＰ駆動回路の制御方
法では、前記維持放電停止パルスは、維持パルス列の間
に挿入する消去放電パルスとすることができ、或いは、
維持放電時に対となる電極間電位差を打ち消す維持キャ
ンセルパルスとすることも出来る。

【００２５】書込み放電用走査パルスと維持放電停止パ
ルスとを、共通の電源から供給される同じ振幅のパルス
とすることができ、或いは、異なる電源から供給される
異なる振幅のパルスとすることも出来る。

【００２６】好ましくは、書込み放電用走査パルス及び
維持放電停止パルスを出力する共通の駆動回路部分は、
レジスタ及びラッチを備え、書込み放電期間には走査周
期毎に選択出力を順次にシフトする制御信号を選択し、
維持放電期間には維持周期毎に全出力に対応した維持放
電停止データをシフトレジスタを経由してラッチに転送
する制御信号を選択する。

【００２７】前記シフトレジスタは、双方向性のシフト
レジスタとすることが好ましく、この場合、書込み放電
期間と維持放電期間とでシフト方向を逆にすることも好
ましい態様である。

【００２８】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１は、本発明方法の第１
の実施形態のためのＰＤＰ駆動回路の構成を示すブロッ
ク図である。同図のＰＤＰ駆動回路は、維持電極を共通
的に駆動するためのパルスを発生する高電圧パルス発生
器１７と、走査電極を共通的に駆動するためのパルスを
発生する高電圧パルス発生器１８と、走査ドライバ１９
と、走査ドライバの制御信号を選択する信号セレクタ２
４と、走査電極用高電圧パルス発生器１８及び走査ドラ
イバ１９の各出力を混合して走査電極を駆動する混合器
２５と、データ電極を駆動するデータドライバ２２、２
３とを備える。走査ドライバ１９は、従来例と同様に、
図１１に示すシフトレジスタ３１と、ラッチ３２と、高
電圧スイッチング回路３３と、ＡＮＤゲート３４_i、・
・・３４_jとで構成される。

【００２９】図２は、図１の駆動回路で得られる駆動電
圧波形と、走査パルスＰ_w、維持消去パルスＰ_eを発生す
るための制御信号波形とを示すタイミング図である。図
２において、Ｗ_s1及びＷ_s2は走査電極Ｓ_c1、Ｓ_c2の駆動
電圧波形の例示である。信号SBL、SDA、SCL及びSSTは、
何れも書込み動作時に用いられる信号であり、夫々、走
査パルス信号、データ信号、クロック信号及びストロー
ブ信号を示す。信号EBL、EDA、ECL、及び、ESTは、何れ
も維持消去動作時に用いられる信号であり、夫々、消去
パルス信号、データ信号、クロック信号及びストローブ
信号を示す。また、信号SEはセレクタ２４へのセレクト
信号である。

【００３０】書込み放電期間においては、セレクト信号
SEをローレベルに設定し、書込み動作用の各信号SBL、S
DA、SCL、SSTを選択して走査ドライバ１９を制御する。
書込み放電期間では、クロック信号SCLが、走査パルス
周期を規定し、データ信号SDAをシフトレジスタ内でシ
フトする。ストローブ信号SSTは、このシフト動作と時
間的にずらしてシフトレジスタ３１内のデータを逐次ラ
ッチ３２に移行させる。これにより、走査電極と１対１
に対応した高電圧スイッチング回路３３を順次に選択
し、走査パルス信号SBLを電圧増幅した駆動電圧である
走査パルスＰ_wを出力する。

【００３１】維持放電期間においては、セレクト信号SE
をハイレベルに設定し、維持消去動作用の各信号EBL、E
DA、ECL、ESTを選択して走査ドライバ１９を制御する。
維持放電期間では、クロック信号ECLが、維持放電周期
を規定し、各走査電極に対応したデータ信号EDAをシフ
トレジスタ３１に転送する。転送が終了した後に、スト
ローブ信号ESTがシフトレジスタ３１内のデータをラッ
チ３２に移行させる。これにより、消去パルス信号EBL
を電圧増幅した消去パルスＰ_eを出力する。

【００３２】走査ドライバ１９への高電圧出力用の供給
電圧はＶ_wであるので、走査パルスＰ_w及び消去パルスＰ
_eは、何れもその振幅がＶ_wで規定される。従って、Ｖ_w
の振幅を適当な値に設定すれば、いずれの動作にも十分
に適用可能である。

【００３３】図３は、本発明方法の第２の実施形態のた
めのＰＤＰ駆動回路を示すブロック図である。同図のＰ
ＤＰ駆動回路は、第１の実施形態のための駆動回路に加
えて、セレクト信号SEで制御されて、電圧Ｖ_w又はＶ_eの
何れかの電圧波形を選択する電圧セレクタ２６を備えて
いる。走査ドライバ１９における制御信号とその選択
は、第１の実施形態のための駆動回路と同様であり、同
様な参照符号を付してその詳細な説明を省略する。電圧
セレクタ２６は、書込み放電期間には電圧Ｖ_wを、維持
放電期間には電圧Ｖ_eを夫々選択して、走査ドライバ１
９に供給する。このため、走査パルスＰ_wはその振幅が
Ｖ_wに、消去パルスＰ_eはその振幅がＶ_eに夫々規定され
る。従って、書込み動作と維持消去動作とを夫々独立に
駆動条件を設定することが出来る。

【００３４】上記第１及び第２の実施形態においては、
走査ドライバ１９内のシフトレジスタ３１のシフト方向
は、書込み放電期間と維持放電期間とで同じ方向であ
る。この場合、書込み放電時の走査は、Ｓ_c1、Ｓ_c2、・
・・、Ｓ_cjの順に、即ち若い走査ラインから昇順に行う
ため、この走査方向に従って維持放電期間におけるシフ
ト方向も規定される。

【００３５】ところで、維持放電期間には、全走査電極
に対応する消去用のデータ信号EDAを、維持周期毎に走
査ドライバ１９のシフトレジスタ３１に転送する。この
ため、維持放電期間のシフト方向を走査時のシフト方向
と同じにするためには、データ信号EDAをＳ_cj、
Ｓ_cj-1、・・・、Ｓ_c1の順に、すなわち、最終の走査ラ
インに対応した消去データから降順に送り込まねばなら
ない。このように、データ信号EDAを降順に並べ替える
ためには、データを格納しているメモリのアドレスを降
順に入力して必要な順にデータを読み出し、或いは、予
め先頭のアドレスからデータを降順に記憶しておくなど
のデータ変換回路が必要となる。

【００３６】図４は、本発明方法の第３の実施形態のた
めのＰＤＰ駆動回路を示すブロック図であり、上述した
消去データ用のデータ変換回路を不要としている。同図
のＰＤＰ駆動回路は、維持電極を共通的に駆動するため
のパルスを発生する高電圧パルス発生器１７と、走査電
極を共通的に駆動するためのパルスを発生する高電圧パ
ルス発生器１８と、走査ドライバ２７と、走査ドライバ
の制御信号を選択する信号セレクタ２８と、走査電極用
高電圧パルス発生器１８及び走査ドライバ２７の各出力
を混合して走査電極を駆動する混合器２５と、データ電
極を駆動するデータドライバ２２、２３とを備える。

【００３７】図５は、図４の走査ドライバ２７の内部回
路を示すブロック図である。走査ドライバ２７は、シフ
トレジスタ３６と、ラッチ３２と、高電圧スイッチング
回路３３と、ＡＮＤゲート３４_i、・・・、３４_jとで構
成される。シフトレジスタ３６は、シフト方向を逆転さ
せることが出来る双方向性機能を有している。信号線LB
Lは、高電圧スイッチング回路３３の基本出力波形を決
定する走査パルス信号の入力線である。信号線LDA-A及
びLDA-Bは、シフトレジスタ３６へのデータ信号入力線
であり、セレクト信号入力線LSEに制御されてその内の
何れか一方がシフトレジスタ３６への入力として選択さ
れ、夫々、シフトレジスタ３６の一方又は他方の端部に
データを入力する。信号線LCLは、シフトレジスタのク
ロック信号入力線であり、信号線LSTはラッチのストロ
ーブ信号入力線である。

【００３８】図２に示した駆動波形を併せて参照する。
本駆動回路では、書込み放電期間において、セレクト信
号SEをローレベルに設定し、書込み動作用の各信号SB
L、SCL及びSSTを選択して走査ドライバ１９を制御す
る。このとき、セレクト信号SEによって、走査ドライバ
２７のシフトレジスタには信号線LDA-Aが入力線とな
り、データ信号SDAがゲート３７の通過を許可されて走
査ドライバ２７に入力し、一方、データ信号EDAはゲー
ト３８の通過を禁止される。

【００３９】維持放電期間においては、セレクト信号SE
をハイレベルに設定し、維持消去動作用の各信号EBL、E
CL及びESTを選択して走査ドライバ１９を制御する。こ
のとき、セレクト信号SEによって、走査ドライバ２７の
シフトレジスタは信号線LDA-Bが入力線となり、データ
信号SDAがゲート３７の通過を禁止され、一方、データ
信号EDAはゲート３８の通過を許可されて走査ドライバ
２７に入力する。

【００４０】上記のように、書込み放電期間と維持放電
期間とで走査ドライバ２７内のシフトレジスタのシフト
方向を逆転させることで、消去データの並び替え等のデ
ータ変換を要することなく、走査ドライバ２７内の回路
構成により、昇順の走査パルスＰ_w及び降順の消去パル
スＰ_eの双方を実現する。

【００４１】なお、本実施形態においても、第２の実施
形態と同様に、走査ドライバの供給電圧を選択する電圧
セレクタを設けることが出来る。

【００４２】以上、本発明の駆動回路の制御方法につい
て、主として、走査パルスＰ_w及び消去パルスＰ_eの発生
制御手段について説明した。ここで、本発明の制御方法
においては、例えば図６に示すように、上記実施形態に
おける消去パルスＰ_eに代えて、維持キャンセルパルス
Ｐ_clを継続的に走査電極に印加することが出来る。この
場合、維持キャンセルパルスＰ_c1を、維持電極に印加す
る維持パルスＰ_uと同じ位相のパルスとすることで、維
持電極及び走査電極間の印加電圧を相対的に低くして維
持放電停止を行うことも可能である。

【００４３】また、図７に示すように、走査電極に印加
する維持放電停止用の維持キャンセルパルスＰ_c2を、維
持パルスＰ_uの印加タイミングに従って印加することも
出来る。

【００４４】以上、本発明をその好適な実施形態に基づ
いて説明したが、本発明のＰＤＰ駆動回路の制御方法
は、上記実施形態の構成にのみ限定されるものではな
く、上記実施形態の構成から種々の修正及び変更を施し
たＰＤＰ駆動回路の制御方法も、本発明の範囲に含まれ
る。例えば、上記実施形態では、３電極構造の交流放電
メモリ型ＰＤＰについて説明をしたが、他の電極構造の
メモリ型ＰＤＰにも適用可能である。

【００４５】

【発明の効果】以上説明したように、本発明のプラズマ
ディスプレイパネル駆動回路の制御方法では、書込み放
電期間と維持放電期間とで制御信号を切り替えること
で、書込み放電用の走査パルスと維持放電停止用の維持
停止パルスとを共通の駆動回路部分から作り出すことを
可能にしたので、本発明は、プラズマディスプレイパネ
ルの駆動回路の回路規模を縮小し、そのコストを低減し
た顕著な効果を奏する。

【図面の簡単な説明】

【図１】本発明の第１の実施形態のＰＤＰの駆動回路の
制御方法を実施する駆動回路構成を示すブロック図。

【図２】図１の駆動回路における電圧駆動波形と制御信
号波形とを示すタイミング図。

【図３】本発明の第２の実施形態のＰＤＰの駆動回路の
制御方法を実施する駆動回路構成を示すブロック図。

【図４】本発明の第３の実施形態のＰＤＰの駆動回路の
制御方法を実施する駆動回路構成を示すブロック図。

【図５】図４の駆動回路における走査ドライバの内部回
路を示すブロック図。

【図６】本発明のＰＤＰ駆動回路の制御方法により得ら
れる駆動波形の第２の例。

【図７】本発明のＰＤＰの駆動回路の制御方法により得
られる駆動波形の第３の例。

【図８】一般的なＡＣメモリ動作型ＰＤＰの１つの表示
セルの構成を示す断面図。

【図９】従来の制御方法を実施する駆動回路構成を示す
ブロック図。

【図１０】一般的なＡＣメモリ動作型ＰＤＰの電極配置
を示す平面図。

【図１１】従来の制御方法を実施する駆動回路における
走査ドライバの内部回路を示すブロック図。

【図１２】従来の制御方法で得られるＰＤＰの駆動波形
のタイミング図。

【図１３】従来の制御方法で使用されるＰＤＰの駆動回
路の制御信号波形のタイミング図。

【符号の説明】

Ａ予備放電期間Ｂ書込み放電期間Ｃ維持放電期間Ｐ_p 予備放電パルスＰ_pe 予備放電消去パルスＰ_w 走査パルスＰ_u、Ｐ_s 維持パルスＰ_d データ・パルスＰ_e 消去パルスＰ_c1、Ｐ_c2 維持キャンセルパルス１、２絶縁基盤３、Ｓ_c1〜Ｓ_cj 走査電極４、Ｓ_u1〜Ｓ_uj 維持電極７、Ｄ₁〜Ｄ_k データ電極８放電ガス空間９隔壁１１蛍光体１２、１４誘電体１３保護膜１５ＰＤＰ１６表示セル１７、１８高電圧パルス発生器１９、２７走査ドライバ２０消去ドライバ２１、２５混合器２２、２３データドライバ２４、２８セレクタ２６電圧セレクタ３１、３６シフトレジスタ３２ラッチ３３高電圧スイッチング回路３４_i〜３４_j ＡＮＤゲート３７、３８ゲート

Claims

(57)【特許請求の範囲】

【請求項１】複数の行電極と複数の列電極との各交差
部分に表示セルを行列状に配設し、該表示セルにデータ
の書込み放電及び維持放電を行って該表示セルを発光さ
せる型式のプラズマディスプレイパネル駆動回路の制御
方法において、前記プラズマディスプレイパネルの駆動回路は、書込み
放電用走査パルスと維持放電停止パルスとをいずれも走
査電極に出力する共通の駆動回路部分を備え、該共通の
駆動回路部分は、シフトレジスタ及びラッチを備え、書
込み放電期間には走査周期毎に選択出力を順次にシフト
する制御信号を選択し、維持放電期間には維持周期毎に
全出力に対応した維持放電停止データをシフトレジスタ
を経由してラッチに転送する制御信号を選択することを
特徴とするプラズマディスプレイパネル駆動回路の制御
方法。
【請求項２】相互に異なる電圧振幅の複数の電源を前記
共通の駆動回路部分に供給し、該共通の駆動回路部分
は、書込み放電期間と維持放電期間とで前記複数の電源
を切り替えて出力することを特徴とする、請求項１に記
載のプラズマディスプレイパネル駆動回路の制御方法。
【請求項３】前記シフトレジスタのシフト方向が双方
向性であり、書込み放電期間と維持放電期間とでシフト
方向を逆にすることを特徴とする、請求項１又は２の何
れか一に記載のプラズマディスプレイパネル駆動回路の
制御方法。