JP3121663B2 - 交流式放電型プラズマディスプレイパネルを用いた表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、表示装置に関するもの
であり、更に詳しくは、交流式放電型プラズマディスプ
レイパネルを用いた表示装置に関するものである。

【０００２】

【従来の技術】従来より、プラズマディスプレイパネル
を使用した表示装置は、高輝度、広視野角、大容量表
示、更には長寿命という利点を有する為、パーソナルコ
ンピュータ、ワードプロセッサ等のディスプレイ手段と
して広く使用されて来ている。中でも、交流式放電型プ
ラズマディスプレイパネルを用いた表示装置は、メモリ
ー効果を有し、比較的低い放電維持電圧（サスティン電
圧とよぶこともある）を印加する事により放電発光を継
続的に実行する事が可能であるので、経済的見地から注
目されて来ている。

【０００３】しかしながら、係る交流式放電型プラズマ
ディスプレイパネルに於いては、近年の大容量化、高精
細化に伴い、ライン毎の負荷率の違いにより、プラズマ
ディスプレイパネル上の発光輝度にむらが発生し、画面
の鮮明さが低下するとか、画面が見難いという問題が発
生してきており、係る問題を解決する必要が生じてきて
いる。

【０００４】ここで、本発明に関連する交流式放電型プ
ラズマディスプレイパネルを用いた表示装置の構造とそ
の表示原理を図４及び図５を参照しながら簡単に説明す
ると、先ず図４は、従来の交流式放電型プラズマディス
プレイパネルの代表的な構成を説明する図であり、透明
な２枚のガラス基板６１、６２が互いに内部空間を形成
する為に所定の間隔設けて互いに平行に配置されてお
り、その一方のガラス基板６１は該表示装置の前面を構
成する表示面として機能し、他方のガラス基板６２は該
表示装置の裏面を構成する。

【０００５】又該ガラス基板６１の内部空間に面した表
面には、複数本の互いに並列に配置されている列電極６
３が設けられており、又該ガラス基板６２の内部空間に
面した表面には、複数本の互いに並列に配置されている
行電極６４が設けられており、該行電極６４と列電極６
３とは互いに直交する方向に配置されている。係る行電
極６４と列電極６３は、それぞれ例えば絶縁ガラス等で
構成された適宜の誘電体層６６と該誘電体層６６を被覆
する保護層６８により覆われており、完全に保護されて
いる。

【０００６】又該保護層６８に形成される空間部６７
は、該ガラス基板６１、６２の両端部に設けられている
スペーサ７０とシールガラス６９とにより完全に外部か
ら隔離された空間を構成しており、該空間部内に例えば
ネオンガスに若干の希ガスを混合したガス体が封入され
ている。係る基本構成を持つ該プラズマディスプレイパ
ネルの表示動作原理を以下に説明すると、先ず該行電極
駆動手段２或いは列電極駆動手段３の何れかを駆動させ
て、所定の高電圧を該プラズマディスプレイパネルの両
電極間に印加する事により当該両電極により特定される
空間部（画素とも言われる）に存在するガス体がイオン
化され放電電流が発生し、上記誘電体の表面を充電し、
この時瞬間的に光が放出される。

【０００７】同時に、該ガス体から分離されたプラスイ
オンの荷電粒子はマイナス側の電極を被覆する保護層６
８の表面に堆積され一方の壁電荷を形成すると同時に、
該ガス体から分離されたマイナスイオンの荷電粒子はプ
ラス側の電極を被覆する保護層６８の表面に堆積され他
方の壁電荷を形成する。この誘電体表面に形成された壁
電荷は長期間保持されメモリー効果を発揮する。

【０００８】そして、次に上記の両電極に印加された電
圧の極性を反転させると、該壁電荷を構成している両荷
電粒子は、反対側に移動し、その時点で瞬間的に光が放
出される。係る時点に於ける放電は、該電極間に既に壁
電荷による電圧が形成されているので、初回に印加され
た電圧よりも低い電圧で放電が開始される。

【０００９】図５は、上記した交流式放電型プラズマデ
ィスプレイパネルからなる表示装置の全体の構成を示す
ものであり、該プラズマディスプレイパネル１０に接続
して該プラズマディスプレイパネル１０の行電極（Ｙ電
極）を走査駆動させる行電極駆動手段（Ｙ側駆動回路）
２、２’と列電極（Ｘ電極）を走査駆動させる列電極駆
動手段（Ｘ側駆動回路）３、３’とが設けられ、且つ該
行電極駆動手段２、２’と列電極駆動手段３、３’を所
定のプログラムシーケンスに従って駆動させるタイミン
グジェネレータ５と水平同期信号（Ｈｓｙｎｃ）、及び
垂直同期信号（Ｖｓｙｎｃ）に基づいて行電極（Ｙ電
極）の走査を制御するスキャンコントローラ６及び水平
同期信号（Ｈｓｙｎｃ）、及び垂直同期信号（Ｖｓｙｎ
ｃ）、表示データ（ＤＡＴＡ）及びクロック（ＣＬＫ）
等を出力して該表示装置全体を制御する為の中央演算処
理手段４とから構成されている。

【００１０】該交流式放電型プラズマディスプレイパネ
ル１０に設けられた行電極（Ｙ電極）１０２と列電極
（Ｘ電極）１０３との交差点１０４が表示セルを構成し
ており一つの画素を形成している。両駆動手段２及び３
はそれらの高圧出力パルスを制御する制御信号発生用の
タイミングジェネレータ５に接続されている。又、列電
極駆動手段（Ｘ側駆動回路）３は表示データで、又行電
極駆動手段（Ｙ側駆動回路）２はスキャンコントローラ
６により発生されたスキャンデータによりそれぞれ高圧
出力パルスを選択的に出力し、任意の表示セルを示す交
差点１０４に各種文字，図形等の画像を形成する。

【００１１】図８は、図５に示される該表示装置の該行
電極駆動手段２若しくは列電極駆動手段３の具体的構成
例を示すブロックダイアグラムであり、該電極駆動手段
２、３は何れもスキャンコントローラ６又はタイミング
ジェネレータ５から成る制御回路により制御されるもの
であって、例えば２個の直列に配列されたＭＯＳＦＥＴ
（ＴＲ１、ＴＲ２）で構成されているスイッチング素子
を基本として形成されているものである。

【００１２】図８に於いては、該スキャンコントローラ
６が上記した構成を有する行電極駆動手段２を介して該
プラズマディスプレイパネルの行電極１０２の一つのラ
インを制御している状態を示している。尚、タイミング
ジェネレータ５やスキャンコントローラ６等からなる制
御回路には、該中央演算処理手段４から制御信号とし
て、例えばＴＳＣ信号、ＳＵＳ信号、ＳＴＢ信号、ＰＯ
Ｒ信号等が入力され、又該行電極駆動手段２或いは列電
極駆動手段３には、該中央演算処理手段４から直接表示
データ（ＤＡＴＡ）及びクロック（ＣＬＫ）等が入力さ
れるのである。

【００１３】係る構成を有する交流式放電型プラズマデ
ィスプレイパネルにおける、該行電極駆動手段２或いは
列電極駆動手段３に於ける、該スキャンコントローラ６
又はタイミングジェネレータ５からなる制御回路に於け
る真理値表を以下の表１に示しておく。

【００１４】

【表１】

【００１５】制御信号ＴＳＣはトライ・ステイト・コントロール(Try St
ate Control)信号、ＳＵＳはサスティン(Sustain) 信
号、ＳＴＢはストローブ(Strobe)信号、ＰＯＲはポラリ
ティ(Polarity)信号、ＤＡＴＡはデータ信号と呼ばれて
いる。係る表示装置に於ける各駆動手段２、３は、上記
の５本の制御信号により該行電極駆動手段２若しくは該
列電極駆動手段３における出力用スイッチング素子をハ
イ・インピーダンス状態Ｚ（ＴＲ１，２共にOFF)、ＧＮ
Ｄ状態（ＴＲ１がOFF 、ＴＲ２がON）、ＶＤＨ（高圧電
源）状態（ＴＲ１がON、ＴＲ２がOFF)との何れかに設定
する７種の状態を選択的に指定する事が可能である。

【００１６】ここで、上記従来に於ける表示装置の駆動
方法について簡単に説明する為、図６に示される様な
Ｘ，Ｙ電極共２本から構成された交流式放電型プラズマ
ディスプレイパネル１０を用いて表示装置の駆動方法を
説明する。先ず、図２に於いて、Ｘ，Ｙ電極の交点を表
示セルＡ，Ｂ，Ｃ，Ｄとし、今表示セルＡのみ発光させ
るものとする。

【００１７】図７は、該表示セルＡのみ発光状態にする
駆動波形を示す。即ち、初めの水平同期信号(XHsync)Ａ
１が出力されている期間、つまり第１のアドレス期間
（ＡＤ１）に於いて垂直同期信号(XVsync)と水平同期信
号(XHsync)により制御されたスキャンデータにより選択
状態にある電極Ｙ１に書込パルスＰｗ１が印加され、電
極Ｙ１とＸ１，２の交点（表示セルＡ，Ｂ）を発光させ
（選択された１行全てを発光させる）と共に放電ガス空
間を挟んで対向する絶縁層面上に壁電荷を蓄積する。

【００１８】次にＸ側電極側からサスティンパルス（す
なわち、放電維持パルス）Ｐｓ１が印加されることによ
り再び放電が発生し、前とは逆極性の壁電荷が発生す
る。次に選択状態にある電極Ｙ１に、該壁電荷を中和す
る為の消去パルスＰｅ１を印加する。（消去パルスを印
加するとサステインパルスを印加しても発光しなくな
る）この時壁電荷を中和しない表示セルＡには電極Ｘ１
よりイレイズパルス（すなわち、消去パルス）Ｐｅ１を
相殺するキャンセルパルスＰｃ１を印加する。このキャ
ンセルパルスは表示データにより選択される。

【００１９】以上の動作により表示セルＡはその後、Ｙ
側電極とＸ側電極から交番するサスティンパルスＰｓｕ
ｓを印加する度に発光して表示が継続される事になる。
次の水平同期信号(XHsync)により、スキャンコントロー
ラ６よりＹ２電極が選択状態になるようにスキャンデー
タがＹ側駆動回路に転送され、前と同様の一連の動作が
行われる。

【００２０】係る動作の結果、図７（Ｃ）示される表示
セルＡ〜Ｄの入力信号波形と図７（Ｄ）示されるセル光
出力波形とから理解される様に、表示セルＡに於いて
は、書き込み信号パルスＰｗ１が出力された後、イレイ
ズパルスＰｅ１とキャンセルパルスＰｃとが同時に印加
されるので、当該表示セルには所定の壁電荷が残存する
ので、それ以降に該表示セルに印加される交番的なサス
ティンパルスＰｓｕｓにより発光動作が継続される。
（発光パルスＨ１〜Ｈ３）。

【００２１】これに対して、表示セルＢ〜Ｄに於いて
は、何れも書き込み信号パルスＰｗ１が出力された後、
イレイズパルスＰｅ２のみ印加され、キャンセルパルス
Ｐｃは印加されないので当該表示セルには壁電荷が残存
しなくなり、その結果、それ以降に該表示セルに印加さ
れる交番的なサスティンパルスＰｓｕｓによっても発光
動作が行われない。

【００２２】

【発明が解決しようとする課題】ところで、係る従来の
交流式放電型プラズマディスプレイパネルを用いた表示
装置に於いては、表示装置の各セルの発光状態が一様で
ある事が望ましいが、実際の使用においては、各セルの
発光状態が該表示装置の全体を通じて均一ではなく、
又、特に行電極側に於ける各ライン毎にも表示画像の輝
度が異なって来て、画像全体が見にくくなったり、不鮮
明になったりするという問題があった。

【００２３】係る、問題点の発生原因を追求すると、行
電極駆動手段２によって該複数本の行電極が駆動されて
いる場合に、それぞれのラインに於ける発光セルの多少
によって、各行電極ライン間の表示輝度に差が発生する
事実が判明した。係る現象の原因を追求した結果、以下
に説明する様な基本的な原因が存在している事が判明し
た。

【００２４】すなわち、従来に於ける該プラズマディス
プレイパネルからなる表示装置の駆動方法を図９に示す
が、特に行電極駆動手段２側に於いては、各ラインＬ
１、Ｌ２に供給されるサスティンパルスＰｓｕｓの電圧
は、それぞれ個別に設けられた駆動回路、即ちドライバ
回路ＤＲ１、ＤＲ２から供給されていた。その為、図９
に示す様に、表示装置に於ける該行電極側の各ラインＬ
１、Ｌ２に於ける点灯数が異なると、それぞれのライン
を駆動するドライバ回路が個別に設けられているので、
それぞれのラインに於ける電圧降下が相違してくる事か
ら、ラインＬ１、Ｌ２毎の輝度に変化が生じ、ラインＬ
１とＬ２の間の階調に差が発生する事になる。

【００２５】今、図９における行電極側のラインＬ１の
点灯数をｎとし、ラインＬ２の点灯数をｍとし、ｎ＞ｍ
であると仮定する。又、上記表示装置に於けるプラズマ
ディスプレイパネルの表示セル一個が点灯する時に流れ
る電流をｉ、又該ラインＬ１が選択された場合に該ライ
ンＬ１を駆動するドライバＤＲ１に流れる電流をＩｓ、
又該ラインＬ２が選択された場合に該ラインＬ２を駆動
するドライバＤＲ２に流れる電流をＩｓ’とすると、 Ｉｓ ＝ ｉ × ｎ Ｉｓ’＝ ｉ × ｍ であるから、ｎ＞ｍの条件を勘案すると Ｉｓ ＞ Ｉｓ’ となる。

【００２６】更に、それぞれのドライバＤＲ１、ＤＲ２
に設けられたＦＥＴをＯＮした場合、それは擬似的に抵
抗体と見做しうるので、その時の抵抗値をＲｏｎとす
る。その時の該抵抗値ＲｏｎによるドライバＤＲ１の電
圧降下をＶｄ、又該抵抗値ＲｏｎによるドライバＤＲ２
の電圧降下をＶｄ’とし且つ該サスティン電圧の定格電
圧をＶｓとすると Ｖｄ ＝ Ｒｏｎ × Ｉｓ Ｖｄ’＝ Ｒｏｎ × Ｉｓ’ であるから、ｎ＞ｍの条件を勘案すると Ｖｄ ＞ Ｖｄ’・・・・・（２─１）となる。

【００２７】一方、該ラインＬ１が選択され、且つ該ラ
インＬ１においてｎ個のセルを発光させる為のエネルギ
ーＰａは、 Ｐａ ＝ （Ｖｓ−Ｖｄ）× （ｉ×ｎ） であり、又該ラインＬ２においてｎ個のセルを発光させ
る為のエネルギーＰｂは Ｐｂ ＝ （Ｖｓ−Ｖｄ’）× （ｉ×ｍ） である。

【００２８】又、該ラインＬ１に於いて、該表示セル１
個を発光させるエネルギーｐａは、 ｐａ ＝ Ｐａ／ｎ ＝ （Ｖｓ−Ｖｄ）×ｉ・・・（２─２） であり、又該ラインＬ２に於いて、該表示セル１個を発
光させるエネルギーｐｂは、 ｐｂ ＝ Ｐｂ／ｍ ＝ （Ｖｓ−Ｖｄ’）×ｉ・・（２─３） となる。

【００２９】そして、式（２─１）を勘案すると、 ｐａ ＞ ｐｂ・・・・（２─４） となる事が判る。つまり、式（２─４）から、上記の例
に於いては、該ラインＬ２の方が、輝度が高い、つまり
明るく見えると言う事を示している。

【００３０】この様に、該サスティンパルスＰｓｕｓを
個別のドライバで駆動する場合には、各ドライバによる
電圧ドロップの影響により、ライン毎の点灯数の差によ
って、ライン間の輝度に差が生じて来る、所謂クロスト
ークという欠点が発生する事が判った。本発明の目的
は、係る従来技術に於ける問題を解決し、近年の大容量
化、高精細化に伴い、ライン毎の負荷率の違いにより、
プラズマディスプレイパネル上の発光輝度にむらが発生
したり、画面の鮮明さが低下して画面が見難いという欠
点を改良した交流式放電型プラズマディスプレイパネル
を用いた表示装置を提供するものである。

【００３１】

【課題を解決するための手段】本発明は上記した目的を
達成するため、以下に記載されたような技術構成を採用
するものである。すなわち、本発明の交流式放電型プラ
ズマディスプレイパネルを用いた表示装置は、少なくと
も全ての行電極に対して共通的に放電維持パルスを印加
させる第１の電源と、当該行電極に対して走査スキャン
信号を印加させる第２の電源とを備え、上記第２の電源
は、上記第１の電源が供給される一方の側の行電極端子
部とは反対側の行電極端子部から上記行電極に印加され
るように構成されている。

【００３２】すなわち、図１に示す様に、発明の原理
は、従来は、１ライン毎に放電維持パルス（前述のよう
に、サステインパルスともよばれる）を印加する為に、
独立したドライバから電流或いは電力を供給していたた
め、そのライン毎に負荷が違うと発光輝度も違ってしま
った。しかし、本発明に於いては少なくとも行電極側の
ラインの一端部側に、それぞれのラインにサスティンパ
ルス（放電維持パルス）Ｐｓｕｓを印加する為の電流
（電力）供給源、すなわち、ドライバ回路をまとめて１
つ設けると共に、走査スキャン信号の電圧、すなわち書
き込み信号電圧Ｖｗと消去信号電圧（イレイズ信号電
圧）Ｖｓとを当該電極ラインの反対側から、ダイオード
を介して印加させる事によって、該サスティンパルスＰ
ｓｕｓと実質的に分離されるように構成することによっ
て輝度差をなくしている。

【００３３】つまり、本発明に於いては、図１に示す如
く、サスティンパルスＰｓｕｓの供給源、ドライバ回路
を１つにまとめたドライバ回路Ｋ１（即ち第１の電源）
を使用しているため、ライン間の電圧ドロップ差がな
い。しかしこの時、従来と同様にサスティンパルスＰｓ
ｕｓと同じ側からライトパルスＰｗを加えると、サステ
ィンパルスの供給源が１つの為全ラインにライトパルス
Ｐｗが加わってしまうので、ライトパルスＰｗは該行電
極に於ける該第１の電源が接続されている端子部とは反
対側の行電極端子部から印加させる様に、該端子部とは
反対側の行電極端子部と接続して第２の電源Ｋ２を配置
したものである。

【００３４】また、ダイオードＤＯを該第１と第２の電
源の間に挿入する事によって、一つの選択されたライン
に印加されたライトパルスＶｗが非選択の他ラインへ侵
入して電圧を高める事を防いでいる。

【００３５】

【実施例】以下に、本発明に係る交流式放電型プラズマ
ディスプレイパネルを用いた表示装置の具体例を図面を
参照しながら詳細に説明する。即ち、図１は、本発明に
係る表示装置の一具体例の構成を説明する図であり、交
流式放電型プラズマディスプレイを用いた表示装置１０
において、少なくとも全ての行電極Ｌ１〜Ｌｎに対して
共通的にサスティンパルスＰｓｕｓを印加させる第１の
共通電源（以下、第１の電源と称する）Ｋ１と、当該行
電極群に於ける選択された行電極に対して少なくとも書
き込み信号及び消去信号の何れか一方を印加させる第２
の電源Ｋ２とから構成されている行電極駆動制御手段が
設けられている交流式放電型プラズマディスプレイパネ
ルを用いた表示装置が示されている。

【００３６】本具体例に於いては、該第１の電源Ｋ１
は、該パネル１０の行方向の一端部に配置されており、
又該第２の電源Ｋ２は、当該パネルの他方の端部に配置
されている事が望ましい。該第１の電源Ｋ１は、例えば
ＭＯＳＦＥＴ２０１で構成され、その一端部は、放電維
持パルスの電圧、すなわち、サスティン電圧Ｖｓｕｓを
供給する電源と接続され、他方の端部は、該パネル１０
の行電極の全ての端部と接続されている。

【００３７】又、該ＭＯＳＦＥＴ２０１のゲート端子に
は、サスティン電圧Ｖｓｕｓを制御するサスティン電圧
制御信号ＳｖｓＨが入力される。又第２の電源Ｋ２は、
当該パネル１０の行電極のもう一方の端部のそれぞれと
個別に接続しているスキャンドライバＤＲｎとＤＲｎ＋
１が設けられており、該ドライバＤＲｎ、ＤＲｎ＋１は
何れも、例えば、直列に接続された２つのトランジス
タ、すなわちＭＯＳＦＥＴ２０２とＭＯＳＦＥＴ２０
３、及びＭＯＳＦＥＴ２０２’とＭＯＳＦＥＴ２０３’
から構成され、両ＭＯＳＦＥＴ２０２と２０３の接合部
が、該行電極の端部と接続されている。

【００３８】又該各ドライバＤＲｎ、ＤＲｎ＋１の一方
の端部は、接地されており、又他方の端部は、書き込み
信号電圧Ｖｗと消去信号電圧Ｖｓの出力を制御する為の
制御ドライバＤＲＣが設けられており、該制御ドライバ
ＤＲＣは例えば、直列に接続された２つのトランジス
タ、すなわちＭＯＳＦＥＴ２０４とＭＯＳＦＥＴ２０５
とで構成されたものであり、該ＭＯＳＦＥＴ２０４とＭ
ＯＳＦＥＴ２０５の接合部には、前記した各ドライバＤ
Ｒｎ、ＤＲｎ＋１の他方の端部が接続されている。

【００３９】又、該制御ドライバＤＲＣの内のＭＯＳＦ
ＥＴ２０４の他端は、書き込み信号電圧Ｖｗを発生させ
る電源に接続されており、又該ＭＯＳＦＥＴ２０５の他
端は、消去信号電圧Ｖｓを発生させる電源にそれぞれ接
続されている。即ち、本発明に係る該制御ドライバＤＲ
Ｃは、２つの異なった電圧を発生させる電源に接続され
ているものである。

【００４０】そして、該制御ドライバＤＲＣに於けるＭ
ＯＳＦＥＴ２０４のゲート端子には、書き込み信号電圧
Ｖｗを制御する書き込み信号電圧制御信号ＳＶｗが入力
され、また一方で、該ＭＯＳＦＥＴ２０５のゲート端子
には、消去信号電圧Ｖｓを制御する消去信号電圧制御信
号ＳＶｓが入力される。つまり、本具体例に於いては、
第２の電源は、かかるドライバＤＲｎ、ＤＲｎ＋１と制
御ドライバＤＲＣとから構成されているものである。

【００４１】又、本発明に於ける該表示装置に於いて
は、該第１の電源Ｋ１は、該パネルを構成している行電
極の一端部と接続され、又該第２の電源Ｋ２は当該行電
極のそれぞれに於ける該第１の電源が接続されていない
他方の端部と個別に接続されているものであって、然か
も該行電極のそれぞれに適宜のダイオードＤＯを設け、
第２の電源により、所定の選択された行電極に印加され
た書き込み信号電圧Ｖｗ或いは消去信号電圧Ｖｓが、選
択されなかった他の行電極に影響を与える事がない様に
配慮されている。

【００４２】又、本発明に係る該第１と第２の電源Ｋ
１、Ｋ２及び該ダイオードＤＯは、該パネルを構成する
ガラス基板上に、ＣＯＧ（chip on glass)技術を用いて
一体的に形成する事が出来、それによって当該交流式放
電型プラズマディスプレイパネルのダウンサイジング
化、省スペース化、並びにコストダウンを達成する事が
可能となる。

【００４３】次に、図２及び３を参照しながら、図１に
示された本発明に係るプラズマディスプレイパネルの駆
動回路の動作を説明する。即ち、図２に於いて波形ａ
は、放電維持パルスの電圧、すなわち、サスティン電圧
Ｖｓｕｓを発生させるために、サスティン電圧制御信号
端子から供給されるサスティン電圧制御信号ＳｖｓＨの
タイミングを示すものであり、１のパルスで立ち上がる
ことにより該パネル１０の全ての行電極に該サスティン
電圧Ｖｓｕｓが印加されると同時に波形ｃのドライバＤ
Ｒｎに於けるスキャン制御信号ＷＬｎが２のパルスで立
下り、それによってＭＯＳＦＥＴ２０３がＯＦＦとなる
ので該選択された行電極Ｌ１のみ、その電圧が該サステ
ィン電圧Ｖｓｕｓに設定される。

【００４４】その後、波形ｂに示される様に、ドライバ
ＤＲｎに於けるスキャン制御信号ＷＨｎが３のパルスで
立ち上がる事によって、ＭＯＳＦＥＴ２０２がＯＮとな
るのと同時に、該制御ドライバＤＲＣの書き込み信号制
御パルスＳＶｗが波形ｇに示す様に１０のパルスで立ち
上がり、且つ該制御ドライバＤＲＣの消去信号制御パル
スＳＶｓが波形ｈに示す様に１１のパルスで立ち下がる
事により、該制御ドライバＤＲＣから、書き込み信号電
圧Ｖｗが出力される。

【００４５】したがって、該書き込み信号電圧Ｖｗは、
該ＭＯＳＦＥＴ２０２を介して該選択された行電極Ｌ１
に印加されるので、この時点では、該行電極Ｌ１の電圧
は、該書き込み信号電圧Ｖｗと等しくなっている。又、
波形ｂにおいて該スキャン制御信号ＷＨｎが４のパルス
で立ち上がる事によりＭＯＳＦＥＴ２０２をＯＮとする
時、波形ｃのスキャン制御信号ＷＬｎが５のパルスで立
下り、それによってＭＯＳＦＥＴ２０３がＯＦＦとなる
のが、この時、該制御ドライバＤＲＣに於いては、波形
ｇとｈから判る様に、書き込み信号電圧ＶｗはＯＦＦと
なって、消去信号電圧Ｖｓが出力されている状態である
から、該消去信号電圧Ｖｓが、該ＭＯＳＦＥＴ２０２を
介して選択された行電極Ｌ１に印加される。

【００４６】一方、この状態に於いては、該選択された
行電極Ｌ１のサスティン電圧Ｖｓｕｓは既に除去され
て、該行電極内には、壁電荷のみが存在している状態と
なっているので、該消去信号電圧Ｖｓが該行電極に印加
される事により該壁電荷は消滅する事になる。なお、波
形（ａ）、（ｂ）及び（ｄ）が立ち上がっている時以外
は、波形（ｃ）でＷＬをＯＮする事により、ＧＮＤレベ
ルへ固定している。

【００４７】一方、上記した工程が実行されている間、
他の行電極Ｌ２を制御するスキャンドライバＤＲｎ＋１
に於いては、波形ｅで示す様に、スキャン制御信号ＷＬ
ｎ＋１が６のパルスで立下り、それによってＭＯＳＦＥ
Ｔ２０３’がＯＦＦとなるので該選択された行電極Ｌ２
の電圧が該サスティン電圧Ｖｓｕｓに設定されるが、波
形ｄに示されるように、ドライバＤＲｎ＋１に於けるス
キャン制御信号ＷＨｎ＋１は立ち上がる事がないので、
書き込み信号電圧Ｖｗと消去信号電圧Ｖｓの何れも該選
択された行電極Ｌ２には印加される事がない。

【００４８】従って、この時点迄は、該行電極Ｌ２には
該壁電荷が形成される事がない。以上の操作が、本発明
に於ける該表示装置のアドレス１（ＡＤ１）の期間に於
けるタイミングであるが、それ以降のアドレス２（ＡＤ
２）の期間或いはアドレス３（ＡＤ３）の期間は、上記
の工程を交互に繰り返すことになる。又、図３は、従来
に於ける該表示装置の行電極駆動手段２側と列電極駆動
手段３側に於ける波形と、本発明に於ける表示装置の行
電極駆動手段２側と列電極駆動手段３側に於ける波形と
を比較したものであり、図３（Ａ）の従来の波形に対し
て、図３（Ｂ）の本発明に於ける表示装置の波形は、波
形ａと波形ｂが、従来の方法における行電極駆動手段２
の駆動波形を示すものであり、同図ｃの波形が従来の列
電極駆動手段３の駆動波形を示すものである。

【００４９】つまり、列電極駆動手段３に関しては、本
発明の駆動波形は、従来の表示装置に於ける駆動波形と
同一であるが、行電極駆動手段２の駆動波形は、本発明
に於いては、パネルの左側から該行電極に印加されるサ
スティン電圧Ｖｓｕｓの波形ａと該パネルの右側から該
行電極に印加される書き込み信号電圧Ｖｗと消去信号電
圧Ｖｓとからなる波形の２本立てとなっている点が異な
っている。

【００５０】

【発明の効果】本発明に係る交流式放電型プラズマディ
スプレイパネルを用いた表示装置においては、上記の様
な技術構成を採用しているので、ライン毎の負荷率の違
いにより、パネル上の発光輝度にむらが発生したり、画
面の鮮明さが低下して画面が見難いという欠点を改良し
た交流式放電型プラズマディスプレイパネルを用いた表
示装置を提供する事が出来ると共に、プラズマディスプ
レイパネルのダウンサイジング化、省スペース化、並び
にコストダウンを達成する事が可能となる。

【図面の簡単な説明】

【図１】図１は、本発明に係る交流式放電型プラズマデ
ィスプレイパネルを用いた表示装置の一具体例の構成を
説明するブロックダイアグラムである。

【図２】図２は、本発明に係る表示装置の駆動波形を説
明する図である。

【図３】図３は、本発明に係る表示装置の駆動波形を説
明する図である。

【図４】図４は、従来に於ける交流式放電型プラズマデ
ィスプレイパネルの原理を説明する図である。

【図５】図５は、従来に於ける交流式放電型プラズマデ
ィスプレイパネルを用いた表示装置の構成例を説明する
図である。

【図６】図６は、従来に於ける交流式放電型プラズマデ
ィスプレイパネルを用いた表示装置の表示原理を説明す
る図である。

【図７】図７は、従来に於ける交流式放電型プラズマデ
ィスプレイパネルを用いた表示装置の駆動波形を説明す
る図である。

【図８】図８は、従来に於ける交流式放電型プラズマデ
ィスプレイパネルを用いた表示装置の電極駆動回路の動
作を説明する図である。

【図９】図９は、従来の交流式放電型プラズマディスプ
レイパネルを用いた表示装置に於ける問題点と説明する
図である。

【符号の説明】 １…交流式放電型プラズマディスプレイパネル ２、２’…行電極駆動手段 ３、３’…列電極駆動御手段 ４…中央演算処理手段 ５…タイミングジェネレータ ６…スキャンコントローラ １０…表示装置６１…ガラス基板 ６２…ガラス基板 ６３…列電極 ６４…行電極 ６６…誘導体層６７…空間部 ６８…保護層 ６９…シールガラス ７０…スペーサ １０２…行電極 １０３…列電極 １０４…交差点（表示セル） Ｋ１…第１の電源 Ｋ２…第２の電源 ＤＯ…ダイオード ＤＲＣ…制御ドライバ ＤＲｎ、ＤＲｎ＋１…スキャンドライバ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−276187（ＪＰ，Ａ) 特開 平４−73682（ＪＰ，Ａ) 特開 昭49−129446（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/288 G09G 3/28 H01J 11/02

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 交流式放電型プラズマディスプレイを用
   いた表示装置において、少なくとも全ての行電極に対し
   て共通的に放電維持パルスを印加させる第１の電源と、
   当該行電極に対して走査スキャン信号を印加させる第２
   の電源とを備え、 前記第２の電源は、前記第１の電源が供給される一方の
   側の行電極端子部とは反対側の行電極端子部から前記行
   電極に印加されるように構成されていること を特徴とす
   る交流式放電型プラズマディスプレイパネルを用いた表
   示装置。
2. 【請求項２】 該第２の電源は、出力電圧を異にする少
   なくとも２種のトランジスタで構成されていることを特
   徴とする請求項１記載の表示装置。
3. 【請求項３】 該第１の共通電源は、適宜の行電極選択
   手段を介して各行電極に接続されていることを特徴とす
   る請求項１記載の表示装置。
4. 【請求項４】 該第１の電源と該第２の電源は、それぞ
   れの行電極に於いてダイオードを介して互いに接続され
   ていることを特徴とする請求項１記載の表示装置。
5. 【請求項５】 該第１の電源、該第２の電源及び該ダイ
   オードは、該プラズマディスプレイパネルを構成してい
   るガラス基板上に実装されているものであることを特徴
   とする請求項４記載の表示装置。