JP2008065341A - Ａｃ型プラズマディスプレイパネル及び駆動方法 - Google Patents

Abstract

【課題】ＡＣ型プラズマディスプレイにおいて、均一な電荷消去により、駆動特性を良好に保つ駆動方法および駆動回路を提供することを課題とする。
【解決手段】維持消去期間において、この維持消去期間開始時時刻Ｔ１における共通電極と走査電極との間の電位差より、前記時刻Ｔ１より時間的に後の時刻Ｔ２における共通電極と走査電極との間の電位差の方が大きく、かつ前記時刻Ｔ２における前記共通電極と走査電極との間の電位差より、前記時刻Ｔ２より時間的に後の時刻Ｔ３における前記共通電極と走査電極との間の電位差の方が大きく、前記維持パルスの数が変化しても、前記最終維持パルスから前記維持消去期間開始時刻までの時間を２００μｓ以下に設定する。
【選択図】図１

Description

本発明は、ＡＣ型プラズマディスプレイパネルの駆動方法に関し、特に、維持電圧を供給してその後の新たな放電電圧に移行する際のＡＣ型プラズマディスプレイの駆動方法とこの駆動方法を用いたＡＣ型プラズマディスプレイに関する。

一般に、プラズマディスプレイパネルは、薄型構造でちらつきがなく表示コントラスト比が大きいこと、また、比較的に大画面とすることが可能であり、応答速度が速く、自発光型で、蛍光体の利用により多色発光も可能であることなど、数多くの特徴を有している。このために、近年、コンピュータ関連の表示装置分野およびカラー画像表示の分野等において、薄型の大画面表示装置などのいわゆる壁テレビとして、広く利用されるようになりつつある。

このプラズマディスプレイには、その動作方式により、電極が誘電体で被覆されて、間接的に交流放電の状態で動作させるＡＣ型のものと、電極が放電空間に露出して、直流放電の状態で動作させるＤＣ型のものとがある。

更に、ＡＣ型には、駆動方式として放電セルのメモリを利用するメモリ動作型と、それを利用しないリフレッシュ動作型とがある。なお、プラズマディスプレイの輝度は、放電回数、即ちパルス電圧の繰り返し数に比例する。上記のリフレッシュ型の場合は、表示容量が大きくなると、輝度が低下するため、小表示容量のプラズマディスプレイに対して主として使用されている。

図１４は、ＡＣ型プラズマディスプレイの一つの表示セル構成を例示する断面図である。この表示セルは、ガラスより成る背面および前面の二つの絶縁基板１及び２と、絶縁基板２上に形成される透明な走査電極３及び透明な共通電極４と、電極抵抗値を小さくするため走査電極３及び共通電極４に重なるように配置されるトレース電極５、６と、背面ガラス基板の絶縁基板１上に、走査電極３及び共通電極４と直交して形成されるデータ電極７と、絶縁基板１及び２の空間に、ヘリウム、ネオンおよびキセノン等またはそれらの混合ガスから成る放電ガスが充填される放電ガス空間８と、この放電ガス空間８を確保するとともに、表示セルを区切るための隔壁９と、上記放電ガスの放電により発生する紫外線を可視光２５に変換する蛍光体２１と、走査電極３及び共通電極４を覆う誘電膜２２と、この誘電膜２２を放電から保護する酸化マグネシウム等から成る保護層２４と、データ電極７を覆う誘電膜２３とを備えて構成される。

図１５は本発明にも適用されて駆動されるＡＣ型プラズマディスプレイパネルの電極配置を模式的に示したものである。平行に設けられた走査電極Ｓ１〜Ｓｎと共通電極Ｃ１〜Ｃｎと、それらと直交する方向に設けられたデータ電極Ｄ１〜Ｄｍとの交点が、発光するセルとなる。走査電極Ｓ１本と共通電極Ｃ１本とデータ電極Ｄ１本で１つのセルを構成する。従って１画面全体のセル数は走査電極及び共通電極ｎ本×データ電極ｍ本のｎ×ｍ個となる。

かかる構成におけるプラズマディスプレイの書き込み選択型駆動動作については、図１６を参照して説明する。各ＳＦは、プライミング期間→アドレス期間→維持期間→電荷消去期間の４つの期間で構成されている。

まず、最初のプライミング期間では、走査電極に印加されるプライミングパルスＰｐｒ−ｓ、共通電極側に印加されるプライミングパルスＰｐｒ−ｃにより、放電を発生させる。この放電により走査電極と共通電極の電極間ギャップ近傍の放電空間においてプライミング放電が発生し、セルの放電を発生させやすくする活性粒子の生成が行われると同時に、走査電極上に負極性、共通電極上に正極性の壁電荷が付着する。続いて、電荷調整パルスＰｐｅ−ｓが印加され、弱放電を発生させることにより、走査電極上の負極性壁電荷、共通電極上の正極性壁電荷を減少させる。

アドレス期間は、発光させる放電セル選択の期間であり、走査電極に印加される負極性の走査パルスＰｗ−ｓとデータ電極に印加される正極性のデータパルスＰｄにより選択するセルのみで書き込み放電を発生させ、以降の維持期間で発光させる場所のセルの電極に壁電荷を付着させる。書き込み放電は走査パルスＰｗ−ｓが印加された走査電極とデータパルスＰｄが印加されたデータ電極の交点でのみ発生する。放電が発生すると、その放電セルには壁電荷が付着する。それに対し放電が発生しなかった放電セルにおいては、電荷消去後の壁電荷が少ない状態である。

維持期間は、表示発光のための期間であり、共通電極側から開始され、以降走査電極側、共通電極側に交互に印加される負極性の維持パルスＰｓｕｓ−ｓ、Ｐｓｕｓ−ｃが走査電極、共通電極に印加される。この際、アドレス期間で書き込みが行われなかった放電セルの壁電荷量は非常に少ないので、維持パルスが印加されても維持放電は発生しない。一方、アドレス期間で書き込み放電が発生した放電セルにおいては、走査電極に正電荷、共通電極に負電荷が付着しており、共通電極への負極性の維持パルス電圧と壁電荷電圧が重畳され、放電開始電圧を越え、放電が発生する。放電が発生すると、それぞれの電極に印加されている電圧を打ち消すように壁電荷が配置される。従って共通電極には負電荷、走査電極には正電荷が付着する。

次の維持パルスは、走査電極側が正電圧のパルスであるため、壁電荷との重畳によって、放電空間に印加される実効的電圧が放電開始電圧を越えて、放電が発生する。以下同じ事を繰り返して放電が維持される。輝度はこの放電の繰り返し回数で決定される。

電荷消去期間では、走査電極Ｓｉに負極性の維持消去パルスＰｓｅ−ｓを印加し、維持期間で発光していた場合に存在する壁電荷を消去し、パネル内の全放電セルの状態を均一化する。

このように、映像信号に対応して、各ＳＦ単位で、プライミング期間→アドレス期間→維持期間→電荷消去期間の４つの期間をそれぞれ繰り返すことにより、大画面で高密度画素の表示を維持している。

このシーケンスを動作させるためのプラズマディスプレイパネルの駆動回路の構成ブロック図を、図１７に示す。プラズマディスプレイパネルの水平方向の端部に走査電極、維持電極の取り出し部があり、この接続部に駆動回路が接続される。走査電極側の駆動回路は走査電極１本ずつに走査パルスを出力するための走査パルスドライバ６６、プライミングパルスを出力するためのプライミングドライバ６５、維持パルスを出力するための維持ドライバ６２、消去パルスを印加するための消去ドライバ６３、走査ベースパルスを出力するための走査ベースドライバ６１、走査電圧を出力するための走査電圧ドライバ６４から構成され、これら全体として走査電極ドライバ６０を構成する。

一方共通電極側の駆動回路の共通電極ドライバ４０は、共通電極全体に維持パルスを印加するための維持ドライバ４１から構成されている。プラズマディスプレイパネル７０の垂直方向の端部にはデータ電極の取り出し部があり、この接続部にデータドライバ５０が接続される。なお本図では、各ドライバをスイッチとして表記しているが、これは物理的なスイッチではなく、トランジスタやＦＥＴなどに代表されるスイッチング素子で構成しても良い。

階調表現は、１つのフレームを複数のサブフィールドに分割し、維持パルス数をＳＦ毎に異ならせ、そのＳＦの組み合わせによって行う。したがって、各ＳＦの維持パルス数の比を例えば１：２：４：８：１６：３２：６４：１２８にすると、２５６（＝２⁸）階調を表現する。

また、消費電力は、画像の表示面積が大きく平均輝度レベルが高い場合、極めて増加する。そこで、消費電力の増加を抑制するための制御方法が用いられている。この制御方法は、「Peak Luminance Enhancement」（ＰＬＥ）と呼ぶ。入力された映像信号は、映像信号処理回路、ＳＦ制御回路でプラズマディスプレイ用の信号に変換される。変換された信号は、入力信号平均輝度レベル演算回路に入力され、画面全体の輝度レベルを演算する。この演算結果を基に維持パルス数制御回路では、入力信号の平均輝度レベルが低い場合（ＡＰＬ（Average Peak Brightness Level）：小）、すなわち表示する面積が狭い場合は維持パルス数を増やして輝度を上昇させ、逆に平均輝度レベルが高い場合（ＡＰＬ：大）、すなわち表示する面積が広い場合は維持パルス数を減らして輝度を制限することで、表示面積が大きい場合の消費電力を抑えつつ、高いピーク輝度を得られるように、各ＳＦの維持パルス数をフレーム毎に制御している。

このようなプラズマディスプレイの駆動方法では、図１８に示すように、維持期間として、ＡＰＬが最低の時の維持パルス数がすべて入るだけの長さが割り当てられている。すなわち、維持期間中維持期間の残時間Ｔｓ−ｅを、維持パルス数の多いＡＰＬが低い場合には、短い期間であっても走査側電極波形と共通側電極波形として供給し、維持パルス数の少ないＡＰＬが高い場合には、長い期間、走査側電極波形と共通側電極波形として供給し、電荷消去期間はＡＰＬの高低には関係なく負側に消去パルスを供給した後、一定期間Ｔｅ−ｐを供給している。

特開２０００−０７５８３５号公報 特開平０６−２８９８１１号公報

従って、図１９に示すように、ＡＰＬが高いとき、すなわち維持パルス数が少ないときは、維持期間に与えられた期間の終わりに空白時間が生じ、最終維持パルスから次の電荷消去パルスまでの時間大きくなる。これにより、ＡＰＬの高低によって電荷消去までの時間がかわることになり、均一な電荷消去の達成が難しかった。

本発明の主な目的は、ＡＣ型プラズマディスプレイにおいて、均一な電荷消去により、駆動特性を良好に保つ駆動方法及びプラズマディスプレイパネルを提供することである。

本発明に係るＡＣ型プラズマディスプレイの駆動方法は、前面基板の内側に走査電極Ｓ１〜Ｓｎ及び共通電極Ｃ１〜Ｃｎが互いに平行に、かつ交互にＳ１，Ｃ１，Ｓ２，Ｃ２，・・・Ｓｎ，Ｃｎの順に配置され、前記前面基板と離間して対向配置された背面基板に、前記走査電極Ｓ１〜Ｓｎ及び前記共通電極Ｃ１〜Ｃｎと離間して交差するように複数のデータ電極Ｄ１〜Ｄｍが配置され、前記走査電極Ｓｎ、前記共通電極Ｃｎと前記データ電極Ｄｍの交点で１セルを構成しているＡＣ型プラズマディスプレイパネルであって、１画面を構成する時間である１フレームをサブフィールド（以下、ＳＦと称する）に分割し、任意のセルに書込放電を発生させるために各ＳＦにて少なくとも前記走査電極に線順次に走査パルスを印加しつつ選択する前記データ電極に前記走査パルスに同期したデータパルスを印加して選択した選択セルに書込放電を起こし、壁電荷を形成するアドレス期間と、前記アドレス期間に選択的に放電が発生した箇所に維持パルスを供給して維持放電を持続的に発生させる表示放電を行う維持期間と、前記維持期間の終了後に表示を行った前記選択セルに形成された壁電荷を消去する維持消去期間とを有し、表示する画像の平均輝度レベルに応じて前記維持パルスの数を変化させるＡＣ型プラズマディスプレイの駆動方法において、
前記維持消去期間において、前記維持消去期間開始時時刻Ｔ１における前記共通電極と走査電極との間の電位差より、前記時刻Ｔ１より時間的に後の時刻Ｔ２における前記共通電極と走査電極との間の電位差の方が大きく、かつ前記時刻Ｔ２における前記共通電極と走査電極との間の電位差より、前記時刻Ｔ２より時間的に後の時刻Ｔ３における前記共通電極と走査電極との間の電位差の方が大きく、前記維持パルスの数が変化しても、前記最終維持パルスから前記維持消去期間開始時刻までの時間を２００μｓ以下に設定することを特徴とする。

また、本発明に係る他のＡＣ型プラズマディスプレイの駆動方法は、前面基板の内側に走査電極Ｓ１〜Ｓｎ及び共通電極Ｃ１〜Ｃｎが互いに平行に、かつ交互にＳ１，Ｃ１，Ｓ２，Ｃ２，・・・Ｓｎ，Ｃｎの順に配置され、前記前面基板と離間して対向配置された背面基板に、前記走査電極Ｓ１〜Ｓｎ及び前記共通電極Ｃ１〜Ｃｎと離間して交差するように複数のデータ電極Ｄ１〜Ｄｍが配置され、前記走査電極Ｓｎ、前記共通電極Ｃｎと前記データ電極Ｄｍの交点で１セルを構成しているＡＣ型プラズマディスプレイパネルであって、１画面を構成する時間である１フレームをサブフィールド（以下、ＳＦと称する）に分割し、任意のセルに書込放電を発生させるために各ＳＦにて少なくとも前記走査電極に線順次に走査パルスを印加しつつ選択する前記データ電極に前記走査パルスに同期したデータパルスを印加して選択した選択セルに書込放電を起こし、壁電荷を形成するアドレス期間と、前記アドレス期間に選択的に放電が発生した箇所に維持パルスを供給して維持放電を持続的に発生させる表示放電を行う維持期間と、前記維持期間の終了後に表示を行った前記選択セルに形成された壁電荷を消去する維持消去期間とを有し、表示する画像の平均輝度レベルに応じて前記維持パルスの数を変化させるＡＣ型プラズマディスプレイの駆動方法において、
前記維持消去期間において、前記走査電極と前記共通電極との電位差が時間的に大きくなるような維持消去パルスを印加し、前記維持パルスの数が減少しても、前記最終維持パルスから前記維持消去パルスの印加開始時点までの時間を２００μｓ以下に設定することを特徴とする。

更に、本発明に係るＡＣ型プラズマディスプレイパネルは、互いに平行な一組の走査電極と維持電極が同じ平面上に各組それぞれが互いに平行に複数組配置され、前記走査電極及び前記共通電極と離間して交差するように複数のデータ電極が配置され、前記走査電極、前記共通電極と前記データ電極の交点で１セルを構成しているＡＣ型プラズマディスプレイパネルであって、１画面を構成する時間である１フレームをサブフィールド（以下、ＳＦと称する）に分割し、任意のセルに書込放電を発生させるために各ＳＦにて少なくとも前記走査電極に線順次に走査パルスを印加しつつ選択する前記データ電極に前記走査パルスに同期したデータパルスを印加して選択した選択セルに書込放電を起こし、壁電荷を形成するアドレス期間と、前記アドレス期間に選択的に放電が発生した箇所に維持パルスを供給して維持放電を持続的に発生させる表示放電を行う維持期間と、前記維持期間の終了後に表示を行った前記選択セルに形成された壁電荷を消去する維持消去期間とを有し、表示する画像の平均輝度レベルに応じて前記維持パルスの数を変化させるＡＣ型プラズマディスプレイパネルにおいて、前記維持消去期間において、前記維持消去期間開始時時刻Ｔ１における前記共通電極と走査電極との間の電位差より、前記時刻Ｔ１より時間的に後の時刻Ｔ２における前記共通電極と走査電極との間の電位差の方が大きく、かつ前記時刻Ｔ２における前記共通電極と走査電極との間の電位差より、前記時刻Ｔ２より時間的に後の時刻Ｔ３における前記共通電極と走査電極との間の電位差の方が大きく、前記維持パルスの数が変化しても、前記最終維持パルスから前記維持消去期間開始時刻までの時間が２００μｓ以下に設定されることを特徴とする。

更に、本発明に係る他のＡＣ型プラズマディスプレイパネルは、互いに平行な一組の走査電極と維持電極が同じ平面上に各組それぞれが互いに平行に複数組背馳され、前記走査電極及び前記共通電極と離間して交差するように複数のデータ電極が配置され、前記走査電極、前記共通電極と前記データ電極の交点で１セルを構成しているＡＣ型プラズマディスプレイパネルであって、１画面を構成する時間である１フレームをサブフィールド（以下、ＳＦと称する）に分割し、任意のセルに書込放電を発生させるために各ＳＦにて少なくとも前記走査電極に線順次に走査パルスを印加しつつ選択する前記データ電極に前記走査パルスに同期したデータパルスを印加して選択した選択セルに書込放電を起こし、壁電荷を形成するアドレス期間と、前記アドレス期間に選択的に放電が発生した箇所に維持パルスを供給して維持放電を持続的に発生させる表示放電を行う維持期間と、前記維持期間の終了後に表示を行った前記選択セルに形成された壁電荷を消去する維持消去期間とを有し、表示する画像の平均輝度レベルに応じて前記維持パルスの数を変化させるＡＣ型プラズマディスプレイパネルにおいて、前記維持消去期間において、前記維持消去期間開始時時刻Ｔ１における前記共通電極と走査電極との間の電位差より、前記時刻Ｔ１より時間的に後の時刻Ｔ２における前記共通電極と走査電極との間の電位差の方が大きく、かつ前記時刻Ｔ２における前記共通電極と走査電極との間の電位差より、前記時刻Ｔ２より時間的に後の時刻Ｔ３における前記共通電極と走査電極との間の電位差の方が大きく、前記維持パルスの数が変化しても、前記最終維持パルスから前記維持消去期間開始時刻までの時間が２００μｓ以下に設定されることを特徴とする。

本発明によれば、プラズマディスプレイパネルの駆動装置或いは方法において、映像信号の入力平均輝度レベル（ＡＰＬ）が高いとき、すなわち維持パルス数が少ないときは、維持期間に与えられた期間の終わりに空白時間が生じ、最終維持パルスから次の電荷消去パルスまでの時間が大きくなる。これにより、ＡＰＬの高低によって電荷消去までの時間に誤放電の発生を適度に防止して、均一な電荷消去により、駆動特性を良好に保つことが可能となる。

次に、発明を実施するための最良の形態について図面を参照しつつ詳細に説明する。

［第１の実施形態］
（１）構成の説明
本発明の第１の実施形態では、維持期間の最終維持パルスＰｓｕｓ−ｃｌ終了から、電荷消去期間の電荷消去パルスＰｓｅ−ｓ印加までの間隔Ｔｓ−ｅを、０μｓ〜２００μｓとすること、好ましくは電荷消去パルスを駆動する電荷消去ドライバ自体の遅延時間〜１００μｓとすることを特徴とする。

本発明の第１の実施形態によるＡＣ型プラズマディスプレイの駆動回路の構成は、図１７によって説明した構成と同様であり、駆動コントローラ３０からの維持ドライバ６２と電荷消去ドライバ６３へのドライバ駆動タイミングが大きく異なっている。

図１７によれば、プラズマディスプレイパネルの水平方向の端部に走査電極、維持電極の取り出し部があり、この接続部に駆動回路が接続される。走査電極側の駆動回路は走査電極１本ずつに走査パルスを出力するための走査パルスドライバ６６、プライミングパルスを出力するためのプライミングドライバ６５、維持パルスを出力するための維持ドライバ６２、消去パルスを印加するための消去ドライバ６３、走査ベースパルスを出力するための走査ベースドライバ６１、走査電圧を出力するための走査電圧ドライバ６４から構成され、これら全体として走査電極ドライバ６０を構成する。

一方、共通電極側の駆動回路の共通電極ドライバ４０は、共通電極全体に維持パルスを印加するための維持ドライバ４１から構成されている。プラズマディスプレイパネル７０の垂直方向の端部にはデータ電極の取り出し部があり、この接続部にデータドライバ５０が接続される。なお本図では、各ドライバをスイッチとして表記しているが、これは物理的なスイッチではなく、トランジスタやＦＥＴなどに代表される素子で構成しても良い。

階調表現は、１つのフレームを複数のサブフィールドに分割し、維持パルス数をＳＦ毎に異ならせ、そのＳＦの組み合わせによって行う。したがって、各ＳＦの維持パルス数の比を例えば１：２：４：８：１６：３２：６４：１２８にすると、２５６（＝２⁸）階調を表現する。

また、プラズマディスプレイパネルの駆動回路の消費電力は、画像の表示面積が大きく平均輝度レベルが高い場合、極めて増加する。そこで、消費電力の増加を抑制するための制御方法が用いられている。この制御方法は、明度ピーク強調方法或いは「Peak Luminance Enhancement」（ＰＬＥ）と呼ぶ。入力された映像信号は、映像信号処理回路、ＳＦ制御回路でプラズマディスプレイ用の信号に変換される。変換された信号は、入力信号平均輝度レベル演算回路に入力され、画面全体の輝度レベルを演算する。この演算結果を基に維持パルス数制御回路では、入力信号の平均輝度レベルが低い場合（ＡＰＬ（Average Peak Brightness Level）：小）、すなわち表示する面積が狭い場合は維持パルス数を増やして輝度を上昇させ、逆に平均輝度レベルが高い場合（ＡＰＬ：大）、すなわち表示する面積が広い場合は維持パルス数を減らして輝度を制限することで、表示面積が大きい場合の消費電力を抑えつつ、高いピーク輝度を得られるように、各ＳＦの維持パルス数をフレーム毎に制御している。

（２）動作の説明
図１は本発明を実施する駆動波形の一例である。図１において、走査側電極波形は最右側にＧＮＤ−Ｖｓ−Ｖｐの電圧が印加され、共通側電極波形はＧＮＤ−Ｖｓの電圧が印加される。各ＳＦはプライミング期間→アドレス期間→維持期間→電荷消去期間で構成されており、プライミング期間では、走査電極に正極性のパルスＰｐｒ−ｓ、共通電極に負極性のパルスＰｐｒ−ｃを同時に印加し、その後走査電極に負極性のＰｐｅ−ｓを印加する。次のアドレス期間では、負極性のパルスＰｂｗが常に印加されており、更に走査電極毎に時間的にずらして印加される負極性の走査パルスＰｗ−ｓが印加され、図中の走査電極を発光させる場合には、データ電極に走査パルスと同期した正極性のデータパルスＰｄを印加する。維持期間では、共通電極に負極性の維持パルスＰｓｕｓ−ｃ、走査電極に負極性の維持パルスＰｓｕｓ−ｓを交互に印加する。最終維持パルス印加後に維持期間を終了し、その後、電荷消去期間では走査電極に負極性の維持消去パルスＰｓｅ−ｓを印加する。

図２に、走査電極と共通電極への供給電圧を時系列的に濃い線で示しており、上記駆動の場合の電荷の移動の様子を模式的に示す。図２（ａ）のように、プライミング期間の放電において、走査電極Ｓｎに正電圧が印加されて走査電極Ｓｎ上に負電荷、共通電極Ｃｎに負電圧が印加されて共通電極Ｃｎ上に正電荷が蓄積される。図２（ｂ）の電荷調整期間では走査電極Ｓｎに負電圧が印加され共通電極には正電圧が印加されて、蓄積している電荷が減少し、図２（ｃ）のアドレス期間で、選択されたセルはデータ電極Ｄと走査電極Ｓｎ間で放電が発生し、さらに共通電極Ｃｎと走査電極Ｓｎ間の面電極間放電も発生することにより、走査電極Ｓｎ上に正電荷、共通電極Ｃｎ上に負電荷が蓄積される。図２（ｄ）の第一維持パルスでは面電極間放電によりアドレス期間で蓄積された電荷の正負が反転し、以後、維持パルス毎に電極上の電荷が反転する。最終維持パルス印加後は図２（ｅ）に示すように、走査電極Ｓｎ上に負電荷、共通電極Ｃｎ側に正電荷が蓄積される。図２ （ｆ）の電荷消去期間の放電により、蓄積されていた電荷が解放され、またＳＦ先頭のプライミング前の状態へと戻る。

図２（ｅ）のように、アドレス期間で選択されたセルでは、維持期間での放電によって電極上に壁電荷が付着するが、最終維持パルスによる放電直後は放電が起こりやすい状態にあるのに対し、同じように壁電荷が付着していても空白時間の後には放電の発生が遅くなる。これは、放電直後は放電空間中に存在する励起された分子や原子が多いのに対し、空白時間の後には励起状態の分子、原子が減少していることによる。このため、最終維持パルスと電荷消去パルスの間隔を小さくして、電荷消去を行うと効果的である。

（３）本実施形態の効果
図３に、最終維持パルスＰｓｕｓ−ｃｌ終了から電荷消去パルスＰｅｓ−ｓ印加までの時間間隔Ｔｓ−ｅと維持電圧Ｖｓの関係を示す。時間間隔Ｔｓ−ｅが０〜１５０μｓ付近までは最大維持電圧を規定するのは、アドレス期間における面電極間電位差が大きいことにより、非選択セルが放電し、維持期間も放電することによる誤灯のみである。しかし、時間間隔Ｔｓ−ｅが１５０μｓを越えると、維持期間の放電により活性化した分子、原子が徐々に減少していくため、前記アドレス期間に端を発する誤灯よりも低い維持電圧において、本来弱放電を発生させるべき電荷消去パルスで強放電が発生し、次のＳＦのプライミング、電荷調整パルスにおいても強放電が発生し、維持放電することによる、誤灯が発生する。

その時の電荷の動きを、図４に電荷消去期間の細かい電圧低下毎の状態図を示す。時刻Ｔ１は維持期間の終了時で電荷消去期間の開始時刻であり図４（ｄ）にその状態図を示す。活性化分子、原子が多い場合は、図４（ｄ）〜（ｇ）の左側に示すように、時刻Ｔ２において放電が開始し、弱放電をおこすことで、電荷量を減らすことができる。しかし活性化した分子、原子が減少すると、放電開始が遅くなり、図４（ｄ）〜（ｇ）の右側に示すように、時刻Ｔ３で放電をおこすときには、印加している面電極間電位差が大きくなるために強放電し、蓄積されている電荷の正負が反転した状態でふたたび蓄積する。この電荷消去期間に端を発する誤灯の発生する電圧は、時間間隔Ｔｓ−ｅが大きくなるほど低くなる。一方、最小維持電圧以下の電圧を印加した場合は、アドレス期間において選択セルに放電を発生させても、アドレス期間の面電極間電位差が不十分なため、面電極に付着する電荷量が少ない。そのため、維持期間において、放電を発生させるための電荷量が不足し、選択セルでも維持放電に失敗することがある。従ってＶｓマージンとしては最小維持電圧以上最大維持電圧以下である。最小維持電圧はＴｓ−ｅに依存しないが、最大維持電圧はＴｓ−ｅが大きくなるほど低下する。従って、Ｔｓ−ｅを０μｓ〜２００μｓに限定することにより、好ましくは電荷消去パルスを駆動する電荷消去ドライバ６３自体の伝送遅延時間〜１００μｓと限定することにより、安定した消去が可能であり、Ｖｓマージンを確保することができる。

［第２の実施形態］
本発明による第２の実施形態は、第１の実施形態に「Peak Luminance Enhancement」（ＰＬＥ）と呼ばれる電力制御方法を組み併せるものである。ＰＬＥとは、ピーク輝度を拡大しつつ、消費電力を低減するために、1フレーム毎の各ＳＦの維持パルス数を制御するものである。

本実施形態のプラズマディスプレイパネルの駆動装置による構成ブロック図を、図５に示して説明する。入力信号平均輝度レベル（ＡＰＬ）を演算し、ＡＰＬが高い場合、維持パルス数制御回路で１フレーム当りの全維持パルス数は少なく出力し、ＡＰＬが低い場合は全維持パルス数は多く出力する。ＡＰＬによって１サブフィールド（ＳＦ）中の維持期間の長さが変化するが、図６に示すようにＡＰＬが高く維持パルス数が減少した場合も電荷消去パルスは維持期間との間隔を０μｓ〜２００μｓの間に、好ましくは電荷消去パルスを駆動する電荷消去ドライバ自体の遅延時間〜１００μｓと設定することを第２の実施形態の特徴とする。これにより、ＡＰＬが変化した場合も常に安定した電荷消去が実現できる。

［第３の実施形態］
本発明による第３の実施形態は、上記第２の実施形態において、図７に示すように、プライミングパルスが鋸歯状波または鈍り波形であり、電荷消去パルスとプライミングパルスの両方で電荷消去を完全に行う場合に、電荷消去パルスとプライミングパルスとの時間間隔Ｔｅ−ｐをも０〜２００μｓの間に設定することを特徴とする。このような形態のプライミングパルスにおいては、前ＳＦが発光した場合、電荷消去パルスで完全に消去できなかった電荷を消去するという機能を併せ持つ。このプライミングパルスによる消去特性も第１の実施形態と同様、空間電荷が存在している間に放電を行う方が良い消去特性を得られる。電荷消去パルスとプライミングパルスの間隔Ｔｅ−ｐとプライミング電圧Ｖｐの関係を、図８に示す。

ここで、最小プライミング電圧とは、全セルにプライミング放電が発生する最小Ｖｐ電圧値、最大プライミング電圧とは、それ以上のＶｐ電圧を印加すると、プライミングにおける弱放電時の電荷の蓄積量が多くなり、Ｐｐｒ−ｓの立ち下がり時に、蓄積していた電荷による面電極間電位差が放電可能な電位差以上であるために強放電が発生する（自己消去放電）ことに起因する誤灯が発生する上限電圧、最大誤灯電圧とは、プライミングにおける弱放電が不十分となり、蓄積される壁電荷量が不足して、次の電荷調整パルスでの放電開始時の面電極間電位差が大きくなり、強放電が発生して誤灯につながる最大の電圧である。従って、Ｖｐのマージンは図８中の斜線部となる。Ｔｅ−ｐを小さくすることにより、マージンを広く確保することができる。

［第４の実施形態］
本発明による第４の実施形態は、第３の実施形態において、図９に示すように、電荷調整パルスが鋸歯状波または鈍り波形で弱放電により電荷を調整する形態の場合、プライミングパルスから電荷調整パルスまでの時間間隔Ｔｐ−ｐｅを０〜５０μｓに設定すること、好ましくはプライミングドライバ６５自体の遅延時間〜２０μｓに設定することを特徴とする。

このような形態の電荷調整パルスにおいては、プライミングパルスにより電荷を完全に消去した後、活性化した分子、原子の残っている状態でアドレスに適した電荷配置を作ることにより、電荷配置のばらつきを低減できる。プライミング終了から電荷調整パルスまでの時間Ｔｐ−ｐｅと維持電圧Ｖｓの関係を図１０に示す。Ｔｐ−ｐｅが０〜５０μｓ付近では、最大維持電圧以上の電圧を印加すると、アドレス期間における面電極間電位差が大きいために、非選択セルにおいても面放電が発生し、維持放電することによる誤灯が発生する。

しかし、時間間隔Ｔｐ−ｐｅが５０μｓを越えると、プライミング期間にセル内で活性化した分子、原子が減少していくため、電荷調整パルスにおける放電開始時の面電極間電位差が大きくなり、前記アドレス期間に端を発する誤灯よりも低い電圧において、電荷調整パルスでの強放電が発生、維持期間も放電することにより、誤灯につながる。一方、最小維持電圧以下では、アドレス期間で選択セルで放電が発生しても、面電極間電位差が不十分なため、面電極に付着する電荷量が少ない。

そのため、維持期間において、放電を発生させるための電荷量が不足し、選択セルでも維持放電に失敗することがある。蓄積される電荷量が少ないため、維持するための電圧が不足する。従って、維持電圧Ｖｓのマージンとしては、最小維持電圧以上最大維持電圧以下である。最小維持電圧はＴｐ−ｐｅに依存しないが、最大維持電圧はＴｐ−ｐｅが大きくなるほど低下する。従ってＴｐ−ｐｅを０〜５０μｓに限定することで、広いＶｓマージンを確保できる。

［第５の実施形態］
本発明による第５の実施形態は、第４の実施形態において、電荷調整パルスからアドレス期間までの時間間隔を０〜５０μｓの間とすること、好ましくは走査電圧ドライバ６４自体の伝送遅延時間〜２０μｓの間とすることを特徴とする。

本実施形態の電荷調整パルスにより、上記の通り電荷配置のばらつきを低減した状態で、さらに電荷調整パルスにおける放電によりセル内の分子、原子が活性化した状態でアドレスを行うことにより、選択セルでのアドレスにおける放電が安定して得られる。

［第６の実施形態］
本発明による第６の実施形態は、第５の実施形態において、図１１に示すように、フィールド中のＳＦ全体の間隔を詰めることを特徴とする。これは維持期間〜電荷消去期間〜次ＳＦプライミング期間〜電荷調整期間〜アドレス期間〜維持期間、の各期間の間隔を第１乃至第５の実施形態の如く限定することにより、安定した電荷消去かつ安定したアドレス放電を可能にする。この際、上述のＰＬＥ制御方法或いは明度ピーク強調方法を用いることができる。

本実施形態では、図１９に示した従来例における維持期間の相違による空白期間を削減することによりサブフィールドの期間を短縮できる。

特に、映像信号の入力平均輝度レベル（ＡＰＬ）が高いとき、すなわち維持パルス数が少ないときは、維持期間に与えられた期間の終わりに空白時間が生じ、最終維持パルスから次の電荷消去パルスまでの時間が大きくなる。これにより、ＡＰＬの高低によって、電荷消去までの時間に誤放電の発生を適度に防止して、均一な電荷消去により、駆動特性を良好に保つことが可能となる。また、この空白時間を設けることなくサブフィールドの期間を短縮することができる。

一方では、この空白期間に、後述の図１２に示したように、プライミングパルスの後に電荷調整パルスと電荷消去パルスを共通電極に設けて、誤放電を防止することができる。

［第７の実施形態］
本発明による第７の実施形態として、第６の実施形態において、図１２に示すようにフィールド最後のＳＦの最終維持パルス後に電荷消去パルス、プライミングパルス、電荷調整パルスを第１乃至第４の実施形態の如く印加し、さらに次フィールドの先頭ＳＦのアドレス期間直前にも電荷消去パルス、プライミングパルス、電荷調整パルスを印加することを特徴とする。

１フィールド後半の各ＡＰＬレベルの状態図を図１３に示す。ＡＰＬが高い場合、フィールドの最後に空白時間が出来るが、そこに電荷消去パルス、プライミングパルス、電荷調整パルスを印加する。前半の電荷消去パルス、プライミングパルス、電荷調整パルスにより、発光したセルにおける電荷の消去を完全に行い、さらに放電の起こりやすい電荷配置を実現させる。さらに後半の電荷消去パルス、プライミングパルス、電荷調整パルスで放電させることにより、再び分子、原子を活性化させ、電荷配置を整え直すことができ、それによりフィールドの先頭ＳＦにおいても安定したアドレス放電を得ることができる。

なお、上記各実施形態におけるＡＣ型プラズマディスプレイパネルの駆動方法は、ＡＣ型プラズマディスプレイパネル自体内に用いることができるので、本発明によるＡＣ型プラズマディスプレイパネルにおいても、同様な駆動方法をそれぞれ用いることができる。

本発明の第１の実施形態によるドライブ波形図である。 本発明の第１の実施形態によるドライブ波形に対応する状態図である。 本発明の第１の実施形態によるドライブ波形による性能領域図である。 本発明の第１の実施形態によるドライブ波形図である。 本発明の第２の実施形態による構成ブロック図である。 本発明の第２の実施形態によるドライブ波形図である。 本発明の第３の実施形態によるドライブ波形図である。 本発明の第３の実施形態によるドライブ波形による性能領域図である。 本発明の第４の実施形態によるドライブ波形図である。 本発明の第４の実施形態によるドライブ波形図である。 本発明の第６の実施形態によるドライブの時系列図である。 本発明の第７の実施形態によるドライブ波形図である。 本発明の第６の実施形態によるドライブの時系列図である。 従来技術のプラズマディスプレイ画素の構成図である。 従来技術のプラズマディスプレイパネルの配線図である。 従来技術のプラズマディスプレイへのドライブ波形図である。 従来技術及び本発明のプラズマディスプレイの駆動構成図である。 従来技術のプラズマディスプレイによるドライブ波形図である。 従来技術のプラズマディスプレイによるドライブの時系列図である。

符号の説明

１ 背面ガラス基板
２ 前面ガラス基板
３ 走査電極
４ 共通電極
５ トレース電極
６ トレース電極
７ データ電極
８ 放電ガラス空間
９ 隔壁
１１ 映像信号
１２ 映像信号処理回路
１３ サブフィールド制御回路
１４ 入力信号平均輝度レベル演算回路
１５ 維持パルス数制御回路
２０ 映像処理部
２１ 蛍光体
２２ 誘電体
２３ 誘電体
２５ 可視光
３０ 駆動コントローラ
４０ 共通電極ドライバ
５０ データ電極ドライバ
６０ 走査電極ドライバ
６１ 走査ベースドライバ
６２ 維持ドライバ
６３ 電荷消去ドライバ
６４ 走査電圧ドライバ
６５ プライミングドライバ
６６ 走査パルスドライバ
７０ プラズマディスプレイパネル

Claims (10)

1. 前面基板の内側に走査電極Ｓ１〜Ｓｎ及び共通電極Ｃ１〜Ｃｎが互いに平行に、かつ交互にＳ１，Ｃ１，Ｓ２，Ｃ２，・・・Ｓｎ，Ｃｎの順に配置され、前記前面基板と離間して対向配置された背面基板に、前記走査電極Ｓ１〜Ｓｎ及び前記共通電極Ｃ１〜Ｃｎと離間して交差するように複数のデータ電極Ｄ１〜Ｄｍが配置され、前記走査電極Ｓｎ、前記共通電極Ｃｎと前記データ電極Ｄｍの交点で１セルを構成しているＡＣ型プラズマディスプレイパネルであって、１画面を構成する時間である１フレームをサブフィールド（以下、ＳＦと称する）に分割し、任意のセルに書込放電を発生させるために各ＳＦにて少なくとも前記走査電極に線順次に走査パルスを印加しつつ選択する前記データ電極に前記走査パルスに同期したデータパルスを印加して選択した選択セルに書込放電を起こし、壁電荷を形成するアドレス期間と、前記アドレス期間に選択的に放電が発生した箇所に維持パルスを供給して維持放電を持続的に発生させる表示放電を行う維持期間と、前記維持期間の終了後に表示を行った前記選択セルに形成された壁電荷を消去する維持消去期間とを有し、表示する画像の平均輝度レベルに応じて前記維持パルスの数を変化させるＡＣ型プラズマディスプレイの駆動方法において、
   前記維持消去期間において、前記維持消去期間開始時時刻Ｔ１における前記共通電極と走査電極との間の電位差より、前記時刻Ｔ１より時間的に後の時刻Ｔ２における前記共通電極と走査電極との間の電位差の方が大きく、かつ前記時刻Ｔ２における前記共通電極と走査電極との間の電位差より、前記時刻Ｔ２より時間的に後の時刻Ｔ３における前記共通電極と走査電極との間の電位差の方が大きく、前記維持パルスの数が変化しても、前記最終維持パルスから前記維持消去期間開始時刻までの時間を２００μｓ以下に設定することを特徴とするＡＣ型プラズマディスプレイの駆動方法。
2. 前面基板の内側に走査電極Ｓ１〜Ｓｎ及び共通電極Ｃ１〜Ｃｎが互いに平行に、かつ交互にＳ１，Ｃ１，Ｓ２，Ｃ２，・・・Ｓｎ，Ｃｎの順に配置され、前記前面基板と離間して対向配置された背面基板に、前記走査電極Ｓ１〜Ｓｎ及び前記共通電極Ｃ１〜Ｃｎと離間して交差するように複数のデータ電極Ｄ１〜Ｄｍが配置され、前記走査電極Ｓｎ、前記共通電極Ｃｎと前記データ電極Ｄｍの交点で１セルを構成しているＡＣ型プラズマディスプレイパネルであって、１画面を構成する時間である１フレームをサブフィールド（以下、ＳＦと称する）に分割し、任意のセルに書込放電を発生させるために各ＳＦにて少なくとも前記走査電極に線順次に走査パルスを印加しつつ選択する前記データ電極に前記走査パルスに同期したデータパルスを印加して選択した選択セルに書込放電を起こし、壁電荷を形成するアドレス期間と、前記アドレス期間に選択的に放電が発生した箇所に維持パルスを供給して維持放電を持続的に発生させる表示放電を行う維持期間と、前記維持期間の終了後に表示を行った前記選択セルに形成された壁電荷を消去する維持消去期間とを有し、表示する画像の平均輝度レベルに応じて前記維持パルスの数を変化させるＡＣ型プラズマディスプレイの駆動方法において、
   前記維持消去期間において、前記走査電極と前記共通電極との電位差が時間的に大きくなるような維持消去パルスを印加し、前記維持パルスの数が減少しても、前記最終維持パルスから前記維持消去パルスの印加開始時点までの時間を２００μｓ以下に設定することを特徴とするＡＣ型プラズマディスプレイの駆動方法。
3. 前記アドレス期間に先行してプライミング期間をさらに有し、前記プライミング期間において前記走査電極に正極性の鋸歯状波又は鈍り波形のプライミングパルスを印加し、その後、前記走査電極に負極性の鋸歯状波又は鈍り波形の電荷調整パルスを印加することを特徴とする請求項２に記載のＡＣ型プラズマディスプレイの駆動方法。
4. 請求項３に記載されたＡＣ型プラズマディスプレイの駆動方法において、前記維持消去パルスの印加終了後次のサブフィールドの前記プライミング期間の開始時刻を０〜２００μｓとすることを特徴とするＡＣ型プラズマディスプレイの駆動方法。
5. 請求項４に記載されたＡＣ型プラズマディスプレイの駆動方法において、前記プライミングパルスの印加終了後に供給される前記電荷調整パルスを、前記プライミングパルスの印加終了後０〜５０μｓに開始することを特徴とするＡＣ型プラズマディスプレイの駆動方法。
6. 請求項５に記載されたＡＣ型プラズマディスプレイの駆動方法において、前記電荷調整パルスの印加修了後に適用されるアドレス期間の開始時間は、前記電荷調整パルスの印加修了後０〜５０μｓに開始することを特徴とするＡＣ型プラズマディスプレイの駆動方法。
7. 請求項１乃至６のいずれか１項に記載されたＡＣ型プラズマディスプレイの駆動方法において、前記１フレーム中のサブフィールド期間を前記維持期間を圧縮して短縮することを特徴とするＡＣ型プラズマディスプレイの駆動方法。
8. 互いに平行な一組の走査電極と維持電極が同じ平面上に各組それぞれが互いに平行に複数組配置され、前記走査電極及び前記共通電極と離間して交差するように複数のデータ電極が配置され、前記走査電極、前記共通電極と前記データ電極の交点で１セルを構成しているＡＣ型プラズマディスプレイパネルであって、１画面を構成する時間である１フレームをサブフィールド（以下、ＳＦと称する）に分割し、任意のセルに書込放電を発生させるために各ＳＦにて少なくとも前記走査電極に線順次に走査パルスを印加しつつ選択する前記データ電極に前記走査パルスに同期したデータパルスを印加して選択した選択セルに書込放電を起こし、壁電荷を形成するアドレス期間と、前記アドレス期間に選択的に放電が発生した箇所に維持パルスを供給して維持放電を持続的に発生させる表示放電を行う維持期間と、前記維持期間の終了後に表示を行った前記選択セルに形成された壁電荷を消去する維持消去期間とを有し、表示する画像の平均輝度レベルに応じて前記維持パルスの数を変化させるＡＣ型プラズマディスプレイパネルにおいて、前記維持消去期間において、前記維持消去期間開始時時刻Ｔ１における前記共通電極と走査電極との間の電位差より、前記時刻Ｔ１より時間的に後の時刻Ｔ２における前記共通電極と走査電極との間の電位差の方が大きく、かつ前記時刻Ｔ２における前記共通電極と走査電極との間の電位差より、前記時刻Ｔ２より時間的に後の時刻Ｔ３における前記共通電極と走査電極との間の電位差の方が大きく、前記維持パルスの数が変化しても、前記最終維持パルスから前記維持消去期間開始時刻までの時間が２００μｓ以下に設定されることを特徴とするＡＣ型プラズマディスプレイパネル。
9. 互いに平行な一組の走査電極と維持電極が同じ平面上に各組それぞれが互いに平行に複数組背馳され、前記走査電極及び前記共通電極と離間して交差するように複数のデータ電極が配置され、前記走査電極、前記共通電極と前記データ電極の交点で１セルを構成しているＡＣ型プラズマディスプレイパネルであって、１画面を構成する時間である１フレームをサブフィールド（以下、ＳＦと称する）に分割し、任意のセルに書込放電を発生させるために各ＳＦにて少なくとも前記走査電極に線順次に走査パルスを印加しつつ選択する前記データ電極に前記走査パルスに同期したデータパルスを印加して選択した選択セルに書込放電を起こし、壁電荷を形成するアドレス期間と、前記アドレス期間に選択的に放電が発生した箇所に維持パルスを供給して維持放電を持続的に発生させる表示放電を行う維持期間と、前記維持期間の終了後に表示を行った前記選択セルに形成された壁電荷を消去する維持消去期間とを有し、表示する画像の平均輝度レベルに応じて前記維持パルスの数を変化させるＡＣ型プラズマディスプレイパネルにおいて、前記維持消去期間において、前記維持消去期間開始時時刻Ｔ１における前記共通電極と走査電極との間の電位差より、前記時刻Ｔ１より時間的に後の時刻Ｔ２における前記共通電極と走査電極との間の電位差の方が大きく、かつ前記時刻Ｔ２における前記共通電極と走査電極との間の電位差より、前記時刻Ｔ２より時間的に後の時刻Ｔ３における前記共通電極と走査電極との間の電位差の方が大きく、前記維持パルスの数が変化しても、前記最終維持パルスから前記維持消去期間開始時刻までの時間が２００μｓ以下に設定されることを特徴とするＡＣ型プラズマディスプレイパネル。
10. 前記アドレス期間に先行してプライミング期間をさらに有し、前記プライミング期間において前記走査電極に正極性の鋸歯状波又は鈍り波形のプライミングパルスが印加され、その後、前記走査電極に負極性の鋸歯状波又は鈍り波形の電荷調整パルスが印加されることを特徴とする請求項９に記載のＡＣ型プラズマディスプレイパネル。

Images