JPH06348227A - 輝度補償方法および輝度補償回路 - Google Patents
輝度補償方法および輝度補償回路Info
- Publication number
- JPH06348227A JPH06348227A JP5135510A JP13551093A JPH06348227A JP H06348227 A JPH06348227 A JP H06348227A JP 5135510 A JP5135510 A JP 5135510A JP 13551093 A JP13551093 A JP 13551093A JP H06348227 A JPH06348227 A JP H06348227A
- Authority
- JP
- Japan
- Prior art keywords
- data
- sustain
- scan
- electrode group
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】
【目的】表示セル数の増減に起因する負荷変動によるプ
ラズマディスプレイの輝度変化を抑圧する。 【構成】信号ＣＣによりリセットされ表示データＤの数
を計数し計数値ＤＣを出力するカウンタ１と、計数値Ｄ
Ｃと基準データＲと比較し差分信号ＤＦを出力する比較
器２と、フイールド信号Ｆ毎の走査信号Ｃを計数し信号
ＣＣ，ＣＳ，ＣＥを生成するカウンタ３と、信号ＣＳに
応答し差分信号ＤＦをセレクトし信号ＤＦＡ〜ＤＦＤを
供給するセレクタ４と、消去信号Ｅと信号ＣＥの供給に
応答し信号ＥＵＡ〜ＥＵＤを供給する分配器５と、信号
ＥＵＡ〜ＥＵＤの各々を信号ＤＦＡ〜ＤＦＤの指定する
時間分それぞれ遅延し消去パルスＥＡ〜ＥＤを出力する
遅延回路６Ａ〜６Ｄとを備える。
ラズマディスプレイの輝度変化を抑圧する。 【構成】信号ＣＣによりリセットされ表示データＤの数
を計数し計数値ＤＣを出力するカウンタ１と、計数値Ｄ
Ｃと基準データＲと比較し差分信号ＤＦを出力する比較
器２と、フイールド信号Ｆ毎の走査信号Ｃを計数し信号
ＣＣ，ＣＳ，ＣＥを生成するカウンタ３と、信号ＣＳに
応答し差分信号ＤＦをセレクトし信号ＤＦＡ〜ＤＦＤを
供給するセレクタ４と、消去信号Ｅと信号ＣＥの供給に
応答し信号ＥＵＡ〜ＥＵＤを供給する分配器５と、信号
ＥＵＡ〜ＥＵＤの各々を信号ＤＦＡ〜ＤＦＤの指定する
時間分それぞれ遅延し消去パルスＥＡ〜ＥＤを出力する
遅延回路６Ａ〜６Ｄとを備える。
Description
【０００１】
【産業上の利用分野】本発明は輝度補償方法および輝度
補償回路に関し、特にＡＣメモリ型プラズマディスプレ
イの輝度補償方法および輝度補償回路に関する。
補償回路に関し、特にＡＣメモリ型プラズマディスプレ
イの輝度補償方法および輝度補償回路に関する。
【０００２】
【従来の技術】プラズマディスプレイパネル（ＰＤＰ）
は、薄型構造でちらつきがなく表示コントラスト比が大
きい、また比較的大画面が可能で応答速度が速く自発光
型で蛍光体の利用により多色発光可能である等の多くの
特徴を有しているので、近時、コンピュータ関連の表示
装置の分野やカラー画像表示の分野に広く用いられるよ
うになりつつある。
は、薄型構造でちらつきがなく表示コントラスト比が大
きい、また比較的大画面が可能で応答速度が速く自発光
型で蛍光体の利用により多色発光可能である等の多くの
特徴を有しているので、近時、コンピュータ関連の表示
装置の分野やカラー画像表示の分野に広く用いられるよ
うになりつつある。
【０００３】このＰＤＰには動作方式により、電極が誘
電体で被覆され間接的に交流放電の状態で動作させる交
流放電（ＡＣ）型と、電極が放電空間に露出して直接直
流放電の状態で動作させる直流放電（ＤＣ）型とがあ
る。さらにＡＣ型の駆動は、放電セルが容量性負荷であ
るためＡＣパルスを印加して行われ、駆動形式として放
電セルのメモリを利用するメモリ動作型とそれを利用し
ないリフレッシュ動作型とがある。輝度は放電回数すな
わちパルス電圧の繰返し数に比例する。リフレッシュ動
作型では表示容量が大きくなると輝度が低下するため、
小表示容量のパネルに主に使用される。
電体で被覆され間接的に交流放電の状態で動作させる交
流放電（ＡＣ）型と、電極が放電空間に露出して直接直
流放電の状態で動作させる直流放電（ＤＣ）型とがあ
る。さらにＡＣ型の駆動は、放電セルが容量性負荷であ
るためＡＣパルスを印加して行われ、駆動形式として放
電セルのメモリを利用するメモリ動作型とそれを利用し
ないリフレッシュ動作型とがある。輝度は放電回数すな
わちパルス電圧の繰返し数に比例する。リフレッシュ動
作型では表示容量が大きくなると輝度が低下するため、
小表示容量のパネルに主に使用される。
【０００４】ＡＣメモリ型ＰＤＰの１つの表示セル５０
の断面構造を示す図６を参照すると、このＰＤＰは、ガ
ラスより成る前面および背面の２つの絶縁基板３９，４
０と、絶縁基板３９上に形成された走査電極４１および
維持電極４２と、絶縁基板４０上に走査電極４１および
維持電極４２と直交して形成されたデータ電極４３と、
第１および第２絶縁基板３９，４０の空間にヘリウム，
ネオン，キセノン等あるいはそれらの混合ガスから成る
放電ガスが充填される放電ガス空間４４と、放電ガス空
間を確保するとともに表示セルを区切るための隔壁４５
と、上記放電ガスの放電により発光する紫外光を可視光
に変換する蛍光体４６と、走査電極４１および維持電極
４２を覆う誘電体から成る誘電体４７と、この誘電体４
７を放電から保護する酸化マグネシューム等から成る保
護膜４８と、データ電極４３を覆う誘電体４９とを備え
る。
の断面構造を示す図６を参照すると、このＰＤＰは、ガ
ラスより成る前面および背面の２つの絶縁基板３９，４
０と、絶縁基板３９上に形成された走査電極４１および
維持電極４２と、絶縁基板４０上に走査電極４１および
維持電極４２と直交して形成されたデータ電極４３と、
第１および第２絶縁基板３９，４０の空間にヘリウム，
ネオン，キセノン等あるいはそれらの混合ガスから成る
放電ガスが充填される放電ガス空間４４と、放電ガス空
間を確保するとともに表示セルを区切るための隔壁４５
と、上記放電ガスの放電により発光する紫外光を可視光
に変換する蛍光体４６と、走査電極４１および維持電極
４２を覆う誘電体から成る誘電体４７と、この誘電体４
７を放電から保護する酸化マグネシューム等から成る保
護膜４８と、データ電極４３を覆う誘電体４９とを備え
る。
【０００５】次に、選択された表示セル５０の放電動作
について説明すると、走査電極４１とデータ電極４３と
の間に放電しきい値を越えるパルス電圧すなわちデータ
パルスを印加し放電を開始させると、上記データパルス
の極性に対応して正負の電荷が両側の誘電体４７，４９
の表面に吸引され電荷の堆積が起こる。この電荷の堆積
に起因する等価的な内部電圧すなわち壁電圧は上記デー
タパルスの電圧と逆極性となるため、上記放電の成長と
ともにセル内部の実効電圧が低下し、上記データパルス
の電圧が一定値を保持していても放電が持続できず遂に
は停止する。このあと、隣接の走査電極４１と維持電極
４２との間に上記壁電圧と同極性のパルス電圧である維
持パルスを印加すると、上記壁電圧の分が実効電圧とし
て重畳されるため上記維持パルスの電圧振幅が上記デー
タパルスの電圧よりも低くても放電しきい値を越えて放
電することができる。したがって、上記維持パルスを走
査電極４１と維持電極４２との間に印加し続けることに
より上記放電を維持できる。この機能が上述のメモリ機
能である。また、走査電極４１または維持電極４２に上
記壁電圧を中和するような大きさおよび幅の低電圧のパ
ルス電圧である消去パルスを印加することにより上記放
電を停止させることができる。
について説明すると、走査電極４１とデータ電極４３と
の間に放電しきい値を越えるパルス電圧すなわちデータ
パルスを印加し放電を開始させると、上記データパルス
の極性に対応して正負の電荷が両側の誘電体４７，４９
の表面に吸引され電荷の堆積が起こる。この電荷の堆積
に起因する等価的な内部電圧すなわち壁電圧は上記デー
タパルスの電圧と逆極性となるため、上記放電の成長と
ともにセル内部の実効電圧が低下し、上記データパルス
の電圧が一定値を保持していても放電が持続できず遂に
は停止する。このあと、隣接の走査電極４１と維持電極
４２との間に上記壁電圧と同極性のパルス電圧である維
持パルスを印加すると、上記壁電圧の分が実効電圧とし
て重畳されるため上記維持パルスの電圧振幅が上記デー
タパルスの電圧よりも低くても放電しきい値を越えて放
電することができる。したがって、上記維持パルスを走
査電極４１と維持電極４２との間に印加し続けることに
より上記放電を維持できる。この機能が上述のメモリ機
能である。また、走査電極４１または維持電極４２に上
記壁電圧を中和するような大きさおよび幅の低電圧のパ
ルス電圧である消去パルスを印加することにより上記放
電を停止させることができる。
【０００６】表示セル５０をｊ×ｋ個の行，列から成る
マトリクス状に配列したドットマトリクス表示用のＰＤ
Ｐ１０の電極配置に着目した構成を示す図７を参照する
と、この図に示すＰＤＰ１０は互いに平行に配列された
走査電極Ｓｃ１，Ｓｃ２，…，Ｓｃｊおよび維持電極Ｓ
ｕ１，Ｓｕ２，…，Ｓｕｊと、これら走査電極および維
持電極と直交して配列されたデータ電極Ｄ１，Ｄ２，
…，Ｄｋとを備える。
マトリクス状に配列したドットマトリクス表示用のＰＤ
Ｐ１０の電極配置に着目した構成を示す図７を参照する
と、この図に示すＰＤＰ１０は互いに平行に配列された
走査電極Ｓｃ１，Ｓｃ２，…，Ｓｃｊおよび維持電極Ｓ
ｕ１，Ｓｕ２，…，Ｓｕｊと、これら走査電極および維
持電極と直交して配列されたデータ電極Ｄ１，Ｄ２，
…，Ｄｋとを備える。
【０００７】ここで、蛍光体４６をＲＧＢの３色に塗分
けることにより、カラー表示可能なＰＤＰを得ることが
できる。
けることにより、カラー表示可能なＰＤＰを得ることが
できる。
【０００８】図８は、ＰＤＰ１０の上述した駆動電圧波
形の一例を示すタイムチャートであり、維持電極Ｓｕ
１，Ｓｕ２，…，Ｓｕｊに印加される共通の維持パルス
Ｕ２と、走査電極Ｓｃ１，Ｓｃ２，Ｓｃ３にそれぞれ印
加される走査電極駆動パルスＳ１，Ｓ２，Ｓ３と、デー
タ電極Ｄｉ（１≦ｉ≦ｋ）に印加されるデータパルスＤ
とを示す。走査電極駆動パルスＳ１，Ｓ２，Ｓ３は、共
通の維持パルスＵ１の他にＳ１，Ｓ２，Ｓ３の順序でシ
ーケンシャルに印加される各々独立したタイミングの走
査パルスＣ１，Ｃ２，Ｃ３と消去パルスＥとを含む。こ
の消去パルスＥは、結果的に走査電極と維持電極との間
に印加されることになり、維持パルスＵ２に対し若干遅
れたタイミングの数百ｎＳ程度の細幅のパルスである。
第１ｉ番目の表示セル５０（以下表示セル５０１ｉ）を
点灯するには、データパルスＤｉを走査パルスＣ１のタ
イミングと一致させることにより、この走査パルスＣ１
対応の走査電極Ｓｃ１とデータ電極Ｄｉとの間に放電を
発生させる。この表示セル５０１ｉを点灯しない場合に
はデータパルスＤｉを印加しない。上述したように、デ
ータパルスＤｉの印加により一旦点灯した表示セル５０
１ｉは、このタイミング以降の維持パルスＵ１，Ｕ２に
より走査電極Ｓｃ１と維持電極Ｓｕ１との間で放電が反
復され点灯を持続する。走査電極Ｓｃ１に消去パルスＥ
が印加されると上記放電が停止し消灯する。
形の一例を示すタイムチャートであり、維持電極Ｓｕ
１，Ｓｕ２，…，Ｓｕｊに印加される共通の維持パルス
Ｕ２と、走査電極Ｓｃ１，Ｓｃ２，Ｓｃ３にそれぞれ印
加される走査電極駆動パルスＳ１，Ｓ２，Ｓ３と、デー
タ電極Ｄｉ（１≦ｉ≦ｋ）に印加されるデータパルスＤ
とを示す。走査電極駆動パルスＳ１，Ｓ２，Ｓ３は、共
通の維持パルスＵ１の他にＳ１，Ｓ２，Ｓ３の順序でシ
ーケンシャルに印加される各々独立したタイミングの走
査パルスＣ１，Ｃ２，Ｃ３と消去パルスＥとを含む。こ
の消去パルスＥは、結果的に走査電極と維持電極との間
に印加されることになり、維持パルスＵ２に対し若干遅
れたタイミングの数百ｎＳ程度の細幅のパルスである。
第１ｉ番目の表示セル５０（以下表示セル５０１ｉ）を
点灯するには、データパルスＤｉを走査パルスＣ１のタ
イミングと一致させることにより、この走査パルスＣ１
対応の走査電極Ｓｃ１とデータ電極Ｄｉとの間に放電を
発生させる。この表示セル５０１ｉを点灯しない場合に
はデータパルスＤｉを印加しない。上述したように、デ
ータパルスＤｉの印加により一旦点灯した表示セル５０
１ｉは、このタイミング以降の維持パルスＵ１，Ｕ２に
より走査電極Ｓｃ１と維持電極Ｓｕ１との間で放電が反
復され点灯を持続する。走査電極Ｓｃ１に消去パルスＥ
が印加されると上記放電が停止し消灯する。
【０００９】ＰＤＰ１０の２階調表示における全部の走
査パルスＣ１，…Ｃｊ対応の全走査ラインの維持期間を
示すタイムチャートである図９を参照すると、上記維持
期間の繰返し周期ｔ１と、各々の走査パルスＣｎ（１≦
ｎ≦ｊ）のタイミングから消去パルスＥまでの時間であ
る１走査ライン当りの維持期間ｔ２とが示され、これら
各々の走査パルスＣｎすなわち維持期間ｔ２の開始タイ
ミングは設定された画素対応のデータクロック周期毎に
シフトしている。
査パルスＣ１，…Ｃｊ対応の全走査ラインの維持期間を
示すタイムチャートである図９を参照すると、上記維持
期間の繰返し周期ｔ１と、各々の走査パルスＣｎ（１≦
ｎ≦ｊ）のタイミングから消去パルスＥまでの時間であ
る１走査ライン当りの維持期間ｔ２とが示され、これら
各々の走査パルスＣｎすなわち維持期間ｔ２の開始タイ
ミングは設定された画素対応のデータクロック周期毎に
シフトしている。
【００１０】維持パルスＵ１，Ｕ２は、全走査ラインに
共通であるので、一般に複数走査ライン分をまとめて１
つの維持パルス発生回路により生成する。ＰＤＰが比較
的小規模であり、維持パルスＵ１，Ｕ２の負荷が小さい
場合以外は、通常、ＰＤＰの表示領域をいくつかに分割
して、それぞれの分割された領域毎にそれぞれ１つの維
持パルス発生回路を割当てる構成をとる。
共通であるので、一般に複数走査ライン分をまとめて１
つの維持パルス発生回路により生成する。ＰＤＰが比較
的小規模であり、維持パルスＵ１，Ｕ２の負荷が小さい
場合以外は、通常、ＰＤＰの表示領域をいくつかに分割
して、それぞれの分割された領域毎にそれぞれ１つの維
持パルス発生回路を割当てる構成をとる。
【００１１】ＰＤＰの表示領域を４分割してそれぞれの
領域対応の維持パルスＵ１Ａ〜Ｕ１Ｄを供給する維持パ
ルス駆動回路１４Ａ〜１４Ｄと、維持パルスＵ２Ａ〜Ｕ
２Ｄを供給する維持パルス駆動回路１５Ａ〜１５Ｄとを
備える基本的なＰＤＰ駆動回路の一例を示す図１０を参
照すると、この図に示す基本ＰＤＰ駆動回路は、維持パ
ルス駆動回路１４Ａ〜１４Ｄ，１５Ａ〜１５Ｄに加え
て、ＰＤＰ１０と、ＰＤＰ１０の奇数および偶数の走査
ラインにそれぞれ対応する各々のデータ電極にデータパ
ルスＤｉを印加するデータドライバ１１，１２と、デー
タクロックＣＫにより入力された表示データＤを奇数お
よび偶数の走査ライン対応に分割したデータＤＯ，ＤＥ
をそれぞれデータドライバ１１，１２に供給するデータ
分配器２２と、走査信号Ｃの供給に応答し維持パルスＵ
１，Ｕ２対応の維持信号Ｖ１，Ｖ２をそれぞれ発生し維
持パルス駆動回路１４Ａ〜１４Ｄ，１５Ａ〜１５Ｄにそ
れぞれ供給する維持信号発生器２３と、フイールド信号
Ｆと走査信号Ｃと消去信号Ｅと維持パルスＵ１Ａ〜Ｕ１
Ｄの供給を受け各々走査電極駆動パルスＳｉを発生・供
給する走査ドライバ３８とを備える。
領域対応の維持パルスＵ１Ａ〜Ｕ１Ｄを供給する維持パ
ルス駆動回路１４Ａ〜１４Ｄと、維持パルスＵ２Ａ〜Ｕ
２Ｄを供給する維持パルス駆動回路１５Ａ〜１５Ｄとを
備える基本的なＰＤＰ駆動回路の一例を示す図１０を参
照すると、この図に示す基本ＰＤＰ駆動回路は、維持パ
ルス駆動回路１４Ａ〜１４Ｄ，１５Ａ〜１５Ｄに加え
て、ＰＤＰ１０と、ＰＤＰ１０の奇数および偶数の走査
ラインにそれぞれ対応する各々のデータ電極にデータパ
ルスＤｉを印加するデータドライバ１１，１２と、デー
タクロックＣＫにより入力された表示データＤを奇数お
よび偶数の走査ライン対応に分割したデータＤＯ，ＤＥ
をそれぞれデータドライバ１１，１２に供給するデータ
分配器２２と、走査信号Ｃの供給に応答し維持パルスＵ
１，Ｕ２対応の維持信号Ｖ１，Ｖ２をそれぞれ発生し維
持パルス駆動回路１４Ａ〜１４Ｄ，１５Ａ〜１５Ｄにそ
れぞれ供給する維持信号発生器２３と、フイールド信号
Ｆと走査信号Ｃと消去信号Ｅと維持パルスＵ１Ａ〜Ｕ１
Ｄの供給を受け各々走査電極駆動パルスＳｉを発生・供
給する走査ドライバ３８とを備える。
【００１２】動作について説明すると、フイールド信号
Ｆにより走査の開始を設定し、走査信号Ｃのタイミング
毎にシーケンシャルに対応の走査電極を駆動する。表示
データＤはデータ分配器２２によりデータＤＯ，ＤＥに
分割され、データドライバ１１，１２にそれぞれ供給さ
れる。データドライバ１１，１２は各々分担する奇数お
よび偶数の走査ラインにそれぞれ対応のデータ電極にデ
ータパルスＤｉを印加する。維持パルス駆動回路１４Ａ
〜１４Ｄが供給する維持パルスＵ１Ａ〜Ｕ１Ｄは走査ド
ライバ３８内で走査パルスＣｎおよび消去パルスＥと合
成され走査電極パルスＳｎとして対応の走査電極に供給
される。
Ｆにより走査の開始を設定し、走査信号Ｃのタイミング
毎にシーケンシャルに対応の走査電極を駆動する。表示
データＤはデータ分配器２２によりデータＤＯ，ＤＥに
分割され、データドライバ１１，１２にそれぞれ供給さ
れる。データドライバ１１，１２は各々分担する奇数お
よび偶数の走査ラインにそれぞれ対応のデータ電極にデ
ータパルスＤｉを印加する。維持パルス駆動回路１４Ａ
〜１４Ｄが供給する維持パルスＵ１Ａ〜Ｕ１Ｄは走査ド
ライバ３８内で走査パルスＣｎおよび消去パルスＥと合
成され走査電極パルスＳｎとして対応の走査電極に供給
される。
【００１３】ここで、ＰＤＰの表示内容によりある領
域、例えば維持パルス駆動回路１４Ａ，１５Ａが分担す
る領域内の表示セルの点灯数が変化すると、維持パルス
駆動回路１４Ａ，１５Ａの出力インピーダンスにより維
持パルスＵ１Ａ，Ｕ２Ａの波形振幅が変化し、上記領域
の１表示セル当りの発光出力すなわち輝度が変化する。
すなわち、上記点灯数が少ない場合には上記輝度が大き
く上記点灯数が多い場合には上記輝度が小さくなる。
域、例えば維持パルス駆動回路１４Ａ，１５Ａが分担す
る領域内の表示セルの点灯数が変化すると、維持パルス
駆動回路１４Ａ，１５Ａの出力インピーダンスにより維
持パルスＵ１Ａ，Ｕ２Ａの波形振幅が変化し、上記領域
の１表示セル当りの発光出力すなわち輝度が変化する。
すなわち、上記点灯数が少ない場合には上記輝度が大き
く上記点灯数が多い場合には上記輝度が小さくなる。
【００１４】この表示セルの点灯数の変化に起因する輝
度変化を改善するため、表示データ数を計数し、その計
数値に応じてブランキング時間を調整する従来の輝度補
償方法が特開昭６１−９８３８９号公報に記載されてい
る。
度変化を改善するため、表示データ数を計数し、その計
数値に応じてブランキング時間を調整する従来の輝度補
償方法が特開昭６１−９８３８９号公報に記載されてい
る。
【００１５】図１１を参照すると、この従来の輝度補償
方法を含むＰＤＰ駆動回路は、ＰＤＰ１００と、表示デ
ータを記憶するＲＡＭ１０１と、ＲＡＭ１０１からのデ
ータを並直列変換する並直列変換回路１０２と、ＰＤＰ
のＸ側の電極を駆動するＸ側コントロールドライバ１０
３と、Ｙ側の電極を駆動するＹ側コントロールドライバ
１０４と、各タイミング信号を生成・供給するＰＤＰタ
イミングジェネレータ１０５と、クロックを生成・供給
するクロックジェネレータ１０６と、リフレッシュカウ
ンタ１０７と、全体の制御を行なうコントローラ１０８
と、表示データを計数する表示データカウンタ１０９と
を備える。
方法を含むＰＤＰ駆動回路は、ＰＤＰ１００と、表示デ
ータを記憶するＲＡＭ１０１と、ＲＡＭ１０１からのデ
ータを並直列変換する並直列変換回路１０２と、ＰＤＰ
のＸ側の電極を駆動するＸ側コントロールドライバ１０
３と、Ｙ側の電極を駆動するＹ側コントロールドライバ
１０４と、各タイミング信号を生成・供給するＰＤＰタ
イミングジェネレータ１０５と、クロックを生成・供給
するクロックジェネレータ１０６と、リフレッシュカウ
ンタ１０７と、全体の制御を行なうコントローラ１０８
と、表示データを計数する表示データカウンタ１０９と
を備える。
【００１６】ＰＤＰタイミングジェネレータ１０５から
のタイミング信号のタイムチャートを示す図１２を併せ
参照すると、このタイミング信号は各Ｙ電極Ｙ１〜Ｙｎ
に対応してｎ個だけ存在し、Ｙ側コントロールドライバ
１０４を介してＰＤＰ１００を駆動する。ＰＤＰの放電
期間すなわち表示期間は、上記タイミング信号のパルス
幅Ｔで決まり、残りの時間はブランキング時間ＢＬであ
る。表示データはＲＡＭ１０１に格納しておき、制御信
号によりＲＡＭ１０１から読出した上記各Ｙ電極１ライ
ン分の上記表示データの数を表示データカウンタ１０９
により計数し、その計数値すなわち表示セルの点灯数に
対応してブランキング時間ＢＬを増減するよう制御す
る。
のタイミング信号のタイムチャートを示す図１２を併せ
参照すると、このタイミング信号は各Ｙ電極Ｙ１〜Ｙｎ
に対応してｎ個だけ存在し、Ｙ側コントロールドライバ
１０４を介してＰＤＰ１００を駆動する。ＰＤＰの放電
期間すなわち表示期間は、上記タイミング信号のパルス
幅Ｔで決まり、残りの時間はブランキング時間ＢＬであ
る。表示データはＲＡＭ１０１に格納しておき、制御信
号によりＲＡＭ１０１から読出した上記各Ｙ電極１ライ
ン分の上記表示データの数を表示データカウンタ１０９
により計数し、その計数値すなわち表示セルの点灯数に
対応してブランキング時間ＢＬを増減するよう制御す
る。
【００１７】
【発明が解決しようとする課題】上述した従来の輝度補
償方法は、通常のＰＤＰ駆動回路のように、維持パルス
駆動回路を複数の走査ラインについて共通化した場合、
１つの走査ライン毎の表示データの計数値では上記維持
パルス駆動回路の負荷となる表示セルの点灯数すなわち
負荷点灯数とは一致しないという欠点がある。また、表
示領域全体を複数のブロックに分割し、各々の上記ブロ
ック対応の複数の維持パルス駆動回路を備えた一般的な
ＰＤＰ駆動回路では、表示パターンの内容により各々の
上記維持パルス駆動回路の上記負荷点灯数が相違するこ
とにより、各々の上記ブロック毎に輝度差が生じるとい
う欠点がある。さらに、各走査ラインの維持期間が異な
ると、任意の時点における各々の上記維持パルス駆動回
路の負荷点灯数が変動することにより、同一維持期間で
あっても時間的な輝度変動が生ずるという欠点がある。
償方法は、通常のＰＤＰ駆動回路のように、維持パルス
駆動回路を複数の走査ラインについて共通化した場合、
１つの走査ライン毎の表示データの計数値では上記維持
パルス駆動回路の負荷となる表示セルの点灯数すなわち
負荷点灯数とは一致しないという欠点がある。また、表
示領域全体を複数のブロックに分割し、各々の上記ブロ
ック対応の複数の維持パルス駆動回路を備えた一般的な
ＰＤＰ駆動回路では、表示パターンの内容により各々の
上記維持パルス駆動回路の上記負荷点灯数が相違するこ
とにより、各々の上記ブロック毎に輝度差が生じるとい
う欠点がある。さらに、各走査ラインの維持期間が異な
ると、任意の時点における各々の上記維持パルス駆動回
路の負荷点灯数が変動することにより、同一維持期間で
あっても時間的な輝度変動が生ずるという欠点がある。
【００１８】本発明の目的は、上記欠点を解決し、上記
輝度変動およびブロック間の輝度差を低減する輝度補償
方法を提供することにある。
輝度変動およびブロック間の輝度差を低減する輝度補償
方法を提供することにある。
【００１９】
【課題を解決するための手段】本発明の輝度補償方法
は、同一平面上に形成した表示セルの走査ライン対応の
第１の数の走査電極から成る走査電極群および前記表示
セルの放電維持用の前記第１の数の維持電極から成る維
持電極群と前記走査電極群および維持電極群と直交し表
示データの供給により駆動されるデータ表示用の複数の
数のデータ電極から成るデータ電極群とを備え、前記走
査電極群および前記維持電極群と前記データ電極群との
間の空間に希ガスを充填して成る交流放電メモリ型プラ
ズマディスプレイパネルを前記第１の数をＮ分割した第
２の数の前記走査電極または前記維持電極毎に一括して
共通に駆動する維持パルス供給用のＮ個の維持パルス駆
動回路を備える駆動回路の輝度補償方法において、前記
Ｎ個の維持パルス駆動回路の各々毎にこの維持パルス駆
動回路が駆動する予め定めた表示領域内の前記表示デー
タの数を計数し、前記表示データ数の計数値と予め設定
した基準データ数とを比較して消去パルスの発生タイミ
ングを制御することを特徴とするものである。
は、同一平面上に形成した表示セルの走査ライン対応の
第１の数の走査電極から成る走査電極群および前記表示
セルの放電維持用の前記第１の数の維持電極から成る維
持電極群と前記走査電極群および維持電極群と直交し表
示データの供給により駆動されるデータ表示用の複数の
数のデータ電極から成るデータ電極群とを備え、前記走
査電極群および前記維持電極群と前記データ電極群との
間の空間に希ガスを充填して成る交流放電メモリ型プラ
ズマディスプレイパネルを前記第１の数をＮ分割した第
２の数の前記走査電極または前記維持電極毎に一括して
共通に駆動する維持パルス供給用のＮ個の維持パルス駆
動回路を備える駆動回路の輝度補償方法において、前記
Ｎ個の維持パルス駆動回路の各々毎にこの維持パルス駆
動回路が駆動する予め定めた表示領域内の前記表示デー
タの数を計数し、前記表示データ数の計数値と予め設定
した基準データ数とを比較して消去パルスの発生タイミ
ングを制御することを特徴とするものである。
【００２０】本発明の輝度補償回路は、同一平面上に形
成した表示セルの走査ライン対応の第１の数の走査電極
から成る走査電極群および前記表示セルの放電維持用の
前記第１の数の維持電極から成る維持電極群と前記走査
電極群および維持電極群と直交し表示データの供給によ
り駆動されるデータ表示用の複数の数のデータ電極から
成るデータ電極群とを備え、前記走査電極群および前記
維持電極群と前記データ電極群との間の空間に希ガスを
充填して成る交流放電メモリ型プラズマディスプレイパ
ネルを前記第１の数をＮ分割した第２の数の前記走査電
極または前記維持電極毎に一括して共通に駆動する維持
パルス供給用のＮ個の維持パルス駆動回路とを備える駆
動回路の前記表示セルの放電数の変動に起因する輝度変
動を補償する輝度補償回路において、第１の区分信号と
前記表示データの供給を受けこの第１の区分信号により
リセットされ前記表示データの数を計数し表示データ計
数値を出力する第１のカウンタと、前記表示データ計数
値と予め設定された基準データと比較しこれら表示デー
タ計数値と基準データとの差分信号を出力する比較器
と、前記表示データを前記Ｎ個の各々の前記維持パルス
駆動回路が分担するＮ個の表示領域毎に区分するために
フイールド信号毎の前記走査ライン対応の走査信号を計
数して生成した第１，第２および第３の区分信号を供給
する第２のカウンタと、前記第２の区分信号の供給に応
答し前記差分信号を前記Ｎ個の表示領域対応にセレクト
したＮ個の領域差分信号を供給するセレクタと、消去信
号および前記第３の区分信号の供給に応答し前記Ｎ個の
表示領域対応のＮ個の領域消去信号を供給する分配器
と、前記Ｎ個の領域消去信号の各々および前記Ｎ個の領
域差分信号の各々の供給を受け前記Ｎ個の領域消去信号
の各々を前記領域差分信号の指定する時間分それぞれ遅
延するＮ個の遅延回路とを備えて構成されている。
成した表示セルの走査ライン対応の第１の数の走査電極
から成る走査電極群および前記表示セルの放電維持用の
前記第１の数の維持電極から成る維持電極群と前記走査
電極群および維持電極群と直交し表示データの供給によ
り駆動されるデータ表示用の複数の数のデータ電極から
成るデータ電極群とを備え、前記走査電極群および前記
維持電極群と前記データ電極群との間の空間に希ガスを
充填して成る交流放電メモリ型プラズマディスプレイパ
ネルを前記第１の数をＮ分割した第２の数の前記走査電
極または前記維持電極毎に一括して共通に駆動する維持
パルス供給用のＮ個の維持パルス駆動回路とを備える駆
動回路の前記表示セルの放電数の変動に起因する輝度変
動を補償する輝度補償回路において、第１の区分信号と
前記表示データの供給を受けこの第１の区分信号により
リセットされ前記表示データの数を計数し表示データ計
数値を出力する第１のカウンタと、前記表示データ計数
値と予め設定された基準データと比較しこれら表示デー
タ計数値と基準データとの差分信号を出力する比較器
と、前記表示データを前記Ｎ個の各々の前記維持パルス
駆動回路が分担するＮ個の表示領域毎に区分するために
フイールド信号毎の前記走査ライン対応の走査信号を計
数して生成した第１，第２および第３の区分信号を供給
する第２のカウンタと、前記第２の区分信号の供給に応
答し前記差分信号を前記Ｎ個の表示領域対応にセレクト
したＮ個の領域差分信号を供給するセレクタと、消去信
号および前記第３の区分信号の供給に応答し前記Ｎ個の
表示領域対応のＮ個の領域消去信号を供給する分配器
と、前記Ｎ個の領域消去信号の各々および前記Ｎ個の領
域差分信号の各々の供給を受け前記Ｎ個の領域消去信号
の各々を前記領域差分信号の指定する時間分それぞれ遅
延するＮ個の遅延回路とを備えて構成されている。
【００２１】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。本発明の輝度補償方法を実現する輝度補償
回路の第１の実施例の回路をブロックで示す図１を参照
すると、本実施例の輝度補償回路１８は、各々の維持パ
ルス駆動回路が分担する表示領域（ブロック）Ａ〜Ｄ毎
に供給される表示データＤの数を計数し計数値ＤＣを出
力するカウンタ１と、計数値ＤＣと予め設定された基準
データＲと比較しこれらデータＤＣ，Ｒの差分信号ＤＦ
を出力する比較器２と、表示データＤを上記ブロック毎
に区分するためにフイールド信号Ｆ毎の走査信号Ｃを計
数し信号ＣＣ，ＣＳ，ＣＥをそれぞれカウンタ１，セレ
クタ４，分配器５に供給するカウンタ３と、信号ＣＳの
供給に応答し差分信号ＤＦをブロックＡ〜Ｄ対応にセレ
クトした信号ＤＦＡ〜ＤＦＤを遅延回路６Ａ〜６Ｄのう
ちの１つに供給するセレクタ４と、消去信号Ｅおよび信
号ＣＥの供給に応答しブロックＡ〜Ｄ対応の信号ＥＵＡ
〜ＥＵＤを各々の遅延回路６Ａ〜６Ｄに分配・供給する
分配器５と、各々信号ＥＵＡ〜ＥＵＤおよび信号ＤＦＡ
〜ＤＦＤの供給を受け信号ＤＦＡ〜ＤＦＤの指定する時
間分信号ＥＵＡ〜ＥＵＤをそれぞれ遅延し消去信号ＥＡ
〜ＥＤをそれぞれ出力する遅延回路６Ａ〜６Ｄとを備え
る。
て説明する。本発明の輝度補償方法を実現する輝度補償
回路の第１の実施例の回路をブロックで示す図１を参照
すると、本実施例の輝度補償回路１８は、各々の維持パ
ルス駆動回路が分担する表示領域（ブロック）Ａ〜Ｄ毎
に供給される表示データＤの数を計数し計数値ＤＣを出
力するカウンタ１と、計数値ＤＣと予め設定された基準
データＲと比較しこれらデータＤＣ，Ｒの差分信号ＤＦ
を出力する比較器２と、表示データＤを上記ブロック毎
に区分するためにフイールド信号Ｆ毎の走査信号Ｃを計
数し信号ＣＣ，ＣＳ，ＣＥをそれぞれカウンタ１，セレ
クタ４，分配器５に供給するカウンタ３と、信号ＣＳの
供給に応答し差分信号ＤＦをブロックＡ〜Ｄ対応にセレ
クトした信号ＤＦＡ〜ＤＦＤを遅延回路６Ａ〜６Ｄのう
ちの１つに供給するセレクタ４と、消去信号Ｅおよび信
号ＣＥの供給に応答しブロックＡ〜Ｄ対応の信号ＥＵＡ
〜ＥＵＤを各々の遅延回路６Ａ〜６Ｄに分配・供給する
分配器５と、各々信号ＥＵＡ〜ＥＵＤおよび信号ＤＦＡ
〜ＤＦＤの供給を受け信号ＤＦＡ〜ＤＦＤの指定する時
間分信号ＥＵＡ〜ＥＵＤをそれぞれ遅延し消去信号ＥＡ
〜ＥＤをそれぞれ出力する遅延回路６Ａ〜６Ｄとを備え
る。
【００２２】本実施例の輝度補償回路１８を備えるＰＤ
Ｐ駆動回路の構成をブロックで示す図２を参照すると、
図１１に示す基本ＰＤＰ駆動回路と同様のＰＤＰ１０
と、データドライバ１１，１２と、ＰＤＰ１０の表示領
域を４分割してそれぞれの領域すなわちブロックＡ〜Ｄ
対応の維持パルスＵ１Ａ〜Ｕ１Ｄを供給する維持パルス
駆動回路１４Ａ〜１４Ｄ，１５Ａ〜１５Ｄと、データ分
配器２２と、維持信号発生器２３とに加えて、輝度補償
回路１８と、走査ドライバ３８の代りに、フイールド信
号Ｆと走査信号Ｃと輝度補償回路１８からの消去信号Ｅ
Ａ〜ＥＤと維持パルスＵ１Ａ〜Ｕ１Ｄの供給を受け各々
走査電極駆動パルスＳｉを発生・供給する走査ドライバ
１３とを備える。
Ｐ駆動回路の構成をブロックで示す図２を参照すると、
図１１に示す基本ＰＤＰ駆動回路と同様のＰＤＰ１０
と、データドライバ１１，１２と、ＰＤＰ１０の表示領
域を４分割してそれぞれの領域すなわちブロックＡ〜Ｄ
対応の維持パルスＵ１Ａ〜Ｕ１Ｄを供給する維持パルス
駆動回路１４Ａ〜１４Ｄ，１５Ａ〜１５Ｄと、データ分
配器２２と、維持信号発生器２３とに加えて、輝度補償
回路１８と、走査ドライバ３８の代りに、フイールド信
号Ｆと走査信号Ｃと輝度補償回路１８からの消去信号Ｅ
Ａ〜ＥＤと維持パルスＵ１Ａ〜Ｕ１Ｄの供給を受け各々
走査電極駆動パルスＳｉを発生・供給する走査ドライバ
１３とを備える。
【００２３】図１，図２および本実施例の駆動回路の駆
動タイムチャートを示す図３を参照し動作について説明
すると、カウンタ１は信号ＣＣの供給に応答してリセッ
トされ各々の維持パルス駆動回路１４Ａ〜１４Ｄ，１５
Ａ〜１５Ｄの分担ブロック毎に供給される表示データＤ
数を計数し計数値ＤＣを出力する。ここでは上述のよう
にＰＤＰ１０の表示領域をブロックＡ〜Ｄに４分割して
いるので、維持パルス駆動回路１４Ａ〜１４Ｄ，１５Ａ
〜１５Ｄの各対の分担ブロック対応の走査ライン数すな
わちブロックライン数は各々全走査ライン数の１／４で
ある。カウンタ３は走査信号Ｃを計数し上記ブロックラ
イン数毎に区分するブロック区分信号ＣＣをカウンタ１
に、信号ＣＳをセレクタ４に、信号ＣＥを分配器５にそ
れぞれ供給する。計数値ＤＣは比較器２でブロック毎の
標準的な点灯数である基準データ数Ｒと比較され、比較
結果が差分信号ＤＦとしてセレクタ４に供給される。セ
レクタ４は信号ＣＳに応答して差分信号ＤＦをセレクト
しブロックＡ〜Ｄ対応の出力信号ＤＦＡ〜ＤＦＤとして
対応の遅延回路６Ａ〜６Ｄに供給する。一方、分配器５
は信号ＣＥおよび消去信号Ｅの供給に応答して各々のブ
ロックＡ〜Ｄ対応の輝度補償がない場合の消去パルスの
開始タイミングを設定する消去信号ＥＵＡ〜ＥＵＤを生
成しそれぞれ対応の遅延回路６Ａ〜６Ｄに供給する。遅
延回路６Ａ〜６Ｄの各々はこれら対応の信号ＥＵＡ〜Ｅ
ＵＤおよび信号ＤＦＡ〜ＤＦＤの供給を受け、信号ＥＵ
Ａ〜ＥＵＤの各々に対し対応の信号ＤＦＡ〜ＤＦＤが各
々指定する遅延量だけ遅延した消去信号ＥＡ〜ＥＤをそ
れぞれ出力し、走査ドライバ１３に供給する。
動タイムチャートを示す図３を参照し動作について説明
すると、カウンタ１は信号ＣＣの供給に応答してリセッ
トされ各々の維持パルス駆動回路１４Ａ〜１４Ｄ，１５
Ａ〜１５Ｄの分担ブロック毎に供給される表示データＤ
数を計数し計数値ＤＣを出力する。ここでは上述のよう
にＰＤＰ１０の表示領域をブロックＡ〜Ｄに４分割して
いるので、維持パルス駆動回路１４Ａ〜１４Ｄ，１５Ａ
〜１５Ｄの各対の分担ブロック対応の走査ライン数すな
わちブロックライン数は各々全走査ライン数の１／４で
ある。カウンタ３は走査信号Ｃを計数し上記ブロックラ
イン数毎に区分するブロック区分信号ＣＣをカウンタ１
に、信号ＣＳをセレクタ４に、信号ＣＥを分配器５にそ
れぞれ供給する。計数値ＤＣは比較器２でブロック毎の
標準的な点灯数である基準データ数Ｒと比較され、比較
結果が差分信号ＤＦとしてセレクタ４に供給される。セ
レクタ４は信号ＣＳに応答して差分信号ＤＦをセレクト
しブロックＡ〜Ｄ対応の出力信号ＤＦＡ〜ＤＦＤとして
対応の遅延回路６Ａ〜６Ｄに供給する。一方、分配器５
は信号ＣＥおよび消去信号Ｅの供給に応答して各々のブ
ロックＡ〜Ｄ対応の輝度補償がない場合の消去パルスの
開始タイミングを設定する消去信号ＥＵＡ〜ＥＵＤを生
成しそれぞれ対応の遅延回路６Ａ〜６Ｄに供給する。遅
延回路６Ａ〜６Ｄの各々はこれら対応の信号ＥＵＡ〜Ｅ
ＵＤおよび信号ＤＦＡ〜ＤＦＤの供給を受け、信号ＥＵ
Ａ〜ＥＵＤの各々に対し対応の信号ＤＦＡ〜ＤＦＤが各
々指定する遅延量だけ遅延した消去信号ＥＡ〜ＥＤをそ
れぞれ出力し、走査ドライバ１３に供給する。
【００２４】図３を参照すると、図９に示す基本的なＰ
ＤＰ駆動回路のタイムチャートにおける上記維持期間の
繰返し周期ｔ１と、各々の走査パルスＣｎ（１≦ｎ≦
ｊ）のタイミングから消去パルスＥまでの時間である１
走査ライン当りの維持期間ｔ２とに加えて、各々ブロッ
クＡ〜Ｄに対応する維持パルスＵ１，Ｖ１の駆動範囲を
示す走査範囲ＤＡ〜ＤＤと、走査範囲ＤＡ〜ＤＤ対応の
維持パルスＵ１，Ｖ１の消去信号ＥＡ〜ＥＤに対応した
延長期間ｔＡ〜ｔＤとがそれぞれ示されている。これら
延長期間ｔＡ〜ｔＤに比例して輝度が増加する。これら
延長期間ｔＡ〜ｔＤは、ブロックＡ〜Ｄの各々毎に算出
されるため独立の値となる。したがって、これらブロッ
クＡ〜Ｄの各々毎に独立に輝度補償が行われることにな
る。
ＤＰ駆動回路のタイムチャートにおける上記維持期間の
繰返し周期ｔ１と、各々の走査パルスＣｎ（１≦ｎ≦
ｊ）のタイミングから消去パルスＥまでの時間である１
走査ライン当りの維持期間ｔ２とに加えて、各々ブロッ
クＡ〜Ｄに対応する維持パルスＵ１，Ｖ１の駆動範囲を
示す走査範囲ＤＡ〜ＤＤと、走査範囲ＤＡ〜ＤＤ対応の
維持パルスＵ１，Ｖ１の消去信号ＥＡ〜ＥＤに対応した
延長期間ｔＡ〜ｔＤとがそれぞれ示されている。これら
延長期間ｔＡ〜ｔＤに比例して輝度が増加する。これら
延長期間ｔＡ〜ｔＤは、ブロックＡ〜Ｄの各々毎に算出
されるため独立の値となる。したがって、これらブロッ
クＡ〜Ｄの各々毎に独立に輝度補償が行われることにな
る。
【００２５】次に、本発明の第２の実施例について説明
する。本発明の輝度補償方法を実現する輝度補償回路の
第２の実施例の回路をブロックで示す図４を参照する
と、本実施例の輝度補償回路１９は、アドレスを計数す
るカウンタ２４と、表示データを記憶するメモリ１５
と、表示データ数を計数するカウンタ２６と、カウンタ
２６の計数値を記憶するメモリ２７と、メモリ２７から
の上記計数値を１走査毎に加算し加算データを出力する
加算器２８と、消去パルスの基本タイミングマップデー
タを格納するメモリ２９と、消去遅延データを格納する
メモリ３０と、加算データに補償係数を乗じて消去遅延
演算を行う演算器３１と、消去タイミングの演算を行い
消去データＤＥを算出する演算器３２と、メモリ３４か
ら消去データＤＥを読出すためのリード信号を発生する
リードジェネレータ３３と、消去データＤＥを格納する
メモリ３４とを備える。
する。本発明の輝度補償方法を実現する輝度補償回路の
第２の実施例の回路をブロックで示す図４を参照する
と、本実施例の輝度補償回路１９は、アドレスを計数す
るカウンタ２４と、表示データを記憶するメモリ１５
と、表示データ数を計数するカウンタ２６と、カウンタ
２６の計数値を記憶するメモリ２７と、メモリ２７から
の上記計数値を１走査毎に加算し加算データを出力する
加算器２８と、消去パルスの基本タイミングマップデー
タを格納するメモリ２９と、消去遅延データを格納する
メモリ３０と、加算データに補償係数を乗じて消去遅延
演算を行う演算器３１と、消去タイミングの演算を行い
消去データＤＥを算出する演算器３２と、メモリ３４か
ら消去データＤＥを読出すためのリード信号を発生する
リードジェネレータ３３と、消去データＤＥを格納する
メモリ３４とを備える。
【００２６】本実施例の輝度補償回路１９を備えるＰＤ
Ｐ駆動回路の構成をブロックで示す図５を参照すると、
第１の実施例のＰＤＰ駆動回路と同様のＰＤＰ１０と、
データドライバ１１，１２と、維持パルス駆動回路１４
Ａ〜１４Ｄ，１５Ａ〜１５Ｄと、データ分配器２２と、
維持信号発生器２３とに加えて、輝度補償回路１８の代
りに輝度補償回路１９と、走査ドライバ１３の代りに維
持パルスＵ１Ａ〜Ｕ１Ｄと消去データクロックＥＫと消
去データＤＥの供給を受け消去データクロックＥＫによ
り消去データＤＥをシフトするシフトレジスタ３７と、
消去データラッチ信号ＥＲに応答してシフトレジスタ３
７から供給される消去データをラッチするデータラッチ
３６と、フイールド信号Ｆと走査信号Ｃとデータラッチ
３６からの消去データとの供給を受け各々走査電極駆動
パルスＳｉを発生・供給する走査ドライバ３５とを備え
る。
Ｐ駆動回路の構成をブロックで示す図５を参照すると、
第１の実施例のＰＤＰ駆動回路と同様のＰＤＰ１０と、
データドライバ１１，１２と、維持パルス駆動回路１４
Ａ〜１４Ｄ，１５Ａ〜１５Ｄと、データ分配器２２と、
維持信号発生器２３とに加えて、輝度補償回路１８の代
りに輝度補償回路１９と、走査ドライバ１３の代りに維
持パルスＵ１Ａ〜Ｕ１Ｄと消去データクロックＥＫと消
去データＤＥの供給を受け消去データクロックＥＫによ
り消去データＤＥをシフトするシフトレジスタ３７と、
消去データラッチ信号ＥＲに応答してシフトレジスタ３
７から供給される消去データをラッチするデータラッチ
３６と、フイールド信号Ｆと走査信号Ｃとデータラッチ
３６からの消去データとの供給を受け各々走査電極駆動
パルスＳｉを発生・供給する走査ドライバ３５とを備え
る。
【００２７】図４および図５を参照し動作について説明
すると、まず、後述の演算処理後に消去動作を開始する
ために、フイールド信号Ｆはカウンタ２４に格納・遅延
され遅延フイールド信号ＡＦを供給する。表示データＤ
はアドレスカウンタ２４から供給されるアドレスＡによ
りメモリ２５に格納・遅延され遅延表示データＡＤを供
給する。また、表示データＤはカウンタ２６により１走
査ライン毎に計数され計数値ＤＬがメモリ２７に格納さ
れる。加算器２８はブロックＡ〜Ｄの各々毎の１走査毎
に維持期間が重なる全ての走査ライン対応のメモリ２７
からの読出表示データ数ＤＬＲを加算する。加算器２８
の加算結果は上記読出表示データ数ＤＬＲの総和であり
負荷変動状態を示す。演算器３１は上記加算結果の供給
を受けこの加算結果が示す上記負荷変動状態に対応する
補償係数を乗算し、消去パルスの発生タイミングの遅延
量である消去遅延時間に変換し、メモリ３０に格納す
る。一方、メモリ２９には上記負荷変動の補償をしない
場合の走査ライン毎の消去パルスの発生タイミングすな
わち基本消去データである基本タイミングマップデータ
が格納されている。演算器３２は複数のレジスタを備
え、各々の走査毎にメモリ２９から選択対象の走査ライ
ン対応の上記基本消去データを読出し上記レジスタの１
つに一旦格納すると同時にメモリ３０から上記走査ライ
ンの上記消去遅延時間を読出し計数する。上記基本消去
データは上記消去遅延時間の計数中の期間上記レジスタ
に保持される。同様に次およびその以降の走査ライン対
応の上記基本消去データおよび上記消去遅延時間を読出
し上記基本消去データを上記レジスタの他のレジスタに
順次格納・保持するとともに上記消去遅延時間を計数す
る。走査タイミングに同期して全走査ライン対応の上記
計数値を消去データＤＥとしてメモリ３４のその時点の
アドレスに格納する。リードジェネレータ３３は、走査
タイミングに同期するよう消去データＤＥの読出を制御
すると同時に、消去データクロックＥＫと消去データラ
ッチ信号ＥＲとを供給する。
すると、まず、後述の演算処理後に消去動作を開始する
ために、フイールド信号Ｆはカウンタ２４に格納・遅延
され遅延フイールド信号ＡＦを供給する。表示データＤ
はアドレスカウンタ２４から供給されるアドレスＡによ
りメモリ２５に格納・遅延され遅延表示データＡＤを供
給する。また、表示データＤはカウンタ２６により１走
査ライン毎に計数され計数値ＤＬがメモリ２７に格納さ
れる。加算器２８はブロックＡ〜Ｄの各々毎の１走査毎
に維持期間が重なる全ての走査ライン対応のメモリ２７
からの読出表示データ数ＤＬＲを加算する。加算器２８
の加算結果は上記読出表示データ数ＤＬＲの総和であり
負荷変動状態を示す。演算器３１は上記加算結果の供給
を受けこの加算結果が示す上記負荷変動状態に対応する
補償係数を乗算し、消去パルスの発生タイミングの遅延
量である消去遅延時間に変換し、メモリ３０に格納す
る。一方、メモリ２９には上記負荷変動の補償をしない
場合の走査ライン毎の消去パルスの発生タイミングすな
わち基本消去データである基本タイミングマップデータ
が格納されている。演算器３２は複数のレジスタを備
え、各々の走査毎にメモリ２９から選択対象の走査ライ
ン対応の上記基本消去データを読出し上記レジスタの１
つに一旦格納すると同時にメモリ３０から上記走査ライ
ンの上記消去遅延時間を読出し計数する。上記基本消去
データは上記消去遅延時間の計数中の期間上記レジスタ
に保持される。同様に次およびその以降の走査ライン対
応の上記基本消去データおよび上記消去遅延時間を読出
し上記基本消去データを上記レジスタの他のレジスタに
順次格納・保持するとともに上記消去遅延時間を計数す
る。走査タイミングに同期して全走査ライン対応の上記
計数値を消去データＤＥとしてメモリ３４のその時点の
アドレスに格納する。リードジェネレータ３３は、走査
タイミングに同期するよう消去データＤＥの読出を制御
すると同時に、消去データクロックＥＫと消去データラ
ッチ信号ＥＲとを供給する。
【００２８】データドライバ１１，１２と維持パルス駆
動回路１４Ａ〜１４Ｄ，１５Ａ〜１５Ｄとデータ分配器
２２と維持信号発生器２３の動作は第１の実施例と同様
であり、説明が重複するので冗長とならないよう省略す
る。シフトレジスタ３７には、走査毎に読出された全走
査ライン対応の消去データＤＥが消去データクロックＥ
Ｋにより転送される。上記転送の間、データラッチ３６
には前の走査ラインの消去データＤＥが格納され、動作
選択がなされている。シフトレジスタ３７の全てのレジ
スタに次の走査ラインの消去データＤＥが格納される
と、走査信号Ｃに同期して消去データラッチ信号ＥＲを
データラッチ３６に供給し、データラッチ３６の保持デ
ータを入替える。この保持データは、遅延フイールド信
号ＡＦ，走査信号Ｃの供給を受けた走査ドライバ３５で
維持パルスＵ１Ａ〜Ｕ１Ｄと合成し走査電極駆動パルス
Ｓｉとして出力する。
動回路１４Ａ〜１４Ｄ，１５Ａ〜１５Ｄとデータ分配器
２２と維持信号発生器２３の動作は第１の実施例と同様
であり、説明が重複するので冗長とならないよう省略す
る。シフトレジスタ３７には、走査毎に読出された全走
査ライン対応の消去データＤＥが消去データクロックＥ
Ｋにより転送される。上記転送の間、データラッチ３６
には前の走査ラインの消去データＤＥが格納され、動作
選択がなされている。シフトレジスタ３７の全てのレジ
スタに次の走査ラインの消去データＤＥが格納される
と、走査信号Ｃに同期して消去データラッチ信号ＥＲを
データラッチ３６に供給し、データラッチ３６の保持デ
ータを入替える。この保持データは、遅延フイールド信
号ＡＦ，走査信号Ｃの供給を受けた走査ドライバ３５で
維持パルスＵ１Ａ〜Ｕ１Ｄと合成し走査電極駆動パルス
Ｓｉとして出力する。
【００２９】本実施例では上述の演算処理により、各々
の走査ライン毎に独立の輝度補償が可能となる。
の走査ライン毎に独立の輝度補償が可能となる。
【００３０】以上、ＰＤＰの２階調駆動を例として説明
したが、１フイールドを複数のサブフイールドに分割し
て、各々のサブフイールド毎に点灯数の重み付けをし、
多階調表示を行うことも本発明の主旨を逸脱しない限り
適用できることは勿論である。
したが、１フイールドを複数のサブフイールドに分割し
て、各々のサブフイールド毎に点灯数の重み付けをし、
多階調表示を行うことも本発明の主旨を逸脱しない限り
適用できることは勿論である。
【００３１】
【発明の効果】以上説明したように、本発明の輝度補償
方法および輝度補償回路は、複数の維持パルス駆動回路
の各々毎の駆動対象表示領域内の表示データの数を計数
し、この計数値と基準データ数とを比較して消去パルス
の発生タイミングを制御することにより、維持パルス駆
動回路を複数の走査ラインについて共通化した場合で
も、上記領域内の負荷点灯数に対応して輝度補償できる
ので輝度変動を低減できるという効果がある。また、表
示パターンの内容により各々の上記維持パルス駆動回路
の上記負荷点灯数が相違しても、各々の上記ブロック毎
の輝度差を低減でき、表示画面全体を均一な輝度で表示
できるという効果がある。
方法および輝度補償回路は、複数の維持パルス駆動回路
の各々毎の駆動対象表示領域内の表示データの数を計数
し、この計数値と基準データ数とを比較して消去パルス
の発生タイミングを制御することにより、維持パルス駆
動回路を複数の走査ラインについて共通化した場合で
も、上記領域内の負荷点灯数に対応して輝度補償できる
ので輝度変動を低減できるという効果がある。また、表
示パターンの内容により各々の上記維持パルス駆動回路
の上記負荷点灯数が相違しても、各々の上記ブロック毎
の輝度差を低減でき、表示画面全体を均一な輝度で表示
できるという効果がある。
【図１】本発明の輝度補償回路の第１の実施例を示すブ
ロック図である。
ロック図である。
【図２】本実施例の輝度補償回路を備えるＰＤＰ駆動回
路のブロック図である。
路のブロック図である。
【図３】本実施例における動作の一例を示すタイムチャ
ートである。
ートである。
【図４】本発明の輝度補償回路の第２の実施例を示すブ
ロック図である。
ロック図である。
【図５】本実施例の輝度補償回路を備えるＰＤＰ駆動回
路のブロック図である。
路のブロック図である。
【図６】ＡＣメモリ型ＰＤＰの１つの表示セルの構成を
示す断面図である。
示す断面図である。
【図７】ＡＣメモリ型ＰＤＰの電極配置を示す平面図で
ある。
ある。
【図８】ＡＣメモリ型ＰＤＰの駆動電圧波形の一例を示
すタイムチャートである。
すタイムチャートである。
【図９】ＡＣメモリ型ＰＤＰの２階調表示における走査
ラインの維持期間を示すタイムチャートである。
ラインの維持期間を示すタイムチャートである。
【図１０】ＡＣメモリ型ＰＤＰの駆動回路の一例を示す
ブロック図である。
ブロック図である。
【図１１】従来の輝度補償回路の一例を示すブロック図
である。
である。
【図１２】従来の輝度補償回路の駆動電圧波形の一例を
示すタイムチャートである。
示すタイムチャートである。
１，３，２４，２６ カウンタ ２ 比較器 ４ セレクタ ５ 分配器 ６Ａ〜６Ｄ 遅延回路 １０，１００ ＰＤＰ １１，１２ データドライバ １３，３５，３８ 走査ドライバ １４Ａ〜１４Ｄ，１５Ａ〜１５Ｄ 維持パルス駆動回
路 １８，１９ 輝度補償回路 ２２ データ分配器 ２３ 維持信号発生器 ２５，２７，２９，３０，３４ メモリ ２８ 加算器 ３１，３２ 演算器 ３６ データラッチ ３７ シフトレジスタ ３９，４０ 絶縁基板 ４１ 走査電極 ４２ 維持電極 ４３ データ電極 ４４ 放電ガス空間 ４５ 隔壁 ４６ 蛍光体 ４７，４９ 誘電体 ４８ 保護膜 ５０ 表示セル Ｓｃ１，Ｓｃ２，…，Ｓｃｊ 走査電極 Ｓｕ１，Ｓｕ２，…，Ｓｕｊ 維持電極 Ｄ１，Ｄ２，…，Ｄｋ データ電極 １０１ ＲＡＭ １０２ 直並列変換回路 １０３ Ｘ側コントローラドライバ １０４ Ｙ側コントローラドライバ １０５ ＰＤＰタイミングジェネレータ １０６ クロックジェネレータ １０７ リフレッシュカウンタ １０８ コントローラ １０９ 表示データカウンタ
路 １８，１９ 輝度補償回路 ２２ データ分配器 ２３ 維持信号発生器 ２５，２７，２９，３０，３４ メモリ ２８ 加算器 ３１，３２ 演算器 ３６ データラッチ ３７ シフトレジスタ ３９，４０ 絶縁基板 ４１ 走査電極 ４２ 維持電極 ４３ データ電極 ４４ 放電ガス空間 ４５ 隔壁 ４６ 蛍光体 ４７，４９ 誘電体 ４８ 保護膜 ５０ 表示セル Ｓｃ１，Ｓｃ２，…，Ｓｃｊ 走査電極 Ｓｕ１，Ｓｕ２，…，Ｓｕｊ 維持電極 Ｄ１，Ｄ２，…，Ｄｋ データ電極 １０１ ＲＡＭ １０２ 直並列変換回路 １０３ Ｘ側コントローラドライバ １０４ Ｙ側コントローラドライバ １０５ ＰＤＰタイミングジェネレータ １０６ クロックジェネレータ １０７ リフレッシュカウンタ １０８ コントローラ １０９ 表示データカウンタ
Claims (4)
- 【請求項１】 同一平面上に形成した表示セルの走査ラ
イン対応の第１の数の走査電極から成る走査電極群およ
び前記表示セルの放電維持用の前記第１の数の維持電極
から成る維持電極群と前記走査電極群および維持電極群
と直交し表示データの供給により駆動されるデータ表示
用の複数の数のデータ電極から成るデータ電極群とを備
え、前記走査電極群および前記維持電極群と前記データ
電極群との間の空間に希ガスを充填して成る交流放電メ
モリ型プラズマディスプレイパネルを前記第１の数をＮ
分割した第２の数の前記走査電極または前記維持電極毎
に一括して共通に駆動する維持パルス供給用のＮ個の維
持パルス駆動回路を備える駆動回路の輝度補償方法にお
いて、 前記Ｎ個の維持パルス駆動回路の各々毎にこの維持パル
ス駆動回路が駆動する予め定めた表示領域内の前記表示
データの数を計数し、 前記表示データ数の計数値と予め設定した基準データ数
とを比較して消去パルスの発生タイミングを制御するこ
とを特徴とする輝度補償方法。 - 【請求項２】 同一平面上に形成した表示セルの走査ラ
イン対応の第１の数の走査電極から成る走査電極群およ
び前記表示セルの放電維持用の前記第１の数の維持電極
から成る維持電極群と前記走査電極群および維持電極群
と直交し表示データの供給により駆動されるデータ表示
用の複数の数のデータ電極から成るデータ電極群とを備
え、前記走査電極群および前記維持電極群と前記データ
電極群との間の空間に希ガスを充填して成る交流放電メ
モリ型プラズマディスプレイパネルを前記第１の数をＮ
分割した第２の数の前記走査電極または前記維持電極毎
に一括して共通に駆動する維持パルス供給用のＮ個の維
持パルス駆動回路と各々の前記走査電極に対応する走査
用データを１時格納するレジスタを含む走査電極駆動回
路とを備える駆動回路の輝度補償方法において、 前記走査ライン毎の前記表示データの数を計数し、 前記走査ライン毎の前記放電維持の期間である維持期間
の重なりに対応した予め定めた係数を乗算して前記走査
ライン毎の消去パルス遅延時間を算出して消去パルスデ
ータを生成し、 走査周期毎に各々前記走査ライン対応の前記レジスタの
全部に前記消去パルスデータを転送することを特徴とす
る輝度補償方法。 - 【請求項３】 同一平面上に形成した表示セルの走査ラ
イン対応の第１の数の走査電極から成る走査電極群およ
び前記表示セルの放電維持用の前記第１の数の維持電極
から成る維持電極群と前記走査電極群および維持電極群
と直交し表示データの供給により駆動されるデータ表示
用の複数の数のデータ電極から成るデータ電極群とを備
え、前記走査電極群および前記維持電極群と前記データ
電極群との間の空間に希ガスを充填して成る交流放電メ
モリ型プラズマディスプレイパネルを前記第１の数をＮ
分割した第２の数の前記走査電極または前記維持電極毎
に一括して共通に駆動する維持パルス供給用のＮ個の維
持パルス駆動回路とを備える駆動回路の前記表示セルの
放電数の変動に起因する輝度変動を補償する輝度補償回
路において、 第１の区分信号と前記表示データの供給を受けこの第１
の区分信号によりリセットされ前記表示データの数を計
数し表示データ計数値を出力する第１のカウンタと、 前記表示データ計数値と予め設定された基準データと比
較しこれら表示データ計数値と基準データとの差分信号
を出力する比較器と、 前記表示データを前記Ｎ個の各々の前記維持パルス駆動
回路が分担するＮ個の表示領域毎に区分するためにフイ
ールド信号毎の前記走査ライン対応の走査信号を計数し
て生成した第１，第２および第３の区分信号を供給する
第２のカウンタと、 前記第２の区分信号の供給に応答し前記差分信号を前記
Ｎ個の表示領域対応にセレクトしたＮ個の領域差分信号
を供給するセレクタと、 前記放電を停止させるための消去信号および前記第３の
区分信号の供給に応答し前記Ｎ個の表示領域対応のＮ個
の領域消去信号を供給する分配器と、 前記Ｎ個の領域消去信号の各々および前記Ｎ個の領域差
分信号の各々の供給を受け前記Ｎ個の領域消去信号の各
々を前記領域差分信号の指定する時間分それぞれ遅延す
るＮ個の遅延回路とを備えることを特徴とする輝度補償
回路。 - 【請求項４】 同一平面上に形成した表示セルの走査ラ
イン対応の第１の数の走査電極から成る走査電極群およ
び前記表示セルの放電維持用の前記第１の数の維持電極
から成る維持電極群と前記走査電極群および維持電極群
と直交し表示データの供給により駆動されるデータ表示
用の複数の数のデータ電極から成るデータ電極群とを備
え、前記走査電極群および前記維持電極群と前記データ
電極群との間の空間に希ガスを充填して成る交流放電メ
モリ型プラズマディスプレイパネルを前記第１の数をＮ
分割した第２の数の前記走査電極または前記維持電極毎
に一括して共通に駆動する維持パルス供給用のＮ個の維
持パルス駆動回路と各々の前記走査電極に対応する走査
用データを格納するレジスタを含む走査電極駆動回路と
を備える駆動回路の輝度補償回路において、 フイールド信号を遅延する第１のカウンタと、 前記表示データを記憶する第１のメモリと、 前記表示データの数を計数し計数値を出力するする第２
のカウンタと、 前記計数値を記憶する第２のメモリと、 前記第２のメモリから読出した前記計数値を１走査毎に
加算し加算データを出力する加算器と、 前記放電を停止させるための消去パルスの基本タイミン
グマップデータを格納する第３のメモリと、 前記加算データに予め定めた輝度補償係数を乗じて消去
遅延演算を行い消去遅延データを算出する第１の演算器
と、 前記消去遅延データを格納する第４のメモリと、 前記基本タイミングマップデータおよび前記消去遅延デ
ータの供給を受け前記放電を停止させるタイミングであ
る消去タイミングの演算を行い消去データを算出する第
２の演算器と、 前記消去データを格納する第５のメモリと、 前記第５のメモリから前記消去データを読出すためのリ
ード信号を発生するリードジェネレータとを備えること
を特徴とする輝度補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5135510A JP3033392B2 (ja) | 1993-06-07 | 1993-06-07 | 輝度補償方法および輝度補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5135510A JP3033392B2 (ja) | 1993-06-07 | 1993-06-07 | 輝度補償方法および輝度補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06348227A true JPH06348227A (ja) | 1994-12-22 |
| JP3033392B2 JP3033392B2 (ja) | 2000-04-17 |
Family
ID=15153451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5135510A Expired - Fee Related JP3033392B2 (ja) | 1993-06-07 | 1993-06-07 | 輝度補償方法および輝度補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3033392B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0934396A (ja) * | 1995-07-14 | 1997-02-07 | Nec Corp | プラズマディスプレイ及びその駆動方法 |
| US6100859A (en) * | 1995-09-01 | 2000-08-08 | Fujitsu Limited | Panel display adjusting number of sustaining discharge pulses according to the quantity of display data |
| US6115011A (en) * | 1996-06-06 | 2000-09-05 | Hitachi, Ltd. | Plasma display device and driving method |
| KR20010077724A (ko) * | 2000-02-08 | 2001-08-20 | 김순택 | 플라즈마 표시패널의 구동방법 |
| US6313814B1 (en) * | 1998-09-30 | 2001-11-06 | Mitsubishi Denki Kabushiki Kaisha | Display control circuit for display panel |
| US6326938B1 (en) | 1998-03-26 | 2001-12-04 | Fujitsu Limited | Power consumption control in display unit |
| US6388678B1 (en) | 1997-12-10 | 2002-05-14 | Matsushita Electric Industrial Co., Ltd. | Plasma display panel drive pulse controller |
| US6426732B1 (en) | 1997-05-30 | 2002-07-30 | Nec Corporation | Method of energizing plasma display panel |
| US6473061B1 (en) | 1998-06-27 | 2002-10-29 | Lg Electronics Inc. | Plasma display panel drive method and apparatus |
| US6975313B2 (en) | 2001-12-12 | 2005-12-13 | Seiko Epson Corporation | Power supply circuit for display unit, method for controlling same, display unit, and electronic apparatus |
-
1993
- 1993-06-07 JP JP5135510A patent/JP3033392B2/ja not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0934396A (ja) * | 1995-07-14 | 1997-02-07 | Nec Corp | プラズマディスプレイ及びその駆動方法 |
| US6100859A (en) * | 1995-09-01 | 2000-08-08 | Fujitsu Limited | Panel display adjusting number of sustaining discharge pulses according to the quantity of display data |
| US6104362A (en) * | 1995-09-01 | 2000-08-15 | Fujitsu Limited | Panel display in which the number of sustaining discharge pulses is adjusted according to the quantity of display data, and a driving method for the panel display |
| KR100415431B1 (ko) * | 1995-09-01 | 2004-01-24 | 후지쯔 가부시끼가이샤 | 패널표시장치 및 표시패널의 구동방법 |
| US6115011A (en) * | 1996-06-06 | 2000-09-05 | Hitachi, Ltd. | Plasma display device and driving method |
| US6426732B1 (en) | 1997-05-30 | 2002-07-30 | Nec Corporation | Method of energizing plasma display panel |
| US6690388B2 (en) | 1997-12-10 | 2004-02-10 | Matsushita Electric Industrial Co., Ltd. | PDP display drive pulse controller |
| US6388678B1 (en) | 1997-12-10 | 2002-05-14 | Matsushita Electric Industrial Co., Ltd. | Plasma display panel drive pulse controller |
| US6326938B1 (en) | 1998-03-26 | 2001-12-04 | Fujitsu Limited | Power consumption control in display unit |
| US6473061B1 (en) | 1998-06-27 | 2002-10-29 | Lg Electronics Inc. | Plasma display panel drive method and apparatus |
| US6313814B1 (en) * | 1998-09-30 | 2001-11-06 | Mitsubishi Denki Kabushiki Kaisha | Display control circuit for display panel |
| KR20010077724A (ko) * | 2000-02-08 | 2001-08-20 | 김순택 | 플라즈마 표시패널의 구동방법 |
| US6975313B2 (en) | 2001-12-12 | 2005-12-13 | Seiko Epson Corporation | Power supply circuit for display unit, method for controlling same, display unit, and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3033392B2 (ja) | 2000-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100436452B1 (ko) | 표시데이터량에 따라 유지방전펄스 수를 조정하는 패널표시장치 및 그 구동방법 | |
| KR100331908B1 (ko) | Ａｃ 방전형 플라즈마 표시 패널 및 동 장치를 구동하는 방법 | |
| JP3511495B2 (ja) | Ａｃ型ｐｄｐの駆動方法および駆動装置 | |
| US6288692B1 (en) | Plasma display for high-contrast interlacing display and driving method therefor | |
| KR100329536B1 (ko) | 플라즈마 표시 장치 및 ｐｄｐ의 구동 방법 | |
| KR100314607B1 (ko) | Ｐｄｐ의 구동 방법 | |
| JP2004021181A (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR100337882B1 (ko) | 플라즈마 표시 패널의 구동방법 | |
| JP4158875B2 (ja) | Ａｃ型ｐｄｐの駆動方法および駆動装置 | |
| KR100503603B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
| JP3033392B2 (ja) | 輝度補償方法および輝度補償回路 | |
| JP4089759B2 (ja) | Ａｃ型ｐｄｐの駆動方法 | |
| JPH11316571A (ja) | Ａｃ形ｐｄｐの駆動方法 | |
| KR100443134B1 (ko) | Pdp의구동방법 | |
| JP2757795B2 (ja) | プラズマディスプレイの輝度補償方法及びプラズマディスプレイ装置 | |
| JP3638106B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JPH11265163A (ja) | Ａｃ型ｐｄｐの駆動方法 | |
| JP2002108278A (ja) | プラズマディスプレイ装置およびその駆動方法 | |
| JP3199111B2 (ja) | 交流放電型プラズマディスプレイパネル及びその駆動方法 | |
| KR19990031733A (ko) | 3전극 면방전 플라즈마 디스플레이 패널의 구동방법 및 그구동장치 | |
| KR100529955B1 (ko) | 3전극면방전플라즈마디스플레이패널의구동방법및그구동회로 | |
| JP2000172227A (ja) | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイパネル装置 | |
| KR100260943B1 (ko) | 4전극 플라즈마 디스플레이 장치와 그 구동방법 | |
| JP2000206927A (ja) | 面放電型プラズマディスプレイパネルの駆動方法 | |
| KR19990017530A (ko) | 교류 플라즈마 표시장치 및 그 패널 구동방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000118 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |