JP2771527B2 - 表示装置及び表示部駆動用回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プラズマディスプレイ
パネル（以下、ＰＤＰと称す）等の表示部を駆動する技
術に関する。

【０００２】

【従来の技術】従来、マトリクス表示パネルでは、マト
リクス状に配列された表示素子に接続された複数の電極
の各電極を駆動する駆動信号によって、個々の表示素子
の発光輝度もしくは透過率を制御し画像を表示するよう
にしている。駆動電極を駆動する駆動信号はパルス信号
であり、このパルスの幅、高さあるいは一定期間内のパ
ルス数を制御することにより輝度制御を行っている。

【０００３】このような駆動パルスで駆動する最も一般
的な方法として、電圧の異なる複数の電源出力をスイッ
チで切換えて駆動パルスを形成し、負荷すなわち駆動電
極を駆動する方法がある。

【０００４】また、特開昭５８−１１３９８６号公報に
記載されるごとく、駆動回路の出力と電極との間にイン
ダクタＬを挿入し、所望のパルス電圧より低い電源電圧
の駆動回路で表示パネルを駆動する方法や、特開昭６１
−１３２９９７号公報のごとく、パネル容量を用いて共
振用のタンク回路を構成し、容量性負荷駆動時の電気エ
ネルギー損失が少なくなるようにして表示パネルを駆動
する方法がある。

【０００５】

【発明が解決しようとする課題】表示パネルの駆動電極
には、表示素子の容量も含めた容量が形成され、パルス
印加により該容量部で充放電が行われる。パルス電圧を
Ｖ、充放電する該容量の容量値をＣとすると、充電に伴
って容量Ｃには（１／２）ＣＶ²の電気エネルギーが蓄
積され、放電によってこの電気エネルギーが放出され
る。

【０００６】電源電圧を切換えて駆動パルスを印加する
方法では、高電位側電源から低電位側電源へ１パルス毎
の充放電でＣＶ²の電気エネルギーが移動し、これが該
充放電の経路中の抵抗で消費される。この消費電力は、
印加パルス電圧が高いＥＬ（エレクトロルミネッセンス
パネル）やＰＤＰの場合は特に大きいし、さらに、表示
パネルの大形化によって画素数、駆動電極数が増える場
合は、一層増加する。

【０００７】この対策として、特開昭５８−１１３９８
６号公報に示すごとく各電極にインダクタＬを挿入して
駆動する方法がある。この公知例は、電極の容量Ｃ，イ
ンダクタＬ及び実効抵抗ＲによるＬＣＲ共振回路を構成
して所定パルス高の駆動パルスを印加するものである。
このＬＣＲ共振回路における損失はＲが小さい程少な
く、最適設計を行うことによってほとんど無視できる。

【０００８】このときの損失は電極の容量に蓄積される
電気エネルギーを高電位側から低電位側に流す時生ずる
損失であり、前記方法の場合よりも大幅に少なくなる。
しかし、特開昭５８−１１３９８６号公報の方法は各電
極毎にインダクタを電極に接近して設ける必要があり、
電極数が多くなると実用化が困難となる。

【０００９】特開昭６１−１３２９９７号公報に記載さ
れた公知例は、ＬＣのタンク回路を設け、電極の容量に
蓄積される電気エネルギーを回収する構成であり、電極
の容量の充放電に伴う無効な電力は、特開昭５８−１１
３９８６号公報記載の技術に比べ少なくなる。しかも、
表示パネル電極の多重駆動によって上記タンク回路は少
数の回路だけで済み、したがって必要なインダクタ数も
少数個で済む。

【００１０】しかし、タンク回路に接続する駆動電極本
数が表示内容と共に常時変化し、したがって電極の容量
Ｃが変化してタンク回路の共振周波数が変化する。すな
わち、駆動パルスの立上り、立下りが変化することにな
る。

【００１１】駆動パルスの立上り、立下りが画面内容に
よって変化する現象は好ましくない。特に大形化によっ
て駆動電極数が増えるにつれ、行電極，列電極に印加す
るパルスのタイミングに精度が要求される。パルス立上
り、立下りの変化によって最悪の場合には表示不能とな
る場合もありうる。

【００１２】本発明は、インダクタンスと表示部の電極
の静電容量を用いた共振を利用しパルスで該電極を駆動
する構成において、該共振による電力損失の低減化と併
せ、表示動作時、駆動される電極数の変化に対しても、
該パルスの立上り、立下り特性の変化を少なくできる駆
動技術の提供を目的とする。

【００１３】

【課題を解決するための手段】上記目的を達成するため
に、本発明では、可変インダクタンス部と、表示部の電
極の該可変インダクタンス部側への接続状態を切換える
切換部とを備え、表示動作時、該切換部による接続電極
数の変化に対応し、該表示部の容量を含み共振を形成す
る容量の容量値と上記可変インダクタンス部のインダク
タンス値との積がパルスの立上り仕様を満たす値となる
ように該インダクタンス値を制御する構成とした。

【００１４】

【作用】インダクタンスと表示部の電極の静電容量を用
いた共振を利用しパルスで該電極を駆動する構成におい
て、該共振による電力損失の低減化と併せ、表示動作
時、駆動される電極数の変化に対しても、該パルスの立
上り、立下り特性の変化を少なくすることができる。

【００１５】

【実施例】以下に、本発明の実施例を詳細に説明する 図１は、本発明の第１の実施例を説明するための、補助
陽極を有するメモリ型プラズマディスプレイパネル（Ｐ
ＤＰ）駆動回路のブロック図である。ブロック図は入力
端子１、同期制御回路２、Ａ／Ｄメモリ回路３、補助陽
極駆動信号制御回路４、陽極駆動制御信号発生回路５、
陰極駆動制御信号発生回路６、補助陽極ドライバ７、陰
極ドライバ８、メモリ型ＰＤＰ９，電力回収回路５０
０、スイッチ列１４で構成される。

【００１６】このうち、メモリ型ＰＤＰ９は陽極Ａ、陰
極Ｋ、補助陽極ＳＡを有する放電セルＰ₁₁〜Ｐ_nmが横方
向（水平方向）にｍ個、縦方向（垂直方向）にｎ個配列
した構造をもつ。これら横方向に並ぶ各放電セルＰ₁₁〜
Ｐ_1m ，Ｐ₂₁〜Ｐ_2m …，Ｐ_n1〜Ｐ_nm毎に陽極Ａは共通
に引出され、ｎ本の駆動用陽極端子（あるいは電極）Ａ
₁，Ａ₂…，Ａ_n ，に接続されている。

【００１７】陰極Ｋは共通に引出され、ｎ本の駆動用陰
極端子（あるいは電極）Ｋ₁，Ｋ₂…，Ｋ_n ，に接続され
ている。そして縦方向に並ぶ各放電セルＰ₁₁〜Ｐ_n1，Ｐ
_１２〜Ｐ_ｎ２，…，Ｐ_1m〜Ｐ_nm毎に補助陽極ＳＡは共通
に引出され、ｍ本の駆動用補助陽極端子（あるいは電
極）Ｓ₁，Ｓ₂…，Ｓ_m に接続されている。これら駆動用
電極端子Ａ₁〜Ａ_n ，Ｋ₁〜Ｋ_n ，Ｓ₁〜Ｓ_m にはそれぞ
れ陽極の容量Ｃ_A1〜Ｃ_An、陰極の容量Ｃ_K1〜Ｃ_Kn、補助
陽極の容量Ｃ_S1〜Ｃ_Smが付随している。

【００１８】さらに、回収回路５００は、コンデンサ１
０、スイッチ１１〜１３、可変インダクタ１５、電源端
子１００から成る。図１に示す本第１実施例は、メモリ
型ＰＤＰ９の駆動用陽極端子Ａ₁〜Ａ_n に回収回路を適
用した構成例である。

【００１９】図１に示すブロック図での回路動作は次の
通りである。入力端子１にビデオ信号が入力される。こ
の入力信号に基づき、各部の回路動作に必要な同期信号
が同期制御回路２で形成される。

【００２０】Ａ／Ｄメモリ回路３は入力信号をディジタ
ル信号に変換しメモリする。メモリされた入力画像信号
に基づき、補助陽極駆動に必要な信号（補助陽極パル
ス）を補助陽極駆動信号制御回路４で形成する。この補
助陽極パルスは補助陽極ドライバ７を介して補助陽極端
子Ｓ₁〜Ｓ_m に印加される。

【００２１】陰極駆動制御信号発生回路６では、同期制
御回路２からの信号に基づき、陰極駆動に必要な信号
（陰極パルス）が形成される。この陰極パルスは陰極ド
ライバ８を介して陰極端子Ｋ₁〜Ｋ_n に印加される。

【００２２】陽極駆動制御信号発生回路５では、同期制
御回路２からの信号に基づき陽極駆動に必要な信号（陽
極パルス）が形成される。この陽極パルスの情報に基づ
いて回収回路５００を構成する可変インダクタ１５の値
を制御すると共にスイッチ１１〜１３および１４の開閉
を制御し、陽極端子Ａ₁〜Ａ_n に駆動パルス（前記陽極
パルスと同等タイミング）を印加する。

【００２３】上記のように本第１実施例におけるメモリ
型ＰＤＰ９を駆動するには、補助陽極パルス、陰極パル
ス、陽極パルスの３種類の信号が必要である。これらの
タイミング関係を図２に示すタイミングチャートで説明
する。

【００２４】図２中、陰極パルスＫｐはメモリ型ＰＤＰ
９を垂直走査するためのものである。陰極端子Ｋ₁にパ
ルスκ₀を印加し、例えば１水平周期毎にこのパルスκ₀
を陰極端子にＫ₂，Ｋ₃，…に印加することにより、１サ
イクルの垂直走査（サブフィールド走査）を行う。図２
はさらに上記パルスκ₀による走査に加えてパルスκ₁，
κ₂，κ₃による垂直走査（サブフィールド走査）を行う
ことを示している。

【００２５】こうして通常のテレビの１フィールド分の
画面は、複数回の垂直走査による複数のサブフィールド
画面で構成される。なお、この陰極パルスの印加によっ
て、放電セルＰ₁₁〜Ｐ_nmの陰極−補助陽極間（Ｋ−ＳＡ
間）に補助放電が発生するが、メモリ型ＰＤＰ９の外部
からはこの補助放電を看視できない。

【００２６】補助陽極パルスＳｐはメモリ型ＰＤＰ９を
水平走査するためのものであり、上記陰極パルスＫｐの
タイミングに合わせて印加される。例えば、入力画像信
号を８ビットでＡ／Ｄ変換した情報がＡ／Ｄメモリ回路
３にメモリされているとする。上記陰極パルスＫｐのう
ちパルスκ₀による垂直走査にあわせ、Ａ／Ｄデータの
下位ビット情報に基づく補助陽極パルスＳｐを補助陽極
端子Ｓ₁〜Ｓ_m に印加する。こうして、画像信号の最下
位ビット情報に基づく第１サブフィールド画面を表示す
る。

【００２７】同様に陰極パルスκ₁，κ₂，κ₃，…κ₇の
それぞれの垂直走査に合わせ順次画像信号の次の上位ビ
ット情報に基づく補助陽極パルスＳｐを印加する。こう
して、各ビット毎の情報に基づく８枚のサブフィールド
画面が順次表示される。なお、この補助陽極パルスＳｐ
の印加によって、放電セルＰ₁₁〜Ｐ_nmの陰極−陽極間
（Ｋ−Ａ間）に前記補助放電から転移した主放電が発生
するが、この時の主放電は微弱な放電であるのでこの段
階での表示画面はほとんど見えない。

【００２８】陽極パルスＡｐは、上記補助放電の転移に
よって生じたＫ−Ａ間の主放電を維持するためのもので
あり、このパルスの印加個数によって放電セルの発光輝
度を決めることができる。すなわち、陰極パルスκ₀に
よる第１の垂直走査に合わせて陽極端子Ａ₁〜Ａ_n にａ₀
ずつの陽極パルスを印加する。こうして第１の垂直走査
時に選択される放電セルはａ₀回の発光を繰返す。

【００２９】同様にして第２，第３，…第８の垂直走査
に合わせてそれぞれａ₁，ａ₂，…ａ₇個の陽極パルスを
印加することにより、各サブフィールド表示時に選択さ
れる放電セルはそれぞれａ₁，ａ₂，…ａ₇回の発光を繰
返す。ここで例えばａ₀＝４，ａ₁＝８，ａ₂＝１６，…
ａ₇＝５１２とすれば、合計８回のサブフィールド表示
によって、ａ₀〜ａ₇の任意の組み合わせにより、放電セ
ルは合計０，４，８，１２，…１０２０回のいずれかの
発光を繰返し、２５６階調の画面表示を行うことができ
る。

【００３０】なお、陽極パルスＡｐの印加によるＫ−Ａ
間の主放電の方が補助放電の転移によるＫ−Ａ間の主放
電に比べて強く、したがって放電セルの発光輝度は印加
する陽極パルス数に応じて変化する。上記陰極パルス、
補助陽極パルス、陽極パルスの外に、図２（ｄ）にはス
イッチ１４のコントロールパルスを、また図２（ｅ）に
は回収回路５００の出力パルスを示す。

【００３１】図２（ｅ）に示された回収回路５００の出
力パルスは陽極パルスＡｐと繰返し周波数、パルス幅が
同じで例えば連続したパルスである。スイッチ１４−１
に印加されるパルスｑ₀，ｑ₁，ｑ₂，ｑ₃，…によってス
イッチが閉じる。この閉じるタイミングに応じて回収回
路５００の出力パルスがそれぞれａ₀，ａ₁，ａ₂，ａ₃，
…ずつ陽極端子Ａ₁に印加される。スイッチ１４−２，
１４−３，…には前のスイッチに印加するパルスより１
Ｈずつ遅れたパルスが印加される。

【００３２】このようにして、スイッチ１４−１〜１４
−ｎを介して陽極端子Ａ₁〜Ａ_n に、前述の陽極パルス
ａ₀〜ａ₇と全く同じパルスが印加される。なお、後述す
るように、スイッチ１４に印加するコントロールパルス
は図２に示す陽極パルスＡｐと同じような繰返し周波
数、パルス幅の信号以外であっても可能である。

【００３３】次に図１に示す回収回路５００の動作を、
図３に示す原理回路および図４に示す波形図で説明す
る。

【００３４】図３に示す回路は、コンデンサ１０、スイ
ッチ１１，１２，１３、インダクタ２０、電源端子１０
０がその主要構成要素である。図１と同じ構成要素には
同じ符号が付してある。さらに、実際の回路におけるス
イッチ，インダクタ等の実効抵抗、電極の容量がまとめ
て抵抗１０１Ｒ，コンデンサ１０１Ｃで示されている。

【００３５】端子１０２は図１に示す陽極端子Ａ₁〜Ａ
_n 、容量１０３は陽極の容量Ｃ_A1〜Ｃ_Anに相当する。ま
た、図３に示すインダクタ２０は図１に示す可変インダ
クタ１５のある時刻における値のインダクタを示す。な
お、回収回路は他の構成も考えられるが、本質的には容
量１０３とインダクタ２０との共振回路を形成してい
る。

【００３６】図３における回路動作を図４の波形図を併
用して説明する。時刻ｔ＝０の初期状態において、スイ
ッチ１１，１２がＯＦＦ、スイッチ１３がＯＮであり、
また電源端子１００の電圧Ｖｓに対してコンデンサ１０
の端子電圧はＶｓ／２となっている。スイッチ１３がＯ
Ｎなのでコンデンサ１０３は放電終了状態にあり、従っ
てその端子１０２の電圧Ｖｏは０である。コンデンサ１
０の容量は充分大きく、以下の動作において、その端子
電圧はＶｓ／２のままであるとする。

【００３７】時刻ｔ₁でスイッチ１３を開き、スイッチ
１１を閉じる。この瞬間、コンデンサ１０からインダク
タ２０を通ってコンデンサ１０３側に、共振による電流
Ｉ_Lが流れる。インダクタ２０の値をＬ₀、コンデンサ１
０１Ｃの容量値をＣ_f 、コンデンサ１０３の容量値をＣ
₀、抵抗１０１Ｒの値をＲとすると、Ｒが小さいとし
て、Ｖ₀，Ｉ_L は次のように表わされる Ｖ₀＝（Ｖｓ／２）〔１ 一｛（ａ／ω）ｓｉｎωｔ＋ｃｏｓωｔ｝・ｅｘｐ（−ａｔ）〕 ……（１） Ｉ_L ＝（Ｖｓ／Ｒ）・（ａ／ω）ｓｉｎωｔ・ｅｘｐ（−ａｔ）

【００３８】 ……（２） ここで、 ａ＝Ｒ／２Ｌ ω＝｛（１／ＬＣ）−ａ² ｝^1/2 Ｃ＝Ｃ_f ＋Ｃ₀ 但し（１／ＬＣ）＞ａ² ……（３） である。

【００３９】（１）式より、Ｖｏは図４のＡに示すよう
に、時刻ｔ₂＝π／２ωで Ｖｏ＝（Ｖｓ／２）｛１−（ａ／ω）・ｅｘｐ（−ａπ
／２ω）｝≒Ｖｓ／２ 時刻ｔ₃＝π／ωで 最大値Ｖｏ＝（Ｖｓ／２）｛１＋ｅｘｐ（−ａπ／
ω）｝＝Ｖｓ に達する。

【００４０】これに対し、Ｉ_L はＶｏよりπ／２ωだけ
進んだ波形Ｆとなり、時刻ｔ₁，ｔ₃でＩ_L ＝０ 時刻ｔ₂，で 最大Ｉ_L ＝Ｉ_A ＝（Ｖｓ／Ｒ）・（ａ／ω）・ｅｘｐ
（−ａπ／２ω） となる。

【００４１】時刻ｔ₃でスイッチ１１を開き、スイッチ
１２を閉じる。時刻ｔ₃において、コンデンサ１０３の
端子電圧ＶｏはほぼＶｓに達しており、スイッチ１２を
閉じることによって電源端子１００の電圧Ｖｓに固定さ
れる。

【００４２】こうして、図４に示すパルスの立上りが形
成される。このパルスの０〜１００％立上り時間ｔ
_r は、上式より、 ｔ_r ＝π／ω ＝π／｛１／（ＬＣ）−Ｒ² ／（４Ｌ² ）｝^1/2 ≒π（ＬＣ）^1/2 ……（４） と表わされる。

【００４３】但し、時刻ｔ₃ でスイッチ１２を閉じる瞬
間のＶｏは完全なＶｓではない。したがって閉じた瞬
間、コンデンサ１０３はＶｓまで充電されることにな
る。この充電は電源端子１００側から抵抗１０１Ｒを介
して行われるので、正確にはＣＲの過渡現象による立上
りが追加される。これを図４の丸印Ｄ（したがって丸印
Ｅも同じ）で示した。

【００４４】しかし、本実施例ではＲが充分小さいとし
て、丸印Ｄの部分は立上り時間に含めていない。実際
Ｃ，Ｒは大きくてもそれぞれ１００ｐＦ、５０Ω程度で
ありこのときのＣＲ時定数は ＣＲ＝５ｎｓ となり、ｔ_r ＝１μｓ程度のパルスに対して充分無視で
きる。

【００４５】必要な時間経過後、時刻ｔ₄ でスイッチ１
２を開き、スイッチ１１を閉じる。この時点でコンデン
サ１０の端子電圧はＶｓ／２であり、コンデンサ１０３
の端子電圧はＶｓであるので、スイッチ１１を閉じた瞬
間コンデンサ１０３側からコンデンサ１０側にＬＣＲ共
振回路の電流が流れる。

【００４６】以下、図４に示すパルスの立上りＡと同じ
ような経緯で電圧Ｖｏが図４中Ｃのように変化する。こ
の過程での電流Ｉ_L はパルス立上り時とは逆方向に流
れ、図４中Ｇのようになる。時刻ｔ₆ でＶｏが最低値に
達した瞬間スイッチ１１を開き、スイッチ１３を閉じ
る。

【００４７】こうして、図３に示す回路は１サイクル終
了して初期状態に戻り、１パルスが形成される。このパ
ルスの立下り時間ｔ_f はｔ_r と全く同じであり、ｔ_f ≒
π（ＬＣ）^1/2 となる。

【００４８】図３に示す回路が１サイクルの動作を行う
ことによって失う電力Ｐは、 （イ）時刻ｔ₁〜ｔ₃のＬＣＲ共振時Ａで、抵抗１０１Ｒ
を流れる電流Ｉ_L による損失Ｐ₁ （ロ）時刻ｔ₃でスイッチ１２を閉じることで生じるＣ
Ｒ過渡期Ｄに、抵抗１０１Ｒに流れる過渡電流による損
失Ｐ₂

【００４９】（ハ）時刻ｔ₄〜ｔ₆のＬＣＲ共振時Ｃで抵
抗１０１Ｒに流れる電流Ｉ_L による損失Ｐ₃ （ニ）時刻ｔ₆でスイッチ１３を閉じることで生じるＣ
Ｒ過渡期Ｅに、抵抗１０１Ｒに流れる過渡電流による損
失Ｐ₄ の合計である。これを計算で求めると

【００５０】

【数イ】

【００５１】さらに（３），（４）式を用いると、 Ｐ≒（ｔ_r ／４）・（Ｒ／Ｌ）ＣＶｓ² ……（５） となる。

【００５２】（５）式から、図３に示す回収回路の損失
は、電源電圧をスイッチで切換えてパルスを印加する方
法に比べて係数（ｔ_r ／４）・（Ｒ／Ｌ）を掛けた分小
さくなる。

【００５３】例えば、ｔ_r ＝１μｓ，Ｒ＝５０Ω，Ｃ＝
１００ｐＦとすると、必要なＬ≒（ｔ_r ／π）²／Ｃ≒
１ｍＨである。このとき、（ｔ_r ／４）・（Ｒ／Ｌ）≒
０．０１２５であり、図３に示す回収回路は１パルス毎
０．０１２５×ＣＶｓ²の損失で済み、ＣＶｓ²に比べ小
さいことが分る。

【００５４】図１に示す回収回路５００は、上記図３に
示す回収回路と同じ原理で動作する。但し図１では、ス
イッチ１４が設けられ、１つの回収回路５００で複数の
陽極端子Ａ₁〜Ａ_m に陽極パルスを印加する構成となっ
ている。各陽極端子Ａ₁〜Ａ_n には容量Ｃ_A1〜Ｃ_Anが付
随するので、スイッチ１４の開閉状態によって回収回路
５００の共振容量が変化する。

【００５５】個々の陽極端子Ａ₁〜Ａ_n の容量Ｃ_A1〜Ｃ
_Anはほぼ一定の値であり、これをＣ_A0とおく。したがっ
てｎ個スイッチ１４のうちγ個が閉じているとすると、
回収回路５００の共振容量Ｃ＝γＣ_A0 となる。簡単の
ため、以下の説明では図３に示す抵抗１０１Ｒ、容量１
０１Ｃに相当する素子については省略する。

【００５６】回収回路５００の共振容量Ｃが変化する
と、パルスの立上りｔ_r が（４）式に従って変化する。
これを避ける為、図１に示す実施例では回収回路５００
のインダクタ部分に可変インダクタ１５が用いられてい
る。可変インダクタ１５の構成方法としては様々の方法
がある。次にその例を説明する。

【００５７】図５には、ｊ個のスイッチ３１を切換え
て、各スイッチに接続したｊ個のインダクタ２１−１〜
２１−ｊを並列接続で合成する方法を示す。ここで、端
子１５−１，１５−２および１５−３はそれぞれ図１に
示すスイッチ１１、スイッチ１２，１３および陽極駆動
制御信号発生回路５に接続する端子である。

【００５８】インダクタ２１−１をＬ₀、２１−２をＬ₀
／２、…２１−ｊを（１／２^j-1 ）Ｌ₀とすると、スイ
ッチ３１の開閉によって合成できるインダクタンス値Ｌ
はＬ₀，Ｌ₀／２，…，Ｌ₀／（２^j-1 ），０である。共
振容量Ｃは０，Ｃ_A0，２Ｃ_A0，…ｒＣ_A0，…ｎＣ_A0と変
化するので、 ２^j-1 ≧ｎ ……（６） を満たす最小の整数ｊ個のインダクタを用いて、任意の
Ｃの変化に対してインダクタタンス値Ｌも可変でき、

【００５９】 ＣＬ＝Ｃ_A0Ｌ₀（＝定数） ……（７） となるようにできる。例えばｎ＝４８０とすると、ｊ＝
９個のインダクタを用いればよい。スイッチ３１は後述
のように、図１に示すスイッチ１４で回収回路側に閉じ
ているスイッチの個数を２進化したデータに基づいて開
閉が行われる。

【００６０】図６には、ｎ個のスイッチ３２を切換えて
各スイッチに接続したｎ個のインダクタ２２−１〜２２
−ｎを並列接続で合成する方法を示す。端子１５−１〜
１５−３は図５に示されているものと同じである。

【００６１】ｎ個のインダクタ２２は全て同じ値Ｌ₀で
あり、スイッチ３２の開閉によって合成できるインダク
タンス値Ｌは、Ｌ₀，Ｌ₀／２，…Ｌ₀／ｒ…Ｌ₀／ｎ，０
である。この変化は、共振容量Ｃの変化と１対１に対応
しており、 ＣＬ＝Ｃ_A0Ｌ₀ を容易に実現できる。スイッチ３２で閉じているスイッ
チ数を図１に示すスイッチ１４で回収回路５００側に閉
じているスイッチ数に一致させればよい。

【００６２】図７には、可飽和リアクトル２３と電流源
３５を用いてインダクタンス値を制御する例を示す。端
子１５−１〜１５−３は図５，図６に示されているもの
と同じである。

【００６３】端子１５−３には、図１に示すスイッチ１
４の開閉状態に基づく信号が陽極駆動制御信号発生回路
から印加される。この端子１５−３に印加される信号に
応じて電流源３５の電流値を変え、可飽和リアクトル２
３の１次側巻線２３−１に流れる電流を制御する。こう
して、可飽和リアクトル２３の磁芯の透磁率を変えるこ
とにより、２次側巻線２３−２のインダクタンス値を変
えることができる。

【００６４】例えば１次側巻線数Ｎ_C ，２次側巻線数Ｎ
_L ，磁芯の断面積Ａ，平均磁路長ｌ，透磁率μおよび１
次側巻線２３−１に流れる電流Ｉ_C を用いると、２次側
巻線２３−２のインダクタタンス値Ｌは Ｌ≒（Ｎ_L ² Ａμ）／ｌ ……（７−１） μ＝ｆ_B-H （Ｎ_C Ｉ_C ／ｌ） ……（７−２） で表わされる。

【００６５】但し、（７−２）式は透磁率μがＮ_C Ｉ_C
／ｌの関数ｆ_B-H で表わされることを示し、その形は磁
芯のＢ−Ｈ曲線（Ｂ：磁束密度，Ｈ：磁界）から求ま
る。磁界Ｈを大きくして行き磁束密度ＢがＢｏの値に飽
和し始めると、Ｂ＝μＨの関係から、μ≒Ｂｏ／Ｈとな
り、透磁率μは磁界Ｈ＝ＮｃＩｃ／ｌに反比例して小さ
くなる。

【００６６】すなわち、 Ｌ≒（Ｎ_L ² Ａ／ｌ）μ ≒（Ｎ_L ² ／Ｎ_C ）Ａ・（Ｂ₀ ／Ｉ_C ） ……（８） となり、２次巻線２３−２のインダクタンス値Ｌは電流
Ｉｃで制御可能となる。

【００６７】可飽和リアクトル３５で可変できるインダ
クタンス値Ｌの範囲は磁芯の性質に大きく依存する。し
たがって、駆動電極数が多く、共振容量Ｃの変化幅が大
きい場合には対応できない可能性もある。これは、回収
回路５００を複数個設け、１回収回路毎の駆動電極数を
少なくすれば解決できる。

【００６８】以上、可変インダクタ１５の構成例を示し
たが、次にこれら可変インダクタ１５を制御するための
陽極駆動制御信号発生回路５の構成について説明する。
図８は、図５に示された回路構成を有する可変インダク
タ１５を制御するための、陽極駆動制御信号発生回路５
の構成例である。

【００６９】図８に示す回路はＲＯＭ５１，ｎ−１個の
Ｄｅｌａｙ５２−１〜５２−ｎ−１からなる遅延回路５
２，エンコーダ５３，同期制御回路２からの信号を入力
する入力端子５−１，陽極パルスを出力する出力端子５
−２，可変インダクタ１５用の制御信号出力端子５−３
から構成される。

【００７０】陽極パルスの波形はＲＯＭ５１の中にメモ
リされており、入力端子５−１に印加される同期制御信
号に基づいて読出される。ＲＯＭ５１から出力される読
出信号をＢ₁とし、遅延回路５２で順次遅延されて得ら
れる信号をＢ₂，…Ｂ_n とする。

【００７１】これらＢ₁〜Ｂ_n の信号はそれぞれ陽極端
子Ａ₁〜Ａ_n に印加される信号と同じタイミングであ
り、出力端子５−２を経て図１に示された回収回路５０
０とスイッチ１４に制御信号として供給される。したが
って、所定の時間断面における信号Ｂ₁〜Ｂ_n における
“１”対応のパルス数をカウントすれば、その時間にお
けるスイッチ１４の開閉状態を知ることができる。

【００７２】図５に示す可変インダクタ用回路を制御す
るにはスイッチ１４で回収回路側に閉じているスイッチ
の個数（すなわちＢ₁〜Ｂ_n のパルス数）を２進化した
データを用いればよいので、図８では信号Ｂ₁〜Ｂ_n を
１０進→２進のエンコーダ５３でコード変換し端子５−
３から出力している。

【００７３】図９は、図６に示す回路構成の可変インダ
クタ１５用回路を制御するための、陽極駆動制御信号発
生回路５の構成例である。図９に示す回路構成は、図８
に示す回路構成からエンコーダ５３を取除いた構成であ
る。すなわち図６に示す可変インダクタ用回路を制御す
るには、図６に示すスイッチ３２で閉じているスイッチ
の個数を図１に示すスイッチ１４で回収回路側に閉じて
いるスイッチの個数（信号Ｂ₁〜Ｂ_n のパルス数）に合
わせればよい。図９に示す実施例はこのような構成とな
っており、信号Ｂ₁〜Ｂ_n が図６のスイッチ３２の制御
用としてそのまま端子５−３から出力されている。

【００７４】図１０は、図７に示す回路構成の可変イン
ダクタ１５を制御するための、陽極駆動制御信号発生回
路５の構成例である。図１０に示す回路構成は、図８に
示す回路構成においてエンコーダ５３をＤ／Ａ変換器５
４と置換えた構成である。

【００７５】すなわち、図７に示す可変インダクタ用回
路を制御するには、図１に示すスイッチ１４で回収回路
側に閉じているスイッチの個数をアナログ信号に変換
し、このアナログ信号で図７に示す可変電流源３５を制
御すればよい。図１０では信号Ｂ₁〜Ｂ_n のＤ／Ａ変換
信号を図７の可変電流源３５の制御用信号として端子５
−３から出力している。

【００７６】以上、図１に示す本発明の第１実施例にお
ける可変インダクタ１５およびそれを制御するための陽
極駆動制御信号発生回路５の構成例を説明した。他の構
成で可変インダクタ１５を制御することも可能であり、
このとき回収回路の共振容量Ｃの変化に対して可変イン
ダクタ１５の値Ｌを制御し、積ＣＬがパルスの立上り仕
様を満たすような値にすると以上の実施例で説明した効
果と同じ効果を得る。

【００７７】ここで、第１の実施例で用いたメモリ型Ｐ
ＤＰの特徴として、図１に示す構成は陽極端子Ａ₁〜Ａ
_n にパルスを印加しない時は陽極端子Ａ₁〜Ａ_n を一定
電位（図１では接地電位）につるという特別な構成とな
っている（他の陰極，補助陽極端子についても同様であ
る）。すなわち、図２に示すタイミングチャートの説明
の中にある通り、陰極パルスＫｐによって放電セルに発
生した補助放電が補助陽極パルスＳｐによって主放電に
転移するが、陽極端子Ａ₁〜Ａ_n が開放状態のままでは
この転移が生じない為である。

【００７８】一方、図３に示す回収回路において、出力
パルスがＬｏｗの期間はスイッチ１３を接地電位側に閉
じる必要がある。この２つの要請を満たす簡単な一例と
して、図１においては、回収回路５００用にスイッチ１
３を設け、さらにメモリ型ＰＤＰパネル９駆動用のスイ
ッチ１４が回収回路５００と接地側のいずれか一方に切
換わる構成となっている。しかし本実施例は上記のよう
な構成に限られるものではなく、他の構成も可能であ
る。

【００７９】図１１には図１に示す回収回路５００とス
イッチ１４に関する他の実施例が示されている。図１１
に示す回収回路５００´では図１に示す回収回路５００
のスイッチ１３が取除かれている。すなわちこの図１１
ではスイッチ１４が回収回路５００のスイッチ１３の役
割も兼ねて動作している。

【００８０】さらに、図１２は、図１における回収回路
５００のスイッチ１３と１４を各陽極端子Ａ₁〜Ａ_n 毎
に設けた実施例が記載されている。この場合、図１に示
すスイッチ１４に相当する部分はスイッチ１４´のよう
に単に開閉する構成でも充分である。勿論図１２は図１
１に示す構成からスイッチ１２を各陽極端子Ａ₁〜Ａ_n毎
に設けた構成と見做すこともできる。すなわち、図１２
に示すスイッチ１３−１〜１３−ｎは図１１に示すスイ
ッチ１４−１〜１４−ｎを接地側に短絡するのと同じ機
能を果たすからである。

【００８１】以上図１１及び図１２に示された実施例で
は、スイッチ１４あるいは１４´の制御タイミングが異
なる。図１３は図１１に示す構成でのスイッチ１４に印
加する信号Ｑのタイミングを示す。陽極端子Ａ₁〜Ａ_n
に陽極パルスＡｐを印加しない時はスイッチ１４が接地
電位に接続される。すなわち、スイッチ１４は陽極パル
スＡｐと同じタイミングでコントロールされる。従って
陽極パルスＡｐとスイッチ１４の制御信号Ｑとは同じ信
号である。

【００８２】図１４は図１２に示す構成でのスイッチ１
４´に印加する信号Ｑ´のタイミングを示す。陽極端子
Ａ₁〜Ａ_n に陽極パルスＡｐを印加しない時は図１２に
おけるスイッチ１３´−１〜１３´−ｎを閉じて接地電
位とする。したがってスイッチ１４´は少なくとも陽極
パルスＡｐが通る期間以上閉じていればよい。例えば陽
極端子Ａ₁〜Ａ_n に陽極パルスを２個だけ印加して休止
する場合、スイッチ１４´に印加する信号Ｑ´はこの陽
極パルス２個分をオーバーラップする、図１４に示すパ
ルスで充分である。

【００８３】勿論、図１２に示す回路でのスイッチ１４
´は図１３に示すタイミングで制御することも可能であ
る。なお、図１におけるスイッチ１４は図１３，図１４
いずれのタイミングでも制御可能である。

【００８４】図１に示す回路構成は、１つの電力回収回
路５００で複数の陽極端子Ａ₁〜Ａ_nを駆動する構成であ
る。しかし、本実施例は１つの電力回収回路５００を用
いる場合だけに限定されるものではない。

【００８５】図１５に、例えば２系統からなる回収回路
５０１で陽極端子Ａ₁〜Ａ_n を駆動する実施例を示す。
基本的には図１における回収回路５００を図１５におけ
る回収回路５０１に置換えるだけの違いである。

【００８６】図１５においては、２系統からなる回収回
路５０１を用いて２組に分けた陽極端子Ａ₁〜Ａ_l およ
びをＡ_l+1〜Ａ_n を駆動する。２つの可変インダクタ１
５ａと１５ｂはそれぞれ２組に分けた陽極電極Ａ₁〜Ａ
_l とＡ_l+1〜Ａ_n に印加する陽極パルスの情報に基づい
て制御される。回収回路５０１は２系統であるがコンデ
ンサ１０は共通とすることができる。

【００８７】２系統のパルスタイミングを全く同じよう
にとる場合にはスイッチ１１ａ，１１ｂも１つにするこ
とができる。図１に示す構成の方が簡単であるが、陽極
の容量Ｃ_A1〜Ｃ_Anの合計値が大き過ぎて１つの回収回路
だけで駆動できない場合や、陽極電極Ａ₁〜Ａ_nの本数が
多すぎて可変インダクタ１５の可変幅や制御が追付かな
い場合などには、回収回路を２系統に分ける図１５の構
成も有効である。さらに２系統以上の回収回路で分割し
て駆動する場合もあり得る。

【００８８】なお、本実施例では各陽極電極は別々に駆
動されることを前提としているが、例えば上下２分割パ
ネル等を駆動する場合には２つの電極を全く同時に駆動
することができる。すなわち、分割された上下パネルの
陽極電極は１つの回収回路で同時に駆動できる。このと
き例えばスイッチ１４の個数を半分とし、１つのスイッ
チ１４−ｉは２本の陽極電極に接続して同時に選択すれ
ばよい。

【００８９】以上は回収回路のインダクタを制御する場
合の実施例とその効果である。他の実施例として共振容
量を制御する構成としても同様の効果を得ることができ
る。

【００９０】図１６は、図１において回収回路５００を
回収回路５０２に置換えた構成である。その他の構成は
図１に示された実施例と全く同じである。回収回路５０
２は固定インダクタ２０を用いた図３に示す構成と似て
いるが、出力端に可変キャパシタ（あるいは容量，コン
デンサ）１６を負荷として接続している点が異なる。

【００９１】すなわち、スイッチ１４の開閉状態によっ
て回収回路５０２の負荷となる陽極の容量の合計値（Ｃ
_ATとする）が変化する。可変キャパシタ１６（容量値Ｃ
_ACとする）はこの電極の容量と並列に挿入されて、その
変化を補償し、電極の容量との合計値Ｃ＝Ｃ_AT＋Ｃ_AC＝
ｃｏｎｓｔ．とするためのものである。

【００９２】各陽極端子Ａ₁〜Ａ_n の容量Ｃ_A1〜Ｃ_Anは
等しくＣ_A0であるとすると、合計値Ｃ_ATは０≦Ｃ_AT≦ｎ
Ｃ_A0の範囲で変化する。従って可変キャパシタ１６の値
Ｃ_ACを少なくとも０≦Ｃ_AC≦ｎＣ_A0の範囲で可変できれ
ばＣ_AT＋Ｃ_AC＝ｎＣ_A0とすることができる。本実施例に
おいても図１に示された実施例と同様の効果が得られ
る。

【００９３】図１７に、可変キャパシタ１６の回路構成
例として、並列に設けられたｊ個のスイッチ２５−１〜
２５−ｊを切換えて、各スイッチと接地電位間に設けら
れたｊ個のキャパシタ２６−１〜２６−ｊを並列接続で
合成する実施例を示す。ここで、端子１６−１はスイッ
チ１２，１３に、１６−２はスイッチ１４に、１６−３
は陽極駆動制御信号発生回路５にそれぞれ接続される端
子である。

【００９４】キャパシタ２６−１の値をＣ_A0，キャパシ
タ２６−２の値を２Ｃ_A0，…キャパシタ２６−ｊの値を
２^j-1Ｃ_A0とすると、スイッチ２５の開閉によって合成
できるキャパシタンス値Ｃ_ACは０，Ｃ_A0，２Ｃ_A0，３Ｃ
_A0 …（２^j-1）Ｃ_A0である。

【００９５】陽極の容量の合成値Ｃ_ATも０，Ｃ_A0，２Ｃ
_A0…ｎＣ_A0と変化するので、 ２^j-1≧ｎ ……（９） を満たす最小の整数ｊ個のキャパシタが用いられること
によって、任意のＣ_ATの変化に対して回収回路５０２の
共振容量Ｃを、 Ｃ＝Ｃ_AT＋Ｃ_AC ＝ｎＣ_A0 ＝ｃｏｎｓｔ． ……（１０） とし、

【００９６】したがってインダクタ２０の値Ｌとの積
を、 ＣＬ＝ｎＣ_A0・Ｌ ＝ｃｏｎｓｔ． ……（１１） とすることができる。スイッチ２５の開閉は、図１６に
おけるスイッチ１４で接地側に閉じているスイッチの個
数を２進化したデータに基づいて行なわれる。

【００９７】図１８には、ｎ個のスイッチ２７−１〜２
７−ｎを切換えて各スイッチに接続したｎ個のキャパシ
タ２８−１〜２８−ｎを並列接続で合成する方法を示
す。端子１６−１〜１６−３は図１７の実施例のそれぞ
れの端子１６−１〜１６−３と同じである。

【００９８】ｎ個のキャパシタ２８は全て同じ値Ｃ_A0で
あり、スイッチ２８の開閉によって合成できるキャパシ
タンス値Ｃ_ACは０，Ｃ_A0，２Ｃ_A0，３Ｃ_A0…，ｎＣ_A0で
ある。この変化は陽極の容量の合計値Ｃ_ATの変化と１対
１に対応しており、任意の整数ｒ≦ｎについてＣ_AT＝ｒ
Ｃ_A0のときＣ_AC＝（ｎ−ｒ）Ｃ_A0に制御すれば、 Ｃ＝Ｃ_AT＋Ｃ_AC ＝ｎＣ_A0 ＝ｃｏｎｓｔ． ……（１２） を容易に実現できる。

【００９９】すなわち、スイッチ２７で閉じているスイ
ッチ数を、図１６におけるスイッチ１４で接地側に閉じ
ているスイッチ数に一致させればよい。これら図１７あ
るいは図１８に示す可変インダクタの制御を行なう為の
陽極駆動制御信号発生回路５はそれぞれ図８あるいは図
９に示された回路に類似した回路が用いられている。

【０１００】図１９は、図１７に示す回路を制御するた
めの陽極駆動制御信号発生回路５の構成例でありインバ
ータ５５−１〜５５−ｎを追加している以外は図８と同
じである。信号Ｂ₁〜Ｂ_n は陽極端子図１６に示された
Ａ₁〜Ａ_n に印加される信号と同じタイミングで印加さ
れ、信号Ｂ₁〜Ｂ_n がＬｏｗのとき図１６のスイッチ１
４が接地電位側に閉じている。

【０１０１】図１７に示す可変キャパシタ用回路を制御
するにはスイッチ１４で接地電位側に閉じているスイッ
チの個数（すなわち、反転Ｂ₁〜反転Ｂ_n のパルス数）
を２進化したデータを用いればよい。なお図では、例え
ば、反転Ｂ₁は、Ｂ₁の頭上にバーを付した記号で示して
ある。

【０１０２】図１９に示された回路では、反転Ｂ₁〜反
転Ｂ_n 信号をインバータ５５−１〜５５−ｎで反転して
得た後、１０進→２進のエンコーダ５３でコード変換し
端子５−３から出力している。図２０に示された回路
は、図１８に示す可変キャパシタ１５用回路を制御する
ための、陽極駆動制御信号発生回路５の構成例である。

【０１０３】図２０に示す回路は、図１９示す回路から
エンコーダ５３を取除いた構成を有する。図１８に示す
可変キャパシタ用回路を制御するには、図１６に示すス
イッチ１４のうち接地電位側に閉じているスイッチ数
（反転Ｂ₁〜反転Ｂ_n 信号のパルス数）に、スイッチ２
７の閉じているスイッチの個数を合わせればよい。図２
０に示された実施例では、信号Ｂ₁〜Ｂ_n をインバータ
５５−１〜５５−ｎで反転した後出力され、図１８のス
イッチ２７の制御用の信号として用いられる。

【０１０４】図２１は、図１６に示された回収回路５０
２から可変キャパシタ１６を除いた構成を有する回収回
路５０３が用いられた実施例である。図２１に示された
実施例は、さらに図１６中のスイッチ１４がスイッチ１
７およびキャパシタ１８−１〜１８−ｎで置換えられて
いる。その他の構成は図１６と全く同じである。

【０１０５】スイッチ１７はｎ個のスイッチ対１７−１
〜１７−ｎから成り立ち、各スイッチ対は、例えば１７
−１ａと１７−１ｂのように２つのスイッチで構成され
ている。例えば１７−１ａはスイッチ１４−１と同じ機
能を有し、陽極パルスを印加する時は回収回路５０３側
に閉じて陽極端子Ａ₁を回収回路に接続する。陽極パル
スを印加しない時はスイッチ１７−１ａは接地電位側に
閉じて陽極端子Ａ₁を一定電位にする。一方スイッチ１
７−１ｂは、一端が回収回路５０３に接続され、他端に
は一端が接地されたキャパシタ１８−１が接続されてい
る。

【０１０６】そして、スイッチ１７−１ａが回収回路５
０３側に閉じている時はこのスイッチ１７−１ｂを開
き、スイッチ１７−１ａが接地電位側に閉じている時は
このスイッチ１７−１ｂを閉じるように制御する。他の
スイッチ対１７−２〜１７−ｎについても同様である。

【０１０７】したがって、回収回路５０３側から見る
と、スイッチ１７が切換えられることによって陽極の容
量Ｃ_A1〜Ｃ_Anかあるいはキャパシタ１８−１〜１８−ｎ
のいずれかが常に接続されていることになる。陽極の容
量Ｃ_A1〜Ｃ_An、キャパシタ１８−１〜１８−ｎの容量値
を全て等しくＣ_A0とすると、回収回路５０３に接続され
ている容量の合成値Ｃは常に一定値Ｃ＝ｎＣ_A0となる。

【０１０８】したがって固定インダクタ２０の値Ｌとの
積は ＬＣ＝ｎＣ_A0Ｌ ＝ｃｏｎｓｔ． ……（１３） となり、スイッチ１７の開閉状態が変わっても回収回路
５０３の出力パルスの立上り、立下りは変化しない。

【０１０９】以上、図１〜図２１ではメモリ型ＰＤＰ９
の陽極端子Ａ₁〜Ａ_nを駆動する場合の本発明の実施例に
ついて説明した。次に補助陽極端子Ｓ₁〜Ｓ_mを駆動する
場合の本発明の実施例について説明する。図２２は、補
助陽極端子Ｓ₁〜Ｓ_mを駆動する場合における本発明の実
施例を示すブロック図である。

【０１１０】図２２に示されたブロック図は図１に示す
ブロック図と基本的には同じであるが、メモリ型ＰＤＰ
９の配置を９０度回転して記載している。陽極端子Ａ₁
〜Ａ_nは陽極ドライバ１９で駆動され、補助陽極端子Ｓ₁
〜Ｓ_mはｍ個のスイッチ２１４で切換えられて回収回路
５０４で駆動される構成となっている。その他の構成は
図１と同じである。

【０１１１】補助陽極端子Ｓ₁〜Ｓ_mには負のパルスを印
加する必要上、スイッチ２１４の構成は図１のスイッチ
１４と逆に配置されている。すなわち、補助陽極端子Ｓ
₁〜Ｓ_mに補助陽極パルスを印加しないときは、スイッチ
２１４は一定電位（図２２では接地電位）側に閉じる。

【０１１２】回収回路５０４も負のパルスを印加できる
構成となっている。すなわち、スイッチ２１２，２１３
は図１のスイッチ１２，１３と逆に配置され、負のパル
スの出力期間はスイッチ２１２を閉じて出力端子を負の
電源端子２００側に接続し、パルスを出力しない期間は
スイッチ２１２を開きスイッチ２１３を閉じて出力端子
を一定電位（図２２では接地電位）側に接続する。

【０１１３】スイッチ２１１はパルスの立上り、立下り
の期間のみ閉じるスイッチであり、図１のスイッチ１０
と同じ役割を果たす。コンデンサ２１０は図１のコンデ
ンサ１０と同じ働きを有するが、極性が逆に接続されて
いる。すなわち図２２のコンデンサ２１０はその接地さ
れている端子側が正電位の端子である。

【０１１４】図２２の回収回路５０４は、スイッチ２１
１〜２１３および可変インダクタ２１５が補助陽極駆動
信号制御回路４からの情報で制御される。可変インダク
タ２１５を図５〜図７と同じ構成とし、その制御も前述
の図５〜図７の説明に記載された陽極端子Ａ₁〜Ａ_nの駆
動と同じようして合成容量を一定に保ち、本発明の目的
を達成することができる。

【０１１５】図２３は図２２の可変インダクタ２１５が
図５に示された回路で構成された場合の可変インダクタ
２１５を制御するための補助陽極駆動信号制御回路４の
構成例を示す。図２３に示す回路は、図２２のＡ／Ｄメ
モリ回路３から入力される信号の入力端子４−１，シフ
トレジスタ４１，ラッチ回路４２，ラッチされた信号の
出力端子４−２，ラッチされた信号を１０進→２進に変
換するエンコーダ４３，エンコーダ４３での変換信号出
力端子４−３およびこれらを制御するための同期制御回
路２から入力される制御信号の入力端子４−１とで構成
される。

【０１１６】端子４−２から出力される信号Ｄ₁〜Ｄ_mは
図２２中スイッチ２１４（およびスイッチ２１１〜２１
３）の開閉を制御する制御信号である。この信号Ｄ₁〜
Ｄ_mのパルス数を１０進→２進のエンコーダ４３でコー
ド変換した信号を用いて前記スイッチを制御すれば、図
５と同じ構成の可変インダクタ２１５を制御できる。

【０１１７】図２４は、図２２中の可変インダクタ２１
５が図６に示された回路で構成されている場合に、可変
インダクタ２１５を制御するための補助陽極駆動信号制
御回路４の構成例である。

【０１１８】図２４に示す補助陽極駆動信号制御回路４
は、図２３に示す回路からエンコーダ４３を取除いた構
成を有する。すなわち、図６に示す回路構成を有する可
変インダクタ２１５回路が用いられた場合、図６中スイ
ッチ３２のうち閉じている個数と、図２２中スイッチ２
１４のうち回収回路５０４側に閉じている個数とが同一
となるように制御すればよい。

【０１１９】図２４に示された実施例では信号Ｄ₁〜Ｄ_m
をそのまま端子４−３から出力すればよい。図２５は、
可変インダクタ２１５が図７に示されている回路で構成
された場合の、可変インダクタ２１５を制御する補助陽
極駆動信号制御回路４の実施例である。

【０１２０】図２５に示す回路は、図２３に示す回路の
エンコーダ４３がＤ／Ａ変換器４４に置き換えられた構
成を有する。すなわち、可変インダクタ２１５が図７に
示されている回路で構成されている場合、図２５に示さ
れているように図７の可変電流源３５を、図２２のスイ
ッチ２１４で回収回路側に閉じているスイッチの個数を
示すデジタル信号を変換したアナログ信号で制御すれば
よい。

【０１２１】すなわち、、図２５では信号Ｄ₁〜Ｄ_mをＤ
／Ａ変換し端子４−３から出力している。端子４−３か
ら出力された信号が図７中端子１５−３から入力され、
２次巻線２３−２のインダクタンス値が変化する。この
ようにして可変インダクタ２１５のインダクタンス値が
制御され、共振時定数が一定に保たれる。

【０１２２】上記のごとく、補助陽極端子の駆動につい
ても陽極端子の駆動における実施例である図１〜図７と
同様の実施例が成立する。また、陽極端子の駆動におけ
る他の実施例図８〜図２１においても、陽極端子を補助
陽極端子に置換えて、それぞれの実施例を適用できる。
この場合図２２に示されているように、回収回路５０４
は補助陽極駆動信号制御回路４により制御される。

【０１２３】以上、メモリ型ＰＤＰの陽極端子、補助陽
極端子の駆動における本発明の実施例について説明し
た。陰極端子については、陰極端子に印加する陰極パル
スが同時刻に重ならないように駆動するのが原則であ
る。つまり回収回路を用いて全陰極端子を駆動した場合
でも複数の陰極端子は同時に駆動され、しかもその本数
が時間と共に変化するということは起こらない。

【０１２４】すなわち、回収回路の共振容量は原則とし
て変化しない。したがって、本発明の図１〜図２１に示
された回路による駆動回路にて、陰極端子を駆動するこ
とはできるが、回収回路のインダクタを制御する必要は
ない。勿論、回収回路の負荷の容量が変化する場合には
本発明を適用すればよい。

【０１２５】なお、本発明の実施例の効果は上記のよう
なメモリ型ＰＤＰの駆動に限られる訳ではない。他のマ
トリクス表示パネルであるＥＬＤ（Ｅｌｅｃｔｒｏ−Ｌ
ｕｍｉｎｅｓｃｅｎｃｅ−Ｄｉｓｐｌａｙ）パネルやＶ
ＦＤ（Ｖａｃｃｕｍ−Ｆｌｕｏｒｅｓｃｅｎｔ−Ｄｉｓ
ｐｌａｙ）パネル等あるいは本来のＤＣ型，ＡＣ型ＰＤ
Ｐの駆動時にも同様の効果がある。

【０１２６】図２６は、例えばＥＬＤやＡＣ型ＰＤＰの
ような容量負荷性パネル３０９を駆動する回路のブロッ
ク図である。パネル３０９は垂直ｎ個、水平ｍ個の画素
Ｅ_ijからなり、ｎ本の垂直走査電極Ｖ₁〜Ｖ_nとｍ本の水
平走査電極Ｈ₁〜Ｈ_mで駆動されるパネルである。例えば
水平走査電極Ｈ_iと垂直走査電極Ｖ_jとで画素Ｅ_ijが選択
される。

【０１２７】図２６に示された実施例は図２２における
補助陽極Ｓ₁〜Ｓ_mを水平走査電極Ｈ₁〜Ｈ_mに、および陰
極端子Ｋ₁〜Ｋ_nを垂直走査電極Ｖ₁〜Ｖ_nに置換え、この
垂直走査電極Ｖ₁〜Ｖ_nを垂直ドライバ３０８で駆動し、
水平走査電極をスイッチ３１４で切換えて回収回路５０
５で駆動する構成を有する。さらに垂直ドライバ３０８
に必要なパルスは垂直走査駆動制御信号発生回路３０６
で発生し、スイッチ３１４，回収回路５０５および回収
回路５０５のスイッチ３３１を制御する信号は水平走査
駆動信号制御回路３０４から得ている。

【０１２８】他のビデオ入力端子３０１，Ａ／Ｄメモリ
回路３０３，同期制御回路３０２は図１中に示されたそ
れぞれの回路と同一の機能を有する。また図２６のパネ
ル３０９において画素Ｅ₁₁〜Ｅ_nmの容量の方が走査電極
Ｖ₁〜Ｖ_n，Ｈ₁〜Ｈ_mの容量より大きく、図２６に示す実
施例ではパネル３０９の走査電極の容量を省いている。

【０１２９】図２６の回収回路５０５は、インダクタ３
２１−１〜３２１−ｊとスイッチ３３１からなる前記図
５の回路に相当する可変インダクタ回路を含む構成を有
する。スイッチ３１４は単に開閉するｍ個のスイッチ３
１４−１〜３１４−ｍからなる。

【０１３０】水平走査電極Ｈ₁〜Ｈ_mに印加する駆動パル
スをスイッチ３１４の開閉で行なう。この開閉のための
情報は水平走査駆動信号制御回路３０４から入力され
る。したがって、このスイッチ３１４の開閉で回収回路
５０５の共振容量が変化するが、上記水平走査駆動信号
制御回路３０４からの情報で回収回路５０５のスイッチ
３３１−１〜３３１−ｊを制御してインダクタンス３２
１−１〜３２１−ｊを合成すれば、回収回路５０５の出
力パルスの立上りあるいは立下りを揃えることができ
る。

【０１３１】図２６に示された実施例においても、スイ
ッチ３３１の開閉によりインダクタンスの合成値を制御
して、共振時定数を一定に保つことは、図１〜図２１の
実施例と全く同様であるので、説明は省略する。

【０１３２】以上、種々の実施例につき説明したが、こ
れらの実施例は、図３に示す回収回路５００の構成を基
本にしたものであった。すなわち、上記実施例では、例
えば図３中の１つの回収回路におけるコンデンサ１０，
スイッチ１１，インダクタ２０，スイッチ１２，１３を
回収回路５００の独立した構成要素として扱った。

【０１３３】しかし、インダクタ２０を可変インダクタ
１５に置換えた実施例、例えば図１中の回収回路５００
において、見かけ上スイッチ１１を取除いたような構成
も可能である。

【０１３４】図２７は、図１に示す回収回路５００の可
変インダクタ１５として、図５に示す回路を用いた場合
の構成例である。図２７の実施例は、コンデンサ１０，
ｊ個のスイッチ１１´−１〜１１´−ｊから成るスイッ
チ１１´，ｊ個のインダクタ２１´−１〜２１´−ｊか
ら成るインダクタ２１，スイッチ１２，１３，ｎ個のス
イッチ１４−１〜１４−ｎから成るスイッチ１４，出力
端子Ａ₁〜Ａ_nおよび電源端子１００で構成される。これ
らのうち，コンデンサ１０，スイッチ１２，１３，１
４，端子１００および端子Ａ₁〜Ａ_nは図１中に示されて
いるものと同じである。

【０１３５】図２７において、スイッチ１１を構成する
各スイッチ１１´−１〜１１´−ｊはインダクタ２１´
−１〜２１´−ｊとそれぞれ直列に接続されている。ス
イッチ１１´を構成する各スイッチ１１´−１〜１１´
−ｊを回収回路の出力パルスの立上り、立下りで開閉す
ることにより、図１のスイッチ１１および図５のスイッ
チ３１の両方の機能を兼ね備えた機能を有する。すなわ
ち、例えば、１１´−１と１１´−２を同時に閉じれ
ば、インダクタ２１´−１，２１´−２の並列合成イン
ダクタンスで共振する共振回路が形成される。

【０１３６】インダクタ２１−１〜２１−ｊの値をそれ
ぞれＬ₀，Ｌ₀／２，…Ｌ₀／２^j-1 ，とすれば、図２７
の構成での回収回路は図１の回収回路５００における可
変インダクタに図５の回路を適用した場合と全く同じ効
果が得られる。すなわち、スイッチ１４の開閉状態に合
わせてスイッチ１１´の開閉数を制御すればインダクタ
２１´と端子Ａ₁〜Ａ_nに付随する容量との共振時定数を
一定に保って、駆動パルスの立上り、立下り時間を所望
の値に揃えることができる。

【０１３７】したがって、図２７に示す回路構成は図１
に示す回収回路５００と本質的には同じものであり、共
振回路を構成するインダクタの値を制御するという本発
明の一実施例に過ぎないことがわかる。また、例えば図
３の回収回路５００を構成するスイッチ１１として別の
構成を用いることも可能である。

【０１３８】図２８の実施例は、図３におけるスイッチ
１１を別のスイッチ４１１で構成した例である。図２８
に示す実施例に示されたコンデンサ１０のインダクタ２
０，スイッチ１２，１３，端子１０２，負荷容量１０
３，電源端子１００は、図３中に示されたものと全く同
じであり、図３中のスイッチ１１を図２８中のスイッチ
４１１に替えただけである。但し、簡単化のために、図
２におけるＣＲ回路１０１を図２８では省略している。

【０１３９】スイッチ４１１はさらに、スイッチ４１１
−ａ，４１１−ｂおよびダイオート４１１−ｃ，４１１
−ｄで構成される。図２８の実施例では、駆動パルスの
立上りでスイッチ４１１−ａを閉じ、このときコンデン
サ１０からスイッチ４１１−ａ，ダイオート４１１−
ｃ，インダクタ２０，を通って電流がコンデンサ１０３
に流れ、共振回路が形成される。駆動パルスの立下りで
はスイッチ４１１−ｂを閉じ、このときコンデンサ１０
３からインダクタ２０，ダイオート４１１−ｄ，スイッ
チ４１１−ｂを通って電流がコンデンサ１０に流れ、共
振回路が形成される。

【０１４０】図２８ではスイッチ４１１を構成するスイ
ッチ４１１−ａ，４１１−ｂが駆動パルスの立上り、立
下りで交互に開閉するという違いがあるが、スイッチ４
１１は図１、図３のスイッチ１１と全く同じ機能を有し
ている。例えばスイッチ４１１−ａをｐ−ＭＯＳトラン
ジスタ，スイッチ４１１−ｂをｎ−ＭＯＳトランジスタ
で構成するような半導体回路では、特にスイッチ４１１
の構成の方が都合が良い場合もあり、この場合は図２８
に示されたようなスイッチ４１１の構成が用いられる。

【０１４１】図２８の実施例に示す通り、上記回収回路
５００のスイッチ１１に相当する部分をスイッチ４１１
に置換えても本発明の効果は同じである。１例として、
図２７におけるそれぞれのスイッチ１１´−１〜１１´
−ｊをスイッチ４１１で置換えたた実施例を図２９に示
す。

【０１４２】図２９には、簡単化のために、ｊ＝３とお
き、このときの最大ｎ＝７本の電極Ａ₁〜Ａ₇を駆動でき
る回収回路の構成を示した。図２９中、コンデンサ１
０，スイッチ１２，１３，スイッチ１４，端子Ａ₁〜
Ａ₇，電源端子１００は、それぞれ図２７中に示された
ものと同じであり、また図２９の３個のインダクタ４２
１−１〜４２１−３は、図２７におけるインダクタ２１
´−１〜２１´−３と同じである。

【０１４３】図２９では、図２７におけるスイッチ１１
´−１，１１´−２，１１´−３が、それぞれ４１１−
ａ１〜４１１−ｄ１，４１１−ａ２〜４１１−ｄ２，４
１１−ａ３〜４１１−ｄ３で構成されるスイッチで置換
えられている。

【０１４４】インダクタ４２１−１，４２１−２，４２
１−３の値をそれぞれＬ₀，Ｌ₀／２，Ｌ₀／４とする
と、駆動パルスの立上りにおけるスイッチ４１１−ａ
１，４１１−ａ２，４１１−ａ３の閉じ方、あるいは駆
動パルスの立下りにおけるスイッチ４１１−ｂ１，４１
１−ｂ２，４１１−ｂ３の閉じ方によって、Ｌ₀，Ｌ₀／
２，Ｌ₀／３，〜，Ｌ₀／７の値を合成できる。

【０１４５】すなわち、スイッチ１４のうち３個が回収
回路側に閉じている場合、駆動パルスの立上りではスイ
ッチ４１１−ａ１と４１１−ａ２を同時に閉じ、立下り
ではスイッチ４１１−ｂ１と４１１−ｂ２を同時に閉じ
るようにスイッチ４１１−ａ１，４１１−ａ２，４１１
−ａ３，４１１−ｂ１，４１１−ｂ２，４１１−ｂ３を
制御すればよい。他の場合も同様である。

【０１４６】したがって、図２９の実施例における本発
明の効果は図２７の実施例の場合と全く同じである。す
なわち、上記回収回路５００のスイッチ１１に相当する
部分を図２８のスイッチ４１１に置換えることも可能で
あり、この場合も本発明の効果は変わらない。

【０１４７】

【発明の効果】本発明によれば、インダクタンスと表示
部の電極の静電容量を用いた共振を利用しパルスで該電
極を駆動する構成において、該共振による電力損失の低
減化と併せ、表示動作時、駆動される電極数の変化に対
しても、該パルスの立上り、立下り特性の変化を少なく
できるという利点がある。

【図面の簡単な説明】

【図１】本発明の回収回路を１系統用いた第１の実施例
を示す駆動回路のブロック図である。

【図２】図１の動作を説明するための主要駆動信号タイ
ミングチャートである。

【図３】図１のブロック図で用いた回収回路の原理動作
を説明するための回路図である。

【図４】図３の回路を説明するための信号波形図であ
る。

【図５】図１の可変インダクタの第１構成例を示す回路
図である。

【図６】図１の可変インダクタの第２構成例を示す回路
図である。

【図７】図１の可変インダクタの第３構成例を示す回路
図である。

【図８】図６の回路を制御するための回路を示す回路図
である。

【図９】図７の回路を制御するための回路を示す回路図
である。

【図１０】図８の回路を制御するための回路を示す回路
図である。

【図１１】図１におけるスイッチと回収回路の他の構成
例を示す回路図である。

【図１２】図１におけるスイッチと回収回路の他の構成
例を示す回路図である。

【図１３】図１１の回路動作を説明するための印加信号
波形図である。

【図１４】図１２の回路動作を説明するための印加信号
波形図である。

【図１５】回収回路を２系統にした本発明の実施例を説
明する為の図１に相当するブロック図である。

【図１６】他の制御による回収回路を用いた実施例を示
す駆動回路のブロック図である。

【図１７】図１６に用いた回収回路における可変キャパ
シタの第１実施例を示す回路図である。

【図１８】図１６の可変キャパシタの第２実施例を示す
回路図である。

【図１９】図１７の回路を制御するための回路を示す回
路図である。

【図２０】図１８の回路を制御するための回路を示す回
路図である。

【図２１】回収回路に可変インダクタ、容量を含まない
場合の本発明の実施例を示す一部ブロック図である。

【図２２】プラズマディスプレイの他の駆動電極に本発
明の実施例を適用した場合の駆動回路のブロック図であ
る。

【図２３】図２２の可変インダクタを制御する回路を示
す回路図である。

【図２４】図２２の可変インダクタを制御する回路を示
す回路図である。

【図２５】図２２の可変インダクタを制御する回路を示
す回路図である。

【図２６】他のパネルを用いた場合の本発明の他の実施
例を示すブロック図である。

【図２７】可変インダクタを用いた回収回路の他の構成
例を示す回路図である。

【図２８】さらに他の回収回路の構成例を示す回路図で
ある。

【図２９】図２８の回収回路の具体例を示す回路図であ
る。

【符号の説明】

１…ビデオ入力端子 ２…同期制御回路 ３…Ａ／Ｄメモリ回路 ４…補助陽極駆動信号制御回路 ５…陽極駆動制御信号発生回路 ６…陰極駆動制御信号発生回路 ７…補助陽極ドライバ ８…陰極ドライバ １０…コンデンサ １１，１２，１３，１４，３１，３２，２５，２７，１
７，２１１，２１２，２１３，２１４，３１１，３１
２，３１３，３１４，１１´，４１１…スイッチ １５…可変インダクタ Ｃ_A1〜Ｃ_An…陽極の容量 Ｃ_S1〜Ｃ_Sm…補助陽極の容量 Ｃ_K1〜Ｃ_Kn…陰極の容量 Ａ₁〜Ａ_n…陽極端子 Ｓ₁〜Ｓ_m…補助陽極端子 Ｋ₁〜Ｋ_n…陰極端子 ２０，２１，２２，３２１，２１´，４２１…インダク
タ ２３…可飽和リアクトル ３５…電流源 ２６，２８，１８…コンデンサ ９…メモリ型ＰＤＰ ３０９…容量性マトリクス表示パネル ５２……遅延回路 ５３，４３…エンコーダ ５４，４４…Ｄ／Ａ変換器 ５５…インバータ ４１…シフトレジスタ ４２…ラッチ ３０８…垂直ドライバ ３０６…垂直走査駆動制御信号発生回路 ３０４…水平走査駆動信号制御回路 ３０１…ビデオ入力端子 ３０２…同期制御回路 ３０３…Ａ／Ｄメモリ回路 ４１１−ｃ，４１１−ｄ，４１１−ｃ₁，４１１−ｄ₁，
４１１−ｃ₂，４１１−ｄ₂，４１１−ｃ₃，４１１−
ｄ₃，…ダイオード

───────────────────────────────────────────────────── フロントページの続き (72)発明者 御子柴 茂生 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 織田 勇 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 鴻上 明彦 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 平２−66593（ＪＰ，Ａ) 特開 昭53−26696（ＪＰ，Ａ) 特開 昭61−132997（ＪＰ，Ａ) 特開 昭58−113986（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G09G 3/20,3/28,3/30

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 表示部の電極の静電容量を用いた共振を
   利用しパルスで該電極を駆動して表示を行う表示装置に
   おいて、 可変インダクタンス部と、上記電極と該可変インダクタ
   ンス部側との接続状態を切換える切換部と、を備え、 表示動作時、該切換部による接続電極数の変化に対応
   し、該表示部の容量を含み上記共振を形成する容量の容
   量値と上記可変インダクタンス部のインダクタンス値と
   の積が上記パルスの立上り仕様を満たす値となるように
   該インダクタンス値を制御する構成としたことを特徴と
   する表示装置。
2. 【請求項２】 表示部の電極の静電容量を用いた共振を
   利用しパルスで該電極を駆動する表示部駆動用回路にお
   いて、 可変インダクタンス部と、上記電極と該可変インダクタ
   ンス部側との接続状態を切換える切換部と、を備え、 表示動作時、該切換部による接続電極数の変化に対応
   し、該表示部の容量を含み上記共振を形成する容量の容
   量値と上記可変インダクタンス部のインダクタンス値と
   の積が上記パルスの立上り仕様を満たす値となるように
   該インダクタンス値を制御する構成としたことを特徴と
   する表示部駆動用回路。