KR100452690B1 - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR100452690B1
KR100452690B1 KR10-2001-0086559A KR20010086559A KR100452690B1 KR 100452690 B1 KR100452690 B1 KR 100452690B1 KR 20010086559 A KR20010086559 A KR 20010086559A KR 100452690 B1 KR100452690 B1 KR 100452690B1
Authority
KR
South Korea
Prior art keywords
address
voltage
voltage source
switches
inductor
Prior art date
Application number
KR10-2001-0086559A
Other languages
English (en)
Other versions
KR20030056355A (ko
Inventor
김태형
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0086559A priority Critical patent/KR100452690B1/ko
Publication of KR20030056355A publication Critical patent/KR20030056355A/ko
Application granted granted Critical
Publication of KR100452690B1 publication Critical patent/KR100452690B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 소비전력을 저감할 수 있도록 한 플라즈마 디스플레이 패널에 관한 것이다.
본 발명의 플라즈마 디스플레이 패널은 다수의 어드레스 전극과, 상기 다수의 어드레스 전극에 공급되는 어드레스 펄스의 전압값의 1/2 이상의 데이터 전압이 발생되는 데이터 전압원을 구비하는 것을 특징으로 한다.

Description

플라즈마 디스플레이 패널{PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널에 관한 것으로 특히, 소비전력을 저감할 수 있도록 한 플라즈마 디스플레이 패널에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판표시장치는 액정표시장치(Liquid Crystal Display : LCD), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 일렉트로 루미네센스(Electro-Luminescence : EL) 표시장치 등이 있다.
이중 PDP는 기체방전을 이용한 표시소자로서 대형패널의 제작이 용이하다는 장점이 있다. PDP로는 도 1에 도시된 바와 같이 3전극을 구비하고 교류전압에 의해 구동되는 3전극 교류 면방전형 PDP가 대표적이다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에형성되어진 제 1전극(12Y) 및 제 2전극(12Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다.
제 1전극(12Y)과 제 2전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전층(14)과 보호막(16)이 적층된다. 상부 유전층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전층(22) 및 격벽(24)이 형성되며, 하부 유전층(22)과 격벽(24) 표면에는 형광체(26)가 도포된다. 어드레스전극(20X)은 제 1전극(12Y) 및 제 2전극(12Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다.
형광체(26)는 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하판과 격벽 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.
이러한 3전극 교류 면방전형 PDP는 다수개의 서브필드로 분리되어 구동되고, 각 서브필드기간에는 비디오 데이터의 가중치에 비례시킨 횟수의 발광이 진행됨으로써 계조표시가 행해지게 된다. 서브필드는 다시 리셋 기간, 어드레스 기간, 서스테인 기간 및 소거기간으로 분할되어 구동된다.
여기서, 리셋기간은 방전셀에 균일한 벽전하를 형성하는 기간이고, 어드레스기간은 비디오데이터의 논리값에 따라 선택적인 어드레스방전이 발생하게 하는 기간이며, 서스테인 기간은 상기 어드레스방전이 발생된 방전셀에서 방전이 유지되게 하는 기간이다. 소거기간은 서스테인 기간에 발생된 서스테인 방전을 소거하는 기간이다.
이와 같이 구동되는 교류 면방전 PDP의 어드레스 방전 및 서스테인 방전에는 수백 볼트 이상의 고압이 필요하게 된다. 따라서, 어드레스 방전 및 서스테인 방전에 필요한 구동전력을 최소화하기 위하여 에너지 회수장치가 이용된다.
도 2는 종래의 어드레스 전극 쪽에 형성되는 에너지 회수장치를 나타내는 도면이다.
도 2를 참조하면, 종래의 에너지 회수장치(32)는 어드레스 구동부(30)와 소스 커패시터(Cs) 사이에 설치되는 인덕터(L)와, 소스 커패시터(Cs)와 인덕터(L) 사이에 병렬로 설치되는 제 1스위치(S1), 제 1다이오드(D1), 제 2다이오드(D2) 및 제 3스위치(S3)와, 인덕터(L)와 어드레스 구동부(30)의 사이에 병렬로 설치되는 제 2스위치(S2) 및 제 4스위치(S4)를 구비한다.
패널 커패시터(Cp)는 어드레스전극(X)과 제 1 및 제 2전극(Y,Z)간에 등가적으로 형성되는 커패시터 성분과, 어드레스전극(X)들간 등가적으로 형성되는 커패시터 성분을 나타낸다.
어드레스 구동부(30)는 패널 커패시터(Cp)와 에너지 회수장치(32) 사이에 설치된 다수의 제 5 및 제 6스위치(S5,S6)를 구비한다. 제 5 및 제 6스위치(S5,S6)는 어드레스 전극(X) 마다 설치된다. 이와 같은 제 5 및 제 6스위치(S5,S6)는 데이터의 공급 유/무에 따라 턴-온 또는 턴-오프 된다.
에너지 회수장치(32)의 제 2스위치(S2)는 데이터 전압원(Vd)에 접속되고, 제 4 스위치(S4)는 기저전압원(GND)에 접속된다. 소스 커패시터(Cs)는 어드레스 방전시 패널 커패시터(Cp)에 충전된 전압을 회수하여 충전함과 아울러 충전된 전압을 패널 커패시터(Cp)에 재공급한다.
소스 커패시터(Cs)는 데이터 전압원(Vd)의 절반값에 해당하는 Vd/2의 전압을 충전할 수 있도록 소정 이상의 용량값을 가진다. 일반적으로 종래의 인덕터는 5uH의 용량을 갖는다. 이때, 데이터 전압원(Vd)의 전압은 60 내지 70V 사이에서 결정된다. 인덕터(L)는 패널 커패시터(Cp)와 함께 공진회로를 형성한다. 제 1 및 제 2다이오드(D1,D2)는 역전류를 방지하기 위하여 이용된다.
도 3은 도 2에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터의 출력파형을 나타내는 타이밍도 및 파형도이다.
도 2 및 도 3을 결부하여 전력 회수장치(32)의 동작과정을 설명하기로 한다. 먼저, T1 기간 이전에 패널 커패시터(Cp)에 충전된 전압은 0 볼트라고 가정한다. 또한 소스 커패시터(Cs)에는 Vd/2의 전압이 충전되어 있다고 가정한다.
T1 기간에는 제 1스위치(S1)가 턴-온된다. T1 기간에 제 5스위치들(S5)은 데이터가 있는 경우에 턴-온되고, 데이터가 없는 경우에 턴-오프된다. 제 1 및 제 5 스위치(S1,S5)가 턴-온되면 소스 커패시터(Cs)로부터 제 1 스위치(S1), 인덕터(L), 제 5 스위치(S5) 및 패널 커패시터(Cp)로 이어지는 전류 패스가 형성된다.
이때, 인덕터(L)와 패널 커패시터(Cp)는 직렬 공진회로를 형성한다. 소스 커패시터(Cs)에 Vd/2의 전압이 충전되었기 때문에, 직렬 공진회로에서 인덕터(L)의 전류 충/방전에 의해 패널 커패시터(Cp)의 전압은 소스 커패시터(Cs) 전압의 두배인 어드레스 전압(Vd)까지 상승하게 된다.
T2 기간에는 제 2스위치(S2)가 턴-온된다. 제 2스위치(S2)가 턴-온되면 어드레스 전압(Vd)이 어드레스전극(X)에 공급된다. 어드레스전극(X)에 공급되는 어드레스 전압(Vd)은 패널 커패시터(Cp)의 전압이 어드레스 전압(Vd) 이하로 떨어지는 것을 방지하여 어드레스 방전이 정상적으로 일어나도록 한다.
T3 기간에는 제 1스위치(S1)가 턴-오프된다. 따라서, 어드레스전극(X)은 어드레스 전압(Vd)을 T3기간동안 유지하게 된다.
T4 기간에는 제 2 스위치(S2)가 턴-오프됨과 아울러 제 3 스위치(S3)가 턴-온된다. 제 3 스위치(S3)가 턴-온되면 패널 커패시터(Cp)로부터 제 5 스위치(S5), 인덕터(L) 및 제 3 스위치(S3)를 통해 소스 커패시터(Cs)로 이어지는 전류 패스가 형성되어 패널 커패시터(Cp)에 충전된 전압이 소스 커패시터(Cs)로 회수된다. 패널 커패시터(Cp)가 방전되면서 패널 커패시터(Cp)의 전압이 하강하게 되고, 이와 동시에 소스 커패시터(Cs)에는 Vd/2의 전압이 충전된다.
T5 기간에는 제 3 및 제 5 스위치(S3,S5)가 턴-오프됨과 아울러 제 4 및 제 6 스위치(S4,S6)가 턴-온된다. 제 4 및 제 6 스위치(S4,S6)가 턴-온되면 기저전압원(GND)과 패널 커패시터(Cp)간에 전류패스가 형성되어 패널 커패시터(Cp)의 전압을 0 볼트로 하강시킨다.
다음 어드레스 기간에 데이터 펄스가 공급된다면 T1 내지 T5의 동작과정을 반복한다. 실제 어드레스 전극라인들(X)에 공급되는 데이터 펄스는 T1 내지 T5 기간동안의 동작과정이 주기적으로 반복되면서 얻어지게 된다.
하지만, 이와 같은 종래의 에너지 회수장치(32)는 에너지를 회수하기 위하여 다수의 스위치들을 포함하게 된다. 이와 같은 스위치들은 소정의 스위칭동작을 하게 되고, 이와 같은 스위칭동작에 의하여 많은 소비전력이 낭비되게 된다.
또한, 종래의 데이터 전압원(Vd)은 60 내지 70V 정도로 설정되기 때문에 많은 소비전력이 낭비되게 된다. 아울러, 소스 커패시터(Cs)는 Vd/2의 전압이 충전되기 때문에 소정 이상의 크기로 설치되고, 이에 따라 많은 공간이 낭비되게 된다.
따라서, 본 발명의 목적은 소비전력을 저감할 수 있도록 한 플라즈마 디스플레이 패널을 제공하는데 있다.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.
도 2는 어드레스 구동부의 앞단에 설치된 종래의 에너지 회수장치를 나타내는 회로도.
도 3은 도 2에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터의 출력파형을 나타내는 타이밍도 및 파형도.
도 4는 본 발명의 실시예에 의해 어드레스 구동부의 앞단에 설치된 전력 공급장치를 나타내는 회로도.
도 5는 도 4에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터의 출력파형을 나타내는 타이밍도 및 파형도.
도 6은 도 4에 도시된 인덕터 크기 및/또는 데이터 전압원의 전압값을 높게 설정하였을 때 나타나는 출력파형.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 상부기판 12Y : 제 1전극
12Z : 제 2전극 14,22 : 유전체층
16 : 보호막 18 : 하부기판
20X : 어드레스전극 24 : 격벽
26 : 형광체층 30,40 : 어드레스 구동부
32 : 에너지 회수장치 42 : 전력 공급장치
상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널은 다수의 어드레스 전극과, 상기 다수의 어드레스 전극에 공급되는 어드레스 펄스의 전압값의 1/2 이상의 데이터 전압이 발생되는 데이터 전압원을 구비하는 것을 특징으로 한다.
상기 데이터전압원과 기저전압원의 사이에 설치되는 제 1 및 제 2스위치와, 제 1 및 제 2스위치의 공통부와 어드레스 전극 사이에 설치되는 인덕터를 구비한다.
상기 인덕터와 다수의 어드레스 전극의 사이에 설치되어 어드레스 펄스의 공급 유/무에 따라 턴-온 및 턴-오프 되는 다수의 스위치를 포함하는 어드레스 구동부를 구비한다.
상기 데이터 전압원의 전압값 및 인덕터의 크기 중 적어도 하나 이상을 조정하여 어드레스 펄스의 전압 및 공급시간을 조정한다.
상기 제 1스위치는 데이터 전압원과 접속되고, 제 2스위치는 기저전압원에 접속된다.
상기 제 1스위치가 턴-온될 때 인덕터와 어드레스전극 간에 형성된 용량성 부하의 공진에 의하여 데이터 전압원의 2배의 전압이 어드레스 전극에 공급된다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 4 내지 도 6을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 4는 본 발명의 실시예에 의한 전력 공급장치를 나타내는 회로도이다.
도 4를 참조하면, 본 발명의 실시예에 의한 전력 공급장치(42)는 데이터 전압원(Va)과 기저전압원(GND) 사이에 설치되는 제 1 및 제 2스위치(S1,S2)와, 제 1 및 제 2스위치(S1,S2) 사이에 위치되는 제 1노드점(N1)과 어드레스 구동부(40) 사이에 설치되는 인덕터(L)를 구비한다.
패널 커패시터(Cp)는 어드레스전극(X)과 제 1 및 제 2전극(Y,Z)간에 등가적으로 형성되는 커패시터 성분과, 어드레스전극(X)들간 등가적으로 형성되는 커패시터 성분을 나타낸다.
어드레스 구동부(40)는 패널 커패시터(Cp)와 전력 공급장치(42) 사이에 설치된 다수의 제 3 및 제 4스위치(S3,S4)를 구비한다. 제 3 및 제 4스위치(S3,S4)는 어드레스 전극(X) 마다 설치된다. 이와 같은 제 3 및 제 4스위치(S3,S4)는 데이터의 공급 유/무에 따라 턴-온 또는 턴-오프 된다.
데이터 전압원(Va)의 전압값은 패널 커패시터(Cp)에 공급될 전압값의 절반 이상으로 설정된다. 이때, 데이터 전압원(Va)의 전압값은 패널 커패시터(Cp)에 공급될 전압값보다는 작게 설정된다. 다시 말하여, 도 2에 도시된 종래의 데이터 전압원(Vd)의 전압값이 60V로 설정된다면, 본 발명의 실시예에 의한 데이터 전압원(Va)의 전압값은 30V로 설정될 수 있다. 인덕터(L)는 도 2에 도시된 종래의 인덕터(L)보다 높은 값을 갖도록 설정된다. 따라서, 본 발명의 실시예에 의한 인덕터(L)는 5uH 이상으로 설정된다.
도 5는 도 4에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터의 출력파형을 나타내는 타이밍도 및 파형도이다.
도 4 및 도 5를 결부하여 전력 공급장치(42)의 동작과정을 설명하기로 한다. 먼저, T1 기간 이전에 패널 커패시터(Cp)에 충전된 전압은 0 볼트라고 가정한다. T1 기간에는 제 1스위치(S1)가 턴-온된다. T1 기간에 제 3스위치들(S3)은 데이터가 있는 경우에 턴-온되고, 데이터가 없는 경우에 턴-오프 된다.
T1 기간에 제 1 및 제 3스위치(S1,S3)가 턴-온되면 제 1스위치(S1), 인덕터(L), 제 3스위치(S3) 및 패널 커패시터(Cp)로 이어지는 전류패스가 형성된다. 이때, 인덕터(L)와 패널 커패시터(Cp)는 직렬 공진회로를 형성한다. 따라서, 패널 커패시터(Cp)에는 데이터 전압원(Va)의 2배의 전압을 가지는 2Va의 전압이 공급된다.
이와 같이 패널 커패시터(Cp)에 2Va의 전압이 공급될 때 제 1전극(Y)에 스캔펄스가 공급되어 어드레스 방전이 일어나게 된다.
T2 기간에는 제 1 및 제 3스위치(S1,S3)가 턴-오프됨과 아울러 제 2 및 제 4스위치(S2,S4)가 턴-온된다. 제 2 및 제 4스위치(S1,S3)가 턴-온되면 기저전압원(GND)과 패널 커패시터(Cp)간에 전류 패스가 형성되어 패널 커패시터(Cp)의 전압이 0 볼트로 하강된다.
본 발명의 실시예에 의한 전력 회수장치는 T1 및 T2의 동작과정을 반복하면서 어드레스 전극(X)에 데이터펄스를 공급하게 된다. 한편, 본 발명에서는 데이터 전압원(Va) 및/또는 인덕터(L)를 크게 설정함으로서 도 6과 같이 소정 이상의 기간동안 어드레스 전극(X)에 데이터펄스를 공급할 수도 있다.
한편, 본 발명의 전력 공급장치(42)를 종래의 에너지 회수장치(32)와 비교해 보면, 본 발명의 전력 공급장치(42)는 종래의 비해 2개의 스위칭소자, 2개의 다이오드 소자 및 커패시터가 제거되었음을 알 수 있다. 또한, 종래보다 낮은 데이터 전압(Va)을 공급하게 된다. 따라서, 스위칭소자에 의해 소비되는 전력을 최소화할수 있다. 아울러, 낮은 데이터 전압(Va)을 공급하기 때문에 낮은 소비전력으로 구동할 수 있다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널에 의하면 어드레스 구동부의 앞단에 전력 공급장치를 설치한다. 이와 같은 전력 공급장치는 2개의 스위칭소자를 포함하기 때문에 스위칭소자에 의해 소모되는 전력을 최소화 할 수 있다. 아울러, 패널에 공급되는 전압보다 낮은 전압값을 가지는 데이터 전압원을 구비함으로써 소비전력을 최소화할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (7)

  1. 다수의 어드레스 전극과,
    상기 다수의 어드레스 전극에 공급되는 어드레스 펄스의 전압값의 1/2 이상의 데이터 전압이 발생되는 데이터 전압원을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 제 1항에 있어서,
    상기 데이터전압원과 기저전압원의 사이에 설치되는 제 1 및 제 2스위치와,
    상기 제 1 및 제 2스위치의 공통부와 상기 어드레스 전극 사이에 설치되는 인덕터를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제 2항에 있어서,
    상기 인덕터와 상기 다수의 어드레스 전극의 사이에 설치되어 상기 어드레스 펄스의 공급 유/무에 따라 턴-온 및 턴-오프 되는 다수의 스위치를 포함하는 어드레스 구동부를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 삭제
  5. 제 2항에 있어서,
    상기 데이터 전압원의 전압값 및 상기 인덕터의 크기 중 적어도 하나 이상을 조정하여 상기 어드레스 펄스의 전압 및 공급시간을 조정하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  6. 제 2항에 있어서,
    상기 제 1스위치는 데이터 전압원과 접속되고,
    상기 제 2스위치는 기저전압원에 접속되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  7. 제 6항에 있어서,
    상기 제 1스위치가 턴-온될 때 상기 인덕터와 상기 어드레스전극 간에 형성된 용량성 부하의 공진에 의하여 상기 데이터 전압원의 2배의 전압이 상기 어드레스 전극에 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
KR10-2001-0086559A 2001-12-28 2001-12-28 플라즈마 디스플레이 패널 KR100452690B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0086559A KR100452690B1 (ko) 2001-12-28 2001-12-28 플라즈마 디스플레이 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0086559A KR100452690B1 (ko) 2001-12-28 2001-12-28 플라즈마 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20030056355A KR20030056355A (ko) 2003-07-04
KR100452690B1 true KR100452690B1 (ko) 2004-10-14

Family

ID=32214553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0086559A KR100452690B1 (ko) 2001-12-28 2001-12-28 플라즈마 디스플레이 패널

Country Status (1)

Country Link
KR (1) KR100452690B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05119736A (ja) * 1991-10-25 1993-05-18 Nec Corp プラズマデイスプレイの駆動方法
JP2000242225A (ja) * 1999-02-19 2000-09-08 Nec Corp プラズマディスプレイパネルの駆動装置及び駆動方法
JP2001306029A (ja) * 2000-04-25 2001-11-02 Fujitsu Hitachi Plasma Display Ltd Ａｃ型ｐｄｐの駆動方法
KR20010097045A (ko) * 2000-04-19 2001-11-08 구자홍 플라즈마 디스플레이 패널의 전력 회수장치 및 방법
KR100351466B1 (ko) * 2000-02-24 2002-09-05 엘지전자 주식회사 플라즈마 디스플레이 패널의 전력 회수장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05119736A (ja) * 1991-10-25 1993-05-18 Nec Corp プラズマデイスプレイの駆動方法
JP2000242225A (ja) * 1999-02-19 2000-09-08 Nec Corp プラズマディスプレイパネルの駆動装置及び駆動方法
KR100351466B1 (ko) * 2000-02-24 2002-09-05 엘지전자 주식회사 플라즈마 디스플레이 패널의 전력 회수장치
KR20010097045A (ko) * 2000-04-19 2001-11-08 구자홍 플라즈마 디스플레이 패널의 전력 회수장치 및 방법
JP2001306029A (ja) * 2000-04-25 2001-11-02 Fujitsu Hitachi Plasma Display Ltd Ａｃ型ｐｄｐの駆動方法

Also Published As

Publication number Publication date
KR20030056355A (ko) 2003-07-04

Similar Documents

Publication Publication Date Title
KR100538324B1 (ko) 플라즈마 디스플레이 패널의 전극 구동회로
KR100351466B1 (ko) 플라즈마 디스플레이 패널의 전력 회수장치
US7692608B2 (en) Energy recovery circuit and energy recovering method using the same
KR100426190B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100330032B1 (ko) 플라즈마 디스플레이 패널의 전력회수장치 및 이를 이용한고속 어드레싱 방법
KR20010097044A (ko) 플라즈마 디스플레이 패널의 전력 회수장치 및 방법
KR100588019B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 방법
KR100489274B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100503606B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100363675B1 (ko) 플라즈마 디스플레이 패널의 전력 회수장치 및 방법
KR100452690B1 (ko) 플라즈마 디스플레이 패널
KR100366943B1 (ko) 플라즈마 디스플레이 패널의 전력 회수장치 및 그구동방법
KR100505981B1 (ko) 전력회수장치 및 전력회수방법
KR100475157B1 (ko) 플라즈마 디스플레이 패널
KR100640054B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100508244B1 (ko) 에너지 회수장치
KR100510189B1 (ko) 플라즈마 디스플레이 패널의 전력회수장치
KR100539006B1 (ko) 에너지 회수장치 및 방법
KR100508247B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100373531B1 (ko) 플라즈마 디스플레이 패널의 전력 회수장치 및 그 구동방법
KR100472357B1 (ko) 플라즈마 디스플레이 패널
EP1876580A2 (en) Apparatus for driving plasma display panel
KR100649725B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR20040092618A (ko) 에너지 회수장치 및 방법
KR20060056164A (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070918

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee