KR100366943B1 - 플라즈마 디스플레이 패널의 전력 회수장치 및 그구동방법 - Google Patents

플라즈마 디스플레이 패널의 전력 회수장치 및 그구동방법 Download PDF

Info

Publication number
KR100366943B1
KR100366943B1 KR10-2000-0049620A KR20000049620A KR100366943B1 KR 100366943 B1 KR100366943 B1 KR 100366943B1 KR 20000049620 A KR20000049620 A KR 20000049620A KR 100366943 B1 KR100366943 B1 KR 100366943B1
Authority
KR
South Korea
Prior art keywords
voltage
sustain
capacitor
capacitive load
external capacitor
Prior art date
Application number
KR10-2000-0049620A
Other languages
English (en)
Other versions
KR20020016343A (ko
Inventor
최정필
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2000-0049620A priority Critical patent/KR100366943B1/ko
Publication of KR20020016343A publication Critical patent/KR20020016343A/ko
Application granted granted Critical
Publication of KR100366943B1 publication Critical patent/KR100366943B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 저전압 구동이 가능함과 아울러 스위칭소자를 줄일 수 있도록 한 플라즈마 디스플레이 패널의 전력 회수장치에 관한 것이다.
본 발명의 플라즈마 디스플레이 패널의 전력 회수장치는 용량성 부하와 외부 커패시터 사이에 설치되어 용량성 부하와 공진회로를 형성하기 위한 인덕터와, 인덕터와 외부 커패시터의 사이에 직렬로 접속된 제 1 절환소자와, 외부 커패시터에 전압을 공급하기 위한 서스테인 전압원과, 서스테인 전압원과 상기 외부 커패시터 사이에 형성되는 제 2 절환소자를 구비한다.
이러한 구성에 의하여, 본 발명의 플라즈마 디스플레이 패널은 100V의 전압을 갖는 서스테인전압이 공급되었을 때 패널 커패시터에 200V까지의 전압을 공급할 수 있다. 즉, 서스테인전압의 2배에 해당하는 전압을 패널 커패시터에 공급할 수 있으므로 낮은 서스테인전압을 인가할 수 있고, 따라서 소비전력을 최소화 할 수 있다. 또한, 본 발명의 전력 회수장치는 연속적인 공진파형을 이용하여 패널 커패시터를 충/방전하므로 스위칭소자를 저감할 수 있다.

Description

플라즈마 디스플레이 패널의 전력 회수장치 및 그 구동방법{Energy Recovery Apparatus in Plasma Display Panel and Driving Method Thereof}
본 발명은 플라즈마 디스플레이 패널에 관한 것으로 특히, 저전압 구동이 가능함과 아울러 스위칭소자를 줄일 수 있도록 한 플라즈마 디스플레이 패널의 전력 회수장치에 관한 것이다. 또한, 본 발명은 상기 전력 회수장치를 이용한 구동방법에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 가스방전에 의해 발생되는 자외선이 형광체를 여기시킬 때 형광체로부터 가시광선이 발생되는 것을 이용한 표시장치이다. PDP는 지금까지 표시수단의 주종을 이루어왔던 음극선관(Cathode Ray Tube : CRT)에 비해 두께가 얇고 가벼우며, 고선명 대형화면의 구현이 가능하다는 점등의 장점이 있다. PDP는 매트릭스 형태로 배열된 다수의 방전셀들로 구성되며, 하나의 방전셀은 화면의 한 화소를 이루게 된다.
도 1은 종래의 교류 면방전 PDP를 나타내는 사시도이다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다. 주사/서스테인전극(12Y)과 공통서스테인전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체(26)가 도포된다. 어드레스전극(20X)은 주사/서스테인전극(12Y) 및 공통서스테인전극(12Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체(26)는 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.
도 2를 참조하면, 종래의 교류 면방전형 PDP의 구동장치는 m×n 개의 방전셀들(1)이 주사/서스테인전극라인들(Y1내지Ym), 공통서스테인전극라인들(Z1내지Zm) 및 어드레스전극라인들(X1내지Xn)과 접속되게끔 매트릭스 형태로 배치된 PDP(30)와, 주사/서스테인전극라인들(Y1내지Ym)을 구동하기 위한 주사/서스테인 구동부(32)와, 공통서스테인전극라인들(Z1내지Zm)을 구동하기 위한 공통서스테인 구동부(34)와, 기수번째 어드레스전극라인들(X1,X3,…,Xn-3,Xn-1)과 우수번째 어드레스전극라인들(X2,X4,…,Xn-2,Xn)을 분할 구동하기 위한 제 1 및 제 2 어드레스 구동부(36A,36B)를 구비한다. 주사/서스테인 구동부(32)는 주사/서스테인전극라인들(Y1내지Ym)에 스캔펄스와 서스테인펄스를 순차적으로 공급하여 방전셀들(1)이 라인 단위로 순차적으로 주사되게 함과 아울러 m×n 개의 방전셀들(1) 각각에서의 방전이 지속되게 한다. 공통서스테인 구동부(34)는 공통서스테인전극라인들(Z1내지Zm) 모두에 서스테인 펄스를 공급하게 된다. 제 1 및 제 2 어드레스 구동부(36A,36B)는 스캔펄스에 동기되게끔 영상 데이터를 어드레스전극라인들(X1내지Xn)에 공급하게 된다. 제 1 어드레스 구동부(36A)는 기수번째 어드레스전극라인들(X1,X3,…,Xn-3,Xn-1)에 영상데이터를 공급하고 제 2 어드레스 구동부(36B)는 우수번째 어드레스전극라인들(X2,X4,…,Xn-2,Xn)에 영상데이터를 공급한다.
이와 같이 구동되는 교류 면방전 PDP에서는 어드레스 방전 및 서스테인 방전에 수백 볼트 이상의 고압이 필요하게 된다. 이에 따라, 어드레스 방전 및 서스테인 방전에 필요한 구동전력을 최소화하기 위하여 주사/서스테인 구동부(32) 및 공통서스테인 구동부(34)에 전력 회수장치를 추가하고 있다. 전력 회수장치는 주사/서스테인전극라인(Y) 및 공통서스테인전극라인(Z)에 충전되는 전압을 회수하여 이를 다음 방전시의 구동전압으로서 재이용 한다.
도 3은 주사/서스테인 구동부의 앞단에 설치된 종래의 전력 회수장치를 도시한 도면이다.
도 3을 참조하면, 종래의 전력 회수장치는 패널 커패시터(Cp)와 소스 커패시터(Cs) 사이에 접속된 인덕터(L)와, 소스 커패시터(Cs)와 인덕터(L) 사이에 병렬로 접속된 제 1 및 제 3 스위치(S1,S3)와, 패널 커패시터(Cp)와 인덕터(L) 사이에 병렬로 접속된 제 2 및 제 4 스위치(S2,S4)로 구성된다. 패널 커패시터(Cp)는 주사/서스테인전극라인(Y)과 공통서스테인전극라인(Z) 사이에 형성되는 정전용량을 등가적으로 나타낸 것이다. 제 2 스위치(S2)는 서스테인 전압원(Vsus)에 접속되고, 제 4 스위치(S4)는 기저전압원(GND)에 접속된다. 소스 커패시터(Cs)는 서스테인 방전시 패널 커패시터(Cp)에 충전되는 전압을 회수하여 충전함과 아울러 충전된 전압을 패널 커패시터(Cp)에 재공급한다. 소스 커패시터(Cs)는 서스테인 전압(Vsus)의 절반값에 해당하는 Vsus/2의 전압을 충전할 수 있도록 매우 큰 용량값을 가진다. 인덕터(L)는 패널 커패시터(Cp)와 함께 공진회로를 형성한다. 제 1 내지 제 4 스위치(S1내지S4)는 전류의 흐름을 제어한다. 공통서스테인 구동부(34)에 형성되는 전력회수장치는 패널 커패시터(Cp)를 중심으로 주사/서스테인구동부(32)와 대칭적으로 형성된다.
도 4는 도 3에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도이다.
도 3 및 도 4를 결부하여 전력 회수장치의 동작과정을 설명하기로 한다. 먼저, T1 기간 이전에 주사/서스테인전극라인(Y)과 공통서스테인전극라인(Z) 사이에 충전된 전압, 즉 패널 커패시터(Cp)에 충전된 전압이 0 볼트라고 가정한다. 또한 소스 커패시터(Cs)에는 Vsus/2의 전압이 충전되어 있다고 가정한다. T1 기간에는 제 1 스위치(S1)가 턴-온(Turn-on)되어 소스 커패시터(Cs)로부터 제 1 스위치(S1), 인덕터(L) 및 패널 커패시터(Cp)로 이어지는 전류 패스가 형성된다. 이때, 인덕터(L)와 패널 커패시터(Cp)는 직렬 공진회로를 형성한다. 소스 커패시터(Cs)에 Vsus/2의 전압이 충전되었기 때문에, 직렬 공진회로에서 인덕터(L)의 전류 충/방전에 의해 패널 커패시터(Cp)의 전압은 소스 커패시터(Cs) 전압의 두배인 Vsus까지 상승하게 된다. T2 기간에, 제 2 스위치(S2)가 턴-온된다. 제 2 스위치(S2)가 턴-온되면 서스테인 전압(Vsus)이 주사/서스테인전극라인(Y)에 공급된다. 주사/서스테인전극라인(Y)에 공급되는 서스테인 전압(Vsus)은 패널 커패시터(Cp)의 전압이 서스테인 전압(Vsus) 이하로 떨어지는 것을 방지하여 서스테인 방전이 정상적으로 일어나도록 한다. 이때, T1 기간에 패널 커패시터(Cp)의 전압이 Vsus까지 상승하였으므로 서스테인 방전을 일으키기 위해 외부에서 공급해 주는 구동전력이 최소화된다. T3 기간에는 제 1 스위치(S1)가 턴-오프(Turn-off)됨과 아울러 주사/서스테인전극라인(Y)에 공급되는 서스테인 전압(Vsus)을 유지한다. T4 기간에는 제 2 스위치(S2)가 턴-오프됨과 아울러 제 3 스위치(S3)가 턴-온된다. 제 3 스위치(S3)가 턴-온되면 패널 커패시터(Cp)로부터 인덕터(L) 및 제 3 스위치(S3)를 통해 소스 커패시터(Cs)로 이어지는 전류 패스가 형성되어 패널 커패시터(Cp)에 충전된 전압이 소스 커패시터(Cs)로 회수된다. 패널 커패시터(Cp)가 방전되면서 패널 커패시터(Cp)의 전압이 하강하게 되고, 이와 동시에 소스 커패시터(Cs)에는 Vsus/2의 전압이 충전된다. 소스 커패시터(Cs)에 Vsus/2의 전압이 충전된 후 제 3 스위치(S3)가 턴-오프됨과 아울러 제 4 스위치(S4)가 턴-온된다. 제 4 스위치(S4)가 턴-온되는 T5기간에는 패널 커패시터(Cp)로부터 기저전압원(GND)으로의 전류 패스가 형성되어 패널 커패시터(Cp)의 전압이 0볼트로 하강한다. T6 기간에는 T5 기간의 상태를 일정 시간동안 그대로 유지한다. 실제 주사/서스테인전극라인(Y) 및 공통서스테인전극라인(Z)에 공급되는 교류 구동 펄스는 T1 내지 T6 기간동안의 동작과정이 주기적으로 반복되면서 얻어지게 된다.
도 5a 및 도 5b는 도 4에 도시된 T1 및 T4 기간을 나타내는 도면이다.
도 5a 및 도 5b를 참조하면, 먼저 T1 기간에는 제 1 스위치(S1)가 턴-온되어 인덕터(L) 및 패널 커패시터(Cp)에 의해 공진회로가 형성되어 도 5a와 같은 공진파형이 생성된다. 이때, 패널 커패시터(Cp)는 공진파형이 1차 공진점(42)으로 상승될 때 충전된다. T4 기간에는 제 3 스위치(S3)가 턴-온되어 인덕터(L) 및 소스 커패시터(Cs)에 의해 공진회로가 형성되어 도 5b와 같은 공진파형이 생성된다. 이때, 소스 커패시터(Cs)는 공진파형이 1차 공진점(44)으로 하강될 때 충전된다.
하지만, 이와 같은 종래의 전력 회수장치는 100V의 전압을 갖는 서스테인전압(Vsus)이 공급되었을 때 패널 커패시터(Cp)에 최고 100V까지의 전압만을 공급할 수 있다. 즉, 서스테인전압(Vsus) 이상의 전압을 패널 커패시터(Cp)에 공급할 수 없다. 따라서, 주사/서스테인전극라인(Y) 및 공통서스테인전극라인(Z)에 교류 구동 펄스를 공급하기 위하여 높은 서스테인전압(Vsus)을 인가해야 하고, 따라서 많은 소비전력이 소모된다. 또한, 종래의 전력 회수장치는 주사/서스테인전극라인(Y) 및 공통서스테인전극라인(Z)에 교류 구동 펄스를 공급하기 위하여 많은 스위칭소자들이 사용되었다.
따라서, 본 발명의 목적은 저전압 구동이 가능함과 아울러 스위칭소자를 줄일 수 있도록 한 플라즈마 디스플레이 패널의 전력 회수장치를 제공하는데 있다.
본 발명의 다른 목적은 상기 전력 회수장치를 이용한 구동방법을 제공하는데 있다.
도 1은 종래의 교류 면방전 PDP를 나타내는 사시도.
도 2는 도 1에 도시된 PDP의 전체적인 전극 라인 및 방전셀의 배치 구조를 도시한 평면도.
도 3은 서스테인구동부의 앞단에 설치된 종래의 전력 회수장치를 나타내는 도면.
도 4는 도 3에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도.
도 5a 및 5b는 도 4에 도시된 T1 및 T4 구간을 나타내는 도면.
도 6은 본 발명의 실시예에 의한 전력 회수장치를 나타내는 도면.
도 7a 내지 도 7b는 도 6에 도시된 전력 회수장치에 포함된 스위칭소자들의 온/오프 타이밍을 나타내는 파형도.
도 8a는 도 6에 도시된 공진회로에 의해 생성되는 공진파형을 나타내는 도면.
도 8b는 도 8a에 도시된 공진파형에 의해 생성되는 교류 구동펄스를 나타내는 도면.
도 9는 도 6의 전력 회수장치에 의해 연속적으로 생성되는 교류 구동펄스를 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
1 : 방전셀 10 : 상부기판
12Y : 주사/서스테인전극 12Z : 공통서스테인전극
14,22 : 유전체층 16 : 보호막
18 : 하부기판 20X : 어드레스전극
24 : 격벽 26 : 형광체
30 : PDP 32 : 주사/서스테인 구동부
34 : 공통서스테인 구동부 36A : 제 1 어드레스 구동부
36B : 제 2 어드레스 구동부 50,52 : 전력 회수장치
상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널의 전력 회수장치는 용량성 부하와 외부 커패시터 사이에 설치되어 용량성 부하와 공진회로를 형성하기 위한 인덕터와, 인덕터와 외부 커패시터의 사이에 직렬로 접속된 제 1 절환소자와, 외부 커패시터에 전압을 공급하기 위한 서스테인 전압원과, 서스테인 전압원과 상기 외부 커패시터 사이에 형성되는 제 2 절환소자를 구비한다.
본 발명의 전력 회수장치의 구동방법은 외부 커패시터에 용량성 부하에 충전된 전압이 회수된 후 서스테인 전압원의 전압이 공급되는 단계와, 외부 커패시터와 용량성 부하 사이에 설치된 인덕터와 용량성 부하의 공진에 의하여 서스테인 전압원의 2배의 전압값이 상기 용량성 부하에 충전되는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 6 내지 도 9를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 6은 본 발명의 실시예에 의한 전력 회수장치를 나타내는 도면이다.
도 6을 참조하면, 패널 커패시터(Cp)를 중심으로 주사/서스테인 구동부에 설치되는 전력 회수장치(50)와, 공통서스테인 구동부에 설치되는 전력 회수장치(52)가 도시되어 있다. 주사/서스테인 구동부에 설치되는 전력 회수장치(50)는 패널 커패시터(Cp)와 소스 커패시터(Cs) 사이에 직렬로 접속된 인덕터(L) 및 제 2 스위치(S2)와, 인덕터(L)와 패널 커패시터(Cp) 사이에 병렬로 접속된 제 3 스위치(S3)와, 서스테인 전압원(Vsus)과 소스 커패시터(Cs) 사이에 직렬로 접속된 제 1 스위치(S1)를 구비한다. 패널 커패시터(Cp)는 주사/서스테인전극라인(Y)과 공통서스테인전극라인(Z) 사이에 형성되는 정전용량을 등가적으로 나타낸 것이다. 제 1 스위치(S1)는 서스테인 전압원(Vsus)에 접속되고, 제 3 스위치(S3)는 기저전압원(GND)에 접속된다. 소스 커패시터(Cs)는 서스테인 방전시 패널 커패시터(Cp)에 충전되는 전압을 회수하여 충전함과 아울러 충전된 전압을 패널 커패시터(Cp)에 재공급한다. 인덕터(L)는 패널 커패시터(Cp)와 함께 공진회로를 형성한다. 제 1 내지 제 3 스위치(S1 내지 S3)는 전류의 흐름을 제어한다. 공통서스테인 구동부에 설치되는 전력 회수장치(52)는 패널 커패시터(Cp)를 중심으로 주사/서스테인 구동부에 설치되는 전력 회수장치(50)와 대칭적으로 설치된다.
도 7a 및 도 7b는 도 3에 도시된 스위치들의 온/오프 타이밍을 나타내는 타이밍도이다.
도 7a는 주사/서스테인 구동부에 설치되는 전력 회수장치(50)에 공급되는 파형도이고, 도 7b는 공통서스테인 구동부에 설치되는 전력 회수장치(52)에 공급되는 파형도이다.
도 7a를 참조하면, 먼저 제 1 및 제 3 스위치(S1,S3)가 턴-온된다. 제 1 스위치(S1)가 턴-온되면 소스 커패시터(Cs)는 서스테인 전압원(Vsus)으로 공급되는 전압에 의해 충전된다. 이때, 소스 커패시터(Cs)에는 Vsus의 전압이 충전된다. 제 3 스위치(S3)가 턴-온되면 패널 커패시터(Cp)가 기저전압원(GND)과 접속된다. 소스 커패시터(Cs)에 Vsus의 전압이 충전된 후 제 1 및 제 3 스위치(S1,S3)는 턴-오프 된다. 제 1 및 제 3 스위치(S1,S3)가 턴-오프된 후 제 2 스위치(S2)가 턴-온된다. 제 2 스위치(S2)가 턴-온되면 소스 커패시터(Cs)로부터 제 2 스위치(S2), 인덕터(L) 및 패널 커패시터(Cp)로 이어지는 전류 패스가 형성된다. 이때,인덕터(L)와 패널 커패시터(Cp)는 직렬 공진회로를 형성한다. 소스 커패시터(Cs)에 Vsus의 전압이 충전되었기 때문에, 직렬 공진회로에서 인덕터(L)의 전류 충/방전에 의해 패널 커패시터(Cp)의 전압은 소스 커패시터(Cs) 전압의 두배인 2Vsus까지 상승하게 된다. 또한, 제 2 스위치(S2)가 턴-온되었을 때 패널 커패시터(Cp)에 충전된 전압을 이용하여 소스 커패시터(Cs)에 Vsus 전압을 충전시킨다. 즉, 제 2 스위치(S2)가 턴-온되었을 때 소스 커패시터(Cs)의 충/방전이 이루어진다. 소스 커패시터(Cs)의 충/방전과정을 도 8a 및 도 8b를 참조하여 상세히 설명하기로 한다. 먼저, 제 1 스위치(S1)가 턴-온되어 소스 커패시터(Cs)에 Vsus 전압이 충전된 후 제 1 스위치(S1)는 턴-오프 된다. 제 1 스위치(S1)가 턴-오프 된 후 제 2 스위치(S2)가 턴-온된다. 제 2 스위치(S2)가 턴-온되면 인덕터(L) 및 패널 커패시터(Cp)에 의해 공진회로가 형성되어 도 8a와 같은 공진파형(60)이 생성된다. 이때, 패널 커패시터(Cp)는 공진파형이 1차 공진점(56)으로 상승될 때 충전된다. 즉, 주사/서스테인전극라인(Y)에 교류 구동펄스가 공급된다. 주사/서스테인전극라인(Y)에 교류 구동펄스가 공급된 후 패널 커패시터(Cp)에 충전된 전압에 의해 인덕터(L) 및 패널 커패시터(Cp)에 의해 공진회로가 형성된다. 인덕터(L) 및 패널 커패시터(Cp)에 공진회로가 형성되면 공진파형(62)이 생성된다. 이때, 패널 커패시터(Cp)는 공진파형이 1차 공진점(58)으로 하강될 때 방전된다. 즉, 소스 커패시터(Cs)가 충전되게 된다. 패널 커패시터(Cp)가 방전된 후 제 2 스위치(S2)가 턴-오프됨과 아울러 제 1 스위치(S1)가 턴-온되어 소스 커패시터(Cs)에 Vsus의 전압을 충전한다. 이와 같은 과정을 반복하며 도 8b와 같은 주사/서스테인 전극라인(Y)에 교류 구동펄스를 공급한다. 공통/서스테인 구동부에 설치되는 전력 회수장치(52)는 공통서스테인전극라인(Z)에 공급되는 교류 구동펄스가 주사/서스테인 전극라인(Y) 공급되는 교류 구동펄스와 교번될 수 있도록 도 7b와 같은 스위칭 온/오프 타이밍을 갖는다. 즉, 주사/서스테인 구동부에 설치되는 전력 회수장치(50)의 제 1 스위치(S1)가 턴-온될 때, 공통서스테인 구동부에 설치되는 전력 회수장치(52)의 제 1 스위치(S1')는 오프된다. 제 2 및 제 3 스위치(S2,S2',S3,S3')도 서로 교번적으로 온/오프된다. 이와 같은 본 발명의 전력 회수장치(50,52)에 의해 도 9와 같은 교류 구동펄스가 생성된다. 이와 같은 교류 구동펄스는 주사/서스테인전극라인(Y) 및 공통서스테인전극라인(Z)에 서로 교번적으로 인가된다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 전력 회수장치 및 그 구동방법에 의하면 100V의 전압을 갖는 서스테인전압이 공급되었을 때 패널 커패시터에 200V까지의 전압을 공급할 수 있다. 즉, 서스테인전압의 2배에 해당하는 전압을 패널 커패시터에 공급할 수 있으므로 낮은 서스테인전압을 인가할 수 있고, 따라서 소비전력을 최소화 할 수 있다. 또한, 본 발명의 전력 회수장치는 연속적인 공진파형을 이용하여 패널 커패시터를 충/방전하므로 스위칭소자를 저감할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (6)

  1. 주사/서스테인전극라인 및 공통서스테인전극라인간에 등가적으로 형성된 용량성 부하에 충전된 전압을 다음 방전전압으로 재 이용하는 전력 회수장치에 있어서,
    상기 용량성 부하와 외부 커패시터 사이에 설치되어 상기 용량성 부하와 공진회로를 형성하기 위한 인덕터와,
    상기 인덕터와 상기 외부 커패시터의 사이에 직렬로 접속된 제 1 절환소자와,
    상기 외부 커패시터에 전압을 공급하기 위한 서스테인 전압원과,
    상기 서스테인 전압원과 상기 외부 커패시터 사이에 형성되는 제 2 절환소자를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전력 회수장치.
  2. 제 1 항에 있어서,
    상기 외부 커패시터는 상기 서스테인 전압원의 전압값을 충전하며, 상기 용량성 부하는 상기 인덕터와의 공진에 의해 상기 서스테인 전압원의 2배의 전압값을 공급받는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전력 회수장치.
  3. 제 1 항에 있어서,
    상기 제 1 절환소자의 단락시간은 상기 외부 커패시터에 충전된 전압이 상기 용량성 부하에 공급됨과 아울러 상기 용량성 부하에 공급된 전압이 회수되어 상기 외부 커패시터에 재 충전될 수 있도록 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전력 회수장치.
  4. 제 1 항에 있어서,
    상기 인덕터 및 패널 커패시터 사이에 병렬로 접속된 제 3 절환소자를 추가로 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전력 회수장치.
  5. 제 1 항에 있어서,
    상기 제 2 절환소자는 상기 외부 커패시터가 상기 용량성 부하에 충전된 전압을 회수하여 충전된 후 단락되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전력 회수장치.
  6. 서스테인전극라인들간에 등가적으로 형성된 용량성 부하에 충전된 전압을 회수하여 외부 커패시터에 충전하는 전력 회수방법에 있어서,
    외부 커패시터에 상기 용량성 부하에 충전된 전압이 회수된 후 서스테인 전압원의 전압이 공급되는 단계와,
    상기 외부 커패시터와 상기 용량성 부하 사이에 설치된 인덕터와 상기 용량성 부하의 공진에 의하여 상기 서스테인 전압원의 2배의 전압값이 상기 용량성 부하에 충전되는 단계를 포함하는 것을 특징으로 하는 전력 회수장치의 구동방법.
KR10-2000-0049620A 2000-08-25 2000-08-25 플라즈마 디스플레이 패널의 전력 회수장치 및 그구동방법 KR100366943B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0049620A KR100366943B1 (ko) 2000-08-25 2000-08-25 플라즈마 디스플레이 패널의 전력 회수장치 및 그구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0049620A KR100366943B1 (ko) 2000-08-25 2000-08-25 플라즈마 디스플레이 패널의 전력 회수장치 및 그구동방법

Publications (2)

Publication Number Publication Date
KR20020016343A KR20020016343A (ko) 2002-03-04
KR100366943B1 true KR100366943B1 (ko) 2003-01-09

Family

ID=19685206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0049620A KR100366943B1 (ko) 2000-08-25 2000-08-25 플라즈마 디스플레이 패널의 전력 회수장치 및 그구동방법

Country Status (1)

Country Link
KR (1) KR100366943B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100492816B1 (ko) * 2002-02-28 2005-06-03 학교법인 대양학원 플라즈마 디스플레이 패널의 전하 제어 구동 회로
KR100467448B1 (ko) * 2002-04-15 2005-01-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법
KR100603661B1 (ko) * 2005-01-06 2006-07-24 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치

Also Published As

Publication number Publication date
KR20020016343A (ko) 2002-03-04

Similar Documents

Publication Publication Date Title
KR100472372B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100351466B1 (ko) 플라즈마 디스플레이 패널의 전력 회수장치
KR100330032B1 (ko) 플라즈마 디스플레이 패널의 전력회수장치 및 이를 이용한고속 어드레싱 방법
KR100426190B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100538324B1 (ko) 플라즈마 디스플레이 패널의 전극 구동회로
US7692608B2 (en) Energy recovery circuit and energy recovering method using the same
KR20010097044A (ko) 플라즈마 디스플레이 패널의 전력 회수장치 및 방법
KR100363515B1 (ko) 플라즈마 디스플레이 패널의 전력 회수장치
KR100588019B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 방법
KR100366943B1 (ko) 플라즈마 디스플레이 패널의 전력 회수장치 및 그구동방법
KR100489274B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100363675B1 (ko) 플라즈마 디스플레이 패널의 전력 회수장치 및 방법
KR100574364B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 방법
KR100503606B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100505981B1 (ko) 전력회수장치 및 전력회수방법
EP1480194A2 (en) Energy recovery circuit and driving method thereof
KR100373531B1 (ko) 플라즈마 디스플레이 패널의 전력 회수장치 및 그 구동방법
US7046217B2 (en) Energy recovery apparatus for plasma display panel
KR100510189B1 (ko) 플라즈마 디스플레이 패널의 전력회수장치
KR100508244B1 (ko) 에너지 회수장치
KR100582201B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100475157B1 (ko) 플라즈마 디스플레이 패널
KR100640054B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100452690B1 (ko) 플라즈마 디스플레이 패널
KR100508247B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060911

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee