KR100649725B1 - 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법 - Google Patents

플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법 Download PDF

Info

Publication number
KR100649725B1
KR100649725B1 KR1020050080880A KR20050080880A KR100649725B1 KR 100649725 B1 KR100649725 B1 KR 100649725B1 KR 1020050080880 A KR1020050080880 A KR 1020050080880A KR 20050080880 A KR20050080880 A KR 20050080880A KR 100649725 B1 KR100649725 B1 KR 100649725B1
Authority
KR
South Korea
Prior art keywords
energy recovery
recovery circuit
switch
subfield
mode energy
Prior art date
Application number
KR1020050080880A
Other languages
English (en)
Inventor
조장환
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050080880A priority Critical patent/KR100649725B1/ko
Application granted granted Critical
Publication of KR100649725B1 publication Critical patent/KR100649725B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery

Abstract

본 발명은 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법에 관한 것이다.
본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 에너지회수장치는 서브필드의 로드량에 따라 이중 방전모드 에너지 회수회로와 부스트 모드 에너지 회수회로를 선택적으로 사용하는 것을 특징으로 한다.

Description

플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법{ENERGY RECOVERY APPARATUS AND METHOD OF PLASMA DISPLAY PANEL}
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널을 나타내는 사시도이다.
도 2는 종래의 플라즈마 디스플레이 패널의 에너지 회수장치를 나타내는 회로도이다.
도 3은 도 2에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도이다.
도 4는 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 에너지 회수장치를 개략적으로 나타낸 도면이다.
도 5는 도 4에 도시된 에너지 회수회로를 상세히 나타낸 도면이다.
도 6은 도 5에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도이다.
도 7 내지 도 13은 도 6의 t0 기간 이전부터 t6 기간까지 형성되는 각 에너지 흐름도를 나타낸 도면이다.
본 발명은 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법에 관한 것으로, 특히 에너지 회수효율을 극대화하고 방전 특성을 향상시키도록 한 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판표시장치는 액정표시장치(Liquid Crystal Display : LCD), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : 이하, "PDP"라 함) 및 일렉트로 루미네센스(Electro-Luminescence : EL) 표시장치 등이 있다.
이중 PDP는 기체방전을 이용한 표시소자로서 대형패널의 제작이 용이하다는 장점이 있다. PDP로는 도 1에 도시된 바와 같이 3전극을 구비하고 교류전압에 의해 구동되는 3전극 교류 면방전형 PDP가 대표적이다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 제 1 전극(12Y) 및 제 2 전극(12Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다.
제 1 전극(12Y)과 제 2 전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전층(14)과 보호막(16)이 적층된다. 상부 유전층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상 부 유전층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전층(22) 및 격벽(24)이 형성되며, 하부 유전층(22)과 격벽(24) 표면에는 형광체(26)가 도포된다. 어드레스전극(20X)은 제 1 전극(12Y) 및 제 2 전극(12Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다.
형광체(26)는 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하판과 격벽 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.
이러한 3전극 교류 면방전형 PDP는 다수개의 서브필드로 분리되어 구동되고, 각 서브필드기간에는 비디오 데이터의 가중치에 비례시킨 횟수의 발광이 진행됨으로써 계조표시가 행해지게 된다. 서브필드는 다시 초기화 기간, 어드레스 기간, 서스테인 기간 및 소거기간으로 분할되어 구동된다.
여기서, 초기화 기간은 방전셀에 균일한 벽전하를 형성하는 기간이고, 어드레스기간은 비디오데이터의 논리값에 따라 선택적인 어드레스방전이 발생하게 하는 기간이며, 서스테인 기간은 상기 어드레스방전이 발생된 방전셀에서 방전이 유지되게 하는 기간이다. 소거기간은 서스테인 기간에 발생된 서스테인 방전을 소거하는 기간이다.
이와 같이 구동되는 교류 면방전 PDP의 어드레스 방전 및 서스테인 방전에는 수백 볼트 이상의 고압이 필요하게 된다. 따라서, 어드레스 방전 및 서스테인 방전에 필요한 구동전력을 최소화하기 위하여 에너지 회수장치가 이용된다. 에너지 회수장치는 제 1 전극(12Y) 및 제 2 전극(12Z) 사이의 전압을 회수하여 다음 방전시의 구동전압으로 회수된 전압을 이용한다.
도 2를 참조하면, 'Weber(USP-5081400)'에 의해 제안된 PDP의 에너지 회수장치(30, 32)는 패널 커패시터(Cp)를 사이에 두고 서로 대칭적으로 설치된다. 여기서, 패널 커패시터(Cp)는 제 1 전극(Y)과 제 2 전극(Z) 사이에 형성되는 정전용량을 등가적으로 나타낸 것이다. 제 1 에너지 회수장치(30)는 제 1 전극(Y)에 서스테인 펄스를 공급한다. 제 2 에너지 회수장치(32)는 제 1 에너지 회수장치(30)와 교번되게 동작하면서 제 2 전극(Z)에 서스테인 펄스를 공급한다.
종래의 PDP의 에너지 회수장치(30, 32)의 구성을 제 1 에너지 회수장치(30)를 참조하여 설명하기로 한다. 제 1 에너지 회수장치(30)는 패널 커패시터(Cp)와 소스 커패시터(Cs) 사이에 접속된 인덕터(L)와, 소스 커패시터(Cs)와 인덕터(L) 사이에 병렬로 접속된 제 1 및 제 3 스위치(S1, S3)와, 패널 커패시터(Cp)와 인덕터(L) 사이에 병렬로 접속된 제 2 및 제 4 스위치(S2, S4)를 구비한다.
제 2 스위치(S2)는 서스테인 전압원(VS)에 접속되고, 제 4 스위치(S4)는 기저전압원(GND)에 접속된다. 소스 커패시터(Cs)는 서스테인 방전시 패널 커패시터(Cp)에 충전되는 전압을 회수하여 충전함과 아울러 충전된 전압을 패널 커패시터(Cp)에 재공급한다. 이와 같은 소스 커패시터(Cs)에는 서스테인 전압원(Vs)의 절반값에 해당하는 Vs/2의 전압이 충전된다. 인덕터(L)는 패널 커패시터(Cp)와 함께 공진회로를 형성한다. 제 1 내지 제 4 스위치(S1 내지 S4)는 전류의 흐름을 제어한다.
한편, 제 1 및 제 2 스위치(S1, S2)와 인덕터(L)의 사이에 각각 설치된 제 5 및 제 6 다이오드(D5, D6)는 전류가 역방향으로 흐르는 것을 방지한다.
도 3은 제 1 에너지 회수장치 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도이다.
T1 기간 이전에 패널 커패시터(Cp)에는 0 볼트의 전압이 충전됨과 아울러 소스 커패시터(Cs)에는 Vs/2의 전압이 충전되어 있다고 가정하여 동작과정을 상세히 설명하기로 한다.
T1 기간에는 제 1 스위치(S1)가 턴-온(Turn-on)되어 소스 커패시터(Cs)로부터 제 1 스위치(S1), 인덕터(L) 및 패널 커패시터(Cp)로 이어지는 전류 패스가 형성된다. 전류패스가 형성되면 소스 커패시터(Cs)에 충전된 Vs/2의 전압은 패널 커패시터(Cp)로 공급된다. 이때, 인덕터(L)와 패널 커패시터(Cp)가 직렬 공진회로를 형성하기 때문에 패널 커패시터(Cp)에는 소스 커패시터(Cs) 전압의 2배인 Vs 전압이 충전된다.
T2 기간에는 제 2스위치(S2)가 턴-온된다. 제 2스위치(S2)가 턴-온되면 서스테인 전압원(Vs)의 전압이 제 1 전극(Y)에 공급된다. 제 1 전극(Y)에 공급되는 서스테인 전압원(Vs)의 전압은 패널 커패시터(Cp)의 전압이 서스테인 전압원(Vs) 이하로 떨어지는 것을 방지하여 서스테인 방전이 정상적으로 일어나도록 한다. 한편, 패널 커패시터(Cp)의 전압은 T1기간에 Vs까지 상승하였기 때문에 서스테인 방 전을 일으키기 위해 외부에서 공급해 주는 구동전력은 최소화된다.
T3 기간에는 제 1 스위치(S1)가 턴-오프(Turn-off)된다. 이때, 제 1 전극(Y)은 T3의 기간동안 서스테인 전압원(Vs)의 전압을 유지한다. T4 기간에는 제 2 스위치(S2)가 턴-오프됨과 아울러 제 3 스위치(S3)가 턴-온된다. 제 3 스위치(S3)가 턴-온되면 패널 커패시터(Cp)로부터 인덕터(L) 및 제 3 스위치(S3)를 통해 소스 커패시터(Cs)로 이어지는 전류 패스가 형성되어 패널 커패시터(Cp)에 충전된 전압이 소스 커패시터(Cs)로 회수된다. 이때, 소스 커패시터(Cs)에는 Vs/2의 전압이 충전된다.
T5 기간에는 제 3 스위치(S3)가 턴-오프됨과 아울러 제 4 스위치(S4)가 턴-온된다. 제 4 스위치(S4)가 턴-온되면 패널 커패시터(Cp)와 기저전압원(GND)간의 전류패스가 형성되어 패널 커패시터(Cp)의 전압이 0볼트로 하강한다. T6 기간에는 T5 상태를 일정 시간동안 유지한다. 실제로, 제 1 전극(Y) 및 제 2 전극(Z)에 공급되는 교류 구동펄스는 T1 내지 T6 기간이 주기적으로 반복되면서 얻어지게 된다.
한편, 제 2 에너지 회수장치(32)는 제 1 에너지 회수장치(30)와 교번적으로 동작하면서 패널 커패시터(Cp)에 구동전압을 공급하게 된다. 따라서, 패널 커패시터(Cp)에는 서로 반대 극성을 가지는 서스테인 펄스전압(Vs)이 공급되게 된다. 이와 같이 패널 커패시터(Cp)에 서로 반대 극성을 가지는 서스테인 펄스전압(Vs)이 공급됨으로써 방전셀들에서 서스테인 방전이 일어나게 된다.
하지만, 이와 같은 종래의 에너지 회수장치(30, 32)들은 제 1 전극(Y) 측에 설치된 제 1 에너지 회수장치(30) 및 제 2 전극(Z) 측에 설치된 제 2 에너지 회수 장치(32)가 각각 동작함으로써 많은 회로부품들(스위칭 소자 등)이 필요하게 되고, 이에 따라 제조비용이 상승되는 문제점이 있다. 아울러, 전류의 패스 상의 다수의 스위치들(다이오드, 스위치소자, 인덕터)의 도통손실로 인하여 많은 소비전력이 소모되게 된다. 또한, 종래의 에너지 회수장치(30, 32)들은 패널 커패시터(Cp) 충전시 직렬 강제공진을 이용하는 방식으로 회로 내에 기생 요소들의 영향으로 완전한 소프트 스위칭이 이루어지지 않고 패널 전압의 상승 시간과 하강시간을 각각 제어할 수 없기 때문에 방전특성과 회수 효율을 적정 수준까지 확보하기가 힘들며, 전력소모가 큰 단점이 있다.
따라서, 본 발명의 목적은 에너지 회수효율을 극대화하고, 방전특성을 향상시키도록 한 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 에너지회수장치는 서브필드의 로드량에 따라 이중 방전모드 에너지 회수회로와 부스트 모드 에너지 회수회로를 선택적으로 사용하는 것을 특징으로 한다.
상기 에너지 회수장치는 상기 서브필드의 로드량이 기준값 이상일 경우 상기 이중 방전모드 에너지 회수회로로, 상기 서브필드의 로드량이 기준값 이하일 경우 상기 부스트 모드 에너지 회수회로로 동작하는 것을 특징으로 한다.
상기 서브필드의 로드량을 검출하는 부하량 검출부를 더 구비하고, 상기 부하량 검출부는 상기 서브필드의 로드량이 100% 대비 20 ~ 50% 이상일 경우 상기 에너지 회수장치가 상기 부스트 모드 에너지 회수회로로 동작하도록 하는 "1"을 출력하며, 상기 부하량 검출부는 상기 서브필드의 로드량이 100% 대비 20 ~ 50% 이상일 경우 상기 에너지 회수장치가 상기 이중 방전 에너지 회수회로로 동작하도록 하는 "0"을 출력하는 것을 특징으로 한다.
이중 방전모드 에너지 회수회로와 부스트 모드 에너지 회수회로 중 적어도 하나는 제1 전극과 제2 전극 사이에 형성되는 용량성 부하와, 상기 제1 전극 및 상기 제2 전극 사이에 접속되는 보조전원과, 상기 제1 전극과 상기 보조전원 사이의 제1 노드와, 상기 제2 전극과 상기 보조전원 사이의 제2 노드와, 상기 제1 전극과 상기 제1 노드 사이에 접속되는 제1 스위치와, 상기 제1 전극 및 상기 제2 노드 사이에 접속되는 제2 스위치와, 상기 제1 전극과 상기 제2 노드 사이에 접속되는 보조커패시터와, 상기 제1 전극과 상기 보조커패시터 사이에 병렬로 접속되는 제1 및 제2 인덕터와, 상기 보조커패시터와 상기 제1 인덕터 사이에 접속되는 제3 스위치와, 상기 보조커패시터와 상기 제2 인덕터 사이에 접속되는 제4 스위치와, 상기 제3 스위치와 상기 제1 인덕터 사이에 역방향으로 접속된 제1 다이오드와, 상기 제4 스위치와 상기 제2 인덕터 사이에 순방향으로 접속된 제2 다이오드와, 상기 제1 노드와 상기 제3 스위치 및 제1 다이오드 간의 접점 사이에 접속되는 제3 다이오드와, 상기 제2 노드와 제4 스위치 및 제2 다이오드 간의 접점 사이에 접속되는 제4 다이오드를 구비하는 것을 특징으로 한다.
상기 이중 방전모드 에너지 회수회로는 상기 제4 스위치를 턴-온 상태를 유지하는 기간 내에 상기 제3 스위치를 턴-온시킨 후 턴-오프 시키는 것을 특징으로 한다.
상기 이중 방전모드 에너지 회수회로는 상기 제1 인덕터가 상기 용량성부하가 일정전압을 유지하는 동안 적어도 2회 충방전되는 것을 특징으로 한다.
상기 이중 방전모드 에너지 회수회로 및 상기 부스트 모드 에너지 회수회로 중 적어도 하나는 상기 제2 스위치가 상기 용량성 부하에 에너지가 충전되어 있는 동안 턴-오프 상태를 유지하며, 상기 용량성 부하에 에너지가 방전되어 있는 동안 턴-온 상태를 유지하는 것을 특징으로 한다.
상기 이중 방전 모드 에너지 회수회로 및 상기 부스트 모드 에너지 회수회로 중 적어도 하나는 상기 제4 스위치를 턴-온시킨 후, 제2 스위치를 턴-오프 시켜 상기 용량성 부하를 충전시키는 것을 특징으로 한다.
상기 이중 방전 모드 에너지 회수회로 및 상기 부스트 모드 에너지 회수회로 중 적어도 하나는 상기 제1 스위치가 턴-오프 된 이후 상기 제3 스위치를 턴-온 시킴으로써 상기 용량성 부하에 저장된 에너지를 방전시키는 것을 특징으로 한다.
상기 이중 방전 모드 에너지 회수회로 및 상기 부스트 모드 에너지 회수회로 는 동일회로 인 것을 특징으로 한다.
본 발명의 실시 예에 따른 에너지 회수방법은 데이터 량에 따른 서브필드의 로드량을 검출하는 단계와; 상기 서브필드의 로드량의 검출결과에 따라 이중 방전 모드 에너지 회수회로와 부스트 모드 에너지 회수회로를 선택적으로 사용하는 것을 특징으로 한다.
상기 서브필드의 로드량이 기준값 이상일 경우 상기 이중 방전모드 에너지 회수회로를, 상기 서브필드의 로드량이 기준값 이하일 경우 상기 부스트 모드 에너지 회수회로를 선택하는 것을 특징으로 한다.
상기 서브필드의 로드량이 100% 대비 20 ~ 50% 이상일 경우 상기 에너지 회수장치가 상기 부스트 모드 에너지 회수회로로 동작하며, 상기 부하량 검출부는 상기 서브필드의 로드량이 100% 대비 20 ~ 50% 이상일 경우 상기 에너지 회수장치가 상기 이중 방전 에너지 회수회로로 동작하는 것을 특징으로 한다.
상기 이중 방전 모드 에너지 회수회로 및 상기 부스트 모드 에너지 회수회로 는 동일회로 인 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 4는 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 에너지 회수장치를 나타낸 도면이다.
도 4를 참조하면, 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널(Plasma Display Panel : 이하, "PDP"라 함)의 에너지 회수장치는 화상을 표시하는 데이터 양의 검출하여 데이터에 대응되는 서브필드의 로드(Load)량을 검출하는 부하량 검출부(50)와, 부하량 검출부(50)의 결과에 따라 이중 방전 모드(62) 및 부스트 모드(64)를 결정하여 실시하는 에너지 회수장치(60)를 구비한다.
부하량 검출부(50)는 한 프레임의 데이터량을 검출하여, 서브필드의 로드(Loda)량 예를 들면, 각 서브 필드에 공급되는 서스테인 펄스의 수 등을 검출한 이후, 기준 데이터량과 비교하여 서브필드의 로드량을 계산한다. 여기서, 기준 데이터량은 한 프레임의 데이터량이 최고 휘도를 표시할 경우의 서브필드의 개수를 기준으로 하거나, 일정시간 동안 표시되는 프레임의 데이터량을 평균한 평균값에 따른 서브필드의 개수를 기준으로 할 수 있다. 또한, 기준 데이터량은 특정 임계구간의 최대 및 최소 데이터량의 구간에 대비되는 서브필드의 개수를 기준으로 할 수 있다. 여기서, 서브필드의 로드량을 서브필드의 개수에 따라 설명하였으나, 각 픽셀이 표시하는 휘도 값 및 그에 따른 데이터 량 등 특정 화상을 구현하기 위해 사용되는 다양한 파라메터들이 서브필드의 로드량으로 산정수단으로 사용될 수 있다. 전술한 서브필드의 로드량 산정에 따라, 서브필드의 로드량이 기준에 대하여 20 ~ 50% 이상으로 검출될 경우, 에너지 회수장치(60)는 이중 방전모드(62) 에너지 회수회로로 동작하지 않게 된다. 이와는 반대로, 서브필드의 로드량이 기준에 대하여 20 ~ 50% 이하로 검출될 경우, 에너지 회수장치(60)는 이중 방전 모드(62) 에너지 회수회로로 동작하게 된다. 이를 위하여, 부하량 검출부(50)는 서브필드의 로드량의 검출이 기준 이상일 경우 예를 들면, "1"을, 서브필드의 로드량의 검출이 기준 이하일 경우 예를 들면, "0"을 출력하여 에너지 회수장치(60)의 출력을 제어하게 된다. 여기서, 부하량 검출부(50)의 출력에 따른 에너지 회수장치(60)의 제어는 일반적인 스위치 회로의 턴-온 및 턴-오프에 의해서도 제어가 가능하다.
에너지 회수장치(60)는 부하량 검출부(50)로부터 "1"이 수신될 경우, 에너지 회수장치(60)를 이중 방전 모드(62) 에너지 회수회로로 사용하게 된다. 이러한 에너지 회수장치(60)는 도 5에 도시된 바와 같이 PDP의 제1 전극(Y)과 제2 전극(Z) 사이에 형성되는 용량성 부하 즉, 등가적인 정전용량으로 표시되는 패널 커패시터(Cp)와, 제1 전극(Y) 및 제2 전극(Z) 사이에 접속되는 보조전원(Vs)과, 제1 전극(Y)과 보조전원(Vs) 사이의 제1 노드(N1)와, 제2 전극(Z)과 보조전원(Vs) 사이의 제2 노드(N2)와, 제1 전극(Y)과 제1 노드(N1) 사이에 접속되는 제1 스위치(Q1)와, 제1 전극(Y) 및 제2 노드(N1) 사이에 접속되는 제2 스위치(Q2)와, 제1 전극(Y)과 제2 노드(N2) 사이에 접속되는 보조커패시터(Cs)와, 제1 전극(Y)과 보조커패시터(Cs) 사이에 병렬로 접속되는 제1 및 제2 인덕터(L1, L2)와, 보조커패시터(Cs)와 제1 인덕터 사이에 접속되는 제3 스위치(Q3)와, 보조커패시터(Cs)와 제2 인덕터(L2) 사이에 접속되는 제4 스위치(Q4)와, 제3 스위치(Q3)와 제1 인덕터 사이에 역방향으로 접속된 제1 다이오드(D1)와, 제4 스위치(Q4)와 제2 인덕터 사이에 순방향으로 접속된 제2 다이오드(D2)와, 제1 노드(N1)와 제3 스위치(Q3) 및 제1 다이오드(D1) 간의 접점 사이에 접속되는 제3 다이오드(D3)와, 제2 노드(N2)와 제4 스위치(Q4) 및 제2 다이오드(D2) 간의 접점 사이에 접속되는 제4 다이오드(D4)를 구비한다.
이와 같은 구조를 가지는 본 발명의 실시 예에 따른 에너지 회수장치의 회수방법에 관하여 도 6에 도시된 구동파형을 참조하여 설명하기로 하자.
도 6은 본 발명의 실시 예에 따른 에너지 회수장치가 이중 방전회로로 동작하도록 하는 구동파형도를 나타낸 도면이다.
t0 기간 이전에는 제2 스위치(Q2)가 턴-온된다. 이에 따라, 도 7에 도시된 바와 같이 제1 전극(Y)과, 제2 스위치(Q2)와 제2 전극(Z) 및 패널 커패시터(Cp)들은 폐루프를 형성하여 패널 커패시터(Cp)의 전압을 일정하게 유지한다.
t0 기간에는 제2 스위치(Q2)는 턴-온상태를 유지하고 제4 스위치(Q4)가 턴-온된다. 따라서, 도 8에 도시된 바와 같이 보조전원(Vs)으로부터의 전원이 보조커패시터(Cs)와 제4 스위치(Q4)와 제2 다이오드(D2)와, 제2 인덕터(L2) 및 제2 스위치(Q2)로 형성된 루프에 공급되고, 결과적으로, 제2 인덕터(L2)에 에너지가 충전되게 된다.
t1 기간에는 제2 스위치(Q2)가 턴-오프되고, 제4 스위치(Q4)는 턴-온 상태를 유지한다. 제2 스위치(Q2)가 턴-오프됨에 따라, 도 9에 도시된 바와 같이 보조커패시터(Cs), 제4 스위치(Q4), 제2 다이오드(D2), 제2 인덕터(L2), 제1 전극(Y) 및 패널커패시터(Cp)로 형성된 루프가 형성된다. 이때, 제2 스위치(Q2)가 턴-온 상태에서 턴-오프 상태로 변화되면서 제2 인덕터(L2)에는 역기전력이 발생하여 제2 인덕터(L2)에 저장된 에너지의 극성이 반전되어 패널 커패시터(Cp)에 공급되게 된다.
t1 기간에서 t2 기간 사이에는 제2 인덕터(L2)에 저장된 에너지가 패널 커패시터(Cp)에 저장됨으로써, 제2 인덕터(L2)에 저장된 에너지는 감소함과 아울러 패널 커패시터(Cp)에 저장되는 에너지는 증가하여 서스테인 펄스 전압(Vs)을 유지하게 된다.
t2 기간에는 제3 스위치(Q3)가 턴-온된다. 제3 스위치(Q3)가 턴-온됨에따라 도 10에 도시된 바와 같이 보조커패시터(Cs), 제3 스위치(Q3), 제1 다이오드(D1), 제1 인덕터(L1) 및 패널커패시터(Cp)로 형성된 루프가 형성됨에 따라, 패널 커패시터(Cp)에 저장된 에너지가 루프를 따라 흐르게 됨으로써 패널 커패시터(Cp)의 에너지가 제1 인덕터(L1)에 공급된다. 따라서, 패널 커패시터(Cp)에 저장된 에너지는 감소하며, 제1 인덕터(L1)는 에너지가 충전된다.
t3 기간에는 제3 스위치(Q3)가 턴-오프되며, 제4 스위치(Q4)도 턴-오프된다. 제3 스위치(Q3)가 턴-오프 됨에 따라, 제1 인덕터(L1)에는 역기전력이 발생하여 저장된 에너지의 극성이 반전되게 된다. 이와 동시에, 제1 내지 제4 스위치(Q1 내지 Q4)가 모두 턴-오프 상태를 가지게 된다. 따라서, 도 11에 도시된 바와 같이 보조전원(Vs), 제3 다이오드(D3), 제1 다이오드(D1), 제1 인덕터(L1), 제1 전극(Y) 및 패널 커패시터(Cp)로 이루어진 루프가 형성되어 패널 커패시터(Cp)의 전압이 더 감소하게 됨과 아울러 패널 커패시터(Cp)의 에너지가 회수된다.
t4 기간에는 제1 스위치(Q1)가 턴-온된다. 따라서, 도 12에 도시된 바와 같이 보조전원(Vs)의 에너지는 패널 커패시터(Cp)에 공급됨으로 감소하던 패널 커패시터(Cp)의 에너지가 증가하여 서스테인 펄스 전압(Vs)을 유지하게 된다. 여기서, 제1 인덕터(L1)에 저장된 에너지는 감소하게 된다.
t5 기간에는 제1 스위치(Q1)가 턴-오프되고 제3 스위치(Q3)가 턴-온된다. 이에 따라, 도 13에 도시된 바와 같이 보조커패시터(Cs), 제3 스위치(Q3), 제1 다이오드(D1), 제1 인덕터(L1), 제1 전극(Y) 및 패널 커패시터(Cp)로 이루어진 루프가 형성된다. 이때, 제1 인덕터(L1)에는 패널 커패시터(Cp)의 전류성분이 충전되고, 보조커패시터(Cp)에는 패널 커패시터(Cp)의 전압성분이 회수되게 된다.
t5 기간부터 t6 기간이전 까지는 패널 커패시터(Cp)의 에너지가 점차적으로 감소함에 따라, 제1 인덕터(L1)의 에너지가 충전되었다가 방전되게 된다.
t6 기간에는 제2 스위치가 턴-온 된다. 이에 따라, 제1 전극(Y)과, 제2 스위치(Q2)와 제2 전극(Z) 및 패널 커패시터(Cp)들은 폐루프를 형성하여 패널 커패시터(Cp)의 전압은 일정하게 유지된다.
한편, 본 발명의 실시 예에 따른 에너지 회수장치(60)는 부하량 검출부(50)로부터 "0"이 수신될 경우, 에너지 회수장치(60)를 종래와 동일한 부스트 모드(64) 에너지 회수장치로 사용하게 된다. 이를 이중 방전 모드(62) 에너지 회수회로를 위한 구동파형과 비교하여 구체적으로 설명하면, 이중 방전 모드(62) 에너지 회수회로를 위한 구동파형에서 제3 스위치(Q3)의 턴-온시간을 제거함으로써 패널 커패시터(Cp)로부터 일차 방전이 발생하지 않도록 하여 종래와 동일한 서스테인 펄스를 공급 및 회수할 수 있게 된다. 또한, 본 발명의 실시 예에 따른 에너지 회수장치(60)는 부스트 모드(64) 에너지 회수장치 및 이중 방전 모드(62) 에너지 회수회로를 가지는 에너지 회수장치를 각각 별개로 구비하여 서브필드의 로드량에 따라 각 에너지 회수장치를 선택적으로 사용함으로써 목적을 달성할 수 있다.
이와 같은 구조를 가지는 본 발명의 실시 예에 따른 에너지 회수장치(60)는 서브필드의 로드량이 기준값 이상일 경우 일반적인 구동파형이 공급되어 에너지 회수장치(60)에 포함된 인덕터(L1, L2)들의 역기전력 및 인덕터(L1, L2)와 패널 커패시터(Cp)와의 공진회로를 이용한 부스트(Boost)모드로 동작하여 회수되는 전압을 서스테인펄스(Vs)/2로 유지하며, 패널 커패시터(Cp)로 에너지가 공급된 이후, 나머 지 전압은 보조전원(Vs)로 회수되게 되어 전력소모를 저감할 수 있게 된다. 또한, 부스트 모드로 동작하는 에너지 회수장치는 패널 커패시터(Cp)에 충방전되는 전압의 상승 및 하강시간이 빨라지게 되어 서스테인 펄스의 전압마진이 개선되며, 휘도가 상승되게 된다. 한편, 본 발명의 실시 예에 따른 에너지 회수장치(60)는 서브필드의 로드량이 기준값 이하일 경우 이중 방전회로로 동작함으로써 에너지 회수 효율을 상승시키게 되어, 결과적으로 전력소모를 최소화 할 수 있게 된다. 여기서, 종래의 이중 방전회로는 에너지 회수량이 많기 때문에 서브필드의 로드량이 클 경우, 즉 에너지 회수량이 많을 경우 에너지회수전압이 상승하여 에너지 회수효율을 저하되게 되는 반면에, 본 발명의 실시 예에 따른 이중방전회로는 서브필드의 로드량이 기준값 이하일 경우에만 동작하도록 함으로써 에너지 회수효율을 극대화 할 수 있다.
상술한 바와 같이, 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법은 서브필드의 로드량에 따라 이중방전모드 에너지 회수회로 및 부스트모드의 에너지 회수회로를 선택적으로 사용함으로써 서브필드의 로드량 변화에 따른 에너지 회수효율을 극대화시킬 수 있으며, 이중방전모드 에너지회로 및 부스트 모드의 에너지 회수회로가 가지는 장점들만을 취합하여 실시할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하 는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (14)

  1. 서브필드의 로드량에 따라 이중 방전모드 에너지 회수회로와 부스트 모드 에너지 회수회로를 선택적으로 사용하는 것을 특징으로 하는 에너지 회수장치.
  2. 제 1 항에 있어서,
    상기 에너지 회수장치는
    상기 서브필드의 로드량이 기준값 이상일 경우 상기 이중 방전모드 에너지 회수회로로,
    상기 서브필드의 로드량이 기준값 이하일 경우 상기 부스트 모드 에너지 회수회로로 동작하는 것을 특징으로 하는 에너지 회수장치.
  3. 제 1 항에 있어서,
    상기 서브필드의 로드량을 검출하는 부하량 검출부를 더 구비하고,
    상기 부하량 검출부는 상기 서브필드의 로드량이 100% 대비 20 ~ 50% 이상일 경우 상기 에너지 회수장치가 상기 부스트 모드 에너지 회수회로로 동작하도록 하는 "1"을 출력하며,
    상기 부하량 검출부는 상기 서브필드의 로드량이 100% 대비 20 ~ 50% 이상일 경우 상기 에너지 회수장치가 상기 이중 방전 에너지 회수회로로 동작하도록 하는 "0"을 출력하는 것을 특징으로 하는 에너지 회수장치.
  4. 제 1 항에 있어서,
    이중 방전모드 에너지 회수회로와 부스트 모드 에너지 회수회로 중 적어도 하나는
    제1 전극과 제2 전극 사이에 형성되는 용량성 부하와,
    상기 제1 전극 및 상기 제2 전극 사이에 접속되는 보조전원과,
    상기 제1 전극과 상기 보조전원 사이의 제1 노드와,
    상기 제2 전극과 상기 보조전원 사이의 제2 노드와,
    상기 제1 전극과 상기 제1 노드 사이에 접속되는 제1 스위치와,
    상기 제1 전극 및 상기 제2 노드 사이에 접속되는 제2 스위치와,
    상기 제1 전극과 상기 제2 노드 사이에 접속되는 보조커패시터와,
    상기 제1 전극과 상기 보조커패시터 사이에 병렬로 접속되는 제1 및 제2 인덕터와,
    상기 보조커패시터와 상기 제1 인덕터 사이에 접속되는 제3 스위치와,
    상기 보조커패시터와 상기 제2 인덕터 사이에 접속되는 제4 스위치와,
    상기 제3 스위치와 상기 제1 인덕터 사이에 역방향으로 접속된 제1 다이오드와,
    상기 제4 스위치와 상기 제2 인덕터 사이에 순방향으로 접속된 제2 다이오드와,
    상기 제1 노드와 상기 제3 스위치 및 제1 다이오드 간의 접점 사이에 접속되 는 제3 다이오드와,
    상기 제2 노드와 제4 스위치 및 제2 다이오드 간의 접점 사이에 접속되는 제4 다이오드를 구비하는 것을 특징으로 하는 에너지 회수장치.
  5. 제 4 항에 있어서,
    상기 이중 방전모드 에너지 회수회로는
    상기 제4 스위치를 턴-온 상태를 유지하는 기간 내에 상기 제3 스위치를 턴-온시킨 후 턴-오프 시키는 것을 특징으로 하는 에너지 회수장치.
  6. 제 4 항에 있어서,
    상기 이중 방전모드 에너지 회수회로는
    상기 제1 인덕터가 상기 용량성부하가 일정전압을 유지하는 동안 적어도 2회 충방전되는 것을 특징으로 하는 에너지 회수장치.
  7. 제 4 항에 있어서,
    상기 이중 방전모드 에너지 회수회로 및 상기 부스트 모드 에너지 회수회로 중 적어도 하나는
    상기 제2 스위치가 상기 용량성 부하에 에너지가 충전되어 있는 동안 턴-오프 상태를 유지하며, 상기 용량성 부하에 에너지가 방전되어 있는 동안 턴-온 상태를 유지하는 것을 특징으로 하는 에너지 회수장치.
  8. 제 4 항에 있어서,
    상기 이중 방전 모드 에너지 회수회로 및 상기 부스트 모드 에너지 회수회로 중 적어도 하나는
    상기 제4 스위치를 턴-온시킨 후, 제2 스위치를 턴-오프 시켜 상기 용량성 부하를 충전시키는 것을 특징으로 하는 에너지 회수장치.
  9. 제 4 항에 있어서,
    상기 이중 방전 모드 에너지 회수회로 및 상기 부스트 모드 에너지 회수회로 중 적어도 하나는
    상기 제1 스위치가 턴-오프 된 이후 상기 제3 스위치를 턴-온 시킴으로써 상기 용량성 부하에 저장된 에너지를 방전시키는 것을 특징으로 하는 에너지 회수장치.
  10. 제 1 항에 있어서,
    상기 이중 방전 모드 에너지 회수회로 및 상기 부스트 모드 에너지 회수회로 는 동일회로 인 것을 특징으로 하는 에너지 회수장치.
  11. 데이터 량에 따른 서브필드의 로드량을 검출하는 단계와;
    상기 서브필드의 로드량의 검출결과에 따라 이중 방전모드 에너지 회수회로 와 부스트 모드 에너지 회수회로를 선택적으로 사용하는 것을 특징으로 하는 에너지 회수방법.
  12. 제 11 항에 있어서,
    상기 서브필드의 로드량이 기준값 이상일 경우 상기 이중 방전모드 에너지 회수회로를,
    상기 서브필드의 로드량이 기준값 이하일 경우 상기 부스트 모드 에너지 회수회로를 선택하는 것을 특징으로 하는 에너지 회수방법.
  13. 제 11 항에 있어서,
    상기 서브필드의 로드량이 100% 대비 20 ~ 50% 이상일 경우 상기 에너지 회수장치가 상기 부스트 모드 에너지 회수회로로 동작하며,
    상기 부하량 검출부는 상기 서브필드의 로드량이 100% 대비 20 ~ 50% 이상일 경우 상기 에너지 회수장치가 상기 이중 방전 에너지 회수회로로 동작하는 것을 특징으로 하는 에너지 회수방법.
  14. 제 11 항에 있어서,
    상기 이중 방전 모드 에너지 회수회로 및 상기 부스트 모드 에너지 회수회로 는 동일회로 인 것을 특징으로 하는 에너지 회수방법.
KR1020050080880A 2005-08-31 2005-08-31 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법 KR100649725B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050080880A KR100649725B1 (ko) 2005-08-31 2005-08-31 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050080880A KR100649725B1 (ko) 2005-08-31 2005-08-31 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법

Publications (1)

Publication Number Publication Date
KR100649725B1 true KR100649725B1 (ko) 2006-11-27

Family

ID=37713534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050080880A KR100649725B1 (ko) 2005-08-31 2005-08-31 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법

Country Status (1)

Country Link
KR (1) KR100649725B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004325441A (ja) * 2003-04-25 2004-11-18 Rohm & Haas Electronic Materials Llc 分析方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004325441A (ja) * 2003-04-25 2004-11-18 Rohm & Haas Electronic Materials Llc 分析方法

Similar Documents

Publication Publication Date Title
JP4693625B2 (ja) プラズマ表示装置とその駆動方法
KR100538324B1 (ko) 플라즈마 디스플레이 패널의 전극 구동회로
US7692608B2 (en) Energy recovery circuit and energy recovering method using the same
KR100489274B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100503606B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100649725B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
US20050007310A1 (en) Apparatus and method for energy recovery
KR20040088944A (ko) 플라즈마 디스플레이 패널의 구동장치
US20070085769A1 (en) Energy recovery circuit for display panel and driving apparatus with the same
KR100505982B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR100475157B1 (ko) 플라즈마 디스플레이 패널
KR100480153B1 (ko) 에너지 회수능력을 갖는 서스테인 구동장치 및 방법
KR100640054B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100649724B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치
KR100539006B1 (ko) 에너지 회수장치 및 방법
KR100582201B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100641734B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100508244B1 (ko) 에너지 회수장치
KR100452690B1 (ko) 플라즈마 디스플레이 패널
KR100472357B1 (ko) 플라즈마 디스플레이 패널
KR100488451B1 (ko) 에너지 회수장치 및 이를 이용한 에너지 회수방법
KR100508247B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100625461B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 방법
KR20060036797A (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR20060056156A (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091029

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee