KR100480153B1 - 에너지 회수능력을 갖는 서스테인 구동장치 및 방법 - Google Patents
에너지 회수능력을 갖는 서스테인 구동장치 및 방법 Download PDFInfo
- Publication number
- KR100480153B1 KR100480153B1 KR10-2002-0027892A KR20020027892A KR100480153B1 KR 100480153 B1 KR100480153 B1 KR 100480153B1 KR 20020027892 A KR20020027892 A KR 20020027892A KR 100480153 B1 KR100480153 B1 KR 100480153B1
- Authority
- KR
- South Korea
- Prior art keywords
- node
- inductor
- voltage
- switches
- panel capacitor
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
- G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
본 발명은 부품수를 저감함과 아울러 전원부로부터 직접 구동전압을 공급받을 수 있도록 한 에너지 회수능력을 갖는 서스테인 구동장치에 관한 것이다.
이 서스테인 구동장치는 2 배의 서스테인전압(2Vs)이 공급되는 전원부의 양단 사이에 직렬로 접속되어 상기 2 배의 서스테인전압(2Vs)을 분압 충전하여 각각 서스테인전압(Vs)을 충전하는 제 1 및 제 2커패시터와; 제 1전극 및 제 2전극을 가지는 패널 커패시터와; 상기 제1 및 제 2커패시터 사이의 제 1노드와; 상기 패널 커패시터의 제 1전극에 접속되는 제 2노드, 상기 제 1노드와 상기 제 2노드 사이에 접속되는 인덕터와; 상기 전원부의 일측단자와 상기 제 2노드 사이에 접속되는 제 1스위치와; 상기 전원부의 타측단자와 상기 제 2노드 사이에 접속되는 제 2스위치와; 상기 제 1노드와 상기 패널 커패시터의 제 2전극 사이에 병렬로 접속되는 제 3 및 제 4스위치를 구비한다. 상기 패널 커패시터는 상기 제 1 및 제 4스위치들이 온 상태에서 오프상태로 변한 후에 상기 인덕터에 충전된 전류를 이용한 역전압으로 정극성의 서스테인전압(Vs)을 충전하고 상기 제 2 및 제 3스위치들이 온 상태에서 오프 상태로 변한 후에 부극성의 서스테인전압(-Vs)을 충전한다.
Description
본 발명은 에너지 회수능력을 갖는 서스테인 구동장치 및 방법에 관한 것으로 특히, 부품수를 저감함과 아울러 역율계산부로부터 직접 구동전압을 공급받을 수 있도록 한 에너지 회수능력을 갖는 서스테인 구동장치 및 방법에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판표시장치는 액정표시장치(Liquid Crystal Display : LCD), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 일렉트로 루미네센스(Electro-Luminescence : EL) 표시장치 등이 있다.
이중 PDP는 기체방전을 이용한 표시소자로서 대형패널의 제작이 용이하다는 장점이 있다. PDP로는 도 1에 도시된 바와 같이 3전극을 구비하고 교류전압에 의해 구동되는 3전극 교류 면방전형 PDP가 대표적이다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 제 1전극(12Y) 및 제 2전극(12Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다.
제 1전극(12Y)과 제 2전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전층(14)과 보호막(16)이 적층된다. 상부 유전층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전층(22) 및 격벽(24)이 형성되며, 하부 유전층(22)과 격벽(24) 표면에는 형광체(26)가 도포된다. 어드레스전극(20X)은 제 1전극(12Y) 및 제 2전극(12Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다.
형광체(26)는 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하판과 격벽 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.
이러한 3전극 교류 면방전형 PDP는 다수개의 서브필드로 분리되어 구동되고, 각 서브필드기간에는 비디오 데이터의 가중치에 비례시킨 횟수의 발광이 진행됨으로써 계조표시가 행해지게 된다. 서브필드(SF1 내지 SF12)는 다시 리셋 기간, 어드레스 기간, 서스테인 기간 및 소거기간으로 분할되어 구동된다.
여기서, 리셋기간은 방전셀에 균일한 벽전하를 형성하는 기간이고, 어드레스기간은 비디오데이터의 논리값에 따라 선택적인 어드레스방전이 발생하게 하는 기간이며, 서스테인 기간은 상기 어드레스방전이 발생된 방전셀에서 방전이 유지되게 하는 기간이다. 소거기간은 서스테인 기간에 발생된 서스테인 방전을 소거하는 기간이다.
이와 같이 구동되는 교류 면방전 PDP의 어드레스 방전 및 서스테인 방전에는 수백 볼트 이상의 고압이 필요하게 된다. 따라서, 어드레스 방전 및 서스테인 방전에 필요한 구동전력을 최소화하기 위하여 에너지 회수장치가 이용된다. 에너지 회수장치는 제 1전극(12Y) 및 제 2전극(12Z) 사이의 전압을 회수하여 다음 방전시의 구동전압으로 회수된 전압을 이용한다.
도 2는 서스테인 방전 전압을 회수하기 위하여 설치되는 에너지 회수장치를 나타내는 도면이다.
도 2를 참조하면, 종래의 에너지 회수장치(30,32)는 패널 커패시터(Cp)를 사이에 두고 서로 대칭적으로 설치된다. 여기서, 패널 커패시터(Cp)는 제 1전극(Y)과 제 2전극(Z) 사이에 형성되는 정전용량을 등가적으로 나타낸 것이다. 제 1에너지 회수장치(30)는 제 1전극(Y)에 서스테인펄스를 공급한다. 제 2에너지 회수장치(32)는 제 1에너지 회수장치(30)와 교번되게 동작하면서 제 2전극(Z)에 서스테인펄스를 공급한다.
종래의 에너지 회수장치(30,32)의 구성을 제 1에너지 회수장치(30)를 참조하여 설명하기로 한다. 제 1에너지 회수장치(30)는 패널 커패시터(Cp)와 소스 커패시터(Cs) 사이에 접속된 인덕터(L)와, 소스 커패시터(Cs)와 인덕터(L) 사이에 병렬로 접속된 제 1 및 제 3 스위치(S1,S3)와, 패널 커패시터(Cp)와 인덕터(L) 사이에 병렬로 접속된 제 2 및 제 4 스위치(S2,S4)를 구비한다.
제 2 스위치(S2)는 서스테인 전압원(Vs)에 접속되고, 제 4 스위치(S4)는 기저전압원(GND)에 접속된다. 소스 커패시터(Cs)는 서스테인 방전시 패널 커패시터(Cp)에 충전되는 전압을 회수하여 충전함과 아울러 충전된 전압을 패널 커패시터(Cp)에 재공급한다. 소스 커패시터(Cs)에는 서스테인 전압원(Vs)의 절반값에 해당하는 Vs/2의 전압이 충전된다. 인덕터(L)는 패널 커패시터(Cp)와 함께 공진회로를 형성한다. 제 1 내지 제 4 스위치(S1내지S4)는 전류의 흐름을 제어한다.
한편, 제 1및 제 2스위치(S1,S2)와 인덕터(L)의 사이에는 각각 설치된 제 5 및 제 6 다이오드(D5,D6)는 전류가 역방향으로 흐르는 것을 방지한다.
도 3은 제 1에너지 회수장치 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도이다.
T1 기간 이전에 패널 커패시터(Cp)에는 0 볼트의 전압이 충전됨과 아울러 소스 커패시터(Cs)에는 Vs/2의 전압이 충전되어 있다고 가정하여 동작과정을 상세히 설명하기로 한다.
T1 기간에는 제 1 스위치(S1)가 턴-온(Turn-on)되어 소스 커패시터(Cs)로부터 제 1 스위치(S1), 인덕터(L) 및 패널 커패시터(Cp)로 이어지는 전류 패스가 형성된다. 전류패스가 형성되면 소스 커패시터(Cs)에 충전된 Vs/2의 전압은 패널 커패시터(Cp)로 공급된다. 이때, 인턱터(L)와 패널 커패시터(Cp)가 직렬 공진회로를 형성하기 때문에 패널 커패시터(Cp)에는 소스 커패시터(Cs) 전압의 두배인 Vs 전압이 충전된다.
T2 기간에는 제 2스위치(S2)가 턴-온된다. 제 2스위치(S2)가 턴-온되면 서스테인 전압원(Vs)의 전압이 제 1전극(Y)에 공급된다. 제 1전극(Y)에 공급되는 서스테인 전압원(Vs)의 전압은 패널 커패시터(Cp)의 전압이 서스테인 전압원(Vs) 이하로 떨어지는 것을 방지하여 서스테인 방전이 정상적으로 일어나도록 한다. 한편, 패널 커패시터(Cp)의 전압은 T1기간에 Vs까지 상승하였기 때문에 서스테인 방전을 일으키기 위해 외부에서 공급해 주는 구동전력은 최소화된다.
T3 기간에는 제 1 스위치(S1)가 턴-오프(Turn-off)된다. 이때, 제 1전극(Y)은 T3의 기간동안 서스테인 전압원(Vs)의 전압을 유지한다. T4 기간에는 제 2 스위치(S2)가 턴-오프됨과 아울러 제 3 스위치(S3)가 턴-온된다. 제 3 스위치(S3)가 턴-온되면 패널 커패시터(Cp)로부터 인덕터(L) 및 제 3 스위치(S3)를 통해 소스 커패시터(Cs)로 이어지는 전류 패스가 형성되어 패널 커패시터(Cp)에 충전된 전압이 소스 커패시터(Cs)로 회수된다. 이때, 소스 커패시터(Cs)에는 Vs/2의 전압이 충전된다.
T5 기간에는 제 3스위치(S3)가 턴-오프됨과 아울러 제 4스위치(S4)가 턴-온된다. 제 4스위치(S4)가 턴-온되면 패널 커패시터(Cp)와 기저전압원(GND)간의 전류패스가 형성되어 패널 커패시터(Cp)의 전압이 0볼트로 하강한다. T6 기간에는 T5 상태를 일정 시간동안 유지한다. 실제로, 제 1전극(Y) 및 제 2전극(Z)에 공급되는 교류 구동펄스는 T1 내지 T6 기간이 주기적으로 반복되면서 얻어지게 된다.
한편, 제 2에너지 회수장치(32)는 도 4와 같이 제 1에너지 회수장치(30)와 교번적으로 동작하면서 패널 커패시터(Cp)에 구동전압을 공급하게 된다. 따라서, 패널 커패서터(Cp)에는 도 4와 같이 서로 반대 극성을 가지는 서스테인 펄스전압(Vs)이 공급되게 된다. 이와 같이 패널 커패시터(Cp)에 서로 반대 극성을 가지는 서스테인 펄스전압(Vs)이 공급됨으로써 방전셀들에서 서스테인 방전이 일어나게 된다.
하지만, 이와 같은 종래의 에너지 회수장치(30,32)들은 제 1전극(Y) 측에 설치된 제 1에너지 회수장치(30) 및 제 2전극(Z) 측에 설치된 제 2에너지 회수장치(32)가 각각 동작함으로써 많은 회로부품들(스위칭소자등)이 필요하게 되고, 이에 따라 제조비용이 상승되는 문제점이 있다. 아울러, 종래의 에너지 회수장치(30,32)들은 외부로부터 서스테인전압(Vs)을 공급받아 동작하게 된다. 하지만, 도 5에 도시된 바와 같이 역율개선부(34)에서는 약 2Vs의 전압이 생성되기 때문에 역율개선부(34)와 에너지 회수장치(30,32) 사이에 DC/DC 컨버터(36)가 추가로 설치되게 된다. 다시 말하여, 종래의 에너지 회수장치에는 역율개선부(34)에서 공급되는 약 2Vs의 전압을 Vs의 전압으로 변환시키기 위한 DC/DC 컨버터(36)가 추가로 설치되는 문제점이 있다.
따라서, 본 발명의 목적은 부품수를 저감함과 아울러 전원부로부터 직접 구동전압을 공급받을 수 있도록 한 에너지 회수능력을 갖는 서스테인 구동장치 및 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 서스테인 구동장치는 2 배의 서스테인전압(2Vs)이 공급되는 전원부의 양단 사이에 직렬로 접속되어 상기 2 배의 서스테인전압(2Vs)을 분압 충전하여 각각 서스테인전압(Vs)을 충전하는 제 1 및 제 2커패시터와; 제 1전극 및 제 2전극을 가지는 패널 커패시터와; 상기 제1 및 제 2커패시터 사이의 제 1노드와; 상기 패널 커패시터의 제 1전극에 접속되는 제 2노드, 상기 제 1노드와 상기 제 2노드 사이에 접속되는 인덕터와; 상기 전원부의 일측단자와 상기 제 2노드 사이에 접속되는 제 1스위치와; 상기 전원부의 타측단자와 상기 제 2노드 사이에 접속되는 제 2스위치와; 상기 제 1노드와 상기 패널 커패시터의 제 2전극 사이에 병렬로 접속되는 제 3 및 제 4스위치를 구비한다. 상기 패널 커패시터는 상기 제 1 및 제 4스위치들이 온 상태에서 오프상태로 변한 후에 상기 인덕터에 충전된 전류를 이용한 역전압으로 정극성의 서스테인전압(Vs)을 충전하고 상기 제 2 및 제 3스위치들이 온 상태에서 오프 상태로 변한 후에 부극성의 서스테인전압(-Vs)을 충전한다. 상기 제 1 및 제 4스위치들이 온 상태일 때 상기 제 1커패시터, 상기 제 1스위치, 상기 인덕터를 포함하는 폐루프가 형성된다. 상기 제 1 및 제 4스위치들이 턴온되면 상기 제 2노드로부터 상기 제 1노드 쪽으로 흐르는 전류가 상기 인덕터에 공급된다. 상기 제 2 및 제 3스위치들이 온 상태일 때 상기 제 2커패시터, 제 1스위치 및 인덕터는 폐루프가 형성된다. 상기 제 2 및 제 3스위치들이 턴온되면 상기 제 1노드로부터 상기 제 2노드 쪽으로 흐르는 전류가 상기 인덕터에 공급된다. 본 발명의 실시예에 따른 서스테인 구동방법은 상기 서스테인 구동장치에 있어서, 상기 제 1 및 제 4스위치들을 턴-온시켜 상기 제 2노드로부터 상기 제 1노드 쪽으로 흐르는 전류를 상기 인덕터에 공급하여 상기 인덕터를 충전시키는 단계와; 상기 제 1 및 제 4스위치들을 턴-오프시켜 상기 인덕터에 제 1역전압이 유기되게 하고 상기 제 1역전압을 이용하여 상기 패널 커패시터에 정극성의 서스테인전압(Vs)을 충전시키는 단계와; 상기 제 2 및 제 3스위치들을 턴-온시켜 상기 제 1노드로부터 상기 제 2노드 쪽으로 흐르는 전류를 상기 인덕터에 공급하여 상기 인덕터를 충전시키는 단계와; 상기 제 2 및 제 3스위치들을 턴-오프시켜 상기 인덕터에 제 2역전압이 유기되게 하고 상기 제 2역전압을 이용하여 상기 패널 커패시터에 부극성의 서스테인전압(-Vs)을 충전시키는 단계를 포함한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 6 내지 도 13을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 6은 본 발명의 실시예에 의한 에너지 회수능력을 갖는 서스테인 구동장치 를 나타내는 도면이다.
도 6을 참조하면, 본 발명의 실시예에 의한 에너지 회수능력을 갖는 서스테인 구동장치(38,40)는 패널 커패시터(Cp)를 사이에 두고 서로 상이하게 설치된다. 여기서, 패널 커패시터(Cp)는 제 1전극(Y)과 제 2전극(Z) 사이에 형성되는 정전용량을 등가적으로 나타낸 것이다. 제 1 및 제 2서스테인 구동장치(38,40)는 전기적으로 접속되어 패널 커패시터(Cp)에 교번적으로 서스테인펄스를 공급한다.
제 1서스테인 구동장치(38)는 제 1 및 제 2커패시터(CS1,CS2)와, 제 1 및 제 2커패시터(CS1,CS2) 사이에 위치하는 제 1노드점(N1)과, 제 1노드점(N1)과 패널 커패시터(Cp) 사이에 설치되는 인덕터(L)와, 인덕터(L)와 패널 커패시터(Cp) 사이에 병렬로 설치되는 제 1 및 제 2스위치(S1,S2)를 구비한다.
제 2서스테인 구동장치(40)는 패널 커패시터(Cp)의 제2 전극(Z)과 제 1노드점(N1) 사이에 병렬로 설치되는 제 3 및 제 4스위치(S3,S4)를 구비한다.
이와 같은 본 발명의 제 1서스테인 구동장치(38) 및 제 2서스테인 구동장치(40)에 포함되는 회로부품들은 도 2에 도시된 종래의 에너지 회수장치들(30,32) 보다 그 수가 감소되게 된다.
제 1 및 제 2커패시터(CS1,CS2)는 도시되지 않은 전원회로의 역율개선부의 양 출력단자에 직접 접속된다. 이와 같은 제 1 및 제 2소스 커패시터(CS1,CS2)는 역율개선부로부터 약 2Vs의 전압을 공급받는다. 따라서, 제 1 및 제 2소스 커패시터(CS1,CS2)에는 각각 Vs의 전압이 충전된다.
제 1 및 제 2스위치(S1,S2)는 제 1 및 제 2커패시터(CS1,CS2)에 병렬로 접속된다. 제 3스위치(S3)는 패널 커패시터(Cp)의 Z측과 제 1노드점(N1) 사이에 접속된다. 제 4스위치(S4)는 패널 커패시터(Cp)의 Z측과 제 1노드점(N1) 사이에 접속된다. 인덕터(L)는 제 1노드점(N1)과 제 2노드점(N2)에 접속된다. 제 2노드점(N2)은 제 1 및 제 2스위치(S1,S2)에 공통으로 접속됨과 아울러 패널 커패시터(Cp)의 Y측에 접속된다. 한편, 제 1 내지 제 4스위치(S1 내지 S4)는 각각의 스위치(S1 내지 S4)에 병렬로 접속된 내부 다이오드(D1 내지 D4)을 구비한다.
스위치들(S1 내지 S4)은 반도체 스위치 소자 예를 들면, MOS FET, IGBT, SCR, BJT 등의 반도체 스위치 소자로 사용된다.
제 1스위치(S1)는 턴-온 상태에서 제 1커패시터(CS1)의 일측단자(+)로부터 제 1스위치(S1) 및 인덕터(L)를 경유하여 제 1커패시터(CS1)의 타측단자(-)로 이어지는 전류 폐루프를 형성하게 된다. 이 폐루프에서 제 1커패시터(CS1)로부터 방전되는 전하에 의해 인덕터(L)에는 전류가 축적된다. 제 1스위치(S1)가 턴-오프될 때, 인덕터(L)에는 축전된 전류에 의해 역전압이 유기된다. 따라서, 제 1노드(N1)에는 패널 커패시터(Cp) 상의 전압과 인덕터(L) 상의 전압이 더해진 승압전압이 나타나게 된다.
제 2스위치(S2)는 턴-온 상태에서 제 2커패시터(CS2)의 일측단자(+)로부터 인덕터(L) 및 제 2스위치(S2)를 경유하여 제 2커패시터(CS2)의 타측단자(-)로 이어지는 전류 폐루프를 형성하게 된다. 이 폐루프에서 제 2커패시터(CS2)로부터 방전된 전하에 의해 인덕터(L)에는 전류가 축적된다. 이때, 제 2커패시터(CS2)로부터 인덕터(L)로 이어지는 전류의 공급방향은 제 1스위치(S2)가 턴-온되었을 때의 반대방향이 된다. 제 2스위치(S2)가 턴-오프될 때, 인덕터(L)에는 축적된 전류에 의해 역전압이 유기된다. 따라서, 제 2노드(N2)에는 패널 커패시터(Cp) 상의 전압과 인덕터(L) 상의 전압이 더해진 승압전압이 나타나게 된다.
도 7은 도 6에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터에 인가되는 전압을 나타내는 타이밍도 및 파형도이다.
도 7을 참조하면, 먼저 외부의 전압으로부터 공급되는 2Vs의 전압에 의하여 제 1 및 제 2커패시터(CS1,CS2)에는 각각 Vs의 전압이 충전된다. 이후, T1기간에 제 1 및 제 4스위치(S1,S4)가 턴-온된다. 제 1 및 제 4스위치(S1,S4)가 턴-온되면 제 1커패시터(CS1)에 충전된 전류가 제 1커패시터(CS1)의 정극성단자(+), 제 1스위치(S1), 패널 커패시터(Cp), 제 4스위치(S4) 및 제 1커패시터(CS1)의 부극성단자(-)로 흐르게 된다.
이와 같이 제 1커패시터(CS1)로부터의 전류가 패널 커패시터(Cp)로 공급되면 패널 커패시터(Cp)에 Vs의 전압이 충전된다. 이때, 패널 커패시터(Cp)는 도 8과 같이 Y측단자(+)가 정극성을 가짐과 아울러 Z측단자(-)가 부극성을 갖는다. 한편, 패널 커패시터(Cp)에 Vs이 전압이 충전되면, 즉 패널 커패시터(Cp)가 제 1커패시터(CS1)와 동일한 전위를 갖게되면 제 1커패시터(CS1)로부터의 전류는 패널 커패시터(Cp)로 공급되지 못한다.
따라서, 제 1커패시터(CS1)로부터의 전류는 제 1커패시터(CS1)의 정극성단자(+), 제 1스위치(S1), 인덕터(L) 및 제 1커패시터(CS1)의 부극성단자(-)로 공급된다. 즉, 패널 커패시터(Cp)에 Vs의 전압이 충전되었을 때 제 1커패시터(CS1), 제 1스위치(S1) 및 인덕터(L)에 의해 형성된 폐루프로 제 1커패시터(CS1)의 전류가 공급된다. 이 기간 동안, 제 1커패시터(CS1)로부터 방전되는 전하에 의해 인덕터(L)는 전류를 충전한다. 따라서, 이 기간동안 인덕터(L)의 전류(iL)는 증가하게 된다. 이때, 인덕터(L) 양단간의 전압은 제 1커패시터(CS1)의 전압(Vs)과 동일하다. 한편, 인덕터(L)는 도 9와 같이 제 2노드점(N2)과 접속된 단자가 정극성(+)을 갖고, 제 1노드점(N1)과 접속된 단자가 부극성(-)을 갖는다.
T2 기간에는 제 1 및 제 4스위치(S1,S4)가 턴-오프된다. 제 1 및 제 4스위치(S1,S4)가 턴-오프되면 도 10과 같이 인덕터(L)의 극성이 반전되게 된다. 즉, 제 1 및 제 4스위치(S1,S4)가 턴-오프될 때 인덕터(L)에는 역전압이 유기된다. 또한, 제 1 및 제 4스위치(S1,S4)가 턴-오프되면 패널 커패시터(Cp)의 Y측단자(+), 인덕터(L), 제 4스위치 내부 다이오드(D4), 패널 커패시터(Cp)의 Z측단자(-)로 전류가 흐른다. 결국, 패널 커패시터(Cp)에 충전된 전압과 인덕터(L)에 유기된 역전압이 더해져 패널 커패시터(Cp)가 충전된다. 이때, 패널 커패시터(Cp)와 인덕터(L)의 공진에 의하여 패널 커패시터(Cp)에 -Vs의 전압이 충전된다. 아울러, 패널 커패시터(Cp)는 도 11과 같이 Y측단자(-)가 부극성 및 Z측단자(+)가 정극성을 갖는다.
패널 커패시터(Cp)에 -Vs의 전압이 충전된 후 T3 기간에 제 2 및 제 3스위치(S2,S3)가 턴-온된다. 제 2 및 제 3스위치(S2,S3)가 턴-온되면 제 2커패시터(CS2)의 정극성단자(+), 제 3스위치(S3), 패널 커패시터(Cp), 제 2스위치(S2) 및 제 2커패시터(CS2)의 부극성단자(-)로 전류가 흐르게된다. 여기서, T2 기간에 패널 커패시터(Cp)에 -Vs의 전압이 충전되었다면 패널 커패시터(Cp)에는 전류가 흐르지 않는다. 하지만, T2기간에서 회로소자들 자체에서 소비되는 전류에 의하여 T2 기간에 정확히 -Vs의 전압이 충전되지 못한다. 따라서, T3 기간에 패널 커패시터(Cp)에 전류를 공급하여 -Vs의 전압이 유지되게 한다.
한편, 패널 커패시터(Cp)에 -Vs의 전압이 충전되면 제 2커패시터(CS2)로부터의 전류는 패널 커패시터(Cp)로 공급되지 못한다. 따라서, 제 2커패시터(CS2)로부터의 전류는 제 2커패시터(CS2)의 정극성단자(+), 인덕터(L), 제 2스위치(S2) 및 제 2커패시터(CS2)의 부극성단자(-)로 공급된다. 즉, 패널 커패시터(Cp)에 -Vs의 전압이 충전되었을 때 제 2커패시터(CS2), 인덕터(L) 및 제 2스위치(S2)에 의해 형성된 폐루프로 제 2커패시터(CS2)의 전류가 공급된다. 이 기간 동안, 제 2커패시터(CS2)로부터 방전되는 전하에 의해 인덕터(L)는 전류를 충전한다. 따라서, 이 기간동안 인덕터(L)의 전류(iL)는 증가하게 된다. 이때, 인덕터(L) 양단간의 전압은 제 2커패시터(CS2)의 전압(Vs)과 동일하다. 한편, 인덕터(L)는 도 12와 같이 제 2노드점(N2)과 접속된 단자가 부극성(-)을 갖고, 제 1노드점(N1)과 접속된 단자가 정극성(+)을 갖는다.
이후, T4기간에 제 2 및 제 3스위치(S2,S3)가 턴-오프된다. 제 2 및 제 3스위치(S2,S3)가 턴-오프되면 도 13과 같이 인덕터(L)의 극성이 반전되게 된다. 즉, 제 2 및 제 3스위치(S2,S3)가 턴-오프될 때 인덕터(L)에는 역전압이 유기된다. 또한, 제 2 및 제 3스위치(S2,S3)가 턴-오프되면 패널 커패시터(Cp)의 Z측단자(+), 제 3스위치 내부 다이오드(D3), 인덕터(L) 및 패널 커패시터(Cp)의 Y측단자(-)로 전류가 흐른다. 결국, 패널 커패시터(Cp)에 충전된 전압과 인덕터(L)에 유기된 역전압이 더해져 패널 커패시터(Cp)가 충전된다. 이때, 패널 커패시터(Cp)와 인덕터(L)의 공진에 의하여 패널 커패시터(Cp)에 Vs의 전압이 충전된다. 따라서, 패널 커패시터(Cp)는 도 8과 같이 Y측단자(+)가 정극성 및 Z측단자(-)가 부극성을 갖는다.
이후, T1 기간에 제 1 및 제 4스위치(S1,S4)가 턴-온된다. 제 1 및 제 4스위치(S1,S4)가 턴-온되면 패널 커패시터(Cp)에 Vs의 전압이 충전됨과 아울러 인덕터(L)에 전류가 충전된다. 실제로, 제 1전극(Y) 및 제 2전극(Z)에 공급되는 교류 구동펄스는 T1 내지 T4의 기간이 주기적으로 반복되면서 얻어지게 된다.
상술한 바와 같이, 본 발명에 따른 에너지 회수능력을 갖는 서스테인 구동장치 및 방법에 의하면 제 1전극측에 형성된 제 1서스테인 구동장치 및 제 2전극측에 형성된 제 2서스테인 구동장치를 전기적으로 접속하여 필요한 스위치의 수를 줄이게 되며, 종래의 서스테인 구동장치에 비하여 스위치소자가 줄어드는 만큼 스위칭 손실 에너지를 줄일 수 있게 된다. 아울러, 본 발명의 서스테인 구동장치는 전원부로부터 공급되는 2Vs의 전압을 이용하여 동작함으로써 DC/DC 컨버터가 추가되지 않는다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널을 나타내는 사시도.
도 2는 종래의 에너지 회수장치를 나타내는 회로도.
도 3은 도 2에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도.
도 4는 도 2에 도시된 에너지 회수장치에 의하여 패널 커패시터에 인가되는 전압을 나타내는 파형도.
도 5는 종래의 에너지 회수장치에 전압을 공급하기 위한 구동장치를 나타내는 블록도.
도 6은 본 발명의 실시예에 의한 서스테인 구동장치를 나타내는 회로도.
도 7은 도 6에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도.
도 8은 도 6에 도시된 패널 커패시터에 충전된 전압의 극성을 나타내는 회로도.
도 9는 도 6에 도시된 인덕터에 전류가 제 1방향으로 공급되었을 때의 극성을 나타내는 회로도.
도 10은 도 9에 도시된 인덕터에 전류가 차단되었을 때의 극성을 나타내는 회로도.
도 11은 도 10에 도시된 인덕터 및 패널 커패시터의 전압에 의해 충전된 패널 커패시터의 극성을 나타내는 회로도.
도 12는 도 11에 도시된 인덕터에 전류가 제 2방향으로 공급되었을 때의 극성을 나타내는 회로도.
도 13은 도 12에 도시된 인덕터에 전류가 차단되었을 때의 극성을 나타내는 회로도.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 상부기판 12Y : 제 1전극
12Z : 제 2전극 14,22 : 유전체층
16 : 보호막 18 : 하부기판
20X : 어드레스전극 24 : 격벽
26 : 형광체층 30,32 : 에너지 회수장치
38,40 : 서스테인 구동장치 34 : 역율계산부
36 : DC/DC 컨버터
Claims (15)
- 2 배의 서스테인전압(2Vs)이 공급되는 전원부의 양단 사이에 직렬로 접속되어 상기 2 배의 서스테인전압(2Vs)을 분압 충전하여 각각 서스테인전압(Vs)을 충전하는 제 1 및 제 2커패시터와;제 1전극 및 제 2전극을 가지는 패널 커패시터와;상기 제1 및 제 2커패시터 사이의 제 1노드와;상기 패널 커패시터의 제 1전극에 접속되는 제 2노드, 상기 제 1노드와 상기 제 2노드 사이에 접속되는 인덕터와;상기 전원부의 일측단자와 상기 제 2노드 사이에 접속되는 제 1스위치와;상기 전원부의 타측단자와 상기 제 2노드 사이에 접속되는 제 2스위치와;상기 제 1노드와 상기 패널 커패시터의 제 2전극 사이에 병렬로 접속되는 제 3 및 제 4스위치를 구비하고;상기 패널 커패시터는 상기 제 1 및 제 4스위치들이 온 상태에서 오프상태로 변한 후에 상기 인덕터에 충전된 전류를 이용한 역전압으로 정극성의 서스테인전압(Vs)을 충전하고 상기 제 2 및 제 3스위치들이 온 상태에서 오프 상태로 변한 후에 부극성의 서스테인전압(-Vs)을 충전하는 것을 특징으로 하는 에너지 회수능력을 갖는 서스테인 구동장치.
- 삭제
- 삭제
- 제 1 항에 있어서,상기 제 1 및 제 4스위치들이 온 상태일 때 상기 제 1커패시터, 상기 제 1스위치, 상기 인덕터를 포함하는 폐루프가 형성되는 것을 특징으로 하는 에너지 회수능력을 갖는 서스테인 구동장치.
- 삭제
- 삭제
- 제 1 항에 있어서,상기 제 1 및 제 4스위치들이 턴온되면 상기 제 2노드로부터 상기 제 1노드 쪽으로 흐르는 전류가 상기 인덕터에 공급되는 것을 특징으로 하는 에너지 회수능력을 갖는 서스테인 구동장치.
- 삭제
- 제 1 항에 있어서,상기 제 2 및 제 3스위치들이 온 상태일 때 상기 제 2커패시터, 제 1스위치 및 인덕터는 폐루프가 형성되는 것을 특징으로 하는 에너지 회수능력을 갖는 서스테인 구동장치.
- 삭제
- 삭제
- 제 1 항에 있어서,상기 제 2 및 제 3스위치들이 턴온되면 상기 제 1노드로부터 상기 제 2노드 쪽으로 흐르는 전류가 상기 인덕터에 공급되는 것을 특징으로 하는 에너지 회수능력을 갖는 서스테인 구동장치.
- 2 배의 서스테인전압(2Vs)이 공급되는 전원부의 양단 사이에 직렬로 접속되어 상기 2 배의 서스테인전압(2Vs)을 분압 충전하여 각각 서스테인전압(Vs)을 충전하는 제 1 및 제 2커패시터, 제 1전극 및 제 2전극을 가지는 패널 커패시터, 상기 제1 및 제 2커패시터 사이의 제 1노드, 상기 패널 커패시터의 제 1전극에 접속되는 제 2노드, 상기 제 1노드와 상기 제 2노드 사이에 접속되는 인덕터, 상기 전원부의 일측단자와 상기 제 2노드 사이에 접속되는 제 1스위치, 상기 전원부의 타측단자와 상기 제 2노드 사이에 접속되는 제 2스위치, 상기 제 1노드와 상기 패널 커패시터의 제 2전극 사이에 병렬로 접속되는 제 3 및 제 4스위치를 구비하는 서스테인 구동장치를 이용한 구동방법에 있어서,상기 제 1 및 제 4스위치들을 턴-온시켜 상기 제 2노드로부터 상기 제 1노드 쪽으로 흐르는 전류를 상기 인덕터에 공급하여 상기 인덕터를 충전시키는 단계와;상기 제 1 및 제 4스위치들을 턴-오프시켜 상기 인덕터에 제 1역전압이 유기되게 하고 상기 제 1역전압을 이용하여 상기 패널 커패시터에 정극성의 서스테인전압(Vs)을 충전시키는 단계와;상기 제 2 및 제 3스위치들을 턴-온시켜 상기 제 1노드로부터 상기 제 2노드 쪽으로 흐르는 전류를 상기 인덕터에 공급하여 상기 인덕터를 충전시키는 단계와;상기 제 2 및 제 3스위치들을 턴-오프시켜 상기 인덕터에 제 2역전압이 유기되게 하고 상기 제 2역전압을 이용하여 상기 패널 커패시터에 부극성의 서스테인전압(-Vs)을 충전시키는 단계를 포함하는 것을 특징으로 하는 에너지 회수능력을 갖는 서스테인 구동방법.
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0027892A KR100480153B1 (ko) | 2002-05-20 | 2002-05-20 | 에너지 회수능력을 갖는 서스테인 구동장치 및 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0027892A KR100480153B1 (ko) | 2002-05-20 | 2002-05-20 | 에너지 회수능력을 갖는 서스테인 구동장치 및 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030089957A KR20030089957A (ko) | 2003-11-28 |
| KR100480153B1 true KR100480153B1 (ko) | 2005-04-06 |
Family
ID=32383594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0027892A KR100480153B1 (ko) | 2002-05-20 | 2002-05-20 | 에너지 회수능력을 갖는 서스테인 구동장치 및 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100480153B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100488451B1 (ko) * | 2002-10-31 | 2005-05-11 | 엘지전자 주식회사 | 에너지 회수장치 및 이를 이용한 에너지 회수방법 |
| KR100918046B1 (ko) * | 2006-09-20 | 2009-09-18 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법 |
| KR100811550B1 (ko) * | 2006-09-29 | 2008-03-07 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001337640A (ja) * | 2000-03-22 | 2001-12-07 | Nec Corp | 容量性負荷の駆動回路及び駆動方法 |
| KR20020024614A (ko) * | 2000-09-26 | 2002-04-01 | 윤종용 | 교류 플라즈마 디스플레이 패널의 유지방전 회로 |
| KR20020061949A (ko) * | 2001-01-19 | 2002-07-25 | 주식회사 유피디 | 에이씨형 플라즈마 디스플레이 패널의 에너지 회수장치와이를 이용한 에너지 회수방법 |
| KR20030003573A (ko) * | 2001-07-03 | 2003-01-10 | 주식회사 아크로텍 | 에너지 회수 회로를 구비한 교류형 플라즈마 디스플레이패널의 유지 구동 장치 |
-
2002
- 2002-05-20 KR KR10-2002-0027892A patent/KR100480153B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001337640A (ja) * | 2000-03-22 | 2001-12-07 | Nec Corp | 容量性負荷の駆動回路及び駆動方法 |
| KR20020024614A (ko) * | 2000-09-26 | 2002-04-01 | 윤종용 | 교류 플라즈마 디스플레이 패널의 유지방전 회로 |
| JP2002116731A (ja) * | 2000-09-26 | 2002-04-19 | Samsung Electronics Co Ltd | 交流プラズマディスプレーパネルの維持放電回路 |
| KR20020061949A (ko) * | 2001-01-19 | 2002-07-25 | 주식회사 유피디 | 에이씨형 플라즈마 디스플레이 패널의 에너지 회수장치와이를 이용한 에너지 회수방법 |
| KR20030003573A (ko) * | 2001-07-03 | 2003-01-10 | 주식회사 아크로텍 | 에너지 회수 회로를 구비한 교류형 플라즈마 디스플레이패널의 유지 구동 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030089957A (ko) | 2003-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100482348B1 (ko) | 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법 | |
| KR100538324B1 (ko) | 플라즈마 디스플레이 패널의 전극 구동회로 | |
| JP4356024B2 (ja) | エネルギー回収回路及びこれを用いたエネルギー回収方法 | |
| KR100503606B1 (ko) | 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법 | |
| KR100508243B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 | |
| KR100480153B1 (ko) | 에너지 회수능력을 갖는 서스테인 구동장치 및 방법 | |
| KR100582201B1 (ko) | 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법 | |
| KR100640054B1 (ko) | 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법 | |
| KR100488451B1 (ko) | 에너지 회수장치 및 이를 이용한 에너지 회수방법 | |
| KR100475157B1 (ko) | 플라즈마 디스플레이 패널 | |
| KR100505982B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 및 구동방법 | |
| KR100508244B1 (ko) | 에너지 회수장치 | |
| KR101058142B1 (ko) | 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법 | |
| KR100508248B1 (ko) | 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법 | |
| KR100511792B1 (ko) | 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법 | |
| KR100649724B1 (ko) | 플라즈마 디스플레이 패널의 에너지 회수장치 | |
| JP2004318161A (ja) | プラズマディスプレイとそのエネルギー回収方法及び駆動回路 | |
| KR100641734B1 (ko) | 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법 | |
| KR100547978B1 (ko) | 에너지 회수방법 | |
| KR100508247B1 (ko) | 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법 | |
| KR100539006B1 (ko) | 에너지 회수장치 및 방법 | |
| KR100472357B1 (ko) | 플라즈마 디스플레이 패널 | |
| KR100649725B1 (ko) | 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법 | |
| KR20050043361A (ko) | 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법 | |
| KR20060056156A (ko) | 플라즈마 디스플레이 패널의 에너지 회수장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091230 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |