KR100547978B1 - 에너지 회수방법 - Google Patents

에너지 회수방법 Download PDF

Info

Publication number
KR100547978B1
KR100547978B1 KR1020030030575A KR20030030575A KR100547978B1 KR 100547978 B1 KR100547978 B1 KR 100547978B1 KR 1020030030575 A KR1020030030575 A KR 1020030030575A KR 20030030575 A KR20030030575 A KR 20030030575A KR 100547978 B1 KR100547978 B1 KR 100547978B1
Authority
KR
South Korea
Prior art keywords
voltage
switch
capacitor
inductor
panel
Prior art date
Application number
KR1020030030575A
Other languages
English (en)
Other versions
KR20040098267A (ko
Inventor
최정필
유지승
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020030030575A priority Critical patent/KR100547978B1/ko
Publication of KR20040098267A publication Critical patent/KR20040098267A/ko
Application granted granted Critical
Publication of KR100547978B1 publication Critical patent/KR100547978B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 외부 커패시터에 충분한 전압을 충전시킬 수 있도록 한 에너지 회수방법에 관한 것이다.
본 발명의 에너지 회수방법은 서스테인 전압원으로부터 에너지를 공급받아 커패시터를 1차 충전시키는 제 1단계와, 패널로부터 에너지를 공급받아 커패시터를 2차 충전시키는 제 2단계와, 커패시터를 포함하는 폐루프에서 커패시터의 전압을 승압하여 패널로 공급하는 제 3단계를 포함한다.

Description

에너지 회수방법{Method of Energy Recovery}
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.
도 2는 종래의 에너지 회수장치를 나타내는 회로도.
도 3은 도 2에 도시된 에너지 회수장치의 동작과정을 나타내는 스위칭도.
도 4는 본 발명의 제 1실시예에 의한 에너지 회수장치를 나타내는 회로도.
도 5는 도 4에 도시된 에너지 회수장치의 동작과정을 나타내는 스위칭도.
도 6은 도 4에 도시된 에너지 회수장치의 인덕터에 전류가 충전되는 과정을 나타내는 회로도.
도 7은 도 4에 도시된 에너지 회수장치의 패널 커패시터로 승압된 전압이 공급되는 과정을 나타내는 회로도.
도 8은 도 4에 도시된 커패시터로 전압이 충전되는 과정을 나타내는 도면.
도 9는 본 발명의 제 2실시예에 의한 에너지 회수장치를 나타내는 회로도.
도 10은 도 9에 도시된 에너지 회수장치의 동작과정을 나타내는 스위칭도.
도 11은 본 발명의 제 3실시예에 의한 에너지 회수장치를 나타내는 회로도.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 상부기판 12Y,12Z : 전극
14,22 : 유전체층 16 : 보호막
18 : 하부기판 20X : 어드레스전극
24 : 격벽 30,32 : 에너지 회수장치
본 발명은 에너지 회수방법에 관한 것으로 특히, 외부 커패시터에 충분한 전류를 충전시킬 수 있도록 한 에너지 회수방법에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판표시장치는 액정표시장치(Liquid Crystal Display : LCD), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 일렉트로 루미네센스(Electro-Luminescence : EL) 표시장치 등이 있다.
이중 PDP는 기체방전을 이용한 표시소자로서 대형패널의 제작이 용이하다는 장점이 있다. PDP로는 도 1에 도시된 바와 같이 3전극을 구비하고 교류전압에 의해 구동되는 3전극 교류 면방전형 PDP가 대표적이다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 제 1전극(주사전극)(12Y) 및 제 2전극(유지전극)(12Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다.
제 1전극(12Y)과 제 2전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전층(14)과 보호막(16)이 적층된다. 상부 유전층(14)에는 플라즈마 방전시 발생된 벽전하가 충전된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전층(22) 및 격벽(24)이 형성되며, 하부 유전층(22)과 격벽(24) 표면에는 형광체(26)가 도포된다. 어드레스전극(20X)은 제 1전극(12Y) 및 제 2전극(12Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다.
형광체(26)는 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하판과 격벽 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.
이러한 3전극 교류 면방전형 PDP는 다수개의 서브필드로 분리되어 구동되고, 각 서브필드기간에는 비디오 데이터의 가중치에 비례시킨 횟수의 발광이 진행됨으로써 계조표시가 행해지게 된다. 서브필드는 다시 리셋 기간, 어드레스 기간, 서스테인 기간 및 소거기간으로 분할되어 구동된다.
여기서, 리셋기간은 방전셀에 균일한 벽전하를 형성하는 기간이고, 어드레스 기간은 비디오데이터의 논리값에 따라 선택적인 어드레스방전이 발생하게 하는 기간이며, 서스테인 기간은 상기 어드레스방전이 발생된 방전셀에서 방전이 유지되게 하는 기간이다. 소거기간은 서스테인 기간에 발생된 서스테인 방전을 소거하는 기간이다.
이와 같이 구동되는 교류 면방전 PDP의 어드레스 방전 및 서스테인 방전에는 수백 볼트 이상의 고압이 필요하게 된다. 따라서, 어드레스 방전 및 서스테인 방전에 필요한 구동전력을 최소화하기 위하여 에너지 회수장치가 이용된다. 에너지 회수장치는 제 1전극(12Y) 및 제 2전극(12Z) 사이의 전압을 회수하여 다음 방전시의 구동전압으로 회수된 전압을 이용한다.
도 2는 서스테인 방전 전압을 회수하기 위하여 설치되는 에너지 회수장치를 나타내는 도면이다.
도 2를 참조하면, 종래의 에너지 회수장치(30,32)는 패널 커패시터(Cp)를 사이에 두고 서로 대칭적으로 설치된다. 여기서, 패널 커패시터(Cp)는 제 1전극(Y)과 제 2전극(Z) 사이에 형성되는 정전용량을 등가적으로 나타낸 것이다. 제 1에너지 회수장치(30)는 제 1전극(Y)에 서스테인펄스를 공급한다. 제 2에너지 회수장치(32)는 제 1에너지 회수장치(30)와 교번되게 동작하면서 제 2전극(Z)에 서스테인펄스를 공급한다.
종래의 에너지 회수장치(30,32)의 구성을 제 1에너지 회수장치(30)를 참조하여 설명하기로 한다. 제 1에너지 회수장치(30)는 패널 커패시터(Cp)와 소스 커패시터(Cs) 사이에 접속된 인덕터(L)와, 소스 커패시터(Cs)와 인덕터(L) 사이에 병렬 로 접속된 제 1 및 제 3 스위치(S1,S3)와, 패널 커패시터(Cp)와 인덕터(L) 사이에 병렬로 접속된 제 2 및 제 4 스위치(S2,S4)를 구비한다.
제 2 스위치(S2)는 서스테인 전압원(Vs)에 접속되고, 제 4 스위치(S4)는 기저전압원(GND)에 접속된다. 소스 커패시터(Cs)는 서스테인 방전시 패널 커패시터(Cp)에 충전되는 전압을 회수하여 충전함과 아울러 충전된 전압을 패널 커패시터(Cp)에 재공급한다. 소스 커패시터(Cs)에는 서스테인 전압원(Vs)의 절반값에 해당하는 Vs/2의 전압이 충전된다. 인덕터(L)는 패널 커패시터(Cp)와 함께 공진회로를 형성한다. 제 1 내지 제 4 스위치(S1내지S4)는 전류의 흐름을 제어한다.
한편, 제 1및 제 3스위치(S1,S3)와 인덕터(L)의 사이에는 각각 설치된 제 5 및 제 6 다이오드(D5,D6)는 전류가 역방향으로 흐르는 것을 방지한다.
도 3은 제 1에너지 회수장치 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도이다.
T1 기간 이전에 패널 커패시터(Cp)에는 0 볼트의 전압이 충전됨과 아울러 소스 커패시터(Cs)에는 Vs/2의 전압이 충전되어 있다고 가정하여 동작과정을 상세히 설명하기로 한다.
T1 기간에는 제 1 스위치(S1)가 턴-온(Turn-on)되어 소스 커패시터(Cs)로부터 제 1 스위치(S1), 인덕터(L) 및 패널 커패시터(Cp)로 이어지는 전류 패스가 형성된다. 전류패스가 형성되면 소스 커패시터(Cs)에 충전된 Vs/2의 전압은 패널 커패시터(Cp)로 공급된다. 이때, 인턱터(L)와 패널 커패시터(Cp)가 직렬 공진회로를 형성하기 때문에 패널 커패시터(Cp)에는 소스 커패시터(Cs) 전압의 두배인 Vs 전압 이 충전된다.
T2 기간에는 제 2스위치(S2)가 턴-온된다. 제 2스위치(S2)가 턴-온되면 서스테인 전압원(Vs)의 전압이 제 1전극(Y)에 공급된다. 제 1전극(Y)에 공급되는 서스테인 전압원(Vs)의 전압은 패널 커패시터(Cp)의 전압이 서스테인 전압원(Vs) 이하로 떨어지는 것을 방지하여 서스테인 방전이 정상적으로 일어나도록 한다. 한편, 패널 커패시터(Cp)의 전압은 T1기간에 Vs까지 상승하였기 때문에 서스테인 방전을 일으키기 위해 외부에서 공급해 주는 구동전력은 최소화된다.
T3 기간에는 제 1 스위치(S1)가 턴-오프(Turn-off)된다. 이때, 제 1전극(Y)은 T3의 기간동안 서스테인 전압원(Vs)의 전압을 유지한다.
T4 기간에는 제 2 스위치(S2)가 턴-오프됨과 아울러 제 3 스위치(S3)가 턴-온된다. 제 3 스위치(S3)가 턴-온되면 패널 커패시터(Cp)로부터 인덕터(L) 및 제 3 스위치(S3)를 통해 소스 커패시터(Cs)로 이어지는 전류 패스가 형성되어 패널 커패시터(Cp)에 충전된 전압이 소스 커패시터(Cs)로 회수된다. 이때, 소스 커패시터(Cs)에는 Vs/2의 전압이 충전된다.
T5 기간에는 제 3스위치(S3)가 턴-오프됨과 아울러 제 4스위치(S4)가 턴-온된다. 제 4스위치(S4)가 턴-온되면 패널 커패시터(Cp)와 기저전압원(GND)간의 전류패스가 형성되어 패널 커패시터(Cp)의 전압이 0볼트로 하강한다. T6 기간에는 T5 상태를 일정 시간동안 유지한다. 실제로, 제 1전극(Y) 및 제 2전극(Z)에 공급되는 교류 구동펄스는 T1 내지 T6 기간이 주기적으로 반복되면서 얻어지게 된다. 한편, 제 2에너지 회수장치(32)는 도 4와 같이 제 1에너지 회수장치(30)와 교번적 으로 동작하면서 패널 커패시터(Cp)에 구동전압을 공급하게 된다.
이와 같은 에너지 회수장치에서 패널의 방전특성을 높이고 서스테인시간을 안정되게 확보함과 아울러 패널로부터 회수되는 에너지의 효율을 높이기 위한 조건이 요구되고 있다. 이를 위하여 인덕터(L)의 인덕턴스를 작게하여 패널에 공급되는 라이징 타임을 빠르게 함으로써 방전특성을 높을 수 있고 인덕터(L)의 인덕턴스를 크게하여 회수효율을 높일 수 있다. 그러나 종래의 에너지 회수장치에서는 충방전 패스상에 동일한 인덕터(L)가 사용되므로 인덕터(L)의 인덕턴스를 작게 설정하여 라이징 타임을 빠르게 하면 피크 전류가 커지므로 에너지 회수효율이 떨어진다. 이와 반대로, 인덕터(L)를 크게 설정하여 회수효율을 개선하면 패널에 공급되는 전압의 라이징 타임이 길어지게 되므로 방전특성이 저하되고 서스테인시간의 확보가 곤란하게 된다.
아울러, 종래의 에너지 회수장치는 회수 동작시에 소스 커패시터(Cs)로 대략 Vs/2의 전압을 충전시켜야 한다. 하지만, 패널 커패시터(Cp)에 충전된 에너지만으로 소스 커패시터(Cs)를 충전시키게 때문에 실제 소스 커패시터(Cs)에 충전되는 전압은 대부분 Vs/2 이하의 전압으로 설정되게 된다.
따라서, 본 발명의 목적은 패널로부터 회수되는 전압 이외에 서스테인전압을 이용하여 에너지 회수장치 내의 커패시터를 충전시킬 수 있는 에너지 회수방법을 제공하는 것이다.
본 발명의 목적은 회수전압과 서스테인전압을 이용하여 에너지 회수장치 내의 커패시터에 충전시킴으로써, 에너지 회수장치 내의 커패시터에 충분한 전류를 충전시킬 수 있도록 하는 에너지 회수방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명은, 노드와 접지 사이에 직렬 연결된 인덕터 및 커패시터와 상기 노드와 상기 접지 사이에 연결되고 상기 인덕터 및 상기 커패시터와 병렬 접속을 이루는 제 1 스위치로 형성된 폐루프와, 상기 폐루로부터 공급되는 전압이나 회수전압 또는 서스테인전압을 스위칭하기 위한 제 2 스위치와, 상기 서스테인전압을 스위칭하기 위한 제 3 스위치를 구비하는 패널의 에너지 회수장치에서 에너지를 회수하는 방법에 있어서, t0시점부터 tl시점까지의 기간에 상기 제 1 스위치를 턴온시켜 상기 폐루프를 형성시키고, 상기 폐루프가 형성된 동안에 상기 커패시터로부터 방전되는 전하를 이용하여 상기 인덕터에 전류를 충전시키는 제 1 단계; 상기 t1시점에 상기 제 1 스위치를 턴오프시켜 상기 인덕터에 역전압을 유기시키고, 상기 인덕터에 역전압이 유기됨에 따라 상기 커패시터로부터 방전되는 전압과 상기 역전압이 더해진 승압전압이 상기 노드에 걸리고 이 승압전압이 상기 제 2 스위치의 내부 다이오드를 통해 인가되어 상기 패널에 구비된 패널 커패시터를 충전시키는 제 2 단계; t2시점에 상기 제 2 스위치가 턴오프상태를 유지하고 상기 제 3 스위치가 턴온됨에 따라, 상기 서스테인전압이 상기 제 3 스위치를 통해 인가되어 상기 패널 커패시터를 충전시키는 제 3 단계; t3시점에 상기 제 3 스위치가 턴온상태를 유지하고 상기 제 2 스위치가 턴온됨에 따라, 상기 서스테인전압이 상기 제 2 스위치를 통해 인가되어 상기 커패시터를 충전시키는 제 4 단계; 및 t4시점에 상기 제 2 스위치가 턴온상태를 유지하고 상기 제 3 스위치가 턴오프됨에 따라, 상기 패널 커패시터로부터 방전되는 전압이 상기 제 2 스위치를 통해 인가되어 상기 커패시터를 충전시키는 제 5 단계를 포함한다.
삭제
상기 폐루프가 패널과 전기적으로 절연될 때 폐루프에 포함되어 있는 인덕터에 전류를 충전시킨다.
상기 인덕터에 전류가 충전된 후 폐루프의 전기적 접속을 끊어 인덕터에 역전압을 유기시킨다.
상기 인덕터에 유기된 역전압 및 커패시터에 충전된 전압값이 합쳐져 전압이 승압된다.
상기 제 3단계 이후 서스테인 전압원의 전압을 패널로 공급한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 4 내지 도 11을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 4는 본 발명의 제 1실시예에 따른 에너지 회수장치를 나타내는 도면이다.
도 4를 참조하면, 본 발명의 제 1실시예에 따른 에너지 회수장치는 폐루프를 형성하도록 접속된 커패시터(Css), 인덕터(L) 및 제 1스위치(S1)와, 제 2노드(n2)를 경유하여 패널 커패시터(Cp)에 접속된 제 2스위치(S2)와, 제 2노드(n2)와 서스테인전압원(Vs) 사이에 접속되는 제 3스위치(S3)를 구비한다.
패널 커패시터(Cp)는 패널의 정전용량을 나타내며, 도면부호 Re 및 R_Cp는 패널에 형성된 전극과 셀의 기생저항이다. 스위치들(S1 내지 S3)은 반도체 스위치 소자 예를 들면, MOS FET, IGBT, SCR, BJT 등의 반도체 스위치 소자로 사용된다. 제 1스위치(S1)는 온 상태에서 커패시터(Css)의 일측단자로부터 인덕터(L) 및 제 1스위치(S1)를 경유하여 커패시터(Css)의 타측단자로 이어지는 전류 폐루프를 형성하게 된다. 이 폐루프에서 커패시터(Css)로부터 방전되는 전하에 의해 인덕터(L)에는 전류가 충전된다. 이 제 1스위치(S1)가 턴-오프되면 인덕터(L)의 양단에는 역전압이 유기된다. 따라서, 제 1노드(n1)에는 커패시터(Css)의 전압과 인덕터(L)에 유기된 역전압이 더해진 승압전압이 인가된다.
제2 스위치(S2)는 제1 노드(n1)로부터의 승압 전압을 패널 커패시터(Cp)에 공급함과 아울러, 패널 커패시터(Cp)로부터 회수되는 에너지의 전압성분을 인덕터(L)를 경유하여 커패시터(Css)에 공급하게 된다. 제3 스위치(S3)는 패널 커패시터(Cp)의 전압을 서스테인 전압레벨로 유지하기 위하여 패널 커패시터(Cp)에 서스테인전압(Vs)을 공급하는 역할을 한다.
도 4에 도시된 에너지 회수장치의 동작을 도 5를 결부하여 설명하면 다음과 같다.
t0에서 t1 까지의 기간에 제1 스위치(S1)가 턴-온되어 도 6과 같이 커패시터(Css) 및 인덕터(L)가 폐루프를 형성한다. 이 기간 동안, 커패시터(Css)로부터 방전되는 전하에 의해 인덕터(L)는 전류를 충전한다. 따라서, 이 기간동안, 인덕터(L)의 전류는 증가하게 된다.
제1 스위치(S1)가 턴-오프되는 t1시점에 도 7과 같이 인덕터(L)에 역전압이 유기된다. 인덕터(L)에 유기된 역전압은 제 2스위치(S2)의 내부 다이오드를 경유하여 패널 커패시터(Cp)로 공급된다. 그리고, 커패시터(Css)에 충전된 전압도 패널 커패시터(Cp)로 공급된다. 결국, 커패시터(Css)에 충전된 전압과 인덕터(L)에 유기된 역전압이 더해진 승압전압이 패널 커패시터(Cp)를 충전시키게 된다. 이렇게 높은 승압전압이 패널 커패시터(Cp)로 공급되면 패널 커패시터(Cp)에 충전되는 전압의 라이징 타임이 빨라지게 된다.
t2 시점에는 제 3스위치(S3)가 턴-온된다. 제 3스위치(S3)가 턴-온되면 서스테인전압(Vs)이 패널 커패시터(Cp)에 공급되어 패널 커패시터(Cp)의 전압레벨은 서스테인전압레벨로 유지된다. 이 서스테인전압레벨에서 패널의 셀 내에 형성된 전극들에는 방전이 일어나게 된다. 한편, t2 내지 t3 사이의 기간은 셀 내에서 안정된 서스테인 방전이 일어날 수 있도록 설정된다.
t3 시점에는 제 2스위치(S2)가 턴-온된다. 제 2스위치(S2)가 턴-온되면 제 2노드점(n2)에 인가되는 서스테인 전압이 인덕터(L)를 경유하여 커패시터(Css)로 공급된다. 이때, 커패시터(Css)는 소정의 전압을 충전하게 된다. 실제 본 발명에서는 t3 내지 t4사이의 기간을 짧게 설정하여 커패시터(Css)에 낮은 전압이 충전되도록 한다.
t4 시점에는 제 3스위치(S3)가 턴-오프된다. 제 3스위치(S3)가 턴-오프되면 패널 커패시터(Cp)로부터 방전에 기여하지 않은 에너지 즉, 무효전력의 전압성분이 제 2스위치(S2), 제 4스위치(S4) 및 인덕터(L)를 경유하여 커패시터(Css)로 회수된다. 여기서, 커패시터(Css)에 충전된 전압값은 t3의 시점에 충전된 전압과 t4의 시점에 회수된 전압값이 합쳐져 나타나게 된다.
이와 같은 본 발명의 에너지 회수장치의 에너지 회수효율을 높이기 위하여 인덕터(L)의 인덕턴스를 크게 설정하더라도 제1 스위치(S1)의 온-타임을 조절함으로써 패널에 공급되는 승압전압의 라이징 타임을 빠르게 할 수 있다. 다시 말하여, 본 발명에 따른 에너지 회수장치는 인덕터(L)의 인덕턴스에 관계없이 제1 스위치(S1)의 스위칭타임 조절만으로도 승압전압의 라이징 타임을 빠르게 할 수 있으므로 인덕터(L)의 인덕턴스를 크게 하여 에너지 회수 효율을 높임과 아울러, 승압 전압의 라이징 타임을 빠르게 할 수 있다.
아울러, 본 발명에서는 커패시터(Css)에 충분한 전압을 충전할 수 있다. 다시 말하여, 패널 커패시터(Cp)로부터 회수되는 전압 이외에 서스테인 전압(Vs)으로부터 전압을 공급받음으로써 안정된 동작에 필요한 전압이 커패시터(Css)에 충전될 수 있다.
도 9는 본 발명의 제 2실시예에 의한 에너지 회수장치를 나타내는 회로도이다.
도 9를 참조하면, 본 발명의 제 2실시예에 의한 에너지 회수장치는 폐루프를 형성하도록 접속된 커패시터(Css), 인덕터(L), 제1 스위치(S1) 및 제4 스위치(S4) 와, 제1 노드(n1)를 경유하여 제1 및 제4 스위치(S1,S4)에 공통으로 접속됨과 아울러 제2 노드(n2)를 경유하여 패널 커패시터(Cp)에 접속된 제2 스위치(S2)와, 제2 노드(n2)와 서스테인 전압원(Vs) 사이에 접속되는 제3 스위치(S3)와, 제 2노드(n2)와 기저전압원 사이에 접속되는 제 5스위치(S5)를 구비한다.
스위치들(S1,S2,S3,S4,S5)은 반도체 스위치 소자 예를 들면, MOS FET, IGBT, SCR, BJT 등의 반도체 스위치 소자로 사용된다.
제1 및 제4 스위치(S1,S4)는 턴-온되어 커패시터(Css)의 일측 단자로부터 인덕터(L), 제4 스위치(S4) 및 제1 스위치(S1)를 경유하여 커패시터(Css)의 타측단자로 이어지는 전류폐루프를 형성하게 된다. 이 폐루프에서 커패시터(Css)로부터 방전되는 전하에 의해 인덕터(L)에는 전류가 충전된다. 이 제1 스위치(S1)가 턴-오프되면 인덕터(L)의 양단에는 역전압이 유기된다. 따라서, 제1 노드(n1)에는 커패시터(Css)의 전압과 인덕터(L)에 유기된 역전압이 더해진 승압전압이 나타나게 된다. 제2 및 제4 스위치(S2,S4)는 제1 노드(n1)로부터의 승압 전압을 패널 커패시터(Cp)에 공급하고 패널 커패시터(Cp)로부터 회수되는 에너지의 전압성분을 인덕터(L)를 통하여 커패시터(Cp)에 충전시키게 된다.
제3 스위치(S3)는 패널 커패시터(Cp)의 전압을 서스테인 전압레벨로 유지하기 위하여 서스테인전압(Vs)을 공급하는 역할을 한다.
제4 스위치(S4)는 패널 커패시터(Cp)의 전압이 기저전위를 유지하여여 하는 기간에 오프되며, 그 외의 기간에는 온/오프를 반복한다. 제 5스위치(S5)는 패널 커패시터(Cp)에 기저전위를 공급할 때 온된다.
도 9에 도시된 에너지 회수장치의 동작을 도 10을 결부하여 설명하면 다음과 같다.
t0에서 t1까지의 기간에 제 1 및 제 4스위치(S1,S4)가 턴-온되어 커패시터(Css), 인덕터(L), 제 1 및 제 4스위치(S1,S4)를 포함한 폐루를 형성한다. 이 기간동안, 커패시터(Css)로 방전되는 전하에 의해 인덕터(L)는 전류를 충전한다. 제 1스위치(S1)가 턴-오프되는 t1시점에 인덕터(L)에는 역전압이 유기된다. 인덕터(L)에 유기된 역전압은 제 4스위치(S4), 제 2스위치(S2)의 내부 다이오드를 경유하여 패널 커패시터(Cp)로 공급된다. 그리고, 커패시터(Css)에 충전된 전압도 패널 커패시터(Cp)로 공급된다. 결국, 커패시터(Css)에 충전된 전압과 인덕터(L)에 유기된 역전압이 더해진 승압전압이 패널 커패시터(Cp)를 충전시키게 된다. 이렇게 높은 승압전압이 패널 커패시터(Cp)로 공급되면 패널 커패시터(Cp)에 충전되는 전압의 라이징 타임이 빨라지게 된다.
t2 시점에는 제 3스위치(S3)가 턴-온된다. 제 3스위치(S3)가 턴-온되면 서스테인전압(Vs)이 제 3스위치(S3)를 경유하여 패널 커패시터(Cp)로 공급되어 패널 커패시터(Cp)의 전압레벨이 서스테인전압레벨로 유지된다. 이 서스테인전압레벨에서 패널의 셀 내에 형성된 전극들에는 방전이 일어나게 된다. 한편, t2 내지 t3 사이의 기간은 셀 내에서 안정된 서스테인 방전이 일어날 수 있도록 설정된다.
t3 시점에는 제 2스위치(S2)가 턴-온된다. 제 2스위치(S2)가 턴-온되면 제 2노드점(n2)에 인가되는 서스테인 전압이 인덕터(L)를 경유하여 커패시터(Css)로 공급된다. 이때, 커패시터(Css)는 소정의 전압을 충전하게 된다. 실제 본 발명에 서는 t3 내지 t4의 기간을 짧게 설정하여 커패시터(Css)에 낮은 전압이 충전되도록 한다.
t4 시점에는 제 3스위치(S3)가 턴-오프된다. 제 3스위치(S3)가 턴-오프되면 패널 커패시터(Cp)로부터 방전에 기여하지 않은 에너지 즉, 무효전력의 전압성분이 제 2스위치(S2), 제 4스위치(S4) 및 인덕터(L)를 경유하여 커패시터(Css)로 회수된다. 여기서, 커패시터(Css)에 충전된 전압값은 t3의 시점에 충전된 전압과 t4의 시점에 회수된 전압값이 합쳐져 나타나게 된다.
도 11은 본 발명의 제 3실시예에 의한 에너지 회수장치를 나타내는 도면이다.
도 11을 참조하면, 본 발명의 제 3실시예에 의한 에너지 회수장치는 폐루프를 형성하도록 접속된 커패시터(Css), 인덕터(L), 제 1스위치(S1) 및 제 2스위치(S2)와, 제 노드(n2)와 서스테인 전압원(Vs) 사이에 접속되는 제 3스위치(S3)를 구비한다.
패널 커패시터(Cp)는 패널의 정전용량을 나타낸다. 스위치들(S1 내지 S3)은 반도체 스위치 소자 예를 들면, MOS FET, IGBT, SCR, BJT 등의 반도체 스위치 소자로 사용된다.
제 1스위치(S1)가 턴-온되면 커패시터(Css)의 일측단자로부터 인덕터(L), 제 2스위치(S2)의 내부다이오드 및 제 1스위치(S1)를 경유하여 커패시터(Css)의 타측단자로 이어지는 전류 폐루프를 형성하게 된다. 이 폐루프에서 커패시터(Css)로부터 방전되는 전하에 의해 인덕터(L)에는 전류가 충전된다. 이 제 1스위치(S1)가 턴-오프되면 인덕터(L)의 양단에는 역전압이 유기된다. 따라서, 제 1노드(n1)에는 커패시터(Css)의 전압과 인덕터(L)에 유기된 역전압이 더해진 승압전압이 인가된다.
제2 스위치(S2)는 커패시터(Css)로 전압이 공급될 때 턴-온된다. 제 3스위치(S3)는 패널 커패시터(Cp)의 전압을 서스테인 전압레벨로 유지하기 위하여 패널 커패시터(Cp)에 서스테인전압(Vs)을 공급하는 역할을 한다.
도 11에 도시된 에너지 회수장치의 동작과정을 도 5를 결부하여 설명하면 다음과 같다.
t0에서 t1 까지의 기간에 제1 스위치(S1)가 턴-온되어 커패시터(Css), 인덕터(L), 제 2스위치(S2)의 내부 다이오드 및 제 1스위치(S1)가 폐루프를 형성한다. 이 기간 동안, 커패시터(Css)로부터 방전되는 전하에 의해 인덕터(L)는 전류를 충전한다. 따라서, 이 기간동안, 인덕터(L)의 전류는 증가하게 된다. 한편, t0에서 t1의 기간에 추가적으로 제 2스위치(S2)가 턴-온될 수 있다.
제1 스위치(S1)가 턴-오프되는 t1시점에 인덕터(L)에 역전압이 유기된다. 인덕터(L)에 유기된 역전압은 제 2스위치(S2)의 내부 다이오드를 경유하여 패널 커패시터(Cp)로 공급된다. 그리고, 커패시터(Css)에 충전된 전압도 패널 커패시터(Cp)로 공급된다. 결국, 커패시터(Css)에 충전된 전압과 인덕터(L)에 유기된 역전압이 더해진 승압전압이 패널 커패시터(Cp)를 충전시키게 된다. 이렇게 높은 승압전압이 패널 커패시터(Cp)로 공급되면 패널 커패시터(Cp)에 충전되는 전압의 라이징 타임이 빨라지게 된다.
t2 시점에는 제 3스위치(S3)가 턴-온된다. 제 3스위치(S3)가 턴-온되면 서스테인전압(Vs)이 패널 커패시터(Cp)에 공급되어 패널 커패시터(Cp)의 전압레벨은 서스테인전압레벨로 유지된다. 이 서스테인전압레벨에서 패널의 셀 내에 형성된 전극들에는 방전이 일어나게 된다. 한편, t2 내지 t3 사이의 기간은 셀 내에서 안정된 서스테인 방전이 일어날 수 있도록 설정된다.
t3 시점에는 제 2스위치(S2)가 턴-온된다. 제 2스위치(S2)가 턴-온되면 제 2노드점(n2)에 인가되는 서스테인 전압이 인덕터(L)를 경유하여 커패시터(Css)로 공급된다. 이때, 커패시터(Css)는 소정의 전압을 충전하게 된다. 실제 본 발명에서는 t3 내지 t4사이의 기간을 짧게 설정하여 커패시터(Css)에 낮은 전압이 충전되도록 한다.
t4 시점에는 제 3스위치(S3)가 턴-오프된다. 제 3스위치(S3)가 턴-오프되면 패널 커패시터(Cp)로부터 방전에 기여하지 않은 에너지 즉, 무효전력의 전압성분이 제 2스위치(S2), 제 4스위치(S4) 및 인덕터(L)를 경유하여 커패시터(Css)로 회수된다. 여기서, 커패시터(Css)에 충전된 전압값은 t3의 시점에 충전된 전압과 t4의 시점에 회수된 전압값이 합쳐져 나타나게 된다.
상술한 바와 같이, 본 발명에 따른 에너지 회수방법에 의하면 승압된 전압을 이용하여 패널 커패시터를 충전함으로써 종래의 에너지 회수방법에 비하여 패널 커패시터의 충전시간을 더 짧게하여 방전특성을 향상시킬 수 있다. 아울러, 본 발명 에서는 패널 커패시터(Cp)로부터 회수되는 전압 이외에 서스테인 전압(Vs)을 이용하여 커패시터를 충전시킴으로써 안정된 동작에 필요한 전압이 커패시터(Css)에 충전될 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (6)

  1. 노드와 접지 사이에 직렬 연결된 인덕터 및 커패시터와 상기 노드와 상기 접지 사이에 연결되고 상기 인덕터 및 상기 커패시터와 병렬 접속을 이루는 제 1 스위치로 형성된 폐루프와, 상기 폐루로부터 공급되는 전압이나 회수전압 또는 서스테인전압을 스위칭하기 위한 제 2 스위치와, 상기 서스테인전압을 스위칭하기 위한 제 3 스위치를 구비하는 패널의 에너지 회수장치에서 에너지를 회수하는 방법에 있어서,
    t0시점부터 tl시점까지의 기간에 상기 제 1 스위치를 턴온시켜 상기 폐루프를 형성시키고, 상기 폐루프가 형성된 동안에 상기 커패시터로부터 방전되는 전하를 이용하여 상기 인덕터에 전류를 충전시키는 제 1 단계;
    상기 t1시점에 상기 제 1 스위치를 턴오프시켜 상기 인덕터에 역전압을 유기시키고, 상기 인덕터에 역전압이 유기됨에 따라 상기 커패시터로부터 방전되는 전압과 상기 역전압이 더해진 승압전압이 상기 노드에 걸리고 이 승압전압이 상기 제 2 스위치의 내부 다이오드를 통해 인가되어 상기 패널에 구비된 패널 커패시터를 충전시키는 제 2 단계;
    t2시점에 상기 제 2 스위치가 턴오프상태를 유지하고 상기 제 3 스위치가 턴온됨에 따라, 상기 서스테인전압이 상기 제 3 스위치를 통해 인가되어 상기 패널 커패시터를 충전시키는 제 3 단계;
    t3시점에 상기 제 3 스위치가 턴온상태를 유지하고 상기 제 2 스위치가 턴온됨에 따라, 상기 서스테인전압이 상기 제 2 스위치를 통해 인가되어 상기 커패시터를 충전시키는 제 4 단계; 및
    t4시점에 상기 제 2 스위치가 턴온상태를 유지하고 상기 제 3 스위치가 턴오프됨에 따라, 상기 패널 커패시터로부터 방전되는 전압이 상기 제 2 스위치를 통해 인가되어 상기 커패시터를 충전시키는 제 5 단계
    를 포함하는 에너지 회수방법.
  2. 제 1항에 있어서,
    상기 제 5 단계에서 상기 폐루프로 에너지가 회수된 후 상기 폐루프와 상기 패널을 전기적으로 절연시키는 제 6 단계를 더 포함하는 것을 특징으로 하는 에너지 회수방법.
  3. 제 2항에 있어서,
    상기 폐루프가 상기 패널과 전기적으로 절연될 때 상기 인덕터에 전류를 충전시키는 것을 특징으로 하는 에너지 회수방법.
  4. 제 3항에 있어서,
    상기 인덕터에 전류가 충전된 후 상기 폐루프의 전기적 접속을 끊어 상기 인덕터에 역전압을 유기시키는 것을 특징으로 하는 에너지 회수방법.
  5. 삭제
  6. 삭제
KR1020030030575A 2003-05-14 2003-05-14 에너지 회수방법 KR100547978B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030030575A KR100547978B1 (ko) 2003-05-14 2003-05-14 에너지 회수방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030030575A KR100547978B1 (ko) 2003-05-14 2003-05-14 에너지 회수방법

Publications (2)

Publication Number Publication Date
KR20040098267A KR20040098267A (ko) 2004-11-20
KR100547978B1 true KR100547978B1 (ko) 2006-02-02

Family

ID=37376178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030030575A KR100547978B1 (ko) 2003-05-14 2003-05-14 에너지 회수방법

Country Status (1)

Country Link
KR (1) KR100547978B1 (ko)

Also Published As

Publication number Publication date
KR20040098267A (ko) 2004-11-20

Similar Documents

Publication Publication Date Title
KR100482348B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100538324B1 (ko) 플라즈마 디스플레이 패널의 전극 구동회로
JP2006163390A (ja) エネルギー回収回路及びこれを用いたエネルギー回収方法
KR100503606B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100508243B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100547978B1 (ko) 에너지 회수방법
KR100480153B1 (ko) 에너지 회수능력을 갖는 서스테인 구동장치 및 방법
KR100640054B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100582201B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100475157B1 (ko) 플라즈마 디스플레이 패널
KR101058142B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
JP2004318161A (ja) プラズマディスプレイとそのエネルギー回収方法及び駆動回路
KR100649724B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치
KR100488451B1 (ko) 에너지 회수장치 및 이를 이용한 에너지 회수방법
KR100508248B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100508244B1 (ko) 에너지 회수장치
KR100511792B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100508247B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100641734B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR20030029719A (ko) 플라즈마 디스플레이 패널의 에너지 회수장치
KR100472357B1 (ko) 플라즈마 디스플레이 패널
KR20050043361A (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR20060056156A (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 방법
KR20060056164A (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 방법
KR20030056355A (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee