JP2016042387A - 交差結合効果を低減するためのシステムおよび方法 - Google Patents

交差結合効果を低減するためのシステムおよび方法 Download PDF

Info

Publication number
JP2016042387A
JP2016042387A JP2015231635A JP2015231635A JP2016042387A JP 2016042387 A JP2016042387 A JP 2016042387A JP 2015231635 A JP2015231635 A JP 2015231635A JP 2015231635 A JP2015231635 A JP 2015231635A JP 2016042387 A JP2016042387 A JP 2016042387A
Authority
JP
Japan
Prior art keywords
delay
input signal
inverter
bus line
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015231635A
Other languages
English (en)
Other versions
JP6158277B2 (ja
Inventor
ベイカー・エス・モハンマド
S Mohammad Baker
ポール・ディー・バセット
D Bassett Paul
マーティン・サン−ローラン
Saint-Laurent Martin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2016042387A publication Critical patent/JP2016042387A/ja
Application granted granted Critical
Publication of JP6158277B2 publication Critical patent/JP6158277B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G06F13/4077—Precharging or discharging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356069—Bistable circuits using additional transistors in the feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Human Computer Interaction (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】複数のバスラインに結合された複数のドライバ回路を含むデバイス。
【解決手段】複数のドライバ回路の第1のドライバ回路は、複数のバスラインのうちの第1のバスラインに結合される。第1のドライバ回路は、ハイからローへの、入力信号の第1のデジタル値遷移に応答して、第1の遅延の後で遷移し、ローからハイへの、入力信号の第2のデジタル値遷移に応答して、第2の遅延の後で遷移する出力信号を生じるように構成されたスキュードインバータ、レベルシフタ、ラッチ、およびセンス増幅器のうちの1つを含む。第1の遅延は、第1のバスラインを介した、および第1のバスラインに物理的に極近接した第2のバスラインを介した信号の送信に関連した電力を低減するのに十分な量だけ、第2の遅延とは異なる。
【選択図】図１

Description

本開示は概して、交差結合効果の低減に関する。
技術の進歩によって、コンピューティングデバイスはより小型にかつより高性能になっている。たとえば、現在、小型で、軽量で、ユーザが簡単に持ち運べる、携帯式のワイヤレス電話、携帯情報端末(PDA)、およびページングデバイスなどの、ワイヤレスコンピューティングデバイスを含む、様々な携帯式の個人向けコンピューティングデバイスが存在する。より具体的には、セルラー電話やインターネットプロトコル(IP)電話などの携帯式のワイヤレス電話は、ボイスおよびデータパケットを、ワイヤレスネットワークを介して通信することができる。さらに、多くのそのようなワイヤレス電話には、内部に他の種類のデバイスが組み込まれている。たとえば、ワイヤレス電話は、デジタルスチルカメラ、デジタルビデオカメラ、デジタルレコーダ、およびオーディオファイルプレーヤも含み得る。また、そのようなワイヤレス電話は、ウェブブラウザアプリケーションなど、インターネットにアクセスするために使用され得るソフトウェアアプリケーションを含む実行可能な命令を処理することができる。したがって、これらのワイヤレス電話は、高いコンピューティング能力を含み得る。
ワイヤレス電話などの電子デバイスがより小さくなるのに従って、電子デバイス内のオンチップバスのスケーリング技術と電力散逸との間にトレードオフがあり得る。バスライン(たとえば、ワイヤー)によって散逸される電力のかなりの部分は、バスラインの間の結合容量によるものであり得る(たとえば、バスラインが隣接しているとき)。結合容量を充電するためのエネルギーは、バスラインの間の相対スイッチング活動により変わり得る。たとえば、2つの隣接するバスライン上の信号が同時に同じ方向にスイッチするとき、バスラインの間の電圧差、およびしたがって結合容量を充電するためのエネルギーは、約ゼロになり得る。ただし、一方のバスライン上の信号がスイッチし、他方のバスライン上の信号が同じままであるとき、電圧変化はVであってよく、結合容量を充電するためのエネルギーは、1/2CcV2ジュールに等しくてよく、Ccは、バスラインの間の有効静電容量であり、Vは電圧振幅である。さらに、バスライン上の信号が同時に反対方向にスイッチするとき、電圧変化は倍(すなわち2V)になり得、結合容量をスイッチするためのエネルギーは、1/2Cc(2V)2=2CcV2ジュールに等しくなり得る。
隣接するバスラインによって散逸される電力を低減するための様々な技法が提案されている。1つの技法は、遮蔽バスラインを伴う。ただし、ラインからラインへの静電容量がバスラインの供給ノードにおいて依然として起こり得るので、この技法は、電力散逸の増大に、効果的に対処することができない。別の技法は、バスラインの間の間隔を大きくするものである。ただし、バスラインの間の間隔を大きくすると、受容できないほどダイ面積が増大する場合がある。論理遮蔽も提案されている。論理遮蔽では、反対方向にスイッチする隣接する信号は、論理制約に基づいて再ルーティングされ得る。ただし、相互排他的な信号を論理的に位置特定するのは困難な場合がある。
極近接したバスラインにおいて、スイッチング信号の立上りエッジを(たとえば、スイッチング遅延を増大させることによって)減速させ(すなわち、遅延されたローからハイへの遷移を生じ)、スイッチング信号の立下りエッジを(たとえば、スイッチング遅延を低減することによって)加速させ(すなわち、ハイからローへの遷移を生じ)、またはその逆のシステムおよび方法について開示する。ドライバ回路が、1つまたは複数のそのような隣接または極近接したバスラインに結合されてよく、ドライバ回路は、第1の遅延および第2の遅延を実装する。第1の遅延は、ハイからローへの遷移に応答して(たとえば、論理「1」から論理「0」への信号遷移に応答して)よく、第2の遅延は、ローからハイへの遷移に応答して(たとえば、論理「0」から論理「1」への信号遷移に応答して)よい。第1および第2の遅延は、第1の遅延と第2の遅延との間の差が、隣接するバスラインを介した信号の送信に関連した電力を低減するのに十分であるように選べばよい。隣接するバスラインにおける信号スイッチング遅延を変動させることによって、スイッチングによるエネルギー散逸を低減することができる。ドライバ回路は、第1および第2の遅延を実装する遅延要素を含み得る。たとえば、遅延要素は、スキュードインバータ、レベルシフタ、ラッチ、またはセンス増幅器であってよい。
特定の実施形態では、デバイスは、複数のバスラインに結合された複数のドライバ回路を含み得る。複数のドライバ回路の第1のドライバ回路は、複数のバスラインのうちの第1のバスラインに結合され得る。第1のドライバ回路は、出力信号を生じるように構成された遅延要素を含み得る。出力信号は、ハイからローへの入力信号の第1のデジタル値遷移に応答して第1の遅延の後で遷移してよく、ローからハイへの入力信号の第2のデジタル値遷移に応答して第2の遅延の後で遷移してよい。第1の遅延は、第1のバスラインを介した、および第1のバスラインに物理的に極近接した第2のバスラインを介した信号の送信に関連した電力を低減するのに十分な量だけ、第2の遅延とは異なってよい。たとえば、遅延要素は、第1および第2のバスライン上の信号が同時にスイッチするのを防止することができ、可能性として、バスラインをスイッチするのに必要とされるエネルギーを低減する。遅延要素は、スキュードインバータ、レベルシフタ、ラッチ、またはセンス増幅器を含み得る。加えて、遅延要素を含む第2のドライバ回路は、第2のバスラインに結合されてよい(すなわち、第2のバスラインは、遅延要素も含み得る)。さらに、ある特定の例示的実装形態では、複数のバスラインに結合された複数のドライバ回路はすべて、遅延要素を含み得る。
別の特定の実施形態では、方法は、複数のバスラインのうちの第1のバスラインに結合された遅延要素において、第1の入力信号を受信するステップを含み得る。第1の入力信号は、第1のデジタル値をハイからローに遷移させる。この方法は、第1の入力信号に応答して、遅延要素において第1の出力信号を生成するステップをさらに含み、第1の出力信号は、第1の遅延の後で遷移する。この方法は、遅延要素において第2の入力信号を受信するステップをさらに含む。第2の入力信号は、第2のデジタル値をローからハイに遷移させる。この方法は、遅延要素において第2の出力信号を生成するステップをさらに含み、第2の出力信号は、第2の遅延の後で遷移する。遅延要素は、ハイからローへの、入力信号の第1のデジタル値遷移に応答して、第1の遅延の後で遷移し、ローからハイへの、入力信号の第2のデジタル値遷移に応答して、第2の遅延の後で遷移する出力信号を生じるように構成される。第1の遅延は、第1のバスラインを介した、および第1のバスラインに物理的に極近接した第2のバスラインを介した信号の送信に関連した電力を低減するのに十分な量だけ、第2の遅延とは異なってよい。たとえば、遅延要素は、第1および第2のバスライン上の信号が同時にスイッチするのを防止することができ、可能性として、バスラインをスイッチするのに必要とされるエネルギーを低減する。遅延要素は、スキュードインバータ、レベルシフタ、ラッチ、またはセンス増幅器を含み得る。
別の特定の実施形態では、装置は、第1のバスラインにおける入力信号のデジタル値遷移に基づいて、複数のバスラインのうちの第1のバスラインにおける出力信号を遅延させるための手段を含む。出力信号は、ハイからローへの入力信号の第1のデジタル値遷移に応答して第1の遅延の後で遷移し、ローからハイへの入力信号の第2のデジタル値遷移に応答して第2の遅延の後で遷移する。第1の遅延は、第1のバスラインを介した、および第1のバスラインに物理的に極近接した第2のバスラインを介した信号の送信に関連した電力を低減するのに十分な量だけ、第2の遅延とは異なる。遅延させるための手段は、スキュードインバータ、レベルシフタ、ラッチ、またはセンス増幅器を含む。
開示する実施形態のうちの少なくとも1つによって与えられる1つの特定の利点は、隣接するバスラインまたは極近接するバスラインにおける交差結合による電力散逸の低減である。開示する実施形態のうちの少なくとも1つによって与えられる別の特定の利点は、電力散逸の低減による、電子デバイスのバッテリ寿命の増大である。
本開示の他の態様、利点、および特徴は、以下のセクション、すなわち、図面の簡単な説明、発明を実施するための形態、および特許請求の範囲を含む、本出願全体の検討後に明らかになろう。
バスライン上の交差結合効果を低減するためのシステムの、ある特定の例示的な実施形態のブロック図である。 図1のシステムにおける信号遷移の、ある特定の例示的な実施形態の図である。 図1の遅延要素を実装するスキュードインバータ回路の、ある特定の例示的な実施形態の図である。 図1の遅延要素を実装するスキュードインバータ回路の別の特定の例示的な実施形態の図である。 図1の遅延要素を実装するレベルシフタの、ある特定の例示的な実施形態の図である。 図1の遅延要素を実装するレベルシフタの別の特定の例示的な実施形態の図である。 図1の遅延要素を実装するラッチの、ある特定の例示的な実施形態の図である。 図1の遅延要素を実装するセンス増幅器の、ある特定の例示的な実施形態の図である。 バスライン上の交差結合効果を低減するための方法の、ある特定の例示的な実施形態のフローチャートである。 バスライン上の交差結合効果を低減するためのシステムを含むワイヤレスデバイスのブロック図である。
図1を参照すると、バスライン上の交差結合効果を低減するためのシステムの、ある特定の例示的な実施形態が開示され、全体が100と表される。システム100は、複数のバスライン108を介して第2の構成要素130に結合された第1の構成要素120を含む。バスライン108の各々は、複数のドライバ回路104のうちの1つに結合されてよい。
例示的な実施形態において、第1の構成要素120および第2の構成要素130は、ワイヤレス電話などの電子デバイスに統合されたハードウェア構成要素である。たとえば、第1の構成要素120および第2の構成要素130は、図10を参照して説明する電子デバイスの構成要素を含み得る。
複数のドライバ回路104の第1のドライバ回路は、複数のバスライン108のうちの第1のバスライン(図1では「1」と表される)に結合され得る。第1のドライバ回路は、遅延要素106を含み、入力信号102を受信し、出力信号110を生じ得る。入力信号102は、差動であってもシングルエンドであってもよい。遅延要素106は、スキュードインバータ、レベルシフタ、ラッチ、およびセンス増幅器のうちの1つを含み得る。遅延要素106に依存して、入力信号102および出力信号110は、同じ論理値を有してもよく(たとえば、両方が論理「1」であっても両方が論理「0」であってもよく)、反対論理値を有してもよい(たとえば、一方が論理「0」であり他方が論理「1」であってよい)。たとえば、遅延要素106がスキュードインバータ回路を含む場合(たとえば、図3〜図4に示すように)、出力信号110は、入力信号102の逆でよい。特定の実施形態では、遅延要素106は、クロック信号(図示せず)も受信することができ、クロック信号中の遷移に応答して出力信号110を生じ得る(たとえば、図7のラッチを参照してさらに説明するように)。遅延要素106は、出力信号110が、ハイからローへの入力信号102の第1のデジタル値遷移に応答して第1の遅延の後で遷移し、ローからハイへの入力信号102の第2のデジタル値遷移に応答して第2の遅延の後で遷移するような出力信号110を生じるように構成されてよい。たとえば、遅延要素106は、論理「1」から論理「0」への遷移における遅延とは異なる、論理「0」から論理「1」への遷移における遅延を有し得る。第1の遅延は、第1のバスラインを介した、および第1のバスラインに物理的に極近接した第2のバスライン(図1では「2」と表される)を介した信号の送信に関連した電力を低減するのに十分な量だけ、第2の遅延とは異なってよい。たとえば、遅延要素106が第1のバスラインに結合され、別の遅延要素(図示せず)が第2のバスラインに結合されているとき、遅延要素は、バスラインにおける反対信号遷移が同時に起こるのを防止することができ、そうすることによって、バスラインにおける交差結合効果(たとえば、140でファントムとして示す)を低減する。
図2は、図1のシステム100の動作を示し、全体が200と表される。図1のシステム100の動作中、第1の構成要素120は、複数のバスライン108を介して第2の構成要素130に信号を送信することができる。たとえば、第1の構成要素120は、それぞれ、隣接する第1のバスラインおよび第2のバスラインを超えて、信号102、202を送信することができる。時間「T」において、信号102および202は、図2に示すように、反対方向に遷移し得る。信号102および202における遷移に応答して、バスラインに結合されたドライバ回路104は、対応する出力信号を、バスラインの間の交差結合の影響を低減するように遅延させることができる。
特定の実施形態では、入力信号における遷移と、対応する出力信号における対応する立上りとの間の時間差が、入力信号における遷移と、対応する出力信号における対応する立下りとの間の時間差よりも短くなるように、図1のドライバ回路104は、「立上りが速く」かつ「立下りが遅い」出力を有し得る。説明のために、出力信号110Aおよび210Aは、「立上りが速く」かつ「立下りが遅い」出力を有する実装形態を示す。
代替として、入力信号における遷移と、対応する出力信号における対応する立上りとの間の時間差が、入力信号における遷移と、対応する出力信号における対応する立下りとの間の時間差よりも長くなるように、図1のドライバ回路104は、「立上りが遅く」かつ「立下りが速い」出力を実装し得る。説明のために、出力信号110Bおよび210Bは、「立上りが遅く」かつ「立下りが速い」出力を有する実装形態を示す。
立上り遅延および立下り遅延における差に対応する時間差Tdは、時間差Tdが、バスラインの間の交差結合の影響を低減するのに十分であるように選択すればよい。たとえば、時間差Tdは、ハードウェア設計中の実験の後に、および図1のシステム100などの電子デバイスまたはシステムのシミュレーションに基づいて判断してよい。説明のために、入力信号102および202により、出力信号において同時反対遷移が生じた場合、結合容量により散逸されるエネルギーは2CcV2であり得る。時間差Tdは、出力信号における同時反対遷移が代わりに、一方が一定のままである間に遷移する他方の出力信号の2つの連続インスタンスになる(たとえば、出力信号ペア110A、210Aおよび110B、210Bで示すように)ように選択されてよい。これらのインスタンスの各々により、1/2CcV2のエネルギー散逸が生じ得る。したがって、結合容量による総エネルギーは、2CcV2から1/2CcV2+1/2CcV2=CcV2に低減することができる。そのような時間差Tdは、隣接するバスラインにおけるシミュレーションおよび実験に基づいて判断することができる。時間差Tdは、隣接するバスラインにおける信号が同時に反対方向にスイッチするのを防止するのに十分に大きいとともに、複数のバスラインを通って遷移する信号を不必要に減速させるように大きすぎないべきであることに留意されたい。
選択された時間差Tdは、回路に遅延要素を採り入れることによって実装することができる。たとえば、時間差Tdをそのスイッチング遅延が実装し得るトランジスタを有する回路要素を使われてよい。したがって、時間差Tdは、ピコ秒数、論理ゲート遅延の数、または当業者によって使われる他のどの尺度としても実装することができる。図1のシステム100はしたがって、隣接するバスラインまたは極近接するバスラインにおける交差結合による電力散逸を低下させることができる。さらに、図1のシステム100は、図1のシステム100を含む電子デバイスのバッテリ寿命を増大させ得る。
図3は、図1の遅延要素106の遅延機能を実装するのに使われ得るスキュードインバータ回路300の、ある特定の例示的な実施形態の図である。スキュードインバータ回路300は、入力信号102を受信することができ、出力信号110を生じ得る。
スキュードインバータ回路300は、第1のインバータ304、第2のインバータ306、およびNANDゲート308を含み得る。特定の実施形態では、第1のインバータ304は、図1の第1の構成要素120から送信される入力信号102を受信することができる。第2のインバータ306は、第1のインバータ304の出力を受信することができる。NANDゲート308は、入力信号102および第2のインバータ306の出力を受信することができ、出力信号110を生じ得る。スキュードインバータ回路300によって生じた出力信号110(すなわち、NANDゲート308における出力)は、複数のバスライン108のうちのバスラインのうちの1つ(たとえば、図1では「1」と表されるバスライン)を介して図1の第2の構成要素130に送信され得る。
動作中、NANDゲート308は、インバータ304、306を介して第1の入力310において入力信号102を受信することができ、第2の入力320において直接、入力信号102を受信することができる。したがって、入力信号102におけるどの立上りまたは立下りも、第1の入力310に届くのに先立って、第2の入力320に届き得る。入力信号102における(たとえば、論理「1」から論理「0」への)立下りに応答して、NANDゲート308は、入力信号102の立下りが第2の入力320に達すると、出力信号110における対応する立上りを生じ得る。ただし、入力信号102における(たとえば、論理「0」から論理「1」への)立上りに応答して、NANDゲート308は、入力信号102における立上りが両方の入力310、320に達するまで、出力信号110における対応する立下りを生じることができない。スキュードインバータ回路300はこのように「立上りが速く、立下りが遅い」出力を生じ得る。出力信号110における立上り時間と立下り時間との間の差は、インバータ304、306の特性に基づき得る。
図4は、図1の遅延要素106の機能を実装するのに使われ得るスキュードインバータ回路400の別の特定の例示的な実施形態の図である。スキュードインバータ回路400は、入力信号102を受信することができ、出力信号110を生じ得る。
スキュードインバータ回路400は、第1のインバータ404、第2のインバータ406、およびNORゲート408を含み得る。特定の実施形態では、第1のインバータ404は、図1の第1の構成要素120から送信される入力信号102を受信することができる。第2のインバータ406は、第1のインバータ404の出力を受信することができる。NORゲート408は、入力信号102および第2のインバータ406の出力を受信することができ、出力信号110を生じ得る。出力信号110は、バスライン108のうちの1つ(たとえば、図1では「1」と表されるバスライン)を介して図1の第2の構成要素130に送信され得る。
動作中、NORゲート408は、インバータ404、406を介して第1の入力410において入力信号102を受信することができ、第2の入力420において直接、入力信号102を受信することができる。したがって、入力信号102におけるどの立上りまたは立下りも、第1の入力410に届くのに先立って、第2の入力420に届き得る。入力信号102中の(たとえば、論理「0」から論理「1」への)立上りに応答して、NORゲート408は、入力信号102の立上りが第2の入力420に達すると、出力信号110における対応する立下りを生じ得る。ただし、入力信号102における(たとえば、論理「1」から論理「0」への)立下りに応答して、NORゲート408は、入力信号102における立下りが両方の入力410、420に達するまで、出力信号110における対応する立上りを生じることができない。スキュードインバータ回路400はこのように「立上りが遅く、立下りが速い」出力を生じ得る。出力信号110における立上り時間と立下り時間との間の差は、インバータ404、406の特性に基づき得る。図3〜図4は、立上りと立下り出力との間に2つのゲートの遅延を採り入れるスキュードインバータ回路を示すが、インバータを追加または削除し、それに従って論理ゲートを変えることによって、任意の数のゲートの遅延が実装されてよい。たとえば、2つの追加インバータを、第1のインバータ404と第2のインバータ406との間のスキュードインバータ回路400に挿入して、立上りと立下り出力との間に4つのゲートの遅延を実装することができる。
図5は、図1の遅延要素106の機能を実装するのに使われ得るレベルシフタ500の、ある特定の例示的な実施形態の図である。たとえば、レベルシフタ500は、入力信号102を受信することができ、出力信号110を生じ得る。
レベルシフタ500は、第1のp型電界効果トランジスタ(PFET)506、第2のPFET504、第3のPFET516、および第4のPFET514を含み得る。レベルシフタ500は、第1のn型電界効果トランジスタ(NFET)508、第2のNFET518、第1のインバータ512、および第2のインバータ520も含み得る。第1のPFET506は、第2のPFET504と第1のNFET508との間に直列に結合され得る。第3のPFET516は、第4のPFET514と第2のNFET518との間に直列に結合され得る。
特定の実施形態では、第1のNFET508は、第1のNFET508のゲートにおいて、図1の第1の構成要素120から送信される入力信号102を受信することができる。さらに、入力信号102は、第1のPFET506のゲートに結合されてよく、入力信号102の逆は、第3のPFET516のゲートに、および第2のNFET518のゲートに結合されてよい。第2のPFET504のゲートは、第3のPFET516の端子に、および第2のNFET518の端子に結合されてよい。第4のPFET514のゲートは、第1のPFET506の端子に、第1のNFET508の端子に、および出力信号110を生成し得る第2のインバータ520に結合されてよい。ソース電圧(たとえば、VDDout)は、第2のPFET504の端子に、および第4のPFET514の端子に結合されてよい。同じソース電圧、すなわちVDDoutが、第2のインバータ520に印加されてもよい。第1のNFET508の端子および第2のNFET518の端子は、接地に、またはソース電圧VDDoutよりも低い別の電圧に結合されてよい。レベルシフタ500によって生じた出力信号110(すなわち、第2のインバータ520における出力)は、バスライン108のうちの1つ(たとえば、図1では「1」と表されるバスライン)を介して図1の第2の構成要素130に送信され得る。
レベルシフタ500の動作中、入力信号102中の(たとえば、論理「1」から論理「0」へ、またはその逆の)遷移に応答して、レベルシフタ500は、隣接バスラインまたは極近接するバスラインとの交差結合による電力散逸を低減するように、ある程度の時間だけ出力信号110を遅延させてよい。
説明のために、レベルシフタ500は、入力信号102中の立上りエッジを検出することができる。それに応答して、第4のPFET514のゲートへの入力および第2のインバータ520への入力は立ち下がってよく、その結果、比較的「立上りが速い」出力信号110が生じる。対照的に、レベルシフタ500が、入力信号102中の立下りエッジを検出すると、第2のNFET518および第3のPFET516のゲートへの入力が立ち上がってよく、第2のPFET504のゲートへの入力を立ち下げさせる。この結果、第4のPFET514のゲートおよび第2のインバータ520への入力が立ち上がってよく、比較的「立下りが遅い」出力信号110を引き起こす。特定の実施形態では、入力信号102中の立上りは、論理「0」から論理「1」への遷移でよく、入力信号102中の立下りは、論理「1」から論理「0」への遷移でよい。
したがって、レベルシフタ500を各々が含むドライバ回路を、隣接するバスラインに結合することによって、反対方向での並行信号遷移による交差結合の影響を低減することができる。
図6は、図1の遅延要素106の機能を実装するのに使われ得るレベルシフタ600の別の特定の例示的な実施形態の図である。たとえば、レベルシフタ600は、入力信号102を受信することができ、出力信号110を生じ得る。
レベルシフタ600は、第1のn型電界効果トランジスタ(NFET)604および第2のNFET612を含み得る。図6に示すように、第1のNFET604は、「遅い」NFETであってよく(たとえば、比較的長いチャネル、比較的高い閾値電圧、または比較的狭い幅を有してよく)、第2のNFET612は、「速い」NFETであってよい(たとえば、比較的短いチャネル、比較的低い閾値電圧、または比較的大きい幅を有してよい)。レベルシフタ600は、第1のインバータ616、第2のインバータ614、第3のインバータ606、および第4のインバータ608も含み得る。図6に示すように、第1のインバータ616は、「立上りが遅い」出力を有し得る。第2のインバータ614および第4のインバータ608は、「立上りが速く」かつ「立下りが遅い」出力を有し得る(たとえば、図3のスキュードインバータ回路300と同様)。第1のインバータ616は、第2のインバータ614に結合され得る。第3のインバータ606は、第1のインバータ616に結合され得る。第4のインバータ608は、第1のNFET604と第2のNFET612の間に結合され得る。
特定の実施形態では、第1のNFET604は、第1のNFET604のゲートにおいて、図1の第1の構成要素120から送信される入力信号102を受信することができる。入力信号102は、第4のインバータ608の入力に結合されてよく、第2のNFET612は、第4のインバータ608の出力に結合されてよい。第1のNFET604の端子は、第3のインバータ606の出力に、および第1のインバータ616の入力に結合されてよい。第1のインバータ616の出力は、第2のインバータ614の入力に、第3のインバータ606の入力に、および第2のNFET612の端子に結合されてよい。第2のインバータ614の出力は、レベルシフタ600の出力信号110を与えることができる。ソース電圧(たとえば、VDDout)が、第1のインバータ616に、第2のインバータ614に、および第3のインバータ606に印加され得る。別のソース電圧(たとえば、VDDin)が、第4のインバータに印加され得る。第1のNFET604の端子および第2のNFET612の端子は、接地に、またはソース電圧VDDinおよびVDDoutのいずれかよりも低い別の電圧に結合されてよい。レベルシフタ600によって生じた出力信号110(すなわち、第2のインバータ614における出力)は、バスライン108のうちの1つ(たとえば、図1では「1」と表されるバスライン)を介して図1の第2の構成要素130に送信され得る。
レベルシフタ600の動作中、入力信号102中の(たとえば、論理「1」から論理「0」へ、またはその逆の)遷移に応答して、レベルシフタ600は、隣接バスラインまたは極近接するバスラインとの交差結合による電力散逸を低減するように、出力信号110を遅延させてよい。
説明のために、レベルシフタ600は、入力信号102中の立下りエッジを検出することができる。それに応答して、第2のNFET612のゲートへの入力が立ち上がってよく、第2のインバータ614への入力および第3のインバータ606への入力を立ち下がらせる。この結果、比較的「立上りが速い」出力信号110が生じ得る。対照的に、レベルシフタ600が、入力信号102中の立上りエッジを検出すると、第1のインバータ616への入力が立ち下がってよく、第2のインバータ614への入力および第3のインバータ606への入力を比較的ゆっくり立ち上がらせる。この結果、比較的「立下りが遅い」出力信号110が生じ得る。したがって、レベルシフタ600を各々が含むドライバ回路を、隣接するバスラインに結合することによって、反対方向での並行信号遷移による交差結合の影響を低減することができる。
図7は、図1の遅延要素106の機能を実装するのに使われ得るラッチ700の、ある特定の例示的な実施形態の図である。たとえば、ラッチ700は、入力信号102を受信することができ、出力信号110を生じ得る。ラッチ700は、クロック(CLK)信号704も受信することができる。
ラッチ700は、第1のn型電界効果トランジスタ(NFET)706および第2のNFET716を含み得る。図7に示すように、第1のNFET706は「遅い」NFETであってよく、第2のNFET716は「速い」NFETであってよい。ラッチ700は、第1のインバータ712、第2のインバータ714、第3のインバータ718、および第4のインバータ708も含み得る。図7に示すように、第2のインバータ714は、「立上りが遅い」出力を有してよく、第3のインバータ718は、「立上りが速く」かつ「立下りが遅い」出力を有してよい(たとえば、図3のスキュードインバータ回路300と同様)。
特定の実施形態では、第2のNFET716は、第2のNFET716の端子において、図1の第1の構成要素120から送信される入力信号102を受信することができる。さらに、第4のインバータ708からの入力信号の逆が、第1のNFET706の端子に結合されてよい。CLK信号704は、第1のNFET706のゲートに、および第2のNFET716のゲートに結合されてよい。第1のNFET706は、第1のインバータ712の出力に、および第2のインバータ714の入力に結合されてよい。第2のNFET716は、第2のインバータ714の出力に、第1のインバータ712の入力に、および第3のインバータ718の入力に結合されてよい。第3のインバータ718の出力は、ラッチ700の出力信号110を与えることができる。ラッチ700によって生じた出力信号110(すなわち、第3のインバータ718における出力)は、バスライン108のうちの1つ(たとえば、図1では「1」と表されるバスライン)を介して図1の第2の構成要素130に送信され得る。
ラッチ700の動作中、入力信号102中の(たとえば、論理「1」から論理「0」へ、またはその逆の)遷移に応答して、ラッチ700は、隣接バスラインまたは極近接するバスラインとの交差結合による電力散逸を低減するように、出力信号110を遅延させてよい。
説明のために、ラッチ700は、入力信号102の立下りエッジを検出することができる。ラッチ700がその後、CLK信号704がロジックハイである(ラッチ700向けのイネーブル信号を表す)間に入力信号102中の立上りエッジを検出すると、第1のインバータ712への入力および第3のインバータ718への入力が立ち下がってよく、比較的「立上りが速い」出力信号110が生じる。対照的に、ラッチ700が、CLK信号704がロジックハイである間に入力信号102中の立下りエッジを検出すると、第2のインバータ714への入力が立ち下がってよく、第1のインバータ712への入力および第3のインバータ718への入力を比較的ゆっくり立ち上がらせる。この結果、比較的「立下りが遅い」出力信号110が生じ得る。したがって、ラッチ700を各々が含むドライバ回路を、隣接するバスラインに結合することによって、反対方向での並行信号遷移による交差結合の影響を低減することができる。
図8は、図1の遅延要素106の機能を実装するのに使われ得るセンス増幅器800の、ある特定の例示的な実施形態の図である。たとえば、センス増幅器800は、差動入力(たとえば、入力信号102および入力信号102の逆840)を受信することができ、出力信号110を生じ得る。センス増幅器800は、イネーブル信号850(たとえば、クロック信号)も受信することができる。
センス増幅器800は、第1のp型電界効果トランジスタ(PFET)812と第2のNFET832との間に直列に結合された第1のn型電界効果トランジスタ(NFET)828を含み得る。センス増幅器は、第2のPFET822と第2のNFET832との間に直列に結合された第3のNFET830も含み得る。第3のPFET814および第4のPFET816は各々、第4のNFET824を介して第1のNFET828と直列に結合されてよい。第5のPFET820および第6のPFET818は各々、第5のNFET826を介して第3のNFET830と直列に結合されてよい。イネーブル信号850は、第1のPFET812のゲート、第2のPFET822のゲート、第3のPFET814のゲート、第5のPFET820のゲート、および第2のNFET832のゲートに結合されてよい。入力信号102は第3のNFET830のゲートに結合されてよく、入力信号102の逆840は第1のNFET828のゲートに結合されてよい。特定の実施形態では、第3のNFET830は、第3のNFET830のゲートにおいて、図1の第1の構成要素120から送信される入力信号102を受信することができる。さらに、第4のPFET816のゲートは、第4のNFET824のゲート、第6のPFET818の端子、および第5のNFET826の端子に結合されてよい。同様に、第6のPFET818のゲートは、第5のNFET826のゲート、第4のPFET816の端子、および第4のNFET824の端子に結合されてよい。
さらに、センス増幅器800は、交差結合されたNANDゲート880を含み得る。交差結合されたNANDゲート880は、第1のNANDゲート881および第2のNANDゲート882を含み得る。第1のNANDゲート881の第1の入力は、ノードq860に結合されてよく、ノードq860において生じた信号を受信することができる。第1のNANDゲート881の第2の入力は、第2のNANDゲート882の出力に結合されてよい。第2のNANDゲート882の第1の入力は、第1のNANDゲート881の出力に結合されてよい。第2のNANDゲート882の第2の入力は、ノードnq862に結合されてよく、ノードnq862において生じた信号を受信することができる。第2のNANDゲート882の出力は、センス増幅器800の出力信号110を与えることができる。センス増幅器800によって生じた出力信号110(すなわち、第2のNANDゲート882における出力)は、バスライン108のうちの1つ(たとえば、図1では「1」と表されるバスライン)を介して図1の第2の構成要素130に送信され得る。図8に示すように、第1のNANDゲート881は、「立上りが遅く」かつ「立下りが速い」出力を有してよく、第2のNANDゲート882は、「立上りが速く」かつ「立下りが遅い」出力を有してよい。交差結合されたNANDゲート880は、センス増幅器800の一部であり、ノードq860およびnq862において結合され、単に説明しやすいように、センス増幅器800の他の構成要素とは別個に示されていることに留意されたい。
センス増幅器800の動作中、入力信号102中の(たとえば、論理「1」から論理「0」へ、またはその逆の)遷移に応答して、センス増幅器800は、隣接バスラインまたは極近接するバスラインとの交差結合による電力散逸を低減するように、出力信号110を遅延させてよい。
説明のために、センス増幅器800がイネーブル信号850中の「0」値を検出すると、入力信号102および入力信号102の逆840は、外部的にはプリチャージ状態においてハイに保持されてよい。ノードq860およびnq862、ならびに内部ノードx870およびnx872も、ハイにプリチャージされてよい。交差結合されたNANDゲート880(ノードq860およびnq862によって駆動される)は、インバータとして振る舞ってよく、そうすることによって、センス増幅器800の出力信号110に初期状態を維持させる。入力信号102が放電し(たとえば、立下りエッジを呈し)始める読出し動作中、ノードnx870およびnq862は、イネーブル信号850がアサートされたとき、ハイのままでよい。これにより、ノードx870における信号が立ち下がってよく、それにより、ノードq860における出力信号が立ち下がる。イネーブル信号850のアサーションと、出力信号110の立上りとの間の遅延は比較的速くてよく、イネーブル信号850のアサーションと、出力信号110の立上りとの間の遅延は比較的遅くてよい。したがって、センス増幅器800を各々が含むドライバ回路を、隣接するバスラインに結合することによって、反対方向での並行信号遷移による交差結合の影響を低減することができる。
図9を参照すると、バスライン上の交差結合効果を低減するための方法の、ある特定の例示的な実施形態が開示され、全体が900と表される。例示的な実施形態において、方法900は、図1のシステム100において実施することができ、図3のスキュードインバータ回路300、図4のスキュードインバータ回路400、図5のレベルシフタ500、図6のレベルシフタ600、図7のラッチ700、および図8のセンス増幅器800のうちのどれを使ってもよい。
方法900は、910で、複数のドライバ回路のうちの第1のドライバ回路において入力信号を受信するステップを含む。特定の実施形態では、第1のドライバ回路は、スキュードインバータ回路(たとえば、図3のスキュードインバータ回路300や図4のスキュードインバータ回路400)、レベルシフタ(たとえば、図5のレベルシフタ500や図6のレベルシフタ600)、ラッチ(たとえば、図7のラッチ700)、またはセンス増幅器(たとえば、図8のセンス増幅器800)を使って実装される遅延要素106を含む。第1のドライバ回路は、複数のバスラインのうちの第1のバスラインに結合されてよい。たとえば、図1において、第1の構成要素120は、複数のバスライン108を介して第2の構成要素130に入力信号102を送信することができる。さらに、第1のバスラインは、第2のバスラインに物理的に極近接してよい。遅延要素106を含む第1のドライバ回路は、第2のバスライン(たとえば、図1では「2」と表される)に物理的に極近接する第1のバスライン(たとえば、図1では「1」と表される)に結合されてよい。遅延要素106は、第1の構成要素120から入力信号102を受信することができる。クロック回路(たとえば、図7のラッチ700や、イネーブル信号850がクロック信号である図8のセンス増幅器800)を使って遅延要素が実装されているとき、方法900は場合によっては、915で、第1のドライバ回路においてクロック信号を受信するステップを含み得る。
方法900は、920で、入力信号102中のデジタル値遷移を検出するステップを含む。たとえば、図1において、遅延要素106は、入力信号102中のデジタル値遷移を検出することができる。第1のドライバ回路が、915でクロック信号を受信すると、方法900は場合によっては、925で、クロック信号における遷移を検出するステップを含み得る。
方法900は、930で、デジタル値遷移の方向を判断するステップをさらに含む。デジタル値遷移の方向がハイからローであるとき、方法900は、940で、第1の遅延の後で出力信号を生じるステップを含み得る。たとえば、図2に示すように、出力信号110Aまたは110Bは、第1の遅延の後に生じ得る。デジタル値遷移の方向がローからハイであるとき、方法900は、950で、第1の遅延とは異なる第2の遅延の後に出力信号を生じるステップを含み得る。たとえば、図2に示すように、出力信号210Aまたは210Bは、第2の遅延の後に生じ得る。第1の遅延と第2の遅延との間の差は、第1のバスラインを介した、および第2のバスラインを介した信号の送信に関連した電力を低減するのに十分な量であり得る。たとえば、図2に示すように、時間差Tdは、第1のバスラインと第2のバスラインとの間の交差結合を低減するように選択されてよい。
図9の方法900は、ローからハイへのデジタル値遷移よりもハイからローへのデジタル値遷移を遅延させ、またはその逆のいずれかによって、バスラインにおける交差結合を低減し得ることに留意されたい。たとえば、図9において参照される第2のバスラインは、第2の遅延要素を有する第2のドライバ回路に結合されてよい。第2の遅延要素は、910で、遅延要素における入力信号の受信と同時に、第2の入力信号を受信することができる。第2の遅延要素は、第2の出力信号を生じ得る。940で生じる出力信号と同様に、第2の出力信号は、第2の入力信号がハイからローに遷移したとき、第1の遅延の後で遷移してよい。さらに950で生じる出力信号と同様に、第2の出力信号は、第2の入力信号がローからハイに遷移したとき、第2の遅延の後で遷移してよい。
図10を参照すると、バスラインにおける交差結合効果を低減するためのシステムを含むワイヤレスデバイスの、ある特定の例示的な実施形態のブロック図が示され、全体が1000と表される。デバイス1000は、メモリ1032に結合されたデジタル信号プロセッサ(DSP)1064などのプロセッサを含む。デバイスは、それぞれの遅延要素1094、1096を含むドライバ回路1090も含み得る。第1の構成要素(たとえば、コーダ/デコーダ(コーデック)1034)は、複数のバスラインを介して第2の構成要素(たとえば、DSP1064)に信号を送信することができる。遅延要素1094は、複数のバスライン1090のうちの第1のバスラインに結合されてよく、遅延要素1096は、複数のバスライン1090のうちの第2のバスラインに結合されてよい。遅延要素は、デバイス1000の様々な構成要素の間で信号を送信するのに使われる、デバイス1000内の任意のバスライン(またはすべてのバスライン)に結合されてよいことに留意されたい。例示的な実施形態において、遅延要素1094、1096は各々、図3のスキュードインバータ回路300、図4のスキュードインバータ回路400、図5のレベルシフタ500、図6のレベルシフタ600、図7のラッチ700、または図8のセンス増幅器800によって実装され得る。
図10は、DSP1064およびディスプレイ1028に結合されたディスプレイコントローラ1026も示す。コーダ/デコーダ(コーデック)1034もDSP1064に結合され得る。スピーカー1036およびマイクロフォン1038がコーデック1034に結合され得る。
図10はまた、ワイヤレスコントローラ1040がDSP1064とワイヤレスアンテナ1042とに結合され得ることを示す。特定の一実施形態では、DSP1064、ディスプレイコントローラ1026、メモリ1032、コーデック1034、ワイヤレスコントローラ1040、および遅延要素1094を含むドライバ回路1090は、システムインパッケージデバイスまたはシステムオンチップデバイス1022に含まれる。特定の実施形態では、入力デバイス1030および電源1044が、システムオンチップデバイス1022に結合される。その上、特定の一実施形態では、図10に示すように、ディスプレイ1028、入力デバイス1030、スピーカー1036、マイクロフォン1038、ワイヤレスアンテナ1042、および電源1044は、システムオンチップデバイス1022の外部にある。ただし、ディスプレイ1028、入力デバイス1030、スピーカー1036、マイクロフォン1038、ワイヤレスアンテナ1042、および電源1044の各々は、インターフェースまたはコントローラなど、システムオンチップデバイス1022の構成要素に結合され得る。
記載した実施形態とともに、第1のバスラインにおける入力信号のデジタル値遷移に基づいて、複数のバスラインのうちの第1のバスラインにおける出力信号を遅延させるための手段を含む装置が開示される。たとえば、遅延させるための手段は、図1のドライバ回路104のうちの1つ、図1の遅延要素106、図3のスキュードインバータ回路300、図4のスキュードインバータ回路400、図5のレベルシフタ500、図6のレベルシフタ600、図7のラッチ700、図8のセンス増幅器800、図10のドライバ回路1090のうちの1つ、図10の遅延要素1094、図10の遅延要素1096、出力信号を遅延させるように構成された1つもしくは複数の他のデバイス、またはそれらのどの組合せであってもよい。
装置は、遅延させるための手段に入力信号を与えるための手段も含み得る。たとえば、与えるための手段は、図1の第1の構成要素120、図10のデバイス1000の構成要素(たとえば、コーデック1034)、遅延させるための手段に入力信号を与えるように構成された1つもしくは複数のデバイス、またはそれらのどの組合せも含み得る。出力信号は、ハイからローへの入力信号の第1のデジタル値遷移に応答して、第1の遅延の後で遷移してよく、ローからハイへの入力信号の第2のデジタル値遷移に応答して第2の遅延の後で遷移してよい。第1の遅延量は、第1のバスラインを介した、および第1のバスラインに物理的に極近接した第2のバスラインを介した信号の送信に関連した電力を低減するのに十分な量だけ、第2の遅延量とは異なってよい。
さらに、本明細書で開示された実施形態に関して説明された様々な例示的な論理ブロック、構成、モジュール、回路、およびアルゴリズムのステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装され得ることを、当業者は諒解されよう。上記に、様々な例示的な構成要素、ブロック、構成、モジュール、回路、およびステップについて、それらの機能に関して概略的に説明した。そのような機能をハードウェアとして実装するか、ソフトウェアとして実装するかは、特定の適用例および全体的なシステムに課される設計制約に依存する。当業者は、説明した機能を特定の適用例ごとに様々な方法で実装し得るが、そのような実装の決定は、本開示の範囲からの逸脱を生じるものと解釈すべきではない。
本明細書で開示した実施形態に関連して説明した方法またはアルゴリズムのステップは、直接ハードウェアで具体化されるか、プロセッサによって実行されるソフトウェアモジュールで具体化されるか、またはその2つの組合せで具体化され得る。ソフトウェアモジュールは、ランダムアクセスメモリ(RAM)、フラッシュメモリ、読取り専用メモリ(ROM)、プログラマブル読取り専用メモリ(PROM)、消去可能プログラマブル読取り専用メモリ(EPROM)、電気消去可能プログラマブル読取り専用メモリ(EEPROM)、レジスタ、ハードディスク、リムーバブルディスク、コンパクトディスク読取り専用メモリ(CD-ROM)、または当技術分野で知られている任意の他の形態の記憶媒体中に常駐し得る。例示的な非一時的(たとえば、有形)記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体はプロセッサと一体であり得る。プロセッサおよび記憶媒体は、特定用途向け集積回路(ASIC)に常駐し得る。ASICは、コンピューティングデバイスまたはユーザ端末内に常駐し得る。代替として、プロセッサおよび記憶媒体は、コンピューティングデバイスまたはユーザ端末の中に、個別の構成要素として常駐し得る。
開示された実施形態の上記の説明は、当業者が、開示された実施形態を作成または使用することができるように与えられる。これらの実施形態に対する様々な修正が、当業者には容易に明らかとなり、本明細書で定義される原理は、本開示の範囲から逸脱することなく、他の実施形態に適用され得る。したがって、本開示は、本明細書に示す実施形態に限定されることは意図されず、以下の特許請求の範囲によって定義されるような、原理および新規の特徴と矛盾しない、可能な最大の範囲を認められるべきである。
100 システム
102 入力信号、信号
104 ドライバ回路
106 遅延要素
108 バスライン
110 出力信号
110A 出力信号
110B 出力信号
120 第1の構成要素
130 第2の構成要素
202 信号、入力信号
210A 出力信号
210B 出力信号
300 スキュードインバータ回路
304 第1のインバータ、インバータ
306 第2のインバータ、インバータ
308 NANDゲート
310 第1の入力
320 第2の入力
400 スキュードインバータ回路
404 第1のインバータ、インバータ
406 第2のインバータ、インバータ
408 NORゲート
500 レベルシフタ
504 第2のPFET
506 第1のp型電界効果トランジスタ(PFET)
508 第1のn型電界効果トランジスタ(NFET)
512 第1のインバータ
514 第4のPFET
516 第3のPFET
518 第2のNFET
520 第2のインバータ
600 レベルシフタ
604 第1のn型電界効果トランジスタ(NFET)
606 第3のインバータ
608 第4のインバータ
612 第2のNFET
614 第2のインバータ
616 第1のインバータ
700 ラッチ
704 クロック(CLK)信号
706 第1のn型電界効果トランジスタ(NFET)
708 第4のインバータ
712 第1のインバータ
714 第2のインバータ
716 第2のNFET
718 第3のインバータ
800 センス増幅器
812 第1のp型電界効果トランジスタ(PFET)
814 第3のPFET
816 第4のPFET
818 第6のPFET
820 第5のPFET
822 第2のPFET
824 第4のNFET
826 第5のNFET
828 第1のn型電界効果トランジスタ(NFET)
830 第3のNFET
832 第2のNFET
840 入力信号102の逆
850 イネーブル信号
860 ノードq
862 ノードnq
870 内部ノードx
872 内部ノードnx
880 NANDゲート
881 第1のNANDゲート
882 第2のNANDゲート
1000 デバイス
1022 システムオンチップデバイス
1026 ディスプレイコントローラ
1028 ディスプレイ
1030 入力デバイス
1032 メモリ
1034 コーダ/デコーダ(コーデック)
1036 スピーカー
1038 マイクロフォン
1040 ワイヤレスコントローラ
1042 ワイヤレスアンテナ
1044 電源
1064 デジタル信号プロセッサ(DSP)
1090 ドライバ回路、バスライン
1094 遅延要素
1096 遅延要素

Claims (20)

  1. 複数のバスラインに結合された複数のドライバ回路であって、前記複数のドライバ回路のうちの第1のドライバ回路が、前記複数のバスラインのうちの第1のバスラインに結合され、前記第1のドライバ回路が、ハイからローへの入力信号の第1のデジタル値遷移に応答して第1の遅延の後で遷移し、ローからハイへの前記入力信号の第2のデジタル値遷移に応答して第2の遅延の後で遷移する出力信号を生じるように構成された遅延要素を含み、前記第1の遅延が、前記第1のバスラインを介した、および前記第1のバスラインに物理的に極近接する第2のバスラインを介した信号の送信に関連した電力を低減するのに十分な量だけ、前記第2の遅延とは異なる、複数のドライバ回路を備えるデバイスであって、
    前記遅延要素が、スキュードインバータ、レベルシフタ、ラッチ、またはセンス増幅器を含むデバイス。
  2. 前記第1のドライバ回路がクロック信号を受信し、前記遅延要素が、前記クロック信号中の遷移を検出した後で、前記出力信号を生じるようにさらに構成される、請求項1に記載のデバイス。
  3. 前記遅延要素がスキュードインバータを含む、請求項1に記載のデバイス。
  4. 前記スキュードインバータが、
    前記入力信号を受信する第1のインバータと、
    前記第1のインバータの出力を受信する第2のインバータと、
    前記入力信号を受信し、前記第2のインバータの出力を受信して、前記出力信号を生じる論理ゲートとを備える、請求項3に記載のデバイス。
  5. 前記論理ゲートがNANDゲートまたはNORゲートである、請求項4に記載のデバイス。
  6. 前記量が少なくとも30ピコ秒である、請求項1に記載のデバイス。
  7. 前記量が少なくとも50ピコ秒である、請求項1に記載のデバイス。
  8. 前記量が少なくとも2つの論理ゲートの遅延である、請求項1に記載のデバイス。
  9. 前記量が少なくとも3つの論理ゲートの遅延である、請求項1に記載のデバイス。
  10. 前記遅延要素がレベルシフタを含む、請求項1に記載のデバイス。
  11. 前記遅延要素がラッチを含む、請求項1に記載のデバイス。
  12. 前記遅延要素がセンス増幅器である、請求項1に記載のデバイス。
  13. 複数のバスラインのうちの第1のバスラインに結合された遅延要素において第1の入力信号を受信するステップであって、前記第1の入力信号が、第1のデジタル値をハイからローに遷移させるステップと、
    前記第1の入力信号に応答して、前記遅延要素において第1の出力信号を生成するステップであって、前記第1の出力信号が、第1の遅延の後で遷移するステップと、
    前記遅延要素において第2の入力信号を受信するステップであって、前記第2の入力信号が、第2のデジタル値をローからハイに遷移させるステップと、
    前記遅延要素において第2の出力信号を生成するステップであって、前記第2の出力信号が第2の遅延の後で遷移し、前記第1の遅延が、前記第1のバスラインを介した、および前記第1のバスラインに物理的に極近接する第2のバスラインを介した信号の送信に関連した電力を低減するのに十分な量だけ、前記第2の遅延とは異なるステップとを含み、
    前記遅延要素が、スキュードインバータ、レベルシフタ、ラッチ、またはセンス増幅器を含む方法。
  14. 前記第1の遅延要素において前記第1の入力信号を受信するのと同時に、前記第2のバスラインに結合された第2の遅延要素において第3の入力信号を受信するステップと、
    前記第2の遅延要素において第3の出力信号を生成するステップとをさらに含む、請求項13に記載の方法。
  15. 前記量が少なくとも50ピコ秒である、請求項13に記載の方法。
  16. 前記量が少なくとも2つの論理ゲートの遅延である、請求項13に記載の方法。
  17. 前記量が少なくとも3つの論理ゲートの遅延である、請求項13に記載の方法。
  18. 複数のバスラインのうちの第1のバスラインにおける入力信号のデジタル値遷移に基づいて、前記第1のバスラインにおける出力信号を遅延させるための手段を備える装置であって、
    前記出力信号が、ハイからローへの、前記入力信号の第1のデジタル値遷移に応答して第1の遅延の後で遷移し、ローからハイへの、前記入力信号の第2のデジタル値遷移に応答して第2の遅延の後で遷移し、前記第1の遅延が、前記第1のバスラインを介した、および前記第1のバスラインに物理的に極近接する第2のバスラインを介した信号の送信に関連した電力を低減するのに十分な量だけ、前記第2の遅延とは異なり、
    遅延させるための前記手段が、スキュードインバータ、レベルシフタ、ラッチ、またはセンス増幅器を含む装置。
  19. 遅延させるための前記手段に前記入力信号を与えるための手段をさらに備え、与えるための前記手段が、電子デバイスの構成要素を含む、請求項18に記載の装置。
  20. 前記量が、少なくとも50ピコ秒または少なくとも2つの論理ゲートの遅延である、請求項18に記載の装置。
JP2015231635A 2011-09-23 2015-11-27 交差結合効果を低減するためのシステムおよび方法 Expired - Fee Related JP6158277B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/242,469 US20130076424A1 (en) 2011-09-23 2011-09-23 System and method for reducing cross coupling effects
US13/242,469 2011-09-23

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014532079A Division JP5930434B2 (ja) 2011-09-23 2012-09-24 交差結合効果を低減するためのシステムおよび方法

Publications (2)

Publication Number Publication Date
JP2016042387A true JP2016042387A (ja) 2016-03-31
JP6158277B2 JP6158277B2 (ja) 2017-07-05

Family

ID=47089126

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014532079A Expired - Fee Related JP5930434B2 (ja) 2011-09-23 2012-09-24 交差結合効果を低減するためのシステムおよび方法
JP2015231635A Expired - Fee Related JP6158277B2 (ja) 2011-09-23 2015-11-27 交差結合効果を低減するためのシステムおよび方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014532079A Expired - Fee Related JP5930434B2 (ja) 2011-09-23 2012-09-24 交差結合効果を低減するためのシステムおよび方法

Country Status (6)

Country Link
US (2) US20130076424A1 (ja)
EP (1) EP2758887B1 (ja)
JP (2) JP5930434B2 (ja)
KR (1) KR101559436B1 (ja)
CN (1) CN103814366B (ja)
WO (1) WO2013044254A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022025101A1 (ja) * 2020-07-30 2022-02-03

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130076424A1 (en) 2011-09-23 2013-03-28 Qualcomm Incorporated System and method for reducing cross coupling effects
CN104380605B (zh) * 2012-08-01 2017-12-08 瑞萨电子株式会社 电平移位电路、半导体器件
TWI504148B (zh) * 2012-10-23 2015-10-11 Mstar Semiconductor Inc 記憶體系統
US10088514B2 (en) * 2015-06-30 2018-10-02 Intel Corporation Orientation indicator with pin signal alteration
JP2017207963A (ja) * 2016-05-19 2017-11-24 ソニー株式会社 データ伝送回路、データ伝送システムおよびデータ伝送回路の制御方法
US10147159B2 (en) * 2017-04-07 2018-12-04 Microsoft Technology Licensing, Llc Ink render using high priority queues
US10600730B2 (en) 2018-01-26 2020-03-24 Nvidia Corporation Cross talk reduction differential cross over routing systems and methods
CN109981098B (zh) * 2019-04-18 2020-08-14 珠海格力电器股份有限公司 提高通讯线抗干扰能力的通讯线辅助电路及其控制方法
US11356236B2 (en) * 2019-05-16 2022-06-07 Texas Instruments Incorporated Bidirectional re-driver for half-duplex interfaces
US11417391B2 (en) * 2020-08-28 2022-08-16 Micron Technology, Inc. Systems and methods for level down shifting drivers
CN114070666B (zh) * 2021-11-10 2022-12-20 上海裕芯电子科技有限公司 一种总线通讯接口电路及增强总线通讯效果的通信方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10187093A (ja) * 1996-12-27 1998-07-14 Mitsubishi Electric Corp マトリクス表示装置の駆動回路およびマトリクス表示装置の駆動方法
JP2003195992A (ja) * 2001-12-26 2003-07-11 Handotai Rikougaku Kenkyu Center:Kk 回路装置
JP2004241930A (ja) * 2003-02-04 2004-08-26 Fujitsu Ltd 出力回路
JP2006352741A (ja) * 2005-06-20 2006-12-28 Nec Electronics Corp デッドタイム制御回路
JP2009296119A (ja) * 2008-06-03 2009-12-17 Toshiba Corp 双方向バッファ回路及び信号レベル変換回路
US20100030924A1 (en) * 2008-07-29 2010-02-04 Qualcomm Incorporated High signal level compliant input/output circuits

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4321492A (en) * 1979-10-15 1982-03-23 Rca Corporation Two input sense circuit
US4393315A (en) 1981-05-18 1983-07-12 Sperry Corporation High-gain stabilized converter
JPH0720060B2 (ja) * 1985-08-14 1995-03-06 株式会社東芝 出力回路装置
US5519344A (en) * 1994-06-30 1996-05-21 Proebsting; Robert J. Fast propagation technique in CMOS integrated circuits
US5487038A (en) 1994-08-15 1996-01-23 Creative Integrated Systems, Inc. Method for read cycle interrupts in a dynamic read-only memory
JP3487723B2 (ja) 1996-09-19 2004-01-19 沖電気工業株式会社 インタフェース回路及び信号伝送方法
JP3033523B2 (ja) 1997-05-16 2000-04-17 日本電気株式会社 出力回路
US6253359B1 (en) 1998-01-29 2001-06-26 Texas Instruments Incorporated Method for analyzing circuit delays caused by capacitive coupling in digital circuits
US6111446A (en) 1998-03-20 2000-08-29 Micron Technology, Inc. Integrated circuit data latch driver circuit
JP2002049447A (ja) 2000-08-03 2002-02-15 Matsushita Electric Ind Co Ltd 信号伝送システム
US6489809B2 (en) 2000-11-30 2002-12-03 Infineon Technologies Ag Circuit for receiving and driving a clock-signal
JP2002231890A (ja) 2001-02-01 2002-08-16 Sanyo Electric Co Ltd 半導体集積回路
US6552953B2 (en) 2001-02-05 2003-04-22 Micron Technology, Inc. High speed signal path and method
US20040243871A1 (en) 2001-09-11 2004-12-02 Andre Nieuwland Electric device with data communication bus
JP4397555B2 (ja) 2001-11-30 2010-01-13 株式会社半導体エネルギー研究所 半導体装置、電子機器
KR100468733B1 (ko) * 2002-06-07 2005-01-29 삼성전자주식회사 스큐드 버스 구동 방법 및 회로
US6992603B2 (en) 2004-03-31 2006-01-31 Intel Corporation Single-stage and multi-stage low power interconnect architectures
US7542848B2 (en) * 2004-09-28 2009-06-02 The Boeing Company Software-defined GPS receivers and distributed positioning system
DE102004054546B4 (de) 2004-11-11 2011-06-22 Qimonda AG, 81739 Treiberschaltung
EP1662410A1 (en) 2004-11-30 2006-05-31 Infineon Technologies AG Method and device for analyzing crosstalk effects in an electronic device
JP2006237388A (ja) 2005-02-25 2006-09-07 Matsushita Electric Ind Co Ltd 半導体集積回路及び半導体集積回路の制御方法及び信号伝送回路
US7260755B2 (en) * 2005-03-03 2007-08-21 International Business Machines Corporation Skewed inverter delay line for use in measuring critical paths in an integrated circuit
US7605666B2 (en) 2007-08-22 2009-10-20 Chris Karabatsos High frequency digital oscillator-on-demand with synchronization
US7312626B2 (en) 2005-08-31 2007-12-25 Micron Technology, Inc. CMOS circuits with reduced crowbar current
US7738307B2 (en) * 2005-09-29 2010-06-15 Hynix Semiconductor, Inc. Data transmission device in semiconductor memory device
KR100868251B1 (ko) 2007-03-22 2008-11-12 주식회사 하이닉스반도체 반도체 메모리장치
US8090052B2 (en) 2007-03-29 2012-01-03 Intel Corporation Systems and methods for digital delayed array transmitter architecture with beam steering capability for high data rate
US8359173B2 (en) 2007-11-07 2013-01-22 Northwestern University System and methods for dynamic power estimation for a digital circuit
US7756669B2 (en) * 2008-06-18 2010-07-13 Gm Global Technology Operations, Inc. Systems and methods for estimating temperatures of power module components
US8117420B2 (en) * 2008-08-07 2012-02-14 Qualcomm Incorporated Buffer management structure with selective flush
US8274311B2 (en) 2009-02-27 2012-09-25 Yonghua Liu Data transmission system and method
JP2011017869A (ja) * 2009-07-08 2011-01-27 Renesas Electronics Corp 表示パネル駆動装置、表示装置、及び、表示パネル駆動方法
US20130076424A1 (en) 2011-09-23 2013-03-28 Qualcomm Incorporated System and method for reducing cross coupling effects

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10187093A (ja) * 1996-12-27 1998-07-14 Mitsubishi Electric Corp マトリクス表示装置の駆動回路およびマトリクス表示装置の駆動方法
JP2003195992A (ja) * 2001-12-26 2003-07-11 Handotai Rikougaku Kenkyu Center:Kk 回路装置
JP2004241930A (ja) * 2003-02-04 2004-08-26 Fujitsu Ltd 出力回路
JP2006352741A (ja) * 2005-06-20 2006-12-28 Nec Electronics Corp デッドタイム制御回路
JP2009296119A (ja) * 2008-06-03 2009-12-17 Toshiba Corp 双方向バッファ回路及び信号レベル変換回路
US20100030924A1 (en) * 2008-07-29 2010-02-04 Qualcomm Incorporated High signal level compliant input/output circuits

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022025101A1 (ja) * 2020-07-30 2022-02-03
JP7456506B2 (ja) 2020-07-30 2024-03-27 株式会社村田製作所 生体活動検出センサ

Also Published As

Publication number Publication date
EP2758887A1 (en) 2014-07-30
JP5930434B2 (ja) 2016-06-08
US20160162432A1 (en) 2016-06-09
EP2758887B1 (en) 2018-01-17
JP2014531673A (ja) 2014-11-27
CN103814366A (zh) 2014-05-21
US20130076424A1 (en) 2013-03-28
WO2013044254A1 (en) 2013-03-28
US9785601B2 (en) 2017-10-10
CN103814366B (zh) 2017-06-16
KR20140081834A (ko) 2014-07-01
JP6158277B2 (ja) 2017-07-05
KR101559436B1 (ko) 2015-10-12

Similar Documents

Publication Publication Date Title
JP5930434B2 (ja) 交差結合効果を低減するためのシステムおよび方法
US7746137B2 (en) Sequential circuit element including a single clocked transistor
US9966953B2 (en) Low clock power data-gated flip-flop
US8760208B2 (en) Latch with a feedback circuit
KR20140113271A (ko) 클럭 캐스코드 상보 스위치 로직을 이용한 집적 클럭 게이팅 장치
JP5960870B2 (ja) マルチ電圧レベルのマルチダイナミック回路構造デバイス
US8873331B2 (en) Command decoders
JP2016506672A (ja) レベルシフタを含むセンスアンプ
TW201524222A (zh) 麥克風的接腳偵測電路與其方法
KR101154109B1 (ko) 전압 스윙을 제어하는 회로 장치 및 방법
US9602160B2 (en) Apparatus and method for digitally cancelling crosstalk
JP6345356B2 (ja) 電圧ドループ制御
US7928792B2 (en) Apparatus for outputting complementary signals using bootstrapping technology
KR20090059580A (ko) 고성능 반도체 소자에 채용하기 적합한 플립플롭 회로
US7557630B2 (en) Sense amplifier-based flip-flop for reducing output delay time and method thereof
KR20100112108A (ko) 로직 상태 포착 회로
US9276575B2 (en) Low leakage state retention synchronizer
KR20160030284A (ko) 쿼드러처 분할기
US9607674B1 (en) Pulse latch reset tracking at high differential voltage
KR20120140013A (ko) 펄스 생성기
WO2022127161A1 (zh) 比较电路以及存储芯片
TW202030982A (zh) 用於防止偏壓溫度不穩定的電路和方法
Samal et al. Low Power ModifiedFeed-Through Logic Circuit for Ultra-low Voltage Arithmetic Circuits
Singh Hazards and Glitch Power Reduction of CMOS Full Adder in 90nm Technology

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170607

R150 Certificate of patent or registration of utility model

Ref document number: 6158277

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees