TW201308290A - 用於使用主動矩陣定址方式且使用被動矩陣定址方式以驅動顯示器之方法及器件 - Google Patents

用於使用主動矩陣定址方式且使用被動矩陣定址方式以驅動顯示器之方法及器件 Download PDF

Info

Publication number
TW201308290A
TW201308290A TW101125571A TW101125571A TW201308290A TW 201308290 A TW201308290 A TW 201308290A TW 101125571 A TW101125571 A TW 101125571A TW 101125571 A TW101125571 A TW 101125571A TW 201308290 A TW201308290 A TW 201308290A
Authority
TW
Taiwan
Prior art keywords
display
array
matrix addressing
addressing mode
display elements
Prior art date
Application number
TW101125571A
Other languages
English (en)
Inventor
Manish Kothari
Alok Govil
Original Assignee
Qualcomm Mems Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Mems Technologies Inc filed Critical Qualcomm Mems Technologies Inc
Publication of TW201308290A publication Critical patent/TW201308290A/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/3466—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on interferometric effect
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G09G2310/063—Waveforms for resetting the whole screen at once
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本文中闡述用於使用一主動矩陣定址方式且使用一被動矩陣定址方式來更新一顯示元件陣列之方法及器件。在一項實施例中，該方法包括在一主動矩陣定址方式與一被動矩陣定址方式之間進行選擇。該方法進一步包括使用該所選擇定址方式來驅動該顯示元件陣列。

Description

用於使用主動矩陣定址方式且使用被動矩陣定址方式以驅動顯示器之方法及器件
本發明係關於用於顯示元件之驅動方式，且更具體而言係關於使用一被動矩陣定址方式且使用一主動矩陣定址方式以驅動顯示元件。
機電系統包含具有電氣及機械元件、致動器、變換器、感測器、光學組件(例如，鏡)及電子器件之器件。機電系統可以多種規模來製造，包含但不限於微米級及奈米級。舉例而言，微機電系統(MEMS)器件可包含具有介於自約一微米至數百微米或更大之範圍內之大小之結構。奈米機電系統(NEMS)器件可包含具有小於一微米之大小(舉例而言，小於數百奈米之大小)之結構。可使用沈積、蝕刻、微影及/或蝕刻掉基板及/或所沈積材料層之部分或添加若干層以形成電及機電器件之其他微機械加工製程來形成機電元件。
一種類型之機電系統器件稱為一干涉式調變器(IMOD)。如本文中所使用，術語干涉式調變器或干涉式光調變器係指一種使用光學干涉原理選擇性地吸收及/或反射光之器件。在某些實施方案中，一干涉式調變器可包含一對導電板，該對導電板中之一者或兩者可係全部或部分透明及/或反射且在施加一適當電信號時能夠相對運動。在一實施方案中，一個板可包含沈積於一基板上之一固定層，而另一板可包含以一空氣間隙與該固定層分離之 一反射膜。一個板相對於另一板之位置可改變入射於該干涉式調變器上之光之光學干涉。干涉式調變器器件具有一寬廣範圍之應用，且預期用於改良現有產品及形成新產品，尤其是具有顯示能力之彼等產品。
本發明之系統、方法及器件各自具有數項發明態樣，該等發明態樣中之任何單項態樣皆不單獨決定本文中所揭示之所期望屬性。
本發明中所闡述之標的物之一項發明態樣可以一種更新一顯示元件陣列之方法實施。於此態樣中，該方法可包含在一主動矩陣定址方式與一被動矩陣定址方式之間進行選擇，及使用該所選擇定址方式來驅動該顯示元件陣列。
在另一發明態樣中，提供一種顯示裝置。該裝置可包含：一顯示元件陣列；及一第一處理電路，其經組態以在一主動矩陣定址方式與一被動矩陣定址方式之間進行選擇。該設備可進一步包含經組態以使用該所選擇定址方式來驅動該雙穩態顯示元件陣列之一驅動器。
在另一發明態樣中，提供一種製造一顯示裝置之方法。該方法可包含：提供一顯示元件陣列，提供經組態以在一主動矩陣定址方式與一被動矩陣定址方式之間進行選擇之一第一處理電路，及提供經組態以使用該所選擇定址方式來驅動該雙穩態顯示元件陣列之一驅動器。
在另一發明態樣中，提供一種顯示裝置。該裝置可包含：用於顯示之構件，用於在一主動矩陣定址方式與一被 動矩陣定址方式之間進行選擇之構件，及用於使用該所選擇定址方式來驅動該顯示構件之構件。
在另一發明態樣中，提供一種電腦可讀媒體。該電腦可讀媒體可包含在執行時執行一種方法之指令。該方法可包含在一主動矩陣定址方式與一被動矩陣定址方式之間進行選擇，及使用該所選擇定址方式來驅動該顯示元件陣列。
在隨附圖式及下文說明中陳述本說明書中所闡述之標的物之一或多項實施方案之細節。依據說明、圖式及申請專利範圍，其他特徵、態樣及優點將變得顯而易見。注意，以下圖式之相對尺寸可能未按比例繪製。
在各圖式中，相同元件符號及名稱指示相同元件。
以下詳細說明係出於闡述發明態樣之目的而針對某些實施方案。然而，本文中之教示可以多種不同方式應用。所闡述之實施方案可實施於經組態以顯示一影像(無論是運動影像(例如，視訊)還是靜止影像(例如，靜態影像)，且無論是文字影像、圖形影像還是圖片影像)之任何器件中。更特定而言，預期該等實施方案可實施於諸如但不限於下列各項之多種電子器件中或與其相關聯：行動電話、具有多媒體網際網路功能之蜂巢式電話、行動電視接收器、無線器件、智慧電話、藍芽器件、個人資料助理(PDA)、無線電子郵件接收器、手持式或可攜式電腦、小筆電、筆記型電腦、智慧筆電、平板電腦、印表機、影印機、掃描機、傳真器件、GPS接收器/導航器、相機、MP3 播放器、攝錄影機、遊戲機、手錶、時鐘、計算器、電視監視器、平板顯示器、電子閱讀器件(例如，電子閱讀器)、電腦監視器、汽車顯示器(例如，里程表顯示器等等)、駕駛艙控制器件及/或顯示器、攝影機景物顯示器(例如，一車輛中之一後視攝影機之顯示器)、電子相片、電子告示牌或標牌、投影儀、建築結構、微波爐、冰箱、立體聲系統、卡式記錄器或播放器、DVD播放器、CD播放器、VCR、無線電、可攜式記憶體晶片、洗衣機、乾衣機、洗衣機/乾衣機、停車計時器、封裝(例如，MEMS及非MEMS)、美學結構(例如，關於一件珠寶之影像之顯示器)及多種機電系統器件。本文中之教示亦可用於非顯示應用中，諸如但不限於電子切換器件、射頻濾波器、感測器、加速度計、陀螺儀、運動感測器件、磁力計、用於消費型電子器件之慣性組件、消費型電子器件產品之部件、可變電抗器、液晶器件、電泳器件、驅動方式、製造製程及電子測試設備。因此，該等教示並非意欲限於僅在圖中繪示之實施方案，而是具有如熟習此項技術者將易於瞭解之廣泛應用性。
所闡述實施方案可適用之一適合MEMS器件之一實例係一反射式顯示器件。反射式顯示器件可併入有干涉式調變器(IMOD)以使用光學干涉原理來選擇性地吸收及/或反射入射於其上之光。IMOD可包含一吸收體、可相對於該吸收體移動之一反射體及定義於該吸收體與該反射體之間的一光學諧振腔。該反射體可移動至可改變該光學諧振腔之 大小且藉此影響該干涉式調變器之反射比之兩個或兩個以上不同位置。IMOD之反射光譜可形成可跨越可見波長移位以產生不同色彩之相當寬闊光譜帶。可藉由改變該光學諧振腔之厚度(亦即，藉由改變該反射體之位置)來調整該光譜帶之位置。
圖1展示繪示一干涉式調變器(IMOD)顯示器件之一系列像素中之兩個毗鄰像素之一等角視圖之一實例。該IMOD顯示器件包含一或多個干涉式MEMS顯示元件。在此等器件中，MEMS顯示元件之像素可在一亮狀態或暗狀態中。在亮(「經鬆弛」、「開通」或「接通」)狀態中，顯示元件將入射可見光之一大部分反射(例如)至一使用者。相反，在暗(「經致動」、「閉合」或「關斷」)狀態中，該顯示元件幾乎不反射入射可見光。在某些實施方案中，可顛倒接通狀態及關斷狀態之光反射性質。MEMS像素可經組態以主要按特定波長反射，從而除黑色及白色之外亦允許一彩色顯示。
IMOD顯示器件可包含一列/行IMOD陣列。每一IMOD可包含一對反射層，亦即，一可移動反射層及一固定部分反射層，該等層定位於彼此相距一可變化且可控制距離處以形成一空氣間隙(亦稱為一光學間隙或腔)。該可移動反射層可在至少兩個位置之間移動。在一第一位置(亦即，一經鬆弛位置)中，該可移動反射層可定位於距該固定部分反射層一相對大距離處。在一第二位置(亦即，一經致動位置)中，該可移動反射層可定位於較接近於該部分反射 層處。自兩個層反射之入射光可取決於該可移動反射層之位置而相長地或相消地干涉，從而針對每一像素產生一全反射或不反射狀態。在某些實施方案中，IMOD可在未經致動時在一反射狀態中，從而反射在可見光譜內之光，且可在經致動時在一暗狀態中，從而反射在可見範圍之外的光(例如，紅外光)。然而，在某些其他實施方案中，一IMOD可在未經致動時在一暗狀態中且在經致動時在一反射狀態中。在某些實施方案中，引入一所施加電壓可驅動像素改變狀態。在某些其他實施方案中，一所施加電荷可驅動像素改變狀態。
圖1中所繪示的像素陣列之部分包含兩個毗鄰干涉式調變器12。在左側之IMOD 12(如所圖解說明)中，將一可移動反射層14圖解說明為在距一光學堆疊16一預定距離處之一經鬆弛位置中，光學堆疊16包含一部分反射層。跨越左側之IMOD 12施加之電壓V0不足以致使可移動反射層14之致動。在右側之IMOD 12中，將可移動反射層14圖解說明為在接近或毗鄰光學堆疊16之一經致動位置中。跨越右側之IMOD 12施加之電壓Vbias足以將可移動反射層14維持在該經致動位置中。
在圖1中，大體上在左側用指示入射於像素12上之光的箭頭13及自IMOD 12反射之光15圖解說明像素12之反射性質。雖然未詳細地圖解說明，但熟習此項技術者將理解，入射於像素12上之光13之大部分將透射穿過透明基板20朝向光學堆疊16。入射於光學堆疊16上之光之一部分將透射 穿過光學堆疊16之部分反射層，且一部分將往回反射穿過透明基板20。光13之透射穿過光學堆疊16之部分將在可移動反射層14處往回反射朝向(且穿過)透明基板20。自光學堆疊16之部分反射層反射之光與自可移動反射層14反射之光之間的干涉(相長性的或相消性的)將判定自像素12反射之光15之波長。
光學堆疊16可包含一單個層或數個層。該(等)層可包含一電極層、一部分反射且部分透射層及一透明介電層中之一或多者。在某些實施方案中，光學堆疊16導電、部分透明且部分反射，且可(舉例而言)藉由將上述層中之一或多者沈積至一透明基板20上來製作。該電極層可由多種材料形成，諸如各種金屬(舉例而言，氧化銦錫(ITO))。該部分反射層可由多種材料形成，該等材料係部分反射的，諸如各種金屬(例如，鉻(Cr))、半導體及電介質。該部分反射層可由一或多個材料層形成，且該等層中之每一者可由一單個材料或一材料組合形成。在某些實施方案中，光學堆疊16可包含充當一光學吸收體及導體兩者之一單個半透明厚度之金屬或半導體，同時(例如，光學堆疊16或IMOD其他結構之)不同更多導電層或部分可用於在IMOD像素之間用匯流排傳送信號。光學堆疊16亦可包含覆蓋一或多個導電層或一導電/吸收層之一或多個絕緣或介電層。
在某些實施方案中，可將光學堆疊16之該(等)層圖案化成若干平行條帶，且如下文進一步闡述可在一顯示器件中形成列電極。如熟習此項技術者應理解，術語「圖案化」 在本文中用於指遮罩以及蝕刻製程。在某些實施方案中，一高導電及高反射材料(諸如鋁(Al))可用於可移動反射層14，且此等條帶可形成一顯示器件中之行電極。可移動反射層14可形成為一(或多個)所沈積金屬層之一系列平行條帶(正交於光學堆疊16之列電極)以形成沈積於柱18之頂部上之行及沈積於柱18之間的一介入犧牲材料。當蝕刻掉該犧牲材料時，可在可移動反射層14與光學堆疊16之間形成一經定義間隙19或光學腔。在某些實施方案中，柱18之間的間距可係大約1 μm至1000 μm，而間隙19可係大約<10,000埃(Å)。
在某些實施方案中，該IMOD之每一像素(無論是在經致動狀態中還是在經鬆弛狀態中)基本上係由該等固定反射層及移動反射層形成之一電容器。當不施加電壓時，可移動反射層14保持在一經機械鬆弛狀態中，如圖1中左側之像素12所圖解說明，其中在可移動反射層14與光學堆疊16之間存在間隙19。然而，當將一電位差(例如，電壓)施加至一選定列及行中之至少一者時，在對應像素處形成於列電極與行電極之交叉處之電容器變為帶電，且靜電力將該等電極拉到一起。若所施加之電壓超過一臨限值，則可移動反射層14可變形且移動而接近或緊靠著光學堆疊16。光學堆疊16內之一介電層(未展示)可防止短路且控制層14與層16之間的分離距離，如圖1中右側之經致動像素12所圖解說明。不管所施加電位差之極性如何，行為皆相同。雖然在某些例項中可將一陣列中之一系列像素稱為「列」或 「行」，但熟習此項技術者應易於理解，將一個方向稱為一「列」且將另一方向稱為一「行」係任意的。重申，在某些定向中，可將列視為行，且將行視為列。此外，該等顯示元件可均勻地配置成正交之列與行(一「陣列」)，或配置成非線性組態(舉例而言)從而相對於彼此具有一定的位置偏移(一「馬賽克(mosaic)」)。術語「陣列」及「馬賽克」可係指任一組態。因此，雖然將顯示器稱為包含一「陣列」或「馬賽克」，但在任一例項中，元件本身無需彼此正交地配置或安置成一均勻分佈，而是可包含具有不對稱形狀及不均勻分佈式元件之配置。
圖2展示圖解說明併入有一3×3干涉式調變器顯示器之一電子器件之一系統方塊圖之一實例。該電子器件包含可經組態以執行一或多個軟體模組之一處理器21。除執行一作業系統之外，處理器21亦可經組態以執行一或多個軟體應用程式，包含一網頁瀏覽器、一電話應用程式、一電子郵件程式或任一其他軟體應用程式。
處理器21可經組態以與一陣列驅動器22通信。陣列驅動器22可包含將信號提供至(例如)一顯示陣列或面板30之一列驅動器電路24及一行驅動器電路26。圖2中之線1-1展示圖1中所圖解說明之IMOD顯示器件之剖面。雖然為清晰起見，圖2圖解說明一3×3 IMOD陣列，但顯示陣列30可含有極大數目個IMOD，且可具有在列中與在行中不同之數目個IMOD，且反之亦然。
圖3展示圖解說明圖1之干涉式調變器之可移動反射層位 置對所施加電壓之一圖式之一實例。對於MEMS干涉式調變器，列/行(亦即，共同/分段)寫入程序可利用如圖3中所圖解說明之此等器件之一磁滯性質。一干涉式調變器可需要(舉例而言)約一10伏電位差以致使可移動反射層(或鏡)自經鬆弛狀態改變為經致動狀態。當電壓自彼值降低時，該可移動反射層在該電壓降回至低於(例如)10伏特時維持其狀態，然而，該可移動反射層在該電壓降至低於2伏特之前不完全鬆弛。因此，如圖3中所展示，存在大約3伏特至7伏特之一電壓範圍，在該電壓範圍內存在一施加電壓窗，在該窗內該器件穩定地在經鬆弛狀態或經致動狀態中。此窗在本文中稱為「磁滯窗」或「穩定窗」。對於具有圖3之磁滯特性之一顯示陣列30，列/行寫入程序可經設計以一次定址一或多個列，以使得在對一既定列之定址期間，所定址列中待致動之像素曝露於約10伏特之一電壓差，且待鬆弛之像素曝露於接近零伏特之一電壓差。在定址之後，該等像素曝露於大約5伏特之一穩定狀態或偏壓電壓差以使得其保持在先前選通狀態中。在此實例中，在被定址之後，每一像素經受在約3伏特至7伏特之「穩定窗」內之一電位差。此磁滯性質特徵使得(例如)圖1中所圖解說明之像素設計能夠在相同所施加電壓條件下保持穩定在一經致動狀態或經鬆弛預先存在狀態中。由於每一IMOD像素(無論是在經致動狀態中還是在經鬆弛狀態中)基本上係由該等固定反射層及移動反射層形成之一電容器，因此可在該磁滯窗內之一穩定電壓下保持此穩定狀態 而實質上不消耗或損失電力。此外，若所施加電壓電位保持實質上固定，則基本上極少或沒有電流流動至該IMOD像素中。
在某些實施方案中，可藉由根據一給定列中之像素之狀態之所期望改變(若存在)，沿該組行電極以「分段」電壓之形式施加資料信號來形成一影像之一圖框。可依次定址該陣列之每一列，以使得一次一列地寫入該圖框。為將該所期望資料寫入至一第一列中之像素，可將對應於該第一列中像素之所期望狀態之分段電壓施加於行電極上，且可將呈一特定「共同」電壓或信號之形式之一第一列脈衝施加至第一列電極。然後該組分段電壓可經改變以對應於第二列中之像素之狀態之所期望改變(若存在)，且可將一第二共同電壓施加至第二列電極。在某些實施方案中，第一列中之像素不受沿行電極施加之分段電壓之改變影響，且在第一共同電壓列脈衝期間保持在其已被設定之狀態中。可以一順序方式對整個列系列或(另一選擇係)對整個行系列重複此過程以產生影像圖框。可藉由以某一所期望數目個圖框/秒之速度連續地重複此過程來用新影像資料再新及/或更新該等圖框。
跨越每一像素施加之分段信號及共同信號之組合(亦即，跨越每一像素之電位差)判定每一像素之所得狀態。圖4展示圖解說明當施加各種共同電壓及分段電壓時一干涉式調變器之各種狀態之一表之一實例。如熟習此項技術者將易於理解，可將「分段」電壓施加至行電極或列電 極，且可將「共同」電壓施加至行電極或列電極中之另一者。
如圖4中(以及圖5B中所展示之時序圖中)所圖解說明，當沿一共同線施加一釋放電壓VCREL時，不管沿分段線施加之電壓(亦即，高分段電壓VSH及低分段電壓VSL)如何，沿該共同線之所有干涉式調變器元件皆將被置於一經鬆弛狀態(另一選擇係，稱為一經釋放或未經致動狀態)中。特定而言，當沿一共同線施加釋放電壓VCREL時，在沿彼像素之對應分段線施加高分段電壓VSH及低分段電壓VSL之兩種情況下，跨越該調變器之電位電壓(另一選擇係，稱為一像素電壓)皆在鬆弛窗(參照圖3，亦稱為一釋放窗)內。
當將一保持電壓(諸如，一高保持電壓VCHOLD_H或一低保持電壓VCHOLD_L)施加於一共同線上時，干涉式調變器之狀態將保持恆定。舉例而言，一經鬆弛IMOD將保持在一經鬆弛位置中，且一經致動IMOD將保持在一經致動位置中。可選擇該等保持電壓以使得在沿對應分段線施加高分段電壓VSH及低分段電壓VSL之兩種情況下，該像素電壓皆將保持在一穩定窗內。因此，分段電壓擺幅(亦即，高VSH與低分段電壓VSL之間的差)小於正穩定窗或負穩定窗之寬度。
當將一定址電壓或致動電壓(諸如，一高定址電壓VCADD_H或一低定址電壓VCADD_L)施加於一共同線上時，可藉由沿各別分段線施加分段電壓而將資料選擇性地寫入 至沿彼線之調變器。可選擇分段電壓以使得致動取決於所施加之分段電壓。當沿一共同線施加一定址電壓時，施加一個分段電壓將導致一像素電壓在一穩定窗內，從而致使該像素保持未經致動。相比而言，施加另一分段電壓將導致一像素電壓超出該穩定窗，從而導致該像素之致動。致使致動之特定分段電壓可取決於使用了哪一定址電壓而變化。在某些實施方案中，當沿共同線施加高定址電壓VCADD_H時，高分段電壓VSH之施加可致使一調變器保持在其當前位置中，而低分段電壓VSL之施加可致使該調變器之致動。作為一推論，當施加一低定址電壓VCADD_L時，分段電壓之效應可係相反的，其中高分段電壓VSH致使該調變器之致動且低分段電壓VSL對該調變器之狀態無影響(亦即，保持穩定)。
在某些實施方案中，可使用跨越該等調變器始終產生相同極性電位差之保持電壓、定址電壓及分段電壓。在某些其他實施方案中，可使用使調變器之電位差之極性交替之信號。跨越調變器之極性之交替(亦即，寫入程序之極性之交替)可降低或抑制在一單個極性之重複寫入操作之後可能發生之電荷累積。
圖5A展示圖解說明圖2之3×3干涉式調變器顯示器中之一顯示資料圖框之一圖式之一實例。圖5B展示可用於寫入圖5A中所圖解說明之顯示資料圖框之共同信號及分段信號之一時序圖之一實例。可將該等信號施加至(例如)圖2之3×3陣列，此將最終導致圖5A中所圖解說明之線時間60e顯示 配置。圖5A中之經致動調變器係在一暗狀態中，亦即，其中所反射光之一大部分係在可見光譜之外，從而導致呈現給(例如)一觀看者一暗外觀。雖然在寫入圖5A中所圖解說明之圖框之前，像素可係在任一狀態中，但圖5B之時序圖中所圖解說明之寫入程序假定在第一線時間60a之前每一調變器已被釋放且駐留於一未經致動狀態中。
在第一線時間60a期間：將一釋放電壓70施加於共同線1上；施加於共同線2上之電壓以一高保持電壓72開始且移動至一釋放電壓70；且沿共同線3施加一低保持電壓76。因此，沿共同線1之調變器(共同1，分段1)、(1,2)及(1,3)保持在一經鬆弛或未經致動狀態中達第一線時間60a之持續時間，沿共同線2之調變器(2,1)、(2,2)及(2,3)將移動至一經鬆弛狀態，且沿共同線3之調變器(3,1)、(3,2)及(3,3)將保持在其先前狀態中。參照圖4，沿分段線1、2及3施加之分段電壓將對該等干涉式調變器之狀態無影響，此乃因在線時間60a期間，共同線1、2或3皆不曝露於致使致動之電壓位準(亦即，VCREL-鬆弛與VCHOLD_L-穩定)。
在第二線時間60b期間，共同線1上之電壓移動至一高保持電壓72，且由於無定址電壓或致動電壓施加於共同線1上，因此不管所施加之分段電壓如何，沿共同線1之所有調變器皆保持在一經鬆弛狀態中。沿共同線2之調變器因施加釋放電壓70而保持在一經鬆弛狀態中，且在沿共同線3之電壓移動至一釋放電壓70時，沿共同線3之調變器(3,1)、(3,2)及(3,3)將鬆弛。
在第三線時間60c期間，藉由將一高定址電壓74施加於共同線1上來定址共同線1。由於在施加此定址電壓期間沿分段線1及2施加一低分段電壓64，因此跨越調變器(1,1)及(1,2)之像素電壓大於調變器之正穩定窗之高端(亦即，電壓差超過一預定義臨限值)，且致動調變器(1,1)及(1,2)。相反地，由於沿分段線3施加一高分段電壓62，因此跨越調變器(1,3)之像素電壓小於調變器(1,1)及(1,2)之像素電壓，且保持在調變器之正穩定窗內；調變器(1,3)因此保持經鬆弛。亦在線時間60c期間，沿共同線2之電壓降低至一低保持電壓76，且沿共同線3之電壓保持在一釋放電壓70處，從而使沿共同線2及3之調變器在一經鬆弛位置中。
在第四線時間60d期間，共同線1上之電壓返回至一高保持電壓72，從而使沿共同線1之調變器在其各別經定址狀態中。共同線2上之電壓降低至一低定址電壓78。由於沿分段線2施加一高分段電壓62，因此跨越調變器(2,2)之像素電壓低於該調變器之負穩定窗之下部端，從而致使調變器(2,2)致動。相反地，由於沿分段線1及3施加一低分段電壓64，因此調變器(2,1)及(2,3)保持在一經鬆弛位置中。共同線3上之電壓增加至一高保持電壓72，從而使沿共同線3之調變器在一經鬆弛狀態中。
最後，在第五線時間60e期間，共同線1上之電壓保持在高保持電壓72處，且共同線2上之電壓保持在一低保持電壓76處，從而使沿共同線1及2之調變器在其各別經定址狀態中。共同線3上之電壓增大至一高定址電壓74以定址沿 共同線3之調變器。當在分段線2及3上施加一低分段電壓64時，調變器(3,2)及(3,3)致動，而沿分段線1施加之高分段電壓62致使調變器(3,1)保持在一經鬆弛位置中。因此，在第五線時間60e結束時，3×3像素陣列係在圖5A中所展示之狀態中，且只要沿該等共同線施加保持電壓，該像素陣列即將保持在彼狀態中，而不管在正定址沿其他共同線(未展示)之調變器時可發生之分段電壓之變化如何。
在圖5B之時序圖中，一既定寫入程序(亦即，線時間60a至60e)可包含對高保持電壓及定址電壓或低保持電壓及定址電壓之使用。一旦已完成針對一既定共同線之寫入程序(且將該共同電壓設定至具有與致動電壓相同之極性之保持電壓)，該像素電壓即保持在一既定穩定窗內，且在將一釋放電壓施加於彼共同線上之前不通過鬆弛窗。此外，由於每一調變器係作為該寫入程序之在定址調變器之前的部分而被釋放，因此一調變器之致動時間而非釋放時間可判定必要的線時間。具體而言，在其中一調變器之釋放時間大於致動時間之實施方案中，可施加該釋放電壓達長於一單個線時間，如圖5B中所繪示。在某些其他實施方案中，沿共同線或分段線施加之電壓可變化以計及不同調變器(諸如不同色彩之調變器)之致動電壓及釋放電壓之變化。
根據上述原理操作之干涉式調變器之結構之細節可廣泛地變化。舉例而言，圖6A至圖6E展示包含可移動反射層14及其支撐結構之干涉式調變器之不同實施方案之剖面圖 之實例。圖6A展示圖1之干涉式調變器顯示器之一部分剖面圖之一實例，其中一金屬材料條帶(亦即，可移動反射層14)沈積於自基板20正交延伸之支撐件18上。在圖6B中，每一IMOD之可移動反射層14在形狀上大體係方形或矩形，且於拐角處或接近拐角處在繋栓32上附著至支撐件。在圖6C中，可移動反射層14在形狀上大體係方形或矩形，且自一可變形層34懸吊，可變形層34可包含一撓性金屬。可變形層34可在可移動反射層14之周邊周圍直接或間接連接至基板20。此等連接在本文中稱為支撐柱。圖6C中所展示之實施方案具有自可移動反射層14之光學功能與其機械功能(由可變形層34實施)之解除耦合導出之額外益處。此解除耦合允許用於反射層14之結構設計及材料與用於可變形層34之彼等結構設計及材料彼此獨立地最佳化。
圖6D展示一IMOD之另一實例，其中可移動反射層14包含一反射子層14a。可移動反射層14擱置於一支撐結構(諸如，支撐柱18)上。支撐柱18提供可移動反射層14與下部固定電極(亦即，所圖解說明IMOD中之光學堆疊16之部分)之分離，以使得(舉例而言)當可移動反射層14係在一經鬆弛位置中時，在可移動反射層14與光學堆疊16之間形成一間隙19。可移動反射層14亦可包含一導電層14c及一支撐層14b，導電層14c可經組態以充當一電極。在此實例中，導電層14c安置於支撐層14b之遠離基板20之一側上，且反射子層14a安置於支撐層14b之接近於基板20之另一側上。在某些實施方案中，反射子層14a可導電且可安置於 支撐層14b與光學堆疊16之間。支撐層14b可包含一介電材料(舉例而言，氧氮化矽(SiON)或二氧化矽(SiO2))之一或多個層。在某些實施方案中，支撐層14b可係一層堆疊，諸如(舉例而言)一SiO2/SiON/SiO2三層堆疊。反射子層14a及導電層14c中之任一者或兩者可包含(例如)具有約0.5%銅(Cu)之一鋁(Al)合金或另一反射金屬材料。在介電支撐層14b上方及下方採用導電層14a、14c可平衡應力且提供經增強之導電性。在某些實施方案中，出於多種設計目的(諸如，達成可移動反射層14內之特定應力分佈)，反射子層14a及導電層14c可係由不同材料形成。
如圖6D中所圖解說明，某些實施方案亦可包含一黑色遮罩結構23。黑色遮罩結構23可形成於光學非作用區域(例如，在像素之間或在柱18下方)中以吸收周圍光或雜散光。黑色遮罩結構23亦可藉由抑制光自一顯示器件之非作用部分反射或透射穿過一顯示器件之非作用部分來改良該顯示器件之光學性質，藉此增加對比度。另外，黑色遮罩結構23可導電且經組態以用作一電匯流排層。在某些實施方案中，該等列電極可連接至黑色遮罩結構23以降低所連接之列電極之電阻。可使用多種方法來形成黑色遮罩結構23，包含沈積及圖案化技術。黑色遮罩結構23可包含一或多個層。舉例而言，在某些實施方案中，黑色遮罩結構23包含充當一光學吸收體之鉬-鉻(MoCr)層、一層及充當一反射體及一匯流排層之一鋁合金，其分別具有介於約30 Å至80 Å、500 Å至1000 Å及500 Å至6000 Å之範圍內之一厚 度。可使用多種技術來圖案化該一或多個層，包含光微影及乾式蝕刻，包含(舉例而言)用於MoCr及SiO2層之四氟化碳(CF4)及/或氧氣(O2)，及用於鋁合金層之氯氣(Cl2)及/或三氯化硼(BCl3)。在某些實施方案中，黑色遮罩23可係一標準具或干涉式堆疊結構。在此干涉式堆疊黑色遮罩結構23中，導電吸收體可用於在每一列或行之光學堆疊16中之下部固定電極之間傳輸或用匯流排傳送信號。在某些實施方案中，一間隔件層35可用來將吸收體層16a與黑色遮罩23中之導電層大體電隔離。
圖6E展示一IMOD之另一實例，其中可移動反射層14係自支撐的。與圖6D相比，圖6E之實施方案不包含支撐柱18。而是，可移動反射層14在多個位置處接觸下伏光學堆疊16，且可移動反射層14之曲率提供足夠支撐以使得當跨越該干涉式調變器之電壓不足以致使致動時可移動反射層14返回至圖6E之未經致動位置。為清楚起見，此處展示包含一光學吸收體16a及一電介質16b之光學堆疊16，其可含有複數個數種不同層。在某些實施方案中，光學吸收體16a可既充當一固定電極亦充當一部分反射層。
在諸如圖6A至圖6E中所展示之彼等實施方案之實施方案中，該等IMOD用作直視式器件，其中自透明基板20之前側(亦即，與其上配置有調變器之彼側相對之側)觀看影像。在此等實施方案中，可對該器件之背部部分(亦即，該顯示器件之在可移動反射層14後面之任一部分，包含(舉例而言)圖6C中所圖解說明之可變形層34)進行組態及操 作而不對顯示器件之影像品質造成衝擊或負面影響，此乃因反射層14光學遮蔽該器件之彼等部分。舉例而言，在某些實施方案中，可在可移動反射層14後面包含一匯流排結構(未圖解說明)，該匯流排結構提供將調變器之光學性質與調變器之機電性質(諸如電壓定址及由此定址導致之移動)分離之能力。另外，圖6A至圖6E之實施方案可簡化諸如(例如)圖案化之處理。
圖7展示圖解說明一干涉式調變器之一製造製程80之一流程圖之一實例，且圖8A至圖8E展示此一製造製程80之對應階段之剖面示意性圖解之實例。在某些實施方案中，除圖7中未展示之其他方塊之外，製造製程80亦可經實施以製造(例如)圖1及圖6中所圖解說明之一般類型之干涉式調變器。參照圖1、圖6及圖7，製程80在方塊82處開始以在基板20上方形成光學堆疊16。圖8A圖解說明在基板20上方形成之此一光學堆疊16。基板20可係一透明基板(諸如，玻璃或塑膠)，其可係撓性的或相對堅硬且不易彎曲的，且可已經受先前製備製程(例如，清潔)以促進光學堆疊16之有效形成。如上文所論述，光學堆疊16可導電、部分透明且部分反射，且可(舉例而言)藉由將具有所期望性質之一或多個層沈積至透明基板20上來製作。在圖8A中，光學堆疊16包含具有子層16a及16b之一多層結構，但在某些其他實施方案中可包含更多或更少個子層。在某些實施方案中，子層16a、16b中之一者可組態有光學吸收性質及導電性質兩者，諸如組合式導體/吸收體子層16a。另外， 子層16a、16b中之一或多者可經圖案化成平行條帶，且可形成一顯示器件中之列電極。此圖案化可藉由一遮罩及蝕刻製程或此項技術中已知之另一合適製程來執行。在某些實施方案中，子層16a、16b中之一者可係一絕緣或介電層，諸如沈積於一或多個金屬層(例如，一或多個反射層及/或導電層)上方之子層16b。另外，可將光學堆疊16圖案化成形成該顯示器之列之個別且平行條帶。
製程80在方塊84處繼續以在光學堆疊16上方形成一犧牲層25。稍後移除犧牲層25(例如，在方塊90處)以形成腔19且因此在圖1中所圖解說明之所得干涉式調變器12中不展示犧牲層25。圖8B圖解說明包含形成於光學堆疊16上方之一犧牲層25之一經部分製作之器件。在光學堆疊16上方形成犧牲層25可包含以一選定厚度沈積一種二氟化氙(XeF2)可蝕刻材料(諸如，鉬(Mo)或非晶矽(a-Si))以在隨後移除之後提供具有一所期望設計大小之一間隙或腔19(亦見圖1及圖8E)。可使用諸如物理汽相沈積(PVD，例如，濺鍍)、電漿增強型化學汽相沈積(PECVD)、熱化學汽相沈積(熱CVD)或旋塗等沈積技術來實施犧牲材料之沈積。
製程80在方塊86處繼續以形成一支撐結構，例如，如圖1、圖6及圖8C中所圖解說明之一柱18。形成柱18可包含以下操作：圖案化犧牲層25以形成一支撐結構孔隙，然後使用諸如PVD、PECVD、熱CVD或旋塗之一沈積方法將一材料(例如，一聚合物或一無機材料，例如，氧化矽)沈積至該孔隙中以形成柱18。在某些實施方案中，形成於該犧牲 層中之支撐結構孔隙可延伸穿過犧牲層25及光學堆疊16兩者至下伏基板20，以便柱18之下部端接觸基板20，如圖6A中所圖解說明。另一選擇係，如圖8C中所繪示，形成於犧牲層25中之孔隙可延伸穿過犧牲層25，但不穿過光學堆疊16。舉例而言，圖8E圖解說明與光學堆疊16之一上部表面接觸之支撐柱18之下部端。可藉由將一支撐結構材料層沈積於犧牲層25上方並圖案化支撐結構材料之位於遠離犧牲層25中之孔隙處之部分來形成柱18或其他支撐結構。該等支撐結構可位於該等孔隙內(如圖8C中所圖解說明)，但亦可至少部分地延伸於犧牲層25之一部分上方。如上文所述，對犧牲層25及/或支撐柱18之圖案化可藉由一圖案化及蝕刻製程來執行，但亦可藉由替代蝕刻方法來執行。
製程80在方塊88處繼續以形成一可移動反射層或膜，諸如圖1、圖6及圖8D中所圖解說明之可移動反射層14。可藉由採用一或多個沈積步驟(例如，反射層(例如，鋁、鋁合金)沈積)連同一或多個圖案化、遮罩及/或蝕刻步驟一起來形成可移動反射層14。可移動反射層14可導電，且稱為一導電層。在某些實施方案中，可移動反射層14可包含如圖8D中所展示之複數個子層14a、14b、14c。在某些實施方案中，子層中之一或多者(諸如子層14a、14c)可包含針對其光學性質而選擇之高反射子層，且另一子層14b可包含針對其機械性質選擇之一機械子層。由於犧牲層25仍存在於方塊88處所形成之經部分製作之干涉式調變器中，因此可移動反射層14在此階段通常不可移動。含有一犧牲層25 之一經部分製作IMOD在本文中亦可稱為一「未經釋放」IMOD。如上文結合圖1一起所闡述，可將可移動反射層14圖案化成形成該顯示器之行之個別且平行條帶。
製程80在方塊90處繼續以形成一腔，例如，如圖1、圖6及圖8E中所圖解說明之腔19。可藉由將犧牲材料25(在方塊84處沈積)曝露於一蝕刻劑來形成腔19。舉例而言，可藉由乾式化學蝕刻(例如，藉由將犧牲層25曝露於一氣態或汽態蝕刻劑(諸如，自固態XeF2得到之蒸汽))達有效地移除所期望材料量之一段時間來移除一可蝕刻犧牲材料(諸如，Mo或非晶Si)，通常係相對於環繞腔19之結構而選擇性地移除。亦可使用其他蝕刻方法，例如，濕式蝕刻及/或電漿蝕刻。由於在方塊90期間移除犧牲層25，因此可移動反射層14通常在此階段之後可移動。在移除犧牲材料25之後，所得經完全或部分製作之IMOD在本文中可稱為一「經釋放」IMOD。
用於驅動上文所闡述之一干涉式調變器陣列之驅動方式係被動矩陣定址方式。然而，下列說明係關於可藉由「被動矩陣定址」方式及「主動矩陣定址」方式兩者驅動之干涉式調變器陣列。一被動矩陣定址方式不要求該顯示元件陣列內之任何主動元件(例如，切換器、二極體等)。在被動矩陣定址方式中，一驅動電路藉由維持干涉式調變器之磁滯窗內之一電壓來維持一或多個干涉式調變器之狀態。一主動矩陣定址方式具有與一或多個干涉式調變器相關聯之主動元件。該等主動元件用於選擇性地驅動一或多個干 涉式調變器。每一定址方式可具有其自身的益處。舉例而言，一主動矩陣定址方式可允許較高圖框速率、較多所顯示色彩等。一被動矩陣定址方式可允許針對每一干涉式調變器之較低電力耗散。相應地，使用一被動矩陣及一主動矩陣定址方式兩者驅動干涉式調變器可允許實現兩種定址方式之益處。舉例而言，干涉式調變器可使用一主動矩陣定址方式來定址以顯示要求一高再新速率或大量色彩之影像。在影像係該等干涉式調變器係靜態或不經常改變時該等干涉式調變器可使用被動矩陣定址方式來定址以便節省電力。
圖9係圖1中所展示之可藉由被動矩陣定址方式與主動矩陣定址方式兩者驅動之一實例性干涉式調變器陣列之一代表性電路圖。陣列800包括配置成列802a至802c及行803a至803c之複數個干涉式調變器805。如所展示，陣列800包括一3×3干涉式調變器顯示器。然而，應注意，該陣列大小僅係出於例示性目的，且可根據本文所揭示之實施例來使用任一陣列大小(例如，M×N)。
每一干涉式調變器805包括一第一端子807及一第二端子(未展示)。每一干涉式調變器805之第一端子807選擇性地耦合至一電壓線(行線815a至815c)，該電壓線係與和各別干涉式調變器805在同一行803a至803c中之每隔一個干涉式調變器共用。第一端子807可藉由一切換器811(例如，一電晶體)選擇性地耦合至各別行線815a至815c。切換器811可由(舉例而言)處理器21及/或陣列驅動器22使用列線 813a至813c控制。舉例而言，處理器21及/或陣列驅動器22可跨越列線813a發送一信號以開通或閉合與列線813a相關聯之切換器811。相應地，列802a中之每一干涉式調變器805變得耦合至其各別行線815a至815c，因此經由其各別行線815a至815c接收電壓。
在一項實施例中，陣列800中之每一干涉式調變器805之第二端子可耦合至一共同電壓線(例如，接地)。干涉式調變器陣列800可藉由一被動矩陣定址方式與一主動矩陣定址方式兩者驅動，如下文論述。該定址方式之選擇可由(舉例而言)處理器21及/或陣列驅動器22控制。舉例而言，可使用一主動矩陣驅動方式將干涉式調變器805驅動至一特定狀態。進一步地，可使用一被動矩陣定址方式將干涉式調變器805保持於經驅動狀態中。
在另一實施例中，每一干涉式調變器805之第二端子耦合至一電壓線(例如，列重設電壓)，該電壓線係與和各別干涉式調變器805在同一列802a至802c中之每隔一個干涉式調變器共用。干涉式調變器陣列800可藉由一被動矩陣定址方式與一主動矩陣定址方式兩者驅動，如下文論述。該定址方式之選擇可由(舉例而言)處理器21及/或陣列驅動器22控制。舉例而言，可使用一主動矩陣驅動方式將干涉式調變器805驅動至一特定狀態。進一步地，可使用一被動矩陣定址方式將干涉式調變器805保持於經驅動狀態中。在此一實施例之另一實例中，可使用一被動矩陣驅動方式將干涉式調變器805驅動至一特定狀態並保持於彼狀 態中。舉例而言，可藉由上文關於圖4及圖5所闡述之被動矩陣驅動方式來定址干涉式調變器陣列800。
可藉由控制切換器811來藉由被動矩陣定址方式或主動矩陣定址方式選擇性地驅動干涉式調變器805。在主動矩陣定址方式中，切換器811用於將一或多個列802a至802c選擇性地分別耦合至行線815a至815c。相應地，僅驅動選定列802a至802c中之干涉式調變器，而未選定列之顯示元件之狀態不受影響。在被動模式定址方式中，閉合所有切換器811，將陣列800之所有干涉式調變器連接至其各別行線815a至815c。然後可以被動矩陣定址方式來驅動陣列800。
在一項實施例中，可如下控制干涉式調變器805之狀態。跨越干涉式調變器之第一端子807及第二端子施加一電壓差。該電壓差如上文關於圖3所論述來控制干涉式調變器805。
圖10A至圖10D中之每一者係圖解說明圖9中所展示之耦合至驅動電路之一實例性干涉式調變器之一代表性電路圖。如圖10A中所展示，干涉式調變器805之一第二端子910耦合至接地。進一步地，第一端子807藉由切換器811選擇性地耦合至行線815。如上文關於圖9所論述，切換器811可由在列線813上發送之一信號控制。相應地，干涉式調變器805在耦合至行線815時可由在行線815上發送之一電壓驅動。
行線815之第一端子807亦可藉由切換器909選擇性地耦 合至接地。可藉由(舉例而言)開通及閉合切換器909之一重設信號控制切換器909。可沿一重設線發送該重設信號。在一項實施例中，該重設線對同一陣列800中之所有干涉式調變器805係共同的。重設信號可由(舉例而言)處理器21及/或陣列驅動器22發送。相應地，在閉合切換器909時干涉式調變器805可接收一電壓0，而無論是否閉合切換器811。此可用於重設干涉式調變器之狀態，如下文論述。
圖10B類似於圖10A。然而，替代切換器909將第一端子807選擇性地耦合至接地，切換器909將第一端子807選擇性地耦合至一重設電壓線。在一項實施例中，重設電壓線對同一陣列中之所有干涉式調變器805係共同的。相應地，在閉合切換器909時，干涉式調變器805可接收行線電壓與重設電壓之間的差之一電壓。在開通切換器909時，干涉式調變器805可接收等於重設電壓之一電壓。此可用於重設干涉式調變器之狀態，如下文所論述。
如圖10C中所展示，第一端子807藉由切換器811選擇性地耦合至行線815。如上文關於圖9所論述，切換器811可由在列線813上發送之一信號控制。進一步地，干涉式調變器805之第二端子910藉由切換器909選擇性地耦合至一重設電壓線。在一項實施例中，重設電壓線對與干涉式調變器805在同一列802中之所有干涉式調變器805係共同的。相應地，在閉合切換器909時，干涉式調變器805可接收行線電壓與重設電壓之間的差之一電壓。在開通切換器909時，干涉式調變器805可接收等於共同線電壓之一電 壓。此可用於重設干涉式調變器之狀態，如下文所論述。
如圖10D中所展示，第一端子807藉由切換器811選擇性地耦合至行線815。如上文關於圖9所論述，切換器811可由在列線813上發送之一信號控制。進一步地，干涉式調變器805之第二端子910耦合至一重設電壓線。在一項實施例中，重設電壓線對與干涉式調變器805在同一列802中之所有干涉式調變器805係共同的。相應地，干涉式調變器805可接收行線電壓與重設電壓之間的差之一電壓。
圖11係藉由一主動矩陣定址方式來定址圖9及圖10中所展示之一干涉式調變器陣列之一實例性過程之一流程圖。過程1000闡述驅動該陣列達一或多個再新週期之過程。在一主動矩陣定址方式中，在一再新週期中將所有干涉式調變器805定址一次且干涉式調變器805進入至一第一狀態。為將干涉式調變器805改變至下一狀態，在另一再新週期期間將所有干涉式調變器805定址一次，且依此類推。
在一步驟1001處，開通陣列800之所有切換器811，將每一干涉式調變器805與其各別行線815a至815c解除耦合。在一步驟1003處繼續，將一適當重設電壓(例如，一電壓=0、在關於圖3論述之經致動窗中之一電壓等)施加至干涉式調變器805中之每一者。所施加電壓經組態以將每一干涉式調變器805轉變成一已知狀態(例如，經鬆弛、經致動等)。在一項實施例中，經由一重設電壓線施加該重設電壓，如上文關於圖10A至圖10D所論述。可足夠長(例如，達一機械回應時間)地施加該電壓以使得干涉式調變器805 改變狀態。進一步地，在一步驟1005處，選擇干涉式調變器805之列802a至802c中之一個列用於進一步處理，諸如在下文進一步闡述之步驟1015中。在一項實施例中，列802a至802c中之選定列係在當前再新循環期間尚未定址之一列。在一項實施例中，列802a至802c中之選定列係在當前再新循環期間尚未定址之「最頂部」列(將陣列自上至下地定址列)。在一步驟1010處繼續，將一適當電壓位準施加至行線815a至815c中之每一者。所施加之電壓位準及將該電壓位準施加至行線815a至815c中之每一者之持續時間經組態以將列802a至802c中之選定列中之每一干涉式調變器805轉變成一所期望狀態，如下文論述。
進一步地，在一步驟1015處，閉合列802a至802c中之選定列之所有切換器811，該等切換器將列802a至802c中之既定列中之每一干涉式調變器805耦合至其各別行線815a至815c。可將該電壓施加至所耦合之干涉式調變器805達某一時間段，以將一適當電荷位準施加至每一干涉式調變器805。該電荷位準可對應於一特定最終電壓位準(例如，在圖3之經致動或經鬆弛窗中之一電壓位準)。相應地，耦合至各別行線815a至815c之干涉式調變器805之狀態設定至一所期望狀態。在一步驟1017處，在將適當電荷位準施加至每一干涉式調變器805之後(諸如在步驟1001中)，可將列802a至802c中之選定列之切換器811全部開通，以使得不自每一干涉式調變器805施加或損失額外電荷。
接下來，在一步驟1020處，處理器21及/或陣列驅動器 22判定在當前再新循環期間是否已定址所有列802a至802c。若處理器21及/或陣列驅動器22判定在當前再新循環期間尚未定址所有列802a至802c，則該過程返回至步驟1003。若處理器21及/或陣列驅動器22判定在當前再新循環期間已定址所有列802a至802c，則過程1000繼續至一步驟1025。在步驟1025處，處理器21及/或陣列驅動器22判定在一新再新循環重組是否將把干涉式調變器陣列800更新至一新狀態。若處理器21及/或陣列驅動器22判定將更新干涉式調變器陣列800，則過程1000返回至步驟1001。若處理器21及/或陣列驅動器22判定將不更新干涉式調變器陣列800，則過程1000結束。
在一項實施例中，在過程1000之步驟1015處，選擇一適當電壓位準Vapplied以施加達一時間段tapplied可執行如下。 可關於下列基本等式來闡述電壓位準之選擇：
Q=CV (2)
其中：C=干涉式調變器805之電容；ε 0=自由空間之介電容率；A=反射層14與光學堆疊16之重疊面積；δ=可移動反射層14與光學堆疊16之間的距離；Q=干涉式調變器805之電荷位準；及V=干涉式調變器805之電壓位準。
如上文關於圖3所論述，跨越干涉式調變器805之電壓位準V判定干涉式調變器805之狀態。進一步地，干涉式調變器805充當一電容器。如圖1中所展示，可移動反射層14與光學堆疊16充當電容器之兩個極板。針對可移動反射層14與光學堆疊16之間的一所期望分離距離δ之電容器之電容C可藉由等式1計算。可移動反射層14與光學堆疊16之間的分離距離δ對應於干涉式調變器805之一特定狀態。因此，針對干涉式調變器805之一所期望狀態之電容器之電容C可藉由等式1計算。相應地，針對干涉式調變器805之一特定狀態之所期望電容C及所期望電壓位準V係已知的。
利用C與V之已知值，可使用等式2計算獲得干涉式調變器805之所期望狀態所要求之電荷位準Q。相應地，將一電壓位準Vapplied施加至干涉式調變器805達足以將一電荷Q儲存於干涉式調變器805上之一時間段tapplied。因此，干涉式調變器805轉變至所期望狀態。如此項技術中已知，Vapplied與tapplied之值彼此相依(例如，一較高Vapplied要求一較短tapplied)。進一步地，可提前計算每一干涉式調變器之Vapplied及tapplied。另外，行電路驅動器26可經組態以將Vapplied施加至干涉式調變器805達時間段tapplied。
藉由施加一特定電荷Q且允許干涉式調變器805相應地改變狀態，不必施加一電壓位準達干涉式調變器805機械轉變至新狀態所花費之時間量(機械回應時間)。相應地，可比干涉式調變器805之機械回應時間更快地定址干涉式調變器805之每一列802a至802c。
進一步地，熟習此項技術者將辨識出，可使用類似過程以使用其他顯示技術(例如，LCD)定址顯示器。該等其他顯示技術亦可具有係雙穩態或具有複數種狀態之顯示元件。進一步地，顯示元件之一性質(諸如電壓位準、電荷位準、電場等)可直接映射至顯示元件之一狀態。相應地，可藉由類似於上文所闡述之過程1000調整特定性質或映射至該特定性質之另一性質而將該顯示元件驅動至一特定狀態。
熟習此項技術者亦將辨識出，無需以所闡述之次序實施過程1000之步驟。舉例而言，步驟1003可在步驟1001之前。另外，步驟1005可在步驟1003之前。進一步地，步驟1015可在步驟1010之前。此等實例不意欲係一窮盡性清單。
進一步地，可添加或省略過程1000之某些步驟。舉例而言，可省略步驟1003。步驟1003對應於將干涉式調變器805重設至一已知狀態。替代將所有干涉式調變器805同時重設至一已知狀態(亦即，一面板級重設)，可在寫入該列之前基於列地重設(亦即，一線級重設)干涉式調變器805。舉例而言，在過程1000之步驟1010之前，可執行類似於步驟1003之一步驟，其中將一適當重設電壓(例如，一電壓=0、在關於圖3論述之經致動窗中之一電壓等)施加至列802a至802c中之選定列中之干涉式調變器805中之每一者。所施加之電壓位準經組態以將列802a至802c中之選定列中之每一干涉式調變器805轉變成一已知狀態(例如，經 鬆弛、經致動等)。在一項實施例中，經由一重設電壓線施加該重設電壓，如上文關於圖10A至圖10D所論述。舉例而言，可閉合對應於列802a至802c中之選定列中之每一干涉式調變器805之切換器909以施加重設電壓。可足夠長(例如，達一機械回應時間)地施加該電壓以使得干涉式調變器805改變狀態。然後該過程繼續至步驟1010並如上文所闡述繼續。
圖12係藉由一被動矩陣定址方式來定址圖9及圖10中展示之一干涉式調變器陣列之一實例性過程之一流程圖。過程1100闡述維持一干涉式調變器陣列800中之每一干涉式調變器805之當前狀態之過程。可使用過程1100(舉例而言)以在根據一主動矩陣定址方式定址干涉式調變器805之後(例如，過程1000)維持其狀態。
在一步驟1105處，將一適當電壓(例如，在圖3之穩定窗中之一電壓)施加至行線815a至815c中之每一者，以維持一干涉式調變器陣列800中之每一干涉式調變器805之狀態。在一步驟1110處繼續，閉合陣列800之所有切換器811。相應地，每一干涉式調變器805耦合至其各別行線815a至815c且接收一適當電壓以維持每一干涉式調變器805之狀態。
進一步地，熟習此項技術者將辨識出，可使用類似過程以使用其他顯示技術(例如，LCD)定址顯示器。該等其他顯示技術亦可具有係雙穩態或具有複數種狀態之顯示元件。進一步地，顯示元件之一性質(諸如電壓位準、電荷 位準、電場等)可直接映射以維持顯示元件之狀態。相應地，顯示元件可經驅動以藉由類似於上文所闡述之過程1100地調整特定性質來維持其狀態。
如上文論述，可使用過程1000或過程1100來驅動一干涉式調變器陣列(例如，陣列800)。圖2之處理器21及/或陣列驅動器22可用於在過程1000與過程1100之間進行選擇用於驅動該陣列。在一項實施例中，該選擇可係基於某一準則。舉例而言，若該干涉式調變器陣列係一電池操作器件之部分且電池電量為低，則處理器21及/或陣列驅動器22可使用一被動矩陣定址方式來驅動陣列以節省電力。進一步地，在顯示運動視訊時，處理器21及/或陣列驅動器22可使用一主動矩陣定址方式來驅動陣列。在另一實施例中，此一器件之一使用者可選擇驅動方式。在再一實施例中，在新影像資料可用於顯示時可使用主動矩陣驅動方式來更新陣列，且在不存在新影像資料時可使用被動矩陣定址方式來維持陣列之狀態。
進一步地，可同時使用一不同定址方式來驅動陣列800之不同部分。舉例而言，陣列800之一第一部分可用於顯示一高色彩相片。陣列800之一第二部分可用於顯示文本。相應地，可針對在第一部分中之陣列800之列使用一主動矩陣定址方式，而可針對其餘列使用一被動矩陣定址方式。
圖13係用於根據圖11及圖12中展示之過程定址在圖9及圖10中展示之一干涉式調變器陣列之一實例性時序圖。在 圖13之實施例中，使用一面板級重設方式重設一干涉式調變器陣列，使用一主動矩陣驅動方式將其驅動至一所期望狀態，且使用一被動矩陣驅動方式將其維持於該所期望狀態中，如上文關於圖11及圖12所論述。展示其間將電壓施加至一干涉式調變器陣列(例如，陣列800)之一既定列中之該等干涉式調變器中之每一者之時間。x軸係指時間。每一列802a至802c之y軸展示何時將電壓施加至各別列802a至802c中之每一干涉式調變器805(亦即，y=1)且何時不將電壓施加至各別列802a至802c中之每一干涉式調變器805(亦即，y=0)。如上文關於圖11及圖12所論述，所施加之電壓可係經由一行線815a至815c施加之一適當電壓及/或經由一重設線施加之一重設電壓。時序圖1200係展示為包括一第一時間段1203、一第二時間段1205及一第三時間段1210。在第一時間段1203期間，使用一面板級重設來重設陣列800。相應地，藉由經由重設線施加一適當重設電壓達足以設定干涉式調變器之狀態之一時間段(例如，機械回應時間)來將每一干涉式調變器805設定至一已知狀態。
在第二時間段1205期間，使用一主動矩陣定址方式(例如，根據過程1000)來定址陣列800。在第三時間段1210期間，使用一被動矩陣定址方式(例如，根據過程1100)來定址陣列800。
在第二時間段1205期間將干涉式調變器805中之每一者設定至一所期望狀態。如所展示，經由行線815a至815c將一電壓基於列地施加至每一干涉式調變器805達一時間段 tapplied。所施加電壓及施加電壓之時間段可經組態以將每一干涉式調變器805轉變成一所期望狀態，如上文關於圖11所論述。舉例而言，首先為列802a之干涉式調變器805施加一電壓。接下來，為列802b之干涉式調變器施加一電壓。為每一列802a至802c施加一電壓，直至所有列802a至802c皆被定址為止。
在第三時間段1210期間將干涉式調變器805中之每一者維持於被驅動至(在第二時間段1205期間)之狀態中。如所展示，經由行線815a至815c將一電壓同時施加至所有列中之所有干涉式調變器805。所施加電壓可係在圖3中展示之穩定窗內。相應地，在第三時間段期間維持干涉式調變器805之狀態。
時序圖1200可對應於驅動陣列800之一項實施例。於此實施例中，主動矩陣驅動方式用於在新影像資料可用於顯示時更新陣列，且被動矩陣定址方式用於在不存在新影像資料時維持陣列之狀態。此允許以高圖框速率及改良之色彩來顯示影像，同時亦允許在影像不改變時之電力節省。
圖14係用於根據圖11及圖12中展示之過程定址在圖8及圖9中展示之一干涉式調變器陣列之另一實例性時序圖。在圖14之實施例中，使用一線級重設方式重設一干涉式調變器陣列，使用一主動矩陣驅動方式將其驅動至一所期望狀態，且使用一被動矩陣驅動方式將其維持於該所期望狀態中，如上文關於圖11及圖12所論述。展示其間將電壓施加至一干涉式調變器陣列(例如，陣列800)之一既定列中之 該等干涉式調變器中之每一者之時間。x軸係指時間。每一列802a至802c之y軸展示何時將電壓施加至各別列802a至802c中之每一干涉式調變器805(亦即，y=1)且何時不將電壓施加至各別列802a至802c中之每一干涉式調變器805(亦即，y=0)。如上文關於圖11及圖12所論述，所施加之電壓可係經由一行線815a至815c施加之一適當電壓及/或經由一重設線施加之一重設電壓。時序圖1300係展示為包括一第一時間段1305及一第二時間段1310。在第一時間段1305期間，使用一線級重設來重設陣列800且使用一主動矩陣定址方式(例如，根據過程1000)來定址陣列800。在第二時間段1305期間，使用一被動矩陣定址方式(例如，根據過程1100)來定址陣列800。
在第一時間段1305期間將干涉式調變器805中之每一者設定至一所期望狀態。如所展示，藉由經由重設線施加一適當重設電壓達足以基於列地設定干涉式調變器805之狀態之一時間段1302(例如，機械回應時間)而將每一干涉式調變器805設定至一已知狀態。進一步地，經由行線815a至815c將一電壓基於列地施加至每一干涉式調變器805達一時間段1303(tapplied)以將每一干涉式調變器805設定至一所期望狀態。所施加電壓及施加該電壓之時間段可經組態以將每一干涉式調變器805轉變成一所期望狀態，如上文關於圖11所論述。在一項實施例中，時間段1302可係時間段1303三倍長。相應地，其間將重設電壓施加至每一列之時間段可針對若干個列(例如，3個列)重疊。舉例而言，首 先經由重設線為時間段802a之干涉式調變器805施加一重設電壓。接下來，經由重設線為列802b之干涉式調變器施加一重設電壓，同時列802a仍接收該重設電壓。繼續地，經由重設線為列802c之干涉式調變器施加一重設電壓，同時列802a及802b仍接收該重設電壓。繼續地，列802a停止接收該重設電壓。進一步地，改變每一行線815a至815c之電壓以使得可將一適當電壓差施加至列802a之每一干涉式調變器805達tapplied。然後閉合列802a之切換器811達tapplied且然後重新開通，以使得列802a之每一干涉式調變器805接收一適當電荷位準，如關於圖11所論述。同時，為列802d之干涉式調變器805施加一重設電壓。接下來，列802b停止接收重設電壓，且為列802b中之每一干涉式調變器805施加一適當電壓差達tapplied，且依此類推。相應地，為每一列802a至802n施加一電壓，直至已定址所有列為止。
在第二時間段1310期間將干涉式調變器805中之每一者維持於被驅動至(在第一時間段1305期間)之狀態中。如所展示，經由行線815a至815c將一電壓同時施加至所有列中之所有干涉式調變器805。所施加電壓可係在圖3中展示之穩定窗內。相應地，在第二時間段期間維持干涉式調變器805之狀態。
時序圖1300可對應於驅動陣列800之一項實施例。於此實施例中，主動矩陣驅動方式用於在新影像資料可用於顯示時更新陣列，且被動矩陣定址方式用於在不存在新影像 資料時維持陣列之狀態。此允許以高圖框速率及改良之色彩來顯示影像，同時亦允許在影像不改變時之電力節省。
雖然以上過程1000及1100係在實施方式中闡述為包含某些步驟且係以一特定次序闡述，但應瞭解，此等過程可包含額外步驟或可省略所闡述步驟中之某些步驟。進一步地，該等過程中之步驟中之每一者未必需要以所闡述之次序來執行。
圖15A及圖15B展示圖解說明包含複數個干涉式調變器之一顯示器件40之系統方塊圖之實例。顯示器件40可係(舉例而言)一蜂巢式電話或行動電話。然而，顯示器件40之相同組件或其稍微變化形式亦圖解說明諸如電視機、電子閱讀器及可攜式媒體播放器等各種類型之顯示器件。
顯示器件40包含一外殼41、一顯示器30、一天線43、一揚聲器45、一輸入器件48及一麥克風46。外殼41可由多種製造製程(包含射出模製及真空成形)中之任一者形成。另外，外殼41可由多種材料中之任一者製成，該等材料包含但不限於塑膠、金屬、玻璃、橡膠及陶瓷或其一組合。外殼41可包含可移除部分(未展示)，該等可移除部分可與具有不同色彩或含有不同標誌、圖片或符號之其他可移除部分互換。
顯示器30可係多種顯示器中之任一者，包含一雙穩態顯示器或類比顯示器，如本文中所闡述。顯示器30亦可經組態以包含一平板顯示器(諸如，電漿、EL、OLED、STN LCD或TFT LCD)或一非平板顯示器(諸如，一CRT或其他 電子管器件)。另外，顯示器30可包含一干涉式調變器顯示器，如本文中所闡述。
圖15B中示意性地圖解說明顯示器件40之組件。顯示器件40包含一外殼41且可包含至少部分地包封於其中之額外組件。舉例而言，顯示器件40包含一網路介面27，該網路介面包含耦合至一收發器47之一天線43。收發器47連接至一處理器21，該處理器連接至調節硬體52。調節硬體52可經組態以調節一信號(例如，過濾一信號)。調節硬體52連接至一揚聲器45及一麥克風46。處理器21亦連接至一輸入器件48及一驅動器控制器29。驅動器控制器29耦合至一圖框緩衝器28且耦合至一陣列驅動器22，該陣列驅動器又耦合至一顯示器陣列30。一電源供應器50可按照特定顯示器件40設計之需要將電力提供至所有組件。
網路介面27包含天線43及收發器47，以便顯示器件40可經由一網路與一或多個器件通信。網路介面27亦可具有某些處理能力以減輕(例如)處理器21之資料處理要求。天線43可傳輸及接收信號。在某些實施方案中，天線43根據IEEE 16.11標準(包含IEEE 16.11(a)、(b)或(g))或IEEE 802.11標準(包含IEEE 802.11a、b、g或n)來傳輸及接收RF信號。在某些其他實施方案中，天線43根據藍芽標準來傳輸及接收RF信號。在一蜂巢式電話之情形中，天線43經設計以接收分碼多重存取(CDMA)、分頻多重存取(FDMA)、分時多重存取(TDMA)、全球行動通信系統(GSM)、GSM/通用封包無線電服務(GPRS)、增強型資料GSM環境 (EDGE)、地面中繼式無線電(TETRA)、寬頻-CDMA(W-CDMA)、演進資料最佳化(EV-DO)、1xEV-DO、EV-DO修訂版A、EV-DO修訂版B、高速封包存取(HSPA)、高速下行鏈路封包存取(HSDPA)、高速上行鏈路封包存取(HSUPA)、演進式高速封包存取(HSPA+)、長期演進(LTE)、AMPS或用於在一無線網路(諸如，利用3G或4G技術之一系統)內傳遞之其他已知信號。收發器47可預處理自天線43接收之信號，以使得其可由處理器21接收並由其進一步操縱。收發器47亦可處理自處理器21接收之信號，以使得可經由天線43自顯示器件40傳輸該等信號。
在某些實施方案中，可用一接收器替換收發器47。另外，可用一影像源替換網路介面27，該影像源可儲存或產生欲發送至處理器21之影像資料。處理器21可控制顯示器件40之總操作。處理器21自網路介面27或一影像源接收資料(諸如，經壓縮影像資料)，並將該資料處理成原始影像資料或處理成容易被處理成原始影像資料之一格式。處理器21可將經處理之資料發送至驅動器控制器29或發送至圖框緩衝器28以供儲存。原始資料通常係指識別一影像內之每一位置處之影像特性之資訊。舉例而言，此等影像特性可包含色彩、飽和度及灰度階。
處理器21可包含一微控制器、CPU或邏輯單元以控制顯示器件40之操作。調節硬體52可包含用於將信號傳輸至揚聲器45及用於自麥克風46接收信號之放大器及濾波器。調節硬體52可係顯示器件40內之離散組件，或可併入於處理 器21或其他組件內。
驅動器控制器29可直接自處理器21或自圖框緩衝器28獲取由處理器21產生之原始影像資料，且可適當地將原始影像資料重新格式化以供高速傳輸至陣列驅動器22。在某些實施方案中，驅動器控制器29可將原始影像資料重新格式化成具有一光柵狀格式之一資料流，以使得其具有適合於跨越顯示器陣列30進行掃描之一時間次序。然後，驅動器控制器29將經格式化資訊發送至陣列驅動器22。雖然一驅動器控制器29(諸如，一LCD控制器)常常作為一獨立積體電路(IC)與系統處理器21相關聯，但此等控制器可以諸多方式實施。舉例而言，控制器可作為硬體嵌入於處理器21中、作為軟體嵌入於處理器21中或以硬體形式與陣列驅動器22完全整合在一起。
陣列驅動器22可自驅動器控制器29接收經格式化資訊且可將視訊資料重新格式化成一組平行波形，該組平行波形每秒多次地施加至來自顯示器之x-y像素矩陣之數百條且有時數千條(或更多)引線。
在某些實施方案中，驅動器控制器29、陣列驅動器22及顯示陣列30適用於本文中所闡述之顯示器類型中之任一者。舉例而言，驅動器控制器29可係一習用顯示器控制器或一雙穩態顯示器控制器(例如，一IMOD控制器)。另外，陣列驅動器22可係一習用驅動器或一雙穩態顯示器驅動器(例如，一IMOD顯示器驅動器)。此外，顯示陣列30可係一習用顯示陣列或一雙穩態顯示陣列(例如，包含一 IMOD陣列之一顯示器)。在某些實施方案中，驅動器控制器29可與陣列驅動器22整合在一起。此一實施方案在諸如蜂巢式電話、手錶及其他小面積顯示器等高度整合系統中係常見的。
在某些實施方案中，輸入器件48可經組態以允許(例如)一使用者控制顯示器件40之操作。輸入器件48可包含一小鍵盤(諸如，一QWERTY鍵盤或一電話小鍵盤)、一按鈕、一切換器、一搖桿、一觸敏螢幕或一壓敏或熱敏膜。麥克風46可組態為顯示器件40之一輸入器件。在某些實施方案中，可使用透過麥克風46之語音命令來控制顯示器件40之操作。
電源供應器50可包含此項技術中習知之多種能量儲存器件。舉例而言，電源供應器50可係一可再充電式蓄電池，諸如，一鎳-鎘蓄電池或一鋰離子蓄電池。電源供應器50亦可係一可再生能源、一電容器或一太陽能電池，包含一塑膠太陽能電池或太陽能電池塗料。電源供應器50亦可經組態以自一壁式插座接收電力。
在某些實施方案中，控制可程式化性駐留於驅動器控制器29中，該驅動器控制器可位於電子顯示器系統中之數個地方中。在某些其他實施方案中，控制可程式化性駐留於陣列驅動器22中。上文所闡述之最佳化可以任何數目個硬體及/或軟體組件實施且可以各種組態實施。
與本文中所揭示之實施方案一起闡述之各種例示性邏輯件、邏輯區塊、模組、電路及演算法步驟可實施為電子硬 體、電腦軟體或兩者之組合。已就功能性大體闡述了硬體與軟體之可互換性且在上文所闡述之各種例示性組件、區塊、模組、電路及步驟中圖解說明瞭硬體與軟體之可互換性。此功能性是以硬體還是軟體來實施取決於特定應用及強加於總體系統之設計約束。
可藉助一通用單晶片或多晶片處理器、一數位信號處理器(DSP)、一特殊應用積體電路(ASIC)、一場可程式化閘陣列(FPGA)或其他可程式化邏輯器件、離散閘或電晶體邏輯、離散硬體組件或經設計以執行本文中所闡述之功能之其任一組合來實施或執行用於實施與本文中所揭示之態樣一起闡述之各種例示性邏輯件、邏輯區塊、模組及電路之硬體及資料處理器件。一通用處理器可係一微處理器或任一習用處理器、控制器、微控制器或狀態機。一處理器亦可實施為計算器件之一組合，例如，一DSP與一微處理器、複數個微處理器、一或多個微處理器連同一DSP核心一起或任何其他此組態之一組合。在某些實施方案中，可藉由一既定功能所特有之電路來執行特定步驟及方法。
在一或多項態樣中，可以硬體、數位電子電路、電腦軟體、韌體(包含本說明書中所揭示之結構及其結構等效物)或其任一組合來實施所闡述之功能。亦可將本說明書中所闡述之標的物之實施方案實施為一或多個電腦程式，亦即，編碼於一電腦儲存媒體上以供資料處理器件執行或用以控制資料處理器件之操作之一或多個電腦程式指令模組。
若以軟件實施，則該等功能可儲存於一電腦可讀媒體上或作為一計算機可讀媒體上之一或多個指令或碼進行傳輸。可在可駐留於一電腦可讀媒體上之一處理器可執行軟體模組中實施本文所揭示之一種方法或演算法之步驟。電腦可讀媒體包含電腦儲存媒體及通信媒體兩者，包含可經啟用以將一電腦程式自一個地方傳遞至另一地方之任何媒體。一儲存媒體可係可由一電腦存取之任何可用媒體。藉由舉例之方式，且並非加以限制，此電腦可讀媒體可包含RAM、ROM、EEPROM、CD-ROM或其他光碟儲存器、磁碟儲存器或其他磁性儲存器件，或可用於以指令或資料結構之形式儲存所期望程式碼且可由一電腦存取之任何其他媒體。而且，可將任何連接適當地稱為一電腦可讀媒體。如本文中所使用，磁碟及光碟包含緊致光碟(CD)、雷射光碟、光學光碟、數位多功能光碟(DVD)、軟磁碟及blu-ray光碟，其中磁碟通常以磁性方式複製資料而光碟藉助雷射以光學方式複製資料。上文之組合亦應包含於電腦可讀媒體之範疇內。另外，一方法或演算法之操作可作為碼及指令之一個或任何組合或集合駐留於可併入至一電腦程式產品中之一機器可讀媒體且電腦可讀媒體上。
熟習此項技術者可易於明瞭對本發明中所闡述之實施方案之各種修改，且本文中所定義之一般原理可適用於其他實施方案而不背離本發明之精神或範疇。因此，申請專利範圍並不意欲限於本文中所展示之實施方案，而是被授予與本發明、本文中所揭示之原理及新穎特徵相一致之最寬 廣範疇。措辭「實例性」在本文中專用於指「用作一實例、例項或圖解說明」。在本文中闡述為「實例性」之任一實施方案未必應視為比其他實施方案更佳或更有利。另外，熟習此項技術者應易於瞭解，術語「上部」及「下部」有時係出於易於闡述該等圖之目的而使用，且指示對應於該圖在一適當定向之頁面上之定向之相對位置，且可不反映如所實施之IMOD之正確定向。
亦可將本說明書中在單獨實施方案之背景下闡述之某些特徵以組合形式實施於一單個實施方案中。相反地，亦可將在一單個實施方案之背景下闡述之各種特徵單獨地或以任一適合子組合之形式實施於多個實施方案中。此外，雖然上文可將特徵闡述為以某些組合之形式起作用，且甚至最初係如此主張的，但在某些情形中，可自一所主張組合去除來自該組合之一或多個特徵，且所主張之組合可關於一子組合或一子組合之變化形式。
類似地，雖然在該等圖式中以一特定次序繪示操作，但不應將此理解為需要以所展示之特定次序或以順序次序執行此等操作或執行所有所圖解說明之操作以達成所期望結果。此外，該等圖式可以一流程圖之形式示意性地繪示一或多個實例性製程。然而，可將未繪示之其他操作併入示意性地圖解說明之實例性製程中。舉例而言，可在所圖解說明操作中之任一者之前、之後、同時或之間執行一或多個額外操作。在某些情況下，多任務及平行處理可係有利的。此外，上文所闡述之實施方案中之各種系統組件之分 離不應被理解為需要在所有實施方案中進行此分離，而應理解為所闡述之程式組件及系統通常可一起整合於一單個軟體產品中或封裝至多個軟體產品中。另外，其他實施方案亦在以下申請專利範圍之範疇內。在某些情形下，申請專利範圍中所陳述之動作可以一不同次序執行且仍達成所期望結果。
12‧‧‧干涉式調變器/像素
13‧‧‧入射於像素上之光/入射於干涉式調變器上之光
14‧‧‧可移動反射層/層/反射層
14a‧‧‧反射子層/導電層/子層
14b‧‧‧支撐層/介電支撐層/子層
14c‧‧‧導電層/子層
15‧‧‧自像素反射之光/自干涉式調變器反射之光
16‧‧‧光學堆疊/層
16a‧‧‧吸收體層/光學吸收體/子層/組合式導體/吸收體子層
16b‧‧‧電介質/子層
18‧‧‧支撐件/支撐柱/柱
19‧‧‧間隙/腔
20‧‧‧基板/透明基板
21‧‧‧處理器/系統處理器
22‧‧‧陣列驅動器
23‧‧‧黑色遮罩結構/黑色遮罩
24‧‧‧列驅動器電路
25‧‧‧犧牲層/犧牲材料
26‧‧‧行驅動器電路/行電路驅動器
27‧‧‧網路介面
28‧‧‧圖框緩衝器
29‧‧‧驅動器控制器
30‧‧‧顯示器陣列或面板/顯示器
32‧‧‧繋栓
34‧‧‧可變形層
35‧‧‧間隔件層
40‧‧‧顯示器件
41‧‧‧外殼
43‧‧‧天線
45‧‧‧揚聲器
46‧‧‧麥克風
47‧‧‧收發器
48‧‧‧輸入器件
50‧‧‧電源供應器
52‧‧‧調節硬體
56‧‧‧處理器
60a‧‧‧第一線時間/線時間
60b‧‧‧第二線時間/線時間
60c‧‧‧第三線時間/線時間
60d‧‧‧第四線時間/線時間
60e‧‧‧第五線時間/線時間
62‧‧‧高分段電壓
64‧‧‧低分段電壓
70‧‧‧釋放電壓
72‧‧‧高保持電壓
74‧‧‧高定址電壓
76‧‧‧低保持電壓
78‧‧‧低定址電壓
800‧‧‧陣列/干涉式調變器陣列
802a‧‧‧列
802b‧‧‧列
802c‧‧‧列
802d‧‧‧列
802n‧‧‧列
803a‧‧‧行
803b‧‧‧行
803c‧‧‧行
805‧‧‧干涉式調變器
807‧‧‧第一端子
811‧‧‧切換器
813‧‧‧列線
813a‧‧‧列線
813b‧‧‧列線
813c‧‧‧列線
815a‧‧‧行線
815b‧‧‧行線
815c‧‧‧行線
815‧‧‧行線
909‧‧‧切換器
910‧‧‧第二端子
1200‧‧‧時序圖
1203‧‧‧第一時間段
1205‧‧‧第二時間段
1210‧‧‧第三時間段
1300‧‧‧時序圖
1302‧‧‧時間段
1303‧‧‧時間段
1305‧‧‧第一時間段
1310‧‧‧第二時間段
V0‧‧‧跨越左側之干涉式調變器施加之電壓跨越右側之干涉式調變器施加之電壓
VCADD_H‧‧‧高定址電壓
VCADD_L‧‧‧低定址電壓
VCHOLD_H‧‧‧高保持電壓
VCHOLD_L‧‧‧低保持電壓
VCREL‧‧‧釋放電壓
VSH‧‧‧高分段電壓
VSL‧‧‧低分段電壓
tapplied‧‧‧時間段
圖1展示繪示一干涉式調變器(IMOD)顯示器件之一系列像素中之兩個毗鄰像素之一等角視圖之一實例。
圖2展示圖解說明併入有一3×3干涉式調變器顯示器之一電子器件之一系統方塊圖之一實例。
圖3展示圖解說明圖1之干涉式調變器之可移動反射層位置對所施加電壓之一圖式之一實例。
圖4展示圖解說明當施加各種共同電壓及分段電壓時一干涉式調變器之各種狀態之一表之一實例。
圖5A展示圖解說明圖2之3×3干涉式調變器顯示器中之一顯示資料圖框之一圖式之一實例。
圖5B展示可用於寫入圖5A中所圖解說明之顯示資料圖框之共同信號及分段信號之一時序圖之一實例。
圖6A展示圖1之干涉式調變器顯示器之一部分剖面圖之一實例。
圖6B至圖6E展示干涉式調變器之不同實施方案之剖面圖之實例。
圖7展示圖解說明一干涉式調變器之一製造製程之一流 程圖之一實例。
圖8A至圖8E展示製作一干涉式調變器之一方法中之各個階段之剖面示意性圖解之實例。
圖9係圖1中所展示之可藉由被動矩陣定址方式與主動矩陣定址方式兩者驅動之一實例性干涉式調變器陣列之一代表性電路圖。
圖10A係圖解說明圖8中所展示之耦合至驅動電路之一實例性干涉式調變器之一代表性電路圖。
圖10B係圖解說明圖8中所展示之耦合至驅動電路之一替代實例性干涉式調變器之一代表性電路圖。
圖10C係圖解說明圖8中所展示之耦合至驅動電路之另一替代實例性干涉式調變器之一代表性電路圖。
圖10D係圖解說明圖9中所展示之耦合至驅動電路之再一替代實例性干涉式調變器之一代表性電路圖。
圖11係藉由一主動矩陣定址方式來定址圖9及圖10中所展示之一干涉式調變器陣列之一實例性過程之一流程圖。
圖12係藉由一被動矩陣定址方式來定址圖9及圖10中展示之一干涉式調變器陣列之一實例性過程之一流程圖。
圖13係用於根據圖9及圖10中所展示之過程來定址在圖9及圖10中展示之一干涉式調變器陣列之一實例性時序圖。
圖14係用於根據圖11及圖12中所展示之過程來定址在圖9及圖10中展示之一干涉式調變器陣列之另一實例性時序圖。
圖15A及圖15B展示圖解說明包含複數個干涉式調變器 之一顯示器件之系統方塊圖之實例。
802a‧‧‧列
802b‧‧‧列
802c‧‧‧列
802d‧‧‧列
1200‧‧‧時序圖
1203‧‧‧第一時間段
1205‧‧‧第二時間段
1210‧‧‧第三時間段
tapplied‧‧‧時間段

Claims (33)

  1. 一種更新一顯示元件陣列之方法，該方法包括：在一主動矩陣定址方式與一被動矩陣定址方式之間進行選擇；及使用該所選擇定址方式來驅動該顯示元件陣列。
  2. 如請求項1之方法，其進一步包括：使用該被動矩陣定址方式或該主動矩陣定址方式來定址該等顯示元件；及使用該被動矩陣定址方式來維持該等顯示元件中之每一者之一狀態。
  3. 如請求項1之方法，其中使用該被動矩陣定址方式來驅動該顯示元件陣列包括：撤銷啟動各自與該等顯示元件中之一者相關聯之一或多個主動矩陣電路元件。
  4. 如請求項3之方法，其中每一主動矩陣電路元件包含將其相關聯顯示元件選擇性地耦合至複數個電壓線中之一者之一切換器，且其中撤銷啟動一或多個主動矩陣電路元件包括：閉合一或多個切換器且將該等相關聯顯示元件耦合至其各別電壓線。
  5. 如請求項1之方法，其中使用該被動矩陣定址方式來驅動該顯示元件陣列包括：將一磁滯窗內之一電壓同時施加至該等顯示元件中之每一者。
  6. 如請求項1之方法，其中該顯示元件陣列包含一或多個顯示元件列及一或多個顯示元件行，其中該一或多個顯示元件行中之每一者與一各別電壓線相關聯，且其中每 一顯示元件選擇性地耦合至其各別電壓線。
  7. 如請求項6之方法，其中使用該被動矩陣定址方式來驅動該顯示元件陣列包括：將該等顯示元件中之每一者同時耦合至其各別電壓線。
  8. 如請求項6之方法，其中使用該主動矩陣定址方式來驅動該顯示元件陣列包括：僅將該一或多個列中之一個列中之該等顯示元件同時耦合至其各別電壓線。
  9. 如請求項6之方法，其中使用該主動矩陣定址方式來驅動該顯示元件陣列包括：僅將一電壓同時施加至該一或多個列中之一個列中之該等顯示元件。
  10. 如請求項1之方法，其中該顯示元件陣列包括一雙穩態顯示元件陣列。
  11. 一種顯示裝置，其包括：一顯示元件陣列；一第一處理電路，其經組態以在一主動矩陣定址方式與一被動矩陣定址方式之間進行選擇；及一驅動器，其經組態以使用該所選擇定址方式來驅動該雙穩態顯示元件陣列。
  12. 如請求項11之顯示裝置，其中該驅動器進一步經組態以：使用該被動矩陣定址方式或該主動矩陣定址方式來定址該等顯示元件；及使用該被動矩陣定址方式來維持該等顯示元件中之每一者之一狀態。
  13. 如請求項11之顯示裝置，其中該驅動器經組態以藉由撤銷啟動各自與該等顯示元件中之一者相關聯之一或多個主動矩陣電路元件而使用該被動矩陣定址方式來驅動該顯示元件陣列。
  14. 如請求項13之顯示裝置，其中每一主動矩陣電路元件包含將其相關聯顯示元件選擇性地耦合至複數個電壓線中之一者之一切換器，且其中撤銷啟動一或多個主動矩陣電路元件包括：閉合一或多個切換器且將該等相關聯顯示元件耦合至其各別電壓線。
  15. 如請求項11之顯示裝置，其中該被動矩陣定址方式包含將一磁滯窗內之一電壓同時施加至該等顯示元件中之每一者。
  16. 如請求項11之顯示裝置，其中該顯示元件陣列包含一或多個顯示元件列及一或多個顯示元件行，其中該一或多個顯示元件行中之每一者與一各別電壓線相關聯，且其中每一顯示元件選擇性地耦合至其各別電壓線。
  17. 如請求項16之顯示裝置，其中該被動矩陣定址方式包含將該等顯示元件中之每一者同時耦合至其各別電壓線。
  18. 如請求項16之顯示裝置，其中該主動矩陣定址方式包含僅將該一或多個列中之一個列中之該等顯示元件同時耦合至其各別電壓線。
  19. 如請求項16之顯示裝置，其中該主動矩陣定址方式包含僅將一電壓同時施加至該一或多個列中之一個列中之該等顯示元件。
  20. 如請求項11之顯示裝置，其中該顯示元件陣列包含一雙穩態顯示元件陣列。
  21. 如請求項11之顯示裝置，其進一步包括：一顯示器；一處理器，其經組態以與該顯示器通信，該處理器經組態以處理影像資料；及一記憶體器件，其經組態以與該處理器通信。
  22. 如請求項21之顯示裝置，其進一步包括：一控制器，其經組態以將該影像資料之至少一部分發送至該驅動器。
  23. 如請求項21之顯示裝置，其進一步包括：一影像源模組，其經組態以將該影像資料發送至該處理器。
  24. 如請求項23之顯示裝置，其中該影像源模組包括一接收器、收發器及傳輸器中之至少一者。
  25. 如請求項21之顯示裝置，其進一步包括：一輸入器件，其經組態以接收輸入資料及將該輸入資料傳遞至該處理器。
  26. 一種製造一顯示裝置之方法，該方法包括：提供一顯示元件陣列；提供一第一處理電路，該第一處理電路經組態以在一主動矩陣定址方式與一被動矩陣定址方式之間進行選擇；及提供一驅動器，該驅動器經組態以使用該所選擇定址 方式來驅動該雙穩態顯示元件陣列。
  27. 如請求項26之方法，其中該驅動器進一步經組態以：使用該被動矩陣定址方式或該主動矩陣定址方式來定址該等顯示元件；及使用該被動矩陣定址方式來維持該等顯示元件中之每一者之一狀態。
  28. 如請求項26之方法，其中該顯示元件陣列包括一雙穩態顯示元件陣列。
  29. 一種顯示裝置，其包括：用於顯示之構件；用於在一主動矩陣定址方式與一被動矩陣定址方式之間進行選擇之構件；及用於使用該所選擇定址方式來驅動該顯示構件之構件。
  30. 如請求項29之顯示裝置，其中該用於驅動之構件進一步經組態以：使用該被動矩陣定址方式或該主動矩陣定址方式來定址該等顯示元件；及使用該被動矩陣定址方式來維持該等顯示元件中之每一者之一狀態。
  31. 如請求項29之顯示裝置，其中該顯示元件陣列包含一或多個顯示元件列及一或多個顯示元件行，其中該一或多個顯示元件行中之每一者與一各別電壓線相關聯，且其中每一顯示元件選擇性地耦合至其各別電壓線。
  32. 一種電腦可讀媒體，其包括在執行時執行一方法之指令，該方法包括：在一主動矩陣定址方式與一被動矩陣定址方式之間進行選擇；及使用該所選擇定址方式來驅動該顯示元件陣列。
  33. 如請求項32之電腦可讀媒體，其中該方法進一步包括：使用該被動矩陣定址方式或該主動矩陣定址方式來定址該等顯示元件；及使用該被動矩陣定址方式來維持該等顯示元件中之每一者之一狀態。
TW101125571A 2011-07-22 2012-07-16 用於使用主動矩陣定址方式且使用被動矩陣定址方式以驅動顯示器之方法及器件 TW201308290A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/189,425 US20130021309A1 (en) 2011-07-22 2011-07-22 Methods and devices for driving a display using both an active matrix addressing scheme and a passive matrix addressing scheme

Publications (1)

Publication Number Publication Date
TW201308290A true TW201308290A (zh) 2013-02-16

Family

ID=46579351

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101125571A TW201308290A (zh) 2011-07-22 2012-07-16 用於使用主動矩陣定址方式且使用被動矩陣定址方式以驅動顯示器之方法及器件

Country Status (3)

Country Link
US (1) US20130021309A1 (zh)
TW (1) TW201308290A (zh)
WO (1) WO2013016075A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8988409B2 (en) 2011-07-22 2015-03-24 Qualcomm Mems Technologies, Inc. Methods and devices for voltage reduction for active matrix displays using variability of pixel device capacitance
US8970577B2 (en) 2013-03-13 2015-03-03 Synaptics Incorporated Reducing display artifacts after non-display update periods
US10229630B2 (en) * 2014-05-14 2019-03-12 The Hong Kong University Of Science And Technology Passive-matrix light-emitting diodes on silicon micro-display
US20150348472A1 (en) * 2014-05-30 2015-12-03 Qualcomm Mems Technologies, Inc. Display panel drivers
US10394391B2 (en) 2015-01-05 2019-08-27 Synaptics Incorporated System and method for reducing display artifacts
WO2016111939A1 (en) 2015-01-05 2016-07-14 Synaptics Incorporated Time sharing of display and sensing data
US10592022B2 (en) 2015-12-29 2020-03-17 Synaptics Incorporated Display device with an integrated sensing device having multiple gate driver circuits
US10561930B2 (en) 2017-07-21 2020-02-18 Spinner Systems, Inc. Device to provide network access to entertainment machine
US10504441B2 (en) * 2017-08-24 2019-12-10 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Pixel internal compensation circuit and driving method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3141755B2 (ja) * 1995-10-26 2001-03-05 株式会社デンソー マトリクス型液晶表示装置
JP3919954B2 (ja) * 1998-10-16 2007-05-30 富士フイルム株式会社 アレイ型光変調素子及び平面ディスプレイの駆動方法
JP4615174B2 (ja) * 2000-01-21 2011-01-19 シチズンホールディングス株式会社 液晶表示装置
JP4353942B2 (ja) * 2003-08-04 2009-10-28 富士通株式会社 液晶表示装置
US7612862B2 (en) * 2007-03-22 2009-11-03 Citizen Holdings Co., Ltd. Liquid crystal device
US7715079B2 (en) * 2007-12-07 2010-05-11 Qualcomm Mems Technologies, Inc. MEMS devices requiring no mechanical support
US9250655B2 (en) * 2007-12-13 2016-02-02 International Business Machines Corporation Changing a display mode for a graphical user interface
US8736590B2 (en) * 2009-03-27 2014-05-27 Qualcomm Mems Technologies, Inc. Low voltage driver scheme for interferometric modulators
KR101555506B1 (ko) * 2009-04-29 2015-09-25 삼성디스플레이 주식회사 표시 패널의 구동 방법 이를 수행하기 위한 표시 장치
KR101816505B1 (ko) * 2010-01-20 2018-01-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 표시 방법

Also Published As

Publication number Publication date
US20130021309A1 (en) 2013-01-24
WO2013016075A1 (en) 2013-01-31

Similar Documents

Publication Publication Date Title
TWI402536B (zh) 具有與機械及電氣功能分離的光學功能之微機電裝置
TWI534782B (zh) 用於驅動一類比干涉調變器之系統、裝置及方法
TWI484566B (zh) 非晶氧化物半導體薄膜電晶體製造方法
TW201308290A (zh) 用於使用主動矩陣定址方式且使用被動矩陣定址方式以驅動顯示器之方法及器件
TWI554817B (zh) 用於干涉調變器顯示器之介電增強鏡
TWI484218B (zh) 用於機電系統反射顯示器件之匹配層薄膜
TW201319886A (zh) 與顯示器資料更新整合之觸碰感測
KR20130038231A (ko) 디스플레이의 리프레시 레이트의 증가를 가능하게 하기 위한 라인 승산
TW201331625A (zh) 三態微機電系統裝置及驅動方案
TW201333921A (zh) 用於顯示器之位移四元像素及其他像素馬賽克
TW201319673A (zh) 具有光屏蔽結構之電容觸控感測器
TW201517484A (zh) 用於以一單一感應器提供正及負電壓之系統及方法
TW201307943A (zh) 用於在干涉調變器中達成非接觸之白色態之裝置及方法
TW201331918A (zh) 使顯示器之圖框速率及解析度最佳化之系統及方法
KR20130106383A (ko) 간섭 디스플레이 장치
TW201333920A (zh) 用於驅動顯示器之系統、裝置及方法
TW201335915A (zh) 用於同時驅動顯示元件之多個線之系統及方法
TW201303828A (zh) 用以減少線時間之方法及裝置
TW201333530A (zh) 機電系統可變電容裝置
TW201337326A (zh) 機電系統之儲存電容器及形成該系統之方法
JP2014519050A (ja) 機械層およびそれを製作する方法
TWI481897B (zh) 具有ｒｇｂ吸收器的多狀態干涉量測調制器（ｉｍｏｄ）、包括此種imod的裝置及用於製造此種imod的方法
TWI476750B (zh) 用於顯示器中能量回收之方法及系統
TW201329602A (zh) 機電系統可變電容器件
TW201335918A (zh) 寫入波形沿重疊