JP3141755B2 - マトリクス型液晶表示装置 - Google Patents

マトリクス型液晶表示装置

Info

Publication number
JP3141755B2
JP3141755B2 JP07279127A JP27912795A JP3141755B2 JP 3141755 B2 JP3141755 B2 JP 3141755B2 JP 07279127 A JP07279127 A JP 07279127A JP 27912795 A JP27912795 A JP 27912795A JP 3141755 B2 JP3141755 B2 JP 3141755B2
Authority
JP
Japan
Prior art keywords
signal
period
liquid crystal
scan electrode
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07279127A
Other languages
English (en)
Other versions
JPH09120055A (ja
Inventor
信明 小勝負
政男 徳永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP07279127A priority Critical patent/JP3141755B2/ja
Priority to US08/736,246 priority patent/US5966111A/en
Publication of JPH09120055A publication Critical patent/JPH09120055A/ja
Application granted granted Critical
Publication of JP3141755B2 publication Critical patent/JP3141755B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3692—Details of drivers for data electrodes suitable for passive matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • G09G3/3633—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals with transmission/voltage characteristic comprising multiple loops, e.g. antiferroelectric liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3681—Details of drivers for scan electrodes suitable for passive matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、反強誘電性液晶を
採用したマトリクス型液晶表示装置に関する。
【０００２】
【従来の技術】従来、反強誘電性液晶を採用してなるマ
トリクス型液晶表示装置は、例えば、図１４にて示すご
とく、画素を暗表示とする消去期間と、描画に必要な画
素のみを明表示に書き込む選択期間と、表示状態を保持
する保持期間とを、時系列的に繰り返すように各走査電
極を線順次走査しながら、走査電極と信号電極を駆動し
て画像を表示するようになっている。
【０００３】
【発明が解決しようとする課題】ところで、通常、ビデ
オ信号等の画像信号は、ＣＲＴの駆動方法に合わせて画
面の水平走査と垂直走査を行うように、直列の画像デー
タとして液晶表示装置に入力される。従って、特別な画
像信号のデータ変換を行わなければ、走査電極の選択周
期は入力される画像信号の垂直周期に等しくする必要が
ある。即ち、一画面の画像データの伝送周期の変化は直
接その画面の描画周期になる。
【０００４】例えば、ＮＴＳＣ方式では、一水平走査期
間を１Ｈとすると、フレーム周期は５２５Ｈである。ま
た、ＣＲＴでは、飛び越し走査を行うため、奇数フィー
ルドと偶数フィールドとにより構成される。これに対
し、液晶表示装置では、通常、飛び越し走査を行わず、
奇数フィールドと偶数フィールドとを同一画面に重ねて
表示する。このため、走査電極の選択周期は奇数フィー
ルドと偶数フィールドを描画する場合において最小１Ｈ
異なる。
【０００５】ここで、反強誘電性液晶は交流駆動の必要
があるが、選択期間毎に、正、負の電圧極性反転を行う
とすると、選択周期の異なる分が保持期間の長さの差と
なる。一方、保持期間には表示状態を保持する電圧が印
加される。このため、上述した保持期間の長さの差に基
づき、反強誘電性液晶には直流電圧が印加されることと
なる。その結果、表示画面の焼き付き及びちらつきとい
う現象が生ずる。
【０００６】このことを図１４を参照してさらに詳細に
説明すると、各画面において消去時間が４Ｈと一定であ
るため、奇数フィールドに対応する画面の保持期間は２
５７Ｈとなり、偶数フィールドに対応する画面の保持期
間は２５８Ｈとなる。そして、選択期間毎に駆動電圧極
性を反転すると、保持期間の１Ｈの差は、反強誘電性液
晶に対し直流電圧として印加される。これが上記現象を
招くのである。
【０００７】これに対し、本発明者らは、一画面の画像
データの伝送周期の変化と消去期間の関係につき検討を
加えてみた。これによれば、当該画像データの伝送周期
を計測し、この伝送周期の変動した時間の分だけ、その
画面を描画する際の消去期間の長さを調整すれば、保持
期間の長さを一定にできることが分かった。例えば、Ｎ
ＴＳＣ方式では、奇数フィールドに対応する画面の選択
周期が２６２Ｈであり、偶数フィールドに対応する画面
の選択周期が２６３Ｈであるとすると、偶数フィールド
に対応する画面での消去期間を奇数フィールドに対応す
る画面での消去期間に対して１Ｈ長くとると、各フィー
ルドに対応する画面での保持期間を同じ長さとすること
ができる。
【０００８】なお、上述のようにすれば、一画面の画像
データの伝送周期が変動する場合をも含めて、特別な画
像信号のデータ変換を行うことなく反強誘電性液晶に直
流電圧成分が加わることを防止できる。そこで、本発明
は、以上のようなことに着目して、反強誘電性液晶を採
用してなるマトリクス型液晶表示装置において、保持期
間の長さを一定に調整することにより、表示画面の焼き
付きとちらつきを防止することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明に係るマトリクス型液晶表示
装置は、ｎ条の走査電極（Ｙ１乃至Ｙｎ）と、これらｎ
条の走査電極に対向し反強誘電性液晶を介し設けられて
前記各走査電極及び反強誘電性液晶と共にマトリクス状
画素を構成するｍ条の信号電極（Ｘ１乃至Ｘｍ）とを備
えた液晶パネル（１０）と、一フレームを構成する奇数
フィールド及び当該奇数フィールドとは画面の描画期間
を異にする偶数フィールドの双方の各々において、それ
ぞれ、ｎ条の走査電極の一つに第１の電圧を印加するこ
とで上記一走査電極上の全画素を消去する第１期間と、
上記一走査電極及びｍ条の信号電極に第２の電圧を印加
することで上記一走査電極上の所要の画素に画像データ
を書き込む第２期間と、上記一走査電極に第３の電圧を
印加することで当該走査電極上の画素の状態を保持する
第３期間とを確保する処理を、奇数フィールドと偶数フ
ィールドとでは上記各電圧を逆極性にして、ｎ条の走査
電極について時系列的に繰り返すことにより、画像の表
示を行う液晶パネル駆動手段（２０、３０、４０、５
０）とを備える液晶表示装置において、上記液晶パネル
駆動手段が、上記奇数フィールド及び前記偶数フィール
ドにおける上記各第３期間の長さが同じになるように、
上記第１期間の長さを調整する期間調整手段（５８）を
有する。このように、奇数フィールド及び偶数フィール
ドの各第３期間の長さが同じになるように、第１期間の
長さを調整するので、反強誘電性液晶に対する直流電圧
の印加を防止することができ、その結果、表示画面の焼
き付きを未然に防止し得るとともに、反強誘電性液晶に
直流電圧が印加された場合に生ずる表示画面のちらつき
を防止し得る。
【００１０】
【００１１】また、請求項２に記載の発明によれば、計
測手段が水平同期信号及び垂直同期信号に基づき映像信
号の一画面入力周期を計測すると、この計測の結果、上
記水平同期信号及び垂直同期信号に基づき、期間調整手
段が、上記奇数フィールド及び上記偶数フィールドにお
ける各第３期間の長さが同じになるように、上記第１期
間の長さを調整する。
【００１２】これにより、請求項１に記載の発明と同様
の作用効果を達成できる。
【００１３】
【００１４】
【発明の実施の形態】以下、本発明の一実施の形態を図
１乃至図１３に基づいて説明する。図１は、本発明に係
るマトリクス型液晶表示装置の概略の全体構成を示して
いる。この液晶表示装置は、液晶パネル１０を備えてお
り、この液晶パネル１０は、ｎ条の走査電極Ｙ１乃至Ｙ
ｎと、これら各走査電極Ｙ１乃至Ｙｎに対向して反強誘
電性液晶を介し格子状に配置したｍ条の信号電極Ｘ１乃
至Ｘｍとを有する。ここで、ｎ条の走査電極Ｙ１乃至Ｙ
ｎは、ｍ条の信号電極Ｘ１乃至Ｘｍ及び上記反強誘電性
液晶と共にｎ×ｍ個のマトリクス状画素を構成する。
【００１５】また、この液晶表示装置は、液晶パネル１
０に接続した走査電極駆動回路２０及び信号電極駆動回
路３０と、信号電極駆動回路３０に接続したレベル変換
回路４０と、走査電極駆動回路２０及び信号電極駆動回
路３０に接続したコントロール回路５０とを備えてい
る。走査電極駆動回路２０は、図１にて示すごとく、コ
ントロール回路５０と液晶パネル１０の各走査電極Ｙ１
乃至Ｙｎとの間に接続されている。
【００１６】この走査電極駆動回路２０は、図２にて示
すごとく、ＳＩ０１信号、ＳＩ０２信号、ＳＣＣ信号及
びＤＰ信号を入力される３×ｎビットのデータラッチ２
１と、これらデータラッチ２１に接続したｎ個のレベル
シフタＳＹ１乃至ＳＹｎと、これらレベルシフタＳＹ１
乃至ＳＹｎにそれぞれ接続したｎ個のアナログスイッチ
群ＡＹ１乃至ＡＹｎ（各々５個のアナログスイッチから
なる）とにより構成されている。
【００１７】しかして、この走査電極駆動回路２０は、
図３にて例示するように、各走査電極Ｙ１乃至Ｙｎに対
して、消去、選択及び保持の各状態に対応する電圧を順
次出力する。また、この走査電極駆動回路２０は、交流
駆動とするため、選択期間の度に、正負の電圧極性を切
り換える。ここで、ＳＩ０１信号、ＳＩ０２信号、ＳＣ
Ｃ信号及びＤＰ信号は、コントロール回路５０から後述
のように出力されるものである。
【００１８】ＳＩ０１信号及びＳＩ０２信号は、各走査
電極Ｙ１乃至Ｙｎの状態を規定する信号である。本実施
の形態では、ＳＩ０１信号及びＳＩ０２信号が共にロー
レベルのとき消去状態を規定する。ＳＩ０１信号がロー
レベルでＳＩ０２信号がハイレベルのとき選択状態を規
定する。逆に、ＳＩ０１信号がハイレベルでＳＩ０２信
号がローレベルのとき保持状態を規定する。また、ＳＩ
０１信号及びＳＩ０２信号は、各走査電極Ｙ１乃至Ｙｎ
の状態を制御するため、ＳＣＣ信号の立ち上がりに同期
してデータラッチ２１に取り込まれる。
【００１９】また、ＤＰ信号は、電圧の極性を決定す
る。各走査電極Ｙ１乃至Ｙｎが選択状態のとき、例え
ば、正の選択期間では、ＤＰ信号がローレベルからハイ
レベルへの切り換わり、出力電圧がＶｗｎからＶｗｐに
切り換わるというように、入力されているＤＰ信号のデ
ータが直接選択電圧の極性を決定する。保持期間に移る
と、その極性は、直前の選択期間に入力されたＤＰ信号
のデータでの状態を維持するので、ＤＰ信号には依存し
ない。
【００２０】以下、この走査電極駆動回路２０の動作に
つき、図２及び図３を参照し、走査電極Ｙ１を例にとっ
て説明する。消去期間には、消去電圧Ｖｅがアナログス
イッチ群ＡＹ１を通して走査電極Ｙ１に出力される。こ
のため、走査電極Ｙ１上の全画素表示が消去される。正
の選択期間には、一度、負の書き込み電圧Ｖｗｎがアナ
ログスイッチ群ＡＹ１を通して走査電極Ｙ１に出力さ
れ、続いて、正の書き込み電圧Ｖｗｐがアナログスイッ
チ群ＡＹ１を通して走査電極Ｙ１に出力される。
【００２１】また、正の保持期間には、保持電圧Ｖｈｐ
がアナログスイッチ群ＡＹ１を通して走査電極Ｙ１に出
力される。このため、次の消去期間まで液晶パネル１０
の表示内容が保持される。消去時間を経て次に交流駆動
を行うため、先の選択期間とは逆極性の負の選択期間に
なる。そして、一度、正の書き込み電圧Ｖｗｐがアナロ
グスイッチ群ＡＹ１を通して走査電極Ｙ１に出力され、
続いて、負の書き込み電圧Ｖｗｎがアナログスイッチ群
ＡＹ１を通して走査電極Ｙ１に出力される。
【００２２】また、負の保持期間には、保持電圧Ｖｈｎ
がアナログスイッチ群ＡＹ１を通して走査電極Ｙ１に出
力される。このため、次の消去時間まで液晶パネル１０
の表示内容が保持される。以後、以上の動作が繰り返さ
れる。次に、走査電極駆動回路２０では、各走査電極Ｙ
１乃至Ｙｎは走査電極Ｙ１から走査電極Ｙｎにかけて順
に走査されるため、走査電極Ｙ２以後の走査電極には、
選択期間分ずらした波形の書き込み電圧が、各対応のア
ナログスイッチ群を通して出力される。その際、液晶パ
ネル１の表示のちらつきを防止するため、例えば走査電
極Ｙ１が正、走査電極Ｙ２が負、走査電極Ｙ３が正、・
・・、というように、走査電極毎に電圧極性が異なるよ
うになっている。
【００２３】以上の説明から明らかに理解されるよう
に、走査電極駆動回路２０は、ＳＩ０１信号、ＳＩ０２
信号及びＤＰ信号からなる３ビットデータを、ＳＣＣ信
号の立ち上がりに同期して、データラッチ２１にて取り
込み、取り込んだ走査電極Ｙ１から走査電極Ｙｎまでの
出力に対応するデータを各レベルシフタＳＹ１乃至ＳＹ
ｎを通して、各アナログスイッチ群ＡＹ１乃至ＡＹｎの
５個のアナログスイッチを制御して、図３にて示す走査
電極駆動波形を作る。
【００２４】信号電極駆動回路３０は、図１にて示すご
とく、液晶パネル１０の各信号電極Ｘ１乃至Ｘｍと、レ
ベル変換回路４０と、コントロール回路５０との間に接
続されている。この信号電極駆動回路３０は、図４にて
示すごとく、ＨＣＫ１信号、ＨＣＫ２信号、ＨＣＫ３信
号及びＳＴＤ信号を入力されるｍビットのシフトレジス
タ３１と、これらシフトレジスタ３１によりサンプリン
グタイミングを制御されるｍ個のアナログサンプリング
回路Ｐｘ１乃至Ｐｘｍと、これらアナログサンプリング
回路Ｐｘ１乃至Ｐｘｍに接続されたｍ個の出力バッファ
Ｂ１乃至Ｂｍとにより構成されている。
【００２５】ｍビットのシフトレジスタ３１は、コント
ロール回路５０から後述のごとく発生されるＳＴＤ信
号、ＨＣＫ１信号、ＨＣＫ２信号及びＨＣＫ３信号を入
力される。ＳＴＤ信号は、１走査線毎の画像信号電圧を
入力するタイミングを与える。ＨＣＫ１信号は、各信号
電極Ｘ１、Ｘ４、Ｘ７、・・・、Ｘｍ−２の画像信号電
圧のサンプリングタイミングを与える。ＨＣＫ２信号
は、各信号電極Ｘ２、Ｘ５、Ｘ８、・・・、Ｘｍ−１の
画像信号電圧のサンプリングタイミングを与える。ＨＣ
Ｋ３信号は、各信号電極Ｘ３、Ｘ６、Ｘ９、・・・、Ｘ
ｍの画像信号電圧のサンプリングタイミングを与える。
上記画像信号電圧は、レベル変換回路４０から後述のご
とく出力される。
【００２６】しかして、サンプリングタイミングは次の
ようにして設定される。図６にて示すように、ＳＴＤ信
号がハイレベルのとき、ＨＣＫ１信号の立ち上がりから
そのハイレベルの間、信号電極Ｘ１の画像信号電圧のサ
ンプリングタイミングが設定される。ＨＣＫ１信号がハ
イレベルのときのＨＣＫ２信号の立ち上がりからそのハ
イレベルの間、信号電極Ｘ２の画像信号電圧のサンプリ
ングタイミングが設定される。ＨＣＫ２信号がハイレベ
ルのときのＨＣＫ３信号の立ち上がりからそのハイレベ
ルの間、信号電極Ｘ３の画像信号電圧のサンプリングタ
イミングが設定される。以後、同様にして各信号電極Ｘ
４、Ｘ５、・・・、Ｘｍの画像信号電圧のサンプリング
タイミングが設定される。
【００２７】従って、ｍビットのシフトレジスタ３１
は、ＳＴＤ信号、ＨＣＫ１信号、ＨＣＫ２信号及びＨＣ
Ｋ３信号により、各走査線毎に、信号電極Ｘ１乃至Ｘｍ
に対応する画像信号電圧を入力するサンプリングタイミ
ング（図６参照）を与えるサンプリングタイミング信号
をアナログサンプリング回路Ｐｘ１乃至Ｐｘｍの各々の
ＳＫ端子に出力する。
【００２８】アナログサンプリング回路Ｐｘ１乃至Ｐｘ
ｍの各々においては、上記サンプリングタイミング信号
に従い、正及び負の両画像信号電圧ＶＲ、ＮＶＲが、信
号電極Ｘ１、Ｘ４、Ｘ７、・・・、Ｘｍ−２に対応する
アナログサンプリング回路Ｐｘ１、Ｐｘ４、Ｐｘ７、・
・・、Ｐｘｍ−２に入力され、正及び負の両画像信号電
圧ＶＧ、ＮＶＧが、信号電極Ｘ２、Ｘ５、Ｘ８、・・
・、Ｘｍ−１に対応するアナログサンプリング回路Ｐｘ
２、Ｐｘ５、Ｐｘ８、・・・、Ｐｘｍ−１に入力され、
また、正及び負の両画像信号電圧ＶＢ、ＮＶＢが、信号
電極Ｘ３、Ｘ６、Ｘ９、・・・、Ｘｍに対応するアナロ
グサンプリング回路Ｐｘ３、Ｐｘ６、Ｐｘ９、・・・、
Ｐｘｍに入力される。
【００２９】アナログサンプリング回路Ｐｘ１乃至Ｐｘ
ｍは、それぞれ、図５にて示すごとく、アナログスイッ
チとホールドコンデンサからなる４つのサンプルアンド
ホールド回路３２乃至３５を備えている。サンプルアン
ドホールド回路３２、３４は、正の画像信号電圧をサン
プルホールドし、サンプルアンドホールド回路３３、３
５は、負の画像信号電圧をサンプルホールドする。
【００３０】また、サンプルアンドホールド回路３２、
３４の組と、サンプルアンドホールド回路３３、３５の
組とは、一方がホールド状態でそのホールド信号を出力
しているとき、他方が次の走査線の画像信号電圧をサン
プリングするというように、画像信号電圧のホールド状
態とサンプリング状態とが交互に切り換えられる。この
切り換えは、各走査線毎のハイレベルとローレベルとが
切り換わるＳＨＳ信号（図６参照）により、切り換え回
路３６を介して行われる。
【００３１】ここで、サンプリング状態にある組のサン
プルアンドホールド回路に対し、上述したＳＫ端子に入
力されるサンプリングタイミング信号に応答して、画像
信号電圧をサンプリングさせる信号が切り換え回路３６
から出力される。また、走査電極の極性を示す上述した
ＤＰ信号により両アナログスイッチ３７、３８が制御さ
れ、ホールド状態にある組のサンプルアンドホールド回
路から、正又は負のホールドされた画像信号電圧が出力
される。
【００３２】さらに、各走査線毎の出力選択を行うＳＨ
Ｓ信号によりアナログスイッチ３９が制御され、最終的
にそれらのアナログスイッチ３７、３８、３９により選
択された画像信号電圧が出力される。上記作動がアナロ
グサンプリング回路Ｐｘ１乃至Ｐｘｍについて行われ、
コントロール回路５０から後述のように発生するＯＥ信
号のハイレベルのタイミングにて、出力バッファＢ１乃
至Ｂｍにより、信号電極Ｘ１から信号電極Ｘｍまで画像
信号電圧が同時に出力される。
【００３３】このように構成した信号電極駆動回路３０
の作動につき図６を参照して説明する。但し、図６で
は、正の画像信号電圧ＶＲ、ＶＧ、ＶＢにより入力され
るｊ番目の走査電極上に配列された全画素の画像データ
をＬｊとし、負の画像信号電圧ＮＶＲ、ＮＶＧ、ＮＶＢ
により入力されるｊ番目の走査電極上に配列された全画
素の画像データをＮＬｊとした場合の、１番目の走査電
極上に配列された全画素のデータＬ１、ＮＬ１から順
に、サンプルアンドホールド回路３２乃至３５にて画像
信号電圧がサンプリングされ出力されるタイミングが示
されている。
【００３４】１番目の走査電極上に配列された全画素の
データＬ１、ＮＬ１は、それぞれ、各出力に対応するア
ナログサンプリング回路のサンプルアンドホールド回路
３２、３３によりサンプリングされる。サンプルアンド
ホールド回路の切替えは上述のごとくＳＨＳ信号により
制御される。即ち、ＳＨＳ信号がローレベルのとき両サ
ンプリング回路３２、３３がサンプリングし、一方、Ｓ
ＨＳ信号がハイレベルのとき両サンプリング回路３４、
３５がサンプリングする。サンプリングは、ＳＴＤ信号
がハイレベルのとき、ＨＣＫ１信号の立ち上がりより開
始される。走査電極Ｘ１に対応するアナログサンプリン
グ回路では、サンプルアンドホールド回路３２による正
の画像信号電圧ＶＲのサンプリング及びサンプルアンド
ホールド回路３３による負の画像信号電圧ＮＶＲのサン
プリングが、ＳＴＤ信号のハイレベルのときのＨＣＫ１
信号の立ち上がりからハイレベルの間なされ、ＨＣＫ１
信号の立ち下がりからホールドされる。
【００３５】走査電極Ｘ２に対応するアナログサンプリ
ング回路では、サンプルアンドホールド回路３２による
正の画像信号電圧ＶＧのサンプリング及びサンプルアン
ドホールド回路３３による負の画像信号電圧ＮＶＧのサ
ンプリングが、ＨＣＫ１信号のハイレベルのときのＨＣ
Ｋ２信号の立ち上がりからそのハイレベルの間なされ、
ＨＣＫ２信号の立ち下がりからホールドされる。
【００３６】走査電極Ｘ３に対応するアナログサンプリ
ング回路では、サンプルアンドホールド回路３２による
正の画像信号電圧ＶＢのサンプリング及びサンプルアン
ドホールド回路３３による負の画像信号電圧ＮＶＢのサ
ンプリングが、ＨＣＫ２信号のハイレベルのときのＨＣ
Ｋ３信号の立ち上がりからそのハイレベルの間なされ、
ＨＣＫ３信号の立ち下がりからホールドされる。
【００３７】以後、走査電極Ｘ４、Ｘ５、・・・、Ｘｍ
に対応する各アナログサンプリング回路において同様の
サンプリングがなされる。その後、サンプルアンドホー
ルド回路３３によりサンプリングされた電圧が走査電極
Ｘ１から走査電極Ｘｍまで同時に出力される。次に、サ
ンプルアンドホールド回路３２によりサンプリングされ
た電圧が走査電極Ｘ１から走査電極Ｘｍまで同時に出力
される。サンプルアンドホールド回路の出力はＤＰ信号
及びＯＥ信号により制御される。
【００３８】ＤＰ信号がローレベルのとき、サンプルア
ンドホールド回路３３、３５が出力可能な状態となりＯ
Ｅ信号がハイレベルとなることで走査電極Ｘ１から走査
電極Ｘｍまで同時に出力される。ＤＰ信号がハイレベル
のとき、サンプルアンドホールド回路３２、３４が出力
可能な状態となりＯＥ信号がハイレベルとなることで走
査電極Ｘ１から走査電極Ｘｍまで同時に出力される。
【００３９】サンプルアンドホールド回路３２、３３の
サンプリング電圧が出力されている間、次の２番目の走
査電極上に配列された全画素のデータＬ２、ＮＬ２がそ
それぞれ各出力に対応するアナログサンプリング回路の
サンプルアンドホールド回路３４、３５によりサンプリ
ングされる。その後、サンプルアンドホールド回路３４
によりサンプリングされた電圧が走査電極Ｘ１から走査
電極Ｘｍまで同時に出力される。次に、サンプルアンド
ホールド回路３５によりサンプリングされた電圧が走査
電極Ｘ１から走査電極Ｘｍまで同時に出力される。
【００４０】サンプルアンドホールド回路３４、３５の
サンプリング電圧が出力されている間、次の３番目の走
査電極上に配列された全画素のデータＬ３、ＮＬ３がそ
れぞれ各出力に対応するアナログサンプリング回路のサ
ンプルアンドホールド回路３２、３３によりサンプリン
グされる。その後、サンプルアンドホールド回路３３に
よりサンプリングされた電圧が走査電極Ｘ１から走査電
極Ｘｍまで同時に出力される。次に、サンプルアンドホ
ールド回路３２によりサンプリングされた電圧が走査電
極Ｘ１から走査電極Ｘｍまで同時に出力される。以後、
同様な動作が継続される。
【００４１】レベル変換回路４０は、外部からＲＧＢに
対応した画像データ信号ＡＮＲ、ＡＮＧ、ＡＮＢを、各
走査電極Ｙ１乃至Ｙｎ上の各画素に対応するデータとし
て、信号電極Ｘ１から信号電極Ｘｍにかけて順に連続的
に入力される（図１及び図７参照）。そして、このレベ
ル変換回路４０は、図７の各レベル変換部４０ａ乃至４
０ｃ（共に同一の構成をもつ）により、各画像データ信
号ＡＮＲ、ＡＮＧ、ＡＮＢをＡ倍と−Ａ倍に増幅し、正
の画像信号電圧ＶＲ、ＶＧ、ＶＢと負の画像信号電圧Ｎ
ＶＲ、ＮＶＧ、ＮＶＢ（Ｎは逆極性を示す）として信号
電極駆動回路３０に出力する。
【００４２】次に、本発明の要部を構成するコントロー
ル回路５０の構成について図１及び図８を参照して説明
する。コントロール回路５０は、図８にて示すごとく、
ＰＬＬクロック再生回路５１を備えており、このＰＬＬ
クロック再生回路５１は、外部から水平同期信号ＨＳＹ
Ｃを入力されて、この水平同期信号ＨＳＹＣに同期した
ドットクロックＤＣＬＫを発生する。
【００４３】また、コントロール回路５０は、図８にて
示すごとく、フィールド判定回路５２を備えている。本
実施の形態ではＮＴＳＣ方式のテレビジョン表示を採用
しているため、奇数フィールドと偶数フィールドの周期
が予め決まっている。従って、垂直同期信号ＶＳＹＣ及
び水平同期信号ＨＳＹＣに基づきいずれのフィールドか
を判定し、図１３にて示すように偶数フィールドの消去
期間の長さが、奇数フィールドの消去期間の長さよりも
１Ｈ長くなるように制御するように、フィールド判定回
路５２が構成されている。
【００４４】フィールド判定回路５２は、図９にて示す
ごとく、Ｄ型フリップフロップ５２ａと、インバータ５
２ｂと、ＡＮＤゲート５２ｃを有する。フリップフロッ
プ５２ａは、外部から垂直同期信号ＶＳＹＣ及び水平同
期信号ＨＳＹＣを入力されて、垂直同期信号ＶＳＹＣを
水平同期信号ＨＳＹＣの立ち下がり（図１０参照）にて
取り込む。このことは、フィールド判定を垂直同期信号
ＶＳＹＣの立ち下がりにて行うことを意味する。する
と、フリップフロップ５２ａの出力端子Ｑからの出力
は、垂直同期信号ＶＳＹＣの立ち下がり後、水平同期信
号ＨＳＹＣの最初の立ち下がりに同期して立ち下がる
（図１０参照）。
【００４５】インバータ５２ｂは、外部からの垂直同期
信号ＶＳＹＣを反転させて反転垂直同期信号を出力す
る。ＡＮＤゲート５２ｃは、フリップフロップ５２ａの
出力端子Ｑからの出力、インバータ５２ｂの出力及びＰ
ＬＬクロック再生回路５１からのドットクロックＤＣＬ
Ｋを入力されて、ゲート出力をカウンタ５２ｄに出力す
る。
【００４６】カウンタ５２ｄは、垂直同期信号ＶＳＹＣ
がハイレベルのときクリアされて、当該垂直同期信号Ｖ
ＳＹＣの立ち下がりとともにカウント可能状態になる。
そして、カウンタ５２ｄは、ＡＮＤゲート５２ｃからの
ゲート出力をクロックとして入力されて、上記垂直同期
信号ＶＳＹＣの立ち下がりから最初の水平同期信号ＨＳ
ＹＣの立ち下がりまでカウントする。
【００４７】データラッチ５２ｅは、フリップフロップ
５２ａの出力端子Ｑの出力を受け、この出力の立ち下が
りに同期してカウンタ５２ｄのカウント出力を取り込ん
でラッチする。マグニチュードコンパレータ５２ｆは、
データラッチ５２ｅのラッチカウント出力と、予め設定
された所定値Ｎとを比較する。そして、ラッチカウント
出力が所定値Ｎよりも大きい場合には、マグニチュード
コンパレータ５２ｆがローレベルにてフィールド信号Ｆ
Ｉを出力する。一方、ラッチカウント出力が所定値Ｎよ
りも小さい場合には、マグニチュードコンパレータ５２
ｆがハイレベルにてフィールド信号ＦＩを出力する。
【００４８】また、コントロール回路５０は、図８にて
示すごとく、サンプリングクロック発生回路５３、水平
表示位置調整回路５４、出力制御信号発生回路５５、走
査クロック発生回路５６及び電圧極性制御信号発生回路
５７を備えている。サンプリングクロック発生回路５３
は、ＰＬＬクロック再生回路５１からのドットクロック
ＤＣＬＫに基づき、信号電極駆動回路３０への映像信号
をサンプリングするためのサンプリングクロックとして
ＨＣＫ１信号、ＨＣＫ２信号及びＨＣＫ２信号を出力す
る。
【００４９】水平表示位置調整回路５４は、外部からの
水平同期信号ＨＳＹＣ及びＰＬＬクロック再生回路５１
からのドットクロックＤＣＬＫに応答して、画像信号の
サンプリング開始制御信号即ち水平表示位置調整信号を
ＳＴＤ信号として発生する。出力制御信号発生回路５５
は、外部からの水平同期信号ＨＳＹＣ及びＰＬＬクロッ
ク再生回路５１からのドットクロックＤＣＬＫに応答し
て信号電極駆動回路３０への出力制御信号をＯＥ信号と
して発生する。
【００５０】走査クロック発生回路５６は、外部からの
水平同期信号ＨＳＹＣ及びＰＬＬクロック再生回路５１
からのドットクロックＤＣＬＫに応答して走査電極駆動
回路２０への走査制御クロックをＳＣＣ信号として発生
する。電圧極性制御信号発生回路５７は、外部からの水
平同期信号ＨＳＹＣ、ＰＬＬクロック再生回路５１から
のドットクロックＤＣＬＫ及びフィールド判定回路５２
からのフィールド信号ＦＩに応答して走査電極駆動回路
及び信号電極駆動回路の出力電圧極性制御信号をＤＰ信
号として発生する。
【００５１】また、コントロール回路５０は、図８及び
図１１にて示すごとく、垂直表示位置調整回路５８を備
えており、この垂直表示位置調整回路５８は、消去期間
調整回路としての役割を果たす。この垂直表示位置調整
回路５８は、Ｄ型フリップフロップ５８ａを備えてお
り、このフリップフロップ５８ａは、外部から水平同期
信号ＨＳＹＣ及び垂直同期信号ＶＳＹＣを入力されて、
垂直同期信号ＶＳＹＣを水平同期信号ＨＳＹＣの立ち上
がりにて取り込む（図１２参照）。そして、このフリッ
プフロップ５８ａは、その出力端子Ｑから出力を発生す
る。
【００５２】インバータ５８ｂは、フリップフロップ５
８ａの出力端子Ｑの出力を反転してＮＯＲゲート５８ｃ
に出力する。ＮＯＲゲート５８ｃは、垂直同期信号ＶＳ
ＹＣ及びインバータ５８ｂの反転出力を受けて論理和否
定出力を発生する。カウンタ５８ｄは、ＮＯＲゲート５
８ｃの論理和否定出力及び水平同期信号ＨＳＹＣを受け
て、垂直同期信号ＶＳＹＣの立ち下がりより最初の水平
同期信号ＨＳＹＣの立ち下がりまでクリアされ、ＮＯＲ
ゲート５８ｃの論理和否定出力の立ち下がり後に、水平
同期信号ＨＳＹＣの立ち下がり回数をカウントする（図
１２参照）。
【００５３】マグニチュードコンパレータ５８ｅは、カ
ウンタ５８ｄのカウント値が所定の設定値Ｎ１を超える
と、ハイレベルにて出力信号は発生する。インバータ５
８ｆは、マグニチュードコンパレータ５８ｅの出力信号
を反転してカウンタ５８ｇに出力する。ここで、設定値
Ｎ１は、画面の垂直方向の表示位置を決定するもので、
この設定値Ｎ１としては、数「１９」が設定されてい
る。
【００５４】このカウンタ５８ｇは、インバータ５８ｆ
の反転出力によりクリアされて、カウンタ５８ｄのカウ
ント値が設定値を超えた時点より、水平同期信号ＨＳＹ
Ｃの立ち下がり回数をカウントする。マグニチュードコ
ンパレータ５８ｈは、その最下位ビット入力端子Ｄ０に
て、フィールド判定回路５２からフィールド判定信号Ｆ
Ｉを入力され、その上位ビット入力端子にて、設定値Ｎ
２を入力される。そして、マグニチュードコンパレータ
５８ｈは、カウンタ５８ｇのカウント値が設定値Ｎ２を
超えると、ハイレベルにて出力信号を発生する。ここ
で、設定値Ｎ２は奇数フィールドの消去期間を決定する
もので、この設定値Ｎ２としては、数「４」が設定され
ている。
【００５５】Ｄ型フリップフロップ５８ｉは、マグニチ
ュードコンパレータ５８ｈの出力信号を水平同期信号Ｈ
ＳＹＣの立ち下がりにて取り込み、出力端子Ｑから出力
を発生する。インバータ５８ｊは、フリップフロップ５
８ｉの出力端子Ｑの出力を反転してＮＡＮＤゲート５８
ｋ及びＡＮＤゲート５８ｍに出力する。ＮＡＮＤゲート
５８ｋは、マグニチュードコンパレータ５８ｅの出力信
号及びインバータ５８ｄの反転出力を受けて、論理積否
定出力をＳＩ０１信号として発生する。ＡＮＤゲート５
８ｍは、マグニチュードコンパレータ５８ｈの出力信号
及びインバータ５８ｄの反転出力を受けて、論理積出力
をＳＩ０２信号として発生する。これらＳＩ０１信号及
びＳＩ０２信号は、上述のように走査電極の状態を規定
する信号であって、走査電極駆動回路２０の走査開始と
消去期間、選択期間及び保持期間とを制御するために使
用される。
【００５６】ここで、奇数フィールドの場合、垂直同期
信号ＶＳＹＣの立ち下がりより最初の水平同期信号ＨＳ
ＹＣの立ち下がりから１９Ｈの後、ＳＩ０１信号及びＳ
Ｉ０２信号は、４Ｈの間、共にローレベルにて発生され
る。ついで、ＳＩ０１信号及びＳＩ０２信号は、１Ｈの
間、ローレベル及びハイレベルにてそれぞれ発生され
る。偶数フィールドの場合には、垂直同期信号ＶＳＹＣ
の立ち下がりより最初の水平同期信号ＨＳＹＣの立ち下
がりから１９Ｈの後、ＳＩ０１信号及びＳＩ０２信号
は、５Ｈの間、共にローレベルにて発生される。つい
で、ＳＩ０１信号及びＳＩ０２信号は、１Ｈの間、ロー
レベル及びハイレベルにてそれぞれ発生される。
【００５７】このように構成した本実施の形態において
は、走査電極駆動回路２０へのＳＣＣ信号及びＤＰ信号
と信号電極駆動回路３０へのＳＨＳ信号、ＤＰ信号、Ｏ
Ｅ信号とを同期させる。そして、このような同期のもと
に、水平同期信号及び垂直同期信号に基づくフィールド
判定回路５２の判定結果に応じた垂直表示位置調整回路
５８の出力であるＳＩ０１信号、ＳＩ０２信号のレベル
変化により、図１３にて示すごとく、走査電極に所定の
波形の駆動電圧を印加することで走査電極を順次選択す
る。さらに、この順次選択に同期して、信号電極に、選
択された走査電極上の画素に表示すべき画像データに対
応した所定の波形の電圧を印加することで、表示を行
う。
【００５８】この場合、本実施の形態では、ＮＴＳＣ方
式のテレビジョン表示の奇数フィールドと偶数フィール
ドを同一画面に重ねて表示する。１フレームは、５２５
Ｈであるため、画面の描画期間は奇数フィールドに対応
する画面と偶数フィールドに対応する画面とで１Ｈ異な
る。そこで、図１３にて示すように、垂直表示位置調整
回路５８からの上述のようなＳＩ０１信号、ＳＩ０２信
号のレベル変化を有効に活用して、奇数フィールドに対
応する画面では、消去時間を４Ｈとし、偶数フィールド
に対応する画面では消去時間を５Ｈとするように調整し
て、各画面での保持期間を２５７Ｈとして同一にするよ
うに制御する。
【００５９】このように、本発明に係る液晶表示装置に
よれば、消去期間の上記調整により、各画面の保持期間
を一定に制御することで、反強誘電性液晶に対する直流
電圧の印加を防止し得る。これにより、表示画面の焼き
付きを未然に防止し、かつ、反強誘電性液晶への直流電
圧の印加時に生ずる表示のちらつきを防止できる。ま
た、画像データのデータ変換を行う必要がないため、回
路規模増大に伴いコスト上昇という不具合も発生しな
い。
【００６０】なお、上記実施の形態では、ＮＴＳＣ方式
のテレビージョン表示であったが、一画面の画像データ
伝送周期が変動する場合でも、消去期間により調整する
ことで各画面の保持期間を一定として反強誘電性液晶に
対する直流電圧の印加を防止できる。また、上記実施形
態の各ハードロジック構成は、ソフトウェアにより実現
するようにしてもよい。
【図面の簡単な説明】
【図１】本発明に係る液晶表示装置の全体構成図であ
る。
【図２】図１の走査電極駆動回路の詳細回路図である。
【図３】図２の走査電極駆動回路の動作タイミングチャ
ートである。
【図４】図１の信号電極駆動回路の詳細回路図である。
【図５】図４のアナログサンプリング回路の詳細回路図
である。
【図６】信号電極駆動回路の動作タイミングチャートで
ある。
【図７】図１のレベル変換回路の詳細回路図である。
【図８】図１のコントロール回路の詳細回路図である。
【図９】図８のフィールド判定回路の詳細回路図であ
る。
【図１０】図９のフィールド判定回路の動作タイミング
チャートである。
【図１１】図８の垂直表示位置調整回路の詳細回路図で
ある。
【図１２】図１１の垂直表示位置調整回路の動作タイミ
ングチャートである。
【図１３】走査電極及び信号電極の駆動波形図である。
【図１４】従来の液晶表示装置の走査電極及び信号電極
の駆動波形図である。
【符号の説明】
１０・・・液晶パネル、２０・・・走査電極駆動回路、
３０・・・信号電極駆動回路、４０・・・レベル変換回
路、５０・・・コントロール回路、５１・・・ＰＬＬク
ロック再生回路、５２・・・フィールド判定回路、５７
・・・電圧極性制御信号発生回路、５８・・・垂直表示
位置調整回路、Ｘ１乃至Ｘｍ・・・信号電極、Ｙ１乃至
Ｙｎ・・・走査電極。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/133 G09G 3/36

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 ｎ条の走査電極（Ｙ１乃至Ｙｎ）と、こ
    れらｎ条の走査電極に対向し反強誘電性液晶を介し設け
    られて前記各走査電極及び反強誘電性液晶と共にマトリ
    クス状画素を構成するｍ条の信号電極（Ｘ１乃至Ｘｍ）
    とを備えた液晶パネル（１０）と、 一フレームを構成する奇数フィールド及び当該奇数フィ
    ールドとは画面の描画期間を異にする偶数フィールドの
    双方の各々において、それぞれ、前記ｎ条の走査電極の
    一つに第１の電圧を印加することで前記一走査電極上の
    全画素を消去する第１期間と、前記一走査電極及び前記
    ｍ条の信号電極に第２の電圧を印加することで前記一走
    査電極上の所要の画素に画像データを書き込む第２期間
    と、前記一走査電極に第３の電圧を印加することで当該
    走査電極上の画素の状態を保持する第３期間とを確保す
    る処理を、前記奇数フィールドと前記偶数フィールドと
    では前記各電圧を逆極性にして、前記ｎ条の走査電極に
    ついて時系列的に繰り返すことにより、画像の表示を行
    う液晶パネル駆動手段（２０、３０、４０、５０）とを
    備える液晶表示装置において、 前記液晶パネル駆動手段が、前記奇数フィールド及び前
    記偶数フィールドにおける前記各第３期間の長さが同じ
    になるように、前記第１期間の長さを調整する期間調整
    手段（５８）を有することを特徴とするマトリクス型液
    晶表示装置。
  2. 【請求項２】 ｎ条の走査電極（Ｙ１乃至Ｙｎ）と、こ
    れらｎ条の走査電極に対向し反強誘電性液晶を介し設け
    られて前記各走査電極及び反強誘電性液晶と共にマトリ
    クス状画素を構成するｍ条の信号電極（Ｘ１乃至Ｘｍ）
    とを備えた液晶パネル（１０）と、 一フレームを構成する奇数フィールド及び当該奇数フィ
    ールドとは画面の描画期間を異にする偶数フィールドの
    双方の各々において、それぞれ、前記ｎ条の走査電極の
    一つに第１電圧を印加することで前記一走査電極上の全
    画素を消去する第１期間と、前記一走査電極及び前記ｍ
    条の信号電極に第２電圧を印加することで前記一走査電
    極上の所要の画素に画像データを書き込む第２期間と、
    前記一走査電極に第３電圧を印加することで当該走査電
    極上の画素の状態を保持する第３期間とを確保する処理
    を、前記奇数フィールドと前記偶数フィールドとでは前
    記各電圧を逆極性にして、前記ｎ条の走査電極について
    時系列的に繰り返すことにより、画像の表示を行う液晶
    パネル駆動手段（２０、３０、４０、５０）とを備える
    液晶表示装置において、 前記液晶パネル駆動手段が、水平同期信号及び垂直同期
    信号に基づき映像信号の一画面入力周期を計測する計測
    手段（５２）と、この計測手段の計測結果、前記水平同
    期信号及び垂直同期信号に基づき、前記奇数フィールド
    及び前記偶数フィールドにおける前記各第３期間の長さ
    が同じになるように、前記第１期間の長さを調整する期
    間調整手段（５８）を有することを特徴とするマトリク
    ス型液晶表示装置。
JP07279127A 1995-10-26 1995-10-26 マトリクス型液晶表示装置 Expired - Fee Related JP3141755B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP07279127A JP3141755B2 (ja) 1995-10-26 1995-10-26 マトリクス型液晶表示装置
US08/736,246 US5966111A (en) 1995-10-26 1996-10-24 Matrix type liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07279127A JP3141755B2 (ja) 1995-10-26 1995-10-26 マトリクス型液晶表示装置

Publications (2)

Publication Number Publication Date
JPH09120055A JPH09120055A (ja) 1997-05-06
JP3141755B2 true JP3141755B2 (ja) 2001-03-05

Family

ID=17606814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07279127A Expired - Fee Related JP3141755B2 (ja) 1995-10-26 1995-10-26 マトリクス型液晶表示装置

Country Status (2)

Country Link
US (1) US5966111A (ja)
JP (1) JP3141755B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3281298B2 (ja) * 1997-09-22 2002-05-13 シャープ株式会社 液晶表示素子の駆動装置
KR100265710B1 (ko) * 1998-02-06 2000-09-15 윤종용 자동 트랙킹 조정 기능을 갖는 평판 디스플레이장치
KR100859666B1 (ko) * 2002-07-22 2008-09-22 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 구동방법
TW591938B (en) * 2003-01-30 2004-06-11 Novatek Microelectronics Corp Method for the double waveform driving transmission line
CN101401148B (zh) * 2006-05-19 2011-02-09 夏普株式会社 有源矩阵型液晶显示装置及其驱动方法
JP5299200B2 (ja) * 2009-09-29 2013-09-25 富士通株式会社 パネルモジュール、駆動回路、表示装置および制御プログラム
US8847872B2 (en) * 2010-07-07 2014-09-30 Himax Display, Inc. Display for driving a pixel circuitry with positive and negative polarities during a frame period and pixel circuitry
CN102376238B (zh) * 2010-08-16 2015-12-16 立景光电股份有限公司 显示装置、像素电路及像素电路的操作方法
US20130021309A1 (en) * 2011-07-22 2013-01-24 Qualcomm Mems Technologies, Inc. Methods and devices for driving a display using both an active matrix addressing scheme and a passive matrix addressing scheme
US8988409B2 (en) 2011-07-22 2015-03-24 Qualcomm Mems Technologies, Inc. Methods and devices for voltage reduction for active matrix displays using variability of pixel device capacitance
CN107331358B (zh) * 2017-07-19 2019-11-15 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示面板栅极信号控制方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0214857B1 (en) * 1985-09-06 1992-08-19 Matsushita Electric Industrial Co., Ltd. Method of driving a liquid crystal matrix panel
US4915477A (en) * 1987-10-12 1990-04-10 Seiko Epson Corporation Method for driving an electro-optical device wherein erasing data stored in each pixel by providing each scan line and data line with an erasing signal
US5117298A (en) * 1988-09-20 1992-05-26 Nec Corporation Active matrix liquid crystal display with reduced flickers
JP3183537B2 (ja) * 1990-09-06 2001-07-09 セイコーエプソン株式会社 液晶電気光学素子の駆動方法
JPH04249290A (ja) * 1991-02-06 1992-09-04 Seiko Epson Corp 液晶電気光学素子の駆動方法
JPH04311920A (ja) * 1991-04-11 1992-11-04 Seiko Epson Corp 液晶表示素子の駆動方法
JPH04311921A (ja) * 1991-04-11 1992-11-04 Seiko Epson Corp 液晶電気光学素子の駆動方法
JPH05210092A (ja) * 1991-07-16 1993-08-20 Ricoh Co Ltd 液晶表示装置
JPH05273941A (ja) * 1991-11-14 1993-10-22 Keyence Corp 液晶表示装置の駆動電圧供給回路
DE69319943T2 (de) * 1992-02-28 1999-02-11 Canon K.K., Tokio/Tokyo Flüssigkristallanzeigegerät
JPH05307169A (ja) * 1992-05-01 1993-11-19 Sharp Corp 液晶表示装置の共通電極駆動回路
JP2954429B2 (ja) * 1992-08-25 1999-09-27 シャープ株式会社 アクティブマトリクス方式駆動装置
JPH0682760A (ja) * 1992-09-02 1994-03-25 Sharp Corp 強誘電性液晶表示装置の駆動方法
US5631752A (en) * 1992-12-24 1997-05-20 Casio Computer Co., Ltd. Antiferroelectric liquid crystal display element exhibiting a precursor tilt phenomenon

Also Published As

Publication number Publication date
JPH09120055A (ja) 1997-05-06
US5966111A (en) 1999-10-12

Similar Documents

Publication Publication Date Title
EP0351253B1 (en) Liquid crystal projection apparatus and driving method thereof
US7133035B2 (en) Method and apparatus for driving liquid crystal display device
US20080297457A1 (en) Liquid crystal display device and driving method thereof
JP3141755B2 (ja) マトリクス型液晶表示装置
JP5382178B2 (ja) 液晶表示装置の駆動回路
TW494375B (en) Electro-optical device, its driving method, its scanning line driving circuit and electronic machine
JP3349638B2 (ja) 表示装置を駆動する方法および回路
JPH0980388A (ja) マトリクス型液晶表示装置
KR101243810B1 (ko) 액정 표시장치의 구동장치와 그의 구동방법
JPH07121143A (ja) 液晶表示装置及び液晶駆動方法
US6281869B1 (en) Display device capable of enlarging and reducing video signal according to display unit
JP2874187B2 (ja) 液晶ディスプレイ装置
WO1995020209A1 (fr) Affichage a cristaux liquides
JP2874190B2 (ja) 液晶ディスプレイ装置
WO2000045364A1 (fr) Procede d'attaque de cristaux liquides et circuit d'attaque de cristaux liquides
JP2923906B2 (ja) 液晶表示装置の駆動回路
JP2924842B2 (ja) 液晶表示装置
JPH08122743A (ja) 映像表示装置
JP2918279B2 (ja) 液晶表示装置
JP3311581B2 (ja) 液晶表示装置
JPS62137981A (ja) 液晶表示装置の駆動回路
JP3897462B2 (ja) 表示装置の駆動回路およびその駆動方法
JPH0851584A (ja) 液晶駆動回路
JP2001042838A (ja) 液晶表示装置とその駆動方法
JPH0628863Y2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees