CN103974896A - 用于垂直集成的堆叠式通孔 - Google Patents
用于垂直集成的堆叠式通孔 Download PDFInfo
- Publication number
- CN103974896A CN103974896A CN201280059040.2A CN201280059040A CN103974896A CN 103974896 A CN103974896 A CN 103974896A CN 201280059040 A CN201280059040 A CN 201280059040A CN 103974896 A CN103974896 A CN 103974896A
- Authority
- CN
- China
- Prior art keywords
- hole structure
- metal level
- layer
- metal layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0006—Interconnects
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
- B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Mechanical Light Control Or Optical Switches (AREA)
- Micromachines (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供用于通孔结构的系统、方法及设备。在一个方面中,一种设备包含衬底及在所述衬底的表面上的第一机电系统装置。所述第一机电系统装置包含第一金属层及第二金属层。在所述衬底的所述表面上可包含第一通孔结构。所述第一通孔结构包含所述第一金属层、所述第二金属层及第三金属层。所述第一机电系统装置的所述第一金属层可为与所述第一通孔结构的所述第一金属层相同的金属层。
Description
优先权主张
本申请案主张于2011年10月20日提出申请且标题为“用于垂直集成的堆叠式通孔(STACKED VIAS FOR VERTICAL INTEGRATION)”的第13/278,080号美国专利申请案(代理人档案号为QUALP106/102560)的优先权,所述专利申请案特此且出于所有目的而以全文引用方式并入。
技术领域
本发明大体来说涉及通孔结构,且更特定来说涉及用于机电系统(EMS)装置的通孔结构。
背景技术
机电系统(EMS)包含具有电元件及机械元件、激活器、换能器、传感器、光学组件(包含镜)及电子器件的装置。可以各种尺寸制造机电系统,包含但不限于微米尺寸及纳米尺寸。举例来说,微机电系统(MEMS)装置可包含具有介于从大约一微米到数百微米或更大的范围内的大小的结构。纳米机电系统(NEMS)装置可包含具有小于一微米的大小(包含,举例来说,小于数百纳米的大小)的结构。可使用沉积、蚀刻、光刻及/或蚀刻掉衬底及/或所沉积材料层的部分或添加层以形成电装置及机电装置的其它微机械加工工艺形成机电元件。
一种类型的EMS装置称作干涉式调制器(IMOD)。如本文中所使用,术语干涉式调制器或干涉式光调制器指使用光学干涉原理选择性地吸收及/或反射光的装置。在一些实施方案中,干涉式调制器可包含一对导电板,所述对导电板中的一者或两者可为全部或部分透明的及/或反射的,且能够在施加适当电信号后即刻相对运动。在一实施方案中,一个板可包含沉积于衬底上的固定层且另一板可包含与所述固定层分离一气隙的反射隔膜。一个板相对于另一板的位置可改变入射于干涉式调制器上的光的光学干涉。干涉式调制器装置具有广泛的应用,且预期用于改进现有产品及创建新产品,尤其是具有显示能力的那些产品。
可使用通孔及导电迹线来使EMS装置彼此电连接及将EMS装置电连接到其它组件。举例来说,通孔及导电迹线可允许包含于EMS装置中在衬底上的不同材料层之间的电连接。
发明内容
本发明的系统、方法及装置各自具有数个创新性方面,所述方面中的任一单个方面均不单独地决定本文中所揭示的合意的属性。
本发明中所描述的标的物的一个创新性方面可实施于一种设备中,所述设备包含衬底、所述衬底的表面上的第一机电系统(EMS)装置及在所述衬底的所述表面上的第一通孔结构。所述第一EMS装置可包含第一金属层及第二金属层。所述第一通孔结构可包含第一金属层、第二金属层及第三金属层。在所述第一通孔结构的中心部分处,所述第二金属层可安置于所述第一金属层上且所述第三金属层可安置于所述第二金属层上。所述第一EMS装置的所述第一金属层可耦合到所述第一通孔结构的所述第一金属层。所述第一EMS装置的所述第一金属层与所述第一通孔结构的所述第一金属层可为相同金属层。
在一些实施方案中,所述第一通孔结构的所述第一金属层、所述第二金属层及所述第三金属层可在所述第一通孔结构的所述中心部分处彼此电接触。在一些实施方案中,所述设备可进一步包含所述金属层之间在所述第一通孔结构的外围部分中的多个电介质层,其中所述第一通孔结构的所述中心部分不包含所述第一通孔结构的所述外围部分。
本发明中所描述的标的物的另一创新性方面可实施于一种设备中,所述设备包含衬底、所述衬底的表面上的第一机电系统(EMS)装置及所述衬底的所述表面上的第一通孔结构。所述第一EMS装置可包含第一金属层及第二金属层。所述第一通孔结构可包含第一金属层、第二金属层、第三金属层及第四金属层。在所述第一通孔结构的中心部分处,所述第二金属层可安置于所述第一金属层上,所述第三金属层可安置于所述第二金属层上,且所述第四金属层可安置于所述第三金属层上。所述第一EMS装置的所述第一金属层可耦合到所述第一通孔结构的所述第一金属层。所述第一EMS装置的所述第一金属层与所述第一通孔结构的所述第一金属层可为相同金属层。
在一些实施方案中,所述第一通孔结构的所述第一金属层、所述第二金属层、所述第三金属层及所述第四金属层可在所述第一通孔结构的所述中心部分处彼此电接触。在一些实施方案中,所述设备可进一步包含多个通孔结构,所述多个通孔结构包含所述第一通孔结构及第二通孔结构。所述第二通孔结构可包含所述第二金属层、所述第三金属层及所述第四金属层。在所述第二通孔结构的中心部分处,所述第三金属层可安置于所述第二金属层上,且所述第四金属层可安置于所述第三金属层上。
本发明中所描述的标的物的另一创新性方面可实施于一种方法中,所述方法包含在衬底的表面上沉积第一金属层。可图案化所述第一金属层。可沉积第一电介质层。可图案化所述第一电介质层以在第一通孔结构的中心部分中暴露所述第一金属层。可沉积第二金属层。所述第二金属层的一部分可在所述第一通孔结构的所述中心部分中接触所述第一金属层。可图案化所述第二金属层。可沉积第二电介质层。可图案化所述第二电介质层以在所述第一通孔结构的所述中心部分中暴露所述第二金属层。可沉积第三金属层。所述第三金属层的一部分可在所述第一通孔结构的所述中心部分中接触所述第二金属层。
在一些实施方案中,图案化所述第二电介质层可进一步在第二通孔结构的中心部分中暴露所述第二金属层。所述第三金属层的另一部分可在所述第二通孔结构的所述中心部分中接触所述第二金属层。
在一些实施方案中,所述经图案化第一金属层可包含到所述衬底的所述表面上的装置的迹线。在一些实施方案中,所述经图案化第一金属层形成所述衬底的所述表面上的装置的一部分。在一些实施方案中,所述装置可为薄膜晶体管装置,且在一些其它实施方案中,所述装置可为EMS装置。
在所附图式及以下说明中陈述本说明书中所描述的标的物的一或多个实施方案的细节。虽然主要就基于机电系统(EMS)及微机电系统(MEMS)的显示器来描述本发明中所提供的实例,但本文中所提供的概念可适用于其它类型的显示器,例如液晶显示器、有机发光二极管(“OLED”)显示器及场发射显示器。依据说明、图式及权利要求书,其它特征、方面及优点将变得显而易见。注意,以下图的相对尺寸可并非按比例绘制。
附图说明
图1展示描绘干涉式调制器(IMOD)显示装置的一系列像素中的两个邻近像素的等角视图的实例。
图2展示图解说明并入3×3干涉式调制器显示器的电子装置的系统框图的实例。
图3展示图解说明图1的干涉式调制器的可移动反射层位置对所施加电压的图式的实例。
图4展示图解说明在施加各种共用电压及分段电压时干涉式调制器的各种状态的表的实例。
图5A展示图解说明在图2的3×3干涉式调制器显示器中的显示数据帧的图式的实例。
图5B展示可用于写入图5A中所图解说明的显示数据帧的共用信号及分段信号的时序图的实例。
图6A展示图1的干涉式调制器显示器的部分横截面的实例。
图6B到6E展示干涉式调制器的不同实施方案的横截面的实例。
图7展示图解说明用于干涉式调制器的制造工艺的流程图的实例。
图8A到8E展示制作干涉式调制器的方法中的各种阶段的横截面示意性图解的实例。
图9展示图解说明用于堆叠式通孔结构的制造工艺的流程图的实例。
图10A到10E展示图9中所描述的工艺中的不同阶段处的堆叠式通孔结构的横截面示意性图解的实例。
图11A到11F展示制造工艺中的不同阶段处的两个堆叠式通孔结构的俯视图的实例。
图12展示堆叠式通孔结构的突出横截面示意性图解的实例。
图13A及13B展示图解说明包含多个干涉式调制器的显示装置的系统框图的实例。
在各个图式中,相似的参考编号及标示指示相似的元件。
具体实施方式
以下说明针对用于描述本发明的创新性方面的目的特定实施方案。然而,所属领域的技术人员将容易地认识到,可以许多不同方式来应用本文中的教示。所描述实施方案可实施于可经配置以显示图像(无论是处于运动(例如,视频)还是静止的(例如,静止图像),且无论是文本、图形的还是图片的)的任一装置或系统中。更特定来说,本发明预期:所描述的实施方案可包含于以下各种电子装置中或与其相关联:例如但不限于移动电话、具备多媒体因特网能力的蜂窝式电话、移动电视接收器、无线装置、智能电话、装置、个人数据助理(PDA)、无线电子邮件接收器、手持式或便携式计算机、上网本、笔记本计算机、智能本、平板计算机、打印机、复印机、扫描仪、传真装置、GPS接收器/导航器、相机、MP3播放器、摄录像机、游戏控制台、腕表、时钟、计算器、电视监视器、平板显示器、电子阅读装置(即,电子阅读器)、计算机监视器、汽车显示器(包含里程表及速度计显示器等)、驾驶舱控制件及/或显示器、相机视图显示器(例如车辆中的后视相机的显示器)、电子照片、电子告示牌或标牌、投影仪、建筑结构、微波炉、冰箱、立体声系统、盒式录音机或播放器、DVD播放器、CD播放器、VCR、无线电、便携式存储器芯片、洗衣机、干衣机、洗衣机/干衣机、停车计时器、封装(例如在机电系统(EMS)、微机电系统(MEMS)及非MEMS应用中)、美学结构(例如,一件珠宝上的图像显示器)及各种EMS装置。本文中的教示还可用于非显示应用中,例如但不限于,电子切换装置、射频滤波器、传感器、加速计、陀螺仪、运动感测装置、磁力计、消费型电子器件的惯性组件、消费型电子产品的部件、变容二极管、液晶装置、电泳装置、驱动方案、制造工艺及电子测试装备。因此,所述教示并不打算限于仅描绘于各图中的实施方案,而是具有所属领域的技术人员将容易明了的宽广适用性。
本文中所描述的一些实施方案涉及堆叠式通孔结构及用以制作堆叠式通孔结构以用于互连与衬底相关联的装置的工艺。在一些实施方案中,堆叠式通孔结构允许与衬底相关联的装置的垂直集成或互连且允许信号在形成于所述衬底上的不同层之间路由。堆叠式通孔结构可包含多个金属层。所述多个金属层可在所述堆叠式通孔结构的中心部分处彼此接触。所述多个金属层可具有安置于所述金属层之间在所述堆叠式通孔结构的外围部分中及在延伸超出所述堆叠式通孔结构的所述外围部分的区域中的电介质层。
举例来说,在一些实施方案中,一种设备可包含衬底,其中在所述衬底的表面上有第一机电系统(EMS)装置。所述第一EMS装置可包含第一金属层及第二金属层。所述设备可进一步包含所述衬底的所述表面上的第一通孔结构。所述第一通孔结构可包含第一金属层、第二金属层及第三金属层。在所述第一通孔结构的中心部分处,所述第二金属层可安置于所述第一金属层上且所述第三金属层可安置于所述第二金属层上。所述第一EMS装置的所述第一金属层可耦合到所述第一通孔结构的所述第一金属层,其中所述第一EMS装置的所述第一金属层与所述第一通孔结构的所述第一金属层为相同金属层。
可实施本发明中所描述的标的物的特定实施方案来实现以下潜在优点中的一或多者。与其它常规通孔(例如交错式通孔及直通通孔)相比,堆叠式通孔结构可具有小的外观尺寸。在像素装置应用(例如显示及成像传感器)中,小的外观尺寸可为有利的。小的外观尺寸还可针对用于像素及电子组件(例如薄膜晶体管(TFT)、存储电容器或电阻器)之间的互连的面板上或芯片上集成解决方案为有利的。堆叠式通孔结构可经实施以使信号在本地像素之间以及遍及像素阵列及甚至在像素阵列之间路由。堆叠式通孔结构还可经实施以使信号在像素阵列及面板上或芯片上驱动电路之间以及在面板与外部电子组件之间路由。此外,在一些实施方案中,堆叠式通孔结构可比其它通孔结构更容易制作,且可与其它市售薄膜工艺兼容。举例来说,制作堆叠式通孔结构可不需要包含(举例来说)化学-机械抛光(CMP)或其它平面化工艺的镶嵌工艺的成本及复杂性。作为另一实例,制作堆叠式通孔结构可不需要穿过具有不同厚度(例如,从数十纳米到几微米)的不同材料层对具有不同尺寸(例如,亚微米到数十微米)的通孔进行激光钻孔的成本及复杂性。制造堆叠式通孔结构可为可按照大幅面衬底(例如玻璃及柔性箔片)扩缩,且可甚至与卷对卷衬底一起使用。另外,堆叠式通孔结构可增加使信号自下而上或自上而下路由的灵活性。
可应用所描述的实施方案的适合EMS或MEMS装置的实例为反射式显示装置。反射式显示装置可并入用以使用光学干涉原理选择性地吸收及/或反射入射于其上的光的干涉式调制器(IMOD)。IMOD可包含吸收器、可相对于所述吸收器移动的反射器及界定于所述吸收器与所述反射器之间的光学共振腔。所述反射器可移动到两个或两个以上不同位置,此可改变光学共振腔的大小且借此影响所述干涉式调制器的反射比。IMOD的反射光谱可形成可跨越可见波长移位以产生不同色彩的相当宽的光谱带。可通过改变光学共振腔的厚度(即,通过改变反射器的位置)来调整所述光谱带的位置。
图1展示描绘干涉式调制器(IMOD)显示装置的一系列像素中的两个邻近像素的等角视图的实例。所述IMOD显示装置包含一或多个干涉式MEMS显示元件。在这些装置中,MEMS显示元件的像素可处于亮或暗状态中。在亮(“松弛”、“打开”或“接通”)状态中,所述显示元件将入射可见光的一大部分反射到(例如)用户。相反地,在暗(“激活”、“关闭”或“关断”)状态中,所述显示元件几乎不反射入射可见光。在一些实施方案中,可反转通与关断状态的光反射性质。MEMS像素可经配置以主要在特定波长下反射,从而允许除黑色及白色以外还进行彩色显示。
IMOD显示装置可包含行/列IMOD阵列。每一IMOD可包含一对反射层,即,可移动反射层及固定部分反射层,所述对反射层以彼此相距可变且可控的距离进行定位以形成气隙(还称为光学间隙或腔)。所述可移动反射层可在至少两个位置之间移动。在第一位置(即,松弛位置)中,可移动反射层可定位于距固定部分反射层相对大的距离处。在第二位置(即,激活位置)中,可移动反射层可定位于更靠近部分反射层处。取决于可移动反射层的位置,从两个层反射的入射光可相长地或相消地干涉,从而产生每一像素的总体反射或非反射状态。在一些实施方案中,IMOD可在未被激活时处于反射状态,从而反射在可见光谱内的光,且可在未被激活时处于暗状态,从而反射在可见范围之外的光(例如,红外光)。然而,在一些其它实施方案中,IMOD可在未被激活时处于暗状态且在被激活时处于反射状态。在一些实施方案中,引入所施加电压可驱动像素改变状态。在一些其它实施方案中,所施加电荷可驱动像素改变状态。
图1中所描绘的像素阵列的部分包含两个邻近干涉式调制器12。在左侧(如所图解说明)的IMOD12中,将可移动反射层14图解说明为处于与包含部分反射层的光学堆叠16相距预定距离处的松弛位置。跨越左侧IMOD12施加的电压V0不足以致使可移动反射层14激活。在右侧的IMOD12中,将可移动反射层14图解说明为处于接近或邻近光学堆叠16的激活位置。跨越右侧IMOD12施加的电压Vbias足以使可移动反射层14维持处于激活位置。
在图1中,大体图解说明像素12的反射性质,其中箭头13指示入射于像素12上的光,且光15从左侧的IMOD12反射。虽然未详细地图解说明,但所属领域的技术人员将理解,入射于像素12上的光13的大部分将穿过透明衬底20朝向光学堆叠16透射。入射于光学堆叠16上的光的一部分将透射穿过光学堆叠16的部分反射层,且一部分将往回反射穿过透明衬底20。光13的透射穿过光学堆叠16的部分将在可移动反射层14处往回朝向(且穿过)透明衬底20反射。从光学堆叠16的部分反射层反射的光与从可移动反射层14反射的光之间的干涉(相长性的或相消性的)将确定从IMOD12反射的光15的波长。
光学堆叠16可包含单个层或数个层。所述层可包含电极层、部分反射且部分透射层及透明电介质层中的一或多者。在一些实施方案中,光学堆叠16为导电的,部分透明且部分反射的,且可(举例来说)通过将上述层中的一或多者沉积到透明衬底20上而制作。所述电极层可由各种材料形成,例如各种金属,举例来说,氧化铟锡(ITO)。所述部分反射层可由各种部分反射的材料形成,例如各种金属,例如铬(Cr)、半导体及电介质。所述部分反射层可由一或多个材料层形成,且所述层中的每一者可由单个材料或材料组合形成。在一些实施方案中,光学堆叠16可包含单个半透明厚度的金属或半导体,其充当光学吸收器及导体两者,同时不同的更多导电层或部分(例如,光学堆叠16或IMOD的其它结构的导电层或部分)可用于在IMOD像素之间运送信号。光学堆叠16还可包含覆盖一或多个导电层或导电性/吸收层的一或多个绝缘或电介质层。
在一些实施方案中,可将光学堆叠16的层图案化为若干平行条带,且其可在显示装置中形成行电极,如下文进一步描述。如所属领域的技术人员将理解,术语“图案化”在本文中用于指掩蔽以及蚀刻工艺。在一些实施方案中,可将高度导电且高度反射的材料(例如铝(Al))用于可移动反射层14,且这些条带可在显示装置中形成列电极。可移动反射层14可形成为用以形成沉积于柱18及在柱18之间沉积的介入牺牲材料的顶部上的列的一个或若干所沉积金属层的一系列平行条带(正交于光学堆叠16的行电极)。当蚀刻掉所述牺牲材料时,可在可移动反射层14与光学堆叠16之间形成经界定间隙19或光学腔。在一些实施方案中,柱18之间的间隔可为约1um到1000um,而间隙19可小于10,000埃
在一些实施方案中,所述IMOD的每一像素(无论是处于激活状态还是松弛状态)基本上均为由固定反射层及移动反射层形成的电容器。当不施加电压时,可移动反射层14保持处于机械松弛状态,如图1中左侧的IMOD12所图解说明,其中在可移动反射层14与光学堆叠16之间存在间隙19。然而,当将电位差(例如,电压)施加到选定行及列中的至少一者时,在对应像素处的行电极与列电极的相交点处形成的电容器变得被充电,且静电力将所述电极拉到一起。如果所施加的电压超过阈值,那么可移动反射层14可变形且移动而接近或紧靠光学堆叠16。光学堆叠16内的电介质层(未展示)可防止短路且控制层14与16之间的分离距离,如图1中右侧的激活IMOD12所图解说明。不管所施加电位差的极性如何,行为均相同。虽然在一些例子中可将阵列中的一系列像素称为“行”或“列”,但所属领域的技术人员将容易理解,将一个方向称为“行”且将另一方向称为“列”为任意的。重申地,在一些定向中,可将行视为列,且将列视为行。此外,显示元件可均匀地布置成正交行与列(“阵列”),或布置成非线性配置,举例来说,相对于彼此具有特定位置偏移(“镶嵌块”)。术语“阵列”及“镶嵌块”可指代任一配置。因此,虽然将显示器称为包含“阵列”或“镶嵌块”,但在任一例子中,元件本身无需彼此正交地布置或安置成均匀分布,而是可包含具有不对称形状及不均匀分布元件的布置。
图2展示图解说明并入3×3干涉式调制器显示器的电子装置的系统框图的实例。所述电子装置包含可经配置以执行一或多个软件模块的处理器21。除执行操作系统之外,处理器21还可经配置以执行一或多个软件应用程序,包含web浏览器、电话应用程序、电子邮件程序或其它软件应用程序。
处理器21可经配置以与阵列驱动器22通信。阵列驱动器22可包含将信号提供到(例如)显示阵列或面板30的行驱动器电路24及列驱动器电路26。图2中的线1-1展示图1中所图解说明的IMOD显示装置的横截面。虽然为了清晰起见图2图解说明3×3IMOD阵列,但显示阵列30可含有极大数目个IMOD且可在列中具有与在行中不同数目的IMOD,且反之亦然。
图3展示图解说明图1的干涉式调制器的可移动反射层位置对所施加电压的图式的实例。对于MEMS干涉式调制器,行/列(即,共用/分段)写入程序可利用如图3中所图解说明的这些装置的滞后性质。干涉式调制器可需要(举例来说)大约10伏电位差来致使可移动反射层(或镜)从松弛状态改变为激活状态。当电压从所述值减小时,随着电压回降到低于(例如)10伏,所述可移动反射层维持其状态,然而,所述可移动反射层不会完全松弛直到电压下降到低于2伏为止。因此,如图3中所展示,存在约3伏到7伏的电压范围,在所述电压范围内存在所施加电压窗,在所述窗内,装置稳定在松弛状态或激活状态中。所述窗在本文中称为“滞后窗”或“稳定窗”。对于具有图3的滞后特性的显示阵列30,行/列写入程序可经设计以一次寻址一或多个行,使得在对给定行的寻址期间,经寻址行中的待激活的像素暴露于大约10伏的电压差,并使待松弛的像素暴露于接近0伏的电压差。在寻址之后,使像素暴露于稳定状态或约5伏的偏置电压差,使得其保持处于先前的选通状态中。在此实例中,在被寻址之后,每一像素经历大约3伏到7伏的“稳定窗”内的电位差。此滞后性质特征使得(例如)图1中所图解说明的像素设计能够在相同所施加电压条件下保持稳定在激活或松弛的预先存在的状态中。由于每一IMOD像素(无论是处于激活状态还是松弛状态)基本上均为由固定反射层及移动反射层形成的电容器,因此此稳定状态可保持在滞后窗内的稳定电压下而实质上不消耗或损失电力。此外,如果所施加的电压电位保持实质上固定,那么基本上有很少或没有电流流入IMOD像素中。
在一些实施方案中,可通过根据给定行中的像素的状态的所要改变(如果有的话)沿所述组列电极以“分段”电压的形式施加数据信号来形成图像的帧。可依次寻址所述阵列的每一行,使得一次一行地来写入所述帧。为将所要数据写入到第一行中的像素,可将对应于所述第一行中的像素的所要状态的分段电压施加于列电极上,且可将呈特定“共用”电压或信号的形式的第一行脉冲施加到第一行电极。接着,可使所述组分段电压改变以对应于第二行中的像素的状态的所要改变(如果有的话),且可将第二共用电压施加到第二行电极。在一些实施方案中,第一行中的像素不受沿列电极施加的分段电压的改变影响,且保持于其在第一共用电压行脉冲期间被设定到的状态。可按顺序方式对整个行系列或替代地对整个列系列重复此过程,以产生图像帧。可通过以每秒某一所要数目的帧不断地重复此过程来刷新及/或用新的图像数据更新所述帧。
跨越每一像素所施加的分段信号与共用信号的组合(即,跨越每一像素的电位差)确定每一像素的所得状态。图4展示图解说明在施加各种共用电压及分段电压时干涉式调制器的各种状态的表的实例。如所属领域的技术人员将容易理解,可将“分段”电压施加到列电极或行电极中的任一者,且可将“共用”电压施加到列电极或行电极中的另一者。
如在图4中(以及在图5B中所展示的时序图中)所图解说明,当沿共用线施加释放电压VCREL时,沿共用线的所有干涉式调制器元件将被置于松弛状态(或者称为释放或未激活状态)中,而不管沿分段线所施加的电压(即,高分段电压VSH及低分段电压VSL)如何。特定来说,当沿共用线施加释放电压VCREL时,在沿所述像素的对应分段线施加高分段电压VSH及低分段电压VSL的两种情况下,跨越调制器的电位电压(或者称为像素电压)均在松弛窗(参见图3,还称为释放窗)内。
当将保持电压(例如高保持电压VCHOLD_H或低保持电压VCHOLD_L)施加于共用线上时,干涉式调制器的状态将保持不变。举例来说,松弛IMOD将保持处于松弛位置,且激活IMOD将保持处于激活位置。所述保持电压可经选择以使得在沿对应分段线施加高分段电压VSH及低分段电压VSL的两种情况下,像素电压将保持在稳定窗内。因此,分段电压摆幅(即,高VSH与低分段电压VSL之间的差)小于正稳定窗或负稳定窗的宽度。
当将寻址或激活电压(例如高寻址电压VCADD_H或低寻址电压VCADD_L)施加于共用线上时,可通过沿相应分段线施加分段电压而将数据选择性地写入到沿所述共用线的调制器。所述分段电压可经选择以使得所述激活取决于所施加的分段电压。当沿共用线施加寻址电压时,施加一个分段电压将导致像素电压在稳定窗内,从而致使所述像素保持不被激活。相比来说,施加另一分段电压将导致像素电压超出所述稳定窗,从而导致所述像素的激活。致使激活的特定分段电压可取决于使用了哪个寻址电压而变化。在一些实施方案中,当沿共用线施加高寻址电压VCADD_H时,施加高分段电压VSH可致使调制器保持处于其当前位置,而施加低分段电压VSL可致使所述调制器激活。作为推论,当施加低寻址电压VCADD_L时,分段电压的影响可为相反的,其中高分段电压VSH致使所述调制器激活,且低分段电压VSL对所述调制器的状态无影响(即,保持稳定)。
在一些实施方案中,可使用跨越调制器总是产生相同极性电位差的保持电压、寻址电压及分段电压。在一些其它实施方案中,可使用使调制器的电位差的极性交替的信号。跨越调制器的极性的交替(即,写入程序的极性的交替)可减小或抑制在单个极性的重复写入操作之后可能发生的电荷积累。
图5A展示图解说明图2的3×3干涉式调制器显示器中的显示数据帧的图式的实例。图5B展示可用于写入图5A中所图解说明的显示数据帧的共用信号及分段信号的时序图的实例。可将所述信号施加到(例如)图2的3×3阵列,此将最终形成图5A中所图解说明的线时间60e的显示布置。图5A中的激活调制器处于暗状态,即,其中反射光的实质部分在可见光谱之外,从而导致呈现给(例如)观看者暗外观。在写入图5A中所图解说明的帧之前,所述像素可处于任一状态,但图5B的时序图中所图解说明的写入程序假设在第一线时间60a之前每一调制器均被释放且驻存于未激活状态中。
在第一线时间60a期间,将释放电压70施加于共用线1上;施加于共用线2上的电压以高保持电压72开始且移动到释放电压70;且沿共用线3施加低保持电压76。因此,沿共用线1的调制器(共用1,分段1)、(1,2)及(1,3)在第一线时间60a期间保持处于松弛或未激活状态,沿共用线2的调制器(2,1)、(2,2)及(2,3)将移动到松弛状态,且沿共用线3的调制器(3,1)、(3,2)及(3,3)将保持处于其先前状态。参考图4,沿分段线1、2及3施加的分段电压将对干涉式调制器的状态无影响,因为在线时间60a期间,共用线1、2或3中的任一者均未暴露于致使激活的电压电平(即,VCREL-松弛与VCHOLD_L-稳定)。
在第二线时间60b期间,共用线1上的电压移动到高保持电压72,且由于未将寻址电压或激活电压施加于共用线1上,因此不管所施加的分段电压如何,沿共用线1的所有调制器均保持处于松弛状态。沿共用线2的调制器因施加释放电压70而保持处于松弛状态,且当沿共用线3的电压移动到释放电压70时,沿共用线3的调制器(3,1)、(3,2)及(3,3)将松弛。
在第三线时间60c期间,通过将高寻址电压74施加于共用线1上来寻址共用线1。由于在施加此寻址电压期间沿分段线1及2施加低分段电压64,因此跨越调制器(1,1)及(1,2)的像素电压大于调制器的正稳定窗的高端(即,电压差超过预定义阈值),且调制器(1,1)及(1,2)被激活。相反地,由于沿分段线3施加高分段电压62,因此跨越调制器(1,3)的像素电压小于调制器(1,1)及(1,2)的像素电压,且保持在所述调制器的正稳定窗内;调制器(1,3)因此保持松弛。此外,在线时间60c期间,沿共用线2的电压减小到低保持电压76,且沿共用线3的电压保持处于释放电压70,从而使沿共用线2及3的调制器处于松弛位置。
在第四线时间60d期间,共用线1上的电压返回到高保持电压72,从而使沿共用线1的调制器处于其相应经寻址状态。将共用线2上的电压减小到低寻址电压78。由于沿分段线2施加高分段电压62,因此跨越调制器(2,2)的像素电压低于所述调制器的负稳定窗的较低端,从而致使调制器(2,2)激活。相反地,由于沿分段线1及3施加低分段电压64,因此调制器(2,1)及(2,3)保持处于松弛位置。共用线3上的电压增加到高保持电压72,从而使沿共用线3的调制器处于松弛状态。
最后,在第五线时间60e期间,共用线1上的电压保持处于高保持电压72,且共用线2上的电压保持处于低保持电压76,从而使沿共用线1及2的调制器处于其相应经寻址状态。共用线3上的电压增加到高寻址电压74以寻址沿共用线3的调制器。由于将低分段电压64施加于分段线2及3上,因此调制器(3,2)及(3,3)激活,而沿分段线1所施加的高分段电压62致使调制器(3,1)保持处于松弛位置。因此,在第五线时间60e结束时,3×3像素阵列处于图5A中所展示的状态,且只要沿共用线施加保持电压,所述像素阵列就将保持处于所述状态,而不管可能在寻址沿其它共用线(未展示)的调制器时发生的分段电压的变化如何。
在图5B的时序图中,给定写入程序(即,线时间60a到60e)可包含高保持及寻址电压或低保持及寻址电压的使用。一旦已针对给定共用线完成写入程序(且将共用电压设定为具有与激活电压相同的极性的保持电压),像素电压便保持在给定稳定窗内,且不通过松弛窗,直到将释放电压施加于所述共用线上为止。此外,由于每一调制器是在寻址所述调制器之前作为写入程序的一部分而释放,因此调制器的激活时间而非释放时间可确定必需的线时间。具体来说,在其中调制器的释放时间大于激活时间的实施方案中,可将释放电压施加达长于单个线时间的时间,如图5B中所描绘。在一些其它实施方案中,沿共用线或分段线所施加的电压可变化以考虑到不同调制器(例如不同色彩的调制器)的激活及释放电压的变化。
根据上文所阐明的原理操作的干涉式调制器的结构的细节可广泛变化。举例来说,图6A到6E展示包含可移动反射层14及其支撑结构的干涉式调制器的不同实施方案的横截面的实例。图6A展示图1的干涉式调制器显示器的部分横截面的实例,其中金属材料条带(即,可移动反射层14)沉积于从衬底20正交延伸的支撑件18上。在图6B中,每一IMOD的可移动反射层14在形状上为大体正方形或矩形且在拐角处或接近拐角处在系链32上附接到支撑件。在图6C中,可移动反射层14在形状上为大体正方形或矩形且悬挂于可变形层34上,可变形层34可包含柔性金属。可变形层34可围绕可移动反射层14的周界直接或间接地连接到衬底20。这些连接在本文中称为支撑柱。图6C中所展示的实施方案具有源于将可移动反射层14的光学功能与其机械功能(其由可变形层34执行)解耦合的额外益处。此解耦合允许用于可移动反射层14的结构设计及材料与用于可变形层34的结构设计及材料彼此独立地优化。
图6D展示IMOD的另一实例,其中可移动反射层14包含反射子层14a。可移动反射层14靠在支撑结构(例如支撑柱18)上。支撑柱18提供可移动反射层14与下部固定电极(即,所图解说明IMOD中的光学堆叠16的一部分)的分离,使得(举例来说)当可移动反射层14处于松弛位置时,在可移动反射层14与光学堆叠16之间形成间隙19。可移动反射层14还可包含导电层14c及支撑层14b,导电层14c可经配置以充当电极。在此实例中,导电层14c安置于支撑层14b的远离衬底20的一侧上,且反射子层14a安置于支撑层14b的最接近衬底20的另一侧上。在一些实施方案中,反射子层14a可为导电的且可安置于支撑层14b与光学堆叠16之间。支撑层14b可包含一或多个电介质材料(举例来说,氧氮化硅(SiON)或二氧化硅(SiO2))层。在一些实施方案中,支撑层14b可为若干层的堆叠,例如(举例来说)SiO2/SiON/SiO2三层堆叠。反射子层14a及导电层14c中的任一者或两者可包含(例如)具有大约0.5%铜(Cu)的铝(Al)合金或另一反射金属材料。在电介质支撑层14b上方及下方采用导电层14a、14c可平衡应力且提供增强的传导性。在一些实施方案中,可出于各种设计目的(例如实现可移动反射层14内的特定应力分布曲线)而由不同材料形成反射子层14a及导电层14c。
如图6D中所图解说明,一些实施方案还可包含黑色掩模结构23。黑色掩模结构23可形成于光学非作用区域(例如,在像素之间或在柱18下方)中以吸收环境光或杂散光。黑色掩模结构23还可通过抑制光从显示装置的非作用部分反射或透射穿过所述部分借此增加对比度来改进所述显示器的光学性质。另外,黑色掩模结构23可为导电的且经配置以充当电运送层。在一些实施方案中,可将行电极连接到黑色掩模结构23以减小经连接的行电极的电阻。可使用包含沉积及图案化技术的各种方法形成黑色掩模结构23。黑色掩模结构23可包含一或多个层。举例来说,在一些实施方案中,黑色掩模结构23包含充当光学吸收器的钼-铬(MoCr)层、SiO2层及充当反射器及运送层的铝合金,其分别具有介于大约到到及到的范围内的厚度。可使用各种技术将所述一或多个层图案化,包含光刻及干蚀刻,干蚀刻包含(举例来说)用于MoCr及SiO2层的四氟化碳(CF4)及/或氧气(O2),及用于铝合金层的氯气(Cl2)及/或氯化硼(BCl3)。在一些实施方案中,黑色掩模23可为标准具或干涉式堆叠结构。在此干涉式堆叠黑色掩模结构23中,导电吸收器可用于在每一行或列的光学堆叠16中的下部固定电极之间传输或运送信号。在一些实施方案中,间隔件层35可用于将吸收器层16a与黑色掩模23中的导电层大体电隔离。
图6E展示其中可移动反射层14为自支撑的IMOD的另一实例。与图6D相比,图6E的实施方案不包含支撑柱18。而是,可移动反射层14在多个位置处接触下伏光学堆叠16,且可移动反射层14的曲率提供足够的支撑使得可移动反射层14在跨越干涉式调制器的电压不足以致使激活时返回到图6E的未激活位置。为了清晰,此处将可含有多个数种不同层的光学堆叠16展示为包含光学吸收器16a及电介质16b。在一些实施方案中,光学吸收器16a可充当固定电极及部分反射层两者。
在例如图6A到6E中所展示的实施方案的实施方案中,IMOD充当直视式装置,其中从透明衬底20的前侧(即,与其上布置有调制器的侧相对的侧)观看图像。在这些实施方案中,可对所述装置的背面部分(即,所述显示装置的在可移动反射层14后面的任一部分,举例来说,包含图6C中所图解说明的可变形层34)进行配置及操作而不影响或负面地影响显示装置的图像质量,因为反射层14光学屏蔽所述装置的所述部分。举例来说,在一些实施方案中,可在可移动反射层14后面包含总线结构(未图解说明),此提供将调制器的光学性质与调制器的机电性质(例如将电压寻址与由此寻址所形成的移动)分离的能力。另外,图6A到6E的实施方案可简化处理,例如图案化。
图7展示图解说明干涉式调制器的制造工艺80的流程图的实例,且图8A到8E展示此制造工艺80的对应阶段的横截面示意性图解的实例。在一些实施方案中,除图7中未展示的其它框以外,制造工艺80还可经实施以制造(例如)图1及6中所图解说明的一股类型的干涉式调制器。参考图1、6及7,工艺80在框82处开始,其中在衬底20上方形成光学堆叠16。图8A图解说明在衬底20上方形成的此光学堆叠16。衬底20可为透明衬底(例如玻璃或塑料),其可为柔性的或相对硬性且不易弯曲的,且可能已经历先前制备工艺(例如,清洁)以促进有效地形成光学堆叠16。如上文所论述,光学堆叠16可为导电的,部分透明且部分反射的且可(举例来说)通过将具有所要性质的一或多个层沉积到透明衬底20上来制作。在图8A中,光学堆叠16包含具有子层16a及16b的多层结构,但在一些其它实施方案中可包含更多或更少的子层。在一些实施方案中,子层16a、16b中的一者可经配置而具有光学吸收及导电性质两者,例如组合式导体/吸收器子层16a。另外,可将子层16a、16b中的一或多者图案化成若干平行条带,且其可形成显示装置中的行电极。可通过掩蔽及蚀刻工艺或此项技术中已知的另一适合工艺来执行此图案化。在一些实施方案中,子层16a、16b中的一者可为绝缘或电介质层,例如沉积于一或多个金属层(例如,一或多个反射及/或导电层)上方的子层16b。另外,可将光学堆叠16图案化成形成显示器的行的个别且平行条带。
工艺80在框84处继续在光学堆叠16上方形成牺牲层25。稍后移除牺牲层25(例如,在框90处)以形成腔19且因此在图1中所图解说明的所得干涉式调制器12中未展示牺牲层25。图8B图解说明包含形成于光学堆叠16上方的牺牲层25的经部分制作的装置。在光学堆叠16上方形成牺牲层25可包含以经选择以在随后移除之后提供具有所要设计大小的间隙或腔19(还参见图1及8E)的厚度沉积二氟化氙(XeF2)可蚀刻材料,例如钼(Mo)或非晶硅(Si)。可使用例如物理气相沉积(PVD,例如,溅镀)、等离子增强型化学气相沉积(PECVD)、热化学气相沉积(热CVD)或旋涂等沉积技术来执行牺牲材料的沉积。
工艺80在框86处继续形成支撑结构(例如,图1、6及8C中所图解说明的柱18)。形成柱18可包含以下步骤:将牺牲层25图案化以形成支撑结构孔口,接着使用例如PVD、PECVD、热CVD或旋涂等沉积方法将材料(例如,聚合物或无机材料,例如,二氧化硅)沉积到孔口中以形成柱18。在一些实施方案中,形成于牺牲层中的支撑结构孔口可延伸穿过牺牲层25及光学堆叠16两者以到达下伏衬底20,使得柱18的下部端接触衬底20,如图6A中所图解说明。或者,如图8C中所描绘,形成于牺牲层25中的孔口可延伸穿过牺牲层25,但不穿过光学堆叠16。举例来说,图8E图解说明支撑柱18的下部端与光学堆叠16的上部表面接触。可通过将支撑结构材料层沉积于牺牲层25上方且图案化以移除支撑结构材料的位于远离牺牲层25中的孔口处的部分来形成柱18或其它支撑结构。所述支撑结构可位于所述孔口内,如图8C中所图解说明,但还可(至少部分地)延伸到牺牲层25的一部分上方。如上文所提及,牺牲层25及/或支撑柱18的图案化可通过图案化及蚀刻工艺来执行,但还可通过替代蚀刻方法来执行。
工艺80在框88处继续形成可移动反射层或隔膜(例如图1、6及8D中所图解说明的可移动反射层14)。可通过采用一或多个沉积工艺(例如,反射层(例如,铝、铝合金)沉积)连同一或多个图案化、掩蔽及/或蚀刻工艺来形成可移动反射层14。可移动反射层14可为导电的,且称为导电层。在一些实施方案中,可移动反射层14可包含如图8D中所展示的多个子层14a、14b、14c。在一些实施方案中,所述子层中的一或多者(例如子层14a、14c)可包含针对其光学性质选择的高度反射子层,且另一子层14b可包含针对其机械性质选择的机械子层。由于牺牲层25仍存在于在框88处所形成的经部分制作的干涉式调制器中,因此可移动反射层14在此阶段通常不可移动。含有牺牲层25的经部分制作的IMOD在本文中还可称为“未释放”IMOD。如上文结合图1所描述,可将可移动反射层14图案化成形成显示器的列的个别且平行条带。
工艺80在框90处继续形成腔(例如,如图1、6及8E中所图解说明的腔19)。可通过将牺牲材料25(在框84处沉积)暴露于蚀刻剂来形成腔19。举例来说,可通过干化学蚀刻(例如,通过将牺牲层25暴露于气态或蒸气蚀刻剂,例如衍生自固体XeF2的蒸气)达有效地移除所要的材料量(通常相对于环绕腔19的结构选择性地移除)的时间段来移除可蚀刻牺牲材料,例如Mo或非晶Si。还可使用可蚀刻牺牲材料与蚀刻方法(例如,湿蚀刻及/或等离子蚀刻)的其它组合。由于在框90期间移除牺牲层25,因此可移动反射层14通常在此阶段之后可移动。在移除牺牲层25之后,所得经完全或部分制作的IMOD在本文中可称为“经释放”IMOD。
与衬底相关联的不同半导体及/或EMS装置的垂直集成或互连可对装置的不同层之间的信号路由强加限制。此外,可存在与装置的不同层中的不同材料的处理相关的挑战。
举例来说,一种设备(例如平板显示器)可包含像素阵列,所述像素阵列包含若干个像素装置(例如包含IMOD的EMS装置)及其它组件(例如矩阵式有源开关及驱动器以及无源装置(例如存储/感测电容器及电阻器))。像素装置及其它组件可包含多层结构,其中在层中有不同材料。对于设备的操作,可需要使信号路由到每一像素装置的不同层中及从所述不同层路由出来。用以实现此信号路由的通孔结构可占据像素装置面积的一小部分以便具有充分填充因数。制作通孔结构可涉及处理像素装置的多层结构中的不同材料,此可使处理复杂。
或者,用于堆叠式通孔结构的制作工艺可包含一次蚀刻一个材料层,如本文中进一步描述。堆叠式通孔结构可包含多个金属层。所述多个金属层可在所述堆叠式通孔结构的中心部分处彼此接触。所述多个金属层可具有安置于所述金属层之间在所述堆叠式通孔结构的外围部分中的电介质层。
图9展示图解说明用于堆叠式通孔结构的制造工艺的流程图的实例。图10A到10E展示图9中所描述的工艺中的不同阶段处的堆叠式通孔结构的横截面示意性图解的实例。尽管图9图解说明用于制造单个堆叠式通孔结构的工艺,但可在衬底的表面上同时制造多个堆叠式通孔结构。另外且为了简化图解说明,图9及10A到10E展示用于三堆叠式通孔结构的制造工艺及示意性图解。所属领域的技术人员将容易理解,工艺及示意性图解可经重复及/或调整以使结构具有多于或少于三个堆叠式通孔。此外,图9中所描述的用于制造堆叠式通孔结构的工艺操作还可用于在制造堆叠式通孔结构时制作例如半导体装置或EMS装置的装置。
首先翻到图9,在工艺900的框902处,在衬底的表面上沉积第一金属层。衬底可包含不同衬底材料,包含透明材料、不透明材料、柔性材料、刚性材料或这些材料的组合。在一些实施方案中,衬底为硅、绝缘体上硅(SOI)、玻璃(例如显示玻璃或硼硅酸盐玻璃)、柔性塑料或金属箔。在一些实施方案中,衬底可具有几微米到数百微米的尺寸。在一些其它实施方案中,衬底可具有数十厘米、数百厘米或数千厘米的尺寸。
衬底可包含中心部分及外围部分。这些部分为可在其上方分别形成堆叠式通孔结构的中心部分及堆叠式通孔结构的外围部分的部分。在堆叠式通孔结构的中心部分中,多个金属层可彼此接触。在堆叠式通孔结构的外围部分中,所述多个金属层中的每一者可具有在其与所述多个金属层中的另一金属层之间的电介质层。衬底还可包含延伸超出外围部分的区域。在一些实施方案中,可在这些经延伸区域上方形成一或多个装置,例如半导体装置及/或EMS装置及/或从堆叠式通孔结构到一或多个装置的导电迹线。堆叠式通孔结构还可延伸超出其外围部分。在堆叠式通孔结构的延伸超出外围部分的区域中,可不存在多个金属层。当在延伸超出堆叠式通孔结构的外围部分的区域中存在多个金属层中的一或多者时,所述多个金属层中的每一者可具有在其与所述多个金属层中的另一金属层之间的电介质层。
在一些实施方案中,衬底的表面可包含缓冲层。缓冲层可充当用以密封衬底的表面的绝缘表面或钝化层。在一些实施方案中,缓冲层可为电介质,例如SiO2、氮化硅(SixN)、SiON、碳化硅(SiC)、氧化钛(TiO2)、氧化铝(Al2O3)或旋涂玻璃(SOG)。在一些实施方案中,缓冲层可为聚合物,例如聚酰亚胺、苯并环丁烯(BCB,C8H8)或光致抗蚀剂(例如,基于环氧树脂的光致抗蚀剂)。缓冲层还可为这些材料的任何多层组合。在一些实施方案中,缓冲层可在厚度上为大约100纳米(nm)到10微米,例如在厚度上为大约1微米。
可在衬底的中心部分及外围部分上沉积第一金属层。第一金属层可包含任何数目个不同金属,例如铝(Al)、金(Au)、铜(Cu)、钼(Mo)、钽(Ta)、铬(Cr)、钕(Nd)、钨(W)、钛(Ti)、镍(Ni)及包含这些金属中的至少一者的合金,例如MoCr、AlCu及AlSi。在一些实施方案中,第一金属层可小于大约10nm厚、数十纳米厚、数百纳米厚或微米厚。可使用例如PVD工艺、CVD工艺或原子层沉积(ALD)工艺的沉积工艺沉积第一金属层。
在框904处,图案化第一金属层。可使用图案化技术(包含光刻以及蚀刻(例如湿蚀刻或干蚀刻,包含等离子蚀刻、反应性离子蚀刻(RIE)、离子束研磨等)工艺)来界定衬底的包含第一金属层的部分。举例来说,可在形成第一金属层之后用光致抗蚀剂对其进行图案化。接着,可蚀刻第一金属层以从衬底的表面的选定部分移除第一金属层的部分。可图案化第一金属层使得第一金属形成堆叠式通孔结构的中心部分、到装置的导电迹线及所述装置的组件。
图10A展示工艺900中的此刻(例如,直到框904)处的堆叠式通孔结构的横截面示意性图解的实例。堆叠式通孔结构1000包含衬底1002及第一金属层1004。衬底1002包含中心部分1012及外围部分1014。图10A到10E展示工艺900中的各阶段处的堆叠式通孔结构的横截面示意性图解的实例。延伸超出衬底1002的外围部分1014的区域(未展示)可在衬底上方延伸且可包含导电迹线及/或有源及无源装置。
返回到图9,在框906处,沉积并图案化第一电介质层。所述第一电介质层的电介质可包含任何数目个不同电介质,例如SiO2、SiC、Al2O3、氧化蛤(HfO2)、TiO2、SiON、SixN。在一些实施方案中,每一电介质层可小于大约5微米厚或小于大约100nm厚。在一些实施方案中,每一电介质层可为大约数十纳米到1微米厚或大约1微米厚。可使用例如PVD工艺、CVD工艺或ALD工艺的沉积工艺沉积第一电介质层。可图案化第一电介质层使得第一电介质层不存在于堆叠式通孔结构的中心部分中但保持于堆叠式通孔结构的外围部分中。可使用如上文所描述的包含光刻以及蚀刻工艺的图案化技术。
图10B展示工艺900中的此刻(例如,直到框906)处的堆叠式通孔结构1000的横截面示意性图解的实例。堆叠式通孔结构1000包含衬底1002、第一金属层1004及第一电介质层1006。所述第一电介质层未上覆于衬底1002的中心部分1012上,但确实上覆于衬底1002的外围部分1014上。
返回到图9,用于堆叠式通孔结构的制造工艺900继续沉积金属层、图案化所述金属层、沉积电介质层并图案化所述电介质层。可重复这些工艺直到形成所要堆叠式通孔结构为止。举例来说,在框908处,沉积并图案化第二金属层。在一些实施方案中,第二金属层可包含与第一金属层相同的金属,且在一些实施方案中,第二金属层可包含与第一金属层不同的金属。在一些实施方案中,第二金属层可为与第一金属层相同的厚度,且在一些实施方案中,第二金属层可为与第一金属层不同的厚度。
图10C展示工艺900中的此刻(例如,直到框908)处的堆叠式通孔结构1000的横截面示意性图解的实例。堆叠式通孔结构1000包含衬底1002、第一金属层1004、第一电介质层1006及第二金属层1008。第二金属层1008在部分地上覆于衬底1002的中心部分1012上的区中接触第一金属层1004且在上覆于外围部分1014上的区中接触第一电介质层1006。第二金属层1008保形于第一电介质层1006的边缘,使得第二金属层1008包含倾斜部分1054。第二金属层1008的平面部分1052与倾斜部分1054所成的角度1038可为大约90度到150度。在一些实施方案中,形成堆叠式通孔结构的后续金属层可包含类似倾斜部分。金属层的倾斜部分与平面部分之间的角度可为均匀的或跨越堆叠式通孔结构变化。举例来说,任两个金属层可包含相同或不同角度。
在图9中所展示的工艺900的框910处,沉积并图案化第二电介质层。在一些实施方案中,第二电介质层可包含与第一电介质层相同的电介质,且在一些实施方案中,第二电介质层可包含与第一电介质层不同的电介质。在一些实施方案中,第二电介质层可为与第一电介质层相同的厚度,且在一些实施方案中,第二电介质层可为与第一电介质层不同的厚度。可图案化第二电介质层使得第二电介质层不存在于堆叠式通孔结构的中心部分中但保持于堆叠式通孔结构的外围部分中。
图10D展示工艺900中的此刻(例如,直到框910)处的堆叠式通孔结构1000的横截面示意性图解的实例。堆叠式通孔结构1000包含衬底1002、第一金属层1004、第一电介质层1006、第二金属层1008及第二电介质层1010。第二电介质层未上覆于衬底1002的中心部分1012上,但确实上覆于衬底1002的外围部分1014上。
在图9中所展示的工艺900的框912处,沉积并图案化第三金属层。在一些实施方案中,第三金属层可包含与第一金属层相同的金属,且在一些实施方案中,第三金属层可包含与第一金属层不同的金属。在一些实施方案中,第三金属层可为与第一金属层相同的厚度,且在一些实施方案中,第三金属层可为与第一金属层不同的厚度。
图10E展示工艺900中的此刻(例如,直到框912)处的堆叠式通孔结构1000的横截面示意性图解的实例。堆叠式通孔结构1000包含衬底1002、第一金属层1004、第一电介质层1006、第二金属层1008、第二电介质层1010及第三金属层1013。第三金属层1013在上覆于衬底1002的中心部分1012上的区中接触第二金属层1008。因此,在一些实施方案中,第一金属层1004、第二金属层1008及第三金属层1013可在上覆于中心部分1012上的区中彼此电接触。在堆叠式通孔结构的上覆于衬底1014的外围部分上的部分中,电介质层可存在于金属层之间。在图10E的实例中,第一电介质层1006在上覆于外围部分1014上的区中将第一金属层1004与第二金属层1008分离。类似地,第二电介质层1010在上覆于外围部分1014上的区中将第二金属层1008与第三金属层1013分离。因此,在一些实施方案中,第一金属层1004、第二金属层1008及第三金属层1013可在上覆于衬底1002的外围部分1014上的区中彼此电隔离。
在用于形成堆叠式通孔结构的工艺900中,一次图案化一种类型的材料。举例来说,在框904处,图案化第一金属层,其可包含蚀刻第一金属层。在框906处,图案化第一电介质,其可包含蚀刻第一电介质层。工艺900中的框908、910及912在一次图案化一个层上类似。在一些实施方案中,一次图案化单个层可包含蚀刻所述层。一次蚀刻单个材料可帮助堆叠式通孔结构的制作工艺。举例来说,如果在用于堆叠式通孔结构的制造工艺中蚀刻不同材料,那么所述工艺可由于蚀刻剂以不同速率蚀刻不同材料或由于使用蚀刻停止层而变得更复杂。
此外,尽管工艺900可形成如图10E中所展示的包含三个金属层及两个电介质层的堆叠式通孔结构1000,但工艺900可继续沉积并图案化金属层及电介质层。举例来说,堆叠式通孔结构可包含任何数目个金属层及在堆叠式通孔结构的外围部分中分离金属层的电介质层。举例来说,取决于设计配置,堆叠式通孔结构可包含2到12个金属层,且在一些实施方案中可包含12个以上层。
图11A到11F展示制造工艺中的不同阶段处的两个堆叠式通孔结构的俯视图的实例。出于图解说明的目的,图11A到11F中未指示堆叠式通孔结构的外围部分。举例来说,图11A可为在图9中所展示的工艺900的框902及904之后形成的设备的实例。如图11A中所展示的设备1100包含具有经沉积及图案化的第一金属层1004的衬底1002。第一金属层1004经图案化以包含第一堆叠式通孔结构的中心部分1102及耦合到中心部分1102的导电迹线1104。导电迹线1104可在延伸超出第一堆叠式通孔结构的外围部分的区域中。导电迹线的端可耦合到衬底1002的表面上的第一装置(未展示)或形成第一装置(未展示)的一部分。
在图11A中,将第一堆叠式通孔结构的中心部分1102展示为具有实质上正方形形状。在一些实施方案中,第一堆叠式通孔结构的正方形中心部分1102的一侧可具有大约0.1微米到1微米、大约1微米到5微米、大约15微米到45微米或大约10微米到100微米的尺寸。在一些实施方案中,第一堆叠式通孔结构的中心部分1102还可具有其它形状,包含矩形形状、圆形形状或卵形形状。在一些实施方案中,此第一堆叠式通孔结构的中心部分的尺寸还可为大约0.1微米到1微米、大约1微米到5微米、大约15微米到45微米或大约10微米到100微米。
图11B展示在沉积并图案化第一电介质层1006之后的设备1100。举例来说,图11B可为在图9中所展示的工艺900的框906之后形成的设备的实例。电介质层1006覆盖导电迹线1104。电介质层1006经图案化以暴露第一堆叠式通孔结构的中心部分1102。在一些实施方案中,第一电介质层1006可为EMS装置、晶体管或电容器的一部分。举例来说,电介质层1006可形成为用于晶体管的栅极电介质、用于电容器的绝缘体或用于EMS装置的各种功能结构中的一者。
图11C展示在沉积并图案化第二金属层1108之后的设备1100。举例来说,图11C可为在图9中所展示的工艺900的框908之后形成的设备的实例。第二金属层1008经图案化以包含第一堆叠式通孔结构的中心部分1122。第二金属层还经图案化以包含第二堆叠式通孔结构的中心部分1112及耦合到中心部分1112的导电迹线1114。导电迹线1114可在延伸超出第二堆叠式通孔结构的外围部分的区域中。导电迹线的端可耦合到衬底1002的表面上的第一装置(未展示)或形成第一装置(未展示)的一部分。
图11D展示在沉积并图案化第二电介质层1010之后的设备1100。举例来说,图11D可为在图9中所展示的工艺900的框910之后形成的设备的实例。第二电介质层1010覆盖导电迹线1114。第二电介质层1010可经图案化以暴露第一堆叠式通孔结构的中心部分1122及第二堆叠式通孔结构的中心部分1112。类似于如上文所描述的第一电介质层1006,第二电介质层1010也可为EMS装置、晶体管或电容器的一部分。举例来说,第二电介质层1010可形成为用于晶体管的栅极电介质、用于电容器的绝缘体或用于EMS装置的各种功能结构中的一者。
图11E展示在沉积并图案化第三金属层1013之后的设备1100。举例来说,图11E可为在图9中所展示的工艺900的框912之后形成的设备的实例。第三金属层1013经图案化以包含第二堆叠式通孔结构的中心部分1132。第三金属层1013还可经图案化以包含第一堆叠式通孔结构的中心部分1142及耦合到所述中心部分的导电迹线1124。导电迹线1124可在延伸超出第一堆叠式通孔结构的外围部分的区域中。举例来说,导电迹线的端可耦合到将制作于衬底的表面上的第二装置(未展示)或形成将制作于衬底902的表面上的第二装置(未展示)的一部分。或者,导电迹线的端可提供到另一衬底上的另一装置或系统(未展示)的互连。包含于第二堆叠式通孔结构的中心部分1132中的第三金属层1013可提供到第一装置(未展示)的互连。
图11F展示设备1100的俯视图。出于图解说明的目的,图11F描绘彼此偏移的且不包含电介质层的金属层。设备1100包含衬底1002,其中在衬底1002的表面上沉积并图案化有第一金属层1004。第一金属层1004包含第一堆叠式通孔结构的中心部分1102及耦合到中心部分1102的导电迹线1104。经沉积及图案化的第二金属层1008包含第一堆叠式通孔结构的中心部分1122。第二金属层1008还包含第二堆叠式通孔结构的中心部分1112及耦合到中心部分1112的导电迹线1114。经沉积及图案化的第三金属层1013包含第二堆叠式通孔结构的中心部分1132。第三金属层1013还包含第一堆叠式通孔结构的中心部分1142及耦合到中心部分1142的导电迹线1124。
图12展示堆叠式通孔结构的突出横截面示意性图解的实例。图12展示图11A到11F中所展示的设备1100的突出横截面示意性图解的实例。如上文所描述,设备1100包含衬底1002、第一金属层1004、第一电介质层1006、第二金属层1008、第二电介质层1010及第三金属层1013。所述金属层及电介质层中的一些金属层及电介质层包含于第一堆叠式通孔结构1202、第二堆叠式通孔结构1204及第一装置1206中。第一金属层1004形成第一堆叠式通孔结构1202的一部分以及到第一装置1206的导电迹线。金属层1004、1008及1013可在第一堆叠式通孔结构1202的中心部分处彼此电接触。
第二金属层1008形成第二堆叠式通孔结构1204的一部分以及到第一装置1206的导电迹线。金属层1008及1013可在第二堆叠式通孔结构1204的中心部分处彼此电接触。
如图12中所展示,第一金属层1004及/或第二金属层1008可形成第一装置1206的一部分。举例来说,第一金属层1004及/或第二金属层1008可形成薄膜晶体管装置的栅极电极,存储电容器装置的电极,电阻器装置的组件,或者EMS装置或EMS显示装置的铰链结构、镜堆叠、复合隔膜、悬臂或横梁的一部分。在一些实施方案中,第一电介质层1006及/或第二电介质层1010还可包含于第一装置1206中。举例来说,第一电介质层1106及/或第二电介质层1110可形成薄膜晶体管装置的栅极电介质,存储电容器装置的电介质层,用于EMS显示装置的可移动层的后结构,或者EMS装置的悬臂、横梁或复合隔膜。
在一些实施方案中,第一金属层1004及第二金属层1008可包含到第一装置1206的导电迹线而不形成第一装置1206的一部分。
此外,如图12中所展示,堆叠式通孔结构1202及1204允许从设备1100的顶部(例如,使用第二堆叠式通孔结构1204)或从设备1100的侧面(例如,借助耦合到第一通孔结构1202的迹线)连接到装置1206。
如本文中所描述,形成堆叠式通孔结构可包含沉积及图案化工艺。组成堆叠式通孔结构的层还可包含于例如半导体装置、无源装置(例如存储/感测电容器及电阻器)或EMS装置的装置中。可将用于此装置的层与用于堆叠式通孔结构的层的沉积及图案化同时进行沉积及图案化。举例来说,与一个或若干堆叠式通孔结构同时制作的装置可包含IMOD或薄膜晶体管装置。可沉积并图案化一个金属层,且其可形成IMOD像素的光学堆叠的电极层、导电迹线及第一堆叠式通孔结构中的金属层。可电连接光学堆叠的电极层、导电迹线及第一堆叠式通孔结构。因此,堆叠式通孔结构可提供到IMOD像素的互连。还可沉积并图案化第二金属层,且其可形成IMOD像素的反射层、导电迹线及第二堆叠式通孔结构中的金属层。可电连接反射层、导电迹线及第二堆叠式通孔结构。因此,第二堆叠式通孔结构可提供到IMOD像素的另一互连。
或者,在用于衬底的表面上的装置的制作工艺中,可制作堆叠式通孔结构。在制作通孔之后,当使用其它工艺操作来制作装置时,可掩蔽通孔且可不在堆叠式通孔结构上沉积其它材料层。
图13A及13B展示图解说明包含多个干涉式调制器的显示装置40的系统框图的实例。显示装置40可为(举例来说)智能电话、蜂窝式电话或移动电话。然而,显示装置40的相同组件或其轻微变化形式还图解说明各种类型的显示装置,例如电视、平板计算机、电子阅读器、手持式装置及便携式媒体播放器。
显示装置40包含外壳41、显示器30、天线43、扬声器45、输入装置48及麦克风46。外壳41可由各种制造工艺中的任一者形成,包含注射模制及真空形成。另外,外壳41可由各种材料中的任一者制成,包含但不限于:塑料、金属、玻璃、橡胶及陶瓷或其组合。外壳41可包含可装卸部分(未展示),其可与其它不同色彩或含有不同标识、图片或符号的可装卸部分互换。
显示器30可为各种显示器中的任一种,包含如本文中所描述的双稳态或模拟显示器。显示器30还可经配置以包含平板显示器(例如等离子显示器、EL、OLED、STN LCD或TFT LCD)或非平板显示器(例如CRT或其它管式装置)。另外,显示器30可包含干涉式调制器显示器,如本文中所描述。
在图13B中示意性地图解说明显示装置40的组件。显示装置40包含外壳41,且可包含至少部分地包封于其中的额外组件。举例来说,显示装置40包含网络接口27,网络接口27包含耦合到收发器47的天线43。收发器47连接到处理器21,处理器21连接到调节硬件52。调节硬件52可经配置以调节信号(例如,对信号进行滤波)。调节硬件52连接到扬声器45及麦克风46。处理器21还连接到输入装置48及驱动器控制器29。驱动器控制器29耦合到帧缓冲器28且耦合到阵列驱动器22,阵列驱动器22又耦合到显示阵列30。在一些实施方案中,电力供应器50可将电力提供到特定显示装置40设计中的实质上所有组件。
网络接口27包含天线43及收发器47,使得显示装置40可经由网络与一或多个装置通信。网络接口27还可具有一些处理能力以减轻(举例来说)处理器21的数据处理要求。天线43可发射及接收信号。在一些实施方案中,天线43根据包含IEEE16.11(a)、(b)或(g)的IEEE16.11标准或包含IEEE802.11a、b、g、n及其其它实施方案的IEEE802.11标准发射及接收RF信号。在一些其它实施方案中,天线43根据蓝牙标准发射及接收RF信号。在蜂窝式电话的情形中,天线43经设计以接收码分多址(CDMA)、频分多址(FDMA)、时分多址(TDMA)、全球移动通信系统(GSM)、GSM/通用包无线电服务(GPRS)、增强型数据GSM环境(EDGE)、地面中继无线电(TETRA)、宽带CDMA(W-CDMA)、演进数据优化(EV-DO)、1xEV-DO、EV-DO修订版A、EV-DO修订版B、高速包接入(HSPA)、高速下行链路包接入(HSDPA)、高速上行链路包接入(HSUPA)、经演进的高速包接入(HSPA+)、长期演进(LTE)、AMPS或用于在无线网络(例如利用3G或4G技术的系统)内通信的其它已知信号。收发器47可预处理从天线43接收的信号,使得其可由处理器21接收并进一步操纵。收发器47还可处理从处理器21接收的信号,使得其可经由天线43从显示装置40发射。
在一些实施方案中,可由接收器来替换收发器47。另外,在一些实施方案中,可由图像源来替换网络接口27,所述图像源可存储或产生待发送到处理器21的图像数据。处理器21可控制显示装置40的总体操作。处理器21从网络接口27或图像源接收数据(例如压缩图像数据)且将所述数据处理成原始图像数据或处理成容易被处理成原始图像数据的格式。处理器21可将经处理数据发送到驱动器控制器29或发送到帧缓冲器28以供存储。原始数据通常指识别图像内的每一位置处的图像特性的信息。举例来说,此类图像特性可包含色彩、饱和度及灰度级。
处理器21可包含微控制器、CPU或用于控制显示装置40的操作的逻辑单元。调节硬件52可包含用于将信号发射到扬声器45及用于从麦克风46接收信号的放大器及滤波器。调节硬件52可为显示装置40内的离散组件,或可并入处理器21或其它组件内。
驱动器控制器29可直接从处理器21或从帧缓冲器28获取由处理器21产生的原始图像数据,并可适当地将原始图像数据重新格式化以供高速发射到阵列驱动器22。在一些实施方案中,驱动器控制器29可将原始图像数据重新格式化成具有光栅状格式的数据流,使得其具有适合于跨越显示阵列30进行扫描的时间次序。接着,驱动器控制器29将经格式化的信息发送到阵列驱动器22。虽然驱动器控制器29(例如LCD控制器)常常作为独立式集成电路(IC)与系统处理器21相关联,但可以许多方式实施此类控制器。举例来说,控制器可作为硬件嵌入于处理器21中、作为软件嵌入于处理器21中或与阵列驱动器22完全集成在硬件中。
阵列驱动器22可从驱动器控制器29接收经格式化的信息并可将视频数据重新格式化成一组平行的波形,所述组平行的波形每秒很多次地施加到来自显示器的x-y像素矩阵的数百条且有时数千条(或更多)引线。
在一些实施方案中,驱动器控制器29、阵列驱动器22及显示阵列30适用于本文中所描述的显示器类型中的任一者。举例来说,驱动器控制器29可为常规显示器控制器或双稳态显示器控制器(例如IMOD控制器)。另外,阵列驱动器22可为常规驱动器或双稳态显示器驱动器(例如IMOD显示器驱动器)。此外,显示阵列30可为常规显示阵列或双稳态显示阵列(例如包含IMOD阵列的显示器)。在一些实施方案中,驱动器控制器29可与阵列驱动器22集成在一起。此实施方案在高度集成系统(举例来说,移动电话、便携式电子装置、手表或小面积显示器)中可为有用的。
在一些实施方案中,输入装置48可经配置以允许(举例来说)用户控制显示装置40的操作。输入装置48可包含小键盘(例如,QWERTY键盘或电话小键盘)、按钮、开关、摇杆、触敏屏、与显示阵列30集成在一起的触敏屏或者压敏或热敏隔膜。麦克风46可配置为显示装置40的输入装置。在一些实施方案中,可使用通过麦克风46所做的话音命令来控制显示装置40的操作。
电力供应器50可包含各种能量存储装置。举例来说,电力供应器50可为可再充电电池,例如镍-镉电池或锂离子电池。在使用可再充电电池的实施方案中,可再充电电池可为可使用来自(举例来说)壁式插槽或者光伏装置或阵列的电力充电的。或者,可再充电电池可无线地充电。电力供应器50还可为可再生能源、电容器或太阳能电池,包含塑料太阳能电池及太阳能电池涂料。电力供应器50还可经配置以从壁式插座接收电力。
在一些实施方案中,控制可编程性驻存于驱动器控制器29中,驱动器控制器29可位于电子显示系统中的数个位置中。在一些其它实施方案中,控制可编程性驻存于阵列驱动器22中。上文所描述的优化可以任何数目的硬件及/或软件组件实施且可以各种配置实施。
可将结合本文中所揭示的实施方案描述的各种说明性逻辑、逻辑块、模块、电路及算法步骤实施为电子硬件、计算机软件或两者的组合。已就功能性大体描述且在上文所描述的各种说明性组件、块、模块、电路及步骤中图解说明硬件与软件的可互换性。此功能性是以硬件还是以软件实施取决于特定应用及对总体系统强加的设计约束。
可借助通用单芯片或多芯片处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何组合来实施或执行用于实施结合本文中所揭示的方面所描述的各种说明性逻辑、逻辑块、模块及电路的硬件及数据处理设备。通用处理器可为微处理器或任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合,例如DSP与微处理器的组合、多个微处理器、一或多个微处理器与DSP核心的联合或任何其它此种配置。在一些实施方案中,可通过给定功能特有的电路来执行特定步骤及方法。
在一或多个方面中,可以硬件、数字电子电路、计算机软件、固件(包含本说明书中所揭示的结构及其结构等效物)或以其任何组合来实施所描述的功能。本说明书中所描述的标的物的实施方案还可实施为编码于计算机存储媒体上以用于由数据处理设备执行或控制数据处理设备的操作的一或多个计算机程序,即,一或多个计算机程序指令模块。
所属领域的技术人员可容易明了对本发明中所描述的实施方案的各种修改,且本文中所定义的类属原理可应用于其它实施方案,此不背离本发明的精神或范围。因此,权利要求书并不打算限于本文中所展示的实施方案,而是被赋予与本发明、本文中所揭示的原理及新颖特征相一致的最宽广范围。词语“示范性”在本文中专用于意指“充当实例、例子或图解说明”。在本文中描述为“示范性”的任一实施方案未必解释为比其它可能性或实施方案优选或有利。另外,所属领域的技术人员将容易了解,术语“上部”及“下部”有时为了便于描述各图而使用,且指示对应于图在经恰当定向的页面上的定向的相对位置,且可不反映如所实施的IMOD的恰当定向。
还可将在本说明书中在单独实施方案的背景中描述的特定特征以组合形式实施于单个实施方案中。相反地,还可将在单个实施方案的背景中描述的各种特征单独地或以任何适合子组合的形式实施于多个实施方案中。此外,虽然上文可将特征描述为以特定组合形式起作用且甚至最初如此主张,但在一些情形中,可从所主张的组合去除来自所述组合的一或多个特征,且所主张的组合可针对子组合或子组合的变化形式。
类似地,尽管在图式中以特定次序描绘操作,但所属领域的技术人员将容易认识到,无需以所展示的特定次序或以顺序次序来执行此类操作,或执行所有所图解说明的操作以实现合意的结果。此外,图式可以流程图的形式示意性地描绘一或多个实例性过程。然而,可将未描绘的其它操作并入于示意性地图解说明的实例性过程中。举例来说,可在所图解说明的操作中的任一者之前、之后、同时或之间执行一或多个额外操作。在特定情况下,多任务及并行处理可为有利的。此外,上文所描述的实施方案中的各种系统组件的分离不应被理解为需要在所有实施方案中进行此分离,而是应理解,大体来说,可将所描述的程序组件及系统共同集成于单个软件产品中或封装成多个软件产品。另外,其它实施方案在所附权利要求书的范围内。在一些情形中,可以不同次序执行权利要求书中所陈述的动作且其仍实现合意的结果。
Claims (20)
1.一种设备,其包括:
衬底;
第一机电系统EMS装置,其在所述衬底的表面上,所述第一EMS装置包含第一金属层及第二金属层;及
第一通孔结构,其在所述衬底的所述表面上,所述第一通孔结构包含所述第一金属层、所述第二金属层及第三金属层,在所述第一通孔结构的中心部分处,所述第二金属层安置于所述第一金属层上且所述第三金属层安置于所述第二金属层上,其中所述第一EMS装置的所述第一金属层耦合到所述第一通孔结构的所述第一金属层,且其中所述第一EMS装置的所述第一金属层与所述第一通孔结构的所述第一金属层为相同金属层。
2.根据权利要求1所述的设备,其中所述第一EMS装置包含第一像素装置。
3.根据权利要求2所述的设备,其进一步包括:
像素装置阵列,其中所述第一像素装置为所述像素装置阵列的一部分。
4.根据权利要求2或3所述的设备,其中所述第一像素装置包含干涉式调制器。
5.根据权利要求1到4中任一权利要求所述的设备,其中所述第一通孔结构的所述第一金属层、所述第二金属层及所述第三金属层在所述第一通孔结构的所述中心部分处彼此电接触。
6.根据权利要求1到5中任一权利要求所述的设备,其中所述第一通孔结构的所述中心部分具有实质上正方形形状。
7.根据权利要求1到6中任一权利要求所述的设备,其进一步包括:
一装置,其耦合到所述第一通孔结构的所述第一金属层,借此将所述装置耦合到所述第一EMS装置。
8.根据权利要求7所述的设备,其中所述装置包含薄膜晶体管装置。
9.根据权利要求1到8中任一权利要求所述的设备,其进一步包括:
多个电介质层,其在所述金属层之间在所述第一通孔结构的外围部分中,所述第一通孔结构的所述中心部分不包含所述第一通孔结构的所述外围部分。
10.根据权利要求1到9中任一权利要求所述的设备,其进一步包括:
多个通孔结构,其在所述衬底的所述表面上,所述多个通孔结构包含所述第一通孔结构及第二通孔结构,所述第二通孔结构包含所述第二金属层及所述第三金属层,所述第三金属层在所述第二通孔结构的中心部分处安置于所述第二金属层上。
11.根据权利要求10所述的设备,其中所述第一EMS装置的所述第二金属层耦合到所述第二通孔结构的所述第二金属层,且其中所述第一EMS装置的所述第二金属层与所述第二通孔结构的所述第二金属层为相同金属层。
12.根据权利要求10所述的设备,其中所述第二通孔结构的所述第二金属层与所述第三金属层在所述第二通孔结构的所述中心部分处彼此电接触。
13.根据权利要求1到12中任一权利要求所述的设备,其进一步包括:
显示器;
处理器,其经配置以与所述显示器通信,所述处理器经配置以处理图像数据;及
存储器装置,其经配置以与所述处理器通信。
14.根据权利要求13所述的设备,其进一步包括:
驱动器电路,其经配置以将至少一个信号发送到所述显示器;及
控制器,其经配置以将所述图像数据的至少一部分发送到所述驱动器电路。
15.根据权利要求13所述的设备,其进一步包括:
图像源模块,其经配置以将所述图像数据发送到所述处理器,其中所述图像源模块包含接收器、收发器及发射器中的至少一者。
16.根据权利要求13所述的设备,其进一步包括:
输入装置,其经配置以接收输入数据并将所述输入数据传递到所述处理器。
17.一种设备,其包括:
衬底;
第一机电系统EMS装置,其在所述衬底的表面上,所述第一EMS装置包含第一金属层及第二金属层;及
第一通孔结构,其在所述衬底的所述表面上,所述第一通孔结构包含所述第一金属层、所述第二金属层、第三金属层及第四金属层,在所述第一通孔结构的中心部分处,所述第二金属层安置于所述第一金属层上,所述第三金属层安置于所述第二金属层上,且所述第四金属层安置于所述第三金属层上,其中所述第一EMS装置的所述第一金属层耦合到所述第一通孔结构的所述第一金属层,且其中所述第一EMS装置的所述第一金属层与所述第一通孔结构的所述第一金属层为相同金属层。
18.根据权利要求17所述的设备,其中所述第一通孔结构的所述第一金属层、所述第二金属层、所述第三金属层及所述第四金属层在所述第一通孔结构的所述中心部分处彼此电接触。
19.根据权利要求17或18所述的设备,其进一步包括:
多个通孔结构,所述多个通孔结构包含所述第一通孔结构及第二通孔结构,所述第二通孔结构包含所述第二金属层、所述第三金属层及所述第四金属层,在所述第二通孔结构的中心部分处,所述第三金属层安置于所述第二金属层上且所述第四金属层安置于所述第三金属层上。
20.根据权利要求19所述的设备,其中所述第二通孔结构的所述第二金属层、所述第三金属层及所述第四金属层在所述第二通孔结构的所述中心部分处彼此电接触。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910414865.5A CN110228785A (zh) | 2011-10-20 | 2012-10-17 | 用于通孔结构的系统、方法及设备 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/278,080 | 2011-10-20 | ||
US13/278,080 US10131534B2 (en) | 2011-10-20 | 2011-10-20 | Stacked vias for vertical integration |
PCT/US2012/060648 WO2013059345A1 (en) | 2011-10-20 | 2012-10-17 | Stacked vias for vertical integration |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910414865.5A Division CN110228785A (zh) | 2011-10-20 | 2012-10-17 | 用于通孔结构的系统、方法及设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103974896A true CN103974896A (zh) | 2014-08-06 |
Family
ID=47138180
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910414865.5A Pending CN110228785A (zh) | 2011-10-20 | 2012-10-17 | 用于通孔结构的系统、方法及设备 |
CN201280059040.2A Pending CN103974896A (zh) | 2011-10-20 | 2012-10-17 | 用于垂直集成的堆叠式通孔 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910414865.5A Pending CN110228785A (zh) | 2011-10-20 | 2012-10-17 | 用于通孔结构的系统、方法及设备 |
Country Status (7)
Country | Link |
---|---|
US (1) | US10131534B2 (zh) |
EP (1) | EP2768767A1 (zh) |
JP (1) | JP2014534470A (zh) |
KR (1) | KR20140083042A (zh) |
CN (2) | CN110228785A (zh) |
IN (1) | IN2014CN02998A (zh) |
WO (1) | WO2013059345A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108231747A (zh) * | 2016-12-21 | 2018-06-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法、电子装置 |
TWI706233B (zh) * | 2018-07-18 | 2020-10-01 | 荷蘭商Asml荷蘭公司 | 用以判定關於藉由一微影程序形成之一基板上之一結構的一所關注特性之方法、圖案化器件、微影系統、及非暫時性電腦程式產品 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180123245A1 (en) * | 2016-10-28 | 2018-05-03 | Broadcom Corporation | Broadband antenna array for wireless communications |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5798283A (en) * | 1995-09-06 | 1998-08-25 | Sandia Corporation | Method for integrating microelectromechanical devices with electronic circuitry |
EP1695937A2 (en) * | 2005-02-25 | 2006-08-30 | Hitachi, Ltd. | Integrated micro electro-mechanical system and manufacturing method thereof |
CN101479781A (zh) * | 2006-06-29 | 2009-07-08 | 高通Mems科技公司 | 用于对显示器输入进行解多路复用的无源电路 |
CN101636344A (zh) * | 2007-03-21 | 2010-01-27 | 高通Mems科技公司 | 微机电系统腔涂层及方法 |
CN101728355A (zh) * | 2008-11-03 | 2010-06-09 | 巨擘科技股份有限公司 | 多层基板的导孔结构及其制造方法 |
CN101772467A (zh) * | 2007-08-07 | 2010-07-07 | 高通Mems科技公司 | 微机电系统装置及其互连 |
CN102001613A (zh) * | 2009-09-02 | 2011-04-06 | 原相科技股份有限公司 | 微电子装置及制造方法、微机电封装结构及封装方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5917645A (en) * | 1997-03-28 | 1999-06-29 | Daewoo Electronics Co., Ltd. | Thin film actuated mirror array in an optical projection system and method for manufacturing the same |
US6320244B1 (en) * | 1999-01-12 | 2001-11-20 | Agere Systems Guardian Corp. | Integrated circuit device having dual damascene capacitor |
US6562656B1 (en) | 2001-06-25 | 2003-05-13 | Thin Film Module, Inc. | Cavity down flip chip BGA |
US20030234415A1 (en) * | 2002-06-24 | 2003-12-25 | Hwey-Ching Chien | Scalable three-dimensional fringe capacitor with stacked via |
JP4289005B2 (ja) | 2003-04-30 | 2009-07-01 | 日本ビクター株式会社 | 多層プリント配線板 |
US20050041405A1 (en) | 2003-08-22 | 2005-02-24 | Intel Corporation | Stacked via structure that includes a skip via |
US7081647B2 (en) * | 2003-09-29 | 2006-07-25 | Matsushita Electric Industrial Co., Ltd. | Microelectromechanical system and method for fabricating the same |
JP4776197B2 (ja) | 2004-09-21 | 2011-09-21 | 日本特殊陶業株式会社 | 配線基板の検査装置 |
JP4608294B2 (ja) | 2004-11-30 | 2011-01-12 | 日亜化学工業株式会社 | 樹脂成形体及び表面実装型発光装置並びにそれらの製造方法 |
KR20080098692A (ko) * | 2005-11-02 | 2008-11-11 | 이비덴 가부시키가이샤 | 반도체 장치용 다층 프린트 배선판 및 그 제조 방법 |
TWI298608B (en) | 2006-05-19 | 2008-07-01 | Foxconn Advanced Tech Inc | Method for manufacturing stack via of hdi printed circuit board |
US20080029898A1 (en) | 2006-08-01 | 2008-02-07 | Farooq Mukta G | Via stack structures |
US8022896B2 (en) * | 2007-08-08 | 2011-09-20 | Qualcomm Mems Technologies, Inc. | ESD protection for MEMS display panels |
JP5016449B2 (ja) | 2007-11-13 | 2012-09-05 | ローム株式会社 | 半導体装置 |
JP5125531B2 (ja) | 2008-01-16 | 2013-01-23 | 富士通セミコンダクター株式会社 | 配線基板及び半導体装置 |
US8242593B2 (en) | 2008-01-27 | 2012-08-14 | International Business Machines Corporation | Clustered stacked vias for reliable electronic substrates |
US20090194861A1 (en) | 2008-02-04 | 2009-08-06 | Mathias Bonse | Hermetically-packaged devices, and methods for hermetically packaging at least one device at the wafer level |
JP5102726B2 (ja) * | 2008-09-08 | 2012-12-19 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法 |
CN102379037B (zh) * | 2009-03-30 | 2015-08-19 | 高通股份有限公司 | 使用顶部后钝化技术和底部结构技术的集成电路芯片 |
JP2010283189A (ja) | 2009-06-05 | 2010-12-16 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
TW201102340A (en) * | 2009-07-10 | 2011-01-16 | Nat Univ Tsing Hua | A method for fabricating a multilayer microstructure with balancing residual stress capability |
JP5134027B2 (ja) * | 2010-02-18 | 2013-01-30 | 北陸電気工業株式会社 | 圧電型三軸加速度センサ |
-
2011
- 2011-10-20 US US13/278,080 patent/US10131534B2/en active Active
-
2012
- 2012-10-17 IN IN2998CHN2014 patent/IN2014CN02998A/en unknown
- 2012-10-17 JP JP2014537185A patent/JP2014534470A/ja active Pending
- 2012-10-17 WO PCT/US2012/060648 patent/WO2013059345A1/en active Application Filing
- 2012-10-17 CN CN201910414865.5A patent/CN110228785A/zh active Pending
- 2012-10-17 KR KR1020147013565A patent/KR20140083042A/ko not_active Application Discontinuation
- 2012-10-17 EP EP12781228.7A patent/EP2768767A1/en not_active Withdrawn
- 2012-10-17 CN CN201280059040.2A patent/CN103974896A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5798283A (en) * | 1995-09-06 | 1998-08-25 | Sandia Corporation | Method for integrating microelectromechanical devices with electronic circuitry |
EP1695937A2 (en) * | 2005-02-25 | 2006-08-30 | Hitachi, Ltd. | Integrated micro electro-mechanical system and manufacturing method thereof |
CN101479781A (zh) * | 2006-06-29 | 2009-07-08 | 高通Mems科技公司 | 用于对显示器输入进行解多路复用的无源电路 |
CN101636344A (zh) * | 2007-03-21 | 2010-01-27 | 高通Mems科技公司 | 微机电系统腔涂层及方法 |
CN101772467A (zh) * | 2007-08-07 | 2010-07-07 | 高通Mems科技公司 | 微机电系统装置及其互连 |
CN101728355A (zh) * | 2008-11-03 | 2010-06-09 | 巨擘科技股份有限公司 | 多层基板的导孔结构及其制造方法 |
CN102001613A (zh) * | 2009-09-02 | 2011-04-06 | 原相科技股份有限公司 | 微电子装置及制造方法、微机电封装结构及封装方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108231747A (zh) * | 2016-12-21 | 2018-06-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法、电子装置 |
TWI706233B (zh) * | 2018-07-18 | 2020-10-01 | 荷蘭商Asml荷蘭公司 | 用以判定關於藉由一微影程序形成之一基板上之一結構的一所關注特性之方法、圖案化器件、微影系統、及非暫時性電腦程式產品 |
Also Published As
Publication number | Publication date |
---|---|
JP2014534470A (ja) | 2014-12-18 |
US20130100143A1 (en) | 2013-04-25 |
CN110228785A (zh) | 2019-09-13 |
KR20140083042A (ko) | 2014-07-03 |
IN2014CN02998A (zh) | 2015-07-03 |
WO2013059345A1 (en) | 2013-04-25 |
EP2768767A1 (en) | 2014-08-27 |
US10131534B2 (en) | 2018-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101688974B (zh) | 衬底上的集成干涉式调制器与太阳能电池 | |
CN103180761B (zh) | 用于imod显示器的电介质增强镜 | |
CN103733165A (zh) | 与显示数据更新集成的触摸感测 | |
CN103518180A (zh) | 用于集成电容式触摸装置的接线及外围 | |
CN102947875A (zh) | 用于选择显示模式的系统及方法 | |
CN103946771A (zh) | 用于电子装置的手势响应用户接口 | |
CN103534746A (zh) | 用于从单个电感器提供正电压及负电压的系统及方法 | |
CN102834761A (zh) | 机电装置的机械层及其形成方法 | |
CN103917912A (zh) | 用于机电系统反射式显示装置的匹配层薄膜 | |
CN104395812A (zh) | 薄膜开关装置与机电系统装置的集成 | |
CN103443688A (zh) | 用于显示设备的介电分隔件 | |
CN103765498A (zh) | 反射模式调制器的场序彩色架构 | |
CN103119639A (zh) | 对干涉式显示装置中的电荷中性电极的激活和校准 | |
CN104205389A (zh) | 高电容密度金属-绝缘体-金属电容器 | |
CN103250087A (zh) | 干涉式显示装置 | |
CN103827797A (zh) | 具有光遮蔽结构的电容性触摸传感器 | |
CN103959130A (zh) | 具有双吸收层的干涉调制器 | |
CN104040616A (zh) | 用于显示器的位移四元像素及其它像素马赛克 | |
CN104145202B (zh) | 机电系统装置 | |
CN104011785A (zh) | 用于驱动显示器的系统、装置和方法 | |
CN103842885A (zh) | 干涉式调制器的机械层及其制造方法 | |
CN103109315A (zh) | 对干涉式显示装置中的电荷中性电极的激活和校准 | |
CN101310206B (zh) | 具有设定和锁存电极的mems开关 | |
CN104024143A (zh) | 沿着导电线的侧壁间隔物 | |
CN103430080A (zh) | 用于线时间减少的方法及设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20161026 Address after: American California Applicant after: NUJIRA LTD. Address before: American California Applicant before: Qualcomm MEMS Technology Corp. |
|
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140806 |