CN104854706B - 薄膜晶体管及其制造方法和包括该薄膜晶体管的显示装置 - Google Patents

薄膜晶体管及其制造方法和包括该薄膜晶体管的显示装置 Download PDF

Info

Publication number
CN104854706B
CN104854706B CN201380065334.0A CN201380065334A CN104854706B CN 104854706 B CN104854706 B CN 104854706B CN 201380065334 A CN201380065334 A CN 201380065334A CN 104854706 B CN104854706 B CN 104854706B
Authority
CN
China
Prior art keywords
oxide semiconductor
conductive member
region
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380065334.0A
Other languages
English (en)
Other versions
CN104854706A (zh
Inventor
尹相天
曹旻求
权世烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN104854706A publication Critical patent/CN104854706A/zh
Application granted granted Critical
Publication of CN104854706B publication Critical patent/CN104854706B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/166—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect
    • G02F1/167—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect by electrophoresis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Abstract

提供了一种薄膜晶体管、制造该薄膜晶体管的方法以及包括该薄膜晶体管的显示装置。所述薄膜晶体管包括以共面构造形成在基板上的氧化物半导体层、栅极、源极和漏极。第一导电构件与所述氧化物半导体层直接接触，并且与所述源极直接接触。第二导电构件与所述氧化物半导体层直接接触，并且与所述漏极直接接触。所述第一导电构件和所述第二导电构件被布置为减小所述氧化物半导体层的沟道区与所述源极和所述漏极之间的电阻。

Description

薄膜晶体管及其制造方法和包括该薄膜晶体管的显示装置
相关申请的交叉引用
本申请要求于2012年12月12日提交的韩国专利申请No.10-2012-0144970的优先权和权益，该韩国专利申请的公开通过引用方式全部被并入本文。本申请还要求于2013年8月5日提交的韩国专利申请No.10-2013-0092414的优先权和权益，该韩国专利申请的公开通过引用方式全部被并入本文。
技术领域
本发明涉及使得能够提高使用氧化物半导体的具有共面结构的薄膜晶体管的元件特性的薄膜晶体管、制造该薄膜晶体管的方法以及包括该薄膜晶体管的显示装置。
背景技术
由于近来已经将许多注意力集中在信息显示器并且针对便携式电子装置的需求日益增加，关于轻重量和薄膜型显示装置以及大尺寸高分辨率显示装置的研究和商业化被广泛地进行。特别是，在这些各种显示装置当中，关于液晶显示器(LCD)和有机发光显示器(OLED)的研究被广泛地进行。
在LCD和OLED中，薄膜晶体管(TFT)被用作开关元件和/或驱动元件。取决于被用作有源层的材料，薄膜晶体管被分类为使用非晶硅的薄膜晶体管、使用多晶硅的薄膜晶体管或者使用氧化物半导体的薄膜晶体管。在使用多晶硅的薄膜晶体管的情况下，注入离子的工艺被执行以调节有源层的电阻。用于限定离子注入区的附加掩模可以被使用，并且增加了离子注入工艺，由此导致工艺方面的缺点。另一方面，在使用氧化物半导体的薄膜晶体管的情况下，电子迁移率与使用非晶硅的薄膜晶体管的电子迁移率相比增加，泄漏电流的量显著地低于使用非晶硅的薄膜晶体管和使用多晶硅的薄膜晶体管的泄漏电流的量，并且高可靠性测试条件被满足。此外，与使用多晶硅的薄膜晶体管相比，使用氧化物半导体的薄膜晶体管能够有利地确保阈值电压的分布均匀。
取决于有源层、栅极、源极和漏极的位置，使用氧化物半导体的薄膜晶体管可以被分类为具有反向交叠(inverted-staggered)结构的薄膜晶体管或者具有共面结构的薄膜晶体管。由于具有反向交叠结构的薄膜晶体管在栅极与源极和漏极之间具有高的寄生电容，因此难以将具有反向交叠结构的薄膜晶体管应用到高分辨率显示器。
本发明的发明人已经认识到由于在有源层与源极和漏极彼此接触的部分与具有共面结构的薄膜晶体管中的有源层的沟道区之间的数个微米的间隔而出现高电阻。为了解决该问题，本发明人已经制成具有改进的共面结构的薄膜晶体管。
发明内容
因此，本公开的一方面涉及一种改进的薄膜晶体管(TFT)，该TFT被构造有用于减小该TFT的氧化物半导体层的沟道区与电极(例如，源极和漏极)之间的电阻的一个或更多个导电构件。
在一个实施方式中，TFT包括以共面构造形成在基板上的氧化物半导体层、栅极、源极和漏极。所述TFT还包括第一导电构件和第二导电构件，所述第一导电构件和所述第二导电构件与所述氧化物半导体层直接接触。所述第一导电构件在所述氧化物半导体层的源区上与所述源极直接接触，而所述第二导电构件在所述氧化物半导体层的漏区上与所述漏极直接接触。所述第一导电构件和所述第二导电构件被布置为减小所述氧化物半导体层的沟道区与所述源极和所述漏极之间的电阻。
在一个实施方式中，绝缘构件可以形成在所述氧化物半导体层的所述沟道区上以及所述第一导电构件和所述第二导电构件之间。在该构造中，所述第一导电构件、所述绝缘构件和所述第二导电构件形成设置在所述氧化物半导体层上的单层。在一个实施方式中，所述氧化物半导体层的所述沟道区的表面特性与所述氧化物半导体层的所述源区和所述漏区的表面特性不同。另外，在一个实施方式中，所述单层由可氧化(oxidizable)导电材料形成，并且所述单层的一部分被氧化，使得被氧化的部分形成所述绝缘构件。所述第一导电构件和所述第二导电构件是所述单层的位于所述被氧化部分的相对端部处的未被氧化部分。所述单层中的所述绝缘构件的长度可以改变。在一个实施方式中，所述绝缘构件的横截面长度等于或大于所述栅极的横截面长度。因此，所述绝缘构件可以延伸超过交叠栅极，使得所述栅极被布置为不与所述第一导电构件和所述第二导电构件交叠。
在一个实施方式中，所述源极在第一接触区处与所述第一导电构件接触，并且所述第一导电构件朝着所述栅极远离所述第一接触区延伸。所述漏极在第二接触区处与所述第二导电构件接触，并且第二导电层朝着所述栅极远离所述第二接触构件延伸。在一个实施方式中，所述第一导电构件的最靠近所述栅极的端部与所述氧化物半导体层的所述沟道区分隔开。类似地，所述第二导电构件的最靠近所述栅极的端部与所述氧化物半导体层的所述沟道区分隔开。在一个实施方式中，所述氧化物半导体层在所述沟道区中的厚度小于或等于所述氧化物半导体层在所述源区和所述漏区中的厚度。在该构造中，所述第一导电构件和所述第二导电构件到所述氧化物半导体层的所述沟道区之间的空间可以由所述源区和所述漏区到所述氧化物半导体层的所述沟道区的高度的差来形成。在一个实施方式中，所述第一导电构件的最靠近所述栅极的端部与所述沟道区的第一端部垂直地对齐，而所述第二导电构件的最靠近所述栅极的端部与所述氧化物半导体层的所述沟道区的相对端部垂直地对齐。在一个实施方式中，所述第一导电构件和所述第二导电构件之间的距离等于或大于所述栅极的长度。
在另一实施方式中，所述第一导电构件与所述氧化物半导体层的一个端部侧表面接触，并且所述第二导电构件与所述氧化物半导体层的相对端部侧表面接触。所述第一导电构件和所述第二导电构件被设置在氧化物半导体的相对端部处，使得所述第一导电构件、所述氧化物半导体和所述第二导电构件被设置在相同的平面中。在一个实施方式中，所述第一导电构件和所述第二导电构件具有与所述氧化物半导体层的厚度相同的厚度。在其它实施方式中，取决于所述栅极和所述导电构件之间的期望距离，所述第一导电构件和所述第二导电构件的厚度可以小于所述氧化物半导体层的厚度。另外，在一个实施方式中，所述第一导电构件和所述第二导电构件之间的距离可以等于或大于所述栅极的长度，使得所述第一导电构件和所述第二导电构件的朝着所述氧化物半导体的各个端部与所述栅极的相对端部垂直地对齐。
本公开的另一方面涉及一种具有辅助构件的基于氧化物半导体的薄膜晶体管，所述辅助构件被设置在所述氧化物半导体层上，以减小所述TFT的所述氧化物半导体层的沟道区与电极(例如，源极和漏极)之间的电阻。
在一个实施方式中，TFT包括以共面晶体管构造形成在基板上的氧化物半导体层、栅极、源极和漏极。所述TFT还包括直接设置在所述氧化物半导体层上的辅助构件。所述辅助构件包括在至少第一导电部分和第二导电部分之间的被氧化部分。所述第一导电部分与所述源极接触，而所述第二导电部分与所述漏极接触。设置在所述第一导电部分和所述第二导电部分之间的所述被氧化部分具有比所述第一导电部分和所述第二导电部分的导电率低的导电率。在一个实施方式中，所述辅助构件的所述被氧化部分的至少一些部分被构造成与所述栅极交叠。在一个实施方式中，所述辅助构件中的所述被氧化部分的长度等于或大于所述栅极的长度。所述辅助构件的厚度可以为大约
Figure BDA0000737082600000041
至大约
Figure BDA0000737082600000042
本公开的一方面还涉及一种使用被构造有一个或更多个导电构件的共面薄膜晶体管的显示装置，该一个或更多个导电构件用于减小TFT的氧化物半导体层的沟道区与电极(例如，源极和漏极)之间的电阻。
在一个实施方式中，一种显示装置包括基板、共面薄膜晶体管和显示元件。所述共面薄膜晶体管包括以共面晶体管构造形成在所述基板上的氧化物半导体层、栅极、源极和漏极。第一导电构件与所述氧化物半导体层以及所述源极直接接触，用作所述源极的延伸。类似地，所述第二导电构件与所述氧化物半导体层以及所述漏极直接接触，由此用作所述漏极的延伸。还包括在所述显示装置中的是显示元件，所述显示元件在操作上连接到所述共面薄膜晶体管。在一个实施方式中，所述显示元件是具有阳极、阴极以及插置在所述阳极和所述阴极之间的有机发光层的有机发光元件。所述阳极电连接到所述共面薄膜晶体管。在另一实施方式中，所述显示元件是包括像素电极、公共电极和液晶层的液晶显示器。在本实施方式中，所述像素电极电连接到所述共面薄膜晶体管。在另一实施方式中，所述显示元件包括第一电极、第二电极以及插置在所述第一电极和所述第二电极之间的光学介质层。所述光学介质层包括流体以及分散在所述流体中的带电颗粒。所述带电颗粒可以具有各种颜色和光学特性(例如，吸收、反射、散射等)。所述第一电极和所述第二电极中的至少一个电连接到所述共面薄膜晶体管，以控制所述带电颗粒的运动。
然而，本公开的又一方面涉及一种制造具有用于减小TFT的氧化物半导体层的沟道区与电极(例如，源极和漏极)之间的电阻的一个或更多个导电构件的薄膜晶体管的方法。
在一个实施方式中，所述方法包括以下步骤：在基板上形成氧化物半导体层；形成第一导电构件和第二导电构件，所述第一导电构件和所述第二导电构件与所述氧化物半导体层接触；以及关于所述氧化物半导体层以共面晶体管构造形成栅极、源极和漏极。所述源极被形成为与所述第一导电构件直接接触，并且所述漏极被形成为与所述第二导电构件直接接触。
在一个实施方式中，所述第一导电构件和所述第二导电构件通过使形成在所述氧化物半导体层上的可氧化导电层的一部分氧化而形成。通过使所述可氧化导电层的一部分氧化，绝缘构件被形成在所述氧化物半导体层的沟道区上，并且所述绝缘构件使所述氧化物半导体层的源区上的所述第一导电构件与漏区上的所述第二导电构件分离。
在一个实施方式中，所述第一导电构件和所述第二导电构件通过蚀刻导电层的一部分而形成，使得所述氧化物半导体层的源区上的所述第一导电构件和漏区上的所述第二导电构件彼此分隔开。
在一个实施方式中，所述第一导电构件和所述第二导电构件通过形成与所述氧化物半导体层的一个端部侧表面接触的所述第一导电构件以及形成与所述氧化物半导体层的相对端部侧表面接触的所述第二导电构件而形成。
本发明的附加特征将在以下描述中进行阐述，并且部分地将从所述描述而显而易见，或者可以通过本发明的实践而得知。
要理解的是，本发明的以上简要描述和以下详细描述二者是示例性和说明性的，并且旨在提供对要求保护的本发明的进一步说明。
附图说明
通过参照附图详细地描述本发明的示例性实施方式，本发明的以上和其它目的、特征和优点对于本领域普通技术人员而言将变得更加显而易见，附图中：
图1a是例示了根据本发明的实施方式的薄膜晶体管的平面图；
图1b是沿着图1a的线Ib-Ib'截取的例示了薄膜晶体管的横截面图；
图2a是例示了根据本发明的另一实施方式的薄膜晶体管的平面图；
图2b是沿着图2a的线IIb-IIb'截取的例示了薄膜晶体管的横截面图；
图3a是例示了根据本发明的又一实施方式的薄膜晶体管的平面图；
图3b是沿着图3a的线IIIb-IIIb'截取的例示了薄膜晶体管的横截面图；
图4a至图4c是例示了根据本发明的各种实施方式的薄膜晶体管的横截面图；
图5是例示了可以根据本发明的各种实施方式被应用有薄膜晶体管的显示装置的示意图；
图6是例示了根据本发明的一个实施方式的制造薄膜晶体管的方法的流程图；
图7a至图7f是例示了根据本发明的一个实施方式的制造薄膜晶体管的方法的相应工艺的横截面图；
图8a至图8g是例示了根据本发明的另一实施方式的制造薄膜晶体管的方法的相应工艺的横截面图；
图9a至图9d是例示了根据本发明的又一实施方式的制造薄膜晶体管的方法的相应工艺的横截面图；以及
图10是例示了根据本发明的另一实施方式的制造薄膜晶体管的方法的流程图。
具体实施方式
以下将参照附图详细地描述本发明的示例性实施方式。尽管本发明与其示例性实施方式结合地被示出并描述，然而对于本领域技术人员而言将显而易见的是，可以在不脱离本发明的范围的情况下做出各种修改。
形成在另一元件或层“上”的元件或层包括元件被直接地形成在另一元件上的情况以及元件利用形成于其间的附加元件或层而形成在另一元件上的情况。
尽管术语第一、第二等可以被用于描述各种元件，然而应当理解的是，这些元件不受这些术语限制。这些术语仅被用来将一个元件与另一元件区分。例如，在不脱离示例性实施方式的范围的情况下，第一元件可以被称为第二元件，并且，类似地，第二元件可以被称为第一元件。
在本说明书中，相同的数字在附图的整个描述中指代相同的元件。
附图中所示的相应元件的尺寸和厚度为描述的方便起见被示出，并且不旨在限制本发明的范围。
在本说明书中，一种具有顶部发射模式的有机发光显示装置是指这样的有机发光显示装置：在该有机发光显示装置中，从有机发光二极管发射的光从有机发光显示装置的上部辐射。也就是说，具有顶部发射模式的有机发光显示装置是指这样的有机发光显示装置：在该有机发光显示装置中，从有机发光二极管发射的光在其中形成有薄膜晶体管以驱动该有机发光显示装置的基板的顶表面的方向上辐射。在本说明书中，具有底部发射模式的有机发光显示装置是指这样的有机发光显示装置：在该有机发光显示装置中，从有机发光二极管发射的光从该有机发光显示装置的下部辐射。也就是说，具有底部发射模式的有机发光显示装置是指这样的有机发光显示装置：在该有机发光显示装置中，从有机发光二极管发射的光在其中形成有薄膜晶体管以驱动该有机发光显示装置的基板的底表面的方向上辐射。在本说明书中，具有双发射模式的有机发光显示装置是指这样的有机发光显示装置：在该有机发光显示装置中，从有机发光二极管发射的光从该有机发光显示装置的上部和下部辐射。在本说明书中，在具有顶部发射模式、底部发射模式和双发射模式的有机发光显示装置中，薄膜晶体管、阳极和阴极被设置为优化各种发射模式的构造，由此在不干扰发光元件的发射方向的情况下以最佳方式设置薄膜晶体管。
在本说明书中，柔性显示装置是指赋有柔性的显示装置，并且可以被用于具有与可弯曲显示装置、可卷曲显示装置、不易破损显示装置或可折叠显示装置的含义相同的含义。在本说明书中，柔性有机发光显示装置是各种柔性显示器装置的一个示例。
在本说明书中，透明显示装置是指这样的透明显示装置，即，该透明显示装置是由用户观看的显示装置的屏幕的至少一部分。在本说明书中，透明显示装置的透明性是指用户至少辨识出显示装置后面的物体的透明程度。在本说明书中，透明显示装置包括显示区域和非显示区域。显示区域是显示图像的区域，非显示区域是不显示图像的区域，诸如边框区域。为了使显示区域的透射率最大化，透明显示装置被构造为在非显示区域而不是显示区域下设置不透明组件，诸如电池、印刷电路板(PCB)和金属框架。在本说明书中，透明显示装置是指这样的透明显示装置，即，该透明显示装置的透射率例如等于或大于至少20％。在本说明书中，术语“透射率”意指通过将除了入射在透明显示装置的透射区域上并且反射在透明显示装置的相应层之间的界面上的光之外的、通过透明显示装置的光的强度除以整个入射光的强度而获得的值。
在本说明书中，透明显示装置的前表面和后表面基于从透明显示装置发射的光来限定。在本说明书中，透明显示装置的前表面意指发射来自透明显示装置的光的表面，透明显示装置的后表面意指与发射来自透明显示装置的光的表面相对的表面。
本发明的各种示例性实施方式的特征可以被部分地或全部地限制或者彼此组合，并且使用如对于本领域技术人员而言显而易见的各种方法来在技术上接合和驱动，并且这些示例性实施方式可以单独地或以组合方式被独立地实践。
在下文中，将参照附图进一步详细地描述本发明的各种示例性实施方式。
图1a是例示了根据本发明的一个实施方式的薄膜晶体管的平面图。图1b是沿着图1a的线Ib-Ib'截取的例示了薄膜晶体管的横截面图。参照图1a和图1b，薄膜晶体管100包括基板110、氧化物半导体层120、导电层130、第一绝缘层150、栅极160、第二绝缘层170、源极181和漏极182。
基板110是用于支承可以被形成在基板110上的各种元件的构件。基板110可以被称为支承基板、下基板、薄膜晶体管、支承构件、下支承构件等。基板110可以由绝缘材料(诸如玻璃或塑料)形成。然而，基板不限于此，并且可以由各种材料形成。
取决于使用薄膜晶体管100的各种应用，基板110可以由各种材料形成。例如，当薄膜晶体管100被用在柔性显示装置中时，基板110可以由软绝缘材料形成。在这种情况下，可用的软绝缘材料可以包括聚酰亚胺(PI)、聚醚酰亚胺(PEI)、聚乙烯对苯二甲酸酯(PET)、聚碳酸酯(PC)、聚苯乙烯(PS)、苯乙烯丙烯腈共聚物(SAN)、硅-丙烯酸类树脂等。此外，当薄膜晶体管100被用在透明显示装置中时，基板110可以是由透明绝缘材料形成的。
氧化物半导体层120被形成在基板110上作为薄膜晶体管100的有源层。当氧化物半导体层120被形成为层状时，氧化物半导体层120可以被称为氧化物半导体层120。氧化物半导体层120可以包括第一区域121、第二区域122和第三区域123，并且第一区域121、第二区域122和第三区域123可以分别被称为源区、漏区以及设置在源区与漏区之间的沟道区。为了描述的方便，在图1a和图1b中示出了氧化物半导体120被划分为沟道区、源区和漏区。然而，氧化物半导体120不必限于图1a和图1b中所示的沟道区、源区和漏区。
氧化物半导体120可以由各种金属氧化物形成。例如，作为氧化物半导体120的构成材料，可以使用四组分金属氧化物(诸如基于InSnGaZnO的材料)、三组分金属氧化物(诸如基于InGaZnO的材料、基于InSnZnO的材料、基于InAlZnO的材料、基于InHfZnO的材料、基于SnGaZnO的材料、基于AlGaZnO的材料或基于SnAlZnO的材料)、双组分金属氧化物(诸如基于InZnO的材料、基于SnZnO的材料、基于AlZnO的材料、基于ZnMgO的材料、基于SnMgO的材料、基于InMgO的材料或基于InGaO的材料)、基于InO的材料、基于SnO的材料、基于ZnO的材料等。包括在氧化物半导体120的各种列出的材料中的各种元素的组成比不被特别地限制，并且可以进行各种调节。此外，氧化物半导体120的厚度不被特别地限制，并且可以进行各种调节。氧化物半导体120可以被形成为具有范围从大约
Figure BDA0000737082600000091
至大约
Figure BDA0000737082600000092
的厚度。
薄膜晶体管100通过构成薄膜晶体管100的各种元件的形状而形成为各种形状。例如，图1a中示出了构成有源层的氧化物半导体120被形成为条形的薄膜晶体管100，并且存在构成有源层的氧化物半导体被形成为U形的薄膜晶体管。虽然在本文中的附图中未被示出，然而薄膜晶体管可以通过有源层、漏极和源极的形状而形成为各种形状。
导电层130被形成在氧化物半导体120上以电连接到氧化物半导体120。导电层130可以被称为导电构件或导电膜。由于导电层130电连接氧化物半导体120以及源极181和漏极182，因此该导电层130可以被称为辅助层或连接构件。导电层130的部分(即131、132)也可以被称为导电构件。
导电层130被形成在氧化物半导体120上。导电层130可以包括形成在氧化物半导体120的第一区域121上的第一导电层131以及形成在氧化物半导体120的第二区域122上的第二导电层132。第一导电层131和第二导电层132可以由相同的材料形成，但是彼此不直接接触。
导电层130电连接到氧化物半导体120，并且与随后将被描述的源极181和漏极182接触，由此减小了氧化物半导体120的沟道区与源极181和漏极182之间的电阻。随后将更详细地描述通过导电层130来减小氧化物半导体120的沟道区与源极181和漏极182之间的电阻。
导电层130可以包括导电材料。例如，各种导电金属(诸如铝、钛等)可以被用作导电层130。导电层130的导电材料不限于金属，并且可以是电子迁移率比氧化物半导体层120的材料的电子迁移率高的材料。
溅射工艺可以被用于在基板110上或在氧化物半导体120上形成导电层130。取决于薄膜晶体管100的用途和工艺要求，导电层130的厚度可以被不同地确定。当导电层130被形成有大的厚度时，导电层130的导电性可以增强。在这种情况下，当导电层130被形成有过大的厚度时，导电层130和栅极160之间的距离可以减小以导致泄漏电流发生。此外，当导电层130的厚度被形成为较大时，制造导电层130的工艺所需的时间过度增加。因此，导电层130的厚度可以考虑到薄膜晶体管的性能、设计结构、工艺要求等而被适当地确定。
导电层130可以包括可氧化导电材料。例如，各种可氧化金属(诸如铝、钛等)可以被形成有适当的厚度。
使第一导电层131与第二导电层132绝缘的第三绝缘层140可以被形成在氧化物半导体120的第三区域123上面以及氧化物半导体120的第一区域121和第二区域122上面。第三绝缘层140的一侧被形成在氧化物半导体120的第一区域121上，并且第三绝缘层140的另一侧被形成在氧化物半导体120的第二区域122上。第三绝缘层140的一侧和另一侧可以是彼此相对的横向部分。
第三绝缘层140是金属氧化物，并且可以是构成导电层130的可氧化导电材料的氧化物。如上所述，构成导电层130的第一导电层131和第二导电层132可以由相同的材料形成，并且可以按照相同的工艺形成。因此，为了不使第一导电层131和第二导电层132彼此直接接触，针对第一导电层131和第二导电层132之间的区域需要附加的工艺。在根据本发明的实施方式的薄膜晶体管中，第一导电层131和第二导电层132之间的部分(即，与第三区域123对应的可氧化导电材料)被氧化以使第一导电层131与第二导电层132绝缘。形成第三绝缘层140的特定工艺将随后更详细地描述。
如上所述，由于第三绝缘层140通过使构成导电层130的可氧化导电材料氧化而形成，因此当导电层130的厚度过大时，形成在氧化物半导体120的第三区域123上的可氧化导电材料的氧化工艺时间过度增加。因此，导电层130优选地具有适合于氧化的厚度(例如，范围从大约
Figure BDA0000737082600000101
至大约
Figure BDA0000737082600000102
的厚度)。
第一绝缘层150被形成在氧化物半导体120、导电层130和第三绝缘层140上。第一绝缘层150使氧化物半导体120和导电层130与栅极160绝缘。第一绝缘层150可以因此被称为栅绝缘膜。第一绝缘层150可以由硅氧化物膜、硅氮化物膜或其层叠层形成。然而，第一绝缘层不限于此，并且可以由各种材料形成。
第一绝缘层150可以被形成在包括氧化物半导体120、导电层130和第三绝缘层140在内的基板110的整个表面上。然而，由于第一绝缘层150仅必须使氧化物半导体120和导电层130与栅极160绝缘，因此第一绝缘层150可以被形成在氧化物半导体120和导电层130上，并且特别地，可以被形成在氧化物半导体120的第三区域123上。当第一绝缘层150被形成在基板110的整个表面上时，第一绝缘层150可以被形成为具有使设置在氧化物半导体120上面的导电层130的一些区域暴露的接触孔，并且该接触孔可以使形成在氧化物半导体120的源区上的第一导电层131的一些区域以及形成在氧化物半导体120的漏区上的第二导电层132的一些区域暴露。第一绝缘层150的厚度需要足够大，以使栅极160与氧化物半导体120绝缘。例如，第一绝缘层可以被形成有大约
Figure BDA0000737082600000111
的厚度。然而，第一绝缘层不限于此。
由于第三绝缘层140被形成在氧化物半导体120的第三区域123中，因此第三绝缘层140可以至少部分地与栅极160交叠。第三绝缘层140可以因此与第一绝缘层150一起用作双绝缘层。由于该双层绝缘层的厚度对应于第一绝缘层150的厚度和第三绝缘层140的厚度的和，因此氧化物半导体120和栅极160之间的绝缘特性可以增强。如上所述，由金属氧化物形成的第三绝缘层140与第一绝缘层150一起可以增强氧化物半导体120和栅极160之间的绝缘特性，由此减少了泄漏电流的发生。
栅极160被形成在第一绝缘层150上。栅极160从栅极互连161被分支，并且将经由栅极互连161传送的驱动信号传送到薄膜晶体管100。栅极160可以至少部分地与氧化物半导体120交叠，并且特别地，可以与作为氧化物半导体120的沟道区的第三区域123交叠。栅极160可以由以下项中的任一种形成：Mo、Al、Cr、Au、Ti、Ni、Nd和Cu、或其合金。然而，栅极不限于此，并且可以由各种材料形成。此外，栅极160可以由从由Mo、Al、Cr、Au、Ti、Ni、Nd和Cu组成的组中选择的任一种形成，或者可以是由其合金形成的多层。
第二绝缘层170被形成在包括栅极160的基板110的整个表面上。第二绝缘层170可以被称为层间绝缘膜。第二绝缘层170可以由与第一绝缘层150的材料相同的材料形成，并且可以由硅氧化物、硅氮化物或其层叠层形成。然而，第二绝缘层170不限于此，并且可以由各种材料形成。第二绝缘层170可以被形成为具有使导电层130的一些区域暴露的接触孔，并且该接触孔可以使形成在氧化物半导体120的源区上的第一导电层131的一些区域以及形成在氧化物半导体120的漏区上的第二导电层132的一些区域暴露。
接触孔可以被形成在第一绝缘层150和第二绝缘层170中的至少一个绝缘层中。接触孔可以使第一导电层131的部分区域和第二导电层132的部分区域暴露，使得源极181和漏极182分别与第一导电层131和第二导电层132接触。如上所述，第一绝缘层150是栅绝缘层，并且可以被形成在设置有栅极160的氧化物半导体120的第三区域123上。当第一绝缘层150被形成在氧化物半导体120的第三区域123上时，接触孔可以不被形成在绝缘层150中，并且可以被形成在第二绝缘层170中。此外，当第一绝缘层150被形成以覆盖基板110的整个表面时，接触孔可以被形成在第一绝缘层150和第二绝缘层170二者中。
源极181和漏极182被形成在第二绝缘层170上。电极181从数据互连189被分支，并且将经由数据互连189传送的数据信号传送到薄膜晶体管100。源极181和漏极182可以经由形成在第一绝缘层150和/或第二绝缘层170中的接触孔分别与形成在氧化物半导体120上的第一导电层131和第二导电层132接触。结果，源极181可以与位于氧化物半导体120的第一区域121中的第一导电层131接触，以电连接到氧化物半导体120的第一区域121，并且漏极182可以与位于氧化物半导体120的第二区域122中的第二导电层132接触，以电连接到氧化物半导体120的第二区域122。源极181和漏极182可以由以下项中的任一种形成：Mo、Al、Cr、Au、Ti、Ni、Nd和Cu、或其合金。然而，源极和漏极不限于此，可以由各种材料形成。另外，源极181和漏极182可以由从由Mo、Al、Cr、Au、Ti、Ni、Nd和Cu组成的组中选择的任一种形成，或者可以是由其合金形成的多层。
源极181和漏极182分别与第一导电层131和第二导电层132接触，由此减小了氧化物半导体120的沟道区与源极181和漏极182之间的电阻。当薄膜晶体管100被驱动时，电子在源极181与氧化物半导体120的沟道区之间以及在漏极182与氧化物半导体120的沟道区之间移动，并且当有电子移动的区域的电阻更小时，薄膜晶体管100的特性增强。源极181与氧化物半导体120的沟道区之间的电子移动距离对应于源极181的端部183与氧化物半导体120的沟道区的源极侧端部124之间的距离。当不使用导电层130时，源极181与氧化物半导体120直接接触，并且电子必须通过氧化物半导体120行进长距离，以便从源极181移动到氧化物半导体120的沟道区。然而，根据本发明的实施方式的薄膜晶体管100中的导电层130，源极181与氧化物半导体120的沟道区之间的空间现在包括第一导电层131以及栅极氧化物120的一部分两者。这是因为第一导电层131从源极181与第一导电层131接触的接触区朝着栅极160延伸离开，由此填充源极181和沟道区123之间的空间的一部分。结果，电子仅需要移动经过位于第一导电层131的端部133和氧化物半导体120的沟道区的源极侧端部124之间的栅极氧化物120的短部分。因此，因为电子在氧化物半导体120上移动的距离与不使用导电层130的情况相比变短，所以源极181和氧化物半导体120的沟道区之间的电阻可以相对地减小，并且薄膜晶体管100的特性也可以增强。此外，当使用导电层130时，由于漏极182和氧化物半导体120的沟道区之间的电阻出于参照源极181描述的原因相同的原因而相对地减小，因此薄膜晶体管100的特性也可以增强。
虽然在图1b中示出了第一导电层131的与源极181接触并且朝向氧化物半导体120的沟道区的端部133和氧化物半导体120的沟道区的源极侧端部124彼此分隔开，但是氧化物半导体120的沟道区和第三绝缘层140可以彼此完全交叠，使得第一导电层131的与源极181接触并且朝向氧化物半导体120的沟道区的端部133可以等同于氧化物半导体120的沟道区的源极侧端部124。在这种情况下，由于第一导电层131的与源极181接触并且朝向氧化物半导体120的沟道区的端部133与氧化物半导体120的沟道区以及有电子移动的空间接触，并且源极181与氧化物半导体的120的沟道区之间的空间对应于完全导电的第一导电层131，因此源极181和氧化物半导体120的沟道区之间的电阻可以相对地减小，并且薄膜晶体管100的特性也可以增强。此外，在图1b中示出了第二导电层132的与漏极182接触并且朝向氧化物半导体120的沟道区的端部134和氧化物半导体120的沟道区的漏极侧端部125彼此分隔开。然而，第二导电层132的与漏极182接触并且朝向氧化物半导体120的沟道区的端部134可以与氧化物半导体120的沟道区接触，因此漏极182和氧化物半导体120的沟道区之间的电阻可以因此被相对地减小，并且薄膜晶体管100的特性也可以增强。
从第一导电层131的与源极181接触并且朝向氧化物半导体120的沟道区的端部133到氧化物半导体120的沟道区的源极侧端部124的距离d1可以等于或小于接触距离。此外，从第二导电层132的与漏极182接触并且朝向氧化物半导体120的沟道区的端部134到氧化物半导体120的沟道区的漏极侧端部125的距离d2也可以等于或小于接触距离。如本文中使用的接触距离是针对薄膜晶体管100的正常驱动的距离，并且指示氧化物半导体120中的、电子能够在导电层130和氧化物半导体120的沟道区之间移动的最短距离。例如，接触距离可以被限定为大约
Figure BDA0000737082600000131
或更小。
薄膜晶体管可以根据有源层、栅极、源极和漏极的位置而被分类为反向交叠结构或共面结构。共面结构的薄膜晶体管是具有这种结构的薄膜晶体管：在该结构中，不仅源极和漏极而且栅极被定位在有源层上面，并且源极、漏极和栅极中的全部因此被定位在同一侧，有源层在其间作为参考，并且共面结构的薄膜晶体管可以被称为顶栅薄膜晶体管。反向交叠结构的薄膜晶体管是具有这种结构的薄膜晶体管：在该结构中，源极和漏极被定位在有源层上面，栅极被定位在有源层下面，并且源极和漏极被定位在栅极的相对侧，有源层在其间作为参考，并且反向交叠结构的薄膜晶体管可以被称为底栅薄膜晶体管。在具有反向交叠结构的薄膜晶体管的情况下，栅极与源极和漏极之间的寄生电容显著地高，因此难以将具有反向交叠结构的薄膜晶体管应用到高分辨率显示器。然而，在具有共面结构的薄膜晶体管(诸如根据本发明的实施方式的薄膜晶体管)的情况下，栅极与源极和漏极之间的寄生电容相对低，因此能够将具有共面结构的薄膜晶体管容易地应用到高分辨率显示器。本文中假定薄膜晶体管是具有共面结构的薄膜晶体管。
图2a是例示了根据本发明的另一实施方式的薄膜晶体管的平面图。图2b是沿着图2a的线IIb-IIb'截取的例示了薄膜晶体管的横截面图。由于基板210、第一绝缘层250、栅极260、栅极互连261、第二绝缘层270、源极281、漏极282和数据互连289与图1a和图1b的基板110、第一绝缘层150、栅极160、栅极互连161、第二绝缘层170、源极181、漏极182和数据互连189大致相同，因此其重复描述将被省略。
导电层230被形成在氧化物半导体层220上面。导电层230可以包括形成在氧化物半导体220的第一区域221上的第一导电层231以及形成在氧化物半导体220的第二区域222上的第二导电层232。第一导电层231和第二导电层232可以由相同的材料形成，但是彼此被电隔离。
导电层230电连接到氧化物半导体220，并且与源极281和漏极282接触，以减小氧化物半导体220与源极281和漏极282之间的电阻。
导电层230可以包括透明导电材料，并且可以包括具有与氧化物半导体220的蚀刻特性大致相似的蚀刻特性的材料。可以被包括在导电层230中的透明导电材料可以包括例如透明导电氧化物(TCO)，特别是，铟锡氧化物(ITO)、铟锌氧化物(IZO)等。
第一导电层231和第二导电层232可以通过蚀刻导电层230而形成。当形成在氧化物半导体220的第三区域223上的导电层230在透明导电材料被形成在氧化物半导体220的整个表面上之后被蚀刻时，导电层230的第一导电层231和第二导电层232可以彼此不直接接触。形成第一导电层231和第二导电层232的特定工艺将被随后描述。
氧化物半导体220在第三区域223中的高度h3可以等于或小于氧化物半导体220在第一区域221中的高度h1和在第二区域222中的高度h2。如上所述，形成在氧化物半导体220的第三区域223上的导电层230可以被蚀刻，以便使第一导电层231与第二导电层232电隔离。然而，由于构成氧化物半导体220和导电层230的材料的蚀刻特性彼此大致相似，因此准确地去除仅导电层230直到导电层230和氧化物半导体220之间的边界表面是极其困难的工艺。氧化物半导体220在第三区域223中的高度h3可以因此等于或小于氧化物半导体220在第一区域221中的高度h1和在第二区域222中的高度h2。
氧化物半导体220的第三区域223的表面特性可以不同于氧化物半导体220的第一区域221和第二区域222的表面特性。氧化物半导体220的第一区域221和第二区域222对应于在氧化物半导体220被形成之后形成有导电层230的区域。因此，氧化物半导体220的第一区域221和第二区域222的表面(即，氧化物半导体220的第一区域221和第二区域222的上表面)是不被施加蚀刻工艺的表面。氧化物半导体220的第三区域223是在氧化物半导体220被形成并且导电层230被形成之后去除了导电层230的区域。因此，氧化物半导体220的第三区域223的表面(即，氧化物半导体220的第三区域223的上表面)是被施加了蚀刻工艺的表面。氧化物半导体220的第三区域223的表面特性可以因此在粗糙度、分子或原子结合力、分子组成比等方面不同于氧化物半导体220的第一区域221和第二区域222的表面特性。
源极281和漏极282分别与第一导电层231和第二导电层232接触，由此减小了氧化物半导体220的沟道区与源极281和漏极282之间的电阻。当薄膜晶体管200被驱动时，源极281与氧化物半导体220的沟道区之间的电子以及漏极282与氧化物半导体220的沟道区之间的电子移动，并且当有电子移动的区域的电阻更小时，薄膜晶体管200的特性增强。源极281与氧化物半导体220的沟道区之间的距离(即，电子移动距离)对应于源极281的端部283与氧化物半导体220的沟道区的源极侧端部224之间的距离。当导电层230不被使用时，源极281与氧化物半导体220直接接触，并且电子必须通过氧化物半导体220行进长距离，以从源极281移动到氧化物半导体220的沟道区。然而，当导电层230如在根据本发明的实施方式的薄膜晶体管200中被使用时，源极281与氧化物半导体220的沟道区之间的空间现在包括第一导电层231以及栅极氧化物220的一部分这两者。结果，电子仅需要移动经过栅极氧化物220的位于第一导电层231的端部233和氧化物半导体220的沟道区的源极侧端部224之间的短部分。因此，因为电子在氧化物半导体220上移动的距离与不使用导电层230的情况相比变短，所以源极281和氧化物半导体220的沟道区之间的电阻可以相对地减小，并且薄膜晶体管200的特性也可以增强。此外，当使用导电层230时，由于漏极282和氧化物半导体220的沟道区之间的电阻出于参照源极281描述的原因相同的原因而相对地减小，因此薄膜晶体管200的特性也可以增强。
从第一导电层231的与源极281接触并且朝向氧化物半导体220的沟道区的端部233到氧化物半导体220的沟道区的源极侧端部224的距离d1可以等于或小于接触距离。此外，从第二导电层232的与漏极282接触并且朝向氧化物半导体220的沟道区的端部234到氧化物半导体220的沟道区的漏极侧端部225的距离d2也可以等于或小于接触距离。距离d1可以为零，使得第一导电层231的端部233与沟道区的端部224对齐。距离d2可以类似地为零，使得第二导电层232的端部234与沟道区的端部225对齐。
图3a是例示了根据本发明的又一实施方式的薄膜晶体管的平面图。图3b是沿着图3a的线IIIb-IIIb'截取的例示了薄膜晶体管的横截面图。由于基板310、氧化物半导体320、第一绝缘层350、栅极360、第二绝缘层370、源极381、漏极382、栅极互连361和数据互连389与图1a和图1b的基板110、氧化物半导体120、导电层130、第一绝缘层150、栅极160、第二绝缘层170、源极181、漏极182、栅极互连161和数据互连189大致相同，因此其重复描述将被省略。
导电层330被形成在氧化物半导体320的一侧处，以电连接到氧化物半导体320。导电层330可以被称为导电构件或导电膜。由于导电层330将氧化物半导体320电连接到随后将被描述的源极381和漏极382，因此导电层330也可以被称为辅助层或连接构件。
导电层330被形成在氧化物半导体320的侧表面处。导电层330可以包括形成在氧化物半导体320的一侧处的第一导电层331以及形成在氧化物半导体320的另一侧上的第二导电层332。第一导电层331和第二导电层332可以由相同的材料形成在相同的平面上，但是彼此不直接接触。虽然氧化物半导体320的一侧和另一侧在图3b中以矩形形状被示出，但是所述一侧和所述另一侧在其它实施方式中可以侧向地倾斜。
导电层330可以包括导电材料，并且可以包括例如各种可氧化金属(诸如Al或Ti)以及透明导电材料(诸如ITO或IZO)。
导电层330的高度可以大致等于或小于氧化物半导体320的高度。导电层330的高度不被特别地限制。然而，当导电层330的高度大于氧化物半导体320的高度时，导电层330和栅极360之间的距离缩短，由此增大了泄漏电流。因此，导电层330的高度可以被形成为大致等于或小于氧化物半导体320的高度。
导电层330的面积可以被确定为满足薄膜晶体管300的面积设计。导电层330的面积不被特别地限制。然而，由于导电层330被形成在与氧化物半导体320相同的平面上，因此当导电层330的面积增加时，可能难以实现高分辨率显示器。因此，导电层330的面积可以基于薄膜晶体管300的面积设计来确定。
被用作有源层的氧化物半导体320经由导电层330与源极381和漏极382彼此电连接。由于氧化物半导体320具有半导电性质并且源极381和漏极382具有导电性质，因此在源极381和漏极382与氧化物半导体320的沟道区之间(即，氧化物半导体320与栅极360交叠的区域)出现电阻，并且薄膜晶体管300的电特性可能劣化。在根据本发明的另一实施方式的薄膜晶体管300中，导电层330可以由使得氧化物半导体320与源极381和漏极382之间的电阻能够在氧化物半导体320的沟道区与源极381和漏极382之间最小化的材料形成，由此增强了薄膜晶体管300的特性。
在本实施方式中，导电层330可以从氧化物半导体320的沟道区被定位成与氧化物半导体320的沟道区之间具有预定的间隔。从第一导电层331的与源极381接触并且朝向氧化物半导体320的沟道区的端部333到氧化物半导体320的沟道区的源极侧端部324的距离d1可以等于或小于接触距离。此外，从第二导电层332的与漏极382接触并且朝向氧化物半导体320的沟道区的端部334到氧化物半导体320的沟道区的漏极侧端部325的距离d2也可以等于或小于接触距离。
图4a是例示了根据本发明的另一实施方式的薄膜晶体管的横截面图。由于基板410A、第一绝缘层450A、栅极460A、第二绝缘层470A、源极481A和漏极482A与图1a和图1b的基板110、第一绝缘层150、栅极160、第二绝缘层170、源极181和漏极182大致相同，因此其重复描述将被省略。
有源结构490A被形成在基板410A上。有源结构490A通过一种或更多种元件的组合来指示用作有源层的结构。有源结构490A包括氧化物半导体420A、以及电连接氧化物半导体420A与源极481A和漏极482A的导电层430A。
有源结构490A的氧化物半导体420A被形成为基板410A上的有源层，并且导电层430A被形成在氧化物半导体420A上以减小氧化物半导体420A与源极481A和漏极482A之间的电阻。导电层430A可以包括形成在氧化物半导体420A的第一区域421A上的第一导电层431A以及形成在氧化物半导体420A的第二区域422A上的第二导电层432A。第一导电层431A可以被形成为与源极481A和氧化物半导体420A接触并且在源极481A和氧化物半导体420A之间，以在源极481A和氧化物半导体420A之间表现出导电性，并且第二导电层432A可以被形成为与漏极482A和氧化物半导体420A接触并且在漏极482A和氧化物半导体420A之间，以在漏极482A和氧化物半导体420A之间表现出导电性。第一导电层431A和第二导电层432A可以由各种可氧化金属形成。由于氧化物半导体420A和导电层430A与图1a和图1b的氧化物半导体120和导电层130大致相同，因此其重复描述将被省略。
图4b是例示了根据本发明的另一实施方式的薄膜晶体管的横截面图。由于基板410B、第一绝缘层450B、栅极460B、第二绝缘层470B、源极481B和漏极482B与图2a和图2b的基板210、第一绝缘层250、栅极260、第二绝缘层270、源极281和漏极282大致相同，因此其重复描述将被省略。
有源结构490B被形成在基板410B上。有源结构490B通过一种或更多种元件的组合来指示用作有源层的结构。有源结构490B包括氧化物半导体420B、以及电连接氧化物半导体420B与源极481B和漏极482B的导电层430B。
有源结构490B的氧化物半导体420B被形成为基板410B上的有源层，并且导电层430B被形成在氧化物半导体420B上以减小氧化物半导体420B与源极481B和漏极482B之间的电阻。导电层430B可以包括形成在氧化物半导体420B的第一区域421B上的第一导电层431B以及形成在氧化物半导体420B的第二区域422B上的第二导电层432B。第一导电层431B可以被形成为与源极481B和氧化物半导体420B接触并且在源极481B和氧化物半导体420B之间，以表现出源极481B和氧化物半导体420B之间的导电性，并且第二导电层432B可以被形成为与漏极482B和氧化物半导体420B接触并且在漏极482B与氧化物半导体420B之间，以表现出漏极482B与氧化物半导体420B之间的导电性。第一导电层431B和第二导电层432B可以由透明导电材料形成。由于氧化物半导体420B和导电层430B与图2a和图2b的氧化物半导体220和导电层230大致相同，因此其重复描述将被省略。
图4c是例示了根据本发明的另一实施方式的薄膜晶体管的横截面图。由于基板410C、第一绝缘层450C、栅极460C、第二绝缘层470C、源极481C和漏极482C与图3a和图3b的基板310、第一绝缘层350、栅极360、第二绝缘层370、源极381和漏极382大致相同，因此其重复描述将被省略。
有源结构490C被形成在基板410C上。有源结构490C通过一种或更多种元件的组合来指示用作有源层的结构。有源结构490C包括氧化物半导体420C、以及电连接氧化物半导体420C与源极481C和漏极482C的导电层430C。
有源结构490C的氧化物半导体420C被形成为基板410C上的有源层，并且导电层430C被形成在氧化物半导体420C的一侧处，以减小氧化物半导体420C与源极481C和漏极482C之间的电阻。导电层430可以包括形成在氧化物半导体420C的第一区域421C的一侧处的第一导电层431C以及形成在氧化物半导体420C的第二区域422C的一侧处的第二导电层432C。第一导电层431C可以被形成为与源极481C和氧化物半导体420C接触并且在源极481C和氧化物半导体420C之间，以表现出源极481C和氧化物半导体420C之间的导电性，并且第二导电层432C可以被形成为与漏极482C和氧化物半导体420C接触并且在漏极482C和氧化物半导体420C之间，以表现出漏极482C和氧化物半导体420C之间的导电性。第一导电层431C和第二导电层432C是导电材料，并且可以由各种可氧化金属或透明导电材料形成。由于氧化物半导体420C和导电层430C与图3a和图3b的氧化物半导体320和导电层330大致相同，因此其重复描述将被省略。
图5是例示了可以根据本发明的各种实施方式应用有薄膜晶体管的显示装置的示意图。该显示装置是用于利用控制显示元件的操作的晶体管来显示图像的装置，并且包括各种显示装置(诸如有机发光二极管(OLED)显示器、液晶显示器(LCD)、电泳显示器(EPD)等。
显示装置500可以是OLED显示器，并且显示装置500包括基板、多个薄膜晶体管、以及具有阳极、有机发光层和阴极的有机发光元件。用于使得有机发光层能够发光的薄膜晶体管被包括在显示装置500的显示面板510的多个像素区域SP中。例如，如图5所示，当扫描信号从选通驱动器520被施加到薄膜晶体管时，薄膜晶体管可以包括将数据信号从数据驱动器530传送到驱动薄膜晶体管的栅极的开关薄膜晶体管、以及通过从开关薄膜晶体管传送到阳极的数据信号来传送通过电源540传送的电流并且通过传送到阳极的电流来控制对应像素或子像素的有机发光层的发射的驱动薄膜晶体管。虽然未被示出在图5中，但是用于防止显示装置的异常驱动的补偿电路的薄膜晶体管可以被包括。显示装置500的薄膜晶体管可以是根据本发明的各种实施方式的薄膜晶体管中的一些。
显示装置可以是LCD，并且显示装置包括下基板、上基板、像素电极、公共电极、滤色器以及插置在上基板和下基板之间的液晶层。显示装置包括多个像素区域、以及用于独立地驱动所述多个像素区域的多个薄膜晶体管。薄膜晶体管被电连接到形成在相应像素区域的下基板中的像素电极以针对各个像素电极施加电压，并且通过形成在上基板或下基板中的公共电极与形成在相应像素区域中的像素电极之间的电场使液晶定向。被定向的液晶使得从独立的光源发射的光能够选择性地透射。选择性透射的光经过被设置在上基板中的滤色器以显示图像。显示装置的薄膜晶体管可以是根据本发明的各种实施方式的薄膜晶体管中的一些。
显示装置可以是EPD，并且显示装置包括下基板、上基板、像素电极、公共电极和光学介质层。光学介质层被插置在上基板和下基板之间，并且包括流体以及分散在该流体中的着色和带电颗粒。显示装置包括多个像素区域、以及用于独立地驱动所述像素区域的多个薄膜晶体管。薄膜晶体管被电连接到形成在相应像素区域的下基板中的像素电极以针对各个像素电极施加电压，并且通过形成在上基板中的公共电极与设置在相应像素区域中的像素电极之间的电场使着色和带电颗粒移动。显示装置使着色和带电颗粒如上所述地移动，并且当着色和带电颗粒被定位在显示装置的前表面中(例如，在上基板中)时,着色和带电颗粒的颜色被显示。显示装置的薄膜晶体管可以是根据本发明的各种实施方式的薄膜晶体管中的一些。
根据本发明的各种实施方式的薄膜晶体管可以被用在各种应用中。例如，薄膜晶体管可以被用在各种显示装置中，并且显示装置500不仅可以被应用到OLED而且可以被应用到LCD、EPD等。
当根据本发明的各种实施方式的薄膜晶体管被用在显示装置中时，薄膜晶体管的设计可以通过显示装置的类型而部分地改变。例如，在柔性显示装置的情况下，由于显示装置需要被重复地弯曲或折叠，因此构成便于弯曲或折叠的薄膜晶体管的各种元件也可以被采用。此外，在透明显示装置的情况下，当从一个表面看显示器时，显示装置的相对表面需要在一定程度上可见，并且构成薄膜晶体管的各种元件的尺寸可以因此被设计为非常小或者构成薄膜晶体管的各种元件可以由透明材料形成。
当根据本发明的各种实施方式的薄膜晶体管被用在显示装置中时，薄膜晶体管的设计可以通过显示装置的安装项而部分地改变。例如，当显示装置被安装在小尺寸装置或移动装置(诸如蜂窝电话、智能电话、平板PC或PDA)中时，由于这些装置在没有外部电源的情况下具有电池，因此薄膜晶体管的元件可以被设计为适合于有限的电池容量。此外，当显示装置被安装在大尺寸装置或固定装置(诸如电视、监视器、屏幕或电子显示板)中时，外部电源被提供，并且薄膜晶体管的元件可以因此被设计为使得显示装置能够在电源的稳定供应条件下实现更高的分辨率。
当根据本发明的各种实施方式的薄膜晶体管被用在显示装置中时，薄膜晶体管的设计可以通过显示装置的安装地点而部分地改变。例如，当显示装置被安装在具有大量湿气的地点(诸如洗手间、水池、淋浴室、厨房)内时，薄膜晶体管可以被设计为由具有高耐湿性的元件形成。此外，当显示装置被安装在易于被暴露于外部影响的地点(诸如建筑物的外墙、建筑物玻璃、汽车玻璃等)中时，薄膜晶体管可以被设计为由具有高耐冲击性或容易吸收冲击的元件形成。
根据本发明的各种实施方式的薄膜晶体管不限于上述修改的示例并可以被应用于各种应用，并且薄膜晶体管的设计可以根据应用有薄膜晶体管的应用而不同地改变。
图6是例示了根据本发明的实施方式的制造薄膜晶体管的方法的流程图。图7a至图7f是例示了根据本发明的实施方式的制造薄膜晶体管的方法的相应工艺的横截面图。
首先，氧化物半导体被形成在基板上(S600)，并且导电层被形成为电连接到氧化物半导体(S601)。形成氧化物半导体和导电层的工艺将参照图7a和图7b更详细地描述。
参照图7a，氧化物半导体720和中间导电层736可以被形成在基板710上。在基板710上形成氧化物半导体720和中间导电层736可以包括在基板710的整个表面上沉积用于氧化物半导体和中间导电层736的材料，并且然后通过光刻工艺对用于氧化物半导体720和中间导电层736的材料进行选择性图案化。
参照图7b，导电层730可以被形成在氧化物半导体720上。形成导电层730可以包括在氧化物半导体720上对氧化物半导体720的第三区域723上的仅中间导电层736进行选择性图案化，其中，中间导电层736是利用光刻工艺而形成的。氧化物半导体720的第三区域723上的中间导电层736可以通过背面蚀刻工艺来图案化，并且导电层730可以被划分成由相同材料形成的第一导电层731和第二导电层732。然而，第一导电层731和第二导电层732彼此不直接接触。
第一绝缘层然后被形成在基板上(S602)，并且栅极被形成在第一绝缘层上(S603)。形成第一绝缘层和栅极的工艺将参照图7c更详细地描述。
参照图7c，形成第一绝缘层750和栅极760可以包括以下步骤：在基板710的整个表面上利用硅氧化物、硅氮化物或其层叠层形成第一绝缘层750，其中，氧化物半导体720和导电层730被形成在或位于氧化物半导体720的第三区域723上；在第一绝缘层750的整个表面上沉积用于栅极的材料；以及然后通过光刻工艺对用于栅极的材料进行选择性图案化。
第二绝缘层然后被形成在基板上(S604)，并且第一接触孔和第二接触孔被形成在第一绝缘层和第二绝缘层中的至少一个绝缘层中(S605)。形成第二绝缘层以及第一接触孔和第二接触孔的工艺将参照图7d更详细地描述。
参照图7d，形成第二绝缘层770可以包括在基板710的整个表面上利用硅氧化物、硅氮化物或其层叠层形成第二绝缘层770，其中，第一绝缘层750和栅极760被形成在或位于栅极760上。形成第一接触孔和第二接触孔包括在第一绝缘层750和第二绝缘层770中的至少一个绝缘层中形成第一接触孔和第二接触孔。当第一绝缘层750和第二绝缘层770被形成在基板710的整个表面上时，第一接触孔和第二接触孔可以被形成在第一绝缘层750和第二绝缘层770二者中。然而，当第一绝缘层750和第二绝缘层770中的任一个绝缘层仅被形成在基板710的部分区域中(例如，仅在与栅极760交叠的区域中)时，第一接触孔和第二接触孔可以仅被形成在第一绝缘层750和第二绝缘层770中的任一个绝缘层中。
接着，源极和漏极中的每一个被形成为经由第一接触孔和第二接触孔电连接到导电层(S606)。形成源极和漏极的工艺将参照图7e更详细地描述。
参照图7e，形成源极781和漏极782可以包括以下步骤：在整个基板710的表面上形成用于源极和漏极的材料的同时利用用于源极和漏极的材料来填充第一接触孔和第二接触孔，并且通过光刻工艺对用于源极和漏极的材料进行选择性图案化。
另外，参照图7f，第四绝缘层775可以被形成在包括源极781和漏极782的基板710的整个表面上。第四绝缘层775被形成在包括源极的781和漏极782的基板710的整个表面上，并且可以因此用于保护被设置在第四绝缘层775下面的元件。第四绝缘层775可以被称为钝化膜，并且可以由硅氧化物、硅氮化物或其层叠层形成。然而，第四绝缘层不限于此，并且可以由各种材料形成。
此外，覆盖层可以被形成在包括源极781和漏极782的基板710的整个表面上。覆盖层被形成在包括源极781和漏极782的基板710的整个表面上，可以因此保护被设置在第四绝缘层775下面的元件，并且还可以使基板710平坦化(planarize)以使得其它元件能够容易地形成或设置在薄膜晶体管700上面。覆盖层可以由以下材料中的至少一种材料形成：聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯基醚树脂、聚苯硫醚树脂和苯并环丁烯。
图8a至图8g是例示了根据本发明的另一实施方式的制造薄膜晶体管的方法的相应工艺的横截面图。
首先，氧化物半导体被形成在基板上(S600)，并且导电层被形成为电连接到氧化物半导体(S601)。形成氧化物半导体和导电层的工艺将参照图8a至图8g更详细地描述。
参照图8a，中间氧化物半导体层826和中间导电层836可以被沉积在基板810的整个表面上，并且然后光致抗蚀剂890作为感光材料可以被形成在中间氧化物半导体层826和中间导电层836上。为了描述的方便，本文中假定光致抗蚀剂890是正型光致抗蚀剂。
接着，参照图8b和图8c，衍射曝光掩模895可以被用于使光致抗蚀剂890选择性地曝光。衍射曝光掩模895是也被称为半色调掩模的掩模，并且指示针对各个区域具有不同透光率的掩模。衍射曝光掩模895包括所有辐射光被透射的第一透射区域、辐射光中的仅一些被透射的第二透射区域897以及所有辐射光被阻挡的光阻挡区域898。由于光致抗蚀剂890是正型光致抗蚀剂890，因此在经衍射和曝光的光致抗蚀剂890被显影之后，对应于第一透射区域896的光致抗蚀剂890被完全去除，对应于第二透射区域897的光致抗蚀剂890被部分地去除，并且对应于光阻挡区域898的光致抗蚀剂890基本上不被去除，如图8c中所示。因此，具有第一高度的第一光致抗蚀剂层和第二光致抗蚀剂层被形成在与氧化物半导体820的第一区域821和第二区域822对应的区域中，具有第二高度的第三光致抗蚀剂层被形成在与氧化物半导体820的第三区域823对应的区域中，并且第一高度大于第二高度。假定为了描述的方便而使用正型光致抗蚀剂。然而，负型光致抗蚀剂可以被使用。当负型光致抗蚀剂被使用时，第一透射区域和光阻挡区域中的经曝光和显影的结果相反。
在一些实施方式中，除了上述单个衍射曝光掩模895以外的多个掩模可以被使用以便形成光致抗蚀剂891。例如，在光致抗蚀剂890被形成为如图8b所示的条件下，具有与衍射曝光掩模895的第一透射区域896所对应的区域相同的透射区域的第一掩模可以被用于去除与衍射曝光掩模895的第一透射区域896对应的区域中的光致抗蚀剂890，并且具有与衍射曝光掩模895的第二透射区域897所对应的区域相同的透射区域的第二掩模可以被用于部分地去除与衍射曝光掩模895的第二透射区域897对应的区域中的光致抗蚀剂890，由此形成光致抗蚀剂891。另选地，第二掩模可以被首先使用，然后第一掩模可以被用于形成光致抗蚀剂891。然而，本发明不仅限于此，并且具有各种透射区域的多个掩模可以被用于形成光致抗蚀剂891。
接着，参照图8d，形成为如图8d所示的光致抗蚀剂891可以被用作掩模以选择性地去除中间氧化物半导体层826和中间导电层836，由此形成氧化物半导体820。
然后可以在剩余的光致抗蚀剂891上执行灰化工艺，以使光致抗蚀剂892的高度减少与如图8e所示的大致相同的程度，并且可以执行灰化工艺，直到与氧化物半导体820的第三区域823(如图8g所示)对应的中间导电层836的部分被暴露为止。
接着，参照图8f，中间导电层836的通过灰化工艺而暴露并且对应于氧化物半导体820的第三区域823的部分可以被氧化。因此，包括第一导电层831和第二导电层832的导电层830以及位于第一导电层831和第二导电层832之间的第三绝缘层840可以被形成。在氧化工艺完成之后，剩余的光致抗蚀剂892可以被去除。
接着，参照图8g，第一绝缘层850被形成在基板810上(S602)，栅极860被形成在第一绝缘层850上(S603)，第二绝缘层870被形成在基板810上(S604)，第一接触孔和第二接触孔被形成在第一绝缘层850和第二绝缘层870中的至少一个绝缘层中(S605)，并且源极881和漏极882中的每一个被形成为经由第一接触孔和第二接触孔电连接到导电层830(S606)。由于步骤S602至S606与参照图7a至图7f描述的步骤S602至S606大致相同，因此其重复描述将被省略。
图9a至图9d是例示了根据本发明的又一实施方式的制造薄膜晶体管的方法的相应工艺的横截面图。
首先，氧化物半导体被形成在基板上(S600)。形成氧化物半导体的工艺将参照图9a更详细地描述。
参照图9a，在基板910上形成氧化物半导体920可以包括以下步骤：在基板910的整个表面上沉积用于氧化物半导体的材料，并且然后通过光刻工艺对用于氧化物半导体的材料进行选择性图案化。
导电层然后被形成为电连接到氧化物半导体(S601)。形成导电层的工艺将参照图9b和图9c更详细地描述。
参照图9b，形成导电层930可以包括以下步骤：在基板910的未形成有氧化物半导体920的区域上形成中间第二导电层936，并且在要形成有氧化物半导体920和导电层930的区域上形成光致抗蚀剂990。
接着，参照图9c，形成导电层930可以包括利用光致抗蚀剂990作为掩模对中间第二导电层936进行选择性图案化以形成导电层930。
接着，参照图9d，第一绝缘层950被形成在基板910上(S602)，栅极960被形成在第一绝缘层950上(S603)，第二绝缘层970被形成在基板910上(S604)，第一接触孔和第二接触孔被形成在第一绝缘层950和第二绝缘层970中的至少一个绝缘层中(S605)，并且源极和漏极被形成为分别经由第一接触孔和第二接触孔电连接到导电层930(S606)。由于步骤S602至S606与参照图7a至图7f描述的步骤S602至S606大致相同，因此其重复描述将被省略。
图10是例示了根据本发明的另一实施方式的制造薄膜晶体管的方法的流程图。
首先，包括氧化物半导体的有源结构被形成在基板上(S1000)。有源结构通过一种或更多种元件的组合指示用作有源层的结构。有源结构包括氧化物半导体、以及电连接该氧化物半导体与源极和漏极的导电层。由于形成包括在有源结构中的氧化物半导体以及源极和漏极与形成图7a至图9d的氧化物半导体和导电层大致相同，因此其重复描述将被省略。
接着，第一绝缘层被形成在基板上(S1001)，栅极被形成在第一绝缘层上(S1002)，第二绝缘层被形成在基板上(S1003)，第一接触孔和第二接触孔被形成在第一绝缘层和第二绝缘层中的至少一个绝缘层中(S1004)，并且源极和漏极被形成为分别经由第一接触孔和第二接触孔电连接到有源结构(S1005)。由于步骤S1001至S1005与参照图7a至图9d描述的步骤S602至S606大致相同，因此其重复描述将被省略。
在下文中，将描述根据本发明的实施方式的包括第一导电构件和第二导电构件的薄膜晶体管的各种特性。
根据本发明的另一特性，第一导电构件位于氧化物半导体层的源区上，并且第二导电构件位于氧化物半导体层的漏区上。
根据本发明的又一特性，氧化物半导体层的沟道区的表面特性与氧化物半导体层的源区和漏区的表面特性不同。
根据本发明的又一特性，薄膜晶体管还包括位于第一导电构件和第二导电构件之间并且位于氧化物半导体层的沟道区上的绝缘构件，其中，第一导电构件、绝缘构件和第二导电构件被设置为单层。
根据本发明的又一特性，单层为可氧化材料，并且其中，绝缘构件是单层的在第一导电构件和第二导电构件之间的被氧化部分，第一导电构件和第二导电构件是单层的未被氧化部分。
根据本发明的又一特性，绝缘构件的长度等于或大于栅极的长度。
根据本发明的又一特性，栅极被布置为不与第一导电构件和第二导电构件交叠。
根据本发明的又一特性，源极在第一接触区处与第一导电构件接触并且第一导电构件朝着栅极远离第一接触区延伸，漏极在第二接触区处与第二导电构件接触并且第二导电层朝着栅极远离第二导电构件延伸。
根据本发明的又一特性，第一导电构件的最靠近栅极的端部与氧化物半导体层的沟道区分隔开，并且其中，第二导电构件的最靠近栅极的端部与氧化物半导体层的沟道区分隔开。
根据本发明的又一特性，第一导电构件的最靠近栅极的端部与氧化物半导体层的沟道区的第一端部对齐，并且其中，第二导电构件的最靠近栅极的端部与氧化物半导体层的沟道区的第二端部对齐。
根据本发明的又一特性，氧化物半导体层在沟道区中的厚度小于或等于氧化物半导体层在源区和漏区中的厚度。
根据本发明的又一特性，氧化物半导体层在沟道区中的厚度与氧化物半导体层在源区和漏区中的厚度之间的差为大约
Figure BDA0000737082600000261
或更小。
根据本发明的又一特性，第一导电构件和第二导电构件之间的距离等于或大于栅极的长度。
根据本发明的又一特性，第一导电构件与氧化物半导体层的一个端部侧表面接触，并且第二导电构件与氧化物半导体层的相对端部侧表面接触。
根据本发明的又一特性，第一导电构件的厚度和第二导电构件的厚度等于或小于氧化物半导体层的厚度。
根据本发明的又一特性，第一导电构件和第二导电构件之间的距离等于或大于栅极的长度。
根据本发明的又一特性，第一导电构件、氧化物半导体层和第二导电构件位于同一平面中。
在下文中，将描述根据本发明的实施方式的包括辅助构件的薄膜晶体管的各种特性。
根据本发明的另一特性，辅助构件的被氧化部分与栅极交叠。
根据本发明的又一特性，被氧化部分的长度等于或大于栅极的长度。
根据本发明的又一特性，辅助构件的厚度为大约
Figure BDA0000737082600000271
至大约
Figure BDA0000737082600000272
在下文中，将描述根据本发明的实施方式的包括共面薄膜晶体管的显示装置的各种特性。
根据本发明的另一特性，显示元件包括阳极、阴极以及插置在所述阳极和所述阴极之间的有机发光层，并且其中，阳极电连接到共面薄膜晶体管。
根据本发明的又一特性，显示元件包括像素电极、公共电极和液晶层，并且其中，像素电极电连接到共面薄膜晶体管。
根据本发明的又一特性，显示元件包括第一电极、第二电极以及插置在所述第一电极和所述第二电极之间的光学介质层，所述光学介质层包括流体以及分散在所述流体中的着色和带电颗粒，并且其中，第一电极和第二电极中的至少一个电连接到共面薄膜晶体管。
在下文中，将描述根据本发明的实施方式的制造薄膜晶体管的方法的各种特性。
根据本发明的另一特性，形成第一导电构件和第二导电构件包括以下步骤：在氧化物半导体层上形成可氧化导电层；以及使可氧化导电层的一部分氧化，所述氧化导致氧化物半导体层的沟道区上的绝缘构件、氧化物半导体层的源区上的第一导电构件以及氧化物半导体层的漏区上的第二导电构件。
根据本发明的又一特性，形成第一导电构件和第二导电构件包括以下步骤：在氧化物半导体上形成导电层；以及蚀刻导电层的与氧化物半导体层的沟道区对应的部分，所述蚀刻导致氧化物半导体层的源区上的第一导电构件以及氧化物半导体层的漏区上的第二导电构件。
根据本发明的又一特性，形成第一导电构件和第二导电构件包括以下步骤：形成与氧化物半导体层的一个端部侧表面接触的第一导电构件；以及形成与氧化物半导体层的相对端部侧表面接触的第二导电构件。
根据本发明的实施方式，至少以下效果被获得。
在一个实施方式中，一种具有能够使有源层与源极和漏极之间的电阻最小化的共面结构的薄膜晶体管被公开。在一个实施方式中，一种具有改进特性的薄膜晶体管被公开。在一个实施方式中，一种具有改进的栅绝缘膜的薄膜晶体管被公开。在其它实施方式中，一种制造所公开的薄膜晶体管的方法以及包括该薄膜晶体管的显示装置可以被提供。
根据本发明的上述效果不旨在限制本文中使用的内容，并且另外的效果可以被包含在本说明书中。
本领域技术人员将显而易见的是，能够在不脱离本发明的精神或范围的情况下对本发明的上述示例性实施方式进行各种修改。因此，本发明旨在涵盖所有这些修改，只要其落入所附权利要求及其等同物的范围内即可。

Claims (27)

1.一种薄膜晶体管，该薄膜晶体管包括：
以共面构造形成在基板上的具有源区、漏区以及设置在所述源区和所述漏区之间的沟道区的氧化物半导体层、绝缘层、栅极、源极和漏极；
第一导电构件，该第一导电构件与所述氧化物半导体层的所述源区直接接触并且与所述源极直接接触；以及
第二导电构件，该第二导电构件与所述氧化物半导体层的所述漏区直接接触并且与所述漏极直接接触，其中，所述第一导电构件和所述第二导电构件被布置为减小所述氧化物半导体层的所述沟道区与所述源极和所述漏极之间的电阻；
其中，从所述第一导电构件的与所述源极接触并且朝向所述氧化物半导体的所述沟道区的端部到所述氧化物半导体的所述沟道区的源极侧端部的第一距离等于或小于接触距离，并且从所述第二导电构件的与所述漏极接触并且朝向所述氧化物半导体的所述沟道区的端部到所述氧化物半导体的所述沟道区的漏极侧端部的第二距离等于或小于所述接触距离，
其中，所述接触距离是所述氧化物半导体中的电子能够在所述第一导电构件和所述氧化物半导体的所述沟道区之间或者在所述第二导电构件和所述氧化物半导体的所述沟道区之间移动的最短距离，并且
其中，所述源极在第一接触区处与所述第一导电构件接触并且所述第一导电构件朝着所述栅极远离所述第一接触区延伸，所述漏极在第二接触区处与所述第二导电构件接触并且所述第二导电构件朝着所述栅极远离所述第二接触区延伸。
2.根据权利要求1所述的薄膜晶体管，其中，所述氧化物半导体层的所述沟道区的表面特性与所述氧化物半导体层的所述源区和所述漏区的表面特性不同。
3.根据权利要求1所述的薄膜晶体管，该薄膜晶体管还包括绝缘构件，该绝缘构件位于所述第一导电构件和所述第二导电构件之间并且位于所述氧化物半导体层的沟道区上，其中，所述第一导电构件、所述绝缘构件和所述第二导电构件被设置为单层。
4.根据权利要求3所述的薄膜晶体管，其中，所述单层是可氧化材料，并且其中，所述绝缘构件是所述单层的在所述第一导电构件和所述第二导电构件之间的被氧化部分，所述第一导电构件和所述第二导电构件是所述单层的未被氧化部分。
5.根据权利要求3所述的薄膜晶体管，其中，所述绝缘构件的长度等于或大于所述栅极的长度。
6.根据权利要求1所述的薄膜晶体管，其中，所述栅极被布置为不与所述第一导电构件和所述第二导电构件交叠。
7.根据权利要求1所述的薄膜晶体管，其中，所述第一导电构件的最靠近所述栅极的端部与所述氧化物半导体层的所述沟道区分隔开，并且其中，所述第二导电构件的最靠近所述栅极的端部与所述氧化物半导体层的所述沟道区分隔开。
8.根据权利要求1所述的薄膜晶体管，其中，所述第一导电构件的最靠近所述栅极的端部与所述氧化物半导体层的所述沟道区的第一端部对齐，并且其中，所述第二导电构件的最靠近所述栅极的端部与所述氧化物半导体层的所述沟道区的第二端部对齐。
9.根据权利要求1所述的薄膜晶体管，其中，所述氧化物半导体层在所述沟道区中的厚度小于或等于所述氧化物半导体层在所述源区和所述漏区中的厚度。
10.根据权利要求9所述的薄膜晶体管，其中，所述氧化物半导体层在所述沟道区中的厚度与所述氧化物半导体层在所述源区和所述漏区中的厚度之间的差是
Figure FDF0000008256180000021
或更小。
11.根据权利要求5所述的薄膜晶体管，其中，所述第一导电构件和所述第二导电构件之间的距离等于或大于所述栅极的所述长度。
12.根据权利要求1所述的薄膜晶体管，其中，所述第一导电构件与所述氧化物半导体层的一个端部侧表面接触，并且所述第二导电构件与所述氧化物半导体层的相对端部侧表面接触。
13.根据权利要求12所述的薄膜晶体管，其中，所述第一导电构件的厚度和所述第二导电构件的厚度等于或小于所述氧化物半导体层的厚度。
14.根据权利要求12所述的薄膜晶体管，其中，所述第一导电构件和所述第二导电构件之间的距离等于或大于所述栅极的长度。
15.根据权利要求12所述的薄膜晶体管，其中，所述第一导电构件、所述氧化物半导体层和所述第二导电构件位于同一平面中。
16.一种薄膜晶体管，该薄膜晶体管包括：
以共面构造形成在基板上的具有源区、漏区以及设置在所述源区和所述漏区之间的沟道区的氧化物半导体层、绝缘层、栅极、源极和漏极；以及
辅助构件，该辅助构件在所述氧化物半导体层上与所述氧化物半导体层直接接触，其中，所述辅助构件包括所述辅助构件的在第一导电部分和第二导电部分之间的与所述绝缘层直接接触的被氧化部分、与所述源极直接接触的所述第一导电部分以及与所述漏极直接接触的所述第二导电部分，所述被氧化部分被构造成与所述绝缘层一起用作所述氧化物半导体层和所述栅极之间的双绝缘层，
其中，从所述第一导电部分的与所述源极接触并且朝向所述氧化物半导体的所述沟道区的端部到所述氧化物半导体的所述沟道区的源极侧端部的第一距离等于或小于接触距离，并且从所述第二导电部分的与所述漏极接触并且朝向所述氧化物半导体的所述沟道区的端部到所述氧化物半导体的所述沟道区的漏极侧端部的第二距离等于或小于所述接触距离，
其中，所述接触距离是所述氧化物半导体中的电子能够在所述第一导电部分和所述氧化物半导体的所述沟道区之间或者在所述第二导电部分和所述氧化物半导体的所述沟道区之间移动的最短距离，并且
其中，所述源极在第一接触区处与所述第一导电部分接触并且所述第一导电部分朝着所述栅极远离所述第一接触区延伸，所述漏极在第二接触区处与所述第二导电部分接触并且所述第二导电部分朝着所述栅极远离所述第二接触区延伸。
17.根据权利要求16所述的薄膜晶体管，其中，所述辅助构件的所述被氧化部分与所述栅极交叠。
18.根据权利要求16所述的薄膜晶体管，其中，所述被氧化部分的长度等于或大于所述栅极的长度。
19.根据权利要求16所述的薄膜晶体管，其中，所述辅助构件的厚度是
Figure FDF0000008256180000031
至
Figure FDF0000008256180000032
20.一种显示装置，该显示装置包括：
基板；
根据权利要求1至15中任一项所述的薄膜晶体管；以及
显示元件，该显示元件在操作上连接到所述薄膜晶体管。
21.根据权利要求20所述的显示装置，其中，所述显示元件包括阳极、阴极以及插置在所述阳极和所述阴极之间的有机发光层，并且其中，所述阳极电连接到所述薄膜晶体管。
22.根据权利要求20所述的显示装置，其中，所述显示元件包括像素电极、公共电极和液晶层，并且其中，所述像素电极电连接到所述薄膜晶体管。
23.根据权利要求20所述的显示装置，其中，所述显示元件包括第一电极、第二电极以及插置在所述第一电极和所述第二电极之间的光学介质层，该光学介质层包括流体以及分散在所述流体中的着色和带电颗粒，并且其中，所述第一电极和所述第二电极中的至少一个电连接到所述薄膜晶体管。
24.一种制造薄膜晶体管的方法，该方法包括以下步骤：
在基板上形成具有源区、漏区以及设置在所述源区和所述漏区之间的沟道区的氧化物半导体层；
形成第一导电构件和第二导电构件，该第一导电构件和该第二导电构件与所述氧化物半导体层接触；以及
与所述氧化物半导体层以共面晶体管构造形成栅极、源极和漏极，该源极与所述第一导电构件直接接触，该漏极与所述第二导电构件直接接触，
其中，从所述第一导电构件的与所述源极接触并且朝向所述氧化物半导体的所述沟道区的端部到所述氧化物半导体的所述沟道区的源极侧端部的第一距离等于或小于接触距离，并且从所述第二导电构件的与所述漏极接触并且朝向所述氧化物半导体的所述沟道区的端部到所述氧化物半导体的所述沟道区的漏极侧端部的第二距离等于或小于所述接触距离，
其中，所述接触距离是所述氧化物半导体中的电子能够在所述第一导电构件和所述氧化物半导体的所述沟道区之间或者在所述第二导电构件和所述氧化物半导体的所述沟道区之间移动的最短距离，并且
其中，所述源极在第一接触区处与所述第一导电构件接触并且所述第一导电构件朝着所述栅极远离所述第一接触区延伸，所述漏极在第二接触区处与所述第二导电构件接触并且所述第二导电构件朝着所述栅极远离所述第二接触区延伸。
25.根据权利要求24所述的方法，其中，形成所述第一导电构件和所述第二导电构件的步骤包括以下步骤：
在所述氧化物半导体层上形成可氧化导电层；以及
使所述可氧化导电层的一部分氧化，所述氧化导致所述氧化物半导体层的沟道区上的绝缘构件、所述氧化物半导体层的源区上的所述第一导电构件以及所述氧化物半导体层的漏区上的所述第二导电构件。
26.根据权利要求24所述的方法，其中，形成所述第一导电构件和所述第二导电构件的步骤包括以下步骤：
在氧化物半导体上形成导电层；以及
蚀刻所述导电层的与所述氧化物半导体层的沟道区对应的部分，所述蚀刻导致所述氧化物半导体层的源区上的所述第一导电构件以及所述氧化物半导体层的漏区上的所述第二导电构件。
27.根据权利要求24所述的方法，其中，形成所述第一导电构件和所述第二导电构件的步骤包括以下步骤：
形成与所述氧化物半导体层的一个端部侧表面接触的所述第一导电构件，以及形成与所述氧化物半导体层的相对端部侧表面接触的所述第二导电构件。
CN201380065334.0A 2012-12-12 2013-12-11 薄膜晶体管及其制造方法和包括该薄膜晶体管的显示装置 Active CN104854706B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2012-0144970 2012-12-12
KR20120144970 2012-12-12
KR1020130092414A KR102207063B1 (ko) 2012-12-12 2013-08-05 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
KR10-2013-0092414 2013-08-05
PCT/KR2013/011440 WO2014092440A1 (en) 2012-12-12 2013-12-11 Thin film transistor, method for manufacturing the same, and display device comprising the same

Publications (2)

Publication Number Publication Date
CN104854706A CN104854706A (zh) 2015-08-19
CN104854706B true CN104854706B (zh) 2020-10-16

Family

ID=51128793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380065334.0A Active CN104854706B (zh) 2012-12-12 2013-12-11 薄膜晶体管及其制造方法和包括该薄膜晶体管的显示装置

Country Status (5)

Country Link
US (2) US9231107B2 (zh)
EP (1) EP2932532B1 (zh)
KR (1) KR102207063B1 (zh)
CN (1) CN104854706B (zh)
WO (1) WO2014092440A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110867469B (zh) * 2014-03-17 2023-12-29 三星显示有限公司 有机el显示装置
CN110176482B (zh) 2014-07-25 2023-08-08 株式会社半导体能源研究所 显示装置及电子设备
KR101640192B1 (ko) 2014-08-05 2016-07-18 삼성디스플레이 주식회사 디스플레이 장치
CN104536226B (zh) * 2014-12-29 2018-03-30 上海天马微电子有限公司 一种显示面板及显示装置
KR101627815B1 (ko) 2015-04-21 2016-06-08 인천대학교 산학협력단 비결정질 이그조(igzo) tft 기반 트랜젼트 반도체의 제조 방법
CN104779171A (zh) * 2015-05-05 2015-07-15 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示装置
KR102448033B1 (ko) 2015-12-21 2022-09-28 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 박막 트랜지스터 기판, 및 평판 표시 장치
CN105428243B (zh) * 2016-01-11 2017-10-24 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、阵列基板和显示装置
KR20170109182A (ko) * 2016-03-18 2017-09-28 삼성디스플레이 주식회사 박막트랜지스터와 제조 방법, 및 이를 포함하는 유기 발광 표시 장치
US10483285B2 (en) * 2016-06-01 2019-11-19 Innolux Corporation Element substrate and display device
CN107452748B (zh) * 2016-06-01 2020-03-17 群创光电股份有限公司 元件基板以及显示装置
CN105932067A (zh) * 2016-06-07 2016-09-07 京东方科技集团股份有限公司 一种顶栅型薄膜晶体管、制备方法、阵列基板及显示面板
JP2018133404A (ja) * 2017-02-14 2018-08-23 株式会社ジャパンディスプレイ 半導体装置
CN107039351B (zh) * 2017-04-05 2019-10-11 武汉华星光电技术有限公司 Tft基板的制作方法及tft基板
CN107425073A (zh) * 2017-05-08 2017-12-01 京东方科技集团股份有限公司 一种薄膜晶体管及制备方法、阵列基板
CN107871752B (zh) * 2017-10-17 2019-11-15 深圳市华星光电技术有限公司 微型led显示面板及微型led显示器
US10461121B2 (en) 2017-10-17 2019-10-29 Shenzhen China Star Optoelectronics Technology Co., Ltd. Miniature led display panel and miniature led display
US10249654B1 (en) * 2017-11-22 2019-04-02 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of top-gate TFT and top-gate TFT
KR102649752B1 (ko) * 2017-12-22 2024-03-19 엘지디스플레이 주식회사 표시 장치
KR102609512B1 (ko) * 2018-06-27 2023-12-04 엘지디스플레이 주식회사 패널, 디스플레이 및 차량용 디스플레이
CN108878539A (zh) 2018-07-03 2018-11-23 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示面板
KR102546780B1 (ko) 2018-12-28 2023-06-21 엘지디스플레이 주식회사 두께 차를 갖는 액티브층을 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
KR20210123719A (ko) * 2020-04-03 2021-10-14 삼성전자주식회사 디스플레이 모듈 및 그의 제조 방법
KR20220001051A (ko) * 2020-06-26 2022-01-05 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 구비한 디스플레이 장치
CN112086488B (zh) * 2020-09-07 2022-07-12 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
CN117177620A (zh) * 2021-05-12 2023-12-05 厦门天马微电子有限公司 显示面板及显示装置
CN115347000A (zh) * 2022-08-03 2022-11-15 武汉华星光电技术有限公司 阵列基板及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1610110A (zh) * 2003-10-14 2005-04-27 Lg.菲利浦Lcd株式会社 显示器件的薄膜晶体管基板及其制造方法
CN1713057A (zh) * 2004-06-25 2005-12-28 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板及其制造方法
CN101241937A (zh) * 2007-02-08 2008-08-13 三菱电机株式会社 薄膜晶体管装置、其制造方法以及显示装置
CN101859799A (zh) * 2009-04-02 2010-10-13 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
CN102593145A (zh) * 2011-01-10 2012-07-18 三星移动显示器株式会社 有机发光显示器及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP2007173652A (ja) 2005-12-23 2007-07-05 Mitsubishi Electric Corp 薄膜トランジスタ装置およびその製造方法、ならびに、該薄膜トランジスタ装置を備えた表示装置
US20080191207A1 (en) 2007-02-08 2008-08-14 Mitsubishi Electric Corporation Thin film transistor device, method of manufacturing the same, and display apparatus
KR20090124527A (ko) * 2008-05-30 2009-12-03 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100958006B1 (ko) * 2008-06-18 2010-05-17 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5917035B2 (ja) 2010-07-26 2016-05-11 株式会社半導体エネルギー研究所 半導体装置
JP5404963B2 (ja) 2011-03-01 2014-02-05 シャープ株式会社 薄膜トランジスタおよび表示装置
US8659015B2 (en) * 2011-03-04 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20120126950A (ko) * 2011-05-13 2012-11-21 삼성디스플레이 주식회사 유기발광표시장치 및 이의 제조방법
JP2013055080A (ja) * 2011-08-31 2013-03-21 Japan Display East Co Ltd 表示装置および表示装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1610110A (zh) * 2003-10-14 2005-04-27 Lg.菲利浦Lcd株式会社 显示器件的薄膜晶体管基板及其制造方法
CN1713057A (zh) * 2004-06-25 2005-12-28 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板及其制造方法
CN101241937A (zh) * 2007-02-08 2008-08-13 三菱电机株式会社 薄膜晶体管装置、其制造方法以及显示装置
CN101859799A (zh) * 2009-04-02 2010-10-13 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
CN102593145A (zh) * 2011-01-10 2012-07-18 三星移动显示器株式会社 有机发光显示器及其制造方法

Also Published As

Publication number Publication date
US9478666B2 (en) 2016-10-25
US20140159037A1 (en) 2014-06-12
WO2014092440A1 (en) 2014-06-19
EP2932532A4 (en) 2016-08-17
KR20140076471A (ko) 2014-06-20
US9231107B2 (en) 2016-01-05
EP2932532A1 (en) 2015-10-21
US20160087108A1 (en) 2016-03-24
CN104854706A (zh) 2015-08-19
EP2932532B1 (en) 2023-06-14
KR102207063B1 (ko) 2021-01-25

Similar Documents

Publication Publication Date Title
CN104854706B (zh) 薄膜晶体管及其制造方法和包括该薄膜晶体管的显示装置
CN105470279B (zh) 有机发光显示装置及其制造方法
CN108122945B (zh) 有机发光显示装置及其制造方法
CN108257977B (zh) 显示背板及其制作方法、显示面板和显示装置
US20140217397A1 (en) Flexible display substrate, flexible organic light emitting display device and method of manufacturing the same
US11665940B2 (en) Display substrate for avoiding breaks and preparation method thereof, bonding method of display panel and display apparatus
US20140291635A1 (en) Thin-film transistor, method for manufacturing the same and display device including the same
KR101232159B1 (ko) 터널링 효과 박막 트랜지스터 및 그 제조 방법과 그를이용한 유기 전계발광 표시장치
US7787065B2 (en) Liquid crystal display with photosensor and method of fabricating the same
US11043545B2 (en) Display substrate, fabricating method thereof, and display device
CN104851888B (zh) 薄膜晶体管阵列面板
CN106997893B (zh) 有机发光显示装置及其制造方法
US20130146931A1 (en) Pixel structure and manufacturing method of the same
US9356208B2 (en) Manufacturing method of pixel structure
US20180151599A1 (en) Organic light emitting display device
CN102237372B (zh) 阵列基底和制造该阵列基底的方法
CN114256314A (zh) 显示基板及其制备方法、显示装置
KR20100005303A (ko) 어레이 기판 및 이의 제조방법
KR101808528B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US8456582B2 (en) Active device, pixel structure and display panel
US10784291B2 (en) Pixel array substrate
CN114981973A (zh) 显示基板及其制备方法、显示装置
KR20190068333A (ko) 표시 장치
US20230402468A1 (en) Display apparatus
CN116387318A (zh) 薄膜晶体管阵列基板

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant