JP2002246312A - 横方向に結晶化したｅｌａ多結晶ｓｉ膜を形成するために複数のマスクを使用してチャネル特性を最適化する方法 - Google Patents
横方向に結晶化したｅｌａ多結晶ｓｉ膜を形成するために複数のマスクを使用してチャネル特性を最適化する方法Info
- Publication number
- JP2002246312A JP2002246312A JP2001394547A JP2001394547A JP2002246312A JP 2002246312 A JP2002246312 A JP 2002246312A JP 2001394547 A JP2001394547 A JP 2001394547A JP 2001394547 A JP2001394547 A JP 2001394547A JP 2002246312 A JP2002246312 A JP 2002246312A
- Authority
- JP
- Japan
- Prior art keywords
- orientation
- region
- substrate
- mask
- mask pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 83
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title description 18
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 238000002425 crystallisation Methods 0.000 claims abstract description 38
- 230000008025 crystallization Effects 0.000 claims abstract description 38
- 230000008569 process Effects 0.000 claims abstract description 38
- 238000000137 annealing Methods 0.000 claims abstract description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 21
- 239000011521 glass Substances 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 239000002245 particle Substances 0.000 claims description 4
- 239000010453 quartz Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 239000004033 plastic Substances 0.000 claims description 3
- 239000012780 transparent material Substances 0.000 claims description 3
- 238000007713 directional crystallization Methods 0.000 claims 1
- 239000013078 crystal Substances 0.000 abstract description 55
- 239000010408 film Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000005224 laser annealing Methods 0.000 description 6
- 229910021419 crystalline silicon Inorganic materials 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 各所望の結晶配向に対する異なるマスクパタ
ーンを選択することによってデバイスの異なる領域への
所望のＴＦＴチャネル配向に適合するように結晶配向を
選択する方法を提供する。 【解決手段】 基板上に多結晶領域を形成する方法は、
第１のマスクパターンを選択する工程と、基板の初期領
域にわたって基板を照射するように第１のマスクパター
ンを通じてレーザービームを方向付ける工程と、横方向
結晶化プロセスを使用して初期領域をアニーリングする
工程と、第２のマスクパターンを選択する工程と、基板
の第２の領域にわたって基板を照射するように第２のマ
スクパターンを通じてレーザービームを方向付ける工程
と、横方向結晶化プロセスを使用して第２の領域をアニ
ーリングする工程とを包含する。
ーンを選択することによってデバイスの異なる領域への
所望のＴＦＴチャネル配向に適合するように結晶配向を
選択する方法を提供する。 【解決手段】 基板上に多結晶領域を形成する方法は、
第１のマスクパターンを選択する工程と、基板の初期領
域にわたって基板を照射するように第１のマスクパター
ンを通じてレーザービームを方向付ける工程と、横方向
結晶化プロセスを使用して初期領域をアニーリングする
工程と、第２のマスクパターンを選択する工程と、基板
の第２の領域にわたって基板を照射するように第２のマ
スクパターンを通じてレーザービームを方向付ける工程
と、横方向結晶化プロセスを使用して第２の領域をアニ
ーリングする工程とを包含する。
Description
【０００１】
【発明の属する技術分野】本発明は、概して半導体技術
に関し、より詳細には、アモルファスシリコン膜内に多
結晶シリコンを形成する方法に関する。
に関し、より詳細には、アモルファスシリコン膜内に多
結晶シリコンを形成する方法に関する。
【０００２】
【従来の技術】多結晶シリコン薄膜トランジスタ（ＴＦ
Ｔ）は、様々なマイクロエレクトロニクス用途、特にア
クティブマトリックス液晶ディスプレイ（ＬＣＤ）にお
いて使用され得る。
Ｔ）は、様々なマイクロエレクトロニクス用途、特にア
クティブマトリックス液晶ディスプレイ（ＬＣＤ）にお
いて使用され得る。
【０００３】アクティブマトリックスディスプレイタイ
プの液晶ディスプレイ（ＬＣＤ）またはフラットパネル
ディスプレイで用いられる薄膜トランジスタ（ＴＦＴ）
は、透明基板上に堆積されたシリコン膜上に製造され
る。最も広範に用いられる基板はガラスである。アモル
ファスシリコンは容易にガラス上に堆積される。アモル
ファスシリコンは、形成され得るＴＦＴの品質を制限す
る。ドライバ回路および他の構成要素、ならびに各画素
に関連するスイッチがディスプレイパネル上に形成され
得る場合、結晶シリコンが好ましい。
プの液晶ディスプレイ（ＬＣＤ）またはフラットパネル
ディスプレイで用いられる薄膜トランジスタ（ＴＦＴ）
は、透明基板上に堆積されたシリコン膜上に製造され
る。最も広範に用いられる基板はガラスである。アモル
ファスシリコンは容易にガラス上に堆積される。アモル
ファスシリコンは、形成され得るＴＦＴの品質を制限す
る。ドライバ回路および他の構成要素、ならびに各画素
に関連するスイッチがディスプレイパネル上に形成され
得る場合、結晶シリコンが好ましい。
【０００４】シリコンは、アモルファスまたは単結晶シ
リコンを含む結晶のいずれかを示すことが多い。結晶シ
リコンという用語は、単結晶シリコン、または多結晶シ
リコンを示し、多量の微結晶構造を有する材料を示す場
合もあり得る。多くの用途に対して、単結晶材料は最も
望ましい。しかし、単結晶シリコンは、容易に生産でき
ない。アモルファスシリコンは、固相結晶化によって結
晶化され、結晶シリコンを形成し得る。固相結晶化は、
高温アニーリングによって実行される。しかし、ガラス
基板は、シリコンを溶融し、結晶化するのに必要な温度
に耐えることができない。石英基板は、高温アニーリン
グに耐えられるが、石英基板を多くのＬＣＤ用途に用い
るにはあまりにも高価である。
リコンを含む結晶のいずれかを示すことが多い。結晶シ
リコンという用語は、単結晶シリコン、または多結晶シ
リコンを示し、多量の微結晶構造を有する材料を示す場
合もあり得る。多くの用途に対して、単結晶材料は最も
望ましい。しかし、単結晶シリコンは、容易に生産でき
ない。アモルファスシリコンは、固相結晶化によって結
晶化され、結晶シリコンを形成し得る。固相結晶化は、
高温アニーリングによって実行される。しかし、ガラス
基板は、シリコンを溶融し、結晶化するのに必要な温度
に耐えることができない。石英基板は、高温アニーリン
グに耐えられるが、石英基板を多くのＬＣＤ用途に用い
るにはあまりにも高価である。
【０００５】６００℃より高温に曝されるとガラスが変
形するので、ガラス上のシリコンの固相処理のために低
温結晶化（好適には５５０℃未満）が用いられる。低温
プロセスは、長いアニール時間（少なくとも数時間）を
必要とする。そのような処理は、効率が悪く、比較的に
低い電界効果移動度および乏しい伝達特性を有する多結
晶シリコンＴＦＴをもたらす。ガラス上に堆積されたま
まのアモルファスシリコンを固相結晶化することにより
生成される多結晶シリコンは、小さな結晶サイズのた
め、および結晶構造における粒子内の欠陥が高密度であ
るために品質が悪化する。
形するので、ガラス上のシリコンの固相処理のために低
温結晶化（好適には５５０℃未満）が用いられる。低温
プロセスは、長いアニール時間（少なくとも数時間）を
必要とする。そのような処理は、効率が悪く、比較的に
低い電界効果移動度および乏しい伝達特性を有する多結
晶シリコンＴＦＴをもたらす。ガラス上に堆積されたま
まのアモルファスシリコンを固相結晶化することにより
生成される多結晶シリコンは、小さな結晶サイズのた
め、および結晶構造における粒子内の欠陥が高密度であ
るために品質が悪化する。
【０００６】ガラス上のアモルファスシリコンの低温固
相結晶化の代替方法として、エキシマーレーザーアニー
リング（ＥＬＡ）が積極的に研究されてきた。エキシマ
ーレーザーアニーリングでは、高エネルギーパルスレー
ザーによりレーザー放射をターゲット膜の選択領域に方
向付け、短い持続時間の間にかなりの高温にシリコンを
曝す。一般には、各レーザーパルスは、（直径数ミリメ
ートルの）小さな領域のみを覆うに過ぎず、基板または
レーザーは、当該分野で公知のように、露光を重ねた露
光パターンによって進む。
相結晶化の代替方法として、エキシマーレーザーアニー
リング（ＥＬＡ）が積極的に研究されてきた。エキシマ
ーレーザーアニーリングでは、高エネルギーパルスレー
ザーによりレーザー放射をターゲット膜の選択領域に方
向付け、短い持続時間の間にかなりの高温にシリコンを
曝す。一般には、各レーザーパルスは、（直径数ミリメ
ートルの）小さな領域のみを覆うに過ぎず、基板または
レーザーは、当該分野で公知のように、露光を重ねた露
光パターンによって進む。
【０００７】エキシマーレーザーアニーリングによる横
方向結晶化（ＬＣ−ＥＬＡ）は、大きく、かつ、一様な
粒子を有する高品質の多結晶膜を形成するのに用いられ
てきた１つの方法である。ＬＣ−ＥＬＡはまた、粒界位
置制御（ｃｏｎｔｒｏｌｌｅｄ ｇｒａｉｎ ｂｏｕｎ
ｄａｒｙ ｌｏｃａｔｉｏｎ）を提供する。
方向結晶化（ＬＣ−ＥＬＡ）は、大きく、かつ、一様な
粒子を有する高品質の多結晶膜を形成するのに用いられ
てきた１つの方法である。ＬＣ−ＥＬＡはまた、粒界位
置制御（ｃｏｎｔｒｏｌｌｅｄ ｇｒａｉｎ ｂｏｕｎ
ｄａｒｙ ｌｏｃａｔｉｏｎ）を提供する。
【０００８】ＬＣ−ＥＬＡを行う１つの方法に従って、
非常に狭い（通常、３〜５マイクロメートル幅の）レー
ザービームレット（ｂｅａｍｌｅｔ）を初期のアモルフ
ァスシリコン膜に照射する。スリットを有するマスクを
通過したレーザービームはビームレットを形成し、これ
は、シリコン膜の表面上に投影される。
非常に狭い（通常、３〜５マイクロメートル幅の）レー
ザービームレット（ｂｅａｍｌｅｔ）を初期のアモルフ
ァスシリコン膜に照射する。スリットを有するマスクを
通過したレーザービームはビームレットを形成し、これ
は、シリコン膜の表面上に投影される。
【０００９】ビームレットは、その近傍でアモルファス
シリコンを結晶化し、１つ以上の結晶を形成する。結晶
は、ビームレットによって照射される領域内で成長す
る。結晶は、主に、照射領域の端から中心に向かって内
部方向に成長する。横方向成長長さとも呼ばれる結晶が
成長する距離は、アモルファスシリコン膜の厚さおよび
基板の温度の関数となる。５０ｎｍの膜に対する通常の
横方向成長長さは、およそ１．２マイクロメートルであ
る。初期のビームレットがアモルファスシリコンの一部
を結晶化した後、第２のビームレットは、前のビームレ
ットから、横方向成長長さの半分未満の位置のシリコン
膜に方向付けられる。レーザーをレーザーに関連する光
学系と共に動かすこと、またはシリコン基板を通常、ス
テッパーを用いて移動させることのいずれかによって、
ビームレットの位置を変える。一度に少量ずつ進め、シ
リコン膜にレーザー照射することにより、結晶粒は、前
のステップで形成された多結晶Ｓｉ材料の結晶種から横
方向に成長する。これにより、ゾーンメルト結晶化（Ｚ
ＭＲ）法または他の類似したプロセスと同じ様式で、横
方向に結晶を引っ張ることができる。
シリコンを結晶化し、１つ以上の結晶を形成する。結晶
は、ビームレットによって照射される領域内で成長す
る。結晶は、主に、照射領域の端から中心に向かって内
部方向に成長する。横方向成長長さとも呼ばれる結晶が
成長する距離は、アモルファスシリコン膜の厚さおよび
基板の温度の関数となる。５０ｎｍの膜に対する通常の
横方向成長長さは、およそ１．２マイクロメートルであ
る。初期のビームレットがアモルファスシリコンの一部
を結晶化した後、第２のビームレットは、前のビームレ
ットから、横方向成長長さの半分未満の位置のシリコン
膜に方向付けられる。レーザーをレーザーに関連する光
学系と共に動かすこと、またはシリコン基板を通常、ス
テッパーを用いて移動させることのいずれかによって、
ビームレットの位置を変える。一度に少量ずつ進め、シ
リコン膜にレーザー照射することにより、結晶粒は、前
のステップで形成された多結晶Ｓｉ材料の結晶種から横
方向に成長する。これにより、ゾーンメルト結晶化（Ｚ
ＭＲ）法または他の類似したプロセスと同じ様式で、横
方向に結晶を引っ張ることができる。
【００１０】
【発明が解決しようとする課題】この横方向成長の結果
として、生成された結晶は、「（ビームレットを）動か
していく方向（ｐｕｌｌｉｎｇ ｄｉｒｅｃｔｉｏ
ｎ）」とも呼ばれるビームレットの進む方向に沿って高
品質を達成する傾向にある。しかし、生成された伸長し
た結晶粒は、幅の狭いビームレットを動かしていく方向
の長さにほぼ垂直な粒子の長軸方向に対してほぼ平行に
続く粒界によって分けられる。
として、生成された結晶は、「（ビームレットを）動か
していく方向（ｐｕｌｌｉｎｇ ｄｉｒｅｃｔｉｏ
ｎ）」とも呼ばれるビームレットの進む方向に沿って高
品質を達成する傾向にある。しかし、生成された伸長し
た結晶粒は、幅の狭いビームレットを動かしていく方向
の長さにほぼ垂直な粒子の長軸方向に対してほぼ平行に
続く粒界によって分けられる。
【００１１】この多結晶Ｓｉ材料が電子デバイスを製造
するのに使用される場合、キャリア輸送に対する全抵抗
は、所与のポテンシャルの影響下で移動する際にキャリ
アが横切らなければならないバリヤの組合せによって影
響される。多結晶Ｓｉ材料の粒子の長軸に垂直な方向に
キャリアが移動する際に横切るさらなる多数の粒界によ
って、キャリアは、粒子の長軸に平行に移動するキャリ
アと比較すると、より高い抵抗を受ける。それゆえ、Ｌ
Ｃ−ＥＬＡを使用して形成された多結晶Ｓｉ膜上に製造
されるＴＦＴの性能は、主成長方向に相当する粒子の長
軸に対するＴＦＴチャネルの配向に依存する。通常、Ｔ
ＦＴの性能は、主成長方向に関する配向の関数として２
〜４の間の因子で変化する。
するのに使用される場合、キャリア輸送に対する全抵抗
は、所与のポテンシャルの影響下で移動する際にキャリ
アが横切らなければならないバリヤの組合せによって影
響される。多結晶Ｓｉ材料の粒子の長軸に垂直な方向に
キャリアが移動する際に横切るさらなる多数の粒界によ
って、キャリアは、粒子の長軸に平行に移動するキャリ
アと比較すると、より高い抵抗を受ける。それゆえ、Ｌ
Ｃ−ＥＬＡを使用して形成された多結晶Ｓｉ膜上に製造
されるＴＦＴの性能は、主成長方向に相当する粒子の長
軸に対するＴＦＴチャネルの配向に依存する。通常、Ｔ
ＦＴの性能は、主成長方向に関する配向の関数として２
〜４の間の因子で変化する。
【００１２】この性能の差は、ＬＣＤ分解能が増加する
につれ、またはパネルサイズが減少するにつれ、サイズ
制限により列ドライバおよび行ドライバが互いに９０°
の配向をとることがより望ましくなるという観点から望
ましくない。製造された一組のドライバの特性が他のド
ライバに対して大きく異なる可能性がある。
につれ、またはパネルサイズが減少するにつれ、サイズ
制限により列ドライバおよび行ドライバが互いに９０°
の配向をとることがより望ましくなるという観点から望
ましくない。製造された一組のドライバの特性が他のド
ライバに対して大きく異なる可能性がある。
【００１３】
【課題を解決するための手段】従って、基板上に多結晶
領域を形成する方法が提供される。第１のマスクパター
ンが選択される。レーザービームは、その第１のマスク
パターンを介して方向付けられ、基板上の初期領域にわ
たって基板を照射する。その領域は、横方向結晶化プロ
セスを使用してアニールされる。第２のマスクパターン
が選択される。レーザービームは、そのマスクパターン
を介して方向付けられ、基板上の第２の領域にわたって
基板を照射する。その領域は、横方向結晶化プロセスを
用いてアニーリングされる。第１および第２のマスクパ
ターンの配向が異なる場合、アニーリングの結果、第１
の領域は、第２の領域と比較して異なる結晶配向を有す
る。
領域を形成する方法が提供される。第１のマスクパター
ンが選択される。レーザービームは、その第１のマスク
パターンを介して方向付けられ、基板上の初期領域にわ
たって基板を照射する。その領域は、横方向結晶化プロ
セスを使用してアニールされる。第２のマスクパターン
が選択される。レーザービームは、そのマスクパターン
を介して方向付けられ、基板上の第２の領域にわたって
基板を照射する。その領域は、横方向結晶化プロセスを
用いてアニーリングされる。第１および第２のマスクパ
ターンの配向が異なる場合、アニーリングの結果、第１
の領域は、第２の領域と比較して異なる結晶配向を有す
る。
【００１４】本発明の方法は、多結晶シリコンを使用す
るデバイスを生産するのに非常に適切である。１つの用
途は、ＬＣＤ用の駆動回路を生産することである。この
場合では、石英、ガラス、プラスチックまたは他の適切
な透明材料からなり得るＬＣＤ基板が使用される。アモ
ルファス半導体材料がＬＣＤ基板上に堆積され、薄いア
モルファスシリコン層が形成される。好適には、半導体
材料はシリコンである。横方向結晶化ＥＬＡプロセスと
共に第１のマスクパターンを使用してアモルファスシリ
コンの第１の領域がアニーリングされ、第１の結晶配向
を有する伸長された粒子構造を備える第１の多結晶領域
が形成される。横方向結晶化ＥＬＡプロセスと共に第２
のマスクパターンを使用して、アモルファスシリコンの
第２の領域がアニーリングされ、第２の結晶配向を有す
る伸長された粒子構造を備える第２の多結晶領域が形成
される。第２の結晶配向は、第１の結晶配向と異なる。
好適には、結晶配向は、互いに実質的に垂直である。
るデバイスを生産するのに非常に適切である。１つの用
途は、ＬＣＤ用の駆動回路を生産することである。この
場合では、石英、ガラス、プラスチックまたは他の適切
な透明材料からなり得るＬＣＤ基板が使用される。アモ
ルファス半導体材料がＬＣＤ基板上に堆積され、薄いア
モルファスシリコン層が形成される。好適には、半導体
材料はシリコンである。横方向結晶化ＥＬＡプロセスと
共に第１のマスクパターンを使用してアモルファスシリ
コンの第１の領域がアニーリングされ、第１の結晶配向
を有する伸長された粒子構造を備える第１の多結晶領域
が形成される。横方向結晶化ＥＬＡプロセスと共に第２
のマスクパターンを使用して、アモルファスシリコンの
第２の領域がアニーリングされ、第２の結晶配向を有す
る伸長された粒子構造を備える第２の多結晶領域が形成
される。第２の結晶配向は、第１の結晶配向と異なる。
好適には、結晶配向は、互いに実質的に垂直である。
【００１５】ある用途に対しては、レーザーアニーリン
グによって形成される多結晶材料を使用して薄膜トラン
ジスタ（ＴＦＴ）を形成することが望ましい。本発明の
方法の好適な実施形態において、第１のチャネル配向を
有するＴＦＴは、第１の結晶配向を有する領域にわたっ
て形成される。チャネル配向は、好適には、結晶配向に
対して実質的に平行であり、それにより結晶粒界をチャ
ネルが横切ることはほとんどない。第２のチャネル配向
を有するＴＦＴは、第２の結晶配向を有する領域にわた
って形成される。
グによって形成される多結晶材料を使用して薄膜トラン
ジスタ（ＴＦＴ）を形成することが望ましい。本発明の
方法の好適な実施形態において、第１のチャネル配向を
有するＴＦＴは、第１の結晶配向を有する領域にわたっ
て形成される。チャネル配向は、好適には、結晶配向に
対して実質的に平行であり、それにより結晶粒界をチャ
ネルが横切ることはほとんどない。第２のチャネル配向
を有するＴＦＴは、第２の結晶配向を有する領域にわた
って形成される。
【００１６】本発明による基板上に多結晶領域を形成す
る方法は、 ａ）第１のマスクパターンを選択する工程と、 ｂ）基板の初期領域にわたって基板を照射するように第
１のマスクパターンを通じてレーザービームを方向付け
る工程と、 ｃ）横方向結晶化プロセスを使用して初期領域をアニー
リングする工程と、 ｄ）第２のマスクパターンを選択する工程と、 ｅ）基板の第２の領域にわたって基板を照射するように
第２のマスクパターンを通じてレーザービームを方向付
ける工程と、 ｆ）横方向結晶化プロセスを使用して第２の領域をアニ
ーリングする工程とを包含し、これにより上記目的が達
成される。
る方法は、 ａ）第１のマスクパターンを選択する工程と、 ｂ）基板の初期領域にわたって基板を照射するように第
１のマスクパターンを通じてレーザービームを方向付け
る工程と、 ｃ）横方向結晶化プロセスを使用して初期領域をアニー
リングする工程と、 ｄ）第２のマスクパターンを選択する工程と、 ｅ）基板の第２の領域にわたって基板を照射するように
第２のマスクパターンを通じてレーザービームを方向付
ける工程と、 ｆ）横方向結晶化プロセスを使用して第２の領域をアニ
ーリングする工程とを包含し、これにより上記目的が達
成される。
【００１７】第１のマスクパターンが第１の配向での複
数の平行なスリットであってもよい。
数の平行なスリットであってもよい。
【００１８】第２のマスクパターンが第２の配向での複
数の平行なスリットであってもよい。
数の平行なスリットであってもよい。
【００１９】第１の配向および第２配向は、互いに対し
て約９０°であってもよい。
て約９０°であってもよい。
【００２０】マスクは、マスクパターンを選択可能にす
るように選択され得るマスクホルダに取り付けられても
よい。
るように選択され得るマスクホルダに取り付けられても
よい。
【００２１】本発明による基板を処理する方法は、 ａ）アモルファスシリコンを基板に堆積する工程と、 ｂ）第１の配向を有する伸長された粒子構造を備える第
１の多結晶領域を形成するように、横方向結晶化ＥＬＡ
プロセスと関連して第１のマスクパターンを使用して基
板上の第１の領域をアニーリングする工程と、 ｃ）第１の配向とは異なる第２の配向を有する伸長され
た粒子構造を備える第２の多結晶領域を形成するよう
に、横方向結晶化ＥＬＡプロセスと関連して第２のマス
クパターンを使用して基板上の第２の領域をアニーリン
グする工程と、 ｄ）第１の多結晶領域の伸長された粒子構造に実質的に
平行に配向されたチャネルを有する第１のＴＦＴを形成
する工程と ｅ）第２の多結晶領域の伸長された粒子構造に実質的に
平行に配向されたチャネルを有する第２のＴＦＴを形成
する工程とを包含し、これにより上記目的が達成され
る。
１の多結晶領域を形成するように、横方向結晶化ＥＬＡ
プロセスと関連して第１のマスクパターンを使用して基
板上の第１の領域をアニーリングする工程と、 ｃ）第１の配向とは異なる第２の配向を有する伸長され
た粒子構造を備える第２の多結晶領域を形成するよう
に、横方向結晶化ＥＬＡプロセスと関連して第２のマス
クパターンを使用して基板上の第２の領域をアニーリン
グする工程と、 ｄ）第１の多結晶領域の伸長された粒子構造に実質的に
平行に配向されたチャネルを有する第１のＴＦＴを形成
する工程と ｅ）第２の多結晶領域の伸長された粒子構造に実質的に
平行に配向されたチャネルを有する第２のＴＦＴを形成
する工程とを包含し、これにより上記目的が達成され
る。
【００２２】基板が透明材料であってもよい。
【００２３】基板が石英、ガラス、またはプラスチック
であってもよい。
であってもよい。
【００２４】第２の配向が第１の配向に実質的に垂直で
あってもよい。
あってもよい。
【００２５】第１のマスクパターンおよび第２のマスク
パターンが同一のマスクに形成されてもよい。
パターンが同一のマスクに形成されてもよい。
【００２６】マスクは、複数のマスクパターンから選択
可能であるマスクホルダに取り付けられてもよい。
可能であるマスクホルダに取り付けられてもよい。
【００２７】マスクは、複数のマスクから選択可能であ
るマスクホルダに取り付けられてもよい。
るマスクホルダに取り付けられてもよい。
【００２８】第１のマスクパターンが第１のマスクに形
成されてもよい。
成されてもよい。
【００２９】第２のマスクパターンは、第２のマスクに
形成されてもよい。
形成されてもよい。
【００３０】本発明によるＬＣＤ基板を処理する方法
は、 ａ）アモルファスシリコンを基板に堆積する工程と、 ｂ）第１のマスクパターンを選択する工程と、 ｃ）第１の配向を有する伸長された粒子構造を備える多
結晶領域を形成するように、横方向結晶化ＥＬＡプロセ
スを使用して基板上の第１の複数の領域をアニーリング
し、第１の配向を有する伸長された粒子構造に対して実
質的に平行に配向されたチャネルを有する第１の複数の
ＴＦＴ構造を形成することによって行ドライバを形成す
る工程と、 ｄ）第２のマスクパターンを選択する工程と、 ｅ）第１の配向とは異なる第２の配向を有する伸長され
た粒子構造を備える多結晶領域を形成するように、横方
向結晶化ＥＬＡプロセスを使用して基板上の第２の複数
の領域をアニーリングし、第２の多結晶領域の伸長され
た粒子構造に対して実質的に平行に配向されたチャネル
を有する第２の複数のＴＦＴ構造を形成することによっ
て列ドライバを形成する工程とを包含し、これにより上
記目的が達成される。
は、 ａ）アモルファスシリコンを基板に堆積する工程と、 ｂ）第１のマスクパターンを選択する工程と、 ｃ）第１の配向を有する伸長された粒子構造を備える多
結晶領域を形成するように、横方向結晶化ＥＬＡプロセ
スを使用して基板上の第１の複数の領域をアニーリング
し、第１の配向を有する伸長された粒子構造に対して実
質的に平行に配向されたチャネルを有する第１の複数の
ＴＦＴ構造を形成することによって行ドライバを形成す
る工程と、 ｄ）第２のマスクパターンを選択する工程と、 ｅ）第１の配向とは異なる第２の配向を有する伸長され
た粒子構造を備える多結晶領域を形成するように、横方
向結晶化ＥＬＡプロセスを使用して基板上の第２の複数
の領域をアニーリングし、第２の多結晶領域の伸長され
た粒子構造に対して実質的に平行に配向されたチャネル
を有する第２の複数のＴＦＴ構造を形成することによっ
て列ドライバを形成する工程とを包含し、これにより上
記目的が達成される。
【００３１】第２の配向は、第１の配向に実質的に垂直
であってもよい。
であってもよい。
【００３２】画素領域を形成する工程をさらに包含して
もよい。
もよい。
【００３３】画素領域は、第１の配向を有する伸長され
た粒子構造を備える多結晶領域を形成する横方向結晶化
ＥＬＡプロセスを使用して基板上の領域をアニーリング
することにより形成されてもよい。
た粒子構造を備える多結晶領域を形成する横方向結晶化
ＥＬＡプロセスを使用して基板上の領域をアニーリング
することにより形成されてもよい。
【００３４】画素領域は、第２の配向を有する伸長され
た粒子構造を備える多結晶領域を形成する横方向結晶化
ＥＬＡプロセスを使用して基板上の領域をアニーリング
することにより形成されてもよい。
た粒子構造を備える多結晶領域を形成する横方向結晶化
ＥＬＡプロセスを使用して基板上の領域をアニーリング
することにより形成されてもよい。
【００３５】
【発明の実施の形態】本願の主題は、発明者Ａｐｏｓｔ
ｏｌｏｓ Ｖｏｕｔｓａｓ、Ｊｏｈｎ Ｗ．Ｈａｒｔｚ
ｅｌｌおよびＹｕｋｉｈｉｋｏ Ｎａｋａｔａによる、
本願と同日に出願された、「Ｍｅｔｈｏｄ ｏｆ Ｏｐ
ｔｉｍｉｚｉｎｇ ＣｈａｎｎｅｌＣｈａｒａｃｔｅｒ
ｉｓｔｉｃｓ ｕｓｉｎｇ Ｌａｔｅｒａｌｌｙ−Ｃｒ
ｙｓｔａｌｌｉｚｅｄ ＥＬＡ Ｐｏｌｙ−Ｓｉ Ｆｉ
ｌｍｓ」と題された出願（代理人整理番号：ＳＬＡ ０
５１３）に関連する。
ｏｌｏｓ Ｖｏｕｔｓａｓ、Ｊｏｈｎ Ｗ．Ｈａｒｔｚ
ｅｌｌおよびＹｕｋｉｈｉｋｏ Ｎａｋａｔａによる、
本願と同日に出願された、「Ｍｅｔｈｏｄ ｏｆ Ｏｐ
ｔｉｍｉｚｉｎｇ ＣｈａｎｎｅｌＣｈａｒａｃｔｅｒ
ｉｓｔｉｃｓ ｕｓｉｎｇ Ｌａｔｅｒａｌｌｙ−Ｃｒ
ｙｓｔａｌｌｉｚｅｄ ＥＬＡ Ｐｏｌｙ−Ｓｉ Ｆｉ
ｌｍｓ」と題された出願（代理人整理番号：ＳＬＡ ０
５１３）に関連する。
【００３６】本願の主題はまた、発明者Ａｐｏｓｔｏｌ
ｏｓ Ｖｏｕｔｓａｓによる、本願と同日に出願され
た、「Ｍａｓｋ Ｐａｔｔｅｒｎ Ｄｅｓｉｇｎ ｔｏ
Ｉｍｐｒｏｖｅ Ｑｕａｌｉｔｙ Ｕｎｉｆｏｒｍｉ
ｔｙ ｉｎ ＬａｔｅｒａｌＬａｓｅｒ Ｃｒｙｓｔａ
ｌｌｉｚｅｄ Ｐｏｌｙ−Ｓｉ ｆｉｌｍｓ」と題され
た出願（代理人整理番号：ＳＬＡ ０５１２）に関連す
る。
ｏｓ Ｖｏｕｔｓａｓによる、本願と同日に出願され
た、「Ｍａｓｋ Ｐａｔｔｅｒｎ Ｄｅｓｉｇｎ ｔｏ
Ｉｍｐｒｏｖｅ Ｑｕａｌｉｔｙ Ｕｎｉｆｏｒｍｉ
ｔｙ ｉｎ ＬａｔｅｒａｌＬａｓｅｒ Ｃｒｙｓｔａ
ｌｌｉｚｅｄ Ｐｏｌｙ−Ｓｉ ｆｉｌｍｓ」と題され
た出願（代理人整理番号：ＳＬＡ ０５１２）に関連す
る。
【００３７】それぞれの記載により本発明に対して従来
技術と認められない上記の出願の全ては、本明細書中で
参考として援用される。
技術と認められない上記の出願の全ては、本明細書中で
参考として援用される。
【００３８】図１を参照すると、横方向結晶化エキシマ
ーレーザーアニーリング（ＬＣ−ＥＬＡ）装置１０が示
される。ＬＣ−ＥＬＡ装置１０はレーザー源１２を有す
る。レーザー源１２は、鏡およびレンズを含む光学系と
ともにレーザー（図示せず）を含み得る。光学系は、
（点線で示される）レーザービーム１４を形成し、その
ビームをステージ１７に支持される基板１６に方向付け
る。レーザービーム１４は、マスクホルダ２０に支持さ
れるマスク１８を通過する。レーザービーム１４は、好
適には、マスク１８が５０ｍｍ×５０ｍｍである場合、
０．８〜１ジュールの範囲の出力エネルギーを有する。
現在、市販のレーザー（例えば、Ｌａｍｂｄａ Ｓｔｅ
ｅｌ １０００）は、上記の出力を達成し得る。利用可
能なレーザーのパワーが増加するにつれて、レーザービ
ーム１４のエネルギーがより高くなり得、マスクサイズ
も同様に大きくなり得る。マスク１８を通過した後、レ
ーザービーム１４は、縮小光学系（ｄｅｍａｇｎｉｆｉ
ｃａｔｉｏｎ ｏｐｔｉｃｓ）２２（模式的に示す）を
通過する。縮小光学系２２は、レーザービームのサイズ
を減少させ、マスク１８を通過した後に生成される任意
のイメージサイズを減少させると同時に所望の位置２４
で基板１６に当たる光エネルギーの強度を増加させる。
縮小は、通常、イメージサイズの３倍〜７倍の縮小率の
オーダーで実行されるが、好適には５倍の縮小率で実行
される。５倍の縮小率のため、マスクの面積は、位置２
４で表面に当たるマスク１８のイメージの面積より２５
倍大きくなり、それに相応して位置２４のレーザービー
ム１４のエネルギー密度を増加させる。
ーレーザーアニーリング（ＬＣ−ＥＬＡ）装置１０が示
される。ＬＣ−ＥＬＡ装置１０はレーザー源１２を有す
る。レーザー源１２は、鏡およびレンズを含む光学系と
ともにレーザー（図示せず）を含み得る。光学系は、
（点線で示される）レーザービーム１４を形成し、その
ビームをステージ１７に支持される基板１６に方向付け
る。レーザービーム１４は、マスクホルダ２０に支持さ
れるマスク１８を通過する。レーザービーム１４は、好
適には、マスク１８が５０ｍｍ×５０ｍｍである場合、
０．８〜１ジュールの範囲の出力エネルギーを有する。
現在、市販のレーザー（例えば、Ｌａｍｂｄａ Ｓｔｅ
ｅｌ １０００）は、上記の出力を達成し得る。利用可
能なレーザーのパワーが増加するにつれて、レーザービ
ーム１４のエネルギーがより高くなり得、マスクサイズ
も同様に大きくなり得る。マスク１８を通過した後、レ
ーザービーム１４は、縮小光学系（ｄｅｍａｇｎｉｆｉ
ｃａｔｉｏｎ ｏｐｔｉｃｓ）２２（模式的に示す）を
通過する。縮小光学系２２は、レーザービームのサイズ
を減少させ、マスク１８を通過した後に生成される任意
のイメージサイズを減少させると同時に所望の位置２４
で基板１６に当たる光エネルギーの強度を増加させる。
縮小は、通常、イメージサイズの３倍〜７倍の縮小率の
オーダーで実行されるが、好適には５倍の縮小率で実行
される。５倍の縮小率のため、マスクの面積は、位置２
４で表面に当たるマスク１８のイメージの面積より２５
倍大きくなり、それに相応して位置２４のレーザービー
ム１４のエネルギー密度を増加させる。
【００３９】ステージ１７は、好適には、ビーム１４の
下に基板１６を正確に位置付けし得る精密ｘ−ｙステー
ジである。ステージ１７は、好適には、ｚ軸に沿って移
動することができ、それによってステージ１７が上下に
移動可能になり、位置２４にレーザービーム１４によっ
て生成されるマスク１８のイメージの焦点を合わせる
か、または焦点を外させるのに役立つ。
下に基板１６を正確に位置付けし得る精密ｘ−ｙステー
ジである。ステージ１７は、好適には、ｚ軸に沿って移
動することができ、それによってステージ１７が上下に
移動可能になり、位置２４にレーザービーム１４によっ
て生成されるマスク１８のイメージの焦点を合わせる
か、または焦点を外させるのに役立つ。
【００４０】マスクホルダ２０は、好適には、ｘ−ｙ移
動が可能である。図示されるように、マスクホルダは２
つのマスクパターンを保持する。２つのマスクパターン
は１つのマスクに形成されるか、または２つの別々のマ
スクに形成され得る。２つより多くのマスクパターンを
有することは、全く可能であり、本発明の範囲内であ
る。マスクホルダのｘ−ｙ移動が使用され、それにより
レーザービーム１４の下に所望のマスクパターンを位置
付けする。マスクパターンは、図示されるように直線的
に配置され得る。あるいは、２つより多いマスクパター
ンの場合、マスクパターンは、２次元アレイ状に構成さ
れ得る。
動が可能である。図示されるように、マスクホルダは２
つのマスクパターンを保持する。２つのマスクパターン
は１つのマスクに形成されるか、または２つの別々のマ
スクに形成され得る。２つより多くのマスクパターンを
有することは、全く可能であり、本発明の範囲内であ
る。マスクホルダのｘ−ｙ移動が使用され、それにより
レーザービーム１４の下に所望のマスクパターンを位置
付けする。マスクパターンは、図示されるように直線的
に配置され得る。あるいは、２つより多いマスクパター
ンの場合、マスクパターンは、２次元アレイ状に構成さ
れ得る。
【００４１】図２は、第１のマスクパターン２６および
第２のマスクパターン２７を有するマスク１８を示す。
第１のマスクパターン２６は、第１のスリット間隔３０
を有する第１のセットのスリット２９を含む。第２のマ
スクパターン２７は、第２のスリット間隔３２を有する
第２のセットのスリット３１を含む。好適な実施形態に
おいて、第２のマスクパターン２７は、所定の角度で回
転された第１のマスクパターン２６に対応する。好適な
実施形態において、所望の角度は、実質的に垂直であ
る。図示されるように、両方のマスクパターンが１つの
マスクに形成されるが、別の実施形態では、複数のマス
クを用いて、複数のパターンを提供する。
第２のマスクパターン２７を有するマスク１８を示す。
第１のマスクパターン２６は、第１のスリット間隔３０
を有する第１のセットのスリット２９を含む。第２のマ
スクパターン２７は、第２のスリット間隔３２を有する
第２のセットのスリット３１を含む。好適な実施形態に
おいて、第２のマスクパターン２７は、所定の角度で回
転された第１のマスクパターン２６に対応する。好適な
実施形態において、所望の角度は、実質的に垂直であ
る。図示されるように、両方のマスクパターンが１つの
マスクに形成されるが、別の実施形態では、複数のマス
クを用いて、複数のパターンを提供する。
【００４２】図３〜５は、本発明の方法の一部として用
いられる連続する横方向結晶化を示す。アモルファスま
たは多結晶シリコンの領域３４が基板上にある。矩形領
域３６は、基板１６上に投影されるスリット３０の１つ
のイメージに相当する。点線３８は、基板の開口部のイ
メージの中央線に相当する。
いられる連続する横方向結晶化を示す。アモルファスま
たは多結晶シリコンの領域３４が基板上にある。矩形領
域３６は、基板１６上に投影されるスリット３０の１つ
のイメージに相当する。点線３８は、基板の開口部のイ
メージの中央線に相当する。
【００４３】図３は、結晶化する直前の領域３４を示
す。レーザーパルスが矩形領域３６で方向付けられ、そ
れによってアモルファスシリコンが結晶化する。各パル
ス照射後、横方向結晶成長距離の半分以下の一定量だけ
開口部のイメージを進ませる。次いで、次のパルスが新
しい領域で方向付けられる。スリット３０のイメージを
少しの距離だけ進ませることによって、前の工程によっ
て生成された結晶は、隣接する材料の次の結晶化のため
の種結晶として機能する。スリットのイメージを進め、
短いパルスを放射するプロセスを繰り返すことによっ
て、結晶は、スリットの移動方向に効率的に引かれる。
す。レーザーパルスが矩形領域３６で方向付けられ、そ
れによってアモルファスシリコンが結晶化する。各パル
ス照射後、横方向結晶成長距離の半分以下の一定量だけ
開口部のイメージを進ませる。次いで、次のパルスが新
しい領域で方向付けられる。スリット３０のイメージを
少しの距離だけ進ませることによって、前の工程によっ
て生成された結晶は、隣接する材料の次の結晶化のため
の種結晶として機能する。スリットのイメージを進め、
短いパルスを放射するプロセスを繰り返すことによっ
て、結晶は、スリットの移動方向に効率的に引かれる。
【００４４】図４は、いくつかのパルスを照射した後の
領域３４を示す。明らかに示されるように、既に処理さ
れた領域４０では、スリットの長さに実質的に垂直な方
向に成長した伸長された結晶が形成される。実質的に垂
直であるということは、結晶境界４２によって形成され
る線の大部分が延長され、点線３８と交差し得ることを
意味する。
領域３４を示す。明らかに示されるように、既に処理さ
れた領域４０では、スリットの長さに実質的に垂直な方
向に成長した伸長された結晶が形成される。実質的に垂
直であるということは、結晶境界４２によって形成され
る線の大部分が延長され、点線３８と交差し得ることを
意味する。
【００４５】図５は、図４に続いていくつかのさらなる
パルスを照射した後の領域３４を示す。結晶はスリット
の移動方向に成長し続け、多結晶領域を形成する。スリ
ットは、好適には、スリット間隔３２に相当する基板上
での距離に実質的に等しい距離を進み続ける。各スリッ
トは、好適には、その直前のスリットによって形成され
た多結晶領域の端に各スリットが達するまで進む。
パルスを照射した後の領域３４を示す。結晶はスリット
の移動方向に成長し続け、多結晶領域を形成する。スリ
ットは、好適には、スリット間隔３２に相当する基板上
での距離に実質的に等しい距離を進み続ける。各スリッ
トは、好適には、その直前のスリットによって形成され
た多結晶領域の端に各スリットが達するまで進む。
【００４６】図６を参照して、本発明の方法の工程のフ
ローチャートを示す。工程１１０は、第１のマスクパタ
ーンを選択する。
ローチャートを示す。工程１１０は、第１のマスクパタ
ーンを選択する。
【００４７】工程１２０は、エキシマーレーザーアニー
リング（ＥＬＡ）を使用する横方向結晶化を実行し、第
１の結晶配向を有する多結晶領域を生成する。このレー
ザービームは、マスクのイメージを基板に投影するよう
に使用される。レーザービームのエネルギーは、アモル
ファスシリコンを結晶化させるのに十分である。上述し
たように、連続したレーザーパルスは、第１の結晶配向
を有する領域を結晶化するように使用され得る。
リング（ＥＬＡ）を使用する横方向結晶化を実行し、第
１の結晶配向を有する多結晶領域を生成する。このレー
ザービームは、マスクのイメージを基板に投影するよう
に使用される。レーザービームのエネルギーは、アモル
ファスシリコンを結晶化させるのに十分である。上述し
たように、連続したレーザーパルスは、第１の結晶配向
を有する領域を結晶化するように使用され得る。
【００４８】工程１３０は、第２のマスクパターンを選
択する。この第２のマスクパターンは、好適には、異な
る角度に回転させた第１のマスクパターンと実質的に同
じである。好適には、異なる角度は、第１のパターンに
対して実質的に垂直である。
択する。この第２のマスクパターンは、好適には、異な
る角度に回転させた第１のマスクパターンと実質的に同
じである。好適には、異なる角度は、第１のパターンに
対して実質的に垂直である。
【００４９】工程１４０は、横方向結晶化ＥＬＡを実行
し、第２の結晶配向を有する多結晶領域を生成する。第
２の結晶配向は、好適には、第１の結晶配向に実質的に
垂直である。
し、第２の結晶配向を有する多結晶領域を生成する。第
２の結晶配向は、好適には、第１の結晶配向に実質的に
垂直である。
【００５０】第１または第２のマスクパターンを選択す
る工程（工程１１０および１３０）は、レーザービーム
１４下で所望のパターンを配向させるようにマスクを再
配置し得るマスクホルダーを用いて、達成され得る。マ
スクパターンは１つのマスク上にあり得るか、または各
マスクパターンは異なる個別のマスク上に形成され得
る。２つのマスクパターンを用いるという点から本発明
の方法を説明してきたが、いくつかの用途では、３つ以
上のパターンを使用することが望まれ得る。さらなるパ
ターンが用いられる場合、マスクホルダーは、好適に
は、複数のマスクパターンから選択し得る。好適には、
マスクホルダーは、ｘ−ｙ移動によってマスクを選択
し、レーザービーム１４下でマスクホルダーを再配置す
る。
る工程（工程１１０および１３０）は、レーザービーム
１４下で所望のパターンを配向させるようにマスクを再
配置し得るマスクホルダーを用いて、達成され得る。マ
スクパターンは１つのマスク上にあり得るか、または各
マスクパターンは異なる個別のマスク上に形成され得
る。２つのマスクパターンを用いるという点から本発明
の方法を説明してきたが、いくつかの用途では、３つ以
上のパターンを使用することが望まれ得る。さらなるパ
ターンが用いられる場合、マスクホルダーは、好適に
は、複数のマスクパターンから選択し得る。好適には、
マスクホルダーは、ｘ−ｙ移動によってマスクを選択
し、レーザービーム１４下でマスクホルダーを再配置す
る。
【００５１】本発明の方法を実施する際に、同じ配向を
有する複数の領域が望ましい場合、マスクを変更し、第
２の結晶配向の領域を生成する前に、第１の結晶配向を
有する領域全てを生成することが好ましい。単一基板上
に複数のデバイスを製造する場合には、同じ配向を有す
る複数の領域が好ましい。
有する複数の領域が望ましい場合、マスクを変更し、第
２の結晶配向の領域を生成する前に、第１の結晶配向を
有する領域全てを生成することが好ましい。単一基板上
に複数のデバイスを製造する場合には、同じ配向を有す
る複数の領域が好ましい。
【００５２】図７は、２つのディスプレイ領域２１０お
よび２２０を有する基板１６を示す。各ディスプレイ領
域は、完成したＬＣＤまたは他のディスプレイデバイス
の位置に相当する。第１のマスク配向が選択される。次
いで、第１のマスクのイメージ２２２が第１の開始位置
２２４で投影される。
よび２２０を有する基板１６を示す。各ディスプレイ領
域は、完成したＬＣＤまたは他のディスプレイデバイス
の位置に相当する。第１のマスク配向が選択される。次
いで、第１のマスクのイメージ２２２が第１の開始位置
２２４で投影される。
【００５３】本発明の方法の１実施形態において、イメ
ージ２２２は、マスクステージを移動することにより一
度に１ステップ動かされる。各ステップにおいて、レー
ザーパルスは、シリコン材料の一部を結晶化する。一
旦、イメージ２２２がスリット間隔に相当する距離を移
動すると、基板は、隣接する位置２２６上にイメージ２
２２を配置するように動かされる。次いで、マスクステ
ージが動かされ、マスクステージの下にある領域を結晶
化する。基板にわたってこのプロセスを繰り返すことに
よって、第１の結晶配向を優勢的に有する多結晶材料の
線が形成される。イメージ２２２は、隣接する結晶化さ
れていない領域の開始に相当する位置に再配置される。
このプロセスは、第１の結晶配向を優勢的に有する領域
２３０が形成されるまで繰り返される。示されるよう
に、この配向は水平である。第１の領域２３０が形成さ
れた後、上述されたプロセスを繰り返す工程により、第
１の領域２３０とほぼ同じ結晶配向を有する第２の領域
２４０を生成し得る。
ージ２２２は、マスクステージを移動することにより一
度に１ステップ動かされる。各ステップにおいて、レー
ザーパルスは、シリコン材料の一部を結晶化する。一
旦、イメージ２２２がスリット間隔に相当する距離を移
動すると、基板は、隣接する位置２２６上にイメージ２
２２を配置するように動かされる。次いで、マスクステ
ージが動かされ、マスクステージの下にある領域を結晶
化する。基板にわたってこのプロセスを繰り返すことに
よって、第１の結晶配向を優勢的に有する多結晶材料の
線が形成される。イメージ２２２は、隣接する結晶化さ
れていない領域の開始に相当する位置に再配置される。
このプロセスは、第１の結晶配向を優勢的に有する領域
２３０が形成されるまで繰り返される。示されるよう
に、この配向は水平である。第１の領域２３０が形成さ
れた後、上述されたプロセスを繰り返す工程により、第
１の領域２３０とほぼ同じ結晶配向を有する第２の領域
２４０を生成し得る。
【００５４】好適な実施形態において、一旦、第１の結
晶配向の領域が生成されると、第２のマスクが選択され
る。第２のマスクは、好適には、第１のマスクパターン
に実質的に垂直なパターンを有する。次いで、第２の結
晶配向を有する領域を生成するようにこのプロセスが繰
り返される。好適には、第２の結晶配向は、第１の結晶
配向に対して実質的に垂直である。第３の領域２５０
は、別の開始位置上に第２のマスクイメージ２４５を位
置し、領域２５０が結晶化されるまで上述されるように
領域を処理することによって形成される。次いで、第４
の領域２６０は、第３の領域２５０と同じ配向を有する
ように結晶化され得る。
晶配向の領域が生成されると、第２のマスクが選択され
る。第２のマスクは、好適には、第１のマスクパターン
に実質的に垂直なパターンを有する。次いで、第２の結
晶配向を有する領域を生成するようにこのプロセスが繰
り返される。好適には、第２の結晶配向は、第１の結晶
配向に対して実質的に垂直である。第３の領域２５０
は、別の開始位置上に第２のマスクイメージ２４５を位
置し、領域２５０が結晶化されるまで上述されるように
領域を処理することによって形成される。次いで、第４
の領域２６０は、第３の領域２５０と同じ配向を有する
ように結晶化され得る。
【００５５】この様式において、複数の領域は、結晶化
され、２つ以上の結晶配向を有し得る。結晶化の順番
は、本発明には重要ではない。
され、２つ以上の結晶配向を有し得る。結晶化の順番
は、本発明には重要ではない。
【００５６】一旦、基板１６が処理され、望まれる結晶
配向を有する領域を形成すると、デバイス要素は、図８
に示されるように基板上に形成される。図８は、例示の
目的であり、他の図面と同様に一定の縮尺比で描かれて
はいない。基板１６は、第１の多結晶領域３３０および
同じ結晶配向を有する第２の多結晶領域３４０を有す
る。ＴＦＴ３４５の第１のセットは、多結晶領域３３０
および３４０内に形成される。ＴＦＴ３４５の第１のセ
ットは、その下にある領域３３０および３４０の結晶配
向に適合するように配向されたチャネル３４７を有す
る。図に示されるように、領域３３０および３４０の両
方の結晶配向ならびにチャネル３４７は、両方とも水平
である。領域３３０および３４０の結晶配向に実質的に
垂直な結晶配向を有する第３の多結晶領域３５０および
第４の多結晶領域３６０が示される。チャネル３６７を
有するＴＦＴ３６５の第２のセットは、ＴＦＴ３４５の
第１のセットおよびチャネル３４７に実質的に垂直であ
り、その下にある領域３５０および３６０の結晶配向に
実質的に平行である。
配向を有する領域を形成すると、デバイス要素は、図８
に示されるように基板上に形成される。図８は、例示の
目的であり、他の図面と同様に一定の縮尺比で描かれて
はいない。基板１６は、第１の多結晶領域３３０および
同じ結晶配向を有する第２の多結晶領域３４０を有す
る。ＴＦＴ３４５の第１のセットは、多結晶領域３３０
および３４０内に形成される。ＴＦＴ３４５の第１のセ
ットは、その下にある領域３３０および３４０の結晶配
向に適合するように配向されたチャネル３４７を有す
る。図に示されるように、領域３３０および３４０の両
方の結晶配向ならびにチャネル３４７は、両方とも水平
である。領域３３０および３４０の結晶配向に実質的に
垂直な結晶配向を有する第３の多結晶領域３５０および
第４の多結晶領域３６０が示される。チャネル３６７を
有するＴＦＴ３６５の第２のセットは、ＴＦＴ３４５の
第１のセットおよびチャネル３４７に実質的に垂直であ
り、その下にある領域３５０および３６０の結晶配向に
実質的に平行である。
【００５７】図８がディスプレイデバイスを示すので、
画素領域３７０が示される。画素領域３７０は、行ドラ
イバとも呼ばれるＴＦＴ３４５の第１のセット、または
列ドライバとも呼ばれるＴＦＴ３６０の第２のセットの
いずれかの下の領域と同じその下の結晶配向を有し得
る。図８に示されるように、画素領域は列ドライバと適
合される。図７に示される基板が使用される場合、画素
領域は行ドライバに適合する。いくつかの用途に対し
て、基板全体を結晶化する必要はないかもしれない。い
くつかの領域は、結晶化される必要のない場合もあり得
る。その領域は、画素領域を含むがそれに限定されな
い。
画素領域３７０が示される。画素領域３７０は、行ドラ
イバとも呼ばれるＴＦＴ３４５の第１のセット、または
列ドライバとも呼ばれるＴＦＴ３６０の第２のセットの
いずれかの下の領域と同じその下の結晶配向を有し得
る。図８に示されるように、画素領域は列ドライバと適
合される。図７に示される基板が使用される場合、画素
領域は行ドライバに適合する。いくつかの用途に対し
て、基板全体を結晶化する必要はないかもしれない。い
くつかの領域は、結晶化される必要のない場合もあり得
る。その領域は、画素領域を含むがそれに限定されな
い。
【００５８】本発明は、ディスプレイデバイスを生産す
るのに非常に適しているが、下地となる基板の上に生成
される多結晶材料を用いて生産される他のタイプのデバ
イスにもまた適している。列ドライバおよび行ドライバ
に加えて、ディスプレイに関連しない他の回路が生成さ
れ得る。
るのに非常に適しているが、下地となる基板の上に生成
される多結晶材料を用いて生産される他のタイプのデバ
イスにもまた適している。列ドライバおよび行ドライバ
に加えて、ディスプレイに関連しない他の回路が生成さ
れ得る。
【００５９】垂直および平行という用語は、本発明の方
法の範囲を、特には結晶配向に関して、制限するように
狭く解釈されるべきではない。実質的に垂直および実質
的に平行という用語は、広く解釈されるべきである。そ
れゆえ、上記用語の平行についてのより広い定義が提供
される。特徴、または構造が結晶配向に平行であると言
われる場合、その構造は、関連する方向で結晶粒界をほ
とんど横切ることはない。
法の範囲を、特には結晶配向に関して、制限するように
狭く解釈されるべきではない。実質的に垂直および実質
的に平行という用語は、広く解釈されるべきである。そ
れゆえ、上記用語の平行についてのより広い定義が提供
される。特徴、または構造が結晶配向に平行であると言
われる場合、その構造は、関連する方向で結晶粒界をほ
とんど横切ることはない。
【００６０】多結晶シリコン膜上の薄膜トランジスタ
（ＴＦＴ）のチャネル特性を最適化するための方法が提
供される。上記方法は、液晶ディスプレイデバイスのド
ライバとして使用されるＴＦＴの製造に非常に適切であ
る。上記方法はまた、多結晶シリコン膜を使用する他の
デバイス生成に非常に適している。異なる優勢な結晶配
向を有する多結晶シリコンの領域が形成され得る。これ
らの結晶配向は、デバイスの異なる領域への所望のＴＦ
Ｔチャネル配向に適合するように選択され得る。結晶配
向は、各所望の結晶配向に対する異なるマスクパターン
を選択することによって選択される。マスクパターン
は、横方向結晶化ＥＬＡプロセスに関連して使用され、
堆積されたアモルファスシリコン膜を結晶化する。
（ＴＦＴ）のチャネル特性を最適化するための方法が提
供される。上記方法は、液晶ディスプレイデバイスのド
ライバとして使用されるＴＦＴの製造に非常に適切であ
る。上記方法はまた、多結晶シリコン膜を使用する他の
デバイス生成に非常に適している。異なる優勢な結晶配
向を有する多結晶シリコンの領域が形成され得る。これ
らの結晶配向は、デバイスの異なる領域への所望のＴＦ
Ｔチャネル配向に適合するように選択され得る。結晶配
向は、各所望の結晶配向に対する異なるマスクパターン
を選択することによって選択される。マスクパターン
は、横方向結晶化ＥＬＡプロセスに関連して使用され、
堆積されたアモルファスシリコン膜を結晶化する。
【００６１】本発明の方法のいくつかの実施形態が説明
される。上記の実施形態の改変は、当業者によって容易
に確かめられる。それゆえ、本明細書中の説明は例示の
目的のみであり、本発明の範囲を狭くするように使用さ
れるべきではなく、特許請求項の構成規則によって解釈
されるように請求項に規定される。
される。上記の実施形態の改変は、当業者によって容易
に確かめられる。それゆえ、本明細書中の説明は例示の
目的のみであり、本発明の範囲を狭くするように使用さ
れるべきではなく、特許請求項の構成規則によって解釈
されるように請求項に規定される。
【００６２】
【発明の効果】本発明の方法によると、結晶配向は、各
所望の結晶配向に対する異なるマスクパターンを選択す
ることによってデバイスの異なる領域への所望のＴＦＴ
チャネル配向に適合するように選択される。それにより
多結晶シリコン膜上のＴＦＴのチャネル特性を最適化す
ることができる。
所望の結晶配向に対する異なるマスクパターンを選択す
ることによってデバイスの異なる領域への所望のＴＦＴ
チャネル配向に適合するように選択される。それにより
多結晶シリコン膜上のＴＦＴのチャネル特性を最適化す
ることができる。
【図１】図１は、本発明の方法と関連して用いられるＥ
ＬＡ装置を示す模式的な断面図である。
ＬＡ装置を示す模式的な断面図である。
【図２】図２は、マスクパターンを示す図である。
【図３】図３は、ＥＬＡを使用する横方向結晶化プロセ
スの１工程を示す図である。
スの１工程を示す図である。
【図４】図４は、ＥＬＡを使用する横方向結晶化プロセ
スの１工程を示す図である。
スの１工程を示す図である。
【図５】図５は、ＥＬＡを使用する横方向結晶化プロセ
スの１工程を示す図である。
スの１工程を示す図である。
【図６】図６は、本発明の１実施形態のフローチャート
図である。
図である。
【図７】図７は、異なる結晶配向を有する複数の領域を
備える基板形成を示す図である。
備える基板形成を示す図である。
【図８】図８は、性能を最適化するような結晶配向に調
整されたチャネルを有するＴＦＴ形成を示す図である。
整されたチャネルを有するＴＦＴ形成を示す図である。
１６ 基板 ３３０ 多結晶領域 ３４５ ＴＦＴ ３４７ チャネル ３６５ ＴＦＴ ３６７ チャネル ３７０ 画素領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中田 行彦 奈良県奈良市朱雀５−９−５ Ｆターム(参考） 2H092 JA24 KA04 KA05 KA07 MA30 NA21 5F052 AA02 BA12 BB07 DA02 JA01 5F110 AA30 BB02 DD01 DD02 DD03 GG02 GG13 GG42 PP03 PP05 PP24
Claims (19)
- 【請求項１】 ａ）第１のマスクパターンを選択する工
程と、 ｂ）基板の初期領域にわたって該基板を照射するように
該第１のマスクパターンを通じてレーザービームを方向
付ける工程と、 ｃ）横方向結晶化プロセスを使用して該初期領域をアニ
ーリングする工程と、 ｄ）第２のマスクパターンを選択する工程と、 ｅ）該基板の第２の領域にわたって該基板を照射するよ
うに該第２のマスクパターンを通じて該レーザービーム
を方向付ける工程と、 ｆ）横方向結晶化プロセスを使用して該第２の領域をア
ニーリングする工程とを包含する、基板上に多結晶領域
を形成する方法。 - 【請求項２】 前記第１のマスクパターンが第１の配向
での複数の平行なスリットである、請求項１に記載の方
法。 - 【請求項３】 前記第２のマスクパターンが第２の配向
での複数の平行なスリットである、請求項２に記載の方
法。 - 【請求項４】 前記第１の配向および前記第２配向は、
互いに対して約９０°である、請求項３に記載の方法。 - 【請求項５】 前記マスクは、マスクパターンを選択可
能にするように選択され得るマスクホルダに取り付けら
れる、請求項１に記載の方法。 - 【請求項６】 ａ）アモルファスシリコンを基板に堆積
する工程と、 ｂ）第１の配向を有する伸長された粒子構造を備える第
１の多結晶領域を形成するように、横方向結晶化ＥＬＡ
プロセスと関連して第１のマスクパターンを使用して該
基板上の第１の領域をアニーリングする工程と、 ｃ）該第１の配向とは異なる第２の配向を有する伸長さ
れた粒子構造を備える第２の多結晶領域を形成するよう
に、横方向結晶化ＥＬＡプロセスと関連して第２のマス
クパターンを使用して該基板上の第２の領域をアニーリ
ングする工程と、 ｄ）該第１の多結晶領域の該伸長された粒子構造に実質
的に平行に配向されたチャネルを有する第１のＴＦＴを
形成する工程と ｅ）該第２の多結晶領域の該伸長された粒子構造に実質
的に平行に配向されたチャネルを有する第２のＴＦＴを
形成する工程とを包含する基板を処理する方法。 - 【請求項７】 前記基板が透明材料である、請求項６に
記載の方法。 - 【請求項８】 前記基板が石英、ガラス、またはプラス
チックである、請求項６に記載の方法。 - 【請求項９】 前記第２の配向が前記第１の配向に実質
的に垂直である、請求項６に記載の方法。 - 【請求項１０】 前記第１のマスクパターンおよび前記
第２のマスクパターンが同一のマスクに形成される、請
求項６に記載の方法。 - 【請求項１１】 前記マスクは、複数のマスクパターン
から選択可能であるマスクホルダに取り付けられる、請
求項６に記載の方法。 - 【請求項１２】 前記マスクは、複数のマスクから選択
可能であるマスクホルダに取り付けられる、請求項６に
記載の方法。 - 【請求項１３】 前記第１のマスクパターンが第１のマ
スクに形成される、請求項６に記載の方法。 - 【請求項１４】 前記第２のマスクパターンは、第２の
マスクに形成される、請求項６に記載の方法。 - 【請求項１５】 ａ）アモルファスシリコンを基板に堆
積する工程と、 ｂ）第１のマスクパターンを選択する工程と、 ｃ）第１の配向を有する伸長された粒子構造を備える多
結晶領域を形成するように、横方向結晶化ＥＬＡプロセ
スを使用して該基板上の第１の複数の領域をアニーリン
グし、該第１の配向を有する該伸長された粒子構造に対
して実質的に平行に配向されたチャネルを有する第１の
複数のＴＦＴ構造を形成することによって行ドライバを
形成する工程と、 ｄ）第２のマスクパターンを選択する工程と、 ｅ）該第１の配向とは異なる第２の配向を有する伸長さ
れた粒子構造を備える多結晶領域を形成するように、横
方向結晶化ＥＬＡプロセスを使用して該基板上の第２の
複数の領域をアニーリングし、該第２の多結晶領域の該
伸長された粒子構造に対して実質的に平行に配向された
チャネルを有する第２の複数のＴＦＴ構造を形成するこ
とによって列ドライバを形成する工程とを包含するＬＣ
Ｄ基板を処理する方法。 - 【請求項１６】 前記第２の配向は、前記第１の配向に
実質的に垂直である、請求項１５に記載の方法。 - 【請求項１７】 画素領域を形成する工程をさらに包含
する、請求項１５に記載の方法。 - 【請求項１８】 前記画素領域は、前記第１の配向を有
する伸長された粒子構造を備える多結晶領域を形成する
横方向結晶化ＥＬＡプロセスを使用して前記基板上の領
域をアニーリングすることにより形成される、請求項１
７に記載の方法。 - 【請求項１９】 前記画素領域は、前記第２の配向を有
する伸長された粒子構造を備える多結晶領域を形成する
横方向結晶化ＥＬＡプロセスを使用して前記基板上の領
域をアニーリングすることにより形成される、請求項１
７に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/774,290 | 2001-01-29 | ||
| US09/774,290 US6573163B2 (en) | 2001-01-29 | 2001-01-29 | Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002246312A true JP2002246312A (ja) | 2002-08-30 |
Family
ID=25100810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001394547A Pending JP2002246312A (ja) | 2001-01-29 | 2001-12-26 | 横方向に結晶化したｅｌａ多結晶ｓｉ膜を形成するために複数のマスクを使用してチャネル特性を最適化する方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6573163B2 (ja) |
| JP (1) | JP2002246312A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008521247A (ja) * | 2004-11-18 | 2008-06-19 | ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | 結晶方位制御ポリシリコン膜を生成するためのシステム及び方法 |
Families Citing this family (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6555449B1 (en) | 1996-05-28 | 2003-04-29 | Trustees Of Columbia University In The City Of New York | Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication |
| US6830993B1 (en) * | 2000-03-21 | 2004-12-14 | The Trustees Of Columbia University In The City Of New York | Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method |
| AU2002211507A1 (en) | 2000-10-10 | 2002-04-22 | The Trustees Of Columbia University In The City Of New York | Method and apparatus for processing thin metal layers |
| KR100400510B1 (ko) * | 2000-12-28 | 2003-10-08 | 엘지.필립스 엘시디 주식회사 | 실리콘 결정화 장치와 실리콘 결정화 방법 |
| KR100506004B1 (ko) * | 2001-05-30 | 2005-08-04 | 엘지.필립스 엘시디 주식회사 | 순차측면 결정화를 위한 비정질 실리콘층의 증착방법 |
| US7758926B2 (en) * | 2001-05-30 | 2010-07-20 | Lg Display Co., Ltd. | Amorphous silicon deposition for sequential lateral solidification |
| KR100558678B1 (ko) * | 2001-06-01 | 2006-03-10 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 결정화방법 |
| TW527732B (en) | 2001-08-21 | 2003-04-11 | Samsung Electronics Co Ltd | Masks for forming polysilicon and methods for manufacturing thin film transistor using the masks |
| JP4558262B2 (ja) * | 2001-08-30 | 2010-10-06 | シャープ株式会社 | 半導体装置の製造方法 |
| TWI279052B (en) * | 2001-08-31 | 2007-04-11 | Semiconductor Energy Lab | Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device |
| US6767804B2 (en) * | 2001-11-08 | 2004-07-27 | Sharp Laboratories Of America, Inc. | 2N mask design and method of sequential lateral solidification |
| US7050878B2 (en) * | 2001-11-22 | 2006-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductror fabricating apparatus |
| TWI267145B (en) * | 2001-11-30 | 2006-11-21 | Semiconductor Energy Lab | Manufacturing method for a semiconductor device |
| US7133737B2 (en) | 2001-11-30 | 2006-11-07 | Semiconductor Energy Laboratory Co., Ltd. | Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer |
| US7214573B2 (en) * | 2001-12-11 | 2007-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device that includes patterning sub-islands |
| US6660576B2 (en) * | 2002-03-11 | 2003-12-09 | Sharp Laboratories Of America, Inc. | Substrate and method for producing variable quality substrate material |
| KR100484399B1 (ko) * | 2002-05-23 | 2005-04-20 | 엘지.필립스 엘시디 주식회사 | 실리콘의 결정화용 마스크 및 결정화 방법 |
| TWI360707B (en) | 2002-08-19 | 2012-03-21 | Univ Columbia | Process and system for laser crystallization proc |
| TWI331803B (en) | 2002-08-19 | 2010-10-11 | Univ Columbia | A single-shot semiconductor processing system and method having various irradiation patterns |
| US7387922B2 (en) * | 2003-01-21 | 2008-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation method, method for manufacturing semiconductor device, and laser irradiation system |
| WO2004075263A2 (en) | 2003-02-19 | 2004-09-02 | The Trustees Of Columbia University In The City Of New York | System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques |
| US7220627B2 (en) * | 2003-04-21 | 2007-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device where the scanning direction changes between regions during crystallization and process |
| US7476629B2 (en) * | 2003-04-21 | 2009-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Beam irradiation apparatus, beam irradiation method, and method for manufacturing thin film transistor |
| KR100753568B1 (ko) * | 2003-06-30 | 2007-08-30 | 엘지.필립스 엘시디 주식회사 | 비정질 반도체층의 결정화방법 및 이를 이용한 액정표시소자의 제조방법 |
| KR100546711B1 (ko) * | 2003-08-18 | 2006-01-26 | 엘지.필립스 엘시디 주식회사 | 레이저 조사 장치 및 이를 이용한 실리콘 결정화 방법 |
| US7364952B2 (en) * | 2003-09-16 | 2008-04-29 | The Trustees Of Columbia University In The City Of New York | Systems and methods for processing thin films |
| US7164152B2 (en) * | 2003-09-16 | 2007-01-16 | The Trustees Of Columbia University In The City Of New York | Laser-irradiated thin films having variable thickness |
| TWI366859B (en) | 2003-09-16 | 2012-06-21 | Univ Columbia | System and method of enhancing the width of polycrystalline grains produced via sequential lateral solidification using a modified mask pattern |
| WO2005029546A2 (en) | 2003-09-16 | 2005-03-31 | The Trustees Of Columbia University In The City Of New York | Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination |
| US7318866B2 (en) | 2003-09-16 | 2008-01-15 | The Trustees Of Columbia University In The City Of New York | Systems and methods for inducing crystallization of thin films using multiple optical paths |
| TWI351713B (en) | 2003-09-16 | 2011-11-01 | Univ Columbia | Method and system for providing a single-scan, con |
| TWI359441B (en) | 2003-09-16 | 2012-03-01 | Univ Columbia | Processes and systems for laser crystallization pr |
| WO2005034193A2 (en) | 2003-09-19 | 2005-04-14 | The Trustees Of Columbia University In The City Ofnew York | Single scan irradiation for crystallization of thin films |
| KR100663298B1 (ko) | 2003-12-29 | 2007-01-02 | 비오이 하이디스 테크놀로지 주식회사 | 다결정실리콘 박막트랜지스터의 다결정 실리콘막 형성방법 |
| CN100541722C (zh) | 2004-03-26 | 2009-09-16 | 株式会社半导体能源研究所 | 激光辐照方法和激光辐照装置 |
| US8525075B2 (en) | 2004-05-06 | 2013-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus |
| CN100530549C (zh) * | 2004-08-23 | 2009-08-19 | 株式会社半导体能源研究所 | 激光照射设备、照射方法和制备半导体器件的方法 |
| US7645337B2 (en) * | 2004-11-18 | 2010-01-12 | The Trustees Of Columbia University In The City Of New York | Systems and methods for creating crystallographic-orientation controlled poly-silicon films |
| US8221544B2 (en) | 2005-04-06 | 2012-07-17 | The Trustees Of Columbia University In The City Of New York | Line scan sequential lateral solidification of thin films |
| TWI298111B (en) * | 2005-06-03 | 2008-06-21 | Au Optronics Corp | A mask used in a sequential lateral solidification process |
| WO2007067541A2 (en) | 2005-12-05 | 2007-06-14 | The Trustees Of Columbia University In The City Of New York | Systems and methods for processing a film, and thin films |
| TWI299442B (en) * | 2006-08-18 | 2008-08-01 | Ind Tech Res Inst | Method for crystalizing amorphous silicon layer and mask therefor |
| US8614471B2 (en) | 2007-09-21 | 2013-12-24 | The Trustees Of Columbia University In The City Of New York | Collections of laterally crystallized semiconductor islands for use in thin film transistors |
| WO2009042784A1 (en) | 2007-09-25 | 2009-04-02 | The Trustees Of Columbia University In The City Of New York | Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films |
| WO2009067688A1 (en) | 2007-11-21 | 2009-05-28 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparing epitaxially textured polycrystalline films |
| US8012861B2 (en) * | 2007-11-21 | 2011-09-06 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparing epitaxially textured polycrystalline films |
| KR20100105606A (ko) | 2007-11-21 | 2010-09-29 | 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 | 에피택셜하게 텍스쳐화된 후막의 제조를 위한 시스템 및 방법 |
| WO2009111340A2 (en) | 2008-02-29 | 2009-09-11 | The Trustees Of Columbia University In The City Of New York | Flash lamp annealing crystallization for large area thin films |
| KR20110094022A (ko) | 2008-11-14 | 2011-08-19 | 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 | 박막 결정화를 위한 시스템 및 방법 |
| US9087696B2 (en) | 2009-11-03 | 2015-07-21 | The Trustees Of Columbia University In The City Of New York | Systems and methods for non-periodic pulse partial melt film processing |
| US9646831B2 (en) | 2009-11-03 | 2017-05-09 | The Trustees Of Columbia University In The City Of New York | Advanced excimer laser annealing for thin films |
| US8440581B2 (en) | 2009-11-24 | 2013-05-14 | The Trustees Of Columbia University In The City Of New York | Systems and methods for non-periodic pulse sequential lateral solidification |
| CN103728827B (zh) * | 2013-12-26 | 2016-07-06 | 深圳市华星光电技术有限公司 | 光掩膜、薄膜晶体管元件及制作薄膜晶体管元件的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1164883A (ja) * | 1997-08-12 | 1999-03-05 | Toshiba Corp | 多結晶半導体薄膜の製造方法および製造装置 |
| JP2000243970A (ja) * | 1999-02-24 | 2000-09-08 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法 |
| JP2000243969A (ja) * | 1999-02-24 | 2000-09-08 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法 |
| JP2000275668A (ja) * | 1999-03-19 | 2000-10-06 | Fujitsu Ltd | レーザアニーリング装置、液晶表示装置及びその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5247375A (en) | 1990-03-09 | 1993-09-21 | Hitachi, Ltd. | Display device, manufacturing method thereof and display panel |
| EP0558089B1 (en) | 1992-02-28 | 2002-06-05 | Hitachi, Ltd. | Semiconductor optical integrated device and method of manufacture thereof, and light receiver using said device |
| US5472814A (en) * | 1994-11-17 | 1995-12-05 | International Business Machines Corporation | Orthogonally separated phase shifted and unphase shifted mask patterns for image improvement |
| WO1997045827A1 (en) | 1996-05-28 | 1997-12-04 | The Trustees Of Columbia University In The City Of New York | Crystallization processing of semiconductor film regions on a substrate, and devices made therewith |
| JPH09321310A (ja) | 1996-05-31 | 1997-12-12 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH1011592A (ja) | 1996-06-19 | 1998-01-16 | Canon Inc | 図形処理装置及び方法 |
| US6268904B1 (en) | 1997-04-23 | 2001-07-31 | Nikon Corporation | Optical exposure apparatus and photo-cleaning method |
| KR100292048B1 (ko) | 1998-06-09 | 2001-07-12 | 구본준, 론 위라하디락사 | 박막트랜지스터액정표시장치의제조방법 |
| US6368945B1 (en) * | 2000-03-16 | 2002-04-09 | The Trustees Of Columbia University In The City Of New York | Method and system for providing a continuous motion sequential lateral solidification |
-
2001
- 2001-01-29 US US09/774,290 patent/US6573163B2/en not_active Expired - Fee Related
- 2001-12-26 JP JP2001394547A patent/JP2002246312A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1164883A (ja) * | 1997-08-12 | 1999-03-05 | Toshiba Corp | 多結晶半導体薄膜の製造方法および製造装置 |
| JP2000243970A (ja) * | 1999-02-24 | 2000-09-08 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法 |
| JP2000243969A (ja) * | 1999-02-24 | 2000-09-08 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法 |
| JP2000275668A (ja) * | 1999-03-19 | 2000-10-06 | Fujitsu Ltd | レーザアニーリング装置、液晶表示装置及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008521247A (ja) * | 2004-11-18 | 2008-06-19 | ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | 結晶方位制御ポリシリコン膜を生成するためのシステム及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020102822A1 (en) | 2002-08-01 |
| US6573163B2 (en) | 2003-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6573163B2 (en) | Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films | |
| US6495405B2 (en) | Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films | |
| TWI524384B (zh) | 薄膜層之高產能結晶化 | |
| US8034698B2 (en) | Systems and methods for inducing crystallization of thin films using multiple optical paths | |
| US7135388B2 (en) | Method for fabricating single crystal silicon film | |
| US8598588B2 (en) | Systems and methods for processing a film, and thin films | |
| US20090242805A1 (en) | Systems and methods for uniform sequential lateral solidification of thin films using high frequency lasers | |
| JP5068171B2 (ja) | 結晶方位制御ポリシリコン膜を生成するためのシステム及び方法 | |
| WO2005029543A2 (en) | Laser-irradiated thin films having variable thickness | |
| US20020102821A1 (en) | Mask pattern design to improve quality uniformity in lateral laser crystallized poly-Si films | |
| JP2008227077A (ja) | レーザ光のマスク構造、レーザ加工方法、ｔｆｔ素子およびレーザ加工装置 | |
| JP4691331B2 (ja) | 非晶質シリコン膜の結晶化方法 | |
| JP2006196539A (ja) | 多結晶半導体薄膜の製造方法および製造装置 | |
| JP2005197658A (ja) | 多結晶シリコン膜の形成方法 | |
| KR100611040B1 (ko) | 레이저 열처리 장치 | |
| JP2007281465A (ja) | 多結晶膜の形成方法 | |
| JP2007207896A (ja) | レーザビーム投影マスクおよびそれを用いたレーザ加工方法、レーザ加工装置 | |
| JP3941164B2 (ja) | 結晶化方法及び装置 | |
| JP2005167007A (ja) | 半導体薄膜の製造方法および薄膜半導体素子 | |
| WO2004023538A1 (ja) | 結晶成長方法、結晶成長装置、ビーム分岐装置および表示装置 | |
| JP2008147236A (ja) | 結晶化装置およびレーザ加工方法 | |
| JP2005109315A (ja) | 半導体薄膜を製造する方法と装置およびその薄膜を含む半導体デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080325 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090312 |