JP2004158853A - 特性が優秀なディスプレーデバイス - Google Patents

特性が優秀なディスプレーデバイス Download PDF

Info

Publication number
JP2004158853A
JP2004158853A JP2003362745A JP2003362745A JP2004158853A JP 2004158853 A JP2004158853 A JP 2004158853A JP 2003362745 A JP2003362745 A JP 2003362745A JP 2003362745 A JP2003362745 A JP 2003362745A JP 2004158853 A JP2004158853 A JP 2004158853A
Authority
JP
Japan
Prior art keywords
display device
tft
crystal grain
region
primary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003362745A
Other languages
English (en)
Inventor
Ok Byung Kim
沃 炳 金
Ki Yong Lee
基 龍 李
Ji Yong Park
志 容 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2004158853A publication Critical patent/JP2004158853A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】本発明は、駆動特性が優秀であり、輝度特性が優秀なディスプレーデバイスを提供することにある。
【解決手段】特性が優れたディスプレーデバイスに関するもので、ディスプレー領域である画素領域でポリシリコン基板のプライマリー結晶粒境界と薄膜トランジスターのソースからドレインに流れる電流方向が成す角が−３０°ないし３０°に成るように製作されたことを特徴とするディスプレーデバイスを提供することによって、各領域に合うようにＴＦＴの特性を最大化して特性が優れたディスプレーデバイスを提供することができる。
【選択図】図１

Description

本発明は、ディスプレーデバイスに関するもので、さらに詳しくは駆動特性及び輝度特性が優れたディスプレーデバイス（ＤＩＳＰＬＡＹ ＤＥＶＩＣＥ ＨＡＶＩＮＧ ＧＯＯＤ ＰＥＲＦＯＲＭＡＮＣＥ）に関するものである。
多結晶シリコンを利用したＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）製作時、アクティブチャンネル（ａｃｔｉｖｅ ｃｈａｎｎｅｌ）領域内に含まれる多結晶シリコンの結晶粒境界に存在する原子価標（ｄａｎｇｌｉｎｇ ｂｏｎｄｓ）等の結合欠陥は電荷キャリアー（ｅｌｅｃｔｒｉｃ ｃｈａｒｇｅ ｃａｒｒｉｅｒ）に対してトラップ（ｔｒａｐ）として作用するものと知られている。
従って、結晶粒の大きさ、大きさの均一性、数と位置、方向等はスレッショルド電圧（Ｖｔｈ）、サブスレッショルド傾斜（ｓｕｂｔｈｒｅｓｈｏｌｄ ｓｌｏｐｅ）、電荷輸送移動度（ｃｈａｒｇｅ ｃａｒｒｉｅｒ ｍｏｂｉｌｉｔｙ）、漏洩電流（ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）、及びデバイス安定性（ｄｅｖｉｃｅ ｓｔａｂｉｌｉｔｙ）等のようなＴＦＴ特性に直接、または間接的に致命的な影響を与えることはもちろん、ＴＦＴを利用したアクティブマトリックスディスプレー（ａｃｔｉｖｅ ｍａｔｒｉｘ ｄｉｓｐｌａｙ）基板製作時、結晶粒の位置によってＴＦＴの均一性にも致命的な影響を与えるものである。
この時、ディスプレーデバイスの全体基板の上にＴＦＴのアクティブチャンネル領域内に含まれる致命的な結晶粒境界（以下、“プライマリー（ｐｒｉｍａｒｙ）”結晶粒境界と称す。）の数は、結晶粒の大きさ、傾きの角度θ、アクティブチャンネルの次元（ｄｉｍｅｎｓｉｏｎ）（長さ（Ｌ），幅（Ｗ））と基板上の各ＴＦＴの位置によって等しいかそうでない場合もありうる（図５及び図６）。
図５及び図６のように、結晶粒の大きさＧｓ、アクティブチャネル次元（ｄｉｍｅｎｓｉｏｎ）Ｌ×Ｗ、傾きの角度θに対してアクティブチャンネル領域に含まれることができる“プライマリー”結晶粒境界の数は、最大結晶粒境界の数をＮｍａｘにする時、つまりＴＦＴ基板またはディスプレーデバイス上の位置によりアクティブチャンネル領域内に含まれる“プライマリー”結晶粒境界の数は、Ｎｍａｘ（図５の場合３個）またはＮｍａｘ−１（図６の場合２個）個になることで、全部のＴＦＴに対してＮｍａｘの“プライマリー”結晶粒境界の数がアクティブチャンネル領域内に含まれる時、一番優秀なＴＦＴ特性の均一性が確保できる。つまり、それぞれのＴＦＴが同一な数の結晶粒境界をもつことが多いほど均一性が優秀であるデバイスが得られる。
反面、Ｎｍａｘ個の“プライマリー”結晶粒境界の数を含むＴＦＴの数とＮｍａｘ−１個の“プライマリー”結晶粒境界の数を含むＴＦＴの数が同一であれば、ＴＦＴ基板またはディスプレーデバイス上にあるＴＦＴ特性中、均一性の面で一番悪いと予想できる。
これについて、ＳＬＳ（Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）結晶化技術を利用して基板上に多結晶または単結晶である粒子が巨大シリコングレーン（ｌａｒｇｅ ｓｉｌｉｃｏｎ ｇｒａｉｎ）を形成することができて（図７及び図８）、これを利用してＴＦＴを製作したとき、単結晶シリコンで製作されたＴＦＴの特性と類似な特性を得られることとして報告されている。
しかし、アクティブマトリックスディスプレーを製作するためにはドライバー（ｄｒｉｖｅｒ）と画素配置（ｐｉｘｅｌ ａｒｒａｙ）のための数多いＴＦＴが製作されなければならない。
例えば、ＳＶＧＡ級の解像度をもつアクティブマトリックスディスプレーの製作には、約１００万個の画素が作られ，液晶表示素子（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ；ＬＣＤ）の場合、各画素には１個のＴＦＴが必要であり、有機発光物質を利用したディスプレー（例えば、有機電界発光素子）には、少なくても２個以上のＴＦＴが必要となる。
従って、１００万個または２００万個以上のＴＦＴそれぞれのアクティブチャンネル領域にのみ、一定の数字の結晶粒を一定の方向に成長させて製作することは不可能である。
これを具現する方法には、米国特許第６，３２２，６２５号で開示されたように、非晶質シリコンをＰＥＣＶＤ、ＬＰＣＶＤまたはスパッタリング法により蒸着した後、ＳＬＳ技術により全体基板上の非晶質シリコンを多結晶シリコンに変換したり、基板上の選択領域だけを結晶化する技術が開示されている（図７及び図８参照）。
前記選択領域も数μｍ×数μｍの次元をもつアクティブチャンネル領域と比べれば非常に広い領域である。また、ＳＬＳ技術で使用するレーザービーム（ｌａｓｅｒ ｂｅａｍ ｓｉｚｅ）は、大略数ｍｍ×数十ｍｍとして基板上の全体領域または選択領域の非晶質シリコンを結晶化するためには必然的にレーザービームまたはステージ（ｓｔａｇｅ）のステップピング（ｓｔｅｐｐｉｎｇ）及びシフティング（ｓｈｉｆｔｉｎｇ）が必要であり、この時、レーザービームが照射される領域間のミスアライン（ｍｉｓａｌｉｎｇｎ）が存在するようになる。従って、数多いＴＦＴのアクティブチャンネル領域内に含まれる“プライマリー”結晶粒境界の数は変わるようになって、全体基板上またはドライバー領域、画素セル領域内のＴＦＴは予測できない不均一性を持つようになる。このような不均一性は、アクティブマトリックスディプレーデバイスを具現するのに致命的な悪影響を与えることもある。
また、米国の特許、第６，１７７，３９１号ではＳＬＳ結晶化技術を利用して巨大粒子シリコングレーン（ｌａｒｇｅ ｓｉｌｉｃｏｎ ｇｒａｉｎ）を形成してドライバーと画素配置を含むＬＣＤデバイス用ＴＦＴ製作時にアクティブチャンネル方向がＳＬＳ結晶化方法により成長された結晶粒方向に対して平行な場合、電荷キャリアー（ｅｌｅｃｔｒｉｃ ｃｈａｒｇ ｃａｒｒｉｅｒ）方向に対する結晶粒バリアー（ｂａｒｒｉｅｒ）効果が最小となり（図９）、従って、単結晶シリコンに次ぐＴＦＴ特性を得られる。反面、アクティブチャンネル方向と結晶粒成長方向が９０°である場合、ＴＦＴ特性が電荷キャリアー（ｅｌｅｃｔｒｉｃ ｃｈａｒｇｅ ｃａｒｒｉｅｒ）のトラップに作用する数多くの結晶粒境界が存在するようなり、ＴＦＴ特性が大きく低下される（図１０）。
実際に、アクティブマトリックスディスプレー製作時、駆動回路（ｄｒｉｖｅｒ ｃｉｒｃｕｉｔ）内のＴＦＴと画素セル領域内のＴＦＴは、一般的に９０°の角度をもつ場合があり、この時、各ＴＦＴの特性を大きく低下させずに、ＴＦＴ間の特性の均一性を向上させるためには、結晶粒成長方向に対するアクティブチャンネル領域の方向を３０°ないし６０°の角度に傾くように製作することによってデバイスの均一性を向上させることができる（図１１）。
米国特許第６，３２２，６２５号 米国特許第６，１７７，３９１号
ところで、この方法は、やはりＳＬＳ結晶化技術により形成される有限の大きさの結晶粒を利用することによって、致命的な結晶粒境界がアクティブチャンネル領域内に含まれる確率が存在し、従って、ＴＦＴ間、特性差異を発生させる、予測できない不均一性が存在するようになるという問題点がある。
また、ＴＦＴの特性向上とともに考慮しなければならない事項が、パネル内にピクセル（画素）を駆動するＴＦＴの均一性である。ＴＦＴが高特性を示したとしても基板内位置により特性が変わるとしたら、特にＴＦＴのターン−オン電圧であるスレッショルド電圧が基板の位置により変わるようになるとディスプレーの均一な画質具現が難しい。
しかし、結晶粒の大きさを増加させて、その成長方向を制御できる結晶化方法、例えば、ＳＬＳ等の技術が開発されることによって、それに適合するＴＦＴ基板設計及び製作をする必要がある。
本発明は、前記で説明したような問題点を解決するため案出されたものであり、本発明の目的は駆動特性が優秀であり、輝度特性が優秀なディスプレーデバイスを提供すことである。
本発明は、前記した目的を達成するために、本発明は、ディスプレー領域である画素領域で、ポリシリコン基板のプライマリー結晶粒境界と薄膜トランジスターのソースからドレインに流れる電流方向がなす角が−３０°ないし３０°になるように製作されたことを特徴とするディスプレーデバイスを提供する。
本発明により製造されたＴＦＴは、ＳＬＳ方法を利用してディスプレーアレイの駆動ＴＦＴを製作する場合、アクティブチャンネルの方向をセコンダリーグレーンバウンダリーと垂直になるように設計することによってＶｔｈ及び移動度の特性を均一とし、全画面にわたりＶｔｈの不均一により発生するディスプレーの輝度の不均一性を防ぐことができる。
以下、本発明を添付した図面を参照して詳しく説明する。アクティブマトリックスディスプレー用ＴＦＴ製作時、ＴＦＴ特性に直接、間接的に重大な影響を与える多結晶シリコンの結晶粒がＴＦＴ特性向上のために大きく、そして規則化される場合、結晶粒の有限な大きさにより、隣接する結晶粒の間には結晶粒境界が発生する。
本発明で“結晶粒の大きさ”と言うのは、確認されることができる結晶粒境界の間の距離を言い、通常誤差範囲に属する結晶粒境界の距離であると定義する。ここで、結晶粒境界には、通常的に結晶成長方向に対して垂直に発生する“プライマリー”結晶粒境界と結晶成長方向と同一な方向に発生する“セコンダリー”結晶粒境界として区分する。
図１は、ＴＦＴのアクティブチャンネル領域で“プライマリー”結晶粒境界がソースからドレインに流れる電流の方向と垂直になるよう配置されたことを示した図面であり、図２は、図１の配置により製作されたＴＦＴを基板内の位置によって測定されたＶｔｈ曲線を示した図面である。
図３は、アクティブチャンネル領域で“プライマリー”結晶粒境界がソースからドレインに流れる電流の方向と平行になるよう配置されたことを示した図面であり、図４は、図３の配置により製作されたＴＦＴを基板内の位置によって測定されたＶｔｈ曲線を示した図面である。
図１で図示されたように、“プライマリー”結晶粒境界がＴＦＴのソースからドレインに流れる電流方向と垂直な場合（図１）には“プライマリー”結晶粒境界が電荷キャリアーの移動に対してトラップとして作用し、アクティブチャンネル領域内に“プライマリー”結晶粒境界の数が結晶粒成長方向に平行したり傾いている“セコンダリー”結晶粒境界の数と比べ、相対的に少なく、アクティブチャンネル位置によりその数が不規則であるためＴＦＴの均一性を確保することは難しい。図２のように、Ｖｔｈが一定しないことがわかる。
しかし、電流の流れに対してトラップとして作用することのできる結晶粒境界の数は“プライマリー”結晶粒境界だけができ“セコンダリー”結晶粒境界はトラップとして作用しないので、電流移動度特性は図３に図示されたように“プライマリー”結晶粒境界がソースからドレインに流れる電流方向と平行である場合よりは相対的に優秀である。
一方、前述したように、図３で、電荷キャリアーが多数の結晶粒境界（“セコンダリー”結晶粒境界）を横切って移動しなければならない場合には（つまり、“プライマリー”結晶粒境界が電流方向と平行な場合）電荷キャリアーに対するトラップである結晶粒境界数が増加して電流特性は良くないが、反面、アクティブチャンネルの基板内に位置変化に対する変動性が小さいので（つまり、結晶粒境界が１個から２個に変わるときの変動性と結晶粒境界が１００個から１０２個に変わるときの変動性の差異）ＴＦＴの均一性が確保できる。これは図４に図示されたＶｔｈ曲線をよくみると、Ｖｔｈが一定に維持されていることがわかる（Ｖｔｈの変動が小さい。）。
つまり、“プライマリー”結晶粒境界は、結晶粒の境界の変換により電流移動による変動性が大きいが、“セコンダリー”結晶粒境界は結晶粒境界数字の変化によって電流移動による変動性が小さくなる。
従って、本発明では、ディスプレーデバイスでＴＦＴの均一性が特に要求されている領域であるディスプレー領域は画素が配置された領域に電流特性よりはＴＦＴの均一性が要求されるので、図２のように、“プライマリー”結晶粒境界が電流の流れ方向に対し平行になるように製作する。
もちろん“プライマリー”結晶粒境界が電流の流れ方向と一定の角度を成しても均一性には大きな影響はない。その角度は、−３０°ないし３０°であることが望ましい。
一方、電流の移動度は、バリアーができる結晶粒境界が少ないほど望ましい。従って、多数の“セコンダリー”結晶粒境界が電流の流れに与える影響が小さくなり“プライマリー”結晶粒境界が電流の移動に及ぼす影響が大きくなるように駆動領域は製作されるのが望ましく、“プライマリー”結晶粒境界と電流の流れ方向が成す角度は、駆動領域では３０°ないし１５０°であることが望ましい。
もっとも望ましいことは、図１に示すように、“プライマリー”結晶粒境界が電流の流れ方向に対して垂直になるよう製作する。
一方、本発明で使用される多結晶シリコン基板は、ＳＬＳ（Ｓｅｑｕｎｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）方法で結晶粒を一定の方向に成長させることができる。
前記デバイスには、半導体デバイスまたはディスプレーデバイスなら無関係であり、ディスプレーデバイスには、液晶表示装置（ＬＣＤ）または有機電界発光素子（ＥＬ）を使用することが望ましい。ここで、有機ＥＬディスプレイディバイスは駆動領域と画素領域の２つの領域があります。前記駆動領域と画素領域は実質的にＴＦＴトランジスタを有します。ＴＦＴトランジスタは実質的にアクティブチャンネルを有します。アクティブチャンネルはポリシリコンと結晶粒境界を有するポリシリコンとから製造されます。”プライマリー”結晶粒境界は、”プライマリー”結晶粒境界とＴＦＴのアクティブチャンネルの電流方向との間の角度に従って、ＴＦＴ特性に影響を及ぼします。なお、アクティブチャンネル領域はソースとドレーンの間に位置する。
ＴＦＴのアクティブチャンネル領域で“プライマリー”結晶粒境界がソースからドレインに流れる電流の方向と垂直になるように配置されたことを示した図面である。 図１の配置により製作されたＴＦＴを基板内の位置により測定されたＶｔｈ曲線を示す図面である。 ＴＦＴのアクティブチャンネル領域で“プライマリー”結晶粒境界がソースからドレインに流れる電流の方向と平行になるように配置されたことを示した図面である。 図３の配置により製作されたＴＦＴを基板内の位置により測定されたＶｔｈ曲線を示した図面である。 同一な結晶粒大きさＧｓ及びアクティブチャンネル次元Ｌ×Ｗに対して致命的な結晶粒境界の数が２であるＴＦＴの概略的な断面図を図示した図面である。 致命的な結晶粒境界の数が３であるＴＦＴの概略的な断面を図示した図面である。 従来技術によるＳＬＳ結晶化法により形成された粒子の大きさが大きいシリコングレーンを含むＴＦＴのアクティブチャンネルの概略的な断面を図示した図面である。 従来技術によるＳＬＳ結晶化法により形成された粒子の大きさが大きいシリコングレーンを含むＴＦＴのアクティブチャンネルの概略的な断面を図示した図面である。 また他の従来技術により製造されたＴＦＴのアクティブチャンネルの概略的な断面を図示した図面である。 また他の従来技術により製造されたＴＦＴのアクティブチャンネルの概略的な断面を図示した図面である。 また他の従来技術により製造されたＴＦＴのアクティブチャンネルの概略的な断面を図示した図面である。

Claims (10)

  1. ディスプレー領域である画素領域でポリシリコン基板のプライマリー結晶粒境界と薄膜トランジスターのソースからドレインに流れる電流方向が成す角度が−３０°ないし３０°になるように製作されたことを特徴とするディスプレーデバイス。
  2. 請求項１において、前記プライマリー結晶粒境界と前記薄膜トランジスターのソースからドレインに流れる電流方向が水平になることを特徴とするディスプレーデバイス。
  3. 請求項２において、前記プライマリー結晶粒境界は、前記薄膜トランジスターのアクティブチャンネル領域では一定の個数として存在することを特徴とするディスプレーデバイス。
  4. 請求項１において、前記ディスプレーデバイスは、有機電界発光ディスプレーデバイスであることを特徴とするディスプレーデバイス。
  5. 請求項１において、前記ポリシリコン基板は、ＳＬＳ（Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）方法により製作されたことを特徴とするディスプレーデバイス。
  6. 請求項１において、前記ディスプレーデバイスの駆動領域でポリシリコン基板のプライマリー結晶粒境界と薄膜トランジスターのソースからドレインへと流れる電流方向が成す角度が３０°ないし１５０°になるように製作されることを特徴とするディスプレーデバイス。
  7. 請求項６において、前記駆動領域で前記プライマリー結晶粒境界と前記薄膜トランジスターのソースからドレインへと流れる電流方向が垂直になることを特徴とするディスプレーデバイス。
  8. 請求項７において、前記プライマリー結晶粒境界は、前記薄膜トランジスターのアクティブチャンネル領域では一定の個数として存在することを特徴とするディスプレーデバイス。
  9. 請求項６において、前記ディスプレーデバイスは、有機電界発光ディスプレーデバイスであることを特徴とするディスプレーデバイス。
  10. 請求項６において、前記ポリシリコン基板は、ＳＬＳ（Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）方法により製作されたことを特徴とするディスプレーデバイス。
JP2003362745A 2002-11-05 2003-10-23 特性が優秀なディスプレーデバイス Pending JP2004158853A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0068232A KR100534577B1 (ko) 2002-11-05 2002-11-05 특성이 우수한 디스플레이 디바이스

Publications (1)

Publication Number Publication Date
JP2004158853A true JP2004158853A (ja) 2004-06-03

Family

ID=32171613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003362745A Pending JP2004158853A (ja) 2002-11-05 2003-10-23 特性が優秀なディスプレーデバイス

Country Status (4)

Country Link
US (1) US7750348B2 (ja)
JP (1) JP2004158853A (ja)
KR (1) KR100534577B1 (ja)
CN (1) CN1249650C (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI389316B (zh) * 2005-09-08 2013-03-11 Sharp Kk 薄膜電晶體、半導體裝置、顯示器、結晶化方法及製造薄膜電晶體方法
US11024736B2 (en) 2019-08-09 2021-06-01 Micron Technology, Inc. Transistor and methods of forming integrated circuitry
CN114270530A (zh) * 2019-08-09 2022-04-01 美光科技公司 晶体管及形成晶体管的方法
US11637175B2 (en) 2020-12-09 2023-04-25 Micron Technology, Inc. Vertical transistors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330600A (ja) * 1995-03-24 1996-12-13 Tdk Corp 薄膜トランジスタ、有機ｅｌディスプレイ装置及び有機ｅｌディスプレイ装置の製造方法
JPH10254383A (ja) * 1997-03-07 1998-09-25 Tdk Corp 半導体装置及び有機ｅｌディスプレイ装置
JPH1164883A (ja) * 1997-08-12 1999-03-05 Toshiba Corp 多結晶半導体薄膜の製造方法および製造装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3157985B2 (ja) * 1993-06-10 2001-04-23 三菱電機株式会社 薄膜トランジスタおよびその製造方法
JP3450376B2 (ja) * 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3216861B2 (ja) * 1995-04-10 2001-10-09 シャープ株式会社 多結晶シリコン膜の形成方法および薄膜トランジスタの製造方法
JP3204986B2 (ja) * 1996-05-28 2001-09-04 ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
JPH09321310A (ja) * 1996-05-31 1997-12-12 Sanyo Electric Co Ltd 半導体装置の製造方法
KR100292048B1 (ko) * 1998-06-09 2001-07-12 구본준, 론 위라하디락사 박막트랜지스터액정표시장치의제조방법
JP2000243968A (ja) * 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法
US6177391B1 (en) * 1999-05-27 2001-01-23 Alam Zafar One time use disposable soap and method of making
US6828587B2 (en) * 2000-06-19 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330600A (ja) * 1995-03-24 1996-12-13 Tdk Corp 薄膜トランジスタ、有機ｅｌディスプレイ装置及び有機ｅｌディスプレイ装置の製造方法
JPH10254383A (ja) * 1997-03-07 1998-09-25 Tdk Corp 半導体装置及び有機ｅｌディスプレイ装置
JPH1164883A (ja) * 1997-08-12 1999-03-05 Toshiba Corp 多結晶半導体薄膜の製造方法および製造装置

Also Published As

Publication number Publication date
US7750348B2 (en) 2010-07-06
KR100534577B1 (ko) 2005-12-07
US20040085268A1 (en) 2004-05-06
CN1499457A (zh) 2004-05-26
KR20040039971A (ko) 2004-05-12
CN1249650C (zh) 2006-04-05

Similar Documents

Publication Publication Date Title
KR100483985B1 (ko) 박막 트랜지스터용 다결정 실리콘 박막 및 이를 사용한디바이스
JP4361740B2 (ja) Ｔｆｔ用多結晶シリコン薄膜の設計方法及びこれを用いて作製されたｔｆｔを備えたディスプレーデバイス
US7291862B2 (en) Thin film transistor substrate and production method thereof
US20090121231A1 (en) Thin film transistors, method of fabricating the same, and organic light-emitting diode device using the same
US7384810B2 (en) Image display device and method for manufacturing the same
US7482179B2 (en) Method of fabricating a thin film transistor using dual or multiple gates
US6825494B2 (en) Polycrystalline silicon thin film used in a thin film transistor and a device using the same
JP2004158853A (ja) 特性が優秀なディスプレーデバイス
KR100552958B1 (ko) 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시소자 및 그의 제조 방법
JP4361769B2 (ja) Ｌｄｄ／オフセット構造を具備している薄膜トランジスター
JP2004172569A (ja) 均一性に優れた薄膜トランジスタ及びこれを用いる有機電界発光素子
KR100542991B1 (ko) 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시 소자
US20170133516A1 (en) Array substrate and method for manufacturing the array substrate and display panel
KR100534576B1 (ko) 다중 게이트를 갖는 박막 트랜지스터
KR100542992B1 (ko) 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070306

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081104

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081205

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091022

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20091113