KR100542991B1 - 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시 소자 - Google Patents
다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시 소자 Download PDFInfo
- Publication number
- KR100542991B1 KR100542991B1 KR1020030051659A KR20030051659A KR100542991B1 KR 100542991 B1 KR100542991 B1 KR 100542991B1 KR 1020030051659 A KR1020030051659 A KR 1020030051659A KR 20030051659 A KR20030051659 A KR 20030051659A KR 100542991 B1 KR100542991 B1 KR 100542991B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- active channel
- polycrystalline silicon
- channel region
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 146
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 65
- 239000011856 silicon-based particle Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 16
- 239000002245 particle Substances 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 7
- 238000005224 laser annealing Methods 0.000 claims description 3
- 238000007711 solidification Methods 0.000 claims description 3
- 230000008023 solidification Effects 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims 2
- 239000000758 substrate Substances 0.000 description 12
- 238000002425 crystallisation Methods 0.000 description 10
- 230000008025 crystallization Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 231100000518 lethal Toxicity 0.000 description 2
- 230000001665 lethal effect Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시 소자에 관한 것으로, 데이터 신호를 전달하기 위한 스위칭 박막트랜지스터와, 상기 데이터 신호에 따라서 유기 전계 발광소자를 통해 일정량의 전류가 흐르도록 상기 유기 전계 발광소자를 구동하는 구동 박막트랜지스터를 포함하며, 상기 구동 박막트랜지스터의 액티브 채널 영역에 형성되며 전류의 방향선과 만나는 다결정 실리콘의 결정립 경계의 평균 개수가 단위 면적에 대하여 상기 스위칭 박막트랜지스터의 액티브 채널 영역에 형성되며 전류의 방향선과 만나는 다결정 실리콘의 결정립 경계의 평균 개수보다 적어도 1 이상 많은 것을 특징으로 하는 다결정 실리콘 박막트랜지스터를 구비하는 평판 표시 소자를 제공함으로써 구동 박막트랜지스터와 스위칭 박막트랜지스터의 전기적 특성을 모두 만족시킬 수 있는 평판 표시 소자를 제공할 수 있다.
다결정 실리콘, 결정립, 액티브 채널 영역
Description
도 1a는 동일한 결정립 크기 Gs 및 액티브 채널 차원 L ×W에 대하여 치명적인 결정립 경계의 수가 2인 TFT의 개략적인 단면을 도시한 도면이고, 도 1b는 치명적인 결정립 경계의 수가 3인 TFT의 개략적인 단면을 도시한 도면이다.
도 2a 및 도 2b는 종래 기술에 따라 SLS 결정화법에 의하여 형성된 입자 크기가 큰 실리콘 그레인을 포함한 TFT의 액티브 채널의 개략적인 단면을 도시한 도면이다.
도 3a 내지 도 3c는 또 다른 종래 기술에 따라 제조된 TFT의 액티브 채널의 개략적인 단면을 도시한 도면이다.
도 4는 유기 전계 발광 표시 장치의 디스플레이 영역(100) 중 하나의 단위화소에 대한 등가 회로도이다.
도 5는 본 발명의 일실시예에 따른 유기 전계 발광 소자의 디스플레이 영역에서 구동 박막트랜지스터 및 스위칭 박막트랜지스터에 형성되는 박막트랜지스터의 배치를 나타내는 평면도로, 확대도 A는 구동 박막트랜지스터의 액티브 채널 영역에 형성되는 다결정 실리콘 입자의 배치를, 확대도 B는 스위칭 박막트랜지스터의 액티브 채널 영역에 형성되는 다결정 실리콘 입자의 배치를 나타내고 있다.
도 6은 본 발명의 다른 일실시예에 따른 유기 전계 발광 소자의 디스플레이 영역에서 스위칭 및 구동 박막트랜지스터의 배치를 나타내는 평면도로, 확대도 A는 구동 박막트랜지스터의 액티브 채널 영역에 형성되는 다결정 실리콘 입자의 배치를, 확대도 B는 스위칭 박막트랜지스터의 액티브 채널 영역에 형성되는 다결정 실리콘 입자의 배치를 나타내고 있다.
도 7은 본 발명의 또 다른 일실시예에 따른 유기 전계 발광 소자의 디스플레이 영역에서 스위칭 및 구동 박막트랜지스터의 배치를 나타내는 평면도로, 확대도 A는 구동 박막트랜지스터의 액티브 채널 영역에 형성되는 다결정 실리콘 입자의 배치를, 확대도 B는 스위칭 박막트랜지스터의 액티브 채널 영역에 형성되는 다결정 실리콘 입자의 배치를 나타내고 있다.
도 8은 본 발명의 또 다른 일실시예에 따른 유기 전계 발광 소자의 디스플레이 영역에서 스위칭 및 구동 박막트랜지스터의 배치를 나타내는 평면도로, 확대도 A는 구동 박막트랜지스터의 액티브 채널 영역에 형성되는 다결정 실리콘 입자의 배치를, 확대도 B는 스위칭 박막트랜지스터의 액티브 채널 영역에 형성되는 다결정 실리콘 입자의 배치를 나타내고 있다.
도 9는 박막트랜지스터의 액티브 채널 영역 내에 포함되는 결정립 경계의 수에 따른 문턱 전압의 값의 변화를 나타내는 그래프이다.
도 10은 박막트랜지스터의 액티브 채널 영역 내에 포함되는 결정립 경계의 수에 따른 전류 이동도의 값의 변화를 나타내는 그래프이다.
[산업상 이용분야]
본 발명은 다결정 실리콘 박막트랜지스터를 포함하는 평판 표시 소자에 관한 것으로서, 더욱 상세하게는 평판 표시 소자에 포함되는 박막 트랜지스터의 액티브 채널 영역에 형성되는 다결정 실리콘의 결정립 경계의 개수가 구동 박막트랜지스터와 스위칭 박막트랜지스터에서 서로 다르게 되는 다결정 실리콘 박막트랜지스터를 포함하는 평판 표시 소자에 관한 것이다.
[종래 기술]
다결정 실리콘을 이용한 TFT(Thin Film Transistor) 제작시, 액티브 채널(active channel) 영역 내에 포함되는 다결정 실리콘의 결정립 경계에 존재하는 원자 가표(dangling bonds) 등의 결합 결함은 전하 캐리어(electric charge carrier)에 대하여 트랩(trap)으로 작용하는 것으로 알려져 있다.
따라서, 결정립의 크기, 크기 균일성, 수와 위치, 방향 등은 문턱 전압(Vth), 문턱치 경사(subthreshold slope), 전하 수송 이동도(charge carrier mobility), 누설 전류(leakage current), 및 디바이스 안정성(device stability) 등과 같은 TFT 특성에 직접 또는 간접적으로 치명적인 영향을 줄 수 있음은 물론, TFT를 이용한 액티브 매트릭스 디스플레이(active matrix display) 기판 제작시 결정립의 위치에 따라서도 TFT의 균일성에도 치명적인 영향을 줄 수 있다.
이때, 디스플레이 디바이스의 전체 기판 위에 TFT의 액티브 채널 영역 내에 포함되는 치명적인 결정립 경계(이하, "프라이머리(primary)" 결정립 경계라 칭함)의 수는 결정립의 크기, 기울어짐 각도 θ, 액티브 채널의 차원(dimension)(길이(L), 폭(W))과 기판 상의 각 TFT의 위치에 따라 같거나 달라질 수 있다(도 1a 및 도 1b).
도 1a 및 도 1b에서와 같이, 결정립 크기 Gs, 액티브 채널 차원(dimension) L ×W, 기울어짐 각도 θ에 대하여 액티브 채널 영역에 포함될 수 있는 "프라이머리" 결정립 경계의 수는, 최대 결정립 경계의 수를 Nmax라 할 때, 즉 TFT 기판 또는 디스플레이 디바이스 상의 위치에 따라 액티브 채널 영역 내에 포함되는 "프라이머리" 결정립 경계의 수는 Nmax(도 1a의 경우 3개) 또는 Nmax -1(도 1b의 경우 2개)개가 될 것이며, 모든 TFT에 대하여 Nmax의 "프라이머리" 결정립 경계의 수가 액티브 채널 영역 내에 포함될 때 가장 우수한 TFT 특성의 균일성이 확보될 수 있다. 즉, 각각의 TFT가 동일한 수의 결정립 경계를 갖는 것이 많을수록 균일성이 우수한 디바이스를 얻을 수 있다.
반면, Nmax 개의 "프라이머리" 결정립 경계의 수를 포함하는 TFT의 수와 Nmax -1개의 "프라이머리" 결정립 경계의 수를 포함하는 TFT의 수가 동일하다면, TFT 기판 또는 디스플레이 디바이스 상에 있는 TFT 특성 중 균일성 면에서 가장 나쁘리라 쉽게 예상할 수 있다.
이에 대하여, SLS(Sequential Lateral Solidification) 결정화 기술을 이용하여 기판 상에 다결정 또는 단결정인 입자가 거대 실리콘 그레인(large silicon grain)을 형성할 수 있으며(도 2a 및 도 2b), 이를 이용하여 TFT를 제작하였을 때, 단결정 실리콘으로 제작된 TFT의 특성과 유사한 특성을 얻을 수 있는 것으로 보고되고 있다.
그러나, 액티브 매트릭스 디스플레이를 제작하기 위해서는 드라이버(driver)와 화소 배치(pixel array)를 위한 수많은 TFT가 제작되어야 한다.
예를 들어, SVGA급 해상도를 갖는 액티브 매트릭스 디스플레이의 제작에는 대략 100만개의 화소가 만들어지며, 액정 표시 소자(Liquid Crystal Display; LCD)의 경우 각 화소에는 1개의 TFT가 필요하며, 유기 발광 물질을 이용한 디스플레이(예를 들어, 유기 전계 발광 소자)에는 적어도 2개 이상의 TFT가 필요하게 된다.
따라서, 100만개 또는 200만개 이상의 TFT 각각의 액티브 채널 영역에만 일정한 숫자의 결정립을 일정한 방향으로 성장시켜 제작하는 것은 불가능하다.
이를 구현하는 방법으로는 미국 특허 제6,322,625호에서 개시된 바와 같이, 비정질 실리콘을 PECVD, LPCVD 또는 스퍼터링법에 의하여 증착한 후 SLS 기술로 전체 기판 상의 비정질 실리콘을 다결정 실리콘으로 변환하거나, 기판 상의 선택 영역만을 결정화하는 기술이 개시되어 있다(도 2a 및 도 2b 참조).
선택 영역 역시 수 ㎛ ×수 ㎛의 차원을 갖는 액티브 채널 영역에 비하면 상당히 넓은 영역이다. 또한, 레이저를 사용하는 결정화 기술에서 사용하는 레이저 빔 크기(laser beam size)는 대략 수 mm ×수십 mm로서 기판 상의 전체 영역 또는 선택 영역의 비정질 실리콘을 결정화하기 위해서는 필연적으로 레이저 빔 또는 스테이지(stage)의 스텝핑(stepping) 및 쉬프팅(shifting)이 필요하며, 이 때 레이저빔이 조사되는 영역간의 미스얼라인(misalignment)이 존재하게 되고, 따라서, 수많 은 TFT의 액티브 채널 영역 내에 포함되며 결정립 경계의 수는 달라지게 되며, 전체 기판 상 또는 드라이버 영역, 화소 셀 영역 내의 TFT는 예측할 수 없는 불균일성을 갖게 된다. 이러한 불균일성은 액티브 매트릭스 디스플레이 디바이스를 구현하는데 있어서 치명적인 악영향을 미칠 수 있다.
또한, 미국 특허 제6,177,391호에서는 SLS 결정화 기술을 이용하여 거대 입자 실리콘 그레인(large silicon grain)을 형성하여 드라이버와 화소 배치를 포함한 LCD 디바이스용 TFT 제작시 액티브 채널 방향이 SLS 결정화 방법에 의하여 성장된 결정립 방향에 대하여 평행한 경우 전하 캐리어(electric charge carrier) 방향에 대한 결정립 경계의 배리어(barrier) 효과가 최소가 되며(도 3a), 따라서, 단결정 실리콘에 버금가는 TFT 특성을 얻을 수 있는 반면, 액티브 채널 방향과 결정립 성장 방향이 90 °인 경우 TFT 특성이 전하 캐리어(electric charge carrier)의 트랩으로 작용하는 많은 결정립 경계가 존재하게 되며, TFT 특성이 크게 저하된다(도 3b).
실제로, 액티브 매트릭스 디스플레이 제작시 구동 회로(driver circuit) 내의 TFT와 화소 셀 영역 내의 TFT는 일반적으로 90 °의 각도를 갖는 경우가 있으며, 이 때, 각 TFT의 특성을 크게 저하시키지 않으면서, TFT 간 특성의 균일성을 향상시키기 위해서는 결정 성장 방향에 대한 액티브 채널 영역의 방향을 30 °내지 60 °의 각도로 기울어지게 제작함으로써 디바이스의 균일성을 향상시킬 수 있다(도 3c).
그러나, 이 방법 역시 SLS 결정화 기술에 의해 형성되는 유한 크기의 결정립 을 이용함으로써, 치명적인 결정립 경계가 액티브 채널 영역 내에 포함될 확률이 존재하며, 따라서, TFT 간 특성 차이를 야기시키는 예측할 수 없는 불균일성이 존재하게 된다는 문제점이 있다.
본 발명은 위에서 설명한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 레이저를 이용하여 다결정 실리콘을 형성할 때 구동 박막트랜지스터의 특성과 스위칭 박막트랜지스터의 특성을 만족시킬 수 있는 다결정 실리콘을 사용한 박막 트랜지스터를 포함하는 평판 표시 소자를 제공하는 것이다.
본 발명은 상기한 목적을 달성하기 위하여, 본 발명은
데이터 신호를 전달하기 위한 스위칭 박막트랜지스터, 및
상기 데이터 신호에 따라서 상기 유기 전계 발광소자를 통해 일정량의 전류가 흐르도록 상기 유기 전계 발광소자를 구동하는 구동 박막트랜지스터를 포함하며, 상기 구동 박막트랜지스터의 액티브 채널 영역에 형성되며 전류의 방향선과 만나는 다결정 실리콘의 결정립 경계의 평균 개수가 단위 면적에 대하여 상기 스위칭 박막트랜지스터의 액티브 채널 영역에 형성되며 전류의 방향선과 만나는 다결정 실리콘의 결정립 경계의 평균 개수보다 적어도 1 이상 많은 것을 특징으로 하는 다결정 실리콘 박막트랜지스터를 구비하는 평판 표시 소자를 제공한다.
이하, 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
액티브 매트릭스 디스플레이용 TFT 제작시 TFT 특성에 직접, 간접적으로 중 대한 영향을 미치는 다결정 실리콘의 결정립이 TFT 특성 향상을 위하여 크고 규칙화되는 경우, 결정립의 유한한 크기로 인하여, 인접한 결정립 사이에는 결정립 경계가 발생한다.
본 발명에서 "결정립 크기"라 함은 확인될 수 있는 결정립 경계 사이의 거리를 말하며, 통상 오차 범위에 속하는 결정립 경계의 거리라고 정의한다.
특히, 결정립 경계가 액티브 채널(active channel) 영역 내에 존재할 때 TFT 특성에 치명적인 영향을 주는 결정립 경계는 다결정 실리콘 박막의 형성시 공정 정밀성의 한계로 인하여 피할 수 없는 결함이 된다.
또한, 디스플레이 기판 상에 제작되는 구동 박막트랜지스터 및 스위칭 박막 트랜지스터를 포함하는 TFT의 액티브 채널 영역 내에 포함되는 결정립 경계의 수는 결정립의 크기, 방향, 액티브 채널의 차원 등에 따라 달라질 수 있고, 따라서, 제작되는 TFT 및 디스플레이의 특성이 불균일하게 되거나, 심지어 구동이 되지 않게 된다.
따라서, 본 발명에서는 디스플레이 기판 상에 제작되는 구동 박막트랜지스터 및 스위칭 박막트랜지스터를 포함하는 TFT에서 액티브 채널 영역에 존재하는 결정립 경계의 개수를 달리함으로써 전기적 특성이 조절된 TFT를 포함하는 평판 표시 소자를 제공한다.
도 4는 유기 전계 발광 표시 소자의 디스플레이 영역(100) 중 하나의 단위화소에 대한 등가 회로도를 도시한 것으로, 도 4를 참조하면, 통상적으로 유기 전계 발광 표시 소자의 각 단위 화소(110)는 스위칭 박막트랜지스터(10)와 구동 박막트 랜지스터(20)의 2개의 p형 박막 트랜지스터(TFT)와, 하나의 캐패시터(30) 및 하나의 유기전계 발광소자(EL 소자, 40)로 이루어진다.
상기 스위칭 박막트랜지스터(10)는 게이트라인에 인가되는 스캔신호(Scan)에 구동되어 데이터라인에 인가되는 데이터신호(data)를 전달하는 역할을 한다. 상기 구동 박막트랜지스터(20)는 상기 스위칭 박막트랜지스터(10)를 통해 전달되는 데이터신호(data)에 따라서 즉, 게이트와 소오스 간의 전압차(Vgs)에 의해서 EL소자(40)를 통해 흐르는 전류량을 결정한다. 상기 캐패시터(30)는 상기 스위칭 박막트랜지스터(10)를 통해 전달되는 데이터신호(data)를 한 프레임동안 저장하는 역할을 하게 된다.
도 5는 본 발명의 일실시예에 따른 유기 전계 발광 소자의 디스플레이 영역(100)에서 구동 박막트랜지스터(20) 및 스위칭 박막트랜지스터(10)에 형성되는 박막트랜지스터의 배치를 나타내는 평면도로, 확대도 A는 구동 박막트랜지스터의 액티브 채널 영역에 형성되는 다결정 실리콘 입자의 배치를, 확대도 B는 스위칭 박막트랜지스터의 액티브 채널 영역에 형성되는 다결정 실리콘 입자의 배치를 나타내고 있다.
도 5를 참조하면, 본 발명의 일실시예의 유기 전계 발광 소자는 게이트 라인과 데이터 라인으로 구분되고 데이터 신호를 전달하기 위한 스위칭 박막트랜지스터(10)와 상기 데이터 신호에 따라서 상기 유기 전계 발광소자를 통해 일정량의 전류가 흐르도록 상기 유기 전계 발광소자를 구동하는 구동 박막트랜지스터(20)를 포함한다.
상기 스위칭 박막트랜지스터의 액티브 채널 영역에 형성되며 전류의 방향선과 만나는 다결정 실리콘의 결정립 경계의 평균 개수가 액티브 채널의 단위 면적에 대하여 상기 구동 박막트랜지스터의 액티브 채널 영역에 형성되며 전류의 방향선과 만나는 다결정 실리콘의 결정립 경계의 평균 개수보다 적어도 1 이상 많다.
이때, 다결정 실리콘의 결정립 모양은 이방성이며, 연속 측면 결정화법(Sequential Lateral Solidification; SLS)으로 형성되는 것이 바람직하다. 또한, SLS 결정화법에 의하여 형성되는 다결정 실리콘의 결정립 경계로는 결정립 성장 방향과 통상적으로 수직으로 형성되는 '프라이머리' 결정립 경계와 '프라이머리' 결정립 경계와는 통상적으로 수직인 '세컨더리' 결정립 경계가 존재하게 되나, 박막트랜지스터의 전기적 특성에 영향을 주는 결정립 경계는 주로 '프라이머리' 결정립 경계이고, 부수적으로는 '세컨더리' 결정립 경계이므로, 이하, 특히 결정립 경계의 종류를 구분하지 않는 경우에는 '프라이머리' 결정립 경계를 나타낸다.
한편, 확대도 A 및 B를 참조하면, 스위칭 박막트랜지스터 및 구동박막트랜지스터의 액티브 채널 영역에 형성된 상기 다결정 실리콘의 프라이머리 결정립 경계는 전류의 방향선과 -45°이상 45°이하가 되도록 배치되며, 바람직하게는 0°가 되도록 배치한다.
또한, 상기 구동 박막트랜지스터의 액티브 채널 길이(d1)가 상기 스위칭박막트랜지스터의 액티브 채널 길이(d2)보다 길게 형성함으로써, 세컨더리 결정립 경계가 구동 박막트랜지스터에 더 많이 포함되도록 함으로써 전류의 방향선과 만나는 결정립 경계의 수의 변화에 따른 전류의 변화가 적도록 함으로써 구동 박막트랜지스터에서는 스위칭 박막트랜지스터보다 균일성이 더욱 우수하게 된다.
도 6은 본 발명의 다른 일실시예에 따른 유기 전계 발광 소자의 디스플레이 영역(100)에서 스위칭 박막트랜지스터(10) 및 구동 박막트랜지스터(20)의 배치를 나타내는 평면도로, 확대도 A는 구동 박막트랜지스터의 액티브 채널 영역에 형성되는 다결정 실리콘 입자의 배치를, 확대도 B는 스위칭 박막트랜지스터의 액티브 채널 영역에 형성되는 다결정 실리콘 입자의 배치를 나타내고 있다.
도 6을 참조하면, 이 실시예에서는 스위칭 박막트랜지스터의 액티브 채널 영역에 형성되어 있는 다결정 실리콘의 프라이머리 결정립 경계가 전류의 방향선과 만나는 개수가 구동 박막트랜지스터의 액티브 채널 영역에 형성되어 있는 다결정 실리콘의 프라이머리 결정립 경계가 전류의 방향선과 만나는 개수보다 1 이상 많도록 하기 위하여, 확대도 A에서와 같이, 구동 박막트랜지스터에서는 프라이머리 결정립 경계와 전류의 방향선이 -45°이상 45°이하가 되도록 배치하며, 바람직하기로는 수평하도록 배치한다. 한편, 스위칭 박막트랜지스터에서는 프라이머리 결정립 경계와 전류의 방향선이 45°이상 135° 이하의 각이 되도록 배치하고, 바람직하기로는 수직이 되도록 배치한다.
이때, 스위칭 박막트랜지스터 및 구동 박막트랜지스터의 액티브 채널 영역의 길이는 d로 동일하다.
도 7은 본 발명의 또 다른 일실시예에 따른 유기 전계 발광 소자의 디스플레이 영역에서 스위칭 박막트랜지스터(10) 및 구동 박막트랜지스터(20)의 배치를 나 타내는 평면도로, 확대도 A는 구동 박막트랜지스터의 액티브 채널 영역에 형성되는 다결정 실리콘 입자의 배치를, 확대도 B는 스위칭 박막트랜지스터의 액티브 채널 영역에 형성되는 다결정 실리콘 입자의 배치를 나타내고 있다.
도 7을 참조하면, 상기 스위칭 박막트랜지스터의 액티브 채널 영역에 형성된 상기 다결정 실리콘의 결정립 경계는 전류의 방향선과 -45°이상 45°이하가 되도록 배치되며, 바람직하기로는 평행하게 배치된다.
또한, 상기 구동 박막트랜지스터의 액티브 채널 영역에 형성된 상기 다결정 실리콘의 결정립 경계는 전류의 방향선과 -45°이상 45°이하가 되도록 배치되며, 바람직하기로는 평행하게 배치하며, 상기 구동 박막 트랜지스터의 액티브 채널 길이가 상기 스위칭 박막트랜지스터의 액티브 채널 길이와 d로 동일하게 형성된다.
그러나, 이 경우 구동 박막트랜지스터의 액티브 채널 영역에 포함되는 전류의 방향선과 만나는 프라이머리 결정립 경계의 개수가 스위칭 박막트랜지스터의 액티브 채널 영역에 포함되는 전류의 방향선과 만나는 프라이머리 결정립 경계의 개수보다 많아야 구동 박막트랜지스터의 균일성이 확보되므로 프라이머리 결정립 경계 사이의 거리를 구동 박막트랜지스터에서의 거리(w1)가 스위칭 박막트랜지스터에서의 거리(w2)보다 크게 형성한다.
도 8은 본 발명의 또 다른 일실시예에 따른 유기 전계 발광 소자의 디스플레이 영역(100)에서 스위칭 박막트랜지스터(10) 및 구동 박막트랜지스터(20)의 배치를 나타내는 평면도로, 확대도 A는 구동 박막트랜지스터의 액티브 채널 영역에 형성되는 다결정 실리콘 입자의 배치를, 확대도 B는 스위칭 박막트랜지스터의 액티브 채널 영역에 형성되는 다결정 실리콘 입자의 배치를 나타내고 있다.
도 8을 참조하면, 도 8의 스위칭 박막트랜지스터 및 구동 박막트랜지스터의 액티브 채널 영역에 형성되는 다결정 실리콘의 결정립 모양은 등방성이다. 이때, 확대도 A에 도시된 바와 같이 구동 박막트랜지스터에 형성되는 다결정 실리콘의 입자의 크기가 확대도 B에 도시된 스위칭 박막트랜지스터에 형성되는 다결정 실리콘의 입자의 크기보다 크게 형성하면 결정립과 결정립의 만나는 경계 즉, 결정립 경계가 구동 박막트랜지스터에 더욱 많이 포함되게 된다. 따라서, 전류의 방향선과 만나는 결정립 경계 역시 구동 박막트랜지스터에 더욱 많이 포함되게 된다. 바람직하기로는 그 결정립 경계의 수가 적어도 1 이상 구동 박막트랜지스터가 스위칭 박막트랜지스터보다 커야 한다. 이때, 스위칭 박막트랜지스터 및 구동 박막트랜지스터의 액티브 채널 영역의 길이는 d로 동일하다.
이 실시예에서의 등방성 형태의 다결정 실리콘은 엑시머 레이저 어닐링법(Eximer Laser Annealing)으로 형성되는 것이 바람직하다.
도 9는 박막트랜지스터의 액티브 채널 영역 내에 포함되는 결정립 경계의 수에 따른 문턱 전압의 값의 변화를 나타내는 그래프이고, 도 10은 박막트랜지스터의 액티브 채널 영역 내에 포함되는 결정립 경계의 수에 따른 전류 이동도의 값의 변화를 나타내는 그래프이다.
도 9 및 도 10을 참조하면, 전류의 방향선과 만나는 결정립 경계의 수가 증가함에 따라 문턱 전압은 커지고, 전류 이동도는 작아지는 것을 알 수 있다.
즉, 결정립 경계가 박막트랜지스터의 전기적 특성에 영향을 주는 것을 알 수 있고, 특히, 주로 프라이머리 결정립 경계가 영향을 주며, 부수적으로 세컨더리 결정립 경계가 영향을 주게 된다.
이렇게 제작된 다결정 실리콘을 1 이상의 게이트를 구비하는 TFT에 적용하는 경우, 동일한 액티브 채널 영역의 면적에 포함되는 결정립의 평균 개수는 구동 박막트랜지스터가 스위칭 박막트랜지스터보다 최소한 1 이상 더 적은 것을 알 수 있고, 따라서, 포함되는 결정립 경계 역시 구동 박막트랜지스터가 많은 것을 알 수 있다.
또한, 하나의 TFT에 포함되는 게이트의 액티브 채널 영역에서 상기 구동 박막트랜지스터의 액티브 채널 영역에 형성되는 다결정 실리콘 입자의 크기가 상기 스위칭 박막트랜지스터의 액티브 채널 영역에 형성되는 다결정 실리콘 입자의 크기보다 균일하게 된다. 입자의 크기가 작은 경우 입자 하나를 둘러싸는 결정립계의 면적은 감소하고, 액티브 채널 내에 포함되는 결정립계의 수(면적)는 증가하게 되므로, 액티브 채널 내에 존재하는 입자수의 차이에 의한 결정립계 수(면적)의 차이는 감소하게 된다.
또한, 각 게이트의 액티브 채널 영역에 포함되는 다결정 실리콘 입자의 평균 입자 크기 역시 상기 스위칭 박막트랜지스터가 구동 박막트랜지스터보다 큰 것을 알 수 있다.
따라서, 전류 이동도 등과 같은 전류 특성은 스위칭 박막트랜지스터가 구동 박막트랜지스터보다 우수할 것으로 예측되나, 입자 크기가 구동 박막트랜지스터가 스위칭 박막트랜지스터보다 균일하므로 전류의 균일성은 구동 박막트랜지스터가 우 수하게 된다.
본 발명에서는 TFT의 게이트 수는 이러한 목적을 달성할 수 있다면 2 이상의 게이트를 가질 수 있다.
한편, 본 발명에서는 평판 표시 소자로서 유기 전계 발광 소자를 주로 하여 설명하였으나, 평판 표시 소자로는 액정 표시 소자에도 적용이 가능하다.
위에서 설명한 바와 같이, 본 발명의 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시 소자는 비정질 실리콘의 결정화시 디스플레이 영역에서 스위칭 박막트랜지스터와 구동 박막트랜지스터의 동일한 면적의 액티브 채널 영역에 포함되는 다결정 실리콘의 결정립 경계의 개수를 달리함으로써 평판 표시 소자에 요구되는 전기적 특성을 만족할 수 있다.
Claims (11)
- 데이터 신호를 전달하기 위한 스위칭 박막트랜지스터와;상기 데이터 신호에 따라서 유기 전계 발광소자를 통해 일정량의 전류가 흐르도록 상기 유기 전계 발광소자를 구동하는 구동 박막트랜지스터를 포함하며,상기 구동 박막트랜지스터의 액티브 채널 영역에 형성되며 전류의 방향선과 만나는 다결정 실리콘의 결정립 경계의 평균 개수가 단위 면적에 대하여 상기 스위칭 박막트랜지스터의 액티브 채널 영역에 형성되며 전류의 방향선과 만나는 다결정 실리콘의 결정립 경계의 평균 개수보다 적어도 1 이상 많은 것을 특징으로 하는 다결정 실리콘 박막트랜지스터를 구비하는 평판 표시 소자.
- 제 1항에 있어서,상기 다결정 실리콘의 결정립 모양은 이방성인 다결정 실리콘 박막트랜지스터이며, 상기 결정립 경계는 프라이머리 결정립 경계인 평판 표시 소자.
- 제 2항에 있어서,상기 스위칭 박막트랜지스터의 액티브 채널 영역에 형성된 상기 결정립 경계는 전류의 방향선과 -45°이상 45°이하가 되도록 배치되며, 상기 구동 박막트랜지스터의 액티브 채널 영역에 형성된 상기 결정립 경계는 전류의 방향선과 -45°이상 45°이하가 되도록 배치되며, 상기 구동 박막 트랜지스터의 액티브 채널 길이가 상기 스위칭 박막트랜지스터의 액티브 채널 길이보다 긴 것인 다결정 실리콘 박막트랜지스터를 구비하는 평판 표시 소자.
- 제 2항에 있어서,상기 스위칭 박막트랜지스터의 액티브 채널 영역에 형성된 상기 결정립 경계는 전류의 방향선과 45°이상 135°이하가 되도록 배치되며, 상기 구동 박막트랜지스터의 액티브 채널 영역에 형성된 상기 결정립 경계는 전류의 방향선과 -45°이상 45°이하의 각을 이루도록 배치된 것인 다결정 실리콘 박막트랜지스터를 구비하는 평판 표시 소자.
- 제 2항에 있어서,상기 스위칭 박막트랜지스터의 액티브 채널 영역에 형성된 상기 결정립 경계는 전류의 방향선과 -45°이상 45°이하가 되도록 배치되며, 상기 구동 박막트랜지스터의 액티브 채널 영역에 형성된 상기 결정립 경계는 전류의 방향선과 -45°이상 45°이하가 되도록 배치되며, 상기 구동 박막 트랜지스터의 액티브 채널 길이가 상기 스위칭 박막트랜지스터의 액티브 채널 길이와 동일한 것인 다결정 실리콘 박막트랜지스터를 구비하는 평판 표시 소자.
- 제 2항에 있어서,상기 다결정 실리콘은 연속 측면 결정화법(Sequential Lateral Solidification; SLS)법에 의하여 제조되는 것인 다결정 실리콘 박막트랜지스터를 구비하는 평판 표시 소자.
- 제 1항에 있어서,상기 다결정 실리콘의 결정립 모양은 등방성인 다결정 실리콘 박막트랜지스터를 구비하는 평판 표시 소자.
- 제 7항에 있어서,상기 구동 박막트랜지스터의 액티브 채널 길이가 상기 스위칭 박막트랜지스터의 액티브 채널 길이와 동일한 것인 다결정 실리콘 박막트랜지스터를 구비하는 평판 표시 소자.
- 제 7항에 있어서,상기 다결정 실리콘은 엑시머 레이저 어닐링법(Eximer Laser Annealing)에 의하여 형성되는 것인 다결정 실리콘 박막트랜지스터를 구비하는 평판 표시 소자.
- 제 1항에 있어서,각 게이트의 액티브 채널 영역에 포함되는 다결정 실리콘 입자의 평균 입자 크기가 상기 스위칭 박막트랜지스터가 상기 구동 박막트랜지스터보다 큰 것인 다결 정 실리콘 박막 트랜지스터를 포함하는 평판 표시 소자.
- 삭제
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030051659A KR100542991B1 (ko) | 2003-07-25 | 2003-07-25 | 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시 소자 |
| CNB2004100050257A CN1324540C (zh) | 2003-06-05 | 2004-02-12 | 具有多晶硅薄膜晶体管的平板显示装置 |
| US10/779,781 US7297980B2 (en) | 2003-06-05 | 2004-02-18 | Flat panel display device with polycrystalline silicon thin film transistor |
| US11/942,460 US8049220B2 (en) | 2003-06-05 | 2007-11-19 | Flat panel display device with polycrystalline silicon thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030051659A KR100542991B1 (ko) | 2003-07-25 | 2003-07-25 | 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050012957A KR20050012957A (ko) | 2005-02-02 |
| KR100542991B1 true KR100542991B1 (ko) | 2006-01-20 |
Family
ID=37224693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030051659A KR100542991B1 (ko) | 2003-06-05 | 2003-07-25 | 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100542991B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101209041B1 (ko) | 2005-11-25 | 2012-12-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR101251998B1 (ko) | 2006-02-20 | 2013-04-08 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR101293562B1 (ko) | 2006-06-21 | 2013-08-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
-
2003
- 2003-07-25 KR KR1020030051659A patent/KR100542991B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050012957A (ko) | 2005-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100483985B1 (ko) | 박막 트랜지스터용 다결정 실리콘 박막 및 이를 사용한디바이스 | |
| KR100462862B1 (ko) | 티에프티용 다결정 실리콘 박막 및 이를 이용한디스플레이 디바이스 | |
| US8987120B2 (en) | Flat panel display device comprising polysilicon thin film transistor and method of manufacturing the same | |
| KR100483987B1 (ko) | 티에프티용 다결정 실리콘 박막 및 이를 사용한 디바이스 | |
| KR100552958B1 (ko) | 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시소자 및 그의 제조 방법 | |
| KR100542991B1 (ko) | 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시 소자 | |
| KR100544117B1 (ko) | 박막 트랜지스터를 구비한 평판표시장치 | |
| US20060110864A1 (en) | Method of fabricating a thin film transistor using dual or multiple gates | |
| KR100501700B1 (ko) | 엘디디/오프셋 구조를 구비하고 있는 박막 트랜지스터 | |
| KR100534577B1 (ko) | 특성이 우수한 디스플레이 디바이스 | |
| KR100514179B1 (ko) | 박막 트랜지스터 및 이를 사용하는 유기 전계 발광 소자 | |
| KR100534576B1 (ko) | 다중 게이트를 갖는 박막 트랜지스터 | |
| KR100542992B1 (ko) | 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시 소자 | |
| US7492419B2 (en) | Liquid crystal display | |
| KR101483629B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR100507345B1 (ko) | 엘디디 구조를 구비하고 있는 박막 트랜지스터 및 이를사용하는 평판 표시 소자 | |
| KR100637430B1 (ko) | 다결정 실리콘 박막 트랜지스터를 이용한 평판 표시 장치및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130102 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140102 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20151230 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190102 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20191223 Year of fee payment: 15 |