JP2017076785A - 半導体装置、及び半導体装置の作製方法 - Google Patents

半導体装置、及び半導体装置の作製方法 Download PDF

Info

Publication number
JP2017076785A
JP2017076785A JP2016197784A JP2016197784A JP2017076785A JP 2017076785 A JP2017076785 A JP 2017076785A JP 2016197784 A JP2016197784 A JP 2016197784A JP 2016197784 A JP2016197784 A JP 2016197784A JP 2017076785 A JP2017076785 A JP 2017076785A
Authority
JP
Japan
Prior art keywords
film
insulating film
oxide semiconductor
transistor
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016197784A
Other languages
English (en)
Other versions
JP6851166B2 (ja
JP2017076785A5 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
佐藤　貴洋
Takahiro Sato
貴洋 佐藤
正美 神長
Masami Kaminaga
正美 神長
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017076785A publication Critical patent/JP2017076785A/ja
Publication of JP2017076785A5 publication Critical patent/JP2017076785A5/ja
Application granted granted Critical
Publication of JP6851166B2 publication Critical patent/JP6851166B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】酸化物半導体を有する半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させる。または、酸化物半導体を有し微細化されたトランジスタを提供する。【解決手段】酸化物半導体膜を有する半導体装置の作製方法であって、作製方法は、酸化物半導体膜を形成する工程と、酸化物半導体膜上に絶縁膜を成膜する工程と、絶縁膜上に導電膜を成膜する工程と、導電膜上に第１の保護膜を成膜する工程と、第１の保護膜上に第２の保護膜を形成する工程と、を有し、第１の保護膜、導電膜、及び絶縁膜は、第２の保護膜をマスクに加工され、第２の保護膜を除去した後に、導電膜及び絶縁膜は、第１の保護膜をマスクに、第２の保護膜よりも小さい面積で加工される。【選択図】図３

Description

本発明の一態様は、半導体装置及びその作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、またはそれらの製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半導体装置を有している場合がある。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（電界効果トランジスタ（ＦＥＴ）、または薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコンを代表とする半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、酸化物半導体として、Ｉｎ、Ｚｎ、Ｇａ、Ｓｎなどを含む非晶質酸化物を用いてトランジスタを作製する技術が開示されている（特許文献１参照）。
また、自己整列トップゲート構造を有する酸化物薄膜のトランジスタを作製する技術が開示されている（特許文献２参照）。また、チャネル長Ｌが短く微細化が可能な酸化物半導体を用いたトップゲート型の半導体素子を作製する技術が開示されている（特許文献３参照）。
また、絶縁表面上に設けられた結晶構造を有する半導体膜（代表的には、ポリシリコン膜、微結晶シリコン膜など）を、トランジスタの活性層に用いる開発が進んでいる。ポリシリコン膜を用いたトランジスタは、電界効果移動度が高いことから、いろいろな機能回路を形成することが可能である。
例えば、アクティブマトリクス型液晶表示装置には、機能ブロック毎に画像表示を行う画素回路や、ＣＭＯＳ回路を基本としたシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路などの集積回路が同一基板上に形成される。それらの回路のうち、スイッチ素子として機能する画素トランジスタと保持容量を有する画素部は、液晶に電圧を印加して駆動させている。
また、頭部に装着する表示装置（ヘッドマウントディスプレイや、眼鏡型）や、腕部に装着する表示装置（時計型や、リストバンド型）など人体に装着して使用される表示装置が提案されている。このように、様々な形態の表示装置が提案されているため、使用者は、表示装置を使用する上で表示品位が高い、即ち高精細な表示装置を望んでいる。
例えば、アクティブマトリクス型の液晶表示装置においては、画素部において有効画面領域（開口率とも呼ばれる）を広げる開発が進められている。有効画面領域の面積を大きくするには画素部に配置される画素トランジスタの占める面積をできるだけ小さくする必要に迫られている。また、製造コストの低減を図るために駆動回路を画素部と同一基板上に作り込む開発も進められている。
トランジスタの占める面積をできるだけ小さくするために、トランジスタのゲート電極の線幅を微細化する技術がいくつか提案されている。例えば、トランジスタのゲート絶縁膜の段部にサイドウォール状のゲート電極を形成する方法が提案されている（特許文献４参照）。
特開２００６−１６５５２９号公報 特開２００９−２７８１１５号公報 特開２０１３−６２５２９号公報 特開２００３−２８２８８１号公報
酸化物半導体膜を有するトランジスタとしては、例えば、逆スタガ型（ボトムゲート構造ともいう）またはスタガ型（トップゲート構造ともいう）等が挙げられる。酸化物半導体膜を有するトランジスタを表示装置に適用する場合、スタガ型のトランジスタよりも逆スタガ型のトランジスタの方が、作製工程が比較的簡単であり製造コストを抑えられるため、利用される場合が多い。しかしながら、表示装置の画面の大型化、または表示装置の画質の高精細化（例えば、４ｋ×２ｋ（水平方向画素数＝３８４０画素、垂直方向画素数＝２１６０画素）または８ｋ×４ｋ（水平方向画素数＝７６８０画素、垂直方向画素数＝４３２０画素）に代表される高精細な表示装置）が進むと、逆スタガ型のトランジスタでは、ゲート電極とソース電極及びドレイン電極との間の寄生容量が生じる場合がある。該寄生容量の大きさによっては、信号遅延等が大きくなり、表示装置の画質が劣化するという問題があった。そこで、酸化物半導体膜を有するスタガ型のトランジスタについて、安定した半導体特性及び高い信頼性を有する構造の開発が望まれている。
また、表示装置の画質の高精細化が進むと、酸化物半導体膜を有するトランジスタとしては、微細化された構造が望まれる。トランジスタの微細化としては、特にチャネル長Ｌの長さが重要となる。例えば、酸化物半導体膜を有するトランジスタの形成時において、リソグラフィプロセスを用いてパターニングする場合、リソグラフィプロセスでは、装置の解像度、または使用するレジスト材料の感度等によって、チャネル長Ｌを短くするには限界がある。
上記問題に鑑み、本発明の一態様は、酸化物半導体を有するトランジスタにおいて、電気特性の変動を抑制すると共に、信頼性を向上させることを課題の１つとする。または、本発明の一態様は、酸化物半導体を有するスタガ型のトランジスタを提供することを課題の１つとする。または、本発明の一態様は、酸化物半導体を有するオン電流が大きいトランジスタを提供することを課題の１つとする。または、本発明の一態様は、酸化物半導体を有するオフ電流が小さいトランジスタを提供することを課題の１つとする。または、本発明の一態様は、消費電力が低減された半導体装置を提供することを課題の１つとする。または、本発明の一態様は、酸化物半導体を有し、微細化されたトランジスタを提供することを課題の１つとする。または、本発明の一態様は、新規な半導体装置を提供することを課題の１つとする。
または、表示装置において、高精細化を達成させるため、画素ピッチを小さくすることが挙げられる。具体的には、画素密度が１０００ｐｐｉ（ｐｉｘｅｌ ｐｅｒ ｉｎｃｈ）を超える表示装置を実現することを課題の一とする。また、高品位の画質を達成させるため、開口率を高くすることも目標の一つと言える。高い開口率を実現するためには、配線幅が小さい配線パターン、具体的には線幅１．５μｍ未満の微細な配線を形成し、配線間隔が小さい配線パターンを形成することを課題の一とする。
または、安定した電気特性を有するトランジスタを提供することを課題の一とする。または、該トランジスタを有する半導体装置を提供することを課題の一とする。または、該半導体装置を有するモジュールを提供することを課題の一とする。または、該半導体装置、または該モジュールを有する電子機器を提供することを課題の一とする。または、新規な半導体装置を提供することを課題の一とする。
なお、上記の課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。上記以外の課題は、明細書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽出することが可能である。
本発明の一態様は、酸化物半導体膜を有する半導体装置の作製方法であって、酸化物半導体膜を形成する工程と、酸化物半導体膜上に絶縁膜を成膜する工程と、絶縁膜上に導電膜を成膜する工程と、導電膜上に第１の保護膜を成膜する工程と、第１の保護膜上に第２の保護膜を形成する工程と、を有し、第１の保護膜、導電膜、及び絶縁膜は、第２の保護膜をマスクに加工され、第２の保護膜を除去した後に、導電膜及び絶縁膜は、第１の保護膜をマスクに、第２の保護膜よりも小さい面積で加工される、半導体装置の作製方法である。
また、本発明の他の一態様は、酸化物半導体膜を有する半導体装置の作製方法であって、酸化物半導体膜を形成する工程と、酸化物半導体膜上に絶縁膜を成膜する工程と、絶縁膜上に導電膜を成膜する工程と、導電膜上に第１の保護膜を成膜する工程と、第１の保護膜上に第２の保護膜を形成する工程と、を有し、第１の保護膜、導電膜、及び絶縁膜は、第２の保護膜をマスクに加工され、第２の保護膜を除去した後に、導電膜及び絶縁膜は、第１の保護膜をマスクに、第２の保護膜よりも小さい面積で加工され、第１の保護膜上から酸化物半導体膜に対してプラズマ処理を行い、第１の保護膜を除去した後に、導電膜及び酸化物半導体膜上に窒化物絶縁膜が成膜される、半導体装置の作製方法である。
上記態様において、プラズマ処理は、アルゴン及び窒素のいずれか一方または双方の雰囲気下で行われると好ましい。
また、上記態様において、導電膜は、第２の保護膜の面積の１５％以上５０％以下で形成されると好ましい。
また、上記態様において、第１の保護膜は、無機材料により形成され、第２の保護膜は、有機材料により形成されると好ましい。
また、上記態様において、導電膜は、金属酸化膜と、金属酸化膜上の金属膜とにより形成されると好ましい。
また、本発明の他の一態様は、ガラス基板上の半導体膜と、半導体膜上の絶縁膜と、半導体膜と一部重なり、且つ絶縁膜上のゲート電極と、を有し、半導体膜は、一対の低抵抗領域と、一対の低抵抗領域の間のチャネル領域と、を有し、チャネル長方向において、低抵抗領域の幅は、チャネル領域のチャネル長と同じ、またはチャネル領域のチャネル長よりも広い半導体装置である。
また、上記態様において、低抵抗領域の一部は、ゲート電極と重なると好ましい。
また、上記態様において、チャネル長は、１．５μｍ未満であると好ましい。
また、上記態様において、半導体膜は、結晶構造を有すると好ましい。また、上記態様において、半導体膜は、多結晶シリコン膜であると好ましい。
また、本発明の他の一態様は、上記記載の半導体装置と、表示素子とを有する表示装置である。また、本発明の他の一態様は、上記記載の表示装置と、タッチセンサとを有する表示モジュールである。また、本発明の他の一態様は、上記記載の半導体装置、表示装置、または表示モジュールと、操作キーまたはバッテリと、を有する電子機器である。
本発明の一態様により、酸化物半導体を有するトランジスタにおいて、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、本発明の一態様により、酸化物半導体を有するスタガ型のトランジスタを提供することができる。または、本発明の一態様により、酸化物半導体を有するオン電流が大きいトランジスタを提供することができる。または、本発明の一態様により、酸化物半導体を有するオフ電流が小さいトランジスタを提供することができる。または、本発明の一態様により、消費電力が低減された半導体装置を提供することができる。または、本発明の一態様により、酸化物半導体を有し、微細化されたトランジスタを提供することができる。または、本発明の一態様により、新規な半導体装置を提供することができる。
また、本発明の一態様により、画素密度が１０００ｐｐｉを超える表示装置を実現することができる。または、本発明の一態様により、安定した電気特性を有するトランジスタを提供することができる。または、本発明の一態様により、上記トランジスタを有する半導体装置を提供することができる。または、本発明の一態様により、上記半導体装置を有するモジュールを提供することができる。または、本発明の一態様により、上記半導体装置または上記モジュールを有する電子機器を提供することができる。または、本発明の一態様により、新規な半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置を説明する上面図及び断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置を説明する上面図及び断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する上面図及び断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する断面図。 酸化物半導体の原子数比の範囲を説明する図。 ＩｎＭＺｎＯ４の結晶を説明する図。 酸化物半導体の積層構造のバンド図。 ＣＡＡＣ−ＯＳ及び単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。 ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像及びその画像解析像。 ｎｃ−ＯＳの電子回折パターンを示す図、及びｎｃ−ＯＳの断面ＴＥＭ像。 ａ−ｌｉｋｅ ＯＳの断面ＴＥＭ像。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 表示装置の一態様を示す上面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す断面図。 表示装置を説明するブロック図及び回路図。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するためのグラフおよび回路図。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するためのブロック図、回路図および波形図。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 表示モジュールを説明する図。 電子機器を説明する図。 電子機器を説明する図。 表示装置を説明する斜視図。 表示装置の一例を示す斜視図。 表示装置の一例を示す断面図。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流を言う場合がある。
トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオフ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態、所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られるＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイン電流が１×１０−９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０−１３Ａであり、Ｖｇｓが−０．５Ｖにおけるドレイン電流が１×１０−１９Ａであり、Ｖｇｓが−０．８Ｖにおけるドレイン電流が１×１０−２２Ａであるようなｎチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが−０．５Ｖにおいて、または、Ｖｇｓが−０．５Ｖ乃至−０．８Ｖの範囲において、１×１０−１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０−１９Ａ以下である、と言う場合がある。当該トランジスタのドレイン電流が１×１０−２２Ａ以下となるＶｇｓが存在するため、当該トランジスタのオフ電流は１×１０−２２Ａ以下である、と言う場合がある。
また、本明細書等では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あたりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「絶縁体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「絶縁体」は、「半導体」に言い換えることが可能な場合がある。または、本明細書等に記載の「絶縁体」を「半絶縁体」に言い換えることが可能な場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「導電体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「導電体」は、「半導体」に言い換えることが可能な場合がある。
また、本明細書等において、半導体の不純物とは、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体を有する場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンを有する場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
（実施の形態１）
本実施の形態では、酸化物半導体膜を有する半導体装置、及び当該半導体装置の作製方法の一例について、図１乃至図１５を用いて説明する。
＜１−１．半導体装置の構成例１＞
図１（Ａ）（Ｂ）（Ｃ）に、酸化物半導体膜を有する半導体装置の一例を示す。ここでは半導体装置として、トランジスタを示す。なお、図１（Ａ）（Ｂ）（Ｃ）に示すトランジスタは、スタガ型（トップゲート構造）である。
図１（Ａ）は、トランジスタ１００の上面図であり、図１（Ｂ）は図１（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図１（Ｃ）は図１（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。なお、図１（Ａ）では、明瞭化のため、絶縁膜などの構成要素を省略して図示している。なお、トランジスタの上面図においては、以降の図面においても図１（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。また、一点鎖線Ｘ１−Ｘ２方向をチャネル長（Ｌ）方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅（Ｗ）方向と呼称する場合がある。
なお、本発明の一態様の半導体装置においては、トランジスタのチャネル長（Ｌ）は、好ましくは０．２μｍ以上１．５μｍ未満、より好ましくは、０．５μｍ以上１．０μｍ以下である。上述のチャネル長（Ｌ）としたトランジスタを表示装置に用いることで、表示装置の画素密度を高めることができる。
図１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００は、基板１０２上の絶縁膜１０４と、絶縁膜１０４上の酸化物半導体膜１０８と、酸化物半導体膜１０８上の絶縁膜１１０と、絶縁膜１１０上の導電膜１１２と、絶縁膜１０４、酸化物半導体膜１０８、及び導電膜１１２上の絶縁膜１１６と、を有する。
酸化物半導体膜１０８は、導電膜１１２と重なるチャネル領域１０８ｉと、絶縁膜１１６と接するソース領域１０８ｓと、絶縁膜１１６と接するドレイン領域１０８ｄと、を有する。さらに、酸化物半導体膜１０８は、チャネル領域１０８ｉとソース領域１０８ｓとの間、及びチャネル領域１０８ｉとドレイン領域１０８ｄとの間に低抵抗領域１０８ａを有する。なお、チャネル領域１０８ｉは、導電膜１１２の内側に形成される場合がある。この場合、低抵抗領域１０８ａと、導電膜１１２とが重なる領域が形成される。例えば、低抵抗領域１０８ａ中の不純物（例えば水など）が、チャネル領域１０８ｉ側に横方向に拡散することで、チャネル領域１０８ｉが、導電膜１１２の内側に形成される場合がある。この場合、導電膜１１２の長さよりも、チャネル領域１０８ｉの長さが短くなる。すなわちトランジスタ１００の実効Ｌ長が短くなる場合がある。また、低抵抗領域１０８ａと、導電膜１１２とが、重なることで、所謂ＬＤＤ領域（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ領域）が形成されうる。ＬＤＤ領域を設けることによって、ドレイン領域の電界緩和が可能となる。したがって、ドレイン領域の電界に起因したトランジスタのしきい値電圧の変動を低減することができる。
また、導電膜１１２は、絶縁膜１１０上の金属酸化膜１１２ａと、金属酸化膜１１２ａ上の金属膜１１２ｂと、を有する。例えば、金属酸化膜１１２ａを酸素雰囲気中で形成することで、絶縁膜１１０中に酸素を添加することができる。また、金属膜１１２ｂを低抵抗の金属膜により形成することで、導電膜１１２の抵抗を低くすることができる。または、金属膜１１２ｂを遮光性の金属膜により形成することで、上方からチャネル領域１０８ｉに入射する光を遮光することができる。
また、絶縁膜１１６は、窒素または水素を有する。絶縁膜１１６と、低抵抗領域１０８ａ、ソース領域１０８ｓ、及びドレイン領域１０８ｄと、が接することで、絶縁膜１１６中の窒素または水素が低抵抗領域１０８ａ、ソース領域１０８ｓ、及びドレイン領域１０８ｄ中に添加される。低抵抗領域１０８ａ、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、窒素または水素が添加されることで、キャリア密度が高くなる。なお、低抵抗領域１０８ａは、チャネル領域１０８ｉよりも抵抗が低く、且つソース領域１０８ｓ及びドレイン領域１０８ｄよりも抵抗が高い。低抵抗領域１０８ａの詳細については、後述する。
また、トランジスタ１００は、絶縁膜１１６上の絶縁膜１１８と、絶縁膜１１６、１１８に設けられた開口部１４１ａを介して、ソース領域１０８ｓに電気的に接続される導電膜１２０ａと、絶縁膜１１６、１１８に設けられた開口部１４１ｂを介して、ドレイン領域１０８ｄに電気的に接続される導電膜１２０ｂと、を有していてもよい。
なお、本明細書等において、絶縁膜１０４を第１の絶縁膜と、絶縁膜１１０を第２の絶縁膜と、絶縁膜１１６を第３の絶縁膜と、絶縁膜１１８を第４の絶縁膜と、それぞれ呼称する場合がある。また、導電膜１１２は、ゲート電極としての機能を有し、導電膜１２０ａは、ソース電極としての機能を有し、導電膜１２０ｂは、ドレイン電極としての機能を有する。
また、絶縁膜１１０は、ゲート絶縁膜としての機能を有する。また、絶縁膜１１０は、過剰酸素領域を有する。絶縁膜１１０が過剰酸素領域を有することで、酸化物半導体膜１０８が有するチャネル領域１０８ｉ中に過剰酸素を供給することができる。よって、チャネル領域１０８ｉに形成されうる酸素欠損を過剰酸素により補填することができるため、信頼性の高い半導体装置を提供することができる。
なお、酸化物半導体膜１０８中に過剰酸素を供給させるためには、酸化物半導体膜１０８の下方に形成される絶縁膜１０４に過剰酸素を供給してもよい。ただし、この場合、絶縁膜１０４中に含まれる過剰酸素は、酸化物半導体膜１０８が有する低抵抗領域１０８ａ、ソース領域１０８ｓ、及びドレイン領域１０８ｄにも供給されうる。低抵抗領域１０８ａ、ソース領域１０８ｓ、及びドレイン領域１０８ｄ中に過剰酸素が供給されると、低抵抗領域１０８ａ、ソース領域１０８ｓ、及びドレイン領域１０８ｄの抵抗が高くなる場合がある。
一方で、酸化物半導体膜１０８の上方に形成される絶縁膜１１０に過剰酸素を有する構成とすることで、チャネル領域１０８ｉにのみ選択的に過剰酸素を供給させることが可能となる。
また、酸化物半導体膜１０８が有する、低抵抗領域１０８ａ、ソース領域１０８ｓ及びドレイン領域１０８ｄは、それぞれ、酸素欠損を形成する元素、または酸素欠損と結合する元素を有すると好ましい。当該酸素欠損を形成する元素、または酸素欠損と結合する元素としては、絶縁膜１１６が有する窒素または水素が挙げられる。また、これらの他にも、酸素欠損を形成する元素、または酸素欠損と結合する元素としては、代表的にはホウ素、炭素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。
上記酸素欠損を形成する元素、または酸素欠損と結合する元素は、絶縁膜１１６の構成元素が低抵抗領域１０８ａ、ソース領域１０８ｓ、及びドレイン領域１０８ｄに拡散することにより、または不純物元素添加処理により低抵抗領域１０８ａ、ソース領域１０８ｓ、及びドレイン領域１０８ｄ中に添加される。
不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と酸素の結合が切断され、酸素欠損が形成される。または、不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と結合していた酸素が不純物元素と結合し、金属元素から酸素が脱離され、酸素欠損が形成される。これらの結果、酸化物半導体膜においてキャリア密度が増加し、導電性が高くなる。
なお、図１に示すトランジスタ１００を表示装置の画素トランジスタ及び駆動トランジスタのいずれか一方または双方に用いることで、表示装置の解像度を１０００ｐｐｉ（ｐｉｘｅｌ ｐｅｒ ｉｎｃｈ）以上、好ましくは２０００ｐｐｉ以上、さらに好ましくは３０００ｐｐｉ以上とすることができる。
＜１−２．半導体装置の作製方法１＞
ここで、図１に示すトランジスタ１００の作製方法の一例について、図２乃至図４を用いて説明する。なお、図２乃至図４は、トランジスタ１００の作製方法を説明するチャネル長（Ｌ）方向及びチャネル幅（Ｗ）方向の断面図である。
なお、以下に示す作製方法とすることで、トランジスタ１００のチャネル長（Ｌ）を、０．２μｍ以上１．５μｍ未満、より好ましくは、０．５μｍ以上１．０μｍ以下とすることができる。例えば、リソグラフィ法に用いる露光装置が可能な最小の加工寸法が１．５μｍである場合、本実施の形態では、露光装置が可能な最小の加工寸法以下のチャネル長（Ｌ）とすることができる。
［酸化物半導体膜を形成する工程］
まず、基板１０２上に絶縁膜１０４を成膜する。続いて、絶縁膜１０４上に酸化物半導体膜を成膜する。その後、当該酸化物半導体膜を島状に加工することで、酸化物半導体膜１０７を形成する（図２（Ａ）参照）。
絶縁膜１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ）法、印刷法、塗布法等を適宜用いて成膜することができる。本実施の形態においては、絶縁膜１０４として、プラズマＣＶＤ装置を用い、厚さ４００ｎｍの窒化シリコン膜と、厚さ５０ｎｍの酸化窒化シリコン膜とを成膜する。なお、絶縁膜１０４を成膜せずに、基板１０２上に酸化物半導体膜１０７を形成してもよい。
また、絶縁膜１０４を成膜した後、絶縁膜１０４に酸素を添加してもよい。絶縁膜１０４に添加する酸素としては、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン等がある。また、添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。また、絶縁膜１０４上に酸素の脱離を抑制する膜を成膜した後、該膜を介して絶縁膜１０４に酸素を添加してもよい。
上述の酸素の脱離を抑制する膜として、インジウム、亜鉛、ガリウム、錫、アルミニウム、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、またはタングステンの１以上を有する導電膜あるいは半導体膜を用いて成膜することができる。
また、プラズマ処理で酸素の添加を行う場合、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させることで、絶縁膜１０４への酸素添加量を増加させることができる。
酸化物半導体膜１０７としては、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法、熱ＣＶＤ法等により形成することができる。なお、酸化物半導体膜１０７への加工には、酸化物半導体膜上にリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体膜の一部をエッチングすること形成することができる。また、印刷法を用いて、素子分離された酸化物半導体膜１０７を直接形成してもよい。
スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。また、酸化物半導体膜を形成する場合のスパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。
なお、酸化物半導体膜を形成する際に、例えば、スパッタリング法を用いる場合、基板温度を１５０℃以上７５０℃以下、または１５０℃以上４５０℃以下、または２００℃以上３５０℃以下として、酸化物半導体膜を成膜することで、結晶性を高めることができるため好ましい。
なお、本実施の形態においては、酸化物半導体膜１０７として、スパッタリング装置を用い、スパッタリングターゲットとしてＩｎ−Ｇａ−Ｚｎ金属酸化物（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、膜厚３５ｎｍの酸化物半導体膜を成膜する。
また、酸化物半導体膜１０７を形成した後、加熱処理を行い、酸化物半導体膜１０７の脱水素化または脱水化をしてもよい。加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、または２５０℃以上４５０℃以下、または３００℃以上４５０℃以下である。
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒素を含む不活性ガス雰囲気で行うことができる。または、不活性ガス雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれないことが好ましい。処理時間は３分以上２４時間以下とすればよい。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
酸化物半導体膜を加熱しながら成膜する、または酸化物半導体膜を形成した後、加熱処理を行うことで、酸化物半導体膜中の水素濃度を低減させることができる。
［酸化物半導体膜上に絶縁膜を成膜する工程］
次に、絶縁膜１０４及び酸化物半導体膜１０７上に絶縁膜１１０＿０を成膜する（図２（Ｂ）参照）。
絶縁膜１１０＿０としては、酸化シリコン膜または酸化窒化シリコン膜を、プラズマ化学気相堆積装置（ＰＥＣＶＤ装置、または単にプラズマＣＶＤ装置という）を用いて成膜することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
また、絶縁膜１１０＿０として、堆積性気体の流量に対する酸化性気体の流量を２０倍より大きく１００倍未満、または４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、または５０Ｐａ以下とするプラズマＣＶＤ装置を用いることで、欠陥量の少ない酸化窒化シリコン膜を成膜することができる。
また、絶縁膜１１０＿０として、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、絶縁膜１１０＿０として、緻密である酸化シリコン膜または酸化窒化シリコン膜を成膜することができる。
また、絶縁膜１１０＿０を、マイクロ波を用いたプラズマＣＶＤ装置を用いて成膜してもよい。マイクロ波とは３００ＭＨｚから３００ＧＨｚの周波数域を指す。マイクロ波は、電子温度が低く、電子エネルギーが小さい。また、供給された電力において、電子の加速に用いられる割合が少なく、より多くの分子の解離及び電離に用いられることが可能であり、密度の高いプラズマ（高密度プラズマ）を励起することができる。このため、被成膜面及び堆積物へのプラズマダメージが少なく、欠陥の少ない絶縁膜１１０＿０を成膜することができる。
本実施の形態では絶縁膜１１０＿０として、プラズマＣＶＤ装置を用い、厚さ２０ｎｍの酸化窒化シリコン膜を成膜する。
［絶縁膜上に導電膜を成膜する工程］
次に、絶縁膜１１０＿０上に導電膜１１２＿０を成膜する。なお、本実施の形態においては、導電膜１１２＿０として、金属酸化膜１１２ａ＿０と、金属膜１１２ｂ＿０と、を成膜する（図２（Ｃ）参照）。
なお、金属酸化膜１１２ａ＿０の形成時に金属酸化膜１１２ａ＿０から絶縁膜１１０＿０中に酸素が添加される場合がある。図２（Ｃ）において、金属酸化膜１１２ａ＿０から絶縁膜１１０＿０中に添加される酸素を矢印で模式的に表している。
金属酸化膜１１２ａ＿０の形成方法としては、スパッタリング法を用い、形成時に酸素ガスを含む雰囲気で形成することが好ましい。形成時に酸素ガスを含む雰囲気で金属酸化膜１１２ａ＿０を形成することで、絶縁膜１１０＿０中に酸素を好適に添加することができる。なお、金属酸化膜１１２ａ＿０の形成方法としては、スパッタリング法に限定されず、その他の方法、例えばＡＬＤ法を用いてもよい。
本実施の形態においては、金属酸化膜１１２ａ＿０として、スパッタリング法を用いて、膜厚が１０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物であるＩＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１（原子数比）を成膜する。また、金属酸化膜１１２ａ＿０の形成前、または金属酸化膜１１２ａ＿０の形成後に、絶縁膜１１０＿０中に酸素添加処理を行ってもよい。当該酸素添加処理の方法としては、絶縁膜１０４の形成後に行うことのできる酸素の添加と同様とすればよい。
また、金属膜１１２ｂ＿０の成膜方法としては、スパッタリング法、またはＡＬＤ法を用いて形成すればよい。本実施の形態においては、金属膜１１２ｂ＿０として、スパッタリング法を用いて、膜厚が５０ｎｍの窒化チタン膜と、膜厚が１００ｎｍのチタン膜との積層膜を成膜する。
［導電膜上に第１の保護膜を成膜する工程］
次に、導電膜１１２＿０上に第１の保護膜１１３＿０を成膜する（図２（Ｄ）参照）。
第１の保護膜１１３＿０の成膜方法としては、スパッタリング法、またはＡＬＤ法を用いて形成すればよい。本実施の形態においては、第１の保護膜１１３＿０として、スパッタリング法を用いて膜厚が１００ｎｍのタングステン膜を成膜する。
［第１の保護膜上に第２の保護膜を形成する工程］
次に、第１の保護膜１１３＿０上に第２の保護膜１４０を形成する（図３（Ａ）参照）。
第２の保護膜１４０の形成方法としては、レジスト塗布工程と、リソグラフィ工程と、を用いて形成すればよい。なお、本実施の形態においては、第２の保護膜１４０のチャネル長（Ｌ）方向の長さを１．５μｍとして形成する。
［第２の保護膜を用いての加工］
次に、第１の保護膜１１３＿０、導電膜１１２＿０、及び絶縁膜１１０＿０を、第２の保護膜１４０を用いて加工する（図３（Ｂ）参照）。
第１の保護膜１１３＿０、導電膜１１２＿０、及び絶縁膜１１０＿０の加工方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いることができる。本実施の形態においては、ドライエッチング法を用いて第１の保護膜１１３＿０、導電膜１１２＿０、及び絶縁膜１１０＿０の加工を行う。
図３（Ｂ）において、第２の保護膜１４０を用いて加工することで、第１の保護膜１１３＿０は島状の第１の保護膜１１３に、導電膜１１２＿０は島状の導電膜１１２＿１に、絶縁膜１１０＿０は島状の絶縁膜１１０＿１に、それぞれ加工される。なお、導電膜１１２＿１は、金属酸化膜１１２ａ＿１と、金属膜１１２ｂ＿１とを有する。
また、第１の保護膜１１３、導電膜１１２＿１、絶縁膜１１０＿１の側端部は、第２の保護膜１４０の側端部と概略同じ位置に形成される。すなわち、第１の保護膜１１３、導電膜１１２＿１、絶縁膜１１０＿１のチャネル長（Ｌ）方向の長さが、概略１．５μｍで形成される。
また、第２の保護膜１４０を用いて加工する際に、第２の保護膜１４０が重ならない領域の酸化物半導体膜１０７の膜厚が薄くなる場合がある。また、第２の保護膜１４０を用いて加工する際に、エッチャントまたはエッチングガス（例えば、塩素など）が酸化物半導体膜１０７中に添加される、あるいは導電膜１１２＿１または絶縁膜１１０＿１の構成元素が酸化物半導体膜１０７中に添加される場合がある。
［第１の保護膜を用いての加工］
次に、第２の保護膜１４０を除去し、導電膜１１２＿１及び絶縁膜１１０＿１を、第１の保護膜１１３を用いて加工する（図３（Ｃ）参照）。
第２の保護膜１４０の除去方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いることができる。本実施の形態においては、ウエットエッチング法を用い第２の保護膜１４０を除去する。
導電膜１１２＿１及び絶縁膜１１０＿１の加工方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いることができる。
図３（Ｃ）において、第１の保護膜１１３を用いて加工することで、導電膜１１２＿１は導電膜１１２に、絶縁膜１１０＿１は絶縁膜１１０に、それぞれ加工される。なお、導電膜１１２は、金属酸化膜１１２ａと、金属膜１１２ｂとを有する。また、金属酸化膜１１２ａ、金属膜１１２ｂ、及び絶縁膜１１０は、第１の保護膜１１３よりも小さい面積で加工される。特に、金属酸化膜１１２ａ及び金属膜１１２ｂは、第１の保護膜１１３の面積の１５％以上５０％以下で形成されると好ましい。
例えば、第２の保護膜１４０のチャネル長（Ｌ）方向の長さが、１．５μｍである場合、金属酸化膜１１２ａ、及び金属膜１１２ｂのチャネル長（Ｌ）方向の長さを、０．２２５μｍから０．７５μｍの範囲とすることができる。なお、金属酸化膜１１２ａ、及び金属膜１１２ｂのチャネル長（Ｌ）方向の長さを第２の保護膜１４０のチャネル長（Ｌ）方向の長さの１５％未満として加工した場合、基板面内での寸法ばらつきが大きくなるため、上述の範囲とするのが好適である。
本実施の形態においては、金属酸化膜１１２ａ、金属膜１１２ｂ、及び絶縁膜１１０の形成方法としては、ウエットエッチング法を用い、第１の保護膜１１３をマスクにサイドエッチングを行うことで、第１の保護膜１１３の側端部よりも、金属酸化膜１１２ａ、金属膜１１２ｂ、及び絶縁膜１１０の側端部を内側に形成することができる。
また、上記ウエットエッチング法を用いたエッチングを、異なるエッチャントを用い、複数回行ってもよい。
なお、本実施の形態においては、第２の保護膜１４０を除去した後、第１の保護膜１１３を用いて、導電膜１１２及び絶縁膜１１０を形成する方法について例示したが、これに限定されない。例えば、第２の保護膜１４０を除去せずに残した状態で、第２の保護膜１４０及び第１の保護膜１１３を用いて、導電膜１１２及び絶縁膜１１０を形成してもよい。この場合、導電膜１１２及び絶縁膜１１０を形成した後に、第２の保護膜１４０を除去すればよい。
［プラズマ処理を行う工程］
次に、第１の保護膜１１３上から酸化物半導体膜１０７に対してプラズマ処理を行う（図３（Ｄ）参照）。
図３（Ｄ）において、プラズマ１４７を用いたプラズマ処理の様子を模式的に表している。なお、プラズマ処理を行うことで、酸化物半導体膜１０７中には、ソース領域１０８ｓ＿０、及びドレイン領域１０８ｄ＿０が形成される。ソース領域１０８ｓ＿０、及びドレイン領域１０８ｄ＿０は、酸化物半導体膜１０７の第１の保護膜１１３と重ならない領域に形成される。
また、プラズマ１４７を用いたプラズマ処理は、アルゴンまたは窒素のいずれか一方または双方の雰囲気下で行われると好適である。特にアルゴンと窒素とを含む混合ガス雰囲気下で行われると、さらに好適である。例えば、アルゴンのガス流量に対して、窒素のガス流量を５倍以上２０倍以下、好ましくは、８倍以上１０倍以下の比率とすることで、ソース領域１０８ｓ＿０及びドレイン領域１０８ｄ＿０の表面の平坦性を向上させることができる。
例えば、上記プラズマ処理としては、エッチング装置を用いて、流量１００ｓｃｃｍのアルゴンガスと、流量１０００ｓｃｃｍの窒素ガスとを、エッチング装置のチャンバー内に導入し、チャンバー内の圧力を４０Ｐａとし、ＲＦ電源（２７．１２ＭＨｚ）に１０００Ｗの電力を供給して行えばよい。
上記プラズマ処理では、添加する不純物元素を含むガス雰囲気にてプラズマを発生させて、プラズマ処理を行うことによって、不純物元素を酸化物半導体膜中に添加することができる。プラズマを発生させる装置としては、上述のエッチング装置の他に、アッシング装置、プラズマＣＶＤ装置、高密度プラズマＣＶＤ装置等を用いてもよい。
なお、本実施の形態では、第１の保護膜１１３上から酸化物半導体膜１０７に対してプラズマ処理を行う方法について例示したが、これに限定されない。例えば、プラズマ処理の代わりに、イオンドーピング法、イオン注入法などの不純物元素の添加処理を行ってもよい。
なお、不純物元素の原料ガスとして、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、Ｈ２及び希ガスの一以上を用いることができる。または、希ガスで希釈されたＢ２Ｈ６、ＰＨ３、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、Ｆ２、ＨＦ、及びＨ２の一以上を用いることができる。なお、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。
または、希ガスを添加した後、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、及びＨ２の一以上を酸化物半導体膜１０７に添加してもよい。または、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、及びＨ２の一以上を添加した後、希ガスを酸化物半導体膜１０７に添加してもよい。
［窒化物絶縁膜を成膜する工程］
次に、第１の保護膜１１３を除去し、絶縁膜１０４、酸化物半導体膜１０７、及び導電膜１１２上に、絶縁膜１１６を形成する（図４（Ａ）参照）。
図４（Ａ）において、絶縁膜１１６を形成することで、酸化物半導体膜１０７は、チャネル領域１０８ｉ、低抵抗領域１０８ａ、ソース領域１０８ｓ、及びドレイン領域１０８ｄを有する酸化物半導体膜１０８へと加工される。
なお、チャネル領域１０８ｉは、絶縁膜１１０と接する領域に形成され、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、絶縁膜１１６と接する領域に形成される。また、低抵抗領域１０８ａは、第１の保護膜１１３が重なり、且つ絶縁膜１１０が重ならない領域に形成される。
チャネル領域１０８ｉは、プラズマ処理時には、第１の保護膜１１３等に覆われているため、プラズマ１４７に曝されることはない。また、チャネル領域１０８ｉは、絶縁膜１１０と接することで、絶縁膜１１６と接しないため、実質的にｉ型となる。一方で、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、プラズマ１４７に曝され、且つ絶縁膜１１６と接するため、実質的にｎ型となる。また、低抵抗領域１０８ａは、プラズマ１４７には曝されないが、絶縁膜１１６と接するため、実質的にｎ型となる。ただし、低抵抗領域１０８ａは、プラズマ１４７に曝されない分、ソース領域１０８ｓ、及びドレイン領域１０８ｄよりも、抵抗が高い領域となる。
なお、低抵抗領域１０８ａは、所謂、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能する。酸化物半導体膜１０８中にＬＤＤ領域を設けることによって、ドレイン領域の電界緩和が可能となる。したがって、ドレイン領域の電界に起因したトランジスタのしきい値電圧の変動を低減することができる。
また、第１の保護膜１１３の除去方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いて行うことができる。本実施の形態においては、ドライエッチング法を用いて第１の保護膜１１３を除去する。
また、本実施の形態においては、絶縁膜１１６として、プラズマＣＶＤ装置を用い、厚さ１００ｎｍの窒化酸化シリコン膜を成膜する。当該窒化酸化シリコン膜の成膜条件としては、例えば、プラズマＣＶＤ装置を用いて、基板温度を２２０℃とし、流量５０ｓｃｃｍのシランガスと、流量５０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスとを、プラズマＣＶＤ装置のチャンバー内に導入し、チャンバー内の圧力を１００Ｐａとし、ＲＦ電源（２７．１２ＭＨｚ）に１０００Ｗの電力を供給して行えばよい。
絶縁膜１１６として、窒化酸化シリコン膜を用いることで、絶縁膜１１６に接する低抵抗領域１０８ａ、ソース領域１０８ｓ、及びドレイン領域１０８ｄに窒化酸化シリコン膜中の窒素または水素を供給することができる。また、絶縁膜１１６の形成時の温度を上述の温度とすることで、絶縁膜１１０に含まれる過剰酸素が外部に放出されるのを抑制することができる。
［酸化物絶縁膜を成膜する工程］
次に、絶縁膜１１６上に絶縁膜１１８を形成する（図４（Ｂ）参照）。
本実施の形態においては、絶縁膜１１８として、プラズマＣＶＤ装置を用い、厚さ３００ｎｍの酸化窒化シリコン膜を形成する。
［開口部の形成］
次に、絶縁膜１１８上の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜１１８及び絶縁膜１１６の一部をエッチングすることで、ソース領域１０８ｓに達する開口部１４１ａと、ドレイン領域１０８ｄに達する開口部１４１ｂと、を形成する（図４（Ｃ）参照）。
絶縁膜１１８及び絶縁膜１１６をエッチングする方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態においては、ドライエッチング法を用い、絶縁膜１１８、及び絶縁膜１１６を加工する。
次に、開口部１４１ａ、１４１ｂを覆うように、ソース領域１０８ｓ、ドレイン領域１０８ｄ、及び絶縁膜１１８上に導電膜を形成し、当該導電膜を所望の形状に加工することで、導電膜１２０ａ、１２０ｂを形成する（図４（Ｄ）参照）。
本実施の形態においては、導電膜１２０ａ、１２０ｂとして、スパッタリング装置を用い、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍの銅膜との積層膜を形成する。
なお、導電膜１２０ａ、１２０ｂとなる導電膜の加工方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態では、ウエットエッチング法にて銅膜をエッチングしたのち、ドライエッチング法にてタングステン膜をエッチングすることで導電膜を加工し、導電膜１２０ａ、１２０ｂを形成する。
以上の工程により、図１に示すトランジスタ１００を作製することができる。
なお、トランジスタ１００を構成する膜（絶縁膜、金属酸化膜、金属膜、酸化物半導体膜、導電膜等）としては、上述の形成方法の他、スパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、ＡＬＤ法を用いて形成することができる。あるいは、塗布法や印刷法で形成することができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積（ＰＥＣＶＤ）法が代表的であるが、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、有機金属化学気相堆積（ＭＯＣＶＤ）法が挙げられる。
熱ＣＶＤ法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチャンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行う。このように、熱ＣＶＤ法は、プラズマを発生させない成膜方法であるため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
ＭＯＣＶＤ法などの熱ＣＶＤ法は、上記記載の導電膜、絶縁膜、酸化物半導体膜、金属酸化膜などの膜を形成することができ、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、トリメチルインジウム（Ｉｎ（ＣＨ３）３）、トリメチルガリウム（Ｇａ（ＣＨ３）３）、及びジメチル亜鉛を用いる（Ｚｎ（ＣＨ３）２）。これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
また、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム（ＴＤＭＡＨ、Ｈｆ［Ｎ（ＣＨ３）２］４）やテトラキス（エチルメチルアミド）ハフニウムなどのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。
また、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体を含む液体（トリメチルアルミニウム（ＴＭＡ、Ａｌ（ＣＨ３）３）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。他の材料としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
また、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
また、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスとを用いてタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
また、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを用いてＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスとを用いてＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスとを用いてＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを用いてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスで水をバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。
＜１−３．半導体装置の構成要素＞
次に、図１（Ａ）（Ｂ）（Ｃ）に示す半導体装置の構成要素の詳細について説明する。
［基板］
基板１０２としては、様々な基板を用いることができ、特定のものに限定されることはない。基板の一例としては、半導体基板（例えば単結晶基板またはシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、または基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、またはソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、ポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、または紙類などがある。特に、半導体基板、単結晶基板、またはＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、または形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、または回路の高集積化を図ることができる。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成してもよい。または、基板１０２とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の基板に転載するのに用いることができる。その際、トランジスタを耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構造の構成、または基板上にポリイミド等の有機樹脂膜が形成された構成等を用いることができる。
トランジスタが転載される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、またはゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、または薄型化を図ることができる。
［第１の絶縁膜］
絶縁膜１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。また、絶縁膜１０４としては、例えば、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。なお、酸化物半導体膜１０８との界面特性を向上させるため、絶縁膜１０４において少なくとも酸化物半導体膜１０８と接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁膜１０４として加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁膜１０４に含まれる酸素を、酸化物半導体膜１０８に移動させることが可能である。
絶縁膜１０４の厚さは、５０ｎｍ以上、または１００ｎｍ以上３０００ｎｍ以下、または２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁膜１０４を厚くすることで、絶縁膜１０４の酸素放出量を増加させることができると共に、絶縁膜１０４と酸化物半導体膜１０８との界面における界面準位、並びに酸化物半導体膜１０８のチャネル領域１０８ｉに含まれる酸素欠損を低減することが可能である。
絶縁膜１０４として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよく、単層または積層で設けることができる。本実施の形態では、絶縁膜１０４として、窒化シリコン膜と、酸化窒化シリコン膜との積層構造を用いる。このように、絶縁膜１０４を積層構造として、下層側に窒化シリコン膜を用い、上層側に酸化窒化シリコン膜を用いることで、酸化物半導体膜１０８中に効率よく酸素を導入することができる。
［酸化物半導体膜］
酸化物半導体膜１０８については、実施の形態２で詳細に説明する。
［第２の絶縁膜］
絶縁膜１１０は、トランジスタ１００のゲート絶縁膜として機能する。また、絶縁膜１１０は、酸化物半導体膜１０８、特にチャネル領域１０８ｉに酸素を供給する機能を有する。例えば、絶縁膜１１０としては、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。なお、酸化物半導体膜１０８との界面特性を向上させるため、絶縁膜１１０において、酸化物半導体膜１０８と接する領域は、少なくとも酸化物絶縁膜を用いて形成することが好ましい。絶縁膜１１０として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコンなどを用いればよい。
また、絶縁膜１１０の厚さは、５ｎｍ以上４００ｎｍ以下、または５ｎｍ以上３００ｎｍ以下、または１０ｎｍ以上２５０ｎｍ以下とすることができる。
また、絶縁膜１１０は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）で観察されるシグナルが少ない方が好ましい。例えば、上述のシグナルとしては、ｇ値が２．００１に観察されるＥ’センターが挙げられる。なお、Ｅ’センターは、シリコンのダングリングボンドに起因する。絶縁膜１１０としては、Ｅ’センター起因のスピン密度が、３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン膜、または酸化窒化シリコン膜を用いればよい。
また、絶縁膜１１０には、上述のシグナル以外に二酸化窒素（ＮＯ２）に起因するシグナルが観察される場合がある。当該シグナルは、Ｎの核スピンにより３つのシグナルに分裂しており、それぞれのｇ値が２．０３７以上２．０３９以下（第１のシグナルとする）、ｇ値が２．００１以上２．００３以下（第２のシグナルとする）、及びｇ値が１．９６４以上１．９６６以下（第３のシグナルとする）に観察される。
例えば、絶縁膜１１０として、二酸化窒素（ＮＯ２）起因のスピン密度が、１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である絶縁膜を用いると好適である。
なお、二酸化窒素（ＮＯ２）を含む窒素酸化物（ＮＯｘ）は、絶縁膜１１０中に準位を形成する。当該準位は、酸化物半導体膜１０８のエネルギーギャップ内に位置する。そのため、窒素酸化物（ＮＯｘ）が、絶縁膜１１０及び酸化物半導体膜１０８の界面に拡散すると、当該準位が絶縁膜１１０側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜１１０及び酸化物半導体膜１０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。したがって、絶縁膜１１０としては、窒素酸化物の含有量が少ない膜を用いると、トランジスタのしきい値電圧のシフトを低減することができる。
窒素酸化物（ＮＯｘ）の放出量が少ない絶縁膜としては、例えば、酸化窒化シリコン膜を用いることができる。当該酸化窒化シリコン膜は、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）において、窒素酸化物（ＮＯｘ）の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８分子ｃｍ−３以上５×１０１９分子ｃｍ−３以下である。なお、上記のアンモニアの放出量は、ＴＤＳにおける加熱処理の温度が５０℃以上６５０℃以下、または５０℃以上５５０℃以下の範囲での総量である。
窒素酸化物（ＮＯｘ）は、加熱処理においてアンモニア及び酸素と反応するため、アンモニアの放出量が多い絶縁膜を用いることで窒素酸化物（ＮＯｘ）が低減される。
なお、絶縁膜１１０をＳＩＭＳで分析した場合、膜中の窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下であると好ましい。
また、絶縁膜１１０として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウムなどのｈｉｇｈ−ｋ材料を用いてもよい。当該ｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
また、絶縁膜１１０を、有機シランガスを用いたＣＶＤ法を用いて成膜してもよい。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などのシリコン含有化合物を用いることができる。有機シランガスを用いたＣＶＤ法を用いることで、被覆性の高い絶縁膜１１０を形成することができる。
［第３の絶縁膜］
絶縁膜１１６は、窒素または水素を有する。また、絶縁膜１１６は、フッ素を有していてもよい。絶縁膜１１６としては、例えば、窒化物絶縁膜が挙げられる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、窒化フッ化シリコン、フッ化窒化シリコン等を用いて形成することができる。絶縁膜１１６に含まれる水素濃度は、１×１０２２ａｔｏｍｓ／ｃｍ３以上であると好ましい。また、絶縁膜１１６は、酸化物半導体膜１０８の低抵抗領域１０８ａ、ソース領域１０８ｓ、及びドレイン領域１０８ｄと接する。したがって、絶縁膜１１６と接する低抵抗領域１０８ａ、ソース領域１０８ｓ、及びドレイン領域１０８ｄ中の不純物（窒素または水素）濃度が高くなり、ソース領域１０８ｓ、及びドレイン領域１０８ｄのキャリア密度を高めることができる。
［第４の絶縁膜］
絶縁膜１１８としては、酸化物絶縁膜を用いることができる。また、絶縁膜１１８としては、酸化物絶縁膜と、窒化物絶縁膜との積層膜を用いることができる。絶縁膜１１８として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよい。
また、絶縁膜１１８としては、外部からの水素、水等のバリア膜として機能する膜であることが好ましい。
絶縁膜１１８の厚さは、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎｍ以下とすることができる。
［導電膜］
導電膜１１２、１２０ａ、１２０ｂとしては、スパッタリング法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等を用いて形成することができる。また、導電膜１１２、１２０ａ、１２０ｂとしては、例えば、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、導電膜１１２、１２０ａ、１２０ｂは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、マンガンを含む銅膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、マンガンを含む銅膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造、マンガンを含む銅膜上に銅膜を積層し、さらにその上にマンガンを含む銅膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
特に、導電膜１１２、１２０ａ、１２０ｂとしては、銅を含む材料を用いると好適である。導電膜１１２、１２０ａ、１２０ｂに銅を含む材料を用いると、抵抗を低くすることができる。例えば、基板１０２として大面積の基板を用いた場合においても信号の遅延等を抑制することができる。
また、導電膜１１２、１２０ａ、１２０ｂは、インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを含むインジウム錫酸化物（Ｉｎ−Ｓｎ−Ｓｉ酸化物：ＩＴＳＯともいう）等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
なお、導電膜１１２として、Ｉｎ−Ｇａ−Ｚｎ酸化物に代表される酸化物半導体を用いてよい。当該酸化物半導体は、絶縁膜１１６から窒素または水素が供給されることで、キャリア密度が高くなる。別言すると、酸化物半導体は、酸化物導電体（ＯＣ：Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）として機能する。したがって、酸化物半導体は、ゲート電極として用いることができる。
例えば、導電膜１１２としては、酸化物導電体（ＯＣ）の単層構造、金属膜の単層構造、または酸化物導電体（ＯＣ）と、金属膜との積層構造等が挙げられる。
なお、導電膜１１２として、遮光性を有する金属膜の単層構造、または酸化物導電体（ＯＣ）と遮光性を有する金属膜との積層構造を用いる場合、導電膜１１２の下方に形成されるチャネル領域１０８ｉを遮光することができるため、好適である。また、導電膜１１２として、酸化物半導体または酸化物導電体（ＯＣ）と、遮光性を有する金属膜との積層構造を用いる場合、酸化物半導体または酸化物導電体（ＯＣ）上に、金属膜（例えば、チタン膜、タングステン膜など）を形成することで、金属膜中の構成元素が酸化物半導体または酸化物導電体（ＯＣ）側に拡散し低抵抗化する、金属膜の成膜時のダメージ（例えば、スパッタリングダメージなど）により低抵抗化する、あるいは金属膜中に酸化物半導体または酸化物導電体（ＯＣ）中の酸素が拡散することで、酸素欠損が形成され低抵抗化する。
また、本実施の形態に示すように、導電膜１１２が、金属酸化膜１１２ａと、金属膜１１２ｂとを有する構造の場合、金属酸化膜１１２ａに上述の酸化物導電体（ＯＣ）を用い、金属膜１１２ｂに上述の金属膜を用いればよい。
また、導電膜１１２、１２０ａ、１２０ｂの厚さとしては、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎｍ以下とすることができる。
［第１の保護膜］
第１の保護膜１１３は、所謂ハードマスクとしての機能を有する。第１の保護膜１１３としては、スパッタリング法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等を用いて形成することができる。また、第１の保護膜１１３としては、無機材料により形成されると好ましい。第１の保護膜１１３を無機材料により形成することで、絶縁膜１１０、及び導電膜１１２を好適に加工することができる。第１の保護膜１１３としては、例えば、上述した導電膜、及び第１の絶縁膜乃至第４の絶縁膜に記載の材料を用いればよい。好ましくは、第１の保護膜１１３としては、チタン膜、窒化チタン膜、タングステン膜、窒化タングステン膜、モリブデン膜、窒化モリブデン膜、銅膜、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、または窒化シリコン膜の中から選ばれるいずれか一つまたは複数を用いればよい。また、第１の保護膜１１３を上述した導電膜、及び第１の絶縁膜乃至第４の絶縁膜に記載の材料を積層して用いてもよい。
また、導電膜１１２、１２０ａ、１２０ｂを、成膜装置及び露光装置を用いずに、ナノインプリント装置を用いて形成してもよい。
［第２の保護膜］
第２保護膜１４０としては、有機材料により形成されると好ましい。第２の保護膜１４０を有機材料により形成することで、所望の形状に加工しやすいため好適である。第２の保護膜１４０としては、例えば、感光性の有機樹脂等を用いればよい。代表的には、レジスト等が挙げられる。なお、当該レジストとしては、ポジ型及びネガ型の双方を用いることができる。
＜１−４．半導体装置の構成例２＞
次に、図１（Ａ）（Ｂ）（Ｃ）に示す半導体装置と異なる構成について、図５（Ａ）（Ｂ）（Ｃ）を用いて説明する。
図５（Ａ）は、トランジスタ１００Ａの上面図であり、図５（Ｂ）は図５（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図５（Ｃ）は図５（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。
図５（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ａは、基板１０２上の導電膜１０６と、導電膜１０６上の絶縁膜１０４と、絶縁膜１０４上の酸化物半導体膜１０８と、酸化物半導体膜１０８上の絶縁膜１１０と、絶縁膜１１０上の導電膜１１２と、絶縁膜１０４、酸化物半導体膜１０８、及び導電膜１１２上の絶縁膜１１６と、を有する。
酸化物半導体膜１０８は、導電膜１１２と重なるチャネル領域１０８ｉと、絶縁膜１１６と接するソース領域１０８ｓと、絶縁膜１１６と接するドレイン領域１０８ｄと、を有する。さらに、酸化物半導体膜１０８は、チャネル領域１０８ｉとソース領域１０８ｓとの間、及びチャネル領域１０８ｉとドレイン領域１０８ｄとの間に低抵抗領域１０８ａを有する。
また、導電膜１１２は、絶縁膜１１０上の金属酸化膜１１２ａと、金属酸化膜１１２ａ上の金属膜１１２ｂと、を有する。
トランジスタ１００Ａは、先に示すトランジスタ１００の構成に加え、導電膜１０６と、開口部１４３と、を有する。
なお、開口部１４３は、絶縁膜１０４、１１０に設けられる。また、導電膜１０６は、開口部１４３を介して、導電膜１１２と、電気的に接続される。よって、導電膜１０６と導電膜１１２には、同じ電位が与えられる。なお、開口部１４３を設けずに、導電膜１０６と、導電膜１１２と、に異なる電位を与えてもよい。または、開口部１４３を設けずに、導電膜１０６を遮光膜として用いてもよい。例えば、導電膜１０６を遮光性の材料により形成することで、チャネル領域１０８ｉに照射される下方からの光を抑制することができる。
また、トランジスタ１００Ａの構成とする場合、導電膜１０６は、第１のゲート電極（ボトムゲート電極ともいう）としての機能を有し、導電膜１１２は、第２のゲート電極（トップゲート電極ともいう）としての機能を有する。また、絶縁膜１０４は、第１のゲート絶縁膜としての機能を有し、絶縁膜１１０は、第２のゲート絶縁膜としての機能を有する。
導電膜１０６としては、先に記載の導電膜１１２、１２０ａ、１２０ｂと同様の材料を用いることができる。特に導電膜１０６として、銅を含む材料により形成することで抵抗を低くすることができるため好適である。例えば、導電膜１０６を窒化チタン膜、窒化タンタル膜、またはタングステン膜上に銅膜を設ける積層構造とし、導電膜１２０ａ、１２０ｂを窒化チタン膜、窒化タンタル膜、またはタングステン膜上に銅膜を設ける積層構造とすると好適である。この場合、トランジスタ１００Ａを表示装置の画素トランジスタ及び駆動トランジスタのいずれか一方または双方に用いることで、導電膜１０６と導電膜１２０ａとの間に生じる寄生容量、及び導電膜１０６と導電膜１２０ｂとの間に生じる寄生容量を低くすることができる。したがって、導電膜１０６、導電膜１２０ａ、及び導電膜１２０ｂを、トランジスタ１００Ａの第１のゲート電極、ソース電極、及びドレイン電極として用いるのみならず、表示装置の電源供給用の配線、信号供給用の配線、または接続用の配線等に用いる事も可能となる。
このように、図５（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ａは、先に説明したトランジスタ１００と異なり、酸化物半導体膜１０８の上下にゲート電極として機能する導電膜を有する構造である。トランジスタ１００Ａに示すように、本発明の一態様の半導体装置には、複数のゲート電極を設けてもよい。
また、図５（Ｃ）に示すように、酸化物半導体膜１０８は、第１のゲート電極として機能する導電膜１０６と、第２のゲート電極として機能する導電膜１１２のそれぞれと対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。
また、導電膜１１２のチャネル幅方向の長さは、酸化物半導体膜１０８のチャネル幅方向の長さよりも長く、酸化物半導体膜１０８のチャネル幅方向全体は、絶縁膜１１０を介して導電膜１１２に覆われている。また、導電膜１１２と導電膜１０６とは、絶縁膜１０４、及び絶縁膜１１０に設けられる開口部１４３において接続されるため、酸化物半導体膜１０８のチャネル幅方向の側面の一方は、絶縁膜１１０を介して導電膜１１２と対向している。
別言すると、トランジスタ１００Ａのチャネル幅方向において、導電膜１０６及び導電膜１１２は、絶縁膜１０４、及び絶縁膜１１０に設けられる開口部１４３において接続すると共に、絶縁膜１０４、及び絶縁膜１１０を介して酸化物半導体膜１０８を取り囲む構成である。
このような構成を有することで、トランジスタ１００Ａに含まれる酸化物半導体膜１０８を、第１のゲート電極として機能する導電膜１０６及び第２のゲート電極として機能する導電膜１１２の電界によって電気的に取り囲むことができる。トランジスタ１００Ａのように、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される酸化物半導体膜を電気的に取り囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ１００Ａは、Ｓ−ｃｈａｎｎｅｌ構造を有するため、導電膜１０６または導電膜１１２によってチャネルを誘起させるための電界を効果的に酸化物半導体膜１０８に印加することができるため、トランジスタ１００Ａの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ１００Ａを微細化することが可能となる。また、トランジスタ１００Ａは、酸化物半導体膜１０８が導電膜１０６、及び導電膜１１２によって取り囲まれた構造を有するため、トランジスタ１００Ａの機械的強度を高めることができる。
なお、トランジスタ１００Ａのチャネル幅方向において、酸化物半導体膜１０８の開口部１４３が形成されていない側に、開口部１４３と異なる開口部を形成してもよい。
また、トランジスタ１００Ａに示すように、トランジスタが、半導体膜を間に挟んで存在する一対のゲート電極を有している場合、一方のゲート電極には信号Ａが、他方のゲート電極には固定電位Ｖｂが与えられてもよい。また、一方のゲート電極には信号Ａが、他方のゲート電極には信号Ｂが与えられてもよい。また、一方のゲート電極には固定電位Ｖａが、他方のゲート電極には固定電位Ｖｂが与えられてもよい。
信号Ａは、例えば、導通状態または非導通状態を制御するための信号である。信号Ａは、電位Ｖ１、または電位Ｖ２（Ｖ１＞Ｖ２とする）の２種類の電位をとるデジタル信号であってもよい。例えば、電位Ｖ１を高電源電位とし、電位Ｖ２を低電源電位とすることができる。信号Ａは、アナログ信号であってもよい。
固定電位Ｖｂは、例えば、トランジスタのしきい値電圧ＶｔｈＡを制御するための電位である。固定電位Ｖｂは、電位Ｖ１、または電位Ｖ２であってもよい。この場合、固定電位Ｖｂを生成するための電位発生回路を、別途設ける必要がなく好ましい。固定電位Ｖｂは、電位Ｖ１、または電位Ｖ２と異なる電位であってもよい。固定電位Ｖｂを低くすることで、しきい値電圧ＶｔｈＡを高くできる場合がある。その結果、ゲートーソース間電圧Ｖｇｓが０Ｖのときのドレイン電流を低減し、トランジスタを有する回路のリーク電流を低減できる場合がある。例えば、固定電位Ｖｂを低電源電位よりも低くしてもよい。一方で、固定電位Ｖｂを高くすることで、しきい値電圧ＶｔｈＡを低くできる場合がある。その結果、ゲート−ソース間電圧Ｖｇｓが高電源電位のときのドレイン電流を向上させ、トランジスタを有する回路の動作速度を向上できる場合がある。例えば、固定電位Ｖｂを低電源電位よりも高くしてもよい。
信号Ｂは、例えば、導通状態または非導通状態を制御するための信号である。信号Ｂは、電位Ｖ３、または電位Ｖ４（Ｖ３＞Ｖ４とする）の２種類の電位をとるデジタル信号であってもよい。例えば、電位Ｖ３を高電源電位とし、電位Ｖ４を低電源電位とすることができる。信号Ｂは、アナログ信号であってもよい。
信号Ａと信号Ｂが共にデジタル信号である場合、信号Ｂは、信号Ａと同じデジタル値を持つ信号であってもよい。この場合、トランジスタのオン電流を向上し、トランジスタを有する回路の動作速度を向上できる場合がある。このとき、信号Ａにおける電位Ｖ１及び電位Ｖ２は、信号Ｂにおける電位Ｖ３及び電位Ｖ４と、異なっていても良い。例えば、信号Ｂが入力されるゲートに対応するゲート絶縁膜が、信号Ａが入力されるゲートに対応するゲート絶縁膜よりも厚い場合、信号Ｂの電位振幅（Ｖ３−Ｖ４）を、信号Ａの電位振幅（Ｖ１−Ｖ２）より大きくしても良い。そうすることで、トランジスタの導通状態または非導通状態に対して、信号Ａが与える影響と、信号Ｂが与える影響と、を同程度とすることができる場合がある。
信号Ａと信号Ｂが共にデジタル信号である場合、信号Ｂは、信号Ａと異なるデジタル値を持つ信号であってもよい。この場合、トランジスタの制御を信号Ａと信号Ｂによって別々に行うことができ、より高い機能を実現できる場合がある。例えば、トランジスタがｎチャネル型である場合、信号Ａが電位Ｖ１であり、かつ、信号Ｂが電位Ｖ３である場合のみ導通状態となる場合や、信号Ａが電位Ｖ２であり、かつ、信号Ｂが電位Ｖ４である場合のみ非導通状態となる場合には、一つのトランジスタでＮＡＮＤ回路やＮＯＲ回路等の機能を実現できる場合がある。また、信号Ｂは、しきい値電圧ＶｔｈＡを制御するための信号であってもよい。例えば、信号Ｂは、トランジスタを有する回路が動作している期間と、当該回路が動作していない期間と、で電位が異なる信号であっても良い。信号Ｂは、回路の動作モードに合わせて電位が異なる信号であってもよい。この場合、信号Ｂは信号Ａほど頻繁には電位が切り替わらない場合がある。
信号Ａと信号Ｂが共にアナログ信号である場合、信号Ｂは、信号Ａと同じ電位のアナログ信号、信号Ａの電位を定数倍したアナログ信号、または、信号Ａの電位を定数だけ加算もしくは減算したアナログ信号等であってもよい。この場合、トランジスタのオン電流が向上し、トランジスタを有する回路の動作速度を向上できる場合がある。信号Ｂは、信号Ａと異なるアナログ信号であってもよい。この場合、トランジスタの制御を信号Ａと信号Ｂによって別々に行うことができ、より高い機能を実現できる場合がある。
信号Ａがデジタル信号であり、信号Ｂがアナログ信号であってもよい。または信号Ａがアナログ信号であり、信号Ｂがデジタル信号であってもよい。
トランジスタの両方のゲート電極に固定電位を与える場合、トランジスタを、抵抗素子と同等の素子として機能させることができる場合がある。例えば、トランジスタがｎチャネル型である場合、固定電位Ｖａまたは固定電位Ｖｂを高く（低く）することで、トランジスタの実効抵抗を低く（高く）することができる場合がある。固定電位Ｖａ及び固定電位Ｖｂを共に高く（低く）することで、一つのゲートしか有さないトランジスタによって得られる実効抵抗よりも低い（高い）実効抵抗が得られる場合がある。
なお、トランジスタ１００Ａのその他の構成は、先に示すトランジスタ１００と同様であり、同様の効果を奏する。
＜１−５．半導体装置の作製方法２＞
ここで、図５に示すトランジスタ１００Ａの作製方法の一例について、図６乃至図８を用いて説明する。なお、図６乃至図８は、トランジスタ１００Ａの作製方法を説明するチャネル長（Ｌ）方向及びチャネル幅（Ｗ）方向の断面図である。以下に示す作製方法とすることで、トランジスタ１００Ａのチャネル長（Ｌ）を、０．２μｍ以上１．５μｍ未満、より好ましくは、０．５μｍ以上１．０μｍ以下とすることができる。
［酸化物半導体膜を形成する工程］
まず、基板１０２上に導電膜１０６を形成する。その後、基板１０２及び導電膜１０６上に絶縁膜１０４を成膜する。続いて、絶縁膜１０４上に酸化物半導体膜を成膜する。その後、当該酸化物半導体膜を島状に加工することで、酸化物半導体膜１０７を形成する（図６（Ａ）参照）。
本実施の形態では、導電膜１０６として、スパッタリング装置を用い、厚さ１０ｎｍのチタン膜と、厚さ１００ｎｍの銅膜との積層膜を形成する。また、絶縁膜１０４として、プラズマＣＶＤ装置を用い、厚さ４００ｎｍの窒化シリコン膜と、厚さ５０ｎｍの酸化窒化シリコン膜とを成膜する。また、酸化物半導体膜１０７として、スパッタリング装置を用い、スパッタリングターゲットとしてＩｎ−Ｇａ−Ｚｎ金属酸化物（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、膜厚３５ｎｍの酸化物半導体膜を成膜する。
［酸化物半導体膜上に絶縁膜を成膜する工程］
次に、絶縁膜１０４及び酸化物半導体膜１０７上に絶縁膜１１０＿０を成膜する（図６（Ｂ）参照）。
本実施の形態では絶縁膜１１０＿０として、プラズマＣＶＤ装置を用い、厚さ２０ｎｍの酸化窒化シリコン膜を成膜する。
［開口部の形成］
次に、絶縁膜１１０＿０上の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜１１０＿０及び絶縁膜１０４の一部をエッチングすることで、導電膜１０６に達する開口部１４３を形成する（図６（Ｃ）参照）。
開口部１４３としては、ドライエッチング装置及びウエットエッチング装置のいずれか一方または双方を用いることで形成できる。
［絶縁膜上に導電膜を成膜する工程］
次に、絶縁膜１１０＿０上に導電膜１１２＿０を成膜する。なお、本実施の形態においては、導電膜１１２＿０として、金属酸化膜１１２ａ＿０と、金属膜１１２ｂ＿０と、を成膜する（図６（Ｄ）参照）。
なお、金属酸化膜１１２ａ＿０の形成時に金属酸化膜１１２ａ＿０から絶縁膜１１０＿０中に酸素が添加される場合がある。図６（Ｄ）において、金属酸化膜１１２ａ＿０から絶縁膜１１０＿０中に添加される酸素を矢印で模式的に表している。
本実施の形態においては、金属酸化膜１１２ａ＿０として、スパッタリング法を用いて、膜厚が１０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物であるＩＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１（原子数比）を成膜する。また、金属膜１１２ｂ＿０として、スパッタリング法を用いて、膜厚が５０ｎｍの窒化チタン膜と、膜厚が１００ｎｍのチタン膜との積層膜を成膜する。
なお、導電膜１１２＿０と導電膜１０６とが、開口部１４３を介して電気的に接続される。
［導電膜上に第１の保護膜を成膜する工程］
次に、導電膜１１２＿０上に第１の保護膜１１３＿０を成膜する（図７（Ａ）参照）。
本実施の形態においては、第１の保護膜１１３＿０として、スパッタリング法を用いて膜厚が１００ｎｍのチタン膜を成膜する。
［第１の保護膜上に第２の保護膜を形成する工程］
次に、第１の保護膜１１３＿０上に第２の保護膜１４０を形成する（図７（Ｂ）参照）。
第２の保護膜１４０の形成方法としては、レジスト塗布工程と、リソグラフィ工程と、を用いて形成すればよい。なお、本実施の形態においては、第２の保護膜１４０のチャネル長（Ｌ）方向の長さを１．５μｍとして形成する。
［第２の保護膜を用いての加工］
次に、第１の保護膜１１３＿０、導電膜１１２＿０、及び絶縁膜１１０＿０を、第２の保護膜１４０を用いて加工する（図７（Ｃ）参照）。
図７（Ｃ）において、第２の保護膜１４０を用いて加工することで、第１の保護膜１１３＿０は島状の第１の保護膜１１３に、導電膜１１２＿０は島状の導電膜１１２＿１に、絶縁膜１１０＿０は島状の絶縁膜１１０＿１に、それぞれ加工される。なお、導電膜１１２＿１は、金属酸化膜１１２ａ＿１と、金属膜１１２ｂ＿１とを有する。
また、第１の保護膜１１３、導電膜１１２＿１、絶縁膜１１０＿１の側端部は、第２の保護膜１４０の側端部と概略同じ位置に形成される。すなわち、第１の保護膜１１３、導電膜１１２＿１、絶縁膜１１０＿１のチャネル長（Ｌ）方向の長さが、概略１．５μｍで形成される。
［第１の保護膜を用いての加工］
次に、第２の保護膜１４０を除去し、導電膜１１２＿１、及び絶縁膜１１０＿１を、第１の保護膜１１３を用いて加工する（図７（Ｄ）参照）。
図７（Ｄ）において、第１の保護膜１１３を用いて加工することで、導電膜１１２＿１は導電膜１１２に、絶縁膜１１０＿１は絶縁膜１１０に、それぞれ加工される。なお、導電膜１１２は、金属酸化膜１１２ａと、金属膜１１２ｂとを有する。また、金属酸化膜１１２ａ、金属膜１１２ｂ、及び絶縁膜１１０は、第１の保護膜１１３よりも小さい面積で加工される。特に、金属酸化膜１１２ａ、及び金属膜１１２ｂは、第１の保護膜１１３の面積の１５％以上５０％以下で形成されると好ましい。
［プラズマ処理を行う工程］
次に、第１の保護膜１１３上から酸化物半導体膜１０７に対してプラズマ処理を行う（図８（Ａ）参照）。
図８（Ａ）において、プラズマ処理の様子をプラズマ１４７として模式的に表している。なお、プラズマ処理を行うことで、酸化物半導体膜１０７中には、ソース領域１０８ｓ＿０、及びドレイン領域１０８ｄ＿０が形成される。ソース領域１０８ｓ＿０、及びドレイン領域１０８ｄ＿０は、酸化物半導体膜１０７の第１の保護膜１１３と重ならない領域に形成される。
［窒化物絶縁膜を成膜する工程］
次に、第１の保護膜１１３を除去し、絶縁膜１０４、酸化物半導体膜１０７、及び導電膜１１２上に、絶縁膜１１６を形成する（図８（Ｂ）参照）。
図８（Ｂ）において、絶縁膜１１６を形成することで、酸化物半導体膜１０７は、チャネル領域１０８ｉ、低抵抗領域１０８ａ、ソース領域１０８ｓ、及びドレイン領域１０８ｄを有する酸化物半導体膜１０８へと加工される。
なお、チャネル領域１０８ｉは、絶縁膜１１０と接する領域に形成され、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、絶縁膜１１６と接する領域に形成される。また、低抵抗領域１０８ａは、第１の保護膜１１３が重なり、且つ絶縁膜１１０が重ならない領域に形成される。
本実施の形態においては、絶縁膜１１６として、プラズマＣＶＤ装置を用い、厚さ１００ｎｍの窒化酸化シリコン膜を成膜する。
［酸化物絶縁膜を成膜する工程］
次に、絶縁膜１１６上に絶縁膜１１８を形成する（図８（Ｃ）参照）。
本実施の形態においては、絶縁膜１１８として、プラズマＣＶＤ装置を用い、厚さ３００ｎｍの酸化窒化シリコン膜を形成する。
［開口部の形成］
次に、絶縁膜１１８上の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜１１８及び絶縁膜１１６の一部をエッチングすることで、ソース領域１０８ｓに達する開口部１４１ａと、ドレイン領域１０８ｄに達する開口部１４１ｂと、を形成する。その後、開口部１４１ａ、１４１ｂを覆うように、ソース領域１０８ｓ、ドレイン領域１０８ｄ、及び絶縁膜１１８上に導電膜を形成し、当該導電膜を所望の形状に加工することで、導電膜１２０ａ、１２０ｂを形成する（図８（Ｄ）参照）。
本実施の形態においては、導電膜１２０ａ、１２０ｂとして、スパッタリング装置を用い、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍの銅膜との積層膜を形成する。
以上の工程により、図５に示すトランジスタ１００Ａを作製することができる。
＜１−６．半導体装置の構成例３＞
次に、図５（Ａ）（Ｂ）（Ｃ）に示す半導体装置と異なる構成について、図９乃至図１５を用いて説明する。
図９（Ａ）（Ｂ）に示すトランジスタ１００Ｂは、先に示すトランジスタ１００Ａと比較し、導電膜１１２、及び絶縁膜１１０の形状が異なる。具体的には、トランジスタ１００Ｂは、トランジスタのチャネル長（Ｌ）方向の断面において、導電膜１１２の下端部と、絶縁膜１１０の上端部との位置が異なる。導電膜１１２の下端部は、絶縁膜１１０の上端部よりも内側に形成される。
例えば、導電膜１１２と、絶縁膜１１０と、を異なるエッチャントで、それぞれ加工することで、トランジスタ１００Ｂの構造とすることができる。
図１０（Ａ）（Ｂ）に示すトランジスタ１００Ｃは、先に示すトランジスタ１００Ａと比較し、絶縁膜１１８上に平坦化膜として機能する絶縁膜１２２が設けられている点が異なる。それ以外の構成については、先に示すトランジスタ１００Ａと同様の構成であり、同様の効果を奏する。
絶縁膜１２２は、トランジスタ等に起因する凹凸等を平坦化させる機能を有する。絶縁膜１２２としては、絶縁性であればよく、無機材料または有機材料を用いて形成される。該無機材料としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜等が挙げられる。該有機材料としては、例えば、アクリル樹脂、またはポリイミド樹脂等の感光性の樹脂材料が挙げられる。
なお、図１０（Ａ）（Ｂ）においては、絶縁膜１２２が有する開口部の形状は、開口部１４１ａ、１４１ｂよりも大きい形状としたが、これに限定されず、例えば、開口部１４１ａ、１４１ｂと同じ形状、または開口部１４１ａ、１４１ｂよりも小さい形状としてもよい。
また、図１０（Ａ）（Ｂ）においては、絶縁膜１２２上に導電膜１２０ａ、１２０ｂを設ける構成について例示したがこれに限定されず、例えば、絶縁膜１１８上に導電膜１２０ａ、１２０ｂを設け、導電膜１２０ａ、１２０ｂ上に絶縁膜１２２を設ける構成としてもよい。
図１１（Ａ）（Ｂ）は、トランジスタ１００Ｄの断面図であり、図１２（Ａ）（Ｂ）は、トランジスタ１００Ｅの断面図であり、図１３（Ａ）（Ｂ）は、トランジスタ１００Ｆの断面図であり、図１４（Ａ）（Ｂ）は、トランジスタ１００Ｇの断面図であり、図１５（Ａ）（Ｂ）は、トランジスタ１００Ｈの断面図である。なお、トランジスタ１００Ｄ、トランジスタ１００Ｅ、トランジスタ１００Ｆ、トランジスタ１００Ｇ、及びトランジスタ１００Ｈの上面図としては、図５（Ａ）に示すトランジスタ１００Ａと同様であるため、ここでの説明は省略する。
トランジスタ１００Ｄ、トランジスタ１００Ｅ、トランジスタ１００Ｆ、トランジスタ１００Ｇ、及びトランジスタ１００Ｈは、先に示すトランジスタ１００Ａと酸化物半導体膜１０８の構造が異なる。それ以外の構成については、先に示すトランジスタ１００Ａと同様の構成であり、同様の効果を奏する。
図１１（Ａ）（Ｂ）に示すトランジスタ１００Ｄが有する酸化物半導体膜１０８は、絶縁膜１０４上の酸化物半導体膜１０８＿１と、酸化物半導体膜１０８＿１上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有する。また、チャネル領域１０８ｉ、低抵抗領域１０８ａ、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿１、酸化物半導体膜１０８＿２、及び酸化物半導体膜１０８＿３の３層の積層構造である。
図１２（Ａ）（Ｂ）に示すトランジスタ１００Ｅが有する酸化物半導体膜１０８は、絶縁膜１０４上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有する。また、チャネル領域１０８ｉ、低抵抗領域１０８ａ、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿２、及び酸化物半導体膜１０８＿３の２層の積層構造である。
図１３（Ａ）（Ｂ）に示すトランジスタ１００Ｆが有する酸化物半導体膜１０８は、絶縁膜１０４上の酸化物半導体膜１０８＿１と、酸化物半導体膜１０８＿１上の酸化物半導体膜１０８＿２と、を有する。また、チャネル領域１０８ｉ、低抵抗領域１０８ａ、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿１、及び酸化物半導体膜１０８＿２の２層の積層構造である。
図１４（Ａ）（Ｂ）に示すトランジスタ１００Ｇが有する酸化物半導体膜１０８は、絶縁膜１０４上の酸化物半導体膜１０８＿１と、酸化物半導体膜１０８＿１上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有する。また、チャネル領域１０８ｉは、酸化物半導体膜１０８＿１、酸化物半導体膜１０８＿２、及び酸化物半導体膜１０８＿３の３層の積層構造であり、低抵抗領域１０８ａ、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿１、及び酸化物半導体膜１０８＿２の２層の積層構造である。なお、トランジスタ１００Ｇのチャネル幅（Ｗ）方向の断面において、酸化物半導体膜１０８＿３が、酸化物半導体膜１０８＿１及び酸化物半導体膜１０８＿２の側面を覆う。
図１５（Ａ）（Ｂ）に示すトランジスタ１００Ｈが有する酸化物半導体膜１０８は、絶縁膜１０４上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有する。また、チャネル領域１０８ｉは、酸化物半導体膜１０８＿２、及び酸化物半導体膜１０８＿３の２層の積層構造であり、低抵抗領域１０８ａ、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿２の単層構造である。なお、トランジスタ１００Ｈのチャネル幅（Ｗ）方向の断面において、酸化物半導体膜１０８＿３が、酸化物半導体膜１０８＿２の側面を覆う。
チャネル領域１０８ｉのチャネル幅（Ｗ）方向の側面またはその近傍においては、加工におけるダメージにより欠陥（例えば、酸素欠損）が形成されやすい、あるいは不純物の付着により汚染されやすい。そのため、チャネル領域１０８ｉが実質的に真性であっても、電界などのストレスが印加されることによって、チャネル領域１０８ｉのチャネル幅（Ｗ）方向の側面またはその近傍が活性化され、低抵抗（ｎ型）領域となりやすい。また、チャネル領域１０８ｉのチャネル幅（Ｗ）方向の側面またはその近傍がｎ型領域の場合、当該ｎ型領域がキャリアのパスとなるため、寄生チャネルが形成される場合がある。
そこで、トランジスタ１００Ｇ、及びトランジスタ１００Ｈにおいては、チャネル領域１０８ｉを積層構造とし、チャネル領域１０８ｉのチャネル幅（Ｗ）方向の側面を、積層構造の一方の層で覆う構成とする。当該構成とすることで、チャネル領域１０８ｉの側面またはその近傍の欠陥を抑制する、あるいはチャネル領域１０８ｉの側面またはその近傍への不純物の付着を低減することが可能となる。
なお、トランジスタ１００Ｄ、トランジスタ１００Ｅ、トランジスタ１００Ｆ、トランジスタ１００Ｇ、及びトランジスタ１００Ｈに示す積層構造の酸化物半導体膜のバンド構造については、実施の形態２にて詳細を説明する。
なお、本実施の形態で示す構成は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、シリコン膜を有する半導体装置、及び当該半導体装置の作製方法の一例について、図１６乃至図２２を用いて説明する。なお、本実施の形態においては、シリコン膜として、ｎチャネル型の低温多結晶シリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ Ｓｉｌｉｃｏｎ）膜を用いる構成について例示する。
＜２−１．半導体装置の構成例１＞
図１６（Ａ）（Ｂ）（Ｃ）に、シリコン膜を有する半導体装置の一例を示す。ここでは半導体装置として、トランジスタを示す。なお、図１６（Ａ）（Ｂ）（Ｃ）に示すトランジスタは、スタガ型（トップゲート構造）である。
図１６（Ａ）は、トランジスタ２００の上面図であり、図１６（Ｂ）は図１６（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図１６（Ｃ）は図１６（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。なお、図１６（Ａ）では、明瞭化のため、絶縁膜などの構成要素を省略して図示している。なお、トランジスタの上面図においては、以降の図面においても図１６（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。また、一点鎖線Ｘ１−Ｘ２方向をチャネル長（Ｌ）方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅（Ｗ）方向と呼称する場合がある。
なお、本発明の一態様の半導体装置においては、トランジスタのチャネル長（Ｌ）は、好ましくは０．２μｍ以上１．５μｍ未満、より好ましくは、０．５μｍ以上１．０μｍ以下である。上述のチャネル長（Ｌ）としたトランジスタを表示装置に用いることで、表示装置の画素密度を高めることができる。
図１６（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２００は、基板２０２上の絶縁膜２０４と、絶縁膜２０４上の半導体膜２０８と、半導体膜２０８上の絶縁膜２１０と、半導体膜２０８と一部重なり、且つ絶縁膜２１０上の導電膜２１２と、を有する。また、絶縁膜２０４、半導体膜２０８、及び導電膜２１２上に絶縁膜２１６と、絶縁膜２１８とが、設けられる。
半導体膜２０８は、シリコン膜を有する。また、当該シリコン膜は、結晶構造を有する。例えば、シリコン膜を、様々な方法により結晶化させることができる。シリコン膜を結晶化させる方法としては、レーザー光を用いたレーザー結晶化法、金属の触媒元素を用いる結晶化法、熱処理による熱結晶化法が挙げられる。または、これらの結晶化法を組み合わせて結晶化させてもよい。
本実施の形態では、非晶質シリコン膜にレーザー光を照射して多結晶シリコン膜とし、当該多結晶シリコン膜を半導体膜２０８として用いる。
また、半導体膜２０８は、導電膜２１２と重なるチャネル領域２０８ｉと、絶縁膜２１６と接するソース領域２０８ｓと、絶縁膜２１６と接するドレイン領域２０８ｄと、を有する。さらに、半導体膜２０８は、チャネル領域２０８ｉとソース領域２０８ｓとの間、及びチャネル領域２０８ｉとドレイン領域２０８ｄとの間に低抵抗領域２０８ａを有する。
低抵抗領域２０８ａは、所謂ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能する。また、低抵抗領域２０８ａ、ソース領域２０８ｓ、及びドレイン領域２０８ｄには、半導体膜２０８にｎ型の導電型の導電性を付与する不純物元素、例えば、リン（Ｐ）、ヒ素（Ａｓ）等が添加されている。
また、図１６（Ｂ）に示すように、チャネル長（Ｌ）方向において、低抵抗領域２０８ａの幅は、チャネル領域２０８ｉのチャネル長よりも広い。または、低抵抗領域２０８ａの幅は、チャネル領域２０８ｉのチャネル長と同じでも良い。
上記構成とすることで、トランジスタのチャネル長（Ｌ）が短い場合、例えば、トランジスタのチャネル長（Ｌ）が１．５μｍ未満の場合、低抵抗領域２０８ａの幅がチャネル長と同じ、またはチャネル長よりも広いため、ドレイン領域２０８ｄに印加された電圧によって加速されるキャリアに起因する劣化（ホットキャリア劣化ともいう）を好適に抑制することができる。よって、信頼性の高い半導体装置を提供することができる。
また、本発明の一態様においては、低抵抗領域２０８ａ、ソース領域２０８ｓ、及びドレイン領域２０８ｄを、それぞれ自己整合的に形成することができる。低抵抗領域２０８ａ、ソース領域２０８ｓ、及びドレイン領域２０８ｄの形成方法については、後述する。
また、トランジスタ２００は、絶縁膜２１６、２１８に設けられた開口部２４１ａを介して、ソース領域２０８ｓに電気的に接続される導電膜２２０ａと、絶縁膜２１６、２１８に設けられた開口部２４１ｂを介して、ドレイン領域２０８ｄに電気的に接続される導電膜２２０ｂと、を有していてもよい。
なお、本明細書等において、絶縁膜２０４を第１の絶縁膜と、絶縁膜２１０を第２の絶縁膜と、絶縁膜２１６を第３の絶縁膜と、絶縁膜２１８を第４の絶縁膜と、それぞれ呼称する場合がある。また、絶縁膜２１０は、ゲート絶縁膜としての機能を有し、導電膜２１２は、ゲート電極としての機能を有し、導電膜２２０ａは、ソース電極としての機能を有し、導電膜２２０ｂは、ドレイン電極としての機能を有する。
また、本実施の形態においては、ｎチャネル型のトランジスタを例示しているが、これに限定されない。例えば、半導体膜２０８に添加するｎ型の導電型の導電性を付与する不純物元素を、ｐ型の導電型の導電性を付与する不純物元素とすることで、ｐチャネル型のトランジスタとしてもよい。なお、上記ｐ型の導電型の導電性を付与する不純物元素としては、例えば、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）等が挙げられる。また、図１６に示すトランジスタ２００のチャネル領域２０８ｉに、上記ｐ型の導電型の導電性を付与する不純物元素を微量に添加してもよい。
また、図１６に示すトランジスタ２００を表示装置の画素トランジスタ及び駆動トランジスタのいずれか一方または双方に用いることで、表示装置の解像度を１０００ｐｐｉ以上、好ましくは２０００ｐｐｉ以上、さらに好ましくは３０００ｐｐｉ以上とすることができる。
＜２−２．半導体装置の作製方法１＞
ここで、図１６に示すトランジスタ２００の作製方法の一例について、図１７乃至図２０を用いて説明する。なお、図１７乃至図２０は、図１６に示すｎチャネル型のトランジスタ２００と、ｎチャネル型のトランジスタ２００と同一基板上に設けられるｐチャネル型のトランジスタ２５０との作製方法を説明するチャネル長（Ｌ）方向の断面図である。
また、以下の説明において、トランジスタ２００と、トランジスタ２５０との構成要素を明確に区別しない場合においては、同一の符号を用いて説明する場合がある。
なお、以下に示す作製方法とすることで、トランジスタ２００及びトランジスタ２５０のチャネル長（Ｌ）を、０．２μｍ以上１．５μｍ未満、より好ましくは、０．５μｍ以上１．０μｍ以下とすることができる。例えば、リソグラフィ法に用いる露光装置が可能な最小の加工寸法が１．５μｍである場合、本実施の形態では、露光装置が可能な最小の加工寸法以下のチャネル長（Ｌ）とすることができる。
［絶縁膜及び半導体膜を形成する工程］
まず、基板２０２上に絶縁膜２０４を成膜する。続いて、絶縁膜２０４上に半導体膜２０８＿０を成膜する（図１７（Ａ）参照）。
基板２０２としては、ガラス基板を用いる。また、絶縁膜２０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ）法、印刷法、塗布法等を適宜用いて成膜することができる。本実施の形態においては、絶縁膜２０４として、プラズマＣＶＤ装置を用い、厚さ３００ｎｍの窒化シリコン膜と、厚さ５０ｎｍの酸化窒化シリコン膜とを成膜する。
半導体膜２０８＿０としては、スパッタリング法、ＣＶＤ法を用いて形成することができる。本実施の形態においては、半導体膜２０８＿０として、プラズマＣＶＤ装置を用い、厚さ５０ｎｍの非晶質シリコン膜を成膜する。
なお、上記非晶質シリコン膜の含有水素量が多い場合には、熱処理、代表的には４００℃以上５５０℃以下の温度で加熱して非晶質シリコン膜中から、水素を脱離させる処理（脱水素処理ともいう）を行ってもよい。例えば、非晶質シリコン膜の含有水素量が５原子％以下とすることで、結晶化工程での製造歩留まりを高めることができる。
また、絶縁膜２０４と、半導体膜２０８＿０とを、真空中で連続して成膜すると好ましい。このような成膜方法とすることで、絶縁膜２０４と、半導体膜２０８＿０との界面の汚染を抑制することができる。
［半導体膜を結晶化させる工程］
次に、半導体膜２０８＿０を結晶化させることで、結晶構造を有する半導体膜２０８＿１を形成する（図１７（Ｂ）参照）。
半導体膜２０８＿０の結晶化方法としては、図１７（Ｂ）に示すように、半導体膜２０８＿１の上方よりレーザー光２４６を照射することで半導体膜２０８＿０を結晶化させることができる。レーザー光２４６としては、例えば、１９３ｎｍ、２４８ｎｍ、３０８ｎｍ、または３５１ｎｍの波長を用いればよい。本実施の形態では、エキシマレーザー装置を用いて、半導体膜２０８＿０の結晶化を行う。
なお、図１７（Ｂ）においては、図示しないが、金属の触媒元素を用いる結晶化工程を行ってもよい。
［半導体膜を島状に加工する工程］
次に、半導体膜２０８＿１を加工し、島状の半導体膜２０８＿２を形成する（図１７（Ｃ）参照）。
半導体膜２０８＿１の加工方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いることができる。本実施の形態においては、ドライエッチング法を用いて、半導体膜２０８＿１を加工する。
［半導体膜上に絶縁膜及び導電膜を成膜する工程］
次に、絶縁膜２０４及び半導体膜２０８＿２上に絶縁膜２１０＿０、及び導電膜２１２＿０を成膜する（図１７（Ｄ）参照）。
絶縁膜２１０＿０としては、酸化シリコン膜または酸化窒化シリコン膜を、プラズマ化学気相堆積装置（ＰＥＣＶＤ装置、または単にプラズマＣＶＤ装置という）を用いて成膜することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
また、絶縁膜２１０＿０として、堆積性気体の流量に対する酸化性気体の流量を２０倍より大きく１００倍未満、または４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、または５０Ｐａ以下とするプラズマＣＶＤ装置を用いることで、欠陥量の少ない酸化窒化シリコン膜を成膜することができる。
また、絶縁膜２１０＿０として、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、絶縁膜２１０＿０として、緻密である酸化シリコン膜または酸化窒化シリコン膜を成膜することができる。
また、絶縁膜２１０＿０を、マイクロ波を用いたプラズマＣＶＤ装置を用いて成膜してもよい。マイクロ波とは３００ＭＨｚから３００ＧＨｚの周波数域を指す。マイクロ波は、電子温度が低く、電子エネルギーが小さい。また、供給された電力において、電子の加速に用いられる割合が少なく、より多くの分子の解離及び電離に用いられることが可能であり、密度の高いプラズマ（高密度プラズマ）を励起することができる。このため、被成膜面及び堆積物へのプラズマダメージが少なく、欠陥の少ない絶縁膜２１０＿０を成膜することができる。
本実施の形態では絶縁膜２１０＿０として、プラズマＣＶＤ装置を用い、厚さ２０ｎｍの酸化窒化シリコン膜を成膜する。
導電膜２１２＿０としては、スパッタリング装置またはＡＬＤ装置を用いて形成すればよい。本実施の形態では、導電膜２１２＿０として、スパッタリング装置を用いて、窒化タンタル膜と、タングステン膜との２層の積層膜を成膜する。なお、本実施の形態においては、導電膜２１２＿０を２層の積層膜を成膜する構成について例示したが、これに限定されない。例えば、導電膜２１２＿０を、単層膜、または３層以上の積層膜としてもよい。
［導電膜上に第１の保護膜を成膜する工程］
次に、導電膜２１２＿０上に第１の保護膜２１３＿０を成膜する（図１８（Ａ）参照）。
第１の保護膜２１３＿０の成膜方法としては、スパッタリング法、またはＡＬＤ法を用いて形成すればよい。本実施の形態においては、第１の保護膜２１３＿０として、スパッタリング法を用いて膜厚が１００ｎｍのチタン膜を成膜する。
［第１の保護膜上に第２の保護膜を形成する工程］
次に、第１の保護膜２１３＿０上に第２の保護膜２４０を形成する（図１８（Ｂ）参照）。
第２の保護膜２４０の形成方法としては、レジスト塗布工程と、リソグラフィ工程と、を用いて形成すればよい。なお、本実施の形態においては、第２の保護膜２４０のチャネル長（Ｌ）方向の長さを１．５μｍとして形成する。
［第２の保護膜を用いての加工］
次に、第１の保護膜２１３＿０、導電膜２１２＿０、及び絶縁膜２１０＿０を、第２の保護膜２４０を用いて加工する（図１８（Ｃ）参照）。
第１の保護膜２１３＿０、導電膜２１２＿０、及び絶縁膜２１０＿０の加工方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いることができる。本実施の形態においては、ドライエッチング法を用いて第１の保護膜２１３＿０、導電膜２１２＿０、及び絶縁膜２１０＿０の加工を行う。
図１８（Ｃ）において、第２の保護膜２４０を用いて加工することで、第１の保護膜２１３＿０は島状の第１の保護膜２１３に、導電膜２１２＿０は島状の導電膜２１２＿１に、絶縁膜２１０＿０は島状の絶縁膜２１０＿１に、それぞれ加工される。
また、第１の保護膜２１３、導電膜２１２＿１、及び絶縁膜２１０＿１の側端部は、第２の保護膜２４０の側端部と概略同じ位置に形成される。すなわち、第１の保護膜２１３、導電膜２１２＿１、及び絶縁膜２１０＿１のチャネル長（Ｌ）方向の長さが、概略１．５μｍで形成される。
また、第２の保護膜２４０を用いて加工する際に、第２の保護膜２４０が重ならない領域の半導体膜２０８の膜厚が薄くなる場合がある。また、第２の保護膜２４０を用いて加工する際に、エッチャントまたはエッチングガス（例えば、塩素など）が半導体膜２０８中に添加される、あるいは導電膜２１２＿１または絶縁膜２１０＿１の構成元素が半導体膜２０８中に添加される場合がある。
［第１の不純物元素添加処理］
次に、第２の保護膜２４０をマスクに、不純物元素２４７を半導体膜２０８に添加する（図１８（Ｄ）参照）。
不純物元素２４７としては、半導体膜２０８にｎ型の導電性を付与する不純物元素を用いる。
本実施の形態では、イオン注入法を用いて、半導体膜２０８に不純物元素２４７の注入を行う。当該イオン注入法において、Ｐ元素を用い、ドーズ量を１×１０１３ａｔｏｍｓ／ｃｍ２以上５×１０１４ａｔｏｍｓ／ｃｍ２以下、加速電圧を４０ｋＶ以上８０ｋＶ以下として行なう。なお、ここでは、不純物元素２４７としてＰ元素を用いるがこれに限定されず、例えば、Ａｓ、Ｓｂ、Ｓ、Ｔｅ、Ｓｅ等の元素を用いてもよい。
第１の不純物元素添加処理により、半導体膜２０８中には、自己整合的に不純物領域２０８ｓ＿０及び不純物領域２０８ｄ＿０が形成される。不純物領域２０８ｓ＿０及び不純物領域２０８ｄ＿０には１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２０ａｔｏｍｓ／ｃｍ３以下の濃度でｎ型の導電性を付与する不純物元素が添加される。
［第１の保護膜を用いての加工］
次に、第２の保護膜２４０を除去し、導電膜２１２＿１及び絶縁膜２１０＿１を、第１の保護膜２１３を用いて加工する（図１９（Ａ）参照）。
第２の保護膜２４０の除去方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いることができる。本実施の形態においては、ウエットエッチング法を用い第２の保護膜２４０を除去する。
導電膜２１２＿１及び絶縁膜２１０＿１の加工方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いることができる。
図１９（Ａ）において、第１の保護膜２１３を用いて加工することで、導電膜２１２＿１は導電膜２１２に、絶縁膜２１０＿１は絶縁膜２１０に、それぞれ加工される。なお、導電膜２１２及び絶縁膜２１０は、第１の保護膜２１３よりも小さい面積で、それぞれ加工される。特に、導電膜２１２は、第１の保護膜２１３の面積の１５％以上５０％以下で形成されると好ましい。
例えば、第２の保護膜２４０のチャネル長（Ｌ）方向の長さが、１．５μｍである場合、導電膜２１２のチャネル長（Ｌ）方向の長さを、０．２２５μｍから０．７５μｍの範囲とすることができる。なお、導電膜２１２のチャネル長（Ｌ）方向の長さを第２の保護膜２４０のチャネル長（Ｌ）方向の長さの１５％未満として加工した場合、基板面内での寸法ばらつきが大きくなるため、上述の範囲とするのが好適である。
［第２の不純物元素添加処理］
次に、第１の保護膜２１３をマスクに、不純物元素２４８を半導体膜２０８に添加する（図１９（Ｂ）参照）。
不純物元素２４８としては、半導体膜２０８にｎ型の導電性を付与する不純物元素を用いる。
本実施の形態では、イオン注入法を用いて２回に分けて不純物元素２４８の注入を行う。１回目のイオン注入法において、Ｐ元素を用いて、ドーズ量を１×１０１３ａｔｏｍｓ／ｃｍ２以上１×１０１５ａｔｏｍｓ／ｃｍ２以下、加速電圧を６０ｋＶ以上１２０ｋＶ以下として行なう。なお、１回目のイオン注入法では、第１の保護膜２１３を不純物元素が通過するように、第１の不純物元素添加処理よりも加速電圧を高くすると好適である。また、１回目のイオン注入法の際に、ＬＤＤ領域として機能する低抵抗領域２０８ａを形成するため、第１の不純物元素添加処理よりもＰ元素のドーズ量を下げると好適である。
また、２回目のイオン注入法において、Ｐ元素を用い、ドーズ量を１×１０１５ａｔｏｍｓ／ｃｍ２以上１×１０１７ａｔｏｍｓ／ｃｍ２以下、加速電圧を５０ｋＶ以上１００ｋＶ以下として行なえばよい。なお、本実施の形態においては、第２の不純物元素添加処理を２回に分けて行うが、これに限定されない。例えば、第２の不純物元素添加処理を１回で行う、または３回以上に分けて行ってもよい。
第２の不純物元素添加処理を行うことで、低抵抗領域２０８ａには、１×１０１８ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃｍ３以下の濃度でｎ型の導電性を付与する不純物元素が添加され、ソース領域２０８ｓ及びドレイン領域２０８ｄには、１×１０１９ａｔｏｍｓ／ｃｍ３以上５×１０２１ａｔｏｍｓ／ｃｍ３以下の濃度でｎ型の導電性を付与する不純物元素が添加される。
［第３の不純物元素添加処理］
次に、トランジスタ２００が形成される領域に保護膜２５２を形成し、続けて保護膜２５２をマスクに、不純物元素２４９を半導体膜２０８に添加する（図１９（Ｃ）参照）。
保護膜２５２としては、レジスト等を用いればよい。
不純物元素２４９としては、半導体膜２０８にｐ型の導電性を付与する不純物元素を用いる。
本実施の形態では、イオンドープ法を用いて、半導体膜２０８に不純物元素２４９の注入を行う。当該イオンドープ法では、ジボラン（Ｂ２Ｈ６）を用いて行なう。
第３の不純物元素添加処理を行うことで、第１の保護膜２１３がマスクとして機能し、トランジスタ２５０の半導体膜２０８中には、低抵抗領域２０８ａｐ、ソース領域２０８ｓｐ、及びドレイン領域２０８ｄｐが形成される。なお、低抵抗領域２０８ａｐと、ソース領域２０８ｓｐ及びドレイン領域２０８ｄｐとは、ｐ型の導電性を付与する不純物元素の濃度が異なる。低抵抗領域２０８ａｐは、第１の保護膜２１３があるため、ソース領域２０８ｓｐ及びドレイン領域２０８ｄｐよりも、不純物元素の濃度が低くなる。
なお、低抵抗領域２０８ａｐ、ソース領域２０８ｓｐ、及びドレイン領域２０８ｄｐとしては、それぞれ２×１０２０ａｔｏｍｓ／ｃｍ３以上２×１０２１ａｔｏｍｓ／ｃｍ３以下の濃度でｐ型の導電性を付与する不純物元素が添加される。上記濃度とすることで、半導体膜２０８中の不純物元素としては、ｎ型よりもｐ型の導電性を付与する不純物元素の方が優勢となる。すなわち、トランジスタ２５０においては、半導体膜２０８中にｎ型の導電性を付与する不純物元素が添加された後、ｐ型の導電性を付与する不純物元素が添加され、極性がｎ型からｐ型に反転する。
［保護膜を除去する工程］
次に、保護膜２５２及び第１の保護膜２１３を除去する（図１９（Ｄ）参照）。
保護膜２５２及び第１の保護膜２１３の除去方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いることができる。本実施の形態においては、ウエットエッチング法を用い保護膜２５２を除去し、その後、ドライエッチング法を用い第１の保護膜２１３を除去する。
なお、図１９（Ｄ）において、保護膜２５２及び第１の保護膜２１３を除去することで、トランジスタ２００には、低抵抗領域２０８ａ、ソース領域２０８ｓ、ドレイン領域２０８ｄ、及びチャネル領域２０８ｉを有する半導体膜２０８が形成される。また、トランジスタ２５０には、低抵抗領域２０８ａｐ、ソース領域２０８ｓｐ、ドレイン領域２０８ｄｐ、及びチャネル領域２０８ｉを有する半導体膜２０８ｐが形成される。
［絶縁膜を成膜する工程］
次に、絶縁膜２０４、半導体膜２０８、及び半導体膜２０８ｐ上に、絶縁膜２１６及び絶縁膜２１８を成膜する（図２０（Ａ）参照）。
絶縁膜２１６及び絶縁膜２１８は、保護膜としての機能を有する。
本実施の形態においては、絶縁膜２１６としては、プラズマＣＶＤ装置を用い、厚さ１００ｎｍの窒化シリコン膜を成膜する。また、絶縁膜２１８としては、プラズマＣＶＤ装置を用い、厚さ３００ｎｍの酸化窒化シリコン膜を成膜する。
なお、絶縁膜２１６の成膜後、または絶縁膜２１８の成膜後に熱処理を行うと好適である。当該熱処理によって、半導体膜２０８に添加された不純物元素を活性化させることができる。例えば、熱アニール法で活性化を行なう場合、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で、４００℃以上７００℃未満（好ましくは５００℃以上６００℃以下）で行なう。さらに、３％以上１００％以下の水素を含む雰囲気中で、３００℃以上４５０℃以下で１時間以上１２時間以下の熱処理を行い、半導体膜２０８を水素化する工程を行ってもよい。この水素化する工程は、熱的に励起された水素によりシリコン膜のダングリングボンドを終端する目的で行なわれる。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
［開口部の形成］
次に、絶縁膜２１８上の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜２１８及び絶縁膜２１６の一部をエッチングすることで、ソース領域２０８ｓに達する開口部２４１ａと、ドレイン領域２０８ｄに達する開口部２４１ｂと、ソース領域２０８ｓｐに達する開口部２４１ｃと、ドレイン領域２０８ｄｐに達する開口部２４１ｄと、を形成する（図２０（Ｂ）参照）。
絶縁膜２１８及び絶縁膜２１６をエッチングする方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態においては、ドライエッチング法を用い、絶縁膜２１８、及び絶縁膜２１６を加工する。
次に、開口部２４１ａ、２４１ｂ、２４１ｃ、２４１ｄを覆うように、絶縁膜２１８上に導電膜を形成し、当該導電膜を所望の形状に加工することで、導電膜２２０ａ、２２０ｂを形成する（図２０（Ｃ）参照）。
本実施の形態においては、導電膜２２０ａ、２２０ｂとして、スパッタリング装置を用い、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍの銅膜との積層膜を形成する。
なお、導電膜２２０ａ、２２０ｂとなる導電膜の加工方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態では、ウエットエッチング法にて銅膜をエッチングしたのち、ドライエッチング法にてタングステン膜をエッチングすることで導電膜を加工し、導電膜２２０ａ、２２０ｂを形成する。
以上の工程により、図１６に示すｎチャネル型のトランジスタ２００と、ｎチャネル型のトランジスタ２００と同一基板上に形成される、ｐチャネル型のトランジスタ２５０とを作製することができる。
なお、トランジスタ２００、２５０を構成する膜（絶縁膜、導電膜、半導体膜等）としては、上述の形成方法の他、スパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、ＡＬＤ法を用いて形成することができる。あるいは、塗布法や印刷法で形成することができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積（ＰＥＣＶＤ）法が代表的であるが、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、有機金属化学気相堆積（ＭＯＣＶＤ）法が挙げられる。
熱ＣＶＤ法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチャンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行う。このように、熱ＣＶＤ法は、プラズマを発生させない成膜方法であるため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
また、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム（ＴＤＭＡＨ、Ｈｆ［Ｎ（ＣＨ３）２］４）やテトラキス（エチルメチルアミド）ハフニウムなどのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。
また、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体を含む液体（トリメチルアルミニウム（ＴＭＡ、Ａｌ（ＣＨ３）３）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。他の材料としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
また、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
また、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスとを用いてタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
＜２−３．半導体装置の構成要素＞
次に、図１６（Ａ）（Ｂ）（Ｃ）に示す半導体装置の構成要素の詳細について説明する。
［基板］
基板２０２としては、様々な基板を用いることができ、特定のものに限定されることはない。基板の一例としては、半導体基板（例えば単結晶基板またはシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、または基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、またはソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、ポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、または紙類などがある。特に、半導体基板、単結晶基板、またはＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、または形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、または回路の高集積化を図ることができる。
また、基板２０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成してもよい。または、基板２０２とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板２０２より分離し、他の基板に転載するのに用いることができる。その際、トランジスタを耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構造の構成、または基板上にポリイミド等の有機樹脂膜が形成された構成等を用いることができる。
トランジスタが転載される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、またはゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、または薄型化を図ることができる。
［第１の絶縁膜］
絶縁膜２０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。また、絶縁膜２０４としては、例えば、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。絶縁膜２０４の厚さは、５０ｎｍ以上、または１００ｎｍ以上３０００ｎｍ以下、または２００ｎｍ以上１０００ｎｍ以下とすることができる。
絶縁膜２０４として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、または酸化ハフニウムなどを用いればよく、単層または積層で設けることができる。本実施の形態では、絶縁膜２０４として、窒化シリコン膜と、酸化窒化シリコン膜との積層構造を用いる。このように、絶縁膜２０４を積層構造としてもよい。
［半導体膜］
半導体膜２０８は、シリコン膜を有する。また、当該シリコン膜は、結晶構造を有する。半導体膜２０８としては、特に低温多結晶シリコン膜を用いると好適である。
［第２の絶縁膜］
絶縁膜２１０は、トランジスタ２００のゲート絶縁膜として機能する。絶縁膜２１０としては、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。絶縁膜２１０として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコンなどを用いればよい。
また、絶縁膜２１０の厚さは、５ｎｍ以上４００ｎｍ以下、または５ｎｍ以上３００ｎｍ以下、または１０ｎｍ以上２５０ｎｍ以下とすることができる。
また、絶縁膜２１０として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウムなどのｈｉｇｈ−ｋ材料を用いてもよい。当該ｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
また、絶縁膜２１０を、有機シランガスを用いたＣＶＤ法を用いて成膜してもよい。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などのシリコン含有化合物を用いることができる。有機シランガスを用いたＣＶＤ法を用いることで、被覆性の高い絶縁膜２１０を形成することができる。
［第３の絶縁膜］
絶縁膜２１６は、保護膜としての機能を有する。絶縁膜２１６としては、例えば、窒化物絶縁膜または酸化物絶縁膜が挙げられる。窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化フッ化シリコン、フッ化窒化シリコン等を用いればよい。また、酸化物絶縁膜としては、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化ハフニウム等を用いればよい。
［第４の絶縁膜］
絶縁膜２１８としては、窒化物絶縁膜または酸化物絶縁膜を用いることができる。また、絶縁膜２１８としては、絶縁膜２１６に列挙した材料を用いることができる。
また、絶縁膜２１８としては、外部からの水素、水等のバリア膜として機能する膜であることが好ましい。
絶縁膜２１８の厚さは、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎｍ以下とすることができる。
［導電膜］
導電膜２１２、２２０ａ、２２０ｂとしては、スパッタリング法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等を用いて形成することができる。また、導電膜２１２、２２０ａ、２２０ｂとしては、例えば、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、導電膜２１２、２２０ａ、２２０ｂは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、マンガンを含む銅膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、マンガンを含む銅膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造、マンガンを含む銅膜上に銅膜を積層し、さらにその上にマンガンを含む銅膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
特に、導電膜２１２、２２０ａ、２２０ｂとしては、銅を含む材料を用いると好適である。導電膜２１２、２２０ａ、２２０ｂに銅を含む材料を用いると、抵抗を低くすることができる。例えば、基板２０２として大面積の基板を用いた場合においても信号の遅延等を抑制することができる。
また、導電膜２１２、２２０ａ、２２０ｂは、インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを含むインジウム錫酸化物（Ｉｎ−Ｓｎ−Ｓｉ酸化物：ＩＴＳＯともいう）等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
また、導電膜２１２、２２０ａ、２２０ｂの厚さとしては、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎｍ以下とすることができる。
また、導電膜２１２、２２０ａ、２２０ｂを、成膜装置及び露光装置を用いずに、ナノインプリント装置を用いて形成してもよい。
［第１の保護膜］
第１の保護膜２１３は、所謂ハードマスクとしての機能を有する。第１の保護膜２１３としては、スパッタリング法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等を用いて形成することができる。また、第１の保護膜２１３としては、無機材料により形成されると好ましい。第１の保護膜２１３を無機材料により形成することで、絶縁膜２１０、及び導電膜２１２を好適に加工することができる。第１の保護膜２１３としては、例えば、上述した導電膜、及び第１の絶縁膜乃至第４の絶縁膜に記載の材料を用いればよい。好ましくは、第１の保護膜２１３としては、チタン膜、窒化チタン膜、タングステン膜、窒化タングステン膜、モリブデン膜、窒化モリブデン膜、銅膜、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、または窒化シリコン膜の中から選ばれるいずれか一つまたは複数を用いればよい。また、第１の保護膜２１３を上述した導電膜、及び第１の絶縁膜乃至第４の絶縁膜に記載の材料を積層して用いてもよい。
［第２の保護膜］
第２保護膜２４０としては、有機材料により形成されると好ましい。第２の保護膜２４０を有機材料により形成することで、所望の形状に加工しやすいため好適である。第２の保護膜２４０としては、例えば、感光性の有機樹脂等を用いればよい。代表的には、レジスト等が挙げられる。なお、当該レジストとしては、ポジ型及びネガ型の双方を用いることができる。
＜２−４．半導体装置の構成例２＞
次に、図１６（Ａ）（Ｂ）（Ｃ）に示す半導体装置と異なる構成について、図２１（Ａ）（Ｂ）（Ｃ）を用いて説明する。
図２１（Ａ）は、トランジスタ２００Ａの上面図であり、図２１（Ｂ）は図２１（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図２１（Ｃ）は図２１（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。
図２１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２００Ａは、基板２０２上の導電膜２０６と、導電膜２０６上の絶縁膜２０４と、絶縁膜２０４上の半導体膜２０８と、半導体膜２０８上の絶縁膜２１０と、半導体膜２０８と一部重なり、且つ絶縁膜２１０上の導電膜２１２と、を有する。また、絶縁膜２０４、半導体膜２０８、及び導電膜２１２上に絶縁膜２１６と、絶縁膜２１８とが、設けられる。
半導体膜２０８は、シリコン膜を有する。また、当該シリコン膜は、結晶構造を有する。例えば、非晶質シリコン膜にレーザー光を照射して多結晶シリコン膜とし、当該多結晶シリコン膜を半導体膜２０８として用いることができる。
また、半導体膜２０８は、導電膜２１２と重なるチャネル領域２０８ｉと、絶縁膜２１６と接するソース領域２０８ｓと、絶縁膜２１６と接するドレイン領域２０８ｄと、を有する。さらに、半導体膜２０８は、チャネル領域２０８ｉとソース領域２０８ｓとの間、及びチャネル領域２０８ｉとドレイン領域２０８ｄとの間に低抵抗領域２０８ａを有する。
低抵抗領域２０８ａは、ＬＤＤ領域として機能する。また、低抵抗領域２０８ａ、ソース領域２０８ｓ、及びドレイン領域２０８ｄには、半導体膜２０８にｎ型の導電型の導電性を付与する不純物元素、例えば、リン（Ｐ）、ヒ素（Ａｓ）等が添加されている。
また、図２１（Ｂ）に示すように、チャネル長（Ｌ）方向において、低抵抗領域２０８ａの幅は、チャネル領域２０８ｉのチャネル長よりも広い。または、低抵抗領域２０８ａの幅は、チャネル領域２０８ｉのチャネル長と同じでも良い。
上記構成とすることで、トランジスタのチャネル長（Ｌ）が短い場合、例えば、トランジスタのチャネル長（Ｌ）が１．５μｍ未満の場合、低抵抗領域２０８ａの幅がチャネル長と同じ、またはチャネル長よりも広いため、ドレイン領域２０８ｄに印加された電圧によって加速されるキャリアに起因する劣化（ホットキャリア劣化ともいう）を好適に抑制することができる。よって、信頼性の高い半導体装置を提供することができる。
また、本発明の一態様においては、低抵抗領域２０８ａ、ソース領域２０８ｓ、及びドレイン領域２０８ｄを、それぞれ自己整合的に形成することができる。
トランジスタ２００Ａは、先に示すトランジスタ２００の構成に加え、導電膜２０６と、開口部２４３と、を有する。
なお、開口部２４３は、絶縁膜２０４、２１０に設けられる。また、導電膜２０６は、開口部２４３を介して、導電膜２１２と、電気的に接続される。よって、導電膜２０６と導電膜２１２には、同じ電位が与えられる。なお、開口部２４３を設けずに、導電膜２０６と、導電膜２１２と、に異なる電位を与えてもよい。または、開口部２４３を設けずに、導電膜２０６を遮光膜として用いてもよい。例えば、導電膜２０６を遮光性の材料により形成することで、チャネル領域２０８ｉに照射される下方からの光を抑制することができる。
また、トランジスタ２００Ａの構成とする場合、導電膜２０６は、第１のゲート電極（ボトムゲート電極ともいう）としての機能を有し、導電膜２１２は、第２のゲート電極（トップゲート電極ともいう）としての機能を有する。また、絶縁膜２０４は、第１のゲート絶縁膜としての機能を有し、絶縁膜２１０は、第２のゲート絶縁膜としての機能を有する。
導電膜２０６としては、先に記載の導電膜２１２、２２０ａ、２２０ｂと同様の材料を用いることができる。特に導電膜２０６として、銅を含む材料により形成することで抵抗を低くすることができるため好適である。例えば、導電膜２０６を窒化チタン膜、窒化タンタル膜、またはタングステン膜上に銅膜を設ける積層構造とし、導電膜２２０ａ、２２０ｂを窒化チタン膜、窒化タンタル膜、またはタングステン膜上に銅膜を設ける積層構造とすると好適である。この場合、トランジスタ２００Ａを表示装置の画素トランジスタ及び駆動トランジスタのいずれか一方または双方に用いることで、導電膜２０６と導電膜２２０ａとの間に生じる寄生容量、及び導電膜２０６と導電膜２２０ｂとの間に生じる寄生容量を低くすることができる。したがって、導電膜２０６、導電膜２２０ａ、及び導電膜２２０ｂを、トランジスタ２００Ａの第１のゲート電極、ソース電極、及びドレイン電極として用いるのみならず、表示装置の電源供給用の配線、信号供給用の配線、または接続用の配線等に用いる事も可能となる。
このように、図２１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２００Ａは、先に説明したトランジスタ２００と異なり、半導体膜２０８の上下にゲート電極として機能する導電膜を有する構造である。トランジスタ２００Ａに示すように、本発明の一態様の半導体装置には、複数のゲート電極を設けてもよい。
また、図２１（Ｃ）に示すように、半導体膜２０８は、第１のゲート電極として機能する導電膜２０６と、第２のゲート電極として機能する導電膜２１２のそれぞれと対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。
また、導電膜２１２のチャネル幅方向の長さは、半導体膜２０８のチャネル幅方向の長さよりも長く、半導体膜２０８のチャネル幅方向全体は、絶縁膜２１０を介して導電膜２１２に覆われている。また、導電膜２１２と導電膜２０６とは、絶縁膜２０４、及び絶縁膜２１０に設けられる開口部２４３において接続されるため、半導体膜２０８のチャネル幅方向の側面の一方は、絶縁膜２１０を介して導電膜２１２と対向している。
別言すると、トランジスタ２００Ａのチャネル幅方向において、導電膜２０６及び導電膜２１２は、絶縁膜２０４、及び絶縁膜２１０に設けられる開口部２４３において接続すると共に、絶縁膜２０４、及び絶縁膜２１０を介して半導体膜２０８を取り囲む構成である。
このような構成を有することで、トランジスタ２００Ａに含まれる半導体膜２０８を、第１のゲート電極として機能する導電膜２０６及び第２のゲート電極として機能する導電膜２１２の電界によって電気的に取り囲むことができる。トランジスタ２００Ａのように、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される半導体膜を電気的に取り囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ２００Ａは、Ｓ−ｃｈａｎｎｅｌ構造を有するため、導電膜２０６または導電膜２１２によってチャネルを誘起させるための電界を効果的に半導体膜２０８に印加することができるため、トランジスタ２００Ａの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ２００Ａを微細化することが可能となる。また、トランジスタ２００Ａは、半導体膜２０８が導電膜２０６、及び導電膜２１２によって取り囲まれた構造を有するため、トランジスタ２００Ａの機械的強度を高めることができる。
なお、トランジスタ２００Ａのチャネル幅方向において、半導体膜２０８の開口部２４３が形成されていない側に、開口部２４３と異なる開口部を形成してもよい。
また、トランジスタ２００Ａに示すように、トランジスタが、半導体膜を間に挟んで存在する一対のゲート電極を有している場合、一方のゲート電極には信号Ａが、他方のゲート電極には固定電位Ｖｂが与えられてもよい。また、一方のゲート電極には信号Ａが、他方のゲート電極には信号Ｂが与えられてもよい。また、一方のゲート電極には固定電位Ｖａが、他方のゲート電極には固定電位Ｖｂが与えられてもよい。
信号Ａは、例えば、導通状態または非導通状態を制御するための信号である。信号Ａは、電位Ｖ１、または電位Ｖ２（Ｖ１＞Ｖ２とする）の２種類の電位をとるデジタル信号であってもよい。例えば、電位Ｖ１を高電源電位とし、電位Ｖ２を低電源電位とすることができる。信号Ａは、アナログ信号であってもよい。
固定電位Ｖｂは、例えば、トランジスタのしきい値電圧ＶｔｈＡを制御するための電位である。固定電位Ｖｂは、電位Ｖ１、または電位Ｖ２であってもよい。この場合、固定電位Ｖｂを生成するための電位発生回路を、別途設ける必要がなく好ましい。固定電位Ｖｂは、電位Ｖ１、または電位Ｖ２と異なる電位であってもよい。固定電位Ｖｂを低くすることで、しきい値電圧ＶｔｈＡを高くできる場合がある。その結果、ゲートーソース間電圧Ｖｇｓが０Ｖのときのドレイン電流を低減し、トランジスタを有する回路のリーク電流を低減できる場合がある。例えば、固定電位Ｖｂを低電源電位よりも低くしてもよい。一方で、固定電位Ｖｂを高くすることで、しきい値電圧ＶｔｈＡを低くできる場合がある。その結果、ゲート−ソース間電圧Ｖｇｓが高電源電位のときのドレイン電流を向上させ、トランジスタを有する回路の動作速度を向上できる場合がある。例えば、固定電位Ｖｂを低電源電位よりも高くしてもよい。
信号Ｂは、例えば、導通状態または非導通状態を制御するための信号である。信号Ｂは、電位Ｖ３、または電位Ｖ４（Ｖ３＞Ｖ４とする）の２種類の電位をとるデジタル信号であってもよい。例えば、電位Ｖ３を高電源電位とし、電位Ｖ４を低電源電位とすることができる。信号Ｂは、アナログ信号であってもよい。
信号Ａと信号Ｂが共にデジタル信号である場合、信号Ｂは、信号Ａと同じデジタル値を持つ信号であってもよい。この場合、トランジスタのオン電流を向上し、トランジスタを有する回路の動作速度を向上できる場合がある。このとき、信号Ａにおける電位Ｖ１及び電位Ｖ２は、信号Ｂにおける電位Ｖ３及び電位Ｖ４と、異なっていても良い。例えば、信号Ｂが入力されるゲートに対応するゲート絶縁膜が、信号Ａが入力されるゲートに対応するゲート絶縁膜よりも厚い場合、信号Ｂの電位振幅（Ｖ３−Ｖ４）を、信号Ａの電位振幅（Ｖ１−Ｖ２）より大きくしても良い。そうすることで、トランジスタの導通状態または非導通状態に対して、信号Ａが与える影響と、信号Ｂが与える影響と、を同程度とすることができる場合がある。
信号Ａと信号Ｂが共にデジタル信号である場合、信号Ｂは、信号Ａと異なるデジタル値を持つ信号であってもよい。この場合、トランジスタの制御を信号Ａと信号Ｂによって別々に行うことができ、より高い機能を実現できる場合がある。例えば、トランジスタがｎチャネル型である場合、信号Ａが電位Ｖ１であり、かつ、信号Ｂが電位Ｖ３である場合のみ導通状態となる場合や、信号Ａが電位Ｖ２であり、かつ、信号Ｂが電位Ｖ４である場合のみ非導通状態となる場合には、一つのトランジスタでＮＡＮＤ回路やＮＯＲ回路等の機能を実現できる場合がある。また、信号Ｂは、しきい値電圧ＶｔｈＡを制御するための信号であってもよい。例えば、信号Ｂは、トランジスタを有する回路が動作している期間と、当該回路が動作していない期間と、で電位が異なる信号であっても良い。信号Ｂは、回路の動作モードに合わせて電位が異なる信号であってもよい。この場合、信号Ｂは信号Ａほど頻繁には電位が切り替わらない場合がある。
信号Ａと信号Ｂが共にアナログ信号である場合、信号Ｂは、信号Ａと同じ電位のアナログ信号、信号Ａの電位を定数倍したアナログ信号、または、信号Ａの電位を定数だけ加算もしくは減算したアナログ信号等であってもよい。この場合、トランジスタのオン電流が向上し、トランジスタを有する回路の動作速度を向上できる場合がある。信号Ｂは、信号Ａと異なるアナログ信号であってもよい。この場合、トランジスタの制御を信号Ａと信号Ｂによって別々に行うことができ、より高い機能を実現できる場合がある。
信号Ａがデジタル信号であり、信号Ｂがアナログ信号であってもよい。または信号Ａがアナログ信号であり、信号Ｂがデジタル信号であってもよい。
トランジスタの両方のゲート電極に固定電位を与える場合、トランジスタを、抵抗素子と同等の素子として機能させることができる場合がある。例えば、トランジスタがｎチャネル型である場合、固定電位Ｖａまたは固定電位Ｖｂを高く（低く）することで、トランジスタの実効抵抗を低く（高く）することができる場合がある。固定電位Ｖａ及び固定電位Ｖｂを共に高く（低く）することで、一つのゲートしか有さないトランジスタによって得られる実効抵抗よりも低い（高い）実効抵抗が得られる場合がある。
なお、トランジスタ２００Ａのその他の構成は、先に示すトランジスタ２００と同様であり、同様の効果を奏する。
＜２−５．半導体装置の構成例３＞
次に、図１６（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２００、及び図２１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２００Ａの変形例について、図２２（Ａ）（Ｂ）を用いて説明する。
図２２（Ａ）はトランジスタ２００のチャネル長（Ｌ）方向の変形例の断面図であり、図２２（Ｂ）はトランジスタ２００Ａのチャネル長（Ｌ）方向の変形例の断面図である。なお、図２２（Ａ）に示すトランジスタの上面図、及びチャネル幅（Ｗ）方向の断面図としては、それぞれ図１６（Ａ）に示す上面図、及び図１６（Ｃ）に示す断面図と同様であるため、ここでの説明は省略する。また、図２２（Ｂ）に示すトランジスタの上面図、及びチャネル幅（Ｗ）方向の断面図としては、それぞれ図２１（Ａ）に示す上面図、及び図２１（Ｃ）に示す断面図と同様であるため、ここでの説明は省略する。
図２２（Ａ）（Ｂ）に示すトランジスタは、先に説明したトランジスタ２００、及びトランジスタ２００Ａと比較し、半導体膜２０８が有する低抵抗領域２０８ａのチャネル長（Ｌ）方向の長さが異なる。具体的には、図２２（Ａ）（Ｂ）に示すトランジスタにおいては、低抵抗領域２０８ａは、導電膜２１２の下方にも形成される。別言すると、低抵抗領域２０８ａの一部は、ゲート電極として機能する導電膜２１２と重なる。
上記構成とすることで、導電膜２１２と重なる低抵抗領域２０８ａは、所謂オーバーラップ領域（Ｌｏｖ領域ともいう）として機能する。なお、Ｌｏｖ領域とは、ゲート電極として機能する導電膜２１２と重なり、且つチャネル領域２０８ｉよりも抵抗が低い領域である。Ｌｏｖ領域を有する構造とすることで、チャネル領域２０８ｉと、ソース領域２０８ｓ及びドレイン領域２０８ｄとの間に高抵抗領域が形成されないため、トランジスタのオン電流を高めることができる。
図２２（Ａ）（Ｂ）に示す、低抵抗領域２０８ａの形成方法としては、例えば、不純物元素を添加したのちに、熱処理を行うことで、チャネル領域２０８ｉに横方向に上記不純物元素を拡散させることで形成することができる。
なお、本実施の形態で示す構成は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態においては、本発明の一態様に用いることのできる、酸化物半導体の組成、及び酸化物半導体の構造等について、図２３乃至図３０を参照して説明する。
＜３−１．酸化物半導体の組成＞
まず、酸化物半導体の組成について説明する。
酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここで、酸化物半導体が、インジウム、元素Ｍ及び亜鉛を有する場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない。
まず、図２３（Ａ）、図２３（Ｂ）、および図２３（Ｃ）を用いて、本発明に係る酸化物半導体が有するインジウム、元素Ｍ及び亜鉛の原子数比の好ましい範囲について説明する。なお、図２３には、酸素の原子数比については記載しない。また、酸化物半導体が有するインジウム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
図２３（Ａ）、図２３（Ｂ）、および図２３（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（−１≦α≦１）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：５の原子数比となるラインを表す。
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比（β≧０）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比となるラインを表す。
また、図２３に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比またはその近傍値の酸化物半導体は、スピネル型の結晶構造をとりやすい。
図２３（Ａ）および図２３（Ｂ）では、本発明の一態様の酸化物半導体が有する、インジウム、元素Ｍ、及び亜鉛の原子数比の好ましい範囲の一例について示している。
一例として、図２４に、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１である、ＩｎＭＺｎＯ４の結晶構造を示す。また、図２４は、ｂ軸に平行な方向から観察した場合のＩｎＭＺｎＯ４の結晶構造である。なお、図２４に示すＭ、Ｚｎ、酸素を有する層（以下、（Ｍ，Ｚｎ）層）における金属元素は、元素Ｍまたは亜鉛を表している。この場合、元素Ｍと亜鉛の割合が等しいものとする。元素Ｍと亜鉛とは、置換が可能であり、配列は不規則である。
ＩｎＭＺｎＯ４は、層状の結晶構造（層状構造ともいう）をとり、図２４に示すように、インジウム、および酸素を有する層（以下、Ｉｎ層）が１に対し、元素Ｍ、亜鉛、および酸素を有する（Ｍ，Ｚｎ）層が２となる。
また、インジウムと元素Ｍは、互いに置換可能である。そのため、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換し、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。その場合、Ｉｎ層が１に対し、（Ｉｎ，Ｍ，Ｚｎ）層が２である層状構造をとる。
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：２となる原子数比の酸化物半導体は、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が３である層状構造をとる。つまり、［Ｉｎ］および［Ｍ］に対し［Ｚｎ］が大きくなると、酸化物半導体が結晶化した場合、Ｉｎ層に対する（Ｍ，Ｚｎ）層の割合が増加する。
ただし、酸化物半導体中において、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層の層数が非整数である場合、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層の層数が整数である層状構造を複数種有する場合がある。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１．５である場合、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が２である層状構造と、（Ｍ，Ｚｎ）層が３である層状構造とが混在する層状構造となる場合がある。
例えば、酸化物半導体をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。特に、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。
また、酸化物半導体中に複数の相が共存する場合がある（二相共存、三相共存など）。例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の近傍値である場合、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：０：０の近傍値である場合、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。酸化物半導体中に複数の相が共存する場合、異なる結晶構造の間において、結晶粒界（グレインバウンダリーともいう）が形成される場合がある。
また、インジウムの含有率を高くすることで、酸化物半導体のキャリア移動度（電子移動度）を高くすることができる。これは、インジウム、元素Ｍ及び亜鉛を有する酸化物半導体では、主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を高くすることにより、ｓ軌道が重なる領域がより大きくなるため、インジウムの含有率が高い酸化物半導体はインジウムの含有率が低い酸化物半導体と比較してキャリア移動度が高くなるためである。
一方、酸化物半導体中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、およびその近傍値である場合（例えば図２３（Ｃ）に示す領域Ｃ）は、絶縁性が高くなる。
従って、本発明の一態様の酸化物半導体は、キャリア移動度が高く、かつ、結晶粒界が少ない層状構造となりやすい、図２３（Ａ）の領域Ａで示される原子数比を有することが好ましい。
また、図２３（Ｂ）に示す領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値を示している。近傍値には、例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。領域Ｂで示される原子数比を有する酸化物半導体は、特に、結晶性が高く、キャリア移動度も高い優れた酸化物半導体である。
なお、酸化物半導体が、層状構造を形成する条件は、原子数比によって一義的に定まらない。原子数比により、層状構造を形成するための難易の差はある。一方、同じ原子数比であっても、形成条件により、層状構造になる場合も層状構造にならない場合もある。従って、図示する領域は、酸化物半導体が層状構造を有する原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない。
＜３−２．酸化物半導体をトランジスタに用いる構成＞
続いて、酸化物半導体をトランジスタに用いる構成について説明する。
なお、酸化物半導体をトランジスタに用いることで、結晶粒界におけるキャリア散乱等を減少させることができるため、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、トランジスタのチャネル領域には、キャリア密度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体は、キャリア密度が８×１０１１ｃｍ−３未満、好ましくは１×１０１１ｃｍ−３未満、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上とすればよい。
なお、高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体において、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
また、酸化物半導体膜は、エネルギーギャップが２ｅＶ以上、または２．５ｅＶ以上、または３ｅＶ以上であると好ましい。
また、酸化物半導体膜の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上６０ｎｍ以下である。
また、酸化物半導体膜がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：０．５、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：７等が好ましい。
なお、成膜される酸化物半導体膜の金属元素の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％程度変動することがある。例えば、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される酸化物半導体膜の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。また、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝５：１：７を用いる場合、成膜される酸化物半導体膜の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６近傍となる場合がある。
＜３−３．酸化物半導体の積層構造＞
次に、酸化物半導体の積層構造について説明する。
ここでは、酸化物半導体の積層構造として、酸化物半導体を２層構造または３層構造とした場合について説明する。酸化物半導体Ｓ１、酸化物半導体Ｓ２、及び酸化物半導体Ｓ３の積層構造に接する絶縁体のバンド図と、酸化物半導体Ｓ２及び酸化物半導体Ｓ３の積層構造に接する絶縁体のバンド図と、について、図２５を用いて説明する。
図２５（Ａ）は、絶縁体Ｉ１、酸化物半導体Ｓ１、酸化物半導体Ｓ２、酸化物半導体Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。また、図２５（Ｂ）は、絶縁体Ｉ１、酸化物半導体Ｓ２、酸化物半導体Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。なお、バンド図は、理解を容易にするため絶縁体Ｉ１、酸化物半導体Ｓ１、酸化物半導体Ｓ２、酸化物半導体Ｓ３、及び絶縁体Ｉ２の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
酸化物半導体Ｓ１、酸化物半導体Ｓ３は、酸化物半導体Ｓ２よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体Ｓ２の伝導帯下端のエネルギー準位と、酸化物半導体Ｓ１、酸化物半導体Ｓ３の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。すなわち、酸化物半導体Ｓ１、酸化物半導体Ｓ３の電子親和力よりも、酸化物半導体Ｓ２の電子親和力が大きく、酸化物半導体Ｓ１、酸化物半導体Ｓ３の電子親和力と、酸化物半導体Ｓ２の電子親和力との差は、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。
図２５（Ａ）、及び図２５（Ｂ）に示すように、酸化物半導体Ｓ１、酸化物半導体Ｓ２、酸化物半導体Ｓ３において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド図を有するためには、酸化物半導体Ｓ１と酸化物半導体Ｓ２との界面、または酸化物半導体Ｓ２と酸化物半導体Ｓ３との界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物半導体Ｓ１と酸化物半導体Ｓ２、酸化物半導体Ｓ２と酸化物半導体Ｓ３が、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物半導体Ｓ２がＩｎ−Ｇａ−Ｚｎ酸化物半導体の場合、酸化物半導体Ｓ１、酸化物半導体Ｓ３として、Ｉｎ−Ｇａ−Ｚｎ酸化物半導体、Ｇａ−Ｚｎ酸化物半導体、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物半導体Ｓ２となる。酸化物半導体Ｓ１と酸化物半導体Ｓ２との界面、及び酸化物半導体Ｓ２と酸化物半導体Ｓ３との界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
トラップ準位に電子が捕獲されることで、捕獲された電子は固定電荷のように振る舞うため、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。酸化物半導体Ｓ１、酸化物半導体Ｓ３を設けることにより、トラップ準位を酸化物半導体Ｓ２より遠ざけることができる。当該構成とすることで、トランジスタのしきい値電圧がプラス方向にシフトすることを防止することができる。
酸化物半導体Ｓ１、酸化物半導体Ｓ３は、酸化物半導体Ｓ２と比較して、導電率が十分に低い材料を用いる。このとき、酸化物半導体Ｓ２、酸化物半導体Ｓ２と酸化物半導体Ｓ１との界面、及び酸化物半導体Ｓ２と酸化物半導体Ｓ３との界面が、主にチャネル領域として機能する。例えば、酸化物半導体Ｓ１、酸化物半導体Ｓ３には、図２３（Ｃ）において、絶縁性が高くなる領域Ｃで示す原子数比の酸化物半導体を用いればよい。なお、図２３（Ｃ）に示す領域Ｃは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、およびその近傍値である原子数比を示している。
特に、酸化物半導体Ｓ２に領域Ａで示される原子数比の酸化物半導体を用いる場合、酸化物半導体Ｓ１及び酸化物半導体Ｓ３には、［Ｍ］／［Ｉｎ］が１以上、好ましくは２以上である酸化物半導体を用いることが好ましい。また、酸化物半導体Ｓ３として、十分に高い絶縁性を得ることができる［Ｍ］／（［Ｚｎ］＋［Ｉｎ］）が１以上である酸化物半導体を用いることが好適である。
＜３−４．酸化物半導体の構造＞
次に、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）及び非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体及びｎｃ−ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
すなわち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体に近い。
［ＣＡＡＣ−ＯＳ］
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図２６（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図２６（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図２６（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸及びｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図２６（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２６（Ｅ）に示す。図２６（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸及びｂ軸は配向性を有さないことがわかる。なお、図２６（Ｅ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面及び（１００）面などに起因すると考えられる。また、図２６（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
図２７（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。
図２７（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
また、図２７（Ｂ）及び図２７（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図２７（Ｄ）及び図２７（Ｅ）は、それぞれ図２７（Ｂ）及び図２７（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図２７（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。
図２７（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
図２７（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間を点線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形及び／または七角形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもできる。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
［ｎｃ−ＯＳ］
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図２８（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図２８（Ｂ）に示す。図２８（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図２８（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。
図２８（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
［ａ−ｌｉｋｅ ＯＳ］
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
図２９に、ａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図２９（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図２９（Ｂ）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図２９（Ａ）及び図２９（Ｂ）より、ａ−ｌｉｋｅ ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と推測される。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳ及びｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
試料として、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図３０は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図３０より、ａ−ｌｉｋｅ ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図３０より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図３０より、電子の累積照射量によらず、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度及び１．８ｎｍ程度であることがわかる。なお、電子線照射及びＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域の直径を２３０ｎｍとした。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度及びＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度及びＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満である。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
以上、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜、組み合わせて用いることができる。
（実施の形態４）
本実施の形態においては、先の実施の形態で例示したトランジスタを有する表示装置の一例について、図３１乃至図４１を用いて以下説明を行う。
図３１は、表示装置の一例を示す上面図である。図３１に示す表示装置７００は、第１の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドライバ回路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を囲むように配置されるシール材７１２と、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、第１の基板７０１と第２の基板７０５は、シール材７１２によって封止されている。すなわち、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６は、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお、図３１には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設けられる。
また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている領域とは異なる領域に、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６と、それぞれ電気的に接続されるＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が設けられる。また、ＦＰＣ端子部７０８には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６に各種信号等が供給される。また、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８には、信号線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信号等は、信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８に与えられる。
また、表示装置７００にゲートドライバ回路部７０６を複数設けてもよい。また、表示装置７００としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成しても良い、またはソースドライバ回路部７０４のみを第１の基板７０１に形成しても良い。この場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に形成する構成としても良い。なお、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法などを用いることができる。
また、表示装置７００が有する画素部７０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６は、複数のトランジスタを有しており、本発明の一態様の半導体装置であるトランジスタを適用することができる。
また、表示装置７００は、様々な素子を有することが出来る。該素子の一例としては、例えば、エレクトロルミネッセンス（ＥＬ）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子、ＬＥＤなど）、発光トランジスタ素子（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクトロウェッティング素子、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）ディスプレイ（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、デジタル・マイクロ・シャッター（ＤＭＳ）素子、インターフェロメトリック・モジュレーション（ＩＭＯＤ）素子など）、圧電セラミックディスプレイなどが挙げられる。
また、ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク素子又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素よって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色発光（Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルタともいう。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
また、カラー化方式としては、上述の白色発光からの発光の一部をカラーフィルタを通すことで赤色、緑色、青色に変換する方式（カラーフィルタ方式）の他、赤色、緑色、青色の発光をそれぞれ用いる方式（３色方式）、または青色発光からの発光の一部を赤色や緑色に変換する方式（色変換方式、量子ドット方式）を適用してもよい。
本実施の形態においては、表示素子として液晶素子及びＥＬ素子を用いる構成について、図３２及び図３３を用いて説明する。なお、図３２は、図３１に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子として液晶素子を用いた構成である。また、図３３は、図３１に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子としてＥＬ素子を用いた構成である。
まず、図３２及び図３３に示す共通部分について最初に説明し、次に異なる部分について以下説明する。
＜４−１．表示装置の共通部分に関する説明＞
図３２及び図３３に示す表示装置７００は、引き回し配線部７１１と、画素部７０２と、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配線部７１１は、信号線７１０を有する。また、画素部７０２は、トランジスタ７５０及び容量素子７９０を有する。また、ソースドライバ回路部７０４は、トランジスタ７５２を有する。
トランジスタ７５０及びトランジスタ７５２は、先に示すトランジスタ１００と同様の構成である。なお、トランジスタ７５０及びトランジスタ７５２の構成については、先の実施の形態に示す、その他のトランジスタを用いてもよい。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ電流を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
容量素子７９０は、トランジスタ７５０が有する酸化物半導体膜と、同一の酸化物半導体膜を加工する工程を経て形成される下部電極と、トランジスタ７５０が有するソース電極及びドレイン電極として機能する導電膜と、同一の導電膜を加工する工程を経て形成される上部電極と、を有する。また、下部電極と上部電極との間には、トランジスタ７５０が有する第３の絶縁膜及び第４の絶縁膜と、同一の絶縁膜を形成する工程を経て形成される絶縁膜が設けられる。すなわち、容量素子７９０は、一対の電極間に誘電体として機能する絶縁膜が挟持された積層型の構造である。
また、図３２及び図３３において、トランジスタ７５０、トランジスタ７５２、及び容量素子７９０上に平坦化絶縁膜７７０が設けられている。
平坦化絶縁膜７７０としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜７７０を形成してもよい。また、平坦化絶縁膜７７０を設けない構成としてもよい。
また、図３２及び図３３においては、画素部７０２が有するトランジスタ７５０と、ソースドライバ回路部７０４が有するトランジスタ７５２と、を同じ構造のトランジスタを用いる構成について例示したが、これに限定されない。例えば、画素部７０２と、ソースドライバ回路部７０４とは、異なるトランジスタを用いてもよい。
なお、画素部７０２と、ソースドライバ回路部７０４とに、異なるトランジスタを用いる場合においては、実施の形態１に示すスタガ型のトランジスタと、逆スタガ型のトランジスタとを組み合わせて用いてもよい。具体的には、画素部７０２にスタガ型のトランジスタを用い、ソースドライバ回路部７０４に逆スタガ型のトランジスタを用いる構成、あるいは画素部７０２に逆スタガ型のトランジスタを用い、ソースドライバ回路部７０４にスタガ型のトランジスタを用いる構成などが挙げられる。なお、上記のソースドライバ回路部７０４を、ゲートドライバ回路部と読み替えてもよい。
ここで、画素部７０２またはソースドライバ回路部７０４に用いることのできる、逆スタガ型のトランジスタを、図３７乃至図４１に示す。
図３７（Ａ）は、トランジスタ３００Ａの上面図であり、図３７（Ｂ）は、図３７（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図３７（Ｃ）は、図３７（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。なお、図３７（Ａ）において、煩雑になることを避けるため、トランジスタ３００Ａの構成要素の一部（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。また、一点鎖線Ｘ１−Ｘ２方向をチャネル長方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図３７（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
トランジスタ３００Ａは、基板３０２上のゲート電極として機能する導電膜３０４と、基板３０２及び導電膜３０４上の絶縁膜３０６と、絶縁膜３０６上の絶縁膜３０７と、絶縁膜３０７上の酸化物半導体膜３０８と、酸化物半導体膜３０８に電気的に接続されるソース電極として機能する導電膜３１２ａと、酸化物半導体膜３０８に電気的に接続されるドレイン電極として機能する導電膜３１２ｂと、を有する。また、トランジスタ３００Ａ上、より詳しくは、導電膜３１２ａ、３１２ｂ及び酸化物半導体膜３０８上には絶縁膜３１４、３１６、及び絶縁膜３１８が設けられる。絶縁膜３１４、３１６、３１８は、トランジスタ３００Ａの保護絶縁膜としての機能を有する。
図３８（Ａ）は、トランジスタ３００Ｂの上面図であり、図３８（Ｂ）は、図３８（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図３８（Ｃ）は、図３８（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ３００Ｂは、基板３０２上のゲート電極として機能する導電膜３０４と、基板３０２及び導電膜３０４上の絶縁膜３０６と、絶縁膜３０６上の絶縁膜３０７と、絶縁膜３０７上の酸化物半導体膜３０８と、酸化物半導体膜３０８上の絶縁膜３１４と、絶縁膜３１４上の絶縁膜３１６と、絶縁膜３１４及び絶縁膜３１６に設けられる開口部３４１ａを介して酸化物半導体膜３０８に電気的に接続されるソース電極として機能する導電膜３１２ａと、絶縁膜３１４及び絶縁膜３１６に設けられる開口部３４１ｂを介して酸化物半導体膜３０８に電気的に接続されるドレイン電極として機能する導電膜３１２ｂと、を有する。また、トランジスタ３００Ｂ上、より詳しくは、導電膜３１２ａ、３１２ｂ、及び絶縁膜３１６上には絶縁膜３１８が設けられる。絶縁膜３１４及び絶縁膜３１６は、酸化物半導体膜３０８の保護絶縁膜としての機能を有する。絶縁膜３１８は、トランジスタ３００Ｂの保護絶縁膜としての機能を有する。
トランジスタ３００Ａにおいては、チャネルエッチ型の構造であったのに対し、図３８（Ａ）（Ｂ）（Ｃ）に示すトランジスタ３００Ｂは、チャネル保護型の構造である。
図３９（Ａ）は、トランジスタ３００Ｃの上面図であり、図３９（Ｂ）は、図３９（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図３９（Ｃ）は、図３９（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ３００Ｃは、図３８（Ａ）（Ｂ）（Ｃ）に示すトランジスタ３００Ｂと絶縁膜３１４、３１６の形状が相違する。具体的には、トランジスタ３００Ｃの絶縁膜３１４、３１６は、酸化物半導体膜３０８のチャネル領域上に島状に設けられる。その他の構成は、トランジスタ３００Ｂと同様である。
図４０（Ａ）は、トランジスタ３００Ｄの上面図であり、図４０（Ｂ）は、図４０（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図４０（Ｃ）は、図４０（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ３００Ｄは、基板３０２上の第１のゲート電極として機能する導電膜３０４と、基板３０２及び導電膜３０４上の絶縁膜３０６と、絶縁膜３０６上の絶縁膜３０７と、絶縁膜３０７上の酸化物半導体膜３０８と、酸化物半導体膜３０８上の絶縁膜３１４と、絶縁膜３１４上の絶縁膜３１６と、酸化物半導体膜３０８に電気的に接続されるソース電極として機能する導電膜３１２ａと、酸化物半導体膜３０８に電気的に接続されるドレイン電極として機能する導電膜３１２ｂと、導電膜３１２ａ、３１２ｂ及び絶縁膜３１６上の絶縁膜３１８と、絶縁膜３１８上の導電膜３２０ａ、３２０ｂと、を有する。
また、トランジスタ３００Ｄにおいて、絶縁膜３１４、３１６、３１８は、トランジスタ３００Ｄの第２のゲート絶縁膜としての機能を有する。また、トランジスタ３００Ｄにおいて、導電膜３２０ａは、表示装置に用いる画素電極としての機能を有する。また、導電膜３２０ａは、絶縁膜３１４、３１６、３１８に設けられる開口部３４２ｃを介して、導電膜３１２ｂと接続される。また、トランジスタ３００Ｄにおいて、導電膜３２０ｂは、第２のゲート電極（バックゲート電極ともいう）として機能する。
また、図４０（Ｃ）に示すように導電膜３２０ｂは、絶縁膜３０６、３０７、３１４、３１６、３１８に設けられる開口部３４２ａ、３４２ｂにおいて、第１のゲート電極として機能する導電膜３０４に接続される。よって、導電膜３２０ｂと導電膜３０４とは、同じ電位が与えられる。
なお、トランジスタ３００Ｄにおいては、開口部３４２ａ、３４２ｂを設け、導電膜３２０ｂと導電膜３０４を接続する構成について例示したが、これに限定されない。例えば、開口部３４２ａまたは開口部３４２ｂのいずれか一方の開口部のみを形成し、導電膜３２０ｂと導電膜３０４を接続する構成、または開口部３４２ａ及び開口部３４２ｂを設けずに、導電膜３２０ｂと導電膜３０４を接続しない構成としてもよい。なお、導電膜３２０ｂと導電膜３０４とを接続しない構成の場合、導電膜３２０ｂと導電膜３０４には、それぞれ異なる電位を与えることができる。
なお、トランジスタ３００Ｄは、先に説明のＳ−ｃｈａｎｎｅｌ構造を有する。
また、図３７（Ａ）（Ｂ）（Ｃ）に示すトランジスタ３００Ａが有する酸化物半導体膜３０８を複数の積層構造としてもよい。その場合の一例を図４１（Ａ）（Ｂ）（Ｃ）（Ｄ）に示す。
図４１（Ａ）（Ｂ）は、トランジスタ３００Ｅの断面図であり、図４１（Ｃ）（Ｄ）は、トランジスタ３００Ｆの断面図である。なお、トランジスタ３００Ｅ、３００Ｆの上面図としては、図３７（Ａ）に示すトランジスタ３００Ａと同様である。
図４１（Ａ）（Ｂ）に示すトランジスタ３００Ｅが有する酸化物半導体膜３０８は、酸化物半導体膜３０８＿１と、酸化物半導体膜３０８＿２と、酸化物半導体膜３０８＿３と、を有する。また、図４１（Ｃ）（Ｄ）に示すトランジスタ３００Ｆが有する酸化物半導体膜３０８は、酸化物半導体膜３０８＿２と、酸化物半導体膜３０８＿３と、を有する。
なお、導電膜３０４、絶縁膜３０６、絶縁膜３０７、酸化物半導体膜３０８、導電膜３１２ａ、導電膜３１２ｂ、絶縁膜３１４、絶縁膜３１６、絶縁膜３１８、及び導電膜３２０ａ、３２０ｂとしては、それぞれ先の実施の形態１に記載の導電膜１１２、絶縁膜１１６、絶縁膜１１０、酸化物半導体膜１０８、導電膜１２０ａ、導電膜１２０ｂ、絶縁膜１０４、絶縁膜１１８、絶縁膜１１６、導電膜１１２の材料及び形成方法を用いることで、形成することができる。
また、トランジスタ３００Ａ乃至トランジスタ３００Ｆの構造を、それぞれ自由に組み合わせて用いてもよい。
再び、図３１乃至図３３戻り、表示装置について説明を行う。信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程を経て形成される。なお、信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極と異なる工程を経て形成された導電膜、例えば、ゲート電極として機能する酸化物半導体膜と同じ工程を経て形成される酸化物半導体膜を用いてもよい。信号線７１０として、例えば、銅元素を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となる。
また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、及びＦＰＣ７１６を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程を経て形成される。また、接続電極７６０は、ＦＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。
また、第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いることができる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられる。
また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構造体７７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設けられる。なお、構造体７７８として、球状のスペーサを用いていても良い。
また、第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、カラーフィルタとして機能する着色膜７３６と、遮光膜７３８及び着色膜７３６に接する絶縁膜７３４が設けられる。
＜４−２．液晶素子を用いる表示装置の構成例＞
図３２に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜７７２、導電膜７７４、及び液晶層７７６を有する。導電膜７７４は、第２の基板７０５側に設けられ、対向電極としての機能を有する。図３２に示す表示装置７００は、導電膜７７２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わることによって光の透過、非透過が制御され画像を表示することができる。
また、導電膜７７２は、トランジスタ７５０が有するソース電極及びドレイン電極として機能する導電膜に接続される。導電膜７７２は、平坦化絶縁膜７７０上に形成され画素電極、すなわち表示素子の一方の電極として機能する。また、導電膜７７２は、反射電極としての機能を有する。図３２に示す表示装置７００は、外光を利用し導電膜７７２で光を反射して着色膜７３６を介して表示する、所謂反射型のカラー液晶表示装置である。
導電膜７７２としては、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよい。本実施の形態においては、導電膜７７２として、可視光において、反射性のある導電膜を用いる。
また、図３２に示す表示装置７００においては、画素部７０２の平坦化絶縁膜７７０の一部に凹凸が設けられている。該凹凸は、例えば、平坦化絶縁膜７７０を樹脂膜で形成し、該樹脂膜の表面に凹凸を設けることで形成することができる。また、反射電極として機能する導電膜７７２は、上記凹凸に沿って形成される。したがって、外光が導電膜７７２に入射した場合において、導電膜７７２の表面で光を乱反射することが可能となり、視認性を向上させることができる。
なお、図３２に示す表示装置７００は、反射型のカラー液晶表示装置について例示したが、これに限定されない、例えば、導電膜７７２を可視光において、透光性のある導電膜を用いることで透過型のカラー液晶表示装置としてもよい。透過型のカラー液晶表示装置の場合、平坦化絶縁膜７７０に設けられる凹凸については、設けない構成としてもよい。
ここで、透過型のカラー液晶表示装置の一例を図３４に示す。図３４は、図３１に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子として液晶素子を用いた構成である。また、図３４に示す表示装置７００は、液晶素子の駆動方式として横電界方式（例えば、ＦＦＳモード）を用いる構成の一例である。図３４に示す構成の場合、画素電極として機能する導電膜７７２上に絶縁膜７７３が設けられ、絶縁膜７７３上に導電膜７７４が設けられる。この場合、導電膜７７４は、共通電極（コモン電極ともいう）としての機能を有し、絶縁膜７７３を介して、導電膜７７２と導電膜７７４との間に生じる電界によって、液晶層７７６の配向状態を制御することができる。
また、図３２及び図３４において図示しないが、導電膜７７２または導電膜７７４のいずれか一方または双方に、液晶層７７６と接する側に、それぞれ配向膜を設ける構成としてもよい。また、図３２及び図３４において図示しないが、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要である。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。また、ブルー相を示す液晶材料は、視野角依存性が小さい。
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。
＜４−３．発光素子を用いる表示装置＞
図３３に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電膜７８４、ＥＬ層７８６、及び導電膜７８８を有する。図３３に示す表示装置７００は、発光素子７８２が有するＥＬ層７８６が発光することによって、画像を表示することができる。なお、ＥＬ層７８６は、有機化合物、または量子ドットなどの無機化合物を有する。
有機化合物に用いることのできる材料としては、蛍光性材料または燐光性材料などが挙げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、などが挙げられる。また、１２族と１６族、１３族と１５族、または１４族と１６族の元素グループを含む材料を用いてもよい。または、カドミウム（Ｃｄ）、セレン（Ｓｅ）、亜鉛（Ｚｎ）、硫黄（Ｓ）、リン（Ｐ）、インジウム（Ｉｎ）、テルル（Ｔｅ）、鉛（Ｐｂ）、ガリウム（Ｇａ）、ヒ素（Ａｓ）、アルミニウム（Ａｌ）、等の元素を有する量子ドット材料を用いてもよい。
また、導電膜７８４は、トランジスタ７５０が有するソース電極及びドレイン電極として機能する導電膜に接続される。導電膜７８４は、平坦化絶縁膜７７０上に形成され画素電極、すなわち表示素子の一方の電極として機能する。導電膜７８４としては、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよい。
また、図３３に示す表示装置７００には、平坦化絶縁膜７７０及び導電膜７８４上に絶縁膜７３０が設けられる。絶縁膜７３０は、導電膜７８４の一部を覆う。なお、発光素子７８２はトップエミッション構造である。したがって、導電膜７８８は透光性を有し、ＥＬ層７８６が発する光を透過する。なお、本実施の形態においては、トップエミッション構造について、例示するが、これに限定されない。例えば、導電膜７８４側に光を射出するボトムエミッション構造や、導電膜７８４及び導電膜７８８の双方に光を射出するデュアルエミッション構造にも適用することができる。
また、発光素子７８２と重なる位置に、着色膜７３６が設けられ、絶縁膜７３０と重なる位置、引き回し配線部７１１、及びソースドライバ回路部７０４に遮光膜７３８が設けられている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。また、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、図３３に示す表示装置７００においては、着色膜７３６を設ける構成について例示したが、これに限定されない。例えば、ＥＬ層７８６を塗り分けにより形成する場合においては、着色膜７３６を設けない構成としてもよい。
＜４−４．表示装置に入出力装置を設ける構成例＞
また、図３３及び図３４に示す表示装置７００に入出力装置を設けてもよい。当該入出力装置としては、例えば、タッチパネル等が挙げられる。
図３３及び図３４に示す表示装置７００にタッチパネル７９１を設ける構成を図３５及び図３６に示す。
図３５は図３３に示す表示装置７００にタッチパネル７９１を設ける構成の断面図であり、図３６は図３４に示す表示装置７００にタッチパネル７９１を設ける構成の断面図である。
まず、図３５及び図３６に示すタッチパネル７９１について、以下説明を行う。
図３５及び図３６に示すタッチパネル７９１は、第２の基板７０５と着色膜７３６との間に設けられる、所謂インセル型のタッチパネルである。タッチパネル７９１は、着色膜７３６を形成する前に、第２の基板７０５側に形成すればよい。
なお、タッチパネル７９１は、遮光膜７３８と、絶縁膜７９２と、電極７９３と、電極７９４と、絶縁膜７９５と、電極７９６と、絶縁膜７９７と、を有する。例えば、指やスタイラスなどの被検知体が近接することで、電極７９３と、電極７９４との相互容量の変化を検知することができる。
また、図３５及び図３６に示すトランジスタ７５０の上方においては、電極７９３と、電極７９４との交差部を明示している。電極７９６は、絶縁膜７９５に設けられた開口部を介して、電極７９４を挟む２つの電極７９３と電気的に接続されている。なお、図３５及び図３６においては、電極７９６が設けられる領域を画素部７０２に設ける構成を例示したが、これに限定されず、例えば、ソースドライバ回路部７０４に形成してもよい。
電極７９３及び電極７９４は、遮光膜７３８と重なる領域に設けられる。また、図３５に示すように、電極７９３は、発光素子７８２と重ならないように設けられると好ましい。また、図３６に示すように、電極７９３は、液晶素子７７５と重ならないように設けられると好ましい。別言すると、電極７９３は、発光素子７８２及び液晶素子７７５と重なる領域に開口部を有する。すなわち、電極７９３はメッシュ形状を有する。このような構成とすることで、電極７９３は、発光素子７８２が射出する光を遮らない構成とすることができる。または、電極７９３は、液晶素子７７５を透過する光を遮らない構成とすることができる。したがって、タッチパネル７９１を配置することによる輝度の低下が極めて少ないため、視認性が高く、且つ消費電力が低減された表示装置を実現できる。なお、電極７９４も同様の構成とすればよい。
また、電極７９３及び電極７９４が発光素子７８２と重ならない場合は、電極７９３及び電極７９４には、可視光の透過率が低い金属材料を用いることができる。または、電極７９３及び電極７９４が液晶素子７７５と重ならない場合は、電極７９３及び電極７９４には、可視光の透過率が低い金属材料を用いることができる。
そのため、可視光の透過率が高い酸化物材料を用いた電極と比較して、電極７９３及び電極７９４の抵抗を低くすることが可能となり、タッチパネルのセンサ感度を向上させることができる。
例えば、電極７９３、７９４、７９６には、導電性のナノワイヤを用いてもよい。当該ナノワイヤは、直径の平均値が１ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、より好ましくは５ｎｍ以上２５ｎｍ以下の大きさとすればよい。また、上記ナノワイヤとしては、Ａｇナノワイヤ、Ｃｕナノワイヤ、またはＡｌナノワイヤ等の金属ナノワイヤ、あるいは、カーボンナノチューブなどを用いればよい。例えば、電極６６４、６６５、６６７のいずれか一つあるいは全部にＡｇナノワイヤを用いる場合、可視光における光透過率を８９％以上、シート抵抗値を４０Ω／□以上１００Ω／□以下とすることができる。
また、図３５及び図３６においては、インセル型のタッチパネルの構成について例示したが、これに限定されない。例えば、表示装置７００上に形成する、所謂オンセル型のタッチパネルや、表示装置７００に貼り合わせて用いる、所謂アウトセル型のタッチパネルとしてもよい。
このように、本発明の一態様の表示装置は、様々な形態のタッチパネルと組み合わせて用いることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図４２を用いて説明を行う。
＜５．表示装置の回路構成＞
図４２（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部５０２という）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部５０４の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回路部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）によって、実装することができる。
画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置された複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するための回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲートドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０４ａは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与えられる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有する。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用いてソースドライバ５０４ｂを構成してもよい。
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介してデータ信号が入力される。また、複数の画素回路５０１のそれぞれは、ゲートドライバ５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
図４２（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドライバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することができる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。
図４２（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに保護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成とすることもできる。
また、図４２（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂによって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実装する構成としても良い。
また、図４２（Ａ）に示す複数の画素回路５０１は、例えば、図４２（Ｂ）に示す構成とすることができる。
図４２（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを適用することができる。
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電極の一方に異なる電位を与えてもよい。
例えば、液晶素子５７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ５５０は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続される。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図４２（Ｂ）の画素回路５０１を有する表示装置では、例えば、図４２（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５０をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図４２（Ａ）に示す複数の画素回路５０１は、例えば、図４２（Ｃ）に示す構成とすることができる。
また、図４２（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素子５６２と、発光素子５７２と、を有する。トランジスタ５５２及びトランジスタ５５４のいずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる。
トランジスタ５５２のソース電極及びドレイン電極の一方は、データ信号が与えられる配線（以下、データ線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ５５２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気的に接続される。
トランジスタ５５２は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ＿ａという）に電気的に接続され、他方は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず、無機材料からなる無機ＥＬ素子を用いても良い。
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。
図４２（Ｃ）の画素回路５０１を有する表示装置では、例えば、図４２（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、上述の実施の形態で説明したトランジスタの適用可能な回路構成の一例について、図４３乃至図４６を用いて説明する。
なお、本実施の形態においては、先の実施の形態で説明した酸化物半導体を有するトランジスタを、ＯＳトランジスタと呼称して以下説明を行う。
＜６．インバータ回路の構成例＞
図４３（Ａ）には、駆動回路が有するシフトレジスタやバッファ等に適用することができるインバータの回路図を示す。インバータ８００は、入力端子ＩＮに与える信号の論理を反転した信号を出力端子ＯＵＴに出力する。インバータ８００は、複数のＯＳトランジスタを有する。信号ＳＢＧは、ＯＳトランジスタの電気特性を切り替えることができる信号である。
図４３（Ｂ）は、インバータ８００の一例である。インバータ８００は、ＯＳトランジスタ８１０、およびＯＳトランジスタ８２０を有する。インバータ８００は、ｎチャネル型トランジスタのみで作製することができるため、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）でインバータ（ＣＭＯＳインバータ）を作製する場合と比較して、低コストで作製することが可能である。
なお、ＯＳトランジスタを有するインバータ８００は、Ｓｉトランジスタで構成されるＣＭＯＳ上に配置することもできる。インバータ８００は、ＣＭＯＳの回路に重ねて配置できるため、インバータ８００を追加する分の回路面積の増加を抑えることができる。
ＯＳトランジスタ８１０、８２０は、フロントゲートとして機能する第１ゲートと、バックゲートとして機能する第２ゲートと、ソースまたはドレインの一方として機能する第１端子と、ソースまたはドレインの他方として機能する第２端子とを有する。
ＯＳトランジスタ８１０の第１ゲートは、第２端子に接続される。ＯＳトランジスタ８１０の第２ゲートは、信号ＳＢＧを供給する配線に接続される。ＯＳトランジスタ８１０の第１端子は、電圧ＶＤＤを与える配線に接続される。ＯＳトランジスタ８１０の第２端子は、出力端子ＯＵＴに接続される。
ＯＳトランジスタ８２０の第１ゲートは、入力端子ＩＮに接続される。ＯＳトランジスタ８２０の第２ゲートは、入力端子ＩＮに接続される。ＯＳトランジスタ８２０の第１端子は、出力端子ＯＵＴに接続される。ＯＳトランジスタ８２０の第２端子は、電圧ＶＳＳを与える配線に接続される。
図４３（Ｃ）は、インバータ８００の動作を説明するためのタイミングチャートである。図４３（Ｃ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの信号波形、信号ＳＢＧの信号波形、およびＯＳトランジスタ８１０のしきい値電圧の変化について示している。
信号ＳＢＧをＯＳトランジスタ８１０の第２ゲートに与えることで、ＯＳトランジスタ８１０のしきい値電圧を制御することができる。
信号ＳＢＧは、しきい値電圧をマイナスシフトさせるための電圧ＶＢＧ＿Ａ、しきい値電圧をプラスシフトさせるための電圧ＶＢＧ＿Ｂを有する。第２ゲートに電圧ＶＢＧ＿Ａを与えることで、ＯＳトランジスタ８１０はしきい値電圧ＶＴＨ＿Ａにマイナスシフトさせることができる。また、第２ゲートに電圧ＶＢＧ＿Ｂを与えることで、ＯＳトランジスタ８１０は、しきい値電圧ＶＴＨ＿Ｂにプラスシフトさせることができる。
前述の説明を可視化するために、図４４（Ａ）には、トランジスタの電気特性の一つである、Ｉｄ−Ｖｇカーブを示す。
上述したＯＳトランジスタ８１０の電気特性は、第２ゲートの電圧を電圧ＶＢＧ＿Ａのように大きくすることで、図４４（Ａ）中の破線８４０で表される曲線にシフトさせることができる。また、上述したＯＳトランジスタ８１０の電気特性は、第２ゲートの電圧を電圧ＶＢＧ＿Ｂのように小さくすることで、図４４（Ａ）中の実線８４１で表される曲線にシフトさせることができる。図４４（Ａ）に示すように、ＯＳトランジスタ８１０は、信号ＳＢＧを電圧ＶＢＧ＿Ａあるいは電圧ＶＢＧ＿Ｂというように切り替えることで、しきい値電圧をプラスシフトあるいはマイナスシフトさせることができる。
しきい値電圧をしきい値電圧ＶＴＨ＿Ｂにプラスシフトさせることで、ＯＳトランジスタ８１０は電流が流れにくい状態とすることができる。図４４（Ｂ）には、この状態を可視化して示す。
図４４（Ｂ）に図示するように、ＯＳトランジスタ８１０に流れる電流ＩＢを極めて小さくすることができる。そのため、入力端子ＩＮに与える信号がハイレベルでＯＳトランジスタ８２０はオン状態（ＯＮ）のとき、出力端子ＯＵＴの電圧を急峻に下降させることができる。
図４４（Ｂ）に図示したように、ＯＳトランジスタ８１０に流れる電流が流れにくい状態とすることができるため、図４３（Ｃ）に示すタイミングチャートにおける出力端子の信号波形８３１を急峻に変化させることができる。電圧ＶＤＤを与える配線と、電圧ＶＳＳを与える配線との間に流れる貫通電流を少なくすることができるため、低消費電力での動作を行うことができる。
また、しきい値電圧をしきい値電圧ＶＴＨ＿Ａにマイナスシフトさせることで、ＯＳトランジスタ８１０は電流が流れやすい状態とすることができる。図４４（Ｃ）には、この状態を可視化して示す。図４４（Ｃ）に図示するように、このとき流れる電流ＩＡを少なくとも電流ＩＢよりも大きくすることができる。そのため、入力端子ＩＮに与える信号がローレベルでＯＳトランジスタ８２０はオフ状態（ＯＦＦ）のとき、出力端子ＯＵＴの電圧を急峻に上昇させることができる。図４４（Ｃ）に図示したように、ＯＳトランジスタ８１０に流れる電流が流れやすい状態とすることができるため、図４３（Ｃ）に示すタイミングチャートにおける出力端子の信号波形８３２を急峻に変化させることができる。
なお、信号ＳＢＧによるＯＳトランジスタ８１０のしきい値電圧の制御は、ＯＳトランジスタ８２０の状態が切り替わる以前、すなわち時刻Ｔ１やＴ２よりも前に行うことが好ましい。例えば、図４３（Ｃ）に図示するように、入力端子ＩＮに与える信号がハイレベルに切り替わる時刻Ｔ１よりも前に、しきい値電圧ＶＴＨ＿Ａから、しきい値電圧ＶＴＨ＿ＢにＯＳトランジスタ８１０のしきい値電圧を切り替えることが好ましい。また、図４３（Ｃ）に図示するように、入力端子ＩＮに与える信号がローレベルに切り替わる時刻Ｔ２よりも前に、しきい値電圧ＶＴＨ＿Ｂからしきい値電圧ＶＴＨ＿ＡにＯＳトランジスタ８１０のしきい値電圧を切り替えることが好ましい。
なお、図４３（Ｃ）のタイミングチャートでは、入力端子ＩＮに与える信号に応じて信号ＳＢＧを切り替える構成を示したが、別の構成としてもよい。例えば、しきい値電圧を制御するための電圧は、フローティング状態としたＯＳトランジスタ８１０の第２ゲートに保持させる構成としてもよい。当該構成を実現可能な回路構成の一例について、図４５（Ａ）に示す。
図４５（Ａ）では、図４３（Ｂ）で示した回路構成に加えて、ＯＳトランジスタ８５０を有する。ＯＳトランジスタ８５０の第１端子は、ＯＳトランジスタ８１０の第２ゲートに接続される。またＯＳトランジスタ８５０の第２端子は、電圧ＶＢＧ＿Ｂ（あるいは電圧ＶＢＧ＿Ａ）を与える配線に接続される。ＯＳトランジスタ８５０の第１ゲートは、信号ＳＦを与える配線に接続される。ＯＳトランジスタ８５０の第２ゲートは、電圧ＶＢＧ＿Ｂ（あるいは電圧ＶＢＧ＿Ａ）を与える配線に接続される。
図４５（Ａ）の動作について、図４５（Ｂ）のタイミングチャートを用いて説明する。
ＯＳトランジスタ８１０のしきい値電圧を制御するための電圧は、入力端子ＩＮに与える信号がハイレベルに切り替わる時刻Ｔ３よりも前に、ＯＳトランジスタ８１０の第２ゲートに与える構成とする。信号ＳＦをハイレベルとしてＯＳトランジスタ８５０をオン状態とし、ノードＮＢＧにしきい値電圧を制御するための電圧ＶＢＧ＿Ｂを与える。
ノードＮＢＧが電圧ＶＢＧ＿Ｂとなった後は、ＯＳトランジスタ８５０をオフ状態とする。ＯＳトランジスタ８５０は、オフ電流が極めて小さいため、オフ状態にし続けることで、一旦ノードＮＢＧに保持させた電圧ＶＢＧ＿Ｂを保持することができる。そのため、ＯＳトランジスタ８５０の第２ゲートに電圧ＶＢＧ＿Ｂを与える動作の回数が減るため、電圧ＶＢＧ＿Ｂの書き換えに要する分の消費電力を小さくすることができる。
なお、図４３（Ｂ）及び図４５（Ａ）の回路構成では、ＯＳトランジスタ８１０の第２ゲートに与える電圧を外部からの制御によって与える構成について示したが、別の構成としてもよい。例えば、しきい値電圧を制御するための電圧を、入力端子ＩＮに与える信号を基に生成し、ＯＳトランジスタ８１０の第２ゲートに与える構成としてもよい。当該構成を実現可能な回路構成の一例について、図４６（Ａ）に示す。
図４６（Ａ）では、図４３（Ｂ）で示した回路構成において、入力端子ＩＮとＯＳトランジスタ８１０の第２ゲートとの間にＣＭＯＳインバータ８６０を有する。ＣＭＯＳインバータ８６０の入力端子は、入力端子ＩＮに接続される。ＣＭＯＳインバータ８６０の出力端子は、ＯＳトランジスタ８１０の第２ゲートに接続される。
図４６（Ａ）の動作について、図４６（Ｂ）のタイミングチャートを用いて説明する。図４６（Ｂ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの信号波形、ＣＭＯＳインバータ８６０の出力波形ＩＮ＿Ｂ、及びＯＳトランジスタ８１０のしきい値電圧の変化について示している。
入力端子ＩＮに与える信号の論理を反転した信号である出力波形ＩＮ＿Ｂは、ＯＳトランジスタ８１０のしきい値電圧を制御する信号とすることができる。したがって、図４４（Ａ）乃至図４４（Ｃ）で説明したように、ＯＳトランジスタ８１０のしきい値電圧を制御できる。例えば、図４６（Ｂ）における時刻Ｔ４となるとき、入力端子ＩＮに与える信号がハイレベルでＯＳトランジスタ８２０はオン状態となる。このとき、出力波形ＩＮ＿Ｂはローレベルとなる。そのため、ＯＳトランジスタ８１０は電流が流れにくい状態とすることができ、出力端子ＯＵＴの電圧の上昇を急峻に下降させることができる。
また、図４６（Ｂ）における時刻Ｔ５となるとき、入力端子ＩＮに与える信号がローレベルでＯＳトランジスタ８２０はオフ状態となる。このとき、出力波形ＩＮ＿Ｂはハイレベルとなる。そのため、ＯＳトランジスタ８１０は電流が流れやすい状態とすることができ、出力端子ＯＵＴの電圧を急峻に上昇させることができる。
以上説明したように本実施の形態の構成では、ＯＳトランジスタを有するインバータにおける、バックゲートの電圧を入力端子ＩＮの信号の論理にしたがって切り替える。当該構成とすることで、ＯＳトランジスタのしきい値電圧を制御することができる。入力端子ＩＮに与える信号によってＯＳトランジスタのしきい値電圧を制御することで、出力端子ＯＵＴの電圧を急峻に変化させることができる。また、電源電圧を与える配線間の貫通電流を小さくすることができる。そのため、低消費電力化を図ることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、上述の実施の形態で説明した酸化物半導体を有するトランジスタ（ＯＳトランジスタ）を、複数の回路に用いる半導体装置の一例について、図４７乃至図５０を用いて説明する。
＜７．半導体装置の回路構成例＞
図４７（Ａ）は、半導体装置９００のブロック図である。半導体装置９００は、電源回路９０１、回路９０２、電圧生成回路９０３、回路９０４、電圧生成回路９０５および回路９０６を有する。
電源回路９０１は、基準となる電圧ＶＯＲＧを生成する回路である。電圧ＶＯＲＧは、単一の電圧ではなく、複数の電圧でもよい。電圧ＶＯＲＧは、半導体装置９００の外部から与えられる電圧Ｖ０を基に生成することができる。半導体装置９００は、外部から与えられる単一の電源電圧を基に電圧ＶＯＲＧを生成できる。そのため半導体装置９００は、外部から電源電圧を複数与えることなく動作することができる。
回路９０２、９０４および９０６は、異なる電源電圧で動作する回路である。例えば回路９０２の電源電圧は、電圧ＶＯＲＧと電圧ＶＳＳ（ＶＯＲＧ＞ＶＳＳ）とを基に印加される電圧である。また、例えば回路９０４の電源電圧は、電圧ＶＰＯＧと電圧ＶＳＳ（ＶＰＯＧ＞ＶＯＲＧ）とによって印加される電圧である。また、例えば回路９０６の電源電圧は、電圧ＶＯＲＧと電圧ＶＳＳと電圧ＶＮＥＧ（ＶＯＲＧ＞ＶＳＳ＞ＶＮＥＧ）とを基に印加される電圧である。なお電圧ＶＳＳは、グラウンド電位（ＧＮＤ）と等電位とすれば、電源回路９０１で生成する電圧の種類を削減できる。
電圧生成回路９０３は、電圧ＶＰＯＧを生成する回路である。電圧生成回路９０３は、電源回路９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＰＯＧを生成できる。そのため、回路９０４を有する半導体装置９００は、外部から与えられる単一の電源電圧を基に動作することができる。
電圧生成回路９０５は、電圧ＶＮＥＧを生成する回路である。電圧生成回路９０５は、電源回路９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＮＥＧを生成できる。そのため、回路９０６を有する半導体装置９００は、外部から与えられる単一の電源電圧を基に動作することができる。
図４７（Ｂ）は電圧ＶＰＯＧで動作する回路９０４の一例、図４７（Ｃ）は回路９０４を動作させるための信号の波形の一例である。
図４７（Ｂ）では、トランジスタ９１１を示している。トランジスタ９１１のゲートに与える信号は、例えば、電圧ＶＰＯＧと電圧ＶＳＳを基に生成される。当該信号は、トランジスタ９１１を導通状態とする動作時に電圧ＶＰＯＧ、非導通状態とする動作時に電圧ＶＳＳとする。電圧ＶＰＯＧは、図４７（Ｃ）に図示するように、電圧ＶＯＲＧより大きい。そのため、トランジスタ９１１は、ソース（Ｓ）とドレイン（Ｄ）との間をより確実に導通状態にできる。その結果、回路９０４は、誤動作が低減された回路とすることができる。
図４７（Ｄ）は電圧ＶＮＥＧで動作する回路９０６の一例、図４７（Ｅ）は回路９０６を動作させるための信号の波形の一例である。
図４７（Ｄ）では、バックゲートを有するトランジスタ９１２を示している。トランジスタ９１２のゲートに与える信号は、例えば、電圧ＶＯＲＧと電圧ＶＳＳを基にして生成される。当該信号は、トランジスタ９１２を導通状態とする動作時に電圧ＶＯＲＧ、非導通状態とする動作時に電圧ＶＳＳを基に生成される。また、トランジスタ９１２のバックゲートに与える信号は、電圧ＶＮＥＧを基に生成される。電圧ＶＮＥＧは、図４７（Ｅ）に図示するように、電圧ＶＳＳ（ＧＮＤ）より小さい。そのため、トランジスタ９１２の閾値電圧は、プラスシフトするように制御することができる。そのため、トランジスタ９１２をより確実に非導通状態とすることができ、ソース（Ｓ）とドレイン（Ｄ）との間を流れる電流を小さくできる。その結果、回路９０６は、誤動作が低減され、且つ低消費電力化が図られた回路とすることができる。
なお、電圧ＶＮＥＧは、トランジスタ９１２のバックゲートに直接与える構成としてもよい。あるいは、電圧ＶＯＲＧと電圧ＶＮＥＧを基に、トランジスタ９１２のゲートに与える信号を生成し、当該信号をトランジスタ９１２のバックゲートに与える構成としてもよい。
また図４８（Ａ）（Ｂ）には、図４７（Ｄ）（Ｅ）の変形例を示す。
図４８（Ａ）に示す回路図では、電圧生成回路９０５と、回路９０６と、の間に制御回路９２１によって導通状態が制御できるトランジスタ９２２を示す。トランジスタ９２２は、ｎチャネル型のＯＳトランジスタとする。制御回路９２１が出力する制御信号ＳＢＧは、トランジスタ９２２の導通状態を制御する信号である。また回路９０６が有するトランジスタ９１２Ａ、９１２Ｂは、トランジスタ９２２と同じＯＳトランジスタである。
図４８（Ｂ）のタイミングチャートには、制御信号ＳＢＧの電位の変化を示し、トランジスタ９１２Ａ、９１２Ｂのバックゲートの電位の状態をノードＮＢＧの電位の変化で示す。制御信号ＳＢＧがハイレベルのときにトランジスタ９２２が導通状態となり、ノードＮＢＧが電圧ＶＮＥＧとなる。その後、制御信号ＳＢＧがローレベルのときにノードＮＢＧが電気的にフローティングとなる。トランジスタ９２２は、ＯＳトランジスタであるため、オフ電流が小さい。そのため、ノードＮＢＧが電気的にフローティングであっても、一旦与えた電圧ＶＮＥＧを保持することができる。
また、図４９（Ａ）には、上述した電圧生成回路９０３に適用可能な回路構成の一例を示す。図４９（Ａ）に示す電圧生成回路９０３は、ダイオードＤ１乃至Ｄ５、キャパシタＣ１乃至Ｃ５、およびインバータＩＮＶを有する５段のチャージポンプである。クロック信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与えられる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳとを基に印加される電圧とすると、クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの５倍の正電圧に昇圧された電圧ＶＰＯＧを得ることができる。なお、ダイオードＤ１乃至Ｄ５の順方向電圧は０Ｖとしている。また、チャージポンプの段数を変更することで、所望の電圧ＶＰＯＧを得ることができる。
また、図４９（Ｂ）には、上述した電圧生成回路９０５に適用可能な回路構成の一例を示す。図４９（Ｂ）に示す電圧生成回路９０５は、ダイオードＤ１乃至Ｄ５、キャパシタＣ１乃至Ｃ５、およびインバータＩＮＶを有する４段のチャージポンプである。クロック信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与えられる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳとを基に印加される電圧とすると、クロック信号ＣＬＫを与えることによって、グラウンド、すなわち電圧ＶＳＳから電圧ＶＯＲＧの４倍の負電圧に降圧された電圧ＶＮＥＧを得ることができる。なお、ダイオードＤ１乃至Ｄ５の順方向電圧は０Ｖとしている。また、チャージポンプの段数を変更することで、所望の電圧ＶＮＥＧを得ることができる。
なお、上述した電圧生成回路９０３の回路構成は、図４９（Ａ）で示す回路図の構成に限らない。例えば、電圧生成回路９０３の変形例を図５０（Ａ）乃至図５０（Ｃ）に示す。なお、電圧生成回路９０３の変形例は、図５０（Ａ）乃至図５０（Ｃ）に示す電圧生成回路９０３Ａ乃至９０３Ｃにおいて、各配線に与える電圧を変更すること、あるいは素子の配置を変更することで実現可能である。
図５０（Ａ）に示す電圧生成回路９０３Ａは、トランジスタＭ１乃至Ｍ１０、キャパシタＣ１１乃至Ｃ１４、およびインバータＩＮＶ１を有する。クロック信号ＣＬＫは、トランジスタＭ１乃至Ｍ１０のゲートに直接、あるいはインバータＩＮＶ１を介して与えられる。クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの４倍の正電圧に昇圧された電圧ＶＰＯＧを得ることができる。なお、段数を変更することで、所望の電圧ＶＰＯＧを得ることができる。図５０（Ａ）に示す電圧生成回路９０３Ａは、トランジスタＭ１乃至Ｍ１０をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１１乃至Ｃ１４に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
また、図５０（Ｂ）に示す電圧生成回路９０３Ｂは、トランジスタＭ１１乃至Ｍ１４、キャパシタＣ１５、Ｃ１６、およびインバータＩＮＶ２を有する。クロック信号ＣＬＫは、トランジスタＭ１１乃至Ｍ１４のゲートに直接、あるいはインバータＩＮＶ２を介して与えられる。クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの２倍の正電圧に昇圧された電圧ＶＰＯＧを得ることができる。図５０（Ｂ）に示す電圧生成回路９０３Ｂは、トランジスタＭ１１乃至Ｍ１４をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１５、Ｃ１６に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
また、図５０（Ｃ）に示す電圧生成回路９０３Ｃは、インダクタＩｎｄ１、トランジスタＭ１５、ダイオードＤ６、およびキャパシタＣ１７を有する。トランジスタＭ１５は、制御信号ＥＮによって、導通状態が制御される。制御信号ＥＮによって、電圧ＶＯＲＧが昇圧された電圧ＶＰＯＧを得ることができる。図５０（Ｃ）に示す電圧生成回路９０３Ｃは、インダクタＩｎｄ１を用いて電圧の昇圧を行うため、変換効率の高い電圧の昇圧を行うことができる。
以上説明したように本実施の形態の構成では、半導体装置が有する回路に必要な電圧を内部で生成することができる。そのため半導体装置は、外部から与える電源電圧の数を削減できる。
以上、本実施の形態で示す構成等は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
（実施の形態８）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器について、図５１乃至図５４を用いて説明を行う。
＜８−１．表示モジュール＞
図５１に示す表示モジュール７０００は、上部カバー７００１と下部カバー７００２との間に、ＦＰＣ７００３に接続されたタッチパネル７００４、ＦＰＣ７００５に接続された表示パネル７００６、バックライト７００７、フレーム７００９、プリント基板７０１０、バッテリ７０１１を有する。
本発明の一態様の半導体装置は、例えば、表示パネル７００６に用いることができる。
上部カバー７００１及び下部カバー７００２は、タッチパネル７００４及び表示パネル７００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル７００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル７００６に重畳して用いることができる。また、表示パネル７００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル７００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト７００７は、光源７００８を有する。なお、図５１において、バックライト７００７上に光源７００８を配置する構成について例示したが、これに限定さない。例えば、バックライト７００７の端部に光源７００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト７００７を設けない構成としてもよい。
フレーム７００９は、表示パネル７００６の保護機能の他、プリント基板７０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム７００９は、放熱板としての機能を有していてもよい。
プリント基板７０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ７０１１による電源であってもよい。バッテリ７０１１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール７０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
＜８−２．電子機器１＞
次に、図５２（Ａ）乃至図５２（Ｅ）に電子機器の一例を示す。
図５２（Ａ）は、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。
カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。
ここではカメラ８０００として、レンズ８００６を筐体８００１から取り外して交換することが可能な構成としたが、レンズ８００６と筐体が一体となっていてもよい。
カメラ８０００は、シャッターボタン８００４を押すことにより、撮像することができる。また、表示部８００２はタッチパネルとしての機能を有し、表示部８００２をタッチすることにより撮像することも可能である。
カメラ８０００の筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ装置等を接続することができる。
ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。
筐体８１０１は、カメラ８０００のマウントと係合するマウントを有しており、ファインダー８１００をカメラ８０００に取り付けることができる。また当該マウントには電極を有し、当該電極を介してカメラ８０００から受信した映像等を表示部８１０２に表示させることができる。
ボタン８１０３は、電源ボタンとしての機能を有する。ボタン８１０３により、表示部８１０２の表示のオン・オフを切り替えることができる。
カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本発明の一態様の表示装置を適用することができる。
なお、図５２（Ａ）では、カメラ８０００とファインダー８１００とを別の電子機器とし、これらを脱着可能な構成としたが、カメラ８０００の筐体８００１に、表示装置を備えるファインダーが内蔵されていてもよい。
図５２（Ｂ）は、ヘッドマウントディスプレイ８２００の外観を示す図である。
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリ８２０６が内蔵されている。
ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した画像データ等の映像情報を表示部８２０４に表示させることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの動きを捉え、その情報をもとに使用者の視点の座標を算出することにより、使用者の視点を入力手段として用いることができる。
また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、使用者の視点を認識する機能を有していてもよい。また、当該電極に流れる電流を検知することにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭部の動きなどを検出し、表示部８２０４に表示する映像をその動きに合わせて変化させてもよい。
表示部８２０４に、本発明の一態様の表示装置を適用することができる。
図５２（Ｃ）（Ｄ）（Ｅ）は、ヘッドマウントディスプレイ８３００の外観を示す図である。
ヘッドマウントディスプレイ８３００は、筐体８３０１、２つの表示部８３０２、操作ボタン８３０３、及びバンド状の固定具８３０４を有する。
ヘッドマウントディスプレイ８３００は、上記ヘッドマウントディスプレイ８２００が有する機能に加え、２つの表示部を備える。
２つの表示部８３０２を有することで、使用者は片方の目につき１つの表示部を見ることができる。これにより、視差を用いた３次元表示等を行う際であっても、高い解像度の映像を表示することができる。また、表示部８３０２は使用者の目を概略中心とした円弧状に湾曲している。これにより、使用者の目から表示部の表示面までの距離が一定となるため、使用者はより自然な映像を見ることができる。また、表示部からの光の輝度や色度が見る角度によって変化してしまうような場合であっても、表示部の表示面の法線方向に使用者の目が位置するため、実質的にその影響を無視することができるため、より現実感のある映像を表示することができる。
操作ボタン８３０３は、電源ボタンなどの機能を有する。また操作ボタン８３０３の他にボタンを有していてもよい。
また、図５２（Ｅ）に示すように、表示部８３０２と使用者の目の位置との間に、レンズ８３０５を有していてもよい。レンズ８３０５により、使用者は表示部８３０２を拡大してみることができるため、より臨場感が高まる。このとき、図５２（Ｅ）に示すように、視度調節のためにレンズの位置を変化させるダイヤル８３０６を有していてもよい。
表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図５２（Ｅ）のようにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示することができる。
＜８−３．電子機器２＞
次に、図５２（Ａ）乃至図５２（Ｅ）に示す電子機器と、異なる電子機器の一例を図５３（Ａ）乃至図５３（Ｇ）に示す。
図５３（Ａ）乃至図５３（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有する。
図５３（Ａ）乃至図５３（Ｇ）に示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図５３（Ａ）乃至図５３（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図５３（Ａ）乃至図５３（Ｇ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図５３（Ａ）乃至図５３（Ｇ）に示す電子機器の詳細について、以下説明を行う。
図５３（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、表示部９００１を大画面、例えば、５０インチ以上、または１００インチ以上の表示部９００１を組み込むことが可能である。
図５３（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ、接続端子、センサ等を設けてもよい。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
図５３（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
図５３（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。
図５３（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図５３（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図５３（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図５３（Ｇ）が携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
また、図５４（Ａ）（Ｂ）は、複数の表示パネルを有する表示装置の斜視図である。なお、図５４（Ａ）は、複数の表示パネルが巻き取られた形態の斜視図であり、図５４（Ｂ）は、複数の表示パネルが展開された状態の斜視図である。
図５４（Ａ）（Ｂ）に示す表示装置９５００は、複数の表示パネル９５０１と、軸部９５１１と、軸受部９５１２と、を有する。また、複数の表示パネル９５０１は、表示領域９５０２と、透光性を有する領域９５０３と、を有する。
また、複数の表示パネル９５０１は、可撓性を有する。また、隣接する２つの表示パネル９５０１は、それらの一部が互いに重なるように設けられる。例えば、隣接する２つの表示パネル９５０１の透光性を有する領域９５０３を重ね合わせることができる。複数の表示パネル９５０１を用いることで、大画面の表示装置とすることができる。また、使用状況に応じて、表示パネル９５０１を巻き取ることが可能であるため、汎用性に優れた表示装置とすることができる。
また、図５４（Ａ）（Ｂ）においては、表示領域９５０２が隣接する表示パネル９５０１で離間する状態を図示しているが、これに限定されず、例えば、隣接する表示パネル９５０１の表示領域９５０２を隙間なく重ねあわせることで、連続した表示領域９５０２としてもよい。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態９）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図５５及び図５６を用いて説明を行う。
＜９−１．表示装置の斜視概略図＞
本実施の形態の表示装置について、図５５を用いて説明を行う。図５５は、表示装置５１０の斜視概略図である。
表示装置５１０は、基板５１１と基板５１２とが貼り合わされた構成を有する。図５５では、基板５１２を破線で明示している。
表示装置５１０は、表示部５１４、回路５１６、配線５１８等を有する。図５５では表示装置５１０にＩＣ５２０及びＦＰＣ５２２が実装されている例を示している。そのため、図５５に示す構成は、表示装置５１０、ＩＣ５２０、及びＦＰＣ５２２を有する表示モジュールということもできる。
回路５１６としては、例えば走査線駆動回路を用いることができる。
配線５１８は、表示部５１４及び回路５１６に信号及び電力を供給する機能を有する。当該信号及び電力は、ＦＰＣ５２２を介して外部から、またはＩＣ５２０から配線５１８に入力される。
図５５では、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式またはＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）方式等により、基板５１１にＩＣ５２０が設けられている例を示す。ＩＣ５２０は、例えば走査線駆動回路または信号線駆動回路などを有するＩＣを適用できる。なお、表示装置５１０には、ＩＣ５２０を設けない構成としてもよい。また、ＩＣ５２０を、ＣＯＦ方式等により、ＦＰＣに実装してもよい。
図５５には、表示部５１４の一部の拡大図を示している。表示部５１４には、複数の表示素子が有する電極５２４がマトリクス状に配置されている。電極５２４は、可視光を反射する機能を有し、液晶素子５７４（後述する）の反射電極として機能する。
また、図５５に示すように、電極５２４は開口部５２６を有する。さらに表示部５１４は、電極５２４よりも基板５１１側に、発光素子５８８を有する。発光素子５８８からの光は、電極５２４の開口部５２６を介して基板５１２側に射出される。発光素子５８８の発光領域の面積と開口部５２６の面積とは等しくてもよい。発光素子５８８の発光領域の面積と開口部５２６の面積のうち一方が他方よりも大きいと、位置ずれに対するマージンが大きくなるため好ましい。
＜９−２．表示装置の断面図＞
図５６に、図５５で示した表示装置５１０の、ＦＰＣ５２２を含む領域の一部、回路５１６を含む領域の一部、及び表示部５１４を含む領域の一部をそれぞれ切断したときの断面図の一例を示す。
図５６に示す表示装置５１０は、基板５１１と基板５１２の間に、トランジスタ５０１ｔ、トランジスタ５０５ｔ、トランジスタ５０６ｔ、液晶素子５７４、発光素子５８８、絶縁層５３０、絶縁層５３１、着色層５３２等を有する。基板５１２と絶縁層５３０は接着層５３４を介して接着される。基板５１１と絶縁層５３１は接着層５３５を介して接着されている。
なお、図５６に示す表示装置５１０は、ハイブリッドディスプレイの一例である。また、表示装置５１０は、ハイブリッド表示を行うことができる。
ハイブリッド表示とは、１つのパネルにおいて、反射光と、自発光とを併用して、色調または光強度を互いに補完して、文字及び／または画像を表示する方法である。または、ハイブリッド表示とは、同一画素または同一副画素において複数の表示素子から、それぞれの光を用いて、文字及び／または画像を表示する方法である。ただし、ハイブリッド表示を行っているハイブリッドディスプレイを局所的にみると、複数の表示素子のいずれか一を用いて表示される画素または副画素と、複数の表示素子の二以上を用いて表示される画素または副画素と、を有する場合がある。
なお、本明細書等において、上記構成のいずれか１つまたは複数の表現を満たすものを、ハイブリッド表示という。
また、ハイブリッドディスプレイは、同一画素または同一副画素に複数の表示素子を有する。なお、複数の表示素子としては、例えば、光を反射する反射型素子と、光を射出する自発光素子とが挙げられる。なお、反射型素子と、自発光素子とは、それぞれ独立に制御することができる。ハイブリッドディスプレイは、表示部において、反射光、及び自発光のいずれか一方または双方を用いて、文字及び／または画像を表示する機能を有する。
基板５１２には、着色層５３２、遮光層５３６、絶縁層５３０、液晶素子５７４の共通電極として機能する電極５３７、配向膜５３８ｂ、絶縁層５３９等が設けられている。基板５１２の外側の面には、偏光板５４０を有する。絶縁層５３０は、平坦化層としての機能を有していてもよい。絶縁層５３０により、電極５３７の表面を概略平坦にできるため、液晶層５４１の配向状態を均一にできる。絶縁層５３９は、液晶素子５７４のセルギャップを保持するためのスペーサとして機能する。絶縁層５３９が可視光を透過する場合は、絶縁層５３９を液晶素子５７４の表示領域と重ねて配置してもよい。
液晶素子５７４は反射型の液晶素子である。液晶素子５７４は、画素電極として機能する電極５４２、液晶層５４１、電極５３７が積層された積層構造を有する。電極５４２の基板５１１側に接して、可視光を反射する電極５２４が設けられている。電極５２４は開口部５２６を有する。電極５４２及び電極５３７は可視光を透過する。液晶層５４１と電極５４２の間に配向膜５３８ａが設けられている。液晶層５４１と電極５３７との間に配向膜５３８ｂが設けられている。
液晶素子５７４において、電極５２４は可視光を反射する機能を有し、電極５３７は可視光を透過する機能を有する。基板５１２側から入射した光は、偏光板５４０により偏光され、電極５３７、液晶層５４１を透過し、電極５２４で反射する。そして液晶層５４１及び電極５３７を再度透過して、偏光板５４０に達する。このとき、電極５２４と電極５３７の間に与える電圧によって液晶の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板５４０を介して射出される光の強度を制御することができる。また光は着色層５３２によって特定の波長領域以外の光が吸収されることにより、取り出される光は、例えば赤色を呈する光となる。
図５６に示すように、開口部５２６には可視光を透過する電極５４２が設けられていることが好ましい。これにより、開口部５２６と重なる領域においてもそれ以外の領域と同様に液晶層５４１が配向するため、これらの領域の境界部で液晶の配向不良が生じ、光が漏れてしまうことを抑制できる。
接続部５４３において、電極５２４は、導電層５４４を介して、トランジスタ５０６ｔが有する導電層５４５と電気的に接続されている。トランジスタ５０６ｔは、液晶素子５７４の駆動を制御する機能を有する。
接着層５３４が設けられる一部の領域には、接続部５４６が設けられている。接続部５４６において、電極５４２と同一の導電膜を加工して得られた導電層と、電極５３７の一部が、接続体５４７により電気的に接続されている。したがって、基板５１２側に形成された電極５３７に、基板５１１側に接続されたＦＰＣ５２２から入力される信号または電位を、接続部５４６を介して供給することができる。
接続体５４７としては、例えば導電性の粒子を用いることができる。導電性の粒子としては、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることができる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。またニッケルをさらに金で被覆するなど、２種類以上の金属材料を層状に被覆させた粒子を用いることが好ましい。また接続体５４７として、弾性変形、または塑性変形する材料を用いることが好ましい。
接続体５４７は、接着層５３４に覆われるように配置することが好ましい。例えば接着層５３４となるペースト等を塗布した後に、接続体５４７を配置すればよい。
発光素子５８８は、ボトムエミッション型の発光素子である。発光素子５８８は、絶縁層５３０側から画素電極として機能する電極５４８、ＥＬ層５７６、及び共通電極として機能する電極５７７の順に積層された積層構造を有する。電極５４８は、絶縁層５７８に設けられた開口を介して、トランジスタ５０５ｔが有する導電層５７９と接続されている。トランジスタ５０５ｔは、発光素子５８８の駆動を制御する機能を有する。絶縁層５３１が電極５４８の端部を覆っている。電極５７７は可視光を反射する材料を含み、電極５４８は可視光を透過する材料を含む。発光素子５８８が発する光は、絶縁層５３０、開口部５２６等を介して、基板５１２側に射出される。
液晶素子５７４及び発光素子５８８は、画素によって着色層の色を変えることで、様々な色を呈することができる。表示装置５１０は、液晶素子５７４を用いて、カラー表示を行うことができる。表示装置５１０は、発光素子５８８を用いて、カラー表示を行うことができる。
トランジスタ５０１ｔ、トランジスタ５０５ｔ、及びトランジスタ５０６ｔは、いずれも絶縁層５８０の基板５１１側の面上に形成されている。これらのトランジスタは、同一の工程を用いて作製することができる。
また、トランジスタ５０１ｔ、トランジスタ５０５ｔ、及びトランジスタ５０６ｔは、いずれも先の実施の形態１及び実施の形態２に示す、本発明の一態様の半導体装置を用いることができる。したがって、微細化されたトランジスタと、複数の表示素子とを組み合わせることで、表示品位の高い表示装置を提供できる。
液晶素子５７４と電気的に接続される回路は、発光素子５８８と電気的に接続される回路と同一面上に形成されることが好ましい。これにより、２つの回路を別々の面上に形成する場合に比べて、表示装置の厚さを薄くすることができる。また、２つのトランジスタを同一の工程で作製できるため、２つのトランジスタを別々の面上に形成する場合に比べて、作製工程を簡略化することができる。
液晶素子５７４の画素電極は、トランジスタが有するゲート絶縁層を挟んで、発光素子５８８の画素電極とは反対に位置する。
トランジスタ５０５ｔは、発光素子５８８に流れる電流を制御するトランジスタ（駆動トランジスタともいう）である。なお、トランジスタのチャネル形成領域に用いる材料には、金属酸化物を用いると好ましい。また、トランジスタ５０５ｔとは別に、画素の選択、非選択状態を制御するトランジスタ（スイッチングトランジスタ、または選択トランジスタともいう）を設けてもよい。
絶縁層５８０の基板５１１側には、絶縁層５８１、絶縁層５８２、絶縁層５８３等の絶縁層が設けられている。絶縁層５８１は、その一部が各トランジスタの下地絶縁層として機能する。絶縁層５８２は、トランジスタのゲート絶縁層として機能する。絶縁層５８３は、トランジスタの保護絶縁膜として機能する。絶縁層５７８は、平坦化層としての機能を有する。なお、トランジスタを覆う絶縁層の数は限定されず、単層であっても２層以上であってもよい。
各トランジスタを覆う絶縁層の少なくとも一層に、水や水素などの不純物が拡散しにくい材料を用いることが好ましい。これにより、絶縁層をバリア膜として機能させることができる。このような構成とすることで、トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能となり、信頼性の高い表示装置を実現できる。
トランジスタ５０１ｔ、トランジスタ５０５ｔ、及びトランジスタ５０６ｔは、ゲートとして機能する導電層５８４、ゲート絶縁層として機能する絶縁層５５８、ソース及びドレインとして機能する導電層５４５及び導電層５８５、並びに、半導体層５８６を有する。ここでは、同一の導電膜を加工して得られる複数の層に、同じハッチングパターンを付している。
トランジスタ５０１ｔ及びトランジスタ５０５ｔは、トランジスタ５０６ｔの構成に加えて、ゲートとして機能する導電層５８７を有する。
トランジスタ５０１ｔ及びトランジスタ５０５ｔには、チャネルが形成される半導体層を２つのゲートで挟持する構成が適用されている。２つのゲートを接続し、これらに同一の信号を供給することによりトランジスタを駆動してもよい。このようなトランジスタは他のトランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速駆動が可能な回路を作製することができる。さらには、回路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、表示装置を大型化、または高精細化したときに配線数が増大したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制することができる。
または、２つのゲートのうち、一方にしきい値電圧を制御するための電位を与え、他方に駆動のための電位を与えることで、トランジスタのしきい値電圧を制御することができる。
なお、表示装置が有するトランジスタの構造に限定はない。回路５１６が有するトランジスタと、表示部５１４が有するトランジスタは、同じ構造であってもよく、異なる構造であってもよい。回路５１６が有する複数のトランジスタは、全て同じ構造であってもよく、２種類以上の構造が組み合わせて用いられていてもよい。同様に、表示部５１４が有する複数のトランジスタは、全て同じ構造であってもよく、２種類以上の構造が組み合わせて用いられていてもよい。
基板５１１の基板５１２と重ならない領域には、接続部５８９が設けられている。接続部５８９では、配線５１８が接続層５９０を介してＦＰＣ５２２と電気的に接続されている。接続部５８９は、接続部５４３と同様の構成を有している。接続部５８９の上面は、電極５４２と同一の導電膜を加工して得られた導電層が露出している。これにより、接続部５８９とＦＰＣ５２２とを接続層５９０を介して電気的に接続することができる。
基板５１２の外側の面に配置する偏光板５４０として直線偏光板を用いてもよいが、円偏光板を用いることもできる。円偏光板としては、例えば直線偏光板と１／４波長位相差板を積層したものを用いることができる。これにより、外光反射を抑制することができる。また、偏光板の種類に応じて、液晶素子５７４に用いる液晶素子のセルギャップ、配向、駆動電圧等を調整することで、所望のコントラストが実現されるようにすればよい。
なお、基板５１２の外側には各種光学部材を配置することができる。光学部材としては、偏光板、位相差板、光拡散層（拡散フィルムなど）、反射防止層、及び集光フィルム等が挙げられる。また、基板５１２の外側には、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜等を配置してもよい。
基板５１１及び基板５１２には、それぞれ、ガラス、石英、セラミック、サファイヤ、有機樹脂などを用いることができる。基板５１１及び基板５１２に可撓性を有する材料を用いると、表示装置の可撓性を高めることができる。
液晶素子５７４としては、例えば垂直配向（ＶＡ：Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードが適用された液晶素子を用いることができる。垂直配向モードとしては、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。
液晶素子５７４には、様々なモードが適用された液晶素子を用いることができる。例えばＶＡモードのほかに、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード等が適用された液晶素子を用いることができる。
液晶素子は、液晶の光学的変調作用によって光の透過または非透過を制御する素子である。液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界または斜め方向の電界を含む）によって制御される。液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく、適用するモードや設計に応じて最適な液晶材料を用いればよい。
液晶の配向を制御するため、配向膜を設けることができる。なお、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
反射型の液晶素子を用いる場合には、表示面側に偏光板５４０を設ける。またこれとは別に、表示面側に光拡散板を配置すると、視認性を向上させられるため好ましい。
偏光板５４０よりも外側に、フロントライトを設けてもよい。フロントライトとしては、エッジライト型のフロントライトを用いることが好ましい。ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を備えるフロントライトを用いると、消費電力を低減できるため好ましい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
１００ トランジスタ
１００Ａ トランジスタ
１００Ｂ トランジスタ
１００Ｃ トランジスタ
１００Ｄ トランジスタ
１００Ｅ トランジスタ
１００Ｆ トランジスタ
１００Ｇ トランジスタ
１００Ｈ トランジスタ
１０２ 基板
１０４ 絶縁膜
１０６ 導電膜
１０７ 酸化物半導体膜
１０８ 酸化物半導体膜
１０８＿１ 酸化物半導体膜
１０８＿２ 酸化物半導体膜
１０８＿３ 酸化物半導体膜
１０８ａ 低抵抗領域
１０８ｄ ドレイン領域
１０８ｄ＿０ ドレイン領域
１０８ｉ チャネル領域
１０８ｓ ソース領域
１０８ｓ＿０ ソース領域
１１０ 絶縁膜
１１０＿０ 絶縁膜
１１０＿１ 絶縁膜
１１２ 導電膜
１１２＿０ 導電膜
１１２＿１ 導電膜
１１２ａ 金属酸化膜
１１２ａ＿０ 金属酸化膜
１１２ａ＿１ 金属酸化膜
１１２ｂ 金属膜
１１２ｂ＿０ 金属膜
１１２ｂ＿１ 金属膜
１１３ 保護膜
１１３＿０ 保護膜
１１６ 絶縁膜
１１８ 絶縁膜
１２０ａ 導電膜
１２０ｂ 導電膜
１２２ 絶縁膜
１４０ 保護膜
１４１ａ 開口部
１４１ｂ 開口部
１４３ 開口部
１４７ プラズマ
２００ トランジスタ
２００Ａ トランジスタ
２０２ 基板
２０４ 絶縁膜
２０６ 導電膜
２０８ 半導体膜
２０８＿０ 半導体膜
２０８＿１ 半導体膜
２０８＿２ 半導体膜
２０８ａ 低抵抗領域
２０８ａｐ 低抵抗領域
２０８ｄ ドレイン領域
２０８ｄ＿０ 不純物領域
２０８ｄｐ ドレイン領域
２０８ｉ チャネル領域
２０８ｐ 半導体膜
２０８ｓ ソース領域
２０８ｓ＿０ 不純物領域
２０８ｓｐ ソース領域
２１０ 絶縁膜
２１０＿０ 絶縁膜
２１０＿１ 絶縁膜
２１２ 導電膜
２１２＿０ 導電膜
２１２＿１ 導電膜
２１３ 保護膜
２１３＿０ 保護膜
２１６ 絶縁膜
２１８ 絶縁膜
２２０ａ 導電膜
２２０ｂ 導電膜
２４０ 保護膜
２４１ａ 開口部
２４１ｂ 開口部
２４１ｃ 開口部
２４１ｄ 開口部
２４３ 開口部
２４６ レーザー光
２４７ 不純物元素
２４８ 不純物元素
２４９ 不純物元素
２５０ トランジスタ
２５２ 保護膜
３００Ａ トランジスタ
３００Ｂ トランジスタ
３００Ｃ トランジスタ
３００Ｄ トランジスタ
３００Ｅ トランジスタ
３００Ｆ トランジスタ
３０２ 基板
３０４ 導電膜
３０６ 絶縁膜
３０７ 絶縁膜
３０８ 酸化物半導体膜
３０８＿１ 酸化物半導体膜
３０８＿２ 酸化物半導体膜
３０８＿３ 酸化物半導体膜
３１２ａ 導電膜
３１２ｂ 導電膜
３１４ 絶縁膜
３１６ 絶縁膜
３１８ 絶縁膜
３２０ａ 導電膜
３２０ｂ 導電膜
３４１ａ 開口部
３４１ｂ 開口部
３４２ａ 開口部
３４２ｂ 開口部
３４２ｃ 開口部
５０１ 画素回路
５０１ｔ トランジスタ
５０５ｔ トランジスタ
５０６ｔ トランジスタ
５０２ 画素部
５０４ 駆動回路部
５０４ａ ゲートドライバ
５０４ｂ ソースドライバ
５０６ 保護回路
５０７ 端子部
５１０ 表示装置
５１１ 基板
５１２ 基板
５１４ 表示部
５１６ 回路
５１８ 配線
５２０ ＩＣ
５２２ ＦＰＣ
５２４ 電極
５２６ 開口部
５３０ 絶縁層
５３１ 絶縁層
５３２ 着色層
５３４ 接着層
５３５ 接着層
５３６ 遮光層
５３７ 電極
５３８ａ 配向膜
５３８ｂ 配向膜
５３９ 絶縁層
５４０ 偏光板
５４１ 液晶層
５４２ 電極
５４３ 接続部
５４４ 導電層
５４５ 導電層
５４６ 接続部
５４７ 接続体
５４８ 電極
５５０ トランジスタ
５５２ トランジスタ
５５４ トランジスタ
５６０ 容量素子
５６２ 容量素子
５７０ 液晶素子
５７２ 発光素子
５７４ 液晶素子
５７６ ＥＬ層
５７７ 電極
５７８ 絶縁層
５７９ 導電層
５８０ 絶縁層
５８１ 絶縁層
５８２ 絶縁層
５８３ 絶縁層
５８４ 導電層
５８５ 導電層
５８６ 半導体層
５８７ 導電層
５８８ 発光素子
５８９ 接続部
５９０ 接続層
６６４ 電極
６６５ 電極
６６７ 電極
７００ 表示装置
７０１ 基板
７０２ 画素部
７０４ ソースドライバ回路部
７０５ 基板
７０６ ゲートドライバ回路部
７０８ ＦＰＣ端子部
７１０ 信号線
７１１ 配線部
７１２ シール材
７１６ ＦＰＣ
７３０ 絶縁膜
７３２ 封止膜
７３４ 絶縁膜
７３６ 着色膜
７３８ 遮光膜
７５０ トランジスタ
７５２ トランジスタ
７６０ 接続電極
７７０ 平坦化絶縁膜
７７２ 導電膜
７７３ 絶縁膜
７７４ 導電膜
７７５ 液晶素子
７７６ 液晶層
７７８ 構造体
７８０ 異方性導電膜
７８２ 発光素子
７８４ 導電膜
７８６ ＥＬ層
７８８ 導電膜
７９０ 容量素子
７９１ タッチパネル
７９２ 絶縁膜
７９３ 電極
７９４ 電極
７９５ 絶縁膜
７９６ 電極
７９７ 絶縁膜
８００ インバータ
８１０ ＯＳトランジスタ
８２０ ＯＳトランジスタ
８３１ 信号波形
８３２ 信号波形
８４０ 破線
８４１ 実線
８５０ ＯＳトランジスタ
８６０ ＣＭＯＳインバータ
９００ 半導体装置
９０１ 電源回路
９０２ 回路
９０３ 電圧生成回路
９０３Ａ 電圧生成回路
９０３Ｂ 電圧生成回路
９０３Ｃ 電圧生成回路
９０４ 回路
９０５ 電圧生成回路
９０６ 回路
９１１ トランジスタ
９１２ トランジスタ
９１２Ａ トランジスタ
９１２Ｂ トランジスタ
９２１ 制御回路
９２２ トランジスタ
７０００ 表示モジュール
７００１ 上部カバー
７００２ 下部カバー
７００３ ＦＰＣ
７００４ タッチパネル
７００５ ＦＰＣ
７００６ 表示パネル
７００７ バックライト
７００８ 光源
７００９ フレーム
７０１０ プリント基板
７０１１ バッテリ
８０００ カメラ
８００１ 筐体
８００２ 表示部
８００３ 操作ボタン
８００４ シャッターボタン
８００６ レンズ
８１００ ファインダー
８１０１ 筐体
８１０２ 表示部
８１０３ ボタン
８２００ ヘッドマウントディスプレイ
８２０１ 装着部
８２０２ レンズ
８２０３ 本体
８２０４ 表示部
８２０５ ケーブル
８２０６ バッテリ
８３００ ヘッドマウントディスプレイ
８３０１ 筐体
８３０２ 表示部
８３０３ 操作ボタン
８３０４ 固定具
８３０５ レンズ
８３０６ ダイヤル
９０００ 筐体
９００１ 表示部
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ 操作ボタン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１００ テレビジョン装置
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９２００ 携帯情報端末
９２０１ 携帯情報端末
９５００ 表示装置
９５０１ 表示パネル
９５０２ 表示領域
９５０３ 領域
９５１１ 軸部
９５１２ 軸受部

Claims (14)

  1. 酸化物半導体膜を有する半導体装置の作製方法であって、
    酸化物半導体膜を形成する工程と、
    前記酸化物半導体膜上に絶縁膜を成膜する工程と、
    前記絶縁膜上に導電膜を成膜する工程と、
    前記導電膜上に第１の保護膜を成膜する工程と、
    前記第１の保護膜上に第２の保護膜を形成する工程と、を有し、
    前記第１の保護膜、前記導電膜、及び前記絶縁膜は、前記第２の保護膜をマスクに加工され、
    前記第２の保護膜を除去した後に、前記導電膜及び前記絶縁膜は、前記第１の保護膜をマスクに、前記第２の保護膜よりも小さい面積で加工される、
    ことを特徴とする半導体装置の作製方法。
  2. 酸化物半導体膜を有する半導体装置の作製方法であって、
    酸化物半導体膜を形成する工程と、
    前記酸化物半導体膜上に絶縁膜を成膜する工程と、
    前記絶縁膜上に導電膜を成膜する工程と、
    前記導電膜上に第１の保護膜を成膜する工程と、
    前記第１の保護膜上に第２の保護膜を形成する工程と、を有し、
    前記第１の保護膜、前記導電膜、及び前記絶縁膜は、前記第２の保護膜をマスクに加工され、
    前記第２の保護膜を除去した後に、前記導電膜及び前記絶縁膜は、前記第１の保護膜をマスクに、前記第２の保護膜よりも小さい面積で加工され、
    前記第１の保護膜上から前記酸化物半導体膜に対してプラズマ処理を行い、
    前記第１の保護膜を除去した後に、前記導電膜及び前記酸化物半導体膜上に窒化物絶縁膜が成膜される、
    ことを特徴とする半導体装置の作製方法。
  3. 請求項２において、
    前記プラズマ処理は、アルゴン及び窒素のいずれか一方または双方の雰囲気下で行われる、
    ことを特徴とする半導体装置の作製方法。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記導電膜は、前記第２の保護膜の面積の１５％以上５０％以下で形成される、
    ことを特徴とする半導体装置の作製方法。
  5. 請求項１乃至請求項３のいずれか一項において、
    前記第１の保護膜は、無機材料により形成され、
    前記第２の保護膜は、有機材料により形成される、
    ことを特徴とする半導体装置の作製方法。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記導電膜は、
    金属酸化膜と、前記金属酸化膜上の金属膜とにより形成される、
    ことを特徴とする半導体装置の作製方法。
  7. ガラス基板上の半導体膜と、
    前記半導体膜上の絶縁膜と、
    前記半導体膜と一部重なり、且つ前記絶縁膜上のゲート電極と、を有し、
    前記半導体膜は、
    一対の低抵抗領域と、
    前記一対の低抵抗領域の間のチャネル領域と、を有し、
    チャネル長方向において、前記低抵抗領域の幅は、前記チャネル領域のチャネル長と同じ、または前記チャネル領域のチャネル長よりも広い、
    ことを特徴とする半導体装置。
  8. 請求項７において、
    前記低抵抗領域の一部は、前記ゲート電極と重なる、
    ことを特徴とする半導体装置。
  9. 請求項７または請求項８において、
    前記チャネル長は、１．５μｍ未満である、
    ことを特徴とする半導体装置。
  10. 請求項７乃至請求項９のいずれか一項において、
    前記半導体膜は、
    結晶構造を有する、
    ことを特徴とする半導体装置。
  11. 請求項７乃至請求項１０のいずれか一項において、
    前記半導体膜は、
    多結晶シリコン膜である、
    ことを特徴とする半導体装置。
  12. 請求項７乃至請求項１１に記載のいずれか一つの半導体装置と、
    表示素子と、
    を有することを特徴とする表示装置。
  13. 請求項１２に記載の表示装置と、
    タッチセンサと、
    を有することを特徴とする表示モジュール。
  14. 請求項７乃至請求項１１に記載のいずれか一つの半導体装置、請求項１２に記載の表示装置、または請求項１３に記載の表示モジュールと、
    操作キーまたはバッテリと、を
    有することを特徴とする電子機器。
JP2016197784A 2015-10-12 2016-10-06 半導体装置の作製方法 Active JP6851166B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015201656 2015-10-12
JP2015201654 2015-10-12
JP2015201656 2015-10-12
JP2015201654 2015-10-12

Publications (3)

Publication Number Publication Date
JP2017076785A true JP2017076785A (ja) 2017-04-20
JP2017076785A5 JP2017076785A5 (ja) 2019-11-14
JP6851166B2 JP6851166B2 (ja) 2021-03-31

Family

ID=58499920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016197784A Active JP6851166B2 (ja) 2015-10-12 2016-10-06 半導体装置の作製方法

Country Status (2)

Country Link
US (1) US9985056B2 (ja)
JP (1) JP6851166B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018206828A (ja) * 2017-05-31 2018-12-27 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2019171505A1 (ja) * 2018-03-07 2019-09-12 シャープ株式会社 薄膜トランジスタおよびその製造方法並びに表示装置
JP2022105184A (ja) * 2018-02-28 2022-07-12 株式会社半導体エネルギー研究所 半導体装置及びその作製方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017064590A1 (en) * 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
SG10201608737QA (en) 2015-10-29 2017-05-30 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
US10741587B2 (en) 2016-03-11 2020-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module, electronic device, and manufacturing method the same
CN108333844A (zh) * 2018-02-06 2018-07-27 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板及其制造方法
US11508760B2 (en) * 2018-03-15 2022-11-22 Sharp Kabushiki Kaisha Active-matrix substrate and display device
CN108538789A (zh) * 2018-03-30 2018-09-14 武汉华星光电技术有限公司 Cmos晶体管的制备方法、阵列基板的制备方法
JP2021521451A (ja) * 2018-04-16 2021-08-26 オーピクス メディカル テクノロジーズ インコーポレイテッド 高抵抗センサーおよびそれを使用するための方法
CN110190132A (zh) * 2019-05-17 2019-08-30 深圳市华星光电半导体显示技术有限公司 薄膜晶体管器件及其制备方法
KR20210005454A (ko) * 2019-07-05 2021-01-14 삼성전자주식회사 발광소자 패키지 제조방법 및 이를 이용한 디스플레이 패널 제조방법
JP7201556B2 (ja) * 2019-08-30 2023-01-10 株式会社ジャパンディスプレイ 半導体装置
CN111584426B (zh) * 2020-05-14 2023-03-28 深圳市华星光电半导体显示技术有限公司 一种显示面板的制备方法、显示面板及显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05182983A (ja) * 1991-12-27 1993-07-23 Seiko Epson Corp 薄膜トランジスタの製造方法
JPH06188263A (ja) * 1992-12-16 1994-07-08 Fujitsu Ltd 自己整合型薄膜トランジスタの製造方法
JPH07226518A (ja) * 1994-02-10 1995-08-22 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
JPH07321329A (ja) * 1994-05-27 1995-12-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法および液晶表示装置
JPH08511380A (ja) * 1994-04-07 1996-11-26 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 薄膜電界効果トランジスタを具える電子デバイスの製造方法
JP2000031496A (ja) * 1998-05-29 2000-01-28 Samsung Electron Co Ltd 液晶表示装置用薄膜トランジスタ形成方法
JP2000228527A (ja) * 1998-12-03 2000-08-15 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US20020068392A1 (en) * 2000-12-01 2002-06-06 Pt Plus Co. Ltd. Method for fabricating thin film transistor including crystalline silicon active layer
US20070281401A1 (en) * 1998-12-03 2007-12-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
CN104821338A (zh) * 2014-02-05 2015-08-05 株式会社半导体能源研究所 半导体装置、显示装置、显示模块以及电子设备

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5408829B2 (ja) 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
US7238557B2 (en) 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6891227B2 (en) 2002-03-20 2005-05-10 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same
JP2003282881A (ja) 2002-03-22 2003-10-03 Sharp Corp 薄膜トランジスタおよびその製造方法ならびに液晶表示装置
JP3764401B2 (ja) 2002-04-18 2006-04-05 株式会社東芝 半導体装置の製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP5109223B2 (ja) 2004-08-04 2012-12-26 ソニー株式会社 電界効果型トランジスタ
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
TWI242290B (en) 2004-11-22 2005-10-21 Au Optronics Corp Fabrication method of thin film transistor
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015471B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP2007220818A (ja) 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR101206033B1 (ko) 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
WO2008126492A1 (ja) 2007-04-05 2008-10-23 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
US8748879B2 (en) 2007-05-08 2014-06-10 Idemitsu Kosan Co., Ltd. Semiconductor device, thin film transistor and a method for producing the same
TWI343654B (en) * 2007-07-25 2011-06-11 Au Optronics Corp Method for fabricating pixel structures
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
TWI500160B (zh) 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5430113B2 (ja) 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US8179490B2 (en) 2009-06-12 2012-05-15 Au Optronics Corporation Pixel designs of improving the aperture ratio in an LCD
WO2011043163A1 (en) 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20120093864A (ko) 2009-10-09 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101787353B1 (ko) 2009-11-13 2017-10-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011068028A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2012033836A (ja) 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2012090973A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9112036B2 (en) 2011-06-10 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP6005401B2 (ja) 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6016532B2 (ja) 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2013039126A1 (en) 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8952379B2 (en) 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8941113B2 (en) 2012-03-30 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and manufacturing method of semiconductor element
KR102099445B1 (ko) 2012-06-29 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2016027597A (ja) 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
US9929279B2 (en) 2014-02-05 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6585354B2 (ja) 2014-03-07 2019-10-02 株式会社半導体エネルギー研究所 半導体装置
US10002971B2 (en) 2014-07-03 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05182983A (ja) * 1991-12-27 1993-07-23 Seiko Epson Corp 薄膜トランジスタの製造方法
JPH06188263A (ja) * 1992-12-16 1994-07-08 Fujitsu Ltd 自己整合型薄膜トランジスタの製造方法
JPH07226518A (ja) * 1994-02-10 1995-08-22 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
JPH08511380A (ja) * 1994-04-07 1996-11-26 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 薄膜電界効果トランジスタを具える電子デバイスの製造方法
US5618741A (en) * 1994-04-07 1997-04-08 U.S. Philips Corporation Manufacture of electronic devices having thin-film transistors
JPH07321329A (ja) * 1994-05-27 1995-12-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法および液晶表示装置
US20010008781A1 (en) * 1998-05-29 2001-07-19 Lee Joo-Hyung Method for forming a TFT in a liquid crystal display
JP2000031496A (ja) * 1998-05-29 2000-01-28 Samsung Electron Co Ltd 液晶表示装置用薄膜トランジスタ形成方法
CN1157772C (zh) * 1998-05-29 2004-07-14 三星电子株式会社 在液晶显示器中形成薄膜晶体管的方法
JP2000228527A (ja) * 1998-12-03 2000-08-15 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US20070281401A1 (en) * 1998-12-03 2007-12-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US20020068392A1 (en) * 2000-12-01 2002-06-06 Pt Plus Co. Ltd. Method for fabricating thin film transistor including crystalline silicon active layer
KR20020043116A (ko) * 2000-12-01 2002-06-08 주승기 결정질 실리콘 활성층을 포함하는 박막트랜지스터 제조 방법
JP2002208599A (ja) * 2000-12-01 2002-07-26 Pt Plus Ltd 結晶質シリコン活性層を含む薄膜トランジスタの製造方法
CN104821338A (zh) * 2014-02-05 2015-08-05 株式会社半导体能源研究所 半导体装置、显示装置、显示模块以及电子设备
US20150221678A1 (en) * 2014-02-05 2015-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
JP2015179822A (ja) * 2014-02-05 2015-10-08 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を用いた表示装置、該表示装置を用いた表示モジュール、並びに該半導体装置、該表示装置、及び該表示モジュールを用いた電子機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018206828A (ja) * 2017-05-31 2018-12-27 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2022105184A (ja) * 2018-02-28 2022-07-12 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP7372388B2 (ja) 2018-02-28 2023-10-31 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
WO2019171505A1 (ja) * 2018-03-07 2019-09-12 シャープ株式会社 薄膜トランジスタおよびその製造方法並びに表示装置
US11342461B2 (en) 2018-03-07 2022-05-24 Sharp Kabushiki Kaisha Thin film transistor, method for producing same and display device

Also Published As

Publication number Publication date
US20170104018A1 (en) 2017-04-13
US9985056B2 (en) 2018-05-29
JP6851166B2 (ja) 2021-03-31

Similar Documents

Publication Publication Date Title
US11942554B2 (en) Semiconductor device, display device including the semiconductor device, and an electronic device including the semiconductor device
JP6851166B2 (ja) 半導体装置の作製方法
JP6570486B2 (ja) 半導体装置
JP7254867B2 (ja) 半導体装置の作製方法
JP2022164695A (ja) 半導体装置
JP6608633B2 (ja) 半導体装置
JP2024050539A (ja) 半導体装置
JP7293282B2 (ja) 半導体装置
JP2017034251A (ja) 半導体装置、該半導体装置を有する表示装置
JP2017076787A (ja) 半導体装置の作製方法
JP2017076788A (ja) 半導体装置の作製方法
JP2023009058A (ja) 半導体装置
JPWO2017125796A1 (ja) 金属酸化物膜、半導体装置、及び表示装置
JP2017108065A (ja) 半導体装置の作製方法および該半導体装置を有する表示装置の作製方法
JP2018006732A (ja) 半導体装置、該半導体装置の作製方法、または該半導体装置を有する表示装置
JP2017005064A (ja) 半導体装置、該半導体装置を有する表示装置
JP2020127016A (ja) 半導体装置

Legal Events

Date Code Title Description
A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A80

Effective date: 20161013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191002

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191002

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210309

R150 Certificate of patent or registration of utility model

Ref document number: 6851166

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150