JP7254867B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP7254867B2
JP7254867B2 JP2021149197A JP2021149197A JP7254867B2 JP 7254867 B2 JP7254867 B2 JP 7254867B2 JP 2021149197 A JP2021149197 A JP 2021149197A JP 2021149197 A JP2021149197 A JP 2021149197A JP 7254867 B2 JP7254867 B2 JP 7254867B2
Authority
JP
Japan
Prior art keywords
film
transistor
insulating film
oxide semiconductor
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021149197A
Other languages
English (en)
Other versions
JP2022008388A (ja
Inventor
純一 肥塚
正美 神長
大輔 黒崎
行徳 島
俊光 生内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022008388A publication Critical patent/JP2022008388A/ja
Application granted granted Critical
Publication of JP7254867B2 publication Critical patent/JP7254867B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02557—Sulfides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/0256—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02653—Vapour-liquid-solid growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明の一態様は、酸化物半導体膜を有する半導体装置の作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明
の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明は、プロ
セス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に
関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装
置、それらの駆動方法、またはそれらの製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる
装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶
装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電
気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、
半導体装置を有している場合がある。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（電界効果トラ
ンジスタ（ＦＥＴ）、または薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注
目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような
電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコ
ンを代表とする半導体材料が広く知られているが、その他の材料として酸化物半導体が注
目されている。
例えば、酸化物半導体として、Ｉｎ、Ｚｎ、Ｇａ、Ｓｎなどを含む非晶質酸化物を用い
てトランジスタを作製する技術が開示されている（特許文献１参照）。また、自己整列ト
ップゲート構造を有する酸化物薄膜のトランジスタを作製する技術が開示されている（特
許文献２参照）。
また、チャネルを形成する酸化物半導体層の下地絶縁層に、加熱により酸素を放出する
絶縁層を用い、該酸化物半導体層の酸素欠損を低減する半導体装置が開示されている（特
許文献３参照）。
特開２００６－１６５５２９号公報 特開２００９－２７８１１５号公報 特開２０１２－００９８３６号公報
酸化物半導体膜を有するトランジスタとしては、例えば、逆スタガ型（ボトムゲート構
造ともいう）またはスタガ型（トップゲート構造ともいう）等が挙げられる。酸化物半導
体膜を有するトランジスタを表示装置に適用する場合、スタガ型のトランジスタよりも逆
スタガ型のトランジスタの方が、作製工程が比較的簡単であり製造コストを抑えられるた
め、利用される場合が多い。しかしながら、表示装置の画面の大型化、または表示装置の
画質の高精細化（例えば、４Ｋ×２Ｋ（水平方向画素数＝３８４０画素、垂直方向画素数
＝２１６０画素）または８Ｋ×４Ｋ（水平方向画素数＝７６８０画素、垂直方向画素数＝
４３２０画素）に代表される高精細な表示装置）が進むと、逆スタガ型のトランジスタで
は、ゲート電極とソース電極及びドレイン電極との間の寄生容量が生じる場合がある。該
寄生容量の大きさによっては、信号遅延等が大きくなり、表示装置の画質が劣化するとい
う問題があった。そこで、酸化物半導体膜を有するスタガ型のトランジスタについて、安
定した半導体特性及び高い信頼性を有する構造の開発が望まれている。
また、酸化物半導体膜をチャネル領域に用いてトランジスタを作製する場合、酸化物半
導体膜のチャネル領域中に形成される酸素欠損は、トランジスタ特性に影響を与えるため
問題となる。例えば、酸化物半導体膜のチャネル領域中に酸素欠損が形成されると、該酸
素欠損に起因してキャリアが生成される。酸化物半導体膜のチャネル領域中にキャリアが
生成されると、酸化物半導体膜をチャネル領域に有するトランジスタの電気特性の変動、
代表的にはしきい値電圧のシフトが生じる。また、トランジスタごとに電気特性がばらつ
くという問題がある。したがって、酸化物半導体膜のチャネル領域においては、酸素欠損
が少ないほど好ましい。一方で、酸化物半導体膜をチャネル領域に用いるトランジスタに
おいて、ソース電極及びドレイン電極と接する酸化物半導体膜としては、ソース電極及び
ドレイン電極との接触抵抗を低減するために酸素欠損が多く、抵抗が低い方が好ましい。
上記問題に鑑み、本発明の一態様は、酸化物半導体を有するトランジスタにおいて、電
気特性の変動を抑制すると共に、信頼性を向上させることを課題の１つとする。または、
本発明の一態様は、酸化物半導体を有するスタガ型のトランジスタを提供することを課題
の１つとする。または、本発明の一態様は、酸化物半導体を有するオン電流が大きいトラ
ンジスタを提供することを課題の１つとする。または、本発明の一態様は、酸化物半導体
を有するオフ電流が小さいトランジスタを提供することを課題の１つとする。または、本
発明の一態様は、消費電力が低減された半導体装置を提供することを課題の１つとする。
または、本発明の一態様は、新規な半導体装置を提供することを課題の１つとする。
なお、上記の課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの課題の全てを解決する必要はない。上記以外の課題は、明細
書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽
出することが可能である。
本発明の一態様は、第１乃至第６の工程を有する半導体装置の作製方法であって、第１
の工程は、酸化物半導体膜を形成する工程を有し、第２の工程は、酸化物半導体膜上にゲ
ート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート電極を形成する工程と、を有し、
第３の工程は、酸化物半導体膜、及びゲート電極上に窒化物絶縁膜を形成する工程を有し
、第４の工程は、窒化物絶縁膜上に酸化物絶縁膜を形成する工程を有し、第５の工程は、
窒化物絶縁膜及び酸化物絶縁膜に開口部を形成する工程を有し、第６の工程は、開口部を
覆うように、酸化物絶縁膜上にソース電極及びドレイン電極を形成する工程を有し、第３
の工程において、窒化物絶縁膜は、少なくとも、プラズマ処理と、成膜処理との２つのス
テップにより形成され、２つのステップは、それぞれ１５０℃以上３００℃未満の温度で
実施される半導体装置の作製方法である。
また、上記態様において、ゲート電極は、酸化物半導体膜または酸化物導電膜により形
成されると好ましい。
また、本発明の他の一態様は、第１乃至第８の工程を有する半導体装置の作製方法であ
って、第７の工程は、第１のゲート電極を形成する工程を有し、第８の工程は、第１のゲ
ート電極上に第１のゲート絶縁膜を形成する工程を有し、第１の工程は、第１のゲート絶
縁膜上に酸化物半導体膜を形成する工程を有し、第２の工程は、酸化物半導体膜上に第２
のゲート絶縁膜を形成する工程と、第２のゲート絶縁膜上に第２のゲート電極を形成する
工程と、を有し、第３の工程は、酸化物半導体膜、及び第２のゲート電極上に窒化物絶縁
膜を形成する工程を有し、第４の工程は、窒化物絶縁膜上に酸化物絶縁膜を形成する工程
を有し、第５の工程は、窒化物絶縁膜及び酸化物絶縁膜に開口部を形成する工程を有し、
第６の工程は、開口部を覆うように、酸化物絶縁膜上にソース電極及びドレイン電極を形
成する工程を有し、第３の工程において、窒化物絶縁膜は、少なくとも、プラズマ処理と
、成膜処理との２つのステップにより形成され、２つのステップは、それぞれ１５０℃以
上３００℃未満の温度で実施される半導体装置の作製方法である。
上記態様において、第２のゲート電極は、酸化物半導体または酸化物導電体により形成
されると好ましい。
また、上記態様において、プラズマ処理は、アルゴンガス雰囲気下で行われると好まし
い。また、上記態様において、成膜処理は、シランガスと、窒素ガスと、アンモニアガス
と、を用いて行われると好ましい。また、上記態様において、窒化物絶縁膜は、プラズマ
ＣＶＤ装置を用いて形成されると好ましい。
本発明の一態様により、酸化物半導体を有するトランジスタにおいて、電気特性の変動
を抑制すると共に、信頼性を向上させることができる。または、本発明の一態様により、
酸化物半導体を有するスタガ型のトランジスタを提供することができる。または、本発明
の一態様により、酸化物半導体を有するオン電流が大きいトランジスタを提供することが
できる。または、本発明の一態様により、酸化物半導体を有するオフ電流が小さいトラン
ジスタを提供することができる。または、本発明の一態様により、消費電力が低減された
半導体装置を提供することができる。または、本発明の一態様により、新規な半導体装置
を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の
一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置の作製方法を説明する工程フロー図。 半導体装置の作製方法を説明する工程フロー図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 バンド構造を説明する図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 ＣＡＡＣ－ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ－ＯＳの制限視野電子回折パターンを示す図。 ＣＡＡＣ－ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。 ｎｃ－ＯＳの電子回折パターンを示す図、およびｎｃ－ＯＳの断面ＴＥＭ像。 ａ－ｌｉｋｅ ＯＳの断面ＴＥＭ像。 Ｉｎ－Ｇａ－Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 表示装置の一態様を示す上面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す断面図。 半導体装置の回路構成を説明する図。 画素回路の構成を説明する図、及び画素回路の動作を説明するタイミングチャート。 表示装置を説明するブロック図及び回路図。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するためのグラフおよび回路図。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するためのブロック図、回路図および波形図。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 入出力装置の一例を示す断面図。 表示モジュールを説明する図。 電子機器を説明する図。 表示装置を説明する斜視図。 情報処理装置の構成を説明する図。 実施例における、試料の断面構造を説明する図。 実施例における、ＴＤＳ測定結果を説明する図。 実施例における、ＴＤＳ測定結果を説明する図。 実施例における、トランジスタのＩｄ－Ｖｇ特性を説明する図。 実施例における、トランジスタのＧＢＴ試験結果を説明する図。 実施例における、ＥＳＲのスペクトルを説明する図。 実施例における、絶縁膜のスピン密度を説明する。 実施例における、試料の断面構造を説明する図。 実施例における、トランジスタのＩｄ－Ｖｇ特性を説明する図。 実施例における、トランジスタのＧＢＴ試験結果を説明する図。 実施例における、トランジスタのＩｄ－Ｖｇ特性を説明する図。 実施例における、トランジスタのＩｄ－Ｖｇ特性を説明する図。 実施例における、トランジスタのＩｄ－Ｖｇ特性を説明する図。 実施例における、トランジスタのＶｔｈの確率統計を説明する図。 実施例における、トランジスタのＧＢＴ試験結果を説明する図。 試料のＸＲＤスペクトルの測定結果を説明する図。 試料のＴＥＭ像、および電子線回折パターンを説明する図。 試料のＥＤＸマッピングを説明する図。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの
異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形
態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明
は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている
場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を
模式的に示したものであり、図面に示す形状又は値などに限定されない。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の
混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位
置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関
係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明し
た語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含
む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイ
ン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間
にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すこ
とができるものである。なお、本明細書等において、チャネル領域とは、電流が主として
流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路
動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明
細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとす
る。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するも
の」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するも
の」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない
。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジス
タなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有
する素子などが含まれる。
また、本明細書等において、「平行」とは、二つの直線が－１０°以上１０°以下の角
度で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。ま
た、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態を
いう。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ
替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変
更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」
という用語に変更することが可能な場合がある。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ
状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態と
は、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖ
ｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソ
ースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル
型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔ
ｈよりも低いときのドレイン電流を言う場合がある。
トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオ
フ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在
することを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態
、所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られ
るＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイ
ン電流が１×１０－９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０－１
３Ａであり、Ｖｇｓが－０．５Ｖにおけるドレイン電流が１×１０－１９Ａであり、Ｖｇ
ｓが－０．８Ｖにおけるドレイン電流が１×１０－２２Ａであるようなｎチャネル型トラ
ンジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが－０．５Ｖにおいて
、または、Ｖｇｓが－０．５Ｖ乃至－０．８Ｖの範囲において、１×１０－１９Ａ以下で
あるから、当該トランジスタのオフ電流は１×１０－１９Ａ以下である、と言う場合があ
る。当該トランジスタのドレイン電流が１×１０－２２Ａ以下となるＶｇｓが存在するた
め、当該トランジスタのオフ電流は１×１０－２２Ａ以下である、と言う場合がある。
また、本明細書等では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅
Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あ
たりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次
元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流
は、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ
電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保
証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例
えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トラ
ンジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、
当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トラ
ンジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか
一の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在すること
を指す場合がある。
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある
。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、
１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、また
は２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導
体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置
等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ
電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、
２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含ま
れる半導体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半
導体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となる
Ｖｇｓの値が存在することを指す場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電
流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。ま
た、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに
、ソースとドレインとの間に流れる電流を指す場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が
十分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「
絶縁体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書
等に記載の「半導体」は、「絶縁体」に言い換えることが可能な場合がある。同様に、本
明細書等に記載の「絶縁体」は、「半導体」に言い換えることが可能な場合がある。また
は、本明細書等に記載の「絶縁体」を「半絶縁体」に言い換えることが可能な場合がある
。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が
十分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「
導電体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書
等に記載の「半導体」は、「導電体」に言い換えることが可能な場合がある。同様に、本
明細書等に記載の「導電体」は、「半導体」に言い換えることが可能な場合がある。
また、本明細書等において、半導体の不純物とは、半導体を構成する主成分以外をいう
。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより
、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅ）が形成されることや、キャリア
移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化
物半導体を有する場合、半導体の特性を変化させる不純物としては、例えば、第１族元素
、第２族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、
水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素
などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形
成する場合がある。また、半導体がシリコンを有する場合、半導体の特性を変化させる不
純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１
５族元素などがある。
（実施の形態１）
本実施の形態では、トランジスタを有する半導体装置、及び当該半導体装置の作製方法
の一例について、図１乃至図２０を用いて説明する。
＜１－１．半導体装置の構成例１＞
図３（Ａ）（Ｂ）（Ｃ）に、トランジスタを有する半導体装置の一例を示す。なお、図
３（Ａ）（Ｂ）（Ｃ）に示すトランジスタは、スタガ型（トップゲート構造）である。
図３（Ａ）は、トランジスタ１００の上面図であり、図３（Ｂ）は図３（Ａ）の一点鎖
線Ｘ１－Ｘ２間の断面図であり、図３（Ｃ）は図３（Ａ）の一点鎖線Ｙ１－Ｙ２間の断面
図である。なお、図３（Ａ）では、明瞭化のため、絶縁膜１１０などの構成要素を省略し
て図示している。なお、トランジスタの上面図においては、以降の図面においても図３（
Ａ）と同様に、構成要素の一部を省略して図示する場合がある。また、一点鎖線Ｘ１－Ｘ
２方向をチャネル長（Ｌ）方向、一点鎖線Ｙ１－Ｙ２方向をチャネル幅（Ｗ）方向と呼称
する場合がある。
図３（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００は、基板１０２上の絶縁膜１０４と
、絶縁膜１０４上の酸化物半導体膜１０８と、酸化物半導体膜１０８上の絶縁膜１１０と
、絶縁膜１１０上の導電膜１１２と、絶縁膜１０４、酸化物半導体膜１０８、及び導電膜
１１２上の絶縁膜１１６と、を有する。なお、酸化物半導体膜１０８は、導電膜１１２と
重なるチャネル領域１０８ｉと、絶縁膜１１６と接するソース領域１０８ｓと、絶縁膜１
１６と接するドレイン領域１０８ｄと、を有する。
また、絶縁膜１１６は、窒素または水素を有する。絶縁膜１１６と、ソース領域１０８
ｓ及びドレイン領域１０８ｄと、が接することで、絶縁膜１１６中の窒素または水素がソ
ース領域１０８ｓ及びドレイン領域１０８ｄ中に添加される。ソース領域１０８ｓ及びド
レイン領域１０８ｄは、窒素または水素が添加されることで、キャリア密度が高くなる。
また、トランジスタ１００は、絶縁膜１１６上の絶縁膜１１８と、絶縁膜１１６、１１
８に設けられた開口部１４１ａを介して、ソース領域１０８ｓに電気的に接続される導電
膜１２０ａと、絶縁膜１１６、１１８に設けられた開口部１４１ｂを介して、ドレイン領
域１０８ｄに電気的に接続される導電膜１２０ｂと、を有していてもよい。
なお、本明細書等において、絶縁膜１０４を第１の絶縁膜と、絶縁膜１１０を第２の絶
縁膜と、絶縁膜１１６を第３の絶縁膜と、絶縁膜１１８を第４の絶縁膜と、それぞれ呼称
する場合がある。また、導電膜１１２は、ゲート電極としての機能を有し、導電膜１２０
ａは、ソース電極としての機能を有し、導電膜１２０ｂは、ドレイン電極としての機能を
有する。
また、絶縁膜１１０は、ゲート絶縁膜としての機能を有する。また、絶縁膜１１０は、
過剰酸素領域を有する。絶縁膜１１０が過剰酸素領域を有することで、酸化物半導体膜１
０８が有するチャネル領域１０８ｉ中に過剰酸素を供給することができる。よって、チャ
ネル領域１０８ｉに形成されうる酸素欠損を過剰酸素により補填することができるため、
信頼性の高い半導体装置を提供することができる。
なお、酸化物半導体膜１０８中に過剰酸素を供給させるためには、酸化物半導体膜１０
８の下方に形成される絶縁膜１０４に過剰酸素を供給してもよい。ただし、この場合、絶
縁膜１０４中に含まれる過剰酸素は、酸化物半導体膜１０８が有するソース領域１０８ｓ
、及びドレイン領域１０８ｄにも供給されうる。ソース領域１０８ｓ、及びドレイン領域
１０８ｄ中に過剰酸素が供給されると、ソース領域１０８ｓ、及びドレイン領域１０８ｄ
の抵抗が高くなる場合がある。
一方で、酸化物半導体膜１０８の上方に形成される絶縁膜１１０に過剰酸素を有する構
成とすることで、チャネル領域１０８ｉにのみ選択的に過剰酸素を供給させることが可能
となる。あるいは、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０
８ｄに過剰酸素を供給させたのち、ソース領域１０８ｓ及びドレイン領域１０８ｄのキャ
リア密度を選択的に高めることで、ソース領域１０８ｓ、及びドレイン領域１０８ｄの抵
抗が高くなることを抑制することができる。
また、酸化物半導体膜１０８が有するソース領域１０８ｓ及びドレイン領域１０８ｄは
、それぞれ、酸素欠損を形成する元素、または酸素欠損と結合する元素を有すると好まし
い。当該酸素欠損を形成する元素、または酸素欠損と結合する元素としては、代表的には
水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられる
。また、希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセ
ノン等がある。上記酸素欠損を形成する元素が、絶縁膜１１６中に１つまたは複数含まれ
る場合、絶縁膜１１６からソース領域１０８ｓ、及びドレイン領域１０８ｄに拡散する。
および／または上記酸素欠損を形成する元素は、不純物添加処理によりソース領域１０８
ｓ、及びドレイン領域１０８ｄ中に添加される。
不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と酸素の結
合が切断され、酸素欠損が形成される。または、不純物元素が酸化物半導体膜に添加され
ると、酸化物半導体膜中の金属元素と結合していた酸素が不純物元素と結合し、金属元素
から酸素が脱離され、酸素欠損が形成される。これらの結果、酸化物半導体膜においてキ
ャリア密度が増加し、導電性が高くなる。
また、絶縁膜１１０が過剰酸素を有する構成とする場合、絶縁膜１１０を形成した後の
工程が重要となる。特に、絶縁膜１１６の形成条件が重要である。例えば、絶縁膜１１６
を高温（具体的には３００℃以上４５０℃以下）で形成した場合、絶縁膜１１０の側面か
ら過剰酸素が外部に放出される場合がある。したがって、本発明の一態様の半導体装置の
作製方法においては、絶縁膜１１６の形成温度を１５０℃以上３００℃未満、好ましくは
１６０℃以上２７０℃以下、さらに好ましくは１８０℃以上２５０℃以下とする。
ここで、図３（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００の作製方法について、図１
を用いて説明する。なお、図１は、半導体装置の作製方法を説明する工程フロー図である
。
図３（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００は、少なくとも図１に示す第１乃至
第６の工程を経て作製される。
［第１の工程：酸化物半導体膜の形成］
第１の工程は、酸化物半導体膜を形成する工程を有する（図１、ステップＳ１０１参照
）。
トランジスタ１００においては、絶縁膜１０４上に酸化物半導体膜を形成し、その後、
当該酸化物半導体膜を島状に加工することで酸化物半導体膜１０７を形成する工程が第１
の工程に相当する。
［第２の工程：ＧＩ及びＧＥの形成］
第２の工程は、酸化物半導体膜上にゲート絶縁膜（ＧＩ）を形成する工程と、当該ゲー
ト絶縁膜上にゲート電極（ＧＥ）を形成する工程と、を有する（図１、ステップＳ２０１
参照）。
トランジスタ１００においては、酸化物半導体膜１０７上に絶縁膜及び導電膜を形成し
、その後、当該絶縁膜及び導電膜を島状に加工することでゲート絶縁膜として機能する絶
縁膜１１０と、ゲート電極として機能する導電膜１１２と、を形成する工程が第２の工程
に相当する。
［第３の工程：窒化物絶縁膜の形成］
第３の工程は、酸化物半導体膜、ゲート電極上に窒化物絶縁膜を形成する工程を有する
（図１、ステップＳ３０１参照）。
また、第３の工程において、窒化物絶縁膜は、少なくともプラズマ処理と、成膜処理と
の２つのステップにより形成され、当該２つのステップは、それぞれ１５０℃以上３００
℃未満の温度で実施される。
トランジスタ１００においては、酸化物半導体膜１０７、導電膜１１２上に絶縁膜１１
６を形成する工程が第３の工程に相当する。なお、第３の工程を経たあと、酸化物半導体
膜１０７は、ソース領域１０８ｓ、ドレイン領域１０８ｄ、及びチャネル領域１０８ｉが
形成され、酸化物半導体膜１０８となる。
なお、先に記載のように、絶縁膜１１６の形成温度を１５０℃以上３００℃未満、好ま
しくは１６０℃以上２７０℃以下、さらに好ましくは１８０℃以上２５０℃以下とする。
絶縁膜１１６の形成温度を上記の範囲とすることで、絶縁膜１１０の側面から放出される
酸素を抑制することができる。また、絶縁膜１１６の形成温度を上記の範囲とすることで
、絶縁膜１１６中に含まれる窒素または水素が絶縁膜１１０に拡散するのを抑制すること
ができる。また、絶縁膜１１６の形成温度を上記の範囲とすることで、大面積の基板（例
えば、マザーガラスのサイズが、第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（
２４００ｍｍ×２８００ｍｍ、または２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９
５０ｍｍ×３４００ｍｍ）等）を用いて量産を行う場合、基板の歪みまたは基板の撓みを
抑制することができる。
また、絶縁膜１１６は、プラズマ処理と、成膜処理との２つのステップにより形成され
る。プラズマ処理としては、アルゴンガス雰囲気下で行われると好適である。また、成膜
処理としては、シランガスと、窒素ガスと、アンモニアガスと、を用いて行われると好適
である。プラズマ処理は、酸化物半導体膜１０８が有するソース領域１０８ｓ、及びドレ
イン領域１０８ｄの抵抗を低下させる効果を有する。また、成膜処理にアンモニアガスを
用いることで、窒化物絶縁膜中に形成されうる窒素酸化物（ＮＯｘ、ｘは０を超えて２以
下、好ましくは１以上２以下、代表的にはＮＯまたはＮＯ２）を低減することができる。
なお、上述のプラズマ処理と、成膜処理とは、プラズマＣＶＤ装置を用いて真空中で連続
して行うと、製造コストを低減することができるため好適である。
［第４の工程：酸化物絶縁膜の形成］
第４の工程は、窒化物絶縁膜上に酸化物絶縁膜を形成する工程を有する（図１、ステッ
プＳ４０１参照）。
トランジスタ１００においては、絶縁膜１１６上に絶縁膜１１８を形成する工程が第４
の工程に相当する。
［第５の工程：開口部の形成］
第５の工程は、窒化物絶縁膜及び酸化物絶縁膜に開口部を形成する工程を有する（図１
、ステップＳ５０１参照）。
トランジスタ１００においては、絶縁膜１１６及び絶縁膜１１８に、酸化物半導体膜１
０８に達する開口部１４１ａ、１４１ｂを形成する工程が第５の工程に相当する。
［第６の工程：ＳＤ電極の形成］
第６の工程は、開口部を覆うように、酸化物絶縁膜上にソース電極及びドレイン電極（
ＳＤ電極ともいう）を形成する工程を有する（図１、ステップＳ６０１参照）。
トランジスタ１００においては、絶縁膜１１８上に導電膜を形成し、当該導電膜を島状
に加工することで導電膜１２０ａ、１２０ｂを形成する工程が第６の工程に相当する。
なお、トランジスタ１００の作製方法の詳細については、後述する。
このように、本発明の一態様の半導体装置の作製方法においては、第３の工程、すなわ
ち、窒化物絶縁膜を形成する工程を１５０℃以上３００℃未満の温度とすることで、過剰
酸素を有する絶縁膜の側面より外部に放出される酸素を抑制することができる。したがっ
て、酸化物半導体を有するトランジスタにおいて、電気特性の変動を抑制すると共に、信
頼性を向上させることができる。
次に、図３（Ａ）（Ｂ）（Ｃ）に示す半導体装置の構成要素の詳細について説明する。
［基板］
基板１０２としては、様々な基板を用いることができ、特定のものに限定されることは
ない。基板の一例としては、半導体基板（例えば単結晶基板またはシリコン基板）、ＳＯ
Ｉ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板
、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイル
を有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、または基材フ
ィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホ
ウケイ酸ガラス、またはソーダライムガラスなどがある。可撓性基板、貼り合わせフィル
ム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレン
テレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフ
ォン（ＰＥＳ）に代表されるプラスチックがある。または、一例としては、アクリル等の
合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ
化ビニル、ポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド
、アラミド、エポキシ、無機蒸着フィルム、または紙類などがある。特に、半導体基板、
単結晶基板、またはＳＯＩ基板などを用いてトランジスタを製造することによって、特性
、サイズ、または形状などのばらつきが少なく、電流能力が高く、サイズの小さいトラン
ジスタを製造することができる。このようなトランジスタによって回路を構成すると、回
路の低消費電力化、または回路の高集積化を図ることができる。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形
成してもよい。または、基板１０２とトランジスタの間に剥離層を設けてもよい。剥離層
は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の
基板に転載するのに用いることができる。その際、トランジスタを耐熱性の劣る基板や可
撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シ
リコン膜との無機膜の積層構造の構成、または基板上にポリイミド等の有機樹脂膜が形成
された構成等を用いることができる。
トランジスタが転載される基板の一例としては、上述したトランジスタを形成すること
が可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィ
ルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン
、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、
再生ポリエステル）などを含む）、皮革基板、またはゴム基板などがある。これらの基板
を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの
形成、壊れにくい装置の製造、耐熱性の付与、軽量化、または薄型化を図ることができる
。
［第１の絶縁膜］
絶縁膜１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（
ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。また、絶縁膜１０４
としては、例えば、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成すること
ができる。なお、酸化物半導体膜１０８との界面特性を向上させるため、絶縁膜１０４に
おいて少なくとも酸化物半導体膜１０８と接する領域は酸化物絶縁膜で形成することが好
ましい。また、絶縁膜１０４として加熱により酸素を放出する酸化物絶縁膜を用いること
で、加熱処理により絶縁膜１０４に含まれる酸素を、酸化物半導体膜１０８に移動させる
ことが可能である。
絶縁膜１０４の厚さは、５０ｎｍ以上、または１００ｎｍ以上３０００ｎｍ以下、また
は２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁膜１０４を厚くすることで
、絶縁膜１０４の酸素放出量を増加させることができると共に、絶縁膜１０４と酸化物半
導体膜１０８との界面における界面準位、並びに酸化物半導体膜１０８のチャネル領域１
０８ｉに含まれる酸素欠損を低減することが可能である。
絶縁膜１０４として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒
化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ－Ｚｎ酸化物
などを用いればよく、単層または積層で設けることができる。本実施の形態では、絶縁膜
１０４として、窒化シリコン膜と、酸化窒化シリコン膜との積層構造を用いる。このよう
に、絶縁膜１０４を積層構造として、下層側に窒化シリコン膜を用い、上層側に酸化窒化
シリコン膜を用いることで、酸化物半導体膜１０８中に効率よく酸素を導入することがで
きる。
［酸化物半導体膜］
酸化物半導体膜１０８は、Ｉｎ－Ｍ－Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）
等の金属酸化物で形成される。また、酸化物半導体膜１０８として、Ｉｎ－Ｇａ酸化物、
Ｉｎ－Ｚｎ酸化物を用いてもよい。
なお、酸化物半導体膜１０８がＩｎ－Ｍ－Ｚｎ酸化物の場合、ＩｎとＭの原子数比率は
、Ｉｎ及びＭの和を１００ａｔｏｍｉｃ％としたときＩｎが２５ａｔｏｍｉｃ％より高く
、Ｍが７５ａｔｏｍｉｃ％未満、またはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａ
ｔｏｍｉｃ％未満とする。
また、酸化物半導体膜１０８は、エネルギーギャップが２ｅＶ以上、または２．５ｅＶ
以上、または３ｅＶ以上であると好ましい。
酸化物半導体膜１０８の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１
００ｎｍ以下、さらに好ましくは３ｎｍ以上６０ｎｍ以下である。
酸化物半導体膜１０８がＩｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜す
るために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍ
を満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比と
して、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ
＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉ
ｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１
：７等が好ましい。なお、成膜される酸化物半導体膜１０８の原子数比はそれぞれ、上記
のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％程度
変動することがある。例えば、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ
：Ｚｎ＝４：２：４．１を用いる場合、成膜される酸化物半導体膜の原子数比は、Ｉｎ：
Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。また、スパッタリングターゲットとして
、原子数比がＩｎ：Ｇａ：Ｚｎ＝５：１：７を用いる場合、成膜される酸化物半導体膜の
原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６近傍となる場合がある。
また、酸化物半導体膜１０８において、第１４族元素の一つであるシリコンや炭素が含
まれると、酸素欠損が増加し、ｎ型となる場合がある。このため、酸化物半導体膜１０８
、特にチャネル領域１０８ｉにおいて、シリコンあるいは炭素の濃度を、２×１０１８ａ
ｔｏｍｓ／ｃｍ３以下、または２×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる
。この結果、トランジスタは、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特
性ともいう。）を有する。なお、上述のシリコンまたは炭素の濃度としては、例えば、二
次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒ
ｏｍｅｔｒｙ）により測定することができる。
また、チャネル領域１０８ｉにおいて、ＳＩＭＳにより得られるアルカリ金属またはア
ルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、または２×１０１６ａ
ｔｏｍｓ／ｃｍ３以下とすることができる。アルカリ金属及びアルカリ土類金属は、酸化
物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大し
てしまうことがある。このため、チャネル領域１０８ｉのアルカリ金属またはアルカリ土
類金属の濃度を低減することが好ましい。この結果、トランジスタは、しきい値電圧がプ
ラスとなる電気特性（ノーマリーオフ特性ともいう。）を有する。
また、チャネル領域１０８ｉに窒素が含まれていると、キャリアである電子が生じ、キ
ャリア密度が増加し、ｎ型となる場合がある。この結果、窒素が含まれている酸化物半導
体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、チャネル領域１
０８ｉにおいて、窒素はできる限り低減されていることが好ましい。例えば、ＳＩＭＳに
より得られる窒素濃度を、５×１０１８ａｔｏｍｓ／ｃｍ３以下とすればよい。
また、チャネル領域１０８ｉにおいて、不純物元素を低減することで、酸化物半導体膜
のキャリア密度を低減することができる。このため、チャネル領域１０８ｉにおいては、
キャリア密度を１×１０１７／ｃｍ３以下、または１×１０１５／ｃｍ３以下、または１
×１０１３／ｃｍ３以下、または１×１０１１／ｃｍ３以下とすることができる。
チャネル領域１０８ｉとして、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜
を用いることで、さらに優れた電気特性を有するトランジスタを作製することができる。
ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真
性または実質的に高純度真性と呼ぶ。あるいは、真性、または実質的に真性と呼ぶ。高純
度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、
キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体膜にチャネ
ル領域が形成されるトランジスタは、しきい値電圧がプラスとなる電気特性（ノーマリー
オフ特性ともいう。）になりやすい。また、高純度真性または実質的に高純度真性である
酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく
小さい特性を得ることができる。従って、当該酸化物半導体膜にチャネル領域が形成され
るトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合があ
る。
一方で、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、絶縁膜１１６と接する。
ソース領域１０８ｓ、及びドレイン領域１０８ｄが絶縁膜１１６と接することで、絶縁膜
１１６からソース領域１０８ｓ、及びドレイン領域１０８ｄに窒素または水素が添加され
るため、キャリア密度が高くなる。
また、酸化物半導体膜１０８は、非単結晶構造でもよい。非単結晶構造は、例えば、後
述するＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘ
ｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または非晶
質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ
－ＯＳは最も欠陥準位密度が低い。
なお、酸化物半導体膜１０８が、非晶質構造の領域、微結晶構造の領域、多結晶構造の
領域、ＣＡＡＣ－ＯＳの領域、及び単結晶構造の領域の二種以上を有する単層膜、あるい
はこの膜が積層された構造であってもよい。
なお、酸化物半導体膜１０８において、チャネル領域１０８ｉと、ソース領域１０８ｓ
及びドレイン領域１０８ｄとの結晶性が異なる場合がある。具体的には、酸化物半導体膜
１０８において、チャネル領域１０８ｉよりもソース領域１０８ｓ及びドレイン領域１０
８ｄの方が、結晶性が低い場合がある。これは、ソース領域１０８ｓ及びドレイン領域１
０８ｄに不純物元素が添加された際に、ソース領域１０８ｓ及びドレイン領域１０８ｄに
ダメージが入ってしまい、結晶性が低下するためである。
［第２の絶縁膜］
絶縁膜１１０は、トランジスタ１００のゲート絶縁膜として機能する。また、絶縁膜１
１０は、酸化物半導体膜１０８、特にチャネル領域１０８ｉに酸素を供給する機能を有す
る。例えば、絶縁膜１１０としては、酸化物絶縁膜または窒化物絶縁膜を単層または積層
して形成することができる。なお、酸化物半導体膜１０８との界面特性を向上させるため
、絶縁膜１１０において、酸化物半導体膜１０８と接する領域は、少なくとも酸化物絶縁
膜を用いて形成することが好ましい。絶縁膜１１０として、例えば酸化シリコン、酸化窒
化シリコン、窒化酸化シリコン、窒化シリコンなどを用いればよい。
また、絶縁膜１１０の厚さは、５ｎｍ以上４００ｎｍ以下、または５ｎｍ以上３００ｎ
ｍ以下、または１０ｎｍ以上２５０ｎｍ以下とすることができる。
また、絶縁膜１１０は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法
（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）で観察されるシグナルが
少ない方が好ましい。例えば、上述のシグナルとしては、ｇ値が２．００１に観察される
Ｅ’センターに起因するシグナルが挙げられる。なお、Ｅ’センターは、シリコンのダン
グリングボンドに起因する。絶縁膜１１０としては、Ｅ’センター起因のスピン密度が、
３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下
である酸化シリコン膜、または酸化窒化シリコン膜を用いればよい。
また、絶縁膜１１０には、上述のシグナル以外に二酸化窒素（ＮＯ２）に起因するシグ
ナルが観察される場合がある。当該シグナルは、Ｎの核スピンにより３つのシグナルに分
裂しており、それぞれのｇ値が２．０３７以上２．０３９以下（第１のシグナルとする）
、ｇ値が２．００１以上２．００３以下（第２のシグナルとする）、及びｇ値が１．９６
４以上１．９６６以下（第３のシグナルとする）に観察される。
例えば、絶縁膜１１０として、二酸化窒素（ＮＯ２）に起因するシグナルのスピン密度
が、１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である絶
縁膜を用いると好適である。
なお、二酸化窒素（ＮＯ２）などの窒素酸化物（ＮＯｘ）は、絶縁膜１１０中に準位を
形成する。当該準位は、酸化物半導体膜１０８のエネルギーギャップ内に位置する。その
ため、窒素酸化物（ＮＯｘ）が、絶縁膜１１０及び酸化物半導体膜１０８の界面に拡散す
ると、当該準位が絶縁膜１１０側において電子をトラップする場合がある。この結果、ト
ラップされた電子が、絶縁膜１１０及び酸化物半導体膜１０８界面近傍に留まるため、ト
ランジスタのしきい値電圧をプラス方向にシフトさせてしまう。したがって、絶縁膜１１
０としては、窒素酸化物の含有量が少ない膜を用いると、トランジスタのしきい値電圧の
シフトを低減することができる。
窒素酸化物（ＮＯｘ）の放出量が少ない絶縁膜としては、例えば、酸化窒化シリコン膜
を用いることができる。当該酸化窒化シリコン膜は、昇温脱離ガス分析法（ＴＤＳ：Ｔｈ
ｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）において、窒素酸化物
（ＮＯｘ）の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放
出量が１×１０１８分子／ｃｍ３以上５×１０１９分子／ｃｍ３以下である。なお、上記
のアンモニアの放出量は、ＴＤＳにおける加熱処理の温度が５０℃以上６５０℃以下、ま
たは５０℃以上５５０℃以下の範囲での総量である。
窒素酸化物（ＮＯｘ）は、加熱処理においてアンモニア及び酸素と反応するため、アン
モニアの放出量が多い絶縁膜を用いることで窒素酸化物（ＮＯｘ）が低減される。
なお、絶縁膜１１０をＳＩＭＳで分析した場合、膜中の窒素濃度が６×１０２０ａｔｏ
ｍｓ／ｃｍ３以下であると好ましい。
また、絶縁膜１１０として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加され
たハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネ
ート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウムなどのｈｉｇｈ－ｋ材料を用いてもよい。
当該ｈｉｇｈ－ｋ材料を用いることでトランジスタのゲートリークを低減できる。
［第３の絶縁膜］
絶縁膜１１６は、窒素または水素を有する。また、絶縁膜１１６は、フッ素を有してい
てもよい。絶縁膜１１６としては、例えば、窒化物絶縁膜が挙げられる。該窒化物絶縁膜
としては、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、窒化フッ化シリコン、
フッ化窒化シリコン等を用いて形成することができる。絶縁膜１１６に含まれる水素濃度
は、１×１０２２ａｔｏｍｓ／ｃｍ３以上であると好ましい。また、絶縁膜１１６は、酸
化物半導体膜１０８のソース領域１０８ｓ、及びドレイン領域１０８ｄと接する。したが
って、絶縁膜１１６と接するソース領域１０８ｓ、及びドレイン領域１０８ｄ中の不純物
（窒素または水素）濃度が高くなり、ソース領域１０８ｓ、及びドレイン領域１０８ｄの
キャリア密度を高めることができる。
［第４の絶縁膜］
絶縁膜１１８としては、酸化物絶縁膜を用いることができる。また、絶縁膜１１８とし
ては、酸化物絶縁膜と、窒化物絶縁膜との積層膜を用いることができる。絶縁膜１１８と
して、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、
酸化ハフニウム、酸化ガリウムまたはＧａ－Ｚｎ酸化物などを用いればよい。
また、絶縁膜１１８としては、外部からの水素、水等のバリア膜として機能する膜であ
ることが好ましい。
絶縁膜１１８の厚さは、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎ
ｍ以下とすることができる。
［導電膜］
導電膜１１２、１２０ａ、１２０ｂとしては、スパッタリング法、真空蒸着法、パルス
レーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等を用いて形成することができる。また、導電膜
１１２、１２０ａ、１２０ｂとしては、例えば、アルミニウム、クロム、銅、タンタル、
チタン、モリブデン、ニッケル、鉄、コバルト、タングステンから選ばれた金属元素、ま
たは上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用
いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から
選択された金属元素を用いてもよい。また、導電膜１１２、１２０ａ、１２０ｂは、単層
構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の
単層構造、マンガンを含む銅膜の単層構造、アルミニウム膜上にチタン膜を積層する二層
構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜
を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積
層する二層構造、マンガンを含む銅膜上に銅膜を積層する二層構造、チタン膜上に銅膜を
積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその
上にチタン膜を形成する三層構造、マンガンを含む銅膜上に銅膜を積層し、さらにその上
にマンガンを含む銅膜を形成する三層構造等がある。また、アルミニウムに、チタン、タ
ンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一ま
たは複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
特に、導電膜１１２、１２０ａ、１２０ｂとしては、銅を含む材料を用いると好適であ
る。導電膜１１２、１２０ａ、１２０ｂに銅を含む材料を用いると、抵抗を低くすること
ができる。例えば、基板１０２として大面積の基板を用いた場合においても信号の遅延等
を抑制することができる。
また、導電膜１１２、１２０ａ、１２０ｂは、インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔ
ｉｎ Ｏｘｉｄｅ：ＩＴＯ）、酸化タングステンを含むインジウム酸化物、酸化タングス
テンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含
むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを含むインジウム錫酸化物（Ｉ
ｎ－Ｓｎ－Ｓｉ酸化物：ＩＴＳＯともいう）等の透光性を有する導電性材料を適用するこ
ともできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とするこ
ともできる。
なお、導電膜１１２として、Ｉｎ－Ｇａ－Ｚｎ酸化物に代表される酸化物半導体を用い
てもよい。当該酸化物半導体は、絶縁膜１１６から窒素または水素が供給されることで、
キャリア密度が高くなる。別言すると、酸化物半導体は、酸化物導電体（ＯＣ：Ｏｘｉｄ
ｅ Ｃｏｎｄｕｃｔｏｒ）として機能する。したがって、酸化物半導体は、ゲート電極と
して用いることができる。
例えば、導電膜１１２としては、酸化物導電体（ＯＣ）の単層構造、金属膜の単層構造
、または酸化物導電体（ＯＣ）と、金属膜との積層構造等が挙げられる。
なお、導電膜１１２として、遮光性を有する金属膜の単層構造、または酸化物導電体（
ＯＣ）と遮光性を有する金属膜との積層構造を用いる場合、導電膜１１２の下方に形成さ
れるチャネル領域１０８ｉを遮光することができるため、好適である。また、導電膜１１
２として、酸化物半導体または酸化物導電体（ＯＣ）と、遮光性を有する金属膜との積層
構造を用いる場合、酸化物半導体または酸化物導電体（ＯＣ）上に、金属膜（例えば、チ
タン膜、タングステン膜など）を形成することで、金属膜中の構成元素が酸化物半導体ま
たは酸化物導電体（ＯＣ）側に拡散して低抵抗化する、金属膜の成膜時のダメージ（例え
ば、スパッタリングダメージなど）により低抵抗化する、あるいは金属膜中に酸化物半導
体または酸化物導電体（ＯＣ）中の酸素が拡散することで、酸素欠損が形成されて低抵抗
化する。
導電膜１１２、１２０ａ、１２０ｂの厚さとしては、３０ｎｍ以上５００ｎｍ以下、ま
たは１００ｎｍ以上４００ｎｍ以下とすることができる。
＜１－２．半導体装置の構成例２＞
次に、図３（Ａ）（Ｂ）（Ｃ）に示す半導体装置と異なる構成について、図４（Ａ）（
Ｂ）（Ｃ）を用いて説明する。
図４（Ａ）は、トランジスタ１００Ａの上面図であり、図４（Ｂ）は図４（Ａ）の一点
鎖線Ｘ１－Ｘ２間の断面図であり、図４（Ｃ）は図４（Ａ）の一点鎖線Ｙ１－Ｙ２間の断
面図である。
図４（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ａは、基板１０２上の導電膜１０６
と、導電膜１０６上の絶縁膜１０４と、絶縁膜１０４上の酸化物半導体膜１０８と、酸化
物半導体膜１０８上の絶縁膜１１０と、絶縁膜１１０上の導電膜１１２と、絶縁膜１０４
、酸化物半導体膜１０８、及び導電膜１１２上の絶縁膜１１６と、を有する。なお、酸化
物半導体膜１０８は、導電膜１１２と重なるチャネル領域１０８ｉと、絶縁膜１１６と接
するソース領域１０８ｓと、絶縁膜１１６と接するドレイン領域１０８ｄと、を有する。
トランジスタ１００Ａは、先に示すトランジスタ１００の構成に加え、導電膜１０６と
、開口部１４３と、を有する。
なお、開口部１４３は、絶縁膜１０４、１１０に設けられる。また、導電膜１０６は、
開口部１４３を介して、導電膜１１２と、電気的に接続される。よって、導電膜１０６と
導電膜１１２には、同じ電位が与えられる。なお、開口部１４３を設けずに、導電膜１０
６と、導電膜１１２と、に異なる電位を与えてもよい。または、開口部１４３を設けずに
、導電膜１０６を遮光膜として用いてもよい。例えば、導電膜１０６を遮光性の材料によ
り形成することで、チャネル領域１０８ｉに照射される下方からの光を抑制することがで
きる。
また、トランジスタ１００Ａの構成とする場合、導電膜１０６は、第１のゲート電極（
ボトムゲート電極ともいう）としての機能を有し、導電膜１１２は、第２のゲート電極（
トップゲート電極ともいう）としての機能を有する。また、絶縁膜１０４は、第１のゲー
ト絶縁膜としての機能を有し、絶縁膜１１０は、第２のゲート絶縁膜としての機能を有す
る。
導電膜１０６としては、先に記載の導電膜１１２、１２０ａ、１２０ｂと同様の材料を
用いることができる。特に導電膜１０６として、銅を含む材料により形成することで抵抗
を低くすることができるため好適である。例えば、導電膜１０６を窒化チタン膜、窒化タ
ンタル膜、またはタングステン膜上に銅膜を設ける積層構造とし、導電膜１２０ａ、１２
０ｂを窒化チタン膜、窒化タンタル膜、またはタングステン膜上に銅膜を設ける積層構造
とすると好適である。この場合、トランジスタ１００Ａを表示装置の画素トランジスタ及
び駆動トランジスタのいずれか一方または双方に用いることで、導電膜１０６と導電膜１
２０ａとの間に生じる寄生容量、及び導電膜１０６と導電膜１２０ｂとの間に生じる寄生
容量を低くすることができる。したがって、導電膜１０６、導電膜１２０ａ、及び導電膜
１２０ｂを、トランジスタ１００Ａの第１のゲート電極、ソース電極、及びドレイン電極
として用いるのみならず、表示装置の電源供給用の配線、信号供給用の配線、または接続
用の配線等に用いる事も可能となる。
このように、図４（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ａは、先に説明したト
ランジスタ１００と異なり、酸化物半導体膜１０８の上下にゲート電極として機能する導
電膜を有する構造である。トランジスタ１００Ａに示すように、本発明の一態様の半導体
装置には、複数のゲート電極を設けてもよい。
ここで、図４（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ａの作製方法について、図
２を用いて説明する。なお、図２は、半導体装置の作製方法を説明する工程フロー図であ
る。
図４（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ａは、少なくとも図２に示す第１乃
至第８の工程を経て作製される。
［第７の工程：１ｓｔ＿ＧＥの形成］
第７の工程は、第１のゲート電極を形成する工程を有する（図２、ステップＳ７０１参
照）。
トランジスタ１００Ａにおいては、基板１０２上に導電膜１０６を形成する工程が第７
の工程に相当する。
［第８の工程：１ｓｔ＿ＧＩの形成］
第８の工程は、第１のゲート電極上に第１のゲート絶縁膜を形成する工程を有する（図
２、ステップＳ８０１参照）。
トランジスタ１００Ａにおいては、基板１０２及び導電膜１０６上に絶縁膜１０４を形
成する工程が第８の工程に相当する。
［第１の工程：酸化物半導体膜の形成］
第１の工程は、酸化物半導体膜を形成する工程を有する（図２、ステップＳ１０１参照
）。
トランジスタ１００Ａにおいては、絶縁膜１０４上に酸化物半導体膜を形成し、その後
、当該酸化物半導体膜を島状に加工することで酸化物半導体膜１０７を形成する工程が第
１の工程に相当する。
［第２の工程：２ｎｄ＿ＧＩ及び２ｎｄ＿ＧＥの形成］
第２の工程は、酸化物半導体膜上に第２のゲート絶縁膜（２ｎｄ＿ＧＩ）を形成する工
程と、当該第２のゲート絶縁膜上に第２のゲート電極（２ｎｄ＿ＧＥ）を形成する工程と
、を有する（図２、ステップＳ２０１参照）。
トランジスタ１００Ａにおいては、酸化物半導体膜１０７上に絶縁膜及び導電膜を形成
し、その後、当該絶縁膜及び導電膜を島状に加工することで第２のゲート絶縁膜として機
能する絶縁膜１１０と、第２のゲート電極として機能する導電膜１１２と、を形成する工
程が第２の工程に相当する。
［第３の工程：窒化物絶縁膜の形成］
第３の工程は、酸化物半導体膜、ゲート電極上に窒化物絶縁膜を形成する工程を有する
（図２、ステップＳ３０１参照）。
また、第３の工程において、窒化物絶縁膜は、少なくともプラズマ処理と、成膜処理と
の２つのステップにより形成され、当該２つのステップは、それぞれ１５０℃以上３００
℃未満の温度で実施される。
トランジスタ１００Ａにおいては、酸化物半導体膜１０７、導電膜１１２上に絶縁膜１
１６を形成する工程が第３の工程に相当する。
なお、先に記載のように、絶縁膜１１６の形成温度を１５０℃以上３００℃未満、好ま
しくは１６０℃以上２７０℃以下、さらに好ましくは１８０℃以上２５０℃以下とする。
絶縁膜１１６の形成温度を上記の範囲とすることで、絶縁膜１１０の側面から放出される
酸素を抑制することができる。また、絶縁膜１１６の形成温度を上記の範囲とすることで
、絶縁膜１１６中に含まれる窒素または水素が絶縁膜１１０に拡散するのを抑制すること
ができる。
また、絶縁膜１１６は、プラズマ処理と、成膜処理との２つのステップにより形成され
る。プラズマ処理としては、アルゴンガス雰囲気下で行われると好適である。また、成膜
処理としては、シランガスと、窒素ガスと、アンモニアガスと、を用いて行われると好適
である。プラズマ処理は、酸化物半導体膜１０８が有するソース領域１０８ｓ及びドレイ
ン領域１０８ｄの抵抗を低下させる効果を有する。また、成膜処理にアンモニアガスを用
いることで、窒化物絶縁膜中に形成されうる窒素酸化物（ＮＯｘ）を低減することができ
る。
［第４の工程：酸化物絶縁膜の形成］
第４の工程は、窒化物絶縁膜上に酸化物絶縁膜を形成する工程を有する（図２、ステッ
プＳ４０１参照）。
トランジスタ１００Ａにおいては、絶縁膜１１６上に絶縁膜１１８を形成する工程が第
４の工程に相当する。
［第５の工程：開口部の形成］
第５の工程は、窒化物絶縁膜及び酸化物絶縁膜に開口部を形成する工程を有する（図２
、ステップＳ５０１参照）。
トランジスタ１００Ａにおいては、絶縁膜１１６及び絶縁膜１１８に、酸化物半導体膜
１０８に達する開口部１４１ａ、１４１ｂを形成する工程が第５の工程に相当する。
［第６の工程：ＳＤ電極の形成］
第６の工程は、開口部を覆うように、酸化物絶縁膜上にソース電極及びドレイン電極（
ＳＤ電極ともいう）を形成する工程を有する（図２、ステップＳ６０１参照）。
トランジスタ１００Ａにおいては、絶縁膜１１８上に導電膜を形成し、当該導電膜を島
状に加工することで導電膜１２０ａ、１２０ｂを形成する工程が第６の工程に相当する。
なお、トランジスタ１００Ａの作製方法の詳細については、後述する。
このように、本発明の一態様の半導体装置の作製方法においては、第３の工程、すなわ
ち、窒化物絶縁膜を形成する工程を１５０℃以上３００℃未満の温度とすることで、過剰
酸素を有する絶縁膜の側面より外部に放出される酸素を抑制することができる。したがっ
て、酸化物半導体を有するトランジスタにおいて、電気特性の変動を抑制すると共に、信
頼性を向上させることができる。
また、図４（Ｃ）に示すように、酸化物半導体膜１０８は、第１のゲート電極として機
能する導電膜１０６と、第２のゲート電極として機能する導電膜１１２のそれぞれと対向
するように位置し、２つのゲート電極として機能する導電膜に挟まれている。
また、導電膜１１２のチャネル幅方向の長さは、酸化物半導体膜１０８のチャネル幅方
向の長さよりも長く、酸化物半導体膜１０８のチャネル幅方向全体は、絶縁膜１１０を介
して導電膜１１２に覆われている。また、導電膜１１２と導電膜１０６とは、絶縁膜１０
４、及び絶縁膜１１０に設けられる開口部１４３において接続されるため、酸化物半導体
膜１０８のチャネル幅方向の側面の一方は、絶縁膜１１０を介して導電膜１１２と対向し
ている。
別言すると、トランジスタ１００Ａのチャネル幅方向において、導電膜１０６及び導電
膜１１２は、絶縁膜１０４、及び絶縁膜１１０に設けられる開口部１４３において接続す
ると共に、絶縁膜１０４、及び絶縁膜１１０を介して酸化物半導体膜１０８を取り囲む構
成である。
このような構成を有することで、トランジスタ１００Ａに含まれる酸化物半導体膜１０
８を、第１のゲート電極として機能する導電膜１０６及び第２のゲート電極として機能す
る導電膜１１２の電界によって電気的に取り囲むことができる。トランジスタ１００Ａの
ように、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成さ
れる酸化物半導体膜を電気的に取り囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄ
ｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ１００Ａは、Ｓ－ｃｈａｎｎｅｌ構造を有するため、導電膜１０６または
導電膜１１２によってチャネルを誘起させるための電界を効果的に酸化物半導体膜１０８
に印加することができるため、トランジスタ１００Ａの電流駆動能力が向上し、高いオン
電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、ト
ランジスタ１００Ａを微細化することが可能となる。また、トランジスタ１００Ａは、酸
化物半導体膜１０８が導電膜１０６、及び導電膜１１２によって取り囲まれた構造を有す
るため、トランジスタ１００Ａの機械的強度を高めることができる。
なお、トランジスタ１００Ａのチャネル幅方向において、酸化物半導体膜１０８の開口
部１４３が形成されていない側に、開口部１４３と異なる開口部を形成してもよい。
また、トランジスタ１００Ａに示すように、トランジスタが、半導体膜を間に挟んで存
在する一対のゲート電極を有している場合、一方のゲート電極には信号Ａが、他方のゲー
ト電極には固定電位Ｖｂが与えられてもよい。また、一方のゲート電極には信号Ａが、他
方のゲート電極には信号Ｂが与えられてもよい。また、一方のゲート電極には固定電位Ｖ
ａが、他方のゲート電極には固定電位Ｖｂが与えられてもよい。
信号Ａは、例えば、導通状態または非導通状態を制御するための信号である。信号Ａは
、電位Ｖ１、または電位Ｖ２（Ｖ１＞Ｖ２とする）の２種類の電位をとるデジタル信号で
あってもよい。例えば、電位Ｖ１を高電源電位とし、電位Ｖ２を低電源電位とすることが
できる。信号Ａは、アナログ信号であってもよい。
固定電位Ｖｂは、例えば、トランジスタのしきい値電圧ＶｔｈＡを制御するための電位
である。固定電位Ｖｂは、電位Ｖ１、または電位Ｖ２であってもよい。この場合、固定電
位Ｖｂを生成するための電位発生回路を、別途設ける必要がなく好ましい。固定電位Ｖｂ
は、電位Ｖ１、または電位Ｖ２と異なる電位であってもよい。固定電位Ｖｂを低くするこ
とで、しきい値電圧ＶｔｈＡを高くできる場合がある。その結果、ゲートーソース間電圧
Ｖｇｓが０Ｖのときのドレイン電流を低減し、トランジスタを有する回路のリーク電流を
低減できる場合がある。例えば、固定電位Ｖｂを低電源電位よりも低くしてもよい。一方
で、固定電位Ｖｂを高くすることで、しきい値電圧ＶｔｈＡを低くできる場合がある。そ
の結果、ゲート－ソース間電圧Ｖｇｓが高電源電位のときのドレイン電流を向上させ、ト
ランジスタを有する回路の動作速度を向上できる場合がある。例えば、固定電位Ｖｂを低
電源電位よりも高くしてもよい。
信号Ｂは、例えば、導通状態または非導通状態を制御するための信号である。信号Ｂは
、電位Ｖ３、または電位Ｖ４（Ｖ３＞Ｖ４とする）の２種類の電位をとるデジタル信号で
あってもよい。例えば、電位Ｖ３を高電源電位とし、電位Ｖ４を低電源電位とすることが
できる。信号Ｂは、アナログ信号であってもよい。
信号Ａと信号Ｂが共にデジタル信号である場合、信号Ｂは、信号Ａと同じデジタル値を
持つ信号であってもよい。この場合、トランジスタのオン電流を向上し、トランジスタを
有する回路の動作速度を向上できる場合がある。このとき、信号Ａにおける電位Ｖ１及び
電位Ｖ２は、信号Ｂにおける電位Ｖ３及び電位Ｖ４と、異なっていても良い。例えば、信
号Ｂが入力されるゲートに対応するゲート絶縁膜が、信号Ａが入力されるゲートに対応す
るゲート絶縁膜よりも厚い場合、信号Ｂの電位振幅（Ｖ３－Ｖ４）を、信号Ａの電位振幅
（Ｖ１－Ｖ２）より大きくしても良い。そうすることで、トランジスタの導通状態または
非導通状態に対して、信号Ａが与える影響と、信号Ｂが与える影響と、を同程度とするこ
とができる場合がある。
信号Ａと信号Ｂが共にデジタル信号である場合、信号Ｂは、信号Ａと異なるデジタル値
を持つ信号であってもよい。この場合、トランジスタの制御を信号Ａと信号Ｂによって別
々に行うことができ、より高い機能を実現できる場合がある。例えば、トランジスタがｎ
チャネル型である場合、信号Ａが電位Ｖ１であり、かつ、信号Ｂが電位Ｖ３である場合の
み導通状態となる場合や、信号Ａが電位Ｖ２であり、かつ、信号Ｂが電位Ｖ４である場合
のみ非導通状態となる場合には、一つのトランジスタでＮＡＮＤ回路やＮＯＲ回路等の機
能を実現できる場合がある。また、信号Ｂは、しきい値電圧ＶｔｈＡを制御するための信
号であってもよい。例えば、信号Ｂは、トランジスタを有する回路が動作している期間と
、当該回路が動作していない期間と、で電位が異なる信号であっても良い。信号Ｂは、回
路の動作モードに合わせて電位が異なる信号であってもよい。この場合、信号Ｂは信号Ａ
ほど頻繁には電位が切り替わらない場合がある。
信号Ａと信号Ｂが共にアナログ信号である場合、信号Ｂは、信号Ａと同じ電位のアナロ
グ信号、信号Ａの電位を定数倍したアナログ信号、または、信号Ａの電位を定数だけ加算
もしくは減算したアナログ信号等であってもよい。この場合、トランジスタのオン電流が
向上し、トランジスタを有する回路の動作速度を向上できる場合がある。信号Ｂは、信号
Ａと異なるアナログ信号であってもよい。この場合、トランジスタの制御を信号Ａと信号
Ｂによって別々に行うことができ、より高い機能を実現できる場合がある。
信号Ａがデジタル信号であり、信号Ｂがアナログ信号であってもよい。または信号Ａが
アナログ信号であり、信号Ｂがデジタル信号であってもよい。
トランジスタの両方のゲート電極に固定電位を与える場合、トランジスタを、抵抗素子
と同等の素子として機能させることができる場合がある。例えば、トランジスタがｎチャ
ネル型である場合、固定電位Ｖａまたは固定電位Ｖｂを高く（低く）することで、トラン
ジスタの実効抵抗を低く（高く）することができる場合がある。固定電位Ｖａ及び固定電
位Ｖｂを共に高く（低く）することで、一つのゲートしか有さないトランジスタによって
得られる実効抵抗よりも低い（高い）実効抵抗が得られる場合がある。
なお、トランジスタ１００Ａのその他の構成は、先に示すトランジスタ１００と同様で
あり、同様の効果を奏する。
＜１－３．半導体装置の構成例３＞
次に、図４（Ａ）（Ｂ）（Ｃ）に示す半導体装置と異なる構成について、図５乃至図８
を用いて説明する。
図５（Ａ）（Ｂ）は、トランジスタ１００Ｂの断面図であり、図６（Ａ）（Ｂ）は、ト
ランジスタ１００Ｃの断面図であり、図７（Ａ）（Ｂ）は、トランジスタ１００Ｄの断面
図であり、図８（Ａ）（Ｂ）は、トランジスタ１００Ｅの断面図である。なお、トランジ
スタ１００Ｂ、トランジスタ１００Ｃ、トランジスタ１００Ｄ、及びトランジスタ１００
Ｅの上面図としては、図４（Ａ）に示すトランジスタ１００Ａと同様であるため、ここで
の説明は省略する。
図５（Ａ）（Ｂ）に示すトランジスタ１００Ｂは、先に示すトランジスタ１００Ａと絶
縁膜１１０、及び導電膜１１２の形状が異なる。具体的には、トランジスタのチャネル長
（Ｌ）方向の断面において、トランジスタ１００Ａは、絶縁膜１１０、及び導電膜１１２
の形状が矩形状であるのに対し、トランジスタ１００Ｂは、絶縁膜１１０、及び導電膜１
１２の形状がテーパー形状である。より詳しくは、トランジスタ１００Ａは、トランジス
タのチャネル長（Ｌ）方向の断面において、導電膜１１２の上端部と、絶縁膜１１０の下
端部とが概略同じ位置に形成される。一方で、トランジスタ１００Ｂは、トランジスタの
チャネル長（Ｌ）方向の断面において、導電膜１１２の上端部が絶縁膜１１０の下端部よ
りも内側に形成される。別言すると、絶縁膜１１０の側端部は、導電膜１１２の側端部よ
りも外側に位置する。
トランジスタ１００Ａとしては、導電膜１１２と、絶縁膜１１０と、を同じマスクで加
工し、ドライエッチング法を用いて、一括して加工することで形成できる。トランジスタ
１００Ｂとしては、導電膜１１２と、絶縁膜１１０と、を同じマスクで加工し、ウエット
エッチング法及びドライエッチング法を組み合わせて加工することで形成できる。
トランジスタ１００Ａのような構成とすることで、ソース領域１０８ｓ及びドレイン領
域１０８ｄと、導電膜１１２との端部が概略同じ位置に形成されるため好ましい。一方で
、トランジスタ１００Ｂのような構成とすることで、絶縁膜１１６の被覆性が向上するた
め好ましい。
図６（Ａ）（Ｂ）に示すトランジスタ１００Ｃは、先に示すトランジスタ１００Ａと比
較し、導電膜１１２、及び絶縁膜１１０の形状が異なる。具体的には、トランジスタ１０
０Ｃは、トランジスタのチャネル長（Ｌ）方向の断面において、導電膜１１２の下端部と
、絶縁膜１１０の上端部との位置が異なる。導電膜１１２の下端部は、絶縁膜１１０の上
端部よりも内側に形成される。
例えば、導電膜１１２と、絶縁膜１１０と、を同じマスクで加工し、導電膜１１２をウ
エットエッチング法で、絶縁膜１１０をドライエッチング法で、それぞれ加工することで
、トランジスタ１００Ｃの構造とすることができる。
また、トランジスタ１００Ｃの構造とすることで、酸化物半導体膜１０８中に、領域１
０８ｆが形成される場合がある。領域１０８ｆは、チャネル領域１０８ｉとソース領域１
０８ｓとの間、及びチャネル領域１０８ｉとドレイン領域１０８ｄとの間に形成される。
領域１０８ｆは、高抵抗領域あるいは低抵抗領域のいずれか一方として機能する。高抵
抗領域とは、チャネル領域１０８ｉと同等の抵抗を有し、ゲート電極として機能する導電
膜１１２が重畳しない領域である。領域１０８ｆが高抵抗領域の場合、領域１０８ｆは、
所謂オフセット領域として機能する。領域１０８ｆがオフセット領域として機能する場合
においては、トランジスタ１００Ｃのオン電流の低下を抑制するために、チャネル長（Ｌ
）方向の断面において、領域１０８ｆを１μｍ以下とすればよい。
また、低抵抗領域とは、チャネル領域１０８ｉよりも抵抗が低く、且つソース領域１０
８ｓ及びドレイン領域１０８ｄよりも抵抗が高い領域である。領域１０８ｆが低抵抗領域
の場合、領域１０８ｆは、所謂、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領
域として機能する。領域１０８ｆがＬＤＤ領域として機能する場合においては、ドレイン
領域の電界緩和が可能となるため、ドレイン領域の電界に起因したトランジスタのしきい
値電圧の変動を低減することができる。
なお、領域１０８ｆをＬＤＤ領域とする場合には、例えば、絶縁膜１１６から領域１０
８ｆに窒素または水素を供給する、あるいは、導電膜１１２及び絶縁膜１１０をマスクと
して、導電膜１１２及び絶縁膜１１０の上方から不純物元素を添加することで、当該不純
物元素が絶縁膜１１０を介し、酸化物半導体膜１０８に添加されることで領域１０８ｆが
形成される。
図７（Ａ）（Ｂ）に示すトランジスタ１００Ｄは、先に示すトランジスタ１００Ａと比
較し、導電膜１１２、及び絶縁膜１１０の形状が異なる。具体的には、トランジスタ１０
０Ｄは、トランジスタのチャネル長（Ｌ）方向の断面において、導電膜１１２の下端部と
、絶縁膜１１０の上端部との位置が異なる。具体的には、導電膜１１２の下端部は、絶縁
膜１１０の上端部よりも外側に形成される。
例えば、導電膜１１２と、絶縁膜１１０と、を同じマスクで加工し、導電膜１１２をド
ライエッチング法で、絶縁膜１１０をウエットエッチング法で、それぞれ加工することで
、トランジスタ１００Ｄの構造とすることができる。
なお、トランジスタ１００Ｄの構造とすることで、ゲート電極として機能する導電膜１
１２よりも内側にソース領域１０８ｓ及びドレイン領域１０８ｄの一部が設けられる。な
お、導電膜１１２と、ソース領域１０８ｓとが重なる領域、及び導電膜１１２と、ドレイ
ン領域１０８ｄとが重なる領域は、所謂オーバーラップ領域（Ｌｏｖ領域ともいう）とし
て機能する。なお、Ｌｏｖ領域とは、ゲート電極として機能する導電膜１１２と重なり、
且つチャネル領域１０８ｉよりも抵抗が低い領域である。Ｌｏｖ領域を有する構造とする
ことで、チャネル領域１０８ｉと、ソース領域１０８ｓ及びドレイン領域１０８ｄとの間
に高抵抗領域が形成されないため、トランジスタのオン電流を高めることが可能となる。
図８（Ａ）（Ｂ）に示すトランジスタ１００Ｅは、先に示すトランジスタ１００Ａと比
較し、絶縁膜１１８上に平坦化膜として機能する絶縁膜１２２が設けられている点が異な
る。それ以外の構成については、先に示すトランジスタ１００Ａと同様の構成であり、同
様の効果を奏する。
絶縁膜１２２は、トランジスタ等に起因する凹凸等を平坦化させる機能を有する。絶縁
膜１２２としては、絶縁性であればよく、無機材料または有機材料を用いて形成される。
該無機材料としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化
シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜等が挙げられる。該有機材料とし
ては、例えば、アクリル樹脂、またはポリイミド樹脂等の感光性の樹脂材料が挙げられる
。
なお、図８（Ａ）（Ｂ）においては、絶縁膜１２２が有する開口部の形状は、開口部１
４１ａ、１４１ｂよりも大きい形状としたが、これに限定されず、例えば、開口部１４１
ａ、１４１ｂと同じ形状、または開口部１４１ａ、１４１ｂよりも小さい形状としてもよ
い。
また、図８（Ａ）（Ｂ）においては、絶縁膜１２２上に導電膜１２０ａ、１２０ｂを設
ける構成について例示したがこれに限定されず、例えば、絶縁膜１１８上に導電膜１２０
ａ、１２０ｂを設け、導電膜１２０ａ、１２０ｂ上に絶縁膜１２２を設ける構成としても
よい。
＜１－４．半導体装置の構成例４＞
次に、図４（Ａ）（Ｂ）（Ｃ）に示す半導体装置と異なる構成について、図９乃至図１
４を用いて説明する。
図９（Ａ）（Ｂ）は、トランジスタ１００Ｆの断面図であり、図１０（Ａ）（Ｂ）は、
トランジスタ１００Ｇの断面図であり、図１１（Ａ）（Ｂ）は、トランジスタ１００Ｈの
断面図であり、図１２（Ａ）（Ｂ）は、トランジスタ１００Ｊの断面図であり、図１３（
Ａ）（Ｂ）は、トランジスタ１００Ｋの断面図である。なお、トランジスタ１００Ｆ、ト
ランジスタ１００Ｇ、トランジスタ１００Ｈ、トランジスタ１００Ｊ、及びトランジスタ
１００Ｋの上面図としては、図４（Ａ）に示すトランジスタ１００Ａと同様であるため、
ここでの説明は省略する。
トランジスタ１００Ｆ、トランジスタ１００Ｇ、トランジスタ１００Ｈ、トランジスタ
１００Ｊ、及びトランジスタ１００Ｋは、先に示すトランジスタ１００Ａと酸化物半導体
膜１０８の構造が異なる。それ以外の構成については、先に示すトランジスタ１００Ａと
同様の構成であり、同様の効果を奏する。
図９（Ａ）（Ｂ）に示すトランジスタ１００Ｆが有する酸化物半導体膜１０８は、絶縁
膜１０４上の酸化物半導体膜１０８＿１と、酸化物半導体膜１０８＿１上の酸化物半導体
膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有する
。また、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、そ
れぞれ、酸化物半導体膜１０８＿１、酸化物半導体膜１０８＿２、及び酸化物半導体膜１
０８＿３の３層の積層構造である。
図１０（Ａ）（Ｂ）に示すトランジスタ１００Ｇが有する酸化物半導体膜１０８は、絶
縁膜１０４上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導
体膜１０８＿３と、を有する。また、チャネル領域１０８ｉ、ソース領域１０８ｓ、及び
ドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿２、及び酸化物半導体膜１
０８＿３の２層の積層構造である。
図１１（Ａ）（Ｂ）に示すトランジスタ１００Ｈが有する酸化物半導体膜１０８は、絶
縁膜１０４上の酸化物半導体膜１０８＿１と、酸化物半導体膜１０８＿１上の酸化物半導
体膜１０８＿２と、を有する。また、チャネル領域１０８ｉ、ソース領域１０８ｓ、及び
ドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿１、及び酸化物半導体膜１
０８＿２の２層の積層構造である。
図１２（Ａ）（Ｂ）に示すトランジスタ１００Ｊが有する酸化物半導体膜１０８は、絶
縁膜１０４上の酸化物半導体膜１０８＿１と、酸化物半導体膜１０８＿１上の酸化物半導
体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有す
る。また、チャネル領域１０８ｉは、酸化物半導体膜１０８＿１、酸化物半導体膜１０８
＿２、及び酸化物半導体膜１０８＿３の３層の積層構造であり、ソース領域１０８ｓ、及
びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿１、及び酸化物半導体膜
１０８＿２の２層の積層構造である。なお、トランジスタ１００Ｊのチャネル幅（Ｗ）方
向の断面において、酸化物半導体膜１０８＿３が、酸化物半導体膜１０８＿１及び酸化物
半導体膜１０８＿２の側面を覆う。
図１３（Ａ）（Ｂ）に示すトランジスタ１００Ｋが有する酸化物半導体膜１０８は、絶
縁膜１０４上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導
体膜１０８＿３と、を有する。また、チャネル領域１０８ｉは、酸化物半導体膜１０８＿
２、及び酸化物半導体膜１０８＿３の２層の積層構造であり、ソース領域１０８ｓ、及び
ドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿２の単層構造である。なお
、トランジスタ１００Ｋのチャネル幅（Ｗ）方向の断面において、酸化物半導体膜１０８
＿３が、酸化物半導体膜１０８＿２の側面を覆う。
チャネル領域１０８ｉのチャネル幅（Ｗ）方向の側面またはその近傍においては、加工
におけるダメージにより欠陥（例えば、酸素欠損）が形成されやすい、あるいは不純物の
付着により汚染されやすい。そのため、チャネル領域１０８ｉが実質的に真性であっても
、電界などのストレスが印加されることによって、チャネル領域１０８ｉのチャネル幅（
Ｗ）方向の側面またはその近傍が活性化され、低抵抗（ｎ型）領域となりやすい。また、
チャネル領域１０８ｉのチャネル幅（Ｗ）方向の側面またはその近傍がｎ型領域の場合、
当該ｎ型領域がキャリアのパスとなるため、寄生チャネルが形成される場合がある。
そこで、トランジスタ１００Ｊ、及びトランジスタ１００Ｋにおいては、チャネル領域
１０８ｉを積層構造とし、チャネル領域１０８ｉのチャネル幅（Ｗ）方向の側面を、積層
構造の一方の層で覆う構成とする。当該構成とすることで、チャネル領域１０８ｉの側面
またはその近傍の欠陥を抑制する、あるいはチャネル領域１０８ｉの側面またはその近傍
への不純物の付着を低減することが可能となる。
＜１－５．バンド構造＞
ここで、絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３、及び絶
縁膜１１０のバンド構造、絶縁膜１０４、酸化物半導体膜１０８＿２、１０８＿３、及び
絶縁膜１１０のバンド構造、並びに絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿
２、及び絶縁膜１１０のバンド構造について、図１４（Ａ）（Ｂ）（Ｃ）を用いて説明す
る。なお、図１４（Ａ）（Ｂ）（Ｃ）は、チャネル領域１０８ｉにおけるバンド構造であ
る。
図１４（Ａ）は、絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３
、及び絶縁膜１１０を有する積層構造の膜厚方向のバンド構造の一例である。また、図１
４（Ｂ）は、絶縁膜１０４、酸化物半導体膜１０８＿２、１０８＿３、及び絶縁膜１１０
を有する積層構造の膜厚方向のバンド構造の一例である。また、図１４（Ｃ）は、絶縁膜
１０４、酸化物半導体膜１０８＿１、１０８＿２、及び絶縁膜１１０を有する積層構造の
膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするため絶縁膜
１０４、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３、及び絶縁膜１１０の伝導
帯下端のエネルギー準位（Ｅｃ）を示す。
また、図１４（Ａ）は、絶縁膜１０４、１１０として酸化シリコン膜を用い、酸化物半
導体膜１０８＿１として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化
物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿２とし
て金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用
いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿３として金属元素の原子
数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物
半導体膜を用いる構成のバンド図である。
また、図１４（Ｂ）は、絶縁膜１０４、１１０として酸化シリコン膜を用い、酸化物半
導体膜１０８＿２として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属
酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿３
として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用
いて形成される酸化物半導体膜を用いる構成のバンド図である。
また、図１４（Ｃ）は、絶縁膜１０４、１１０として酸化シリコン膜を用い、酸化物半
導体膜１０８＿１として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化
物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿２とし
て金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用
いて形成される酸化物半導体膜を用いて形成される酸化物半導体膜を用いる構成のバンド
図である。
図１４（Ａ）に示すように、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３にお
いて、伝導帯下端のエネルギー準位はなだらかに変化する。また、図１４（Ｂ）に示すよ
うに、酸化物半導体膜１０８＿２、１０８＿３において、伝導帯下端のエネルギー準位は
なだらかに変化する。また、図１４（Ｃ）に示すように、酸化物半導体膜１０８＿１、１
０８＿２において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連
続的に変化または連続接合するともいうことができる。このようなバンド構造を有するた
めには、酸化物半導体膜１０８＿１と酸化物半導体膜１０８＿２との界面、または酸化物
半導体膜１０８＿２と酸化物半導体膜１０８＿３との界面において、トラップ中心や再結
合中心のような欠陥準位を形成するような不純物が存在しないとする。
酸化物半導体膜１０８＿１、１０８＿２、１０８＿３に連続接合を形成するためには、
ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用い
て各膜を大気に触れさせることなく連続して積層することが必要となる。
図１４（Ａ）（Ｂ）（Ｃ）に示す構成とすることで酸化物半導体膜１０８＿２がウェル
（井戸）となり、上記積層構造を用いたトランジスタにおいて、チャネル領域が酸化物半
導体膜１０８＿２に形成されることがわかる。
なお、酸化物半導体膜１０８＿１、１０８＿３を設けることにより、トラップ準位を酸
化物半導体膜１０８＿２より遠ざけることができる。
また、トラップ準位がチャネル領域として機能する酸化物半導体膜１０８＿２の伝導帯
下端のエネルギー準位（Ｅｃ）より真空準位から遠くなることがあり、トラップ準位に電
子が蓄積しやすくなってしまう。トラップ準位に電子が蓄積されることで、マイナスの固
定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがっ
て、トラップ準位が酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位（Ｅｃ）よ
り真空準位に近くなるような構成にすると好ましい。このようにすることで、トラップ準
位に電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると
共に、電界効果移動度を高めることができる。
また、酸化物半導体膜１０８＿１、１０８＿３は、酸化物半導体膜１０８＿２よりも伝
導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体膜１０８＿２の
伝導帯下端のエネルギー準位と、酸化物半導体膜１０８＿１、１０８＿３の伝導帯下端の
エネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、
または１ｅＶ以下である。すなわち、酸化物半導体膜１０８＿１、１０８＿３の電子親和
力と、酸化物半導体膜１０８＿２の電子親和力との差が、０．１５ｅＶ以上、または０．
５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。
このような構成を有することで、酸化物半導体膜１０８＿２が主な電流経路となる。す
なわち、酸化物半導体膜１０８＿２は、チャネル領域としての機能を有し、酸化物半導体
膜１０８＿１、１０８＿３は、酸化物絶縁膜としての機能を有する。また、酸化物半導体
膜１０８＿１、１０８＿３は、チャネル領域が形成される酸化物半導体膜１０８＿２を構
成する金属元素の一種以上から構成される酸化物半導体膜を用いると好ましい。このよう
な構成とすることで、酸化物半導体膜１０８＿１と酸化物半導体膜１０８＿２との界面、
または酸化物半導体膜１０８＿２と酸化物半導体膜１０８＿３との界面において、界面散
乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トラ
ンジスタの電界効果移動度が高くなる。
また、酸化物半導体膜１０８＿１、１０８＿３は、チャネル領域の一部として機能する
ことを防止するため、導電率が十分に低い材料を用いるものとする。そのため、酸化物半
導体膜１０８＿１、１０８＿３を、その物性及び／または機能から、それぞれ酸化物絶縁
膜とも呼べる。または、酸化物半導体膜１０８＿１、１０８＿３には、電子親和力（真空
準位と伝導帯下端のエネルギー準位との差）が酸化物半導体膜１０８＿２よりも小さく、
伝導帯下端のエネルギー準位が酸化物半導体膜１０８＿２の伝導帯下端エネルギー準位と
差分（バンドオフセット）を有する材料を用いるものとする。また、ドレイン電圧の大き
さに依存したしきい値電圧の差が生じることを抑制するためには、酸化物半導体膜１０８
＿１、１０８＿３の伝導帯下端のエネルギー準位が、酸化物半導体膜１０８＿２の伝導帯
下端のエネルギー準位よりも真空準位に近い材料を用いると好適である。例えば、酸化物
半導体膜１０８＿２の伝導帯下端のエネルギー準位と、酸化物半導体膜１０８＿１、１０
８＿３の伝導帯下端のエネルギー準位との差が、０．２ｅＶ以上、好ましくは０．５ｅＶ
以上とすることが好ましい。
また、酸化物半導体膜１０８＿１、１０８＿３は、膜中にスピネル型の結晶構造が含ま
れないことが好ましい。酸化物半導体膜１０８＿１、１０８＿３の膜中にスピネル型の結
晶構造を含む場合、該スピネル型の結晶構造と他の領域との界面において、導電膜１２０
ａ、１２０ｂの構成元素が酸化物半導体膜１０８＿２へ拡散してしまう場合がある。なお
、酸化物半導体膜１０８＿１、１０８＿３が後述するＣＡＡＣ－ＯＳである場合、導電膜
１２０ａ、１２０ｂの構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
また、本実施の形態においては、酸化物半導体膜１０８＿１、１０８＿３として、金属
元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成さ
れる酸化物半導体膜を用いる構成について例示したが、これに限定されない。例えば、酸
化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比
］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［
原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：４：
５［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：５：６［原子数比］、またはＩｎ：Ｇａ：Ｚｎ
＝１：１０：１［原子数比］の金属酸化物ターゲットを用いて形成される酸化物半導体膜
を用いてもよい。あるいは、酸化物半導体膜１０８＿１、１０８＿３として、金属元素の
原子数比をＧａ：Ｚｎ＝１０：１の金属酸化物ターゲットを用いて形成される酸化物半導
体膜を用いてもよい。この場合、酸化物半導体膜１０８＿２として金属元素の原子数比を
Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物ターゲットを用いて形成される酸化物半導体
膜を用いると、酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位と、酸化物半導
体膜１０８＿１、１０８＿３の伝導帯下端のエネルギー準位との差を０．６ｅＶ以上とす
ることができるため好適である。
なお、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１
［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜１０８＿１、１０８
＿３は、Ｉｎ：Ｇａ：Ｚｎ＝１：β１（０＜β１≦２）：β２（０＜β２≦２）となる場
合がある。また、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１
：３：４［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜１０８＿１
、１０８＿３は、Ｉｎ：Ｇａ：Ｚｎ＝１：β３（１≦β３≦５）：β４（２≦β４≦６）
となる場合がある。また、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：
Ｚｎ＝１：３：６［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜１
０８＿１、１０８＿３は、Ｉｎ：Ｇａ：Ｚｎ＝１：β５（１≦β５≦５）：β６（４≦β
６≦８）となる場合がある。
＜１－６．半導体装置の作製方法１＞
次に、図１に示すトランジスタ１００の作製方法の一例について、図１５乃至図１７を
用いて説明する。なお、図１５乃至図１７は、トランジスタ１００の作製方法を説明する
チャネル長（Ｌ）方向及びチャネル幅（Ｗ）方向の断面図である。
まず、基板１０２上に絶縁膜１０４を形成する。続いて、絶縁膜１０４上に酸化物半導
体膜を形成する。その後、当該酸化物半導体膜を島状に加工することで、酸化物半導体膜
１０７を形成する（図１５（Ａ）参照）。
絶縁膜１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（
ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。本実施の形態におい
ては、絶縁膜１０４として、プラズマＣＶＤ装置を用い、厚さ４００ｎｍの窒化シリコン
膜と、厚さ５０ｎｍの酸化窒化シリコン膜とを形成する。なお、絶縁膜１０４を形成せず
に、基板１０２上に酸化物半導体膜１０８を形成してもよい。
また、絶縁膜１０４を形成した後、絶縁膜１０４に酸素を添加してもよい。絶縁膜１０
４に添加する酸素としては、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン
等がある。また、添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理
法等がある。また、絶縁膜上に酸素の脱離を抑制する膜を形成した後、該膜を介して絶縁
膜１０４に酸素を添加してもよい。
上述の酸素の脱離を抑制する膜として、インジウム、亜鉛、ガリウム、錫、アルミニウ
ム、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、またはタングス
テンの１以上を有する導電膜あるいは半導体膜を用いて形成することができる。
また、プラズマ処理で酸素の添加を行う場合、マイクロ波で酸素を励起し、高密度な酸
素プラズマを発生させることで、絶縁膜１０４への酸素添加量を増加させることができる
。
酸化物半導体膜１０７としては、スパッタリング法、塗布法、パルスレーザー蒸着法、
レーザーアブレーション法、熱ＣＶＤ法等により形成することができる。なお、酸化物半
導体膜１０７への加工には、酸化物半導体膜上にリソグラフィ工程によりマスクを形成し
た後、該マスクを用いて酸化物半導体膜の一部をエッチングすることで形成することがで
きる。また、印刷法を用いて、素子分離された酸化物半導体膜１０７を直接形成してもよ
い。
スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源
装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。また
、酸化物半導体膜を形成する場合のスパッタリングガスは、希ガス（代表的にはアルゴン
）、酸素、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの
場合、希ガスに対して酸素のガス比を高めることが好ましい。
なお、酸化物半導体膜を形成する際に、例えば、スパッタリング法を用いる場合、基板
温度を１５０℃以上７５０℃以下、または１５０℃以上４５０℃以下、または２００℃以
上３５０℃以下として、酸化物半導体膜を成膜することで、結晶性を高めることができる
ため好ましい。
なお、本実施の形態においては、酸化物半導体膜１０７として、スパッタリング装置を
用い、スパッタリングターゲットとしてＩｎ－Ｇａ－Ｚｎ金属酸化物（Ｉｎ：Ｇａ：Ｚｎ
＝４：２：４．１［原子数比］）を用いて、膜厚３５ｎｍの酸化物半導体膜を成膜する。
また、酸化物半導体膜１０７を形成した後、加熱処理を行い、酸化物半導体膜１０７の
脱水素化または脱水化をしてもよい。加熱処理の温度は、代表的には、１５０℃以上基板
歪み点未満、または２５０℃以上４５０℃以下、または３００℃以上４５０℃以下である
。
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または
窒素を含む不活性ガス雰囲気で行うことができる。または、不活性ガス雰囲気で加熱した
後、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水な
どが含まれないことが好ましい。処理時間は３分以上２４時間以下とすればよい。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いること
で、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱
処理時間を短縮することができる。
酸化物半導体膜を加熱しながら成膜する、または酸化物半導体膜を形成した後、加熱処
理を行うことで、酸化物半導体膜において、ＳＩＭＳにより得られる水素濃度を５×１０
１９ａｔｏｍｓ／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１
８ａｔｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３以下、または５×１
０１７ａｔｏｍｓ／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃｍ３以下とすること
ができる。
次に、絶縁膜１０４及び酸化物半導体膜１０７上に絶縁膜１１０＿０を形成する（図１
５（Ｂ）参照）。
絶縁膜１１０＿０としては、酸化シリコン膜または酸化窒化シリコン膜を、プラズマ化
学気相堆積装置（ＰＥＣＶＤ装置、または単にプラズマＣＶＤ装置という）を用いて形成
することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性
気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジ
シラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸
化二窒素、二酸化窒素等がある。
また、絶縁膜１１０＿０として、堆積性気体の流量に対する酸化性気体の流量を２０倍
より大きく１００倍未満、または４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐ
ａ未満、または５０Ｐａ以下とするプラズマＣＶＤ装置を用いることで、欠陥量の少ない
酸化窒化シリコン膜を形成することができる。
また、絶縁膜１１０＿０として、プラズマＣＶＤ装置の真空排気された処理室内に載置
された基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内
における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐ
ａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、絶縁膜１１
０＿０として、緻密である酸化シリコン膜または酸化窒化シリコン膜を形成することがで
きる。
また、絶縁膜１１０＿０を、マイクロ波を用いたプラズマＣＶＤ法を用いて形成しても
よい。マイクロ波とは３００ＭＨｚから３００ＧＨｚの周波数域を指す。マイクロ波は、
電子温度が低く、電子エネルギーが小さい。また、供給された電力において、電子の加速
に用いられる割合が少なく、より多くの分子の解離及び電離に用いられることが可能であ
り、密度の高いプラズマ（高密度プラズマ）を励起することができる。このため、被成膜
面及び堆積物へのプラズマダメージが少なく、欠陥の少ない絶縁膜１１０＿０を形成する
ことができる。
また、絶縁膜１１０＿０を、有機シランガスを用いたＣＶＤ法を用いて形成することが
できる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４
）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテト
ラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘ
キサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、
トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などのシリコン含有化合物
を用いることができる。有機シランガスを用いたＣＶＤ法を用いることで、被覆性の高い
絶縁膜１１０＿０を形成することができる。
本実施の形態では絶縁膜１１０＿０として、プラズマＣＶＤ装置を用い、厚さ１００ｎ
ｍの酸化窒化シリコン膜を形成する。
次に、絶縁膜１１０＿０上に導電膜１１２＿０を形成する。また、導電膜１１２＿０と
して、例えば金属酸化膜を用いる場合、導電膜１１２＿０の形成時に導電膜１１２＿０か
ら絶縁膜１１０＿０中に酸素が添加される場合がある（図１５（Ｃ）参照）。
なお、図１５（Ｃ）において、絶縁膜１１０＿０中に添加される酸素を矢印で模式的に
表している。
導電膜１１２＿０として、金属酸化膜を用いる場合、導電膜１１２＿０の形成方法とし
ては、スパッタリング法を用い、形成時に酸素ガスを含む雰囲気で形成することが好まし
い。形成時に酸素ガスを含む雰囲気で導電膜１１２＿０を形成することで、絶縁膜１１０
＿０中に酸素を好適に添加することができる。なお、導電膜１１２＿０の形成方法として
は、スパッタリング法に限定されず、その他の方法、例えばＡＬＤ法を用いてもよい。
本実施の形態においては、導電膜１１２＿０として、スパッタリング法を用いて、膜厚
が１００ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物であるＩＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝４：２：
４．１（原子数比））を成膜する。また、導電膜１１２＿０の形成前、または導電膜１１
２＿０の形成後に、絶縁膜１１０＿０中に酸素添加処理を行ってもよい。当該酸素添加処
理の方法としては、絶縁膜１０４の形成後に行うことのできる酸素の添加と同様とすれば
よい。
次に、導電膜１１２＿０上の所望の位置に、リソグラフィ工程によりマスク１４０を形
成する（図１５（Ｄ）参照）。
次に、マスク１４０上からエッチングを行い、導電膜１１２＿０と、絶縁膜１１０＿０
と、を加工する。その後、マスク１４０を除去することで、島状の導電膜１１２と、島状
の絶縁膜１１０とを形成する（図１６（Ａ）参照）。
本実施の形態においては、導電膜１１２＿０、及び絶縁膜１１０＿０の加工としては、
ドライエッチング法を用いて行う。
なお、導電膜１１２＿０、及び絶縁膜１１０＿０の加工の際に、導電膜１１２が重畳し
ない領域の酸化物半導体膜１０７の膜厚が小さくなる場合がある。または、導電膜１１２
＿０、及び絶縁膜１１０＿０の加工の際に、酸化物半導体膜１０７が重畳しない領域の絶
縁膜１０４の膜厚が小さくなる場合がある。また、導電膜１１２＿０、及び絶縁膜１１０
＿０の加工の際に、エッチャントまたはエッチングガス（例えば、塩素など）が酸化物半
導体膜１０７中に添加される、あるいは導電膜１１２＿０、または絶縁膜１１０＿０の構
成元素が酸化物半導体膜１０７中に添加される場合がある。
次に、絶縁膜１０４、酸化物半導体膜１０７、及び導電膜１１２上に絶縁膜１１６を形
成する。なお、絶縁膜１１６を形成することで、絶縁膜１１６と接する酸化物半導体膜１
０７は、ソース領域１０８ｓ及びドレイン領域１０８ｄとなる。また、絶縁膜１１０と接
する酸化物半導体膜１０７はチャネル領域１０８ｉとなる。これにより、チャネル領域１
０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄを有する酸化物半導体膜１０８
が形成される（図１６（Ｂ）参照）。
絶縁膜１１６としては、先に記載の材料を選択することで形成できる。本実施の形態に
おいては、絶縁膜１１６として、プラズマＣＶＤ装置を用い、厚さ１００ｎｍの窒化酸化
シリコン膜を形成する。また、当該窒化酸化シリコン膜の形成時において、プラズマ処理
と、成膜処理との２つのステップを２２０℃の温度で行う。当該プラズマ処理としては、
成膜前に流量１００ｓｃｃｍのアルゴンガスをチャンバー内に導入し、チャンバー内の圧
力を４０Ｐａとし、ＲＦ電源（２７．１２ＭＨｚ）に１０００Ｗの電力を供給する。また
、成膜処理としては、流量５０ｓｃｃｍのシランガスと、流量５０００ｓｃｃｍの窒素ガ
スと、流量１００ｓｃｃｍのアンモニアガスとを、チャンバー内に導入し、チャンバー内
の圧力を１００Ｐａとし、ＲＦ電源（２７．１２ＭＨｚ）に１０００Ｗの電力を供給する
。
絶縁膜１１６として、窒化酸化シリコン膜を用いることで、絶縁膜１１６に接するソー
ス領域１０８ｓ、及びドレイン領域１０８ｄに窒化酸化シリコン膜中の窒素または水素を
供給することができる。また、絶縁膜１１６の形成時の温度を上述の温度とすることで、
絶縁膜１１０に含まれる過剰酸素が外部に放出されるのを抑制することができる。
また、絶縁膜１１６の形成前に、酸化物半導体膜１０７に、不純物元素の添加処理を行
う、または絶縁膜１１６の形成後に、絶縁膜１１６を介して、酸化物半導体膜１０７に、
不純物元素の添加処理を行ってもよい。
上記不純物元素の添加処理としては、イオンドーピング法、イオン注入法、プラズマ処
理法等がある。プラズマ処理法の場合、添加する不純物元素を含むガス雰囲気にてプラズ
マを発生させて、プラズマ処理を行うことによって、不純物元素を添加することができる
。上記プラズマを発生させる装置としては、ドライエッチング装置、アッシング装置、プ
ラズマＣＶＤ装置、高密度プラズマＣＶＤ装置等を用いることができる。
なお、不純物元素の原料ガスとして、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、Ａｌ
Ｈ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、Ｈ２及び希ガスの一以上を用い
ることができる。または、希ガスで希釈されたＢ２Ｈ６、ＰＨ３、Ｎ２、ＮＨ３、ＡｌＨ
３、ＡｌＣｌ３、Ｆ２、ＨＦ、及びＨ２の一以上を用いることができる。なお、希ガスの
代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。
または、希ガスを添加した後、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、
ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、及びＨ２の一以上を酸化物半導体膜１
０７に添加してもよい。または、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、
ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、及びＨ２の一以上を添加した後、希ガ
スを酸化物半導体膜１０７に添加してもよい。
次に、絶縁膜１１６上に絶縁膜１１８を形成する（図１６（Ｃ）参照）。
絶縁膜１１８としては、先に記載の材料を選択することで形成できる。本実施の形態に
おいては、絶縁膜１１８として、プラズマＣＶＤ装置を用い、厚さ３００ｎｍの酸化窒化
シリコン膜を形成する。
次に、絶縁膜１１８の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜
１１８及び絶縁膜１１６の一部をエッチングすることで、ソース領域１０８ｓに達する開
口部１４１ａと、ドレイン領域１０８ｄに達する開口部１４１ｂと、を形成する（図１７
（Ａ）参照）。
絶縁膜１１８及び絶縁膜１１６をエッチングする方法としては、ウエットエッチング法
及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態におい
ては、ドライエッチング法を用い、絶縁膜１１８、及び絶縁膜１１６を加工する。
次に、開口部１４１ａ、１４１ｂを覆うように、ソース領域１０８ｓ、ドレイン領域１
０８ｄ、及び絶縁膜１１８上に導電膜を形成し、当該導電膜を所望の形状に加工すること
で、導電膜１２０ａ、１２０ｂを形成する（図１７（Ｂ）参照）。
導電膜１２０ａ、１２０ｂとしては、先に記載の材料を選択することで形成できる。本
実施の形態においては、導電膜１２０ａ、１２０ｂとして、スパッタリング装置を用い、
厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍの銅膜との積層膜を形成する。
なお、導電膜１２０ａ、１２０ｂとなる導電膜の加工方法としては、ウエットエッチン
グ法及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態で
は、ウエットエッチング法にて銅膜をエッチングしたのち、ドライエッチング法にてタン
グステン膜をエッチングすることで導電膜を加工し、導電膜１２０ａ、１２０ｂを形成す
る。
以上の工程により、図３に示すトランジスタ１００を作製することができる。
なお、トランジスタ１００を構成する膜（絶縁膜、金属酸化膜、酸化物半導体膜、導電
膜等）としては、上述の形成方法の他、スパッタリング法、化学気相堆積（ＣＶＤ）法、
真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、ＡＬＤ法を用いて形成することができる
。あるいは、塗布法や印刷法で形成することができる。成膜方法としては、スパッタリン
グ法、プラズマ化学気相堆積（ＰＥＣＶＤ）法が代表的であるが、熱ＣＶＤ法でもよい。
熱ＣＶＤ法の例として、有機金属化学気相堆積（ＭＯＣＶＤ）法が挙げられる。
熱ＣＶＤ法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチ
ャンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を
行う。このように、熱ＣＶＤ法は、プラズマを発生させない成膜方法であるため、プラズ
マダメージにより欠陥が生成されることが無いという利点を有する。
ＭＯＣＶＤ法などの熱ＣＶＤ法は、上記記載の導電膜、絶縁膜、酸化物半導体膜、金属
酸化膜などの膜を形成することができ、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ膜を成膜する場合
には、トリメチルインジウム（Ｉｎ（ＣＨ３）３）、トリメチルガリウム（Ｇａ（ＣＨ３
）３）、及びジメチル亜鉛（Ｚｎ（ＣＨ３）２）を用いる。これらの組み合わせに限定さ
れず、トリメチルガリウムに代えてトリエチルガリウム（Ｇａ（Ｃ２Ｈ５）３）を用いる
こともでき、ジメチル亜鉛に代えてジエチル亜鉛（Ｚｎ（Ｃ２Ｈ５）２）を用いることも
できる。
また、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒と
ハフニウム前駆体を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハ
フニウム（ＴＤＭＡＨ、Ｈｆ［Ｎ（ＣＨ３）２］４）やテトラキス（エチルメチルアミド
）ハフニウムなどのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（
Ｏ３）の２種類のガスを用いる。
また、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒
とアルミニウム前駆体を含む液体（トリメチルアルミニウム（ＴＭＡ、Ａｌ（ＣＨ３）３
）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。他の材
料としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、ア
ルミニウムトリス（２，２，６，６－テトラメチル－３，５－ヘプタンジオナート）など
がある。
また、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサク
ロロジシランを被成膜面に吸着させ、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供
給して吸着物と反応させる。
また、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガ
スとＢ２Ｈ６ガスを順次導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ
２ガスとを用いてタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガス
を用いてもよい。
また、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ－Ｇａ－Ｚｎ－Ｏ
膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを用いてＩｎ－Ｏ層を形成し、
その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスとを用いてＧａＯ層を形成し、更にその後Ｚｎ
（ＣＨ３）２ガスとＯ３ガスとを用いてＺｎＯ層を形成する。なお、これらの層の順番は
この例に限らない。また、これらのガスを用いてＩｎ－Ｇａ－Ｏ層やＩｎ－Ｚｎ－Ｏ層、
Ｇａ－Ｚｎ－Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等
の不活性ガスで水をバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まない
Ｏ３ガスを用いる方が好ましい。
＜１－７．半導体装置の作製方法２＞
次に、図４に示すトランジスタ１００Ａの作製方法の一例について、図１８乃至図２０
を用いて説明する。なお、図１８乃至図２０は、トランジスタ１００Ａの作製方法を説明
するチャネル長（Ｌ）方向、及びチャネル幅（Ｗ）方向の断面図である。
まず、基板１０２上に導電膜１０６を形成する。次に、基板１０２、及び導電膜１０６
上に絶縁膜１０４を形成し、絶縁膜１０４上に酸化物半導体膜を形成する。その後、当該
酸化物半導体膜を島状に加工することで、酸化物半導体膜１０７を形成する（図１８（Ａ
）参照）。
導電膜１０６としては、導電膜１２０ａ、１２０ｂと同様の材料、及び同様の手法によ
り形成することができる。本実施の形態においては、導電膜１０６として、厚さ５０ｎｍ
の窒化タンタル膜と、厚さ１００ｎｍの銅膜との積層膜をスパッタリング法により形成す
る。
次に、絶縁膜１０４及び酸化物半導体膜１０７上に絶縁膜１１０＿０を形成する（図１
８（Ｂ）参照）。
次に、絶縁膜１１０＿０上の所望の位置に、リソグラフィによりマスクを形成した後、
絶縁膜１１０＿０、及び絶縁膜１０４の一部をエッチングすることで、導電膜１０６に達
する開口部１４３を形成する（図１８（Ｃ）参照）。
開口部１４３の形成方法としては、ウエットエッチング法及びドライエッチング法のい
ずれか一方または双方を用いればよい。本実施の形態においては、ドライエッチング法を
用い、開口部１４３を形成する。
次に、開口部１４３を覆うように、導電膜１０６及び絶縁膜１１０＿０上に導電膜１１
２＿０を形成する。また、導電膜１１２＿０として、例えば金属酸化膜を用いる場合、導
電膜１１２＿０の形成時に導電膜１１２＿０から絶縁膜１１０＿０中に酸素が添加される
場合がある（図１８（Ｄ）参照）。
なお、図１８（Ｄ）において、絶縁膜１１０＿０中に添加される酸素を矢印で模式的に
表している。また、開口部１４３を覆うように、導電膜１１２＿０を形成することで、導
電膜１０６と、導電膜１１２＿０とが電気的に接続される。
次に、導電膜１１２＿０上の所望の位置に、リソグラフィ工程によりマスク１４０を形
成する（図１９（Ａ）参照）。
次に、マスク１４０上から、エッチングを行い、導電膜１１２＿０、及び絶縁膜１１０
＿０を加工する。また、導電膜１１２＿０及び絶縁膜１１０＿０の加工後に、マスク１４
０を除去する。導電膜１１２＿０、及び絶縁膜１１０＿０を加工することで、島状の導電
膜１１２、及び島状の絶縁膜１１０が形成される（図１９（Ｂ）参照）。
本実施の形態においては、ドライエッチング法を用い、導電膜１１２＿０、及び絶縁膜
１１０＿０を加工する。
次に、絶縁膜１０４、酸化物半導体膜１０７、及び導電膜１１２上に絶縁膜１１６を形
成する。なお、絶縁膜１１６を形成することで、絶縁膜１１６と接する酸化物半導体膜１
０７は、ソース領域１０８ｓ及びドレイン領域１０８ｄとなる。また、絶縁膜１１０と接
する酸化物半導体膜１０７はチャネル領域１０８ｉとなる。これにより、チャネル領域１
０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄを有する酸化物半導体膜１０８
が形成される（図１９（Ｃ）参照）。
絶縁膜１１６としては、先に記載の材料を選択することで形成できる。本実施の形態に
おいては、絶縁膜１１６として、プラズマＣＶＤ装置を用い、厚さ１００ｎｍの窒化酸化
シリコン膜を形成する。また、当該窒化酸化シリコン膜の形成時において、プラズマ処理
と、成膜処理との２つのステップを２２０℃の温度で行う。なお、当該プラズマ処理及び
当該成膜処理としては、先の記載と同じ方法を用いればよい。
次に、絶縁膜１１６上に絶縁膜１１８を形成する（図２０（Ａ）参照）。
次に、絶縁膜１１８の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜
１１８及び絶縁膜１１６の一部をエッチングすることで、ソース領域１０８ｓに達する開
口部１４１ａと、ドレイン領域１０８ｄに達する開口部１４１ｂと、を形成する（図２０
（Ｂ）参照）。
次に、開口部１４１ａ、１４１ｂを覆うように、ソース領域１０８ｓ、ドレイン領域１
０８ｄ、及び絶縁膜１１８上に導電膜を形成し、当該導電膜を所望の形状に加工すること
で導電膜１２０ａ、１２０ｂを形成する（図２０（Ｃ）参照）。
以上の工程により、図４に示すトランジスタ１００Ａを作製することができる。
また、本実施の形態において、トランジスタが酸化物半導体膜を有する場合の例を示し
たが、本発明の一態様は、これに限定されない。本発明の一態様では、トランジスタが酸
化物半導体膜を有さなくてもよい。一例としては、トランジスタのチャネル領域、チャネ
ル領域の近傍、ソース領域、またはドレイン領域において、Ｓｉ（シリコン）、Ｇｅ（ゲ
ルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、などを
有する材料で形成してもよい。
以上、本実施の形態で示す構成、方法は、他の実施の形態または実施例で示す構成、方
法と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態においては、酸化物半導体の構造等について、図２１乃至図２５を参照し
て説明する。
＜２－１．酸化物半導体の構造＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分け
られる。非単結晶酸化物半導体としては、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ－ａｌｉｇｎｅ
ｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化
物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－
ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などが
ある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物
半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ
－ＯＳ、多結晶酸化物半導体およびｎｃ－ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配
置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さ
ない、などといわれている。
すなわち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈ
ｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において
周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ
－ｌｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造で
ある。不安定であるという点では、ａ－ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体
に近い。
＜２－２．ＣＡＡＣ－ＯＳ＞
まずは、ＣＡＡＣ－ＯＳについて説明する。
ＣＡＡＣ－ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物
半導体の一種である。
ＣＡＡＣ－ＯＳをＸ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって
解析した場合について説明する。例えば、空間群Ｒ－３ｍに分類されるＩｎＧａＺｎＯ４
の結晶を有するＣＡＡＣ－ＯＳに対し、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析を行
うと、図２１（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピ
ークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ－ＯＳ
では、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ－ＯＳの膜を形成する面（被形成面とも
いう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１
°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°
近傍のピークは、空間群Ｆｄ－３ｍに分類される結晶構造に起因する。そのため、ＣＡＡ
Ｃ－ＯＳは、該ピークを示さないことが好ましい。
一方、ＣＡＡＣ－ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ－ｐｌ
ａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、
ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定
し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）
を行っても、図２１（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａ
ＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図２１（Ｃ）に示す
ように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、
ＸＲＤを用いた構造解析から、ＣＡＡＣ－ＯＳは、ａ軸およびｂ軸の配向が不規則である
ことが確認できる。
次に、電子回折によって解析したＣＡＡＣ－ＯＳについて説明する。例えば、ＩｎＧａ
ＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳに対し、ＣＡＡＣ－ＯＳの被形成面に平行にプロ
ーブ径が３００ｎｍの電子線を入射させると、図２１（Ｄ）に示すような回折パターン（
制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、Ｉ
ｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子
回折によっても、ＣＡＡＣ－ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成
面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面
に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２１（Ｅ
）に示す。図２１（Ｅ）より、リング状の回折パターンが確認される。したがって、プロ
ーブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ－ＯＳに含まれるペ
レットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図２１（Ｅ）における
第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因す
る。また、図２１（Ｅ）における第２リングは（１１０）面などに起因する。
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍ
ｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ－ＯＳの明視野像と回折パターンとの複合解析
像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができ
る。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバ
ウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡ
Ｃ－ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
図２２（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ－ＯＳの断面の高分解能
ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａ
ｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高
分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は
、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ－ＡＲＭ２００Ｆなどに
よって観察することができる。
図２２（Ａ）より、金属原子が層状に配列している領域であるペレットを確認すること
ができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることが
わかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこ
ともできる。また、ＣＡＡＣ－ＯＳを、ＣＡＮＣ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａ
ｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡ
Ｃ－ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ－ＯＳの被形成面または
上面と平行となる。
また、図２２（Ｂ）および図２２（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡ
Ｃ－ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図２２（Ｄ）および図２２（Ｅ）は
、それぞれ図２２（Ｂ）および図２２（Ｃ）を画像処理した像である。以下では、画像処
理の方法について説明する。まず、図２２（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ
Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取
得したＦＦＴ像において原点を基準に、２．８ｎｍ－１から５．０ｎｍ－１の間の範囲を
残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ
：Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画
像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴ
フィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格
子配列を示している。
図２２（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が
、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部で
ある。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペ
レットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
図２２（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格
子配列の向きが変化している箇所を点線で示し、格子配列の向きの変化を破線で示してい
る。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点
を中心に周囲の格子点を繋ぐと、歪んだ六角形、歪んだ五角形、または歪んだ七角形など
が形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制しているこ
とがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において原子配列が稠密でないこ
とや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを
許容することができるためと考えられる。
以上に示すように、ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において
複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、Ｃ
ＡＡＣ－ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ－ａｘｉｓ－ａｌｉｇｎｅｄ ａ－ｂ－ｐ
ｌａｎｅ－ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもで
きる。
ＣＡＡＣ－ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の
混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥
（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金
属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸
素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、
二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合が
ある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャ
リア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップ
となる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ－ＯＳは、キャリア密度の低い酸化物半導体で
ある。具体的には、８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、
さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０－９／ｃｍ３以上のキャリ
ア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性また
は実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ－ＯＳは、不純物濃度が低く、欠
陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜２－３．ｎｃ－ＯＳ＞
次に、ｎｃ－ＯＳについて説明する。
ｎｃ－ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ－ＯＳに対
し、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れな
い。即ち、ｎｃ－ＯＳの結晶は配向性を有さない。
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ－ＯＳを薄片化し、厚さが３４ｎ
ｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図２
３（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測さ
れる。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（
ナノビーム電子回折パターン）を図２３（Ｂ）に示す。図２３（Ｂ）より、リング状の領
域内に複数のスポットが観測される。したがって、ｎｃ－ＯＳは、プローブ径が５０ｎｍ
の電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を
入射させることでは秩序性が確認される。
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると
、図２３（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観
測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ－ＯＳが秩
序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いている
ため、規則的な電子回折パターンが観測されない領域もある。
図２３（Ｄ）に、被形成面と略平行な方向から観察したｎｃ－ＯＳの断面のＣｓ補正高
分解能ＴＥＭ像を示す。ｎｃ－ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所な
どのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできな
い領域と、を有する。ｎｃ－ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさ
であり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが
１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒ
ｏ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことが
ある。ｎｃ－ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場
合がある。なお、ナノ結晶は、ＣＡＡＣ－ＯＳにおけるペレットと起源を同じくする可能
性がある。そのため、以下ではｎｃ－ＯＳの結晶部をペレットと呼ぶ場合がある。
このように、ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特
に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳ
は、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見
られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶
質酸化物半導体と区別が付かない場合がある。
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ－ＯＳを
、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化
物半導体、またはＮＡＮＣ（Ｎｏｎ－Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有
する酸化物半導体と呼ぶこともできる。
ｎｃ－ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため
、ｎｃ－ＯＳは、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くな
る。ただし、ｎｃ－ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのた
め、ｎｃ－ＯＳは、ＣＡＡＣ－ＯＳと比べて欠陥準位密度が高くなる。
＜２－４．ａ－ｌｉｋｅ ＯＳ＞
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物
半導体である。
図２４に、ａ－ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図２４（Ａ）
は電子照射開始時におけるａ－ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図２４（
Ｂ）は４．３×１０８ｅ－／ｎｍ２の電子（ｅ－）照射後におけるａ－ｌｉｋｅ ＯＳの
高分解能断面ＴＥＭ像である。図２４（Ａ）および図２４（Ｂ）より、ａ－ｌｉｋｅ Ｏ
Ｓは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。ま
た、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低
密度領域と推測される。
鬆を有するため、ａ－ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ－ｌｉｋ
ｅ ＯＳが、ＣＡＡＣ－ＯＳおよびｎｃ－ＯＳと比べて不安定な構造であることを示すた
め、電子照射による構造の変化を示す。
試料として、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳを準備する。いず
れの試料もＩｎ－Ｇａ－Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試
料は、いずれも結晶部を有する。
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ－Ｏ層を３層有し、またＧａ－Ｚｎ
－Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られてい
る。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と
同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、
以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺ
ｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ－ｂ面に対応
する。
図２５は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例であ
る。なお、上述した格子縞の長さを結晶部の大きさとしている。図２５より、ａ－ｌｉｋ
ｅ ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなって
いくことがわかる。図２５より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大き
さだった結晶部（初期核ともいう。）が、電子（ｅ－）の累積照射量が４．２×１０８ｅ
－／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎ
ｃ－ＯＳおよびＣＡＡＣ－ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０
８ｅ－／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図２５
より、電子の累積照射量によらず、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳの結晶部の大きさは
、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射
およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ－９０００ＮＡＲを用いた。電子線照射条
件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ－／（ｎｍ２・ｓ）、照射領
域の直径を２３０ｎｍとした。
このように、ａ－ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合が
ある。一方、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳは、電子照射による結晶部の成長がほとん
ど見られない。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて
、不安定な構造であることがわかる。
また、鬆を有するため、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比
べて密度の低い構造である。具体的には、ａ－ｌｉｋｅ ＯＳの密度は、同じ組成の単結
晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ－ＯＳの密度およびＣＡＡ
Ｃ－ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結
晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よ
って、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体におい
て、ａ－ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。ま
た、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ｎｃ－ＯＳの密度およびＣＡＡＣ－ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ
３未満である。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合
わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。
所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して
、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を
組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。
なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ
、ＣＡＡＣ－ＯＳのうち、二種以上を有する積層膜であってもよい。
＜２－５．ＣＡＣ－ＯＳの構成＞
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃ
ｌｏｕｄ Ａｌｉｇｎｅｄ Ｃｏｍｐｌｅｍｅｎｔａｒｙ）－ＯＳの構成について説明す
る。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属
の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む
）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）
などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属
酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ ＦＥＴと記載する場合にお
いては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
本明細書において、金属酸化物が、導電体の機能を有する領域と、誘電体の機能を有す
る領域とが混合し、金属酸化物全体では半導体として機能する場合、ＣＡＣ（Ｃｌｏｕｄ
Ａｌｉｇｎｅｄ Ｃｏｍｐｌｅｍｅｎｔａｒｙ）－ＯＳ（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ）、またはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅと定義する。
つまり、ＣＡＣ－ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上
１０ｎｍ以下、好ましくは、０．５ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在
した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以
上の元素が偏在し、該元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、
０．５ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、また
はパッチ状ともいう。
特定の元素が偏在した領域は、該元素が有する性質により、物理特性が決定する。例え
ば、金属酸化物を構成する元素の中でも比較的、絶縁体となる傾向がある元素が偏在した
領域は、誘電体領域となる。一方、金属酸化物を構成する元素の中でも比較的、導体とな
る傾向がある元素が偏在した領域は、導電体領域となる。また、導電体領域、および誘電
体領域がモザイク状に混合することで、材料としては、半導体として機能する。
つまり、本発明の一態様における金属酸化物は、物理特性が異なる材料が混合した、マ
トリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合
材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）の一種である。
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウム
および亜鉛を含むことが好ましい。また、それらに加えて、元素Ｍ（Ｍは、ガリウム、ア
ルミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、
鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジ
ム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、
または複数種）が含まれていてもよい。
例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－
Ｇａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）とは、インジウム酸化
物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛
酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数
）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とす
る。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およ
びＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状と
なり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布し
た構成（以下、クラウド状ともいう。）である。
つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２
、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導
体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数
比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、
第２の領域と比較して、Ｉｎの濃度が高いとする。
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう
場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ
（１＋ｘ０）Ｇａ（１－ｘ０）Ｏ３（ＺｎＯ）ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で
表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお
、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ－ｂ面におい
ては配向せずに連結した結晶構造である。
一方、ＣＡＣ－ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、
Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状領
域が観察され、一部にＩｎを主成分とするナノ粒子状領域が観察され、それぞれモザイク
状にランダムに分散している構成をいう。従って、ＣＡＣ－ＯＳにおいて、結晶構造は副
次的な要素である。
なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする
。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含
まない。
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１
が主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、シリコン、ホウ素、イットリウム、銅、バ
ナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデ
ン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグ
ネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ－ＯＳは、一
部に該元素を主成分とするナノ粒子状領域が観察され、一部にＩｎを主成分とするナノ粒
子状領域が観察され、それぞれモザイク状にランダムに分散している構成をいう。
＜２－６．ＣＡＣ－ＯＳの解析＞
続いて、各種測定方法を用い、基板上に成膜した酸化物半導体について測定を行った結
果について説明する。
［試料の構成と作製方法］
以下では、本発明の一態様に係る９個の試料について説明する。各試料は、それぞれ、
酸化物半導体を成膜する際の基板温度、および酸素ガス流量比を異なる条件で作製する。
なお、試料は、基板と、基板上の酸化物半導体と、を有する構造である。
各試料の作製方法について、説明する。
まず、基板として、ガラス基板を用いる。続いて、スパッタリング装置を用いて、ガラ
ス基板上に酸化物半導体として、厚さ１００ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物を形成する。
成膜条件は、チャンバー内の圧力を０．６Ｐａとし、ターゲットには、酸化物ターゲット
（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いる。また、スパッタリング装
置内に設置された酸化物ターゲットに２５００ＷのＡＣ電力を供給する。
なお、酸化物を成膜する際の条件として、基板温度を、意図的に加熱しない温度（以下
、室温またはＲ．Ｔ．ともいう。）、１３０℃、または１７０℃とした。また、Ａｒと酸
素の混合ガスに対する酸素ガスの流量比（以下、酸素ガス流量比ともいう。）を、１０％
、３０％、または１００％とすることで、９個の試料を作製する。
［Ｘ線回折による解析］
本項目では、９個の試料に対し、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉ
ｏｎ）測定を行った結果について説明する。なお、ＸＲＤ装置として、Ｂｒｕｋｅｒ社製
Ｄ８ ＡＤＶＡＮＣＥを用いた。また、条件は、Ｏｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／
２θスキャンにて、走査範囲を１５ｄｅｇ．乃至５０ｄｅｇ．、ステップ幅を０．０２ｄ
ｅｇ．、走査速度を３．０ｄｅｇ．／分とした。
図６９にＯｕｔ－ｏｆ－ｐｌａｎｅ法を用いてＸＲＤスペクトルを測定した結果を示す
。なお、図６９において、上段には成膜時の基板温度条件が１７０℃の試料における測定
結果、中段には成膜時の基板温度条件が１３０℃の試料における測定結果、下段には成膜
時の基板温度条件がＲ．Ｔ．の試料における測定結果を示す。また、左側の列には酸素ガ
ス流量比の条件が１０％の試料における測定結果、中央の列には酸素ガス流量比の条件が
３０％の試料における測定結果、右側の列には酸素ガス流量比の条件が１００％の試料に
おける測定結果、を示す。
図６９に示すＸＲＤスペクトルは、成膜時の基板温度を高くする、または、成膜時の酸
素ガス流量比の割合を大きくすることで、２θ＝３１°付近のピーク強度が高くなる。な
お、２θ＝３１°付近のピークは、被形成面または上面に略垂直方向に対してｃ軸に配向
した結晶性ＩＧＺＯ化合物（ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ
ｌｉｎｅ）－ＩＧＺＯともいう。）であることに由来することが分かっている。
また、図６９に示すＸＲＤスペクトルは、成膜時の基板温度が低い、または、酸素ガス
流量比が小さいほど、明確なピークが現れなかった。従って、成膜時の基板温度が低い、
または、酸素ガス流量比が小さい試料は、測定領域のａ－ｂ面方向、およびｃ軸方向の配
向は見られないことが分かる。
［電子顕微鏡による解析］
本項目では、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料
を、ＨＡＡＤＦ（Ｈｉｇｈ－Ａｎｇｌｅ Ａｎｎｕｌａｒ Ｄａｒｋ Ｆｉｅｌｄ）－Ｓ
ＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏ
ｓｃｏｐｅ）によって観察、および解析した結果について説明する（以下、ＨＡＡＤＦ－
ＳＴＥＭによって取得した像は、ＴＥＭ像ともいう。）。
ＨＡＡＤＦ－ＳＴＥＭによって取得した平面像（以下、平面ＴＥＭ像ともいう。）、お
よび断面像（以下、断面ＴＥＭ像ともいう。）の画像解析を行った結果について説明する
。なお、ＴＥＭ像は、球面収差補正機能を用いて観察した。なお、ＨＡＡＤＦ－ＳＴＥＭ
像の撮影には、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ－ＡＲＭ２００Ｆを
用いて、加速電圧２００ｋＶ、ビーム径約０．１ｎｍφの電子線を照射して行った。
図７０（Ａ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した
試料の平面ＴＥＭ像である。図７０（Ｂ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガ
ス流量比１０％で作製した試料の断面ＴＥＭ像である。
［電子線回折パターンの解析］
本項目では、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料
に、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで、電
子線回折パターンを取得した結果について説明する。
図７０（Ａ）に示す、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製
した試料の平面ＴＥＭ像において、黒点ａ１、黒点ａ２、黒点ａ３、黒点ａ４、および黒
点ａ５で示す電子線回折パターンを観察する。なお、電子線回折パターンの観察は、電子
線を照射しながら０秒の位置から３５秒の位置まで一定の速度で移動させながら行う。黒
点ａ１の結果を図７０（Ｃ）、黒点ａ２の結果を図７０（Ｄ）、黒点ａ３の結果を図７０
（Ｅ）、黒点ａ４の結果を図７０（Ｆ）、および黒点ａ５の結果を図７０（Ｇ）に示す。
図７０（Ｃ）、図７０（Ｄ）、図７０（Ｅ）、図７０（Ｆ）、および図７０（Ｇ）より
、円を描くように（リング状に）輝度の高い領域が観測できる。また、リング状の領域に
複数のスポットが観測できる。
また、図７０（Ｂ）に示す、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％
で作製した試料の断面ＴＥＭ像において、黒点ｂ１、黒点ｂ２、黒点ｂ３、黒点ｂ４、お
よび黒点ｂ５で示す電子線回折パターンを観察する。黒点ｂ１の結果を図７０（Ｈ）、黒
点ｂ２の結果を図７０（Ｉ）、黒点ｂ３の結果を図７０（Ｊ）、黒点ｂ４の結果を図７０
（Ｋ）、および黒点ｂ５の結果を図７０（Ｌ）に示す。
図７０（Ｈ）、図７０（Ｉ）、図７０（Ｊ）、図７０（Ｋ）、および図７０（Ｌ）より
、リング状に輝度の高い領域が観測できる。また、リング状の領域に複数のスポットが観
測できる。
ここで、例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳに対し、試料面に平
行にプローブ径が３００ｎｍの電子線を入射させると、ＩｎＧａＺｎＯ４の結晶の（００
９）面に起因するスポットが含まれる回折パターンが見られる。つまり、ＣＡＡＣ－ＯＳ
は、ｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわ
かる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射さ
せると、リング状の回折パターンが確認される。つまり、ＣＡＡＣ－ＯＳは、ａ軸および
ｂ軸は配向性を有さないことがわかる。
また、微結晶を有する酸化物半導体（ｎａｎｏ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ
ｓｅｍｉｃｏｎｄｕｃｔｏｒ。以下、ｎｃ－ＯＳという。）に対し、大きいプローブ径
（例えば５０ｎｍ以上）の電子線を用いる電子線回折を行うと、ハローパターンのような
回折パターンが観測される。また、ｎｃ－ＯＳに対し、小さいプローブ径の電子線（例え
ば５０ｎｍ未満）を用いるナノビーム電子線回折を行うと、輝点（スポット）が観測され
る。また、ｎｃ－ＯＳに対しナノビーム電子線回折を行うと、円を描くように（リング状
に）輝度の高い領域が観測される場合がある。さらに、リング状の領域に複数の輝点が観
測される場合がある。
成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の電子線回折
パターンは、リング状に輝度の高い領域と、該リング領域に複数の輝点を有する。従って
、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料は、電子線回
折パターンが、ｎｃ－ＯＳになり、平面方向、および断面方向において、配向性は有さな
い。
以上より、成膜時の基板温度が低い、または、酸素ガス流量比が小さい酸化物半導体は
、アモルファス構造の酸化物半導体膜とも、単結晶構造の酸化物半導体膜とも明確に異な
る性質を有すると推定できる。
［元素分析］
本項目では、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉ
ｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用い、ＥＤＸマッピングを取得し、評
価することによって、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製し
た試料の元素分析を行った結果について説明する。なお、ＥＤＸ測定には、元素分析装置
として日本電子株式会社製エネルギー分散型Ｘ線分析装置ＪＥＤ－２３００Ｔを用いる。
なお、試料から放出されたＸ線の検出にはＳｉドリフト検出器を用いる。
ＥＤＸ測定では、試料の分析対象領域の各点に電子線照射を行い、これにより発生する
試料の特性Ｘ線のエネルギーと発生回数を測定し、各点に対応するＥＤＸスペクトルを得
る。本実施の形態では、各点のＥＤＸスペクトルのピークを、Ｉｎ原子のＬ殻への電子遷
移、Ｇａ原子のＫ殻への電子遷移、Ｚｎ原子のＫ殻への電子遷移及びＯ原子のＫ殻への電
子遷移に帰属させ、各点におけるそれぞれの原子の比率を算出する。これを試料の分析対
象領域について行うことにより、各原子の比率の分布が示されたＥＤＸマッピングを得る
ことができる。
図７１には、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料
の断面におけるＥＤＸマッピングを示す。図７１（Ａ）は、Ｇａ原子のＥＤＸマッピング
（全原子に対するＧａ原子の比率は１．１８乃至１８．６４［ａｔｏｍｉｃ％］の範囲と
する。）である。図７１（Ｂ）は、Ｉｎ原子のＥＤＸマッピング（全原子に対するＩｎ原
子の比率は９．２８乃至３３．７４［ａｔｏｍｉｃ％］の範囲とする。）である。図７１
（Ｃ）は、Ｚｎ原子のＥＤＸマッピング（全原子に対するＺｎ原子の比率は６．６９乃至
２４．９９［ａｔｏｍｉｃ％］の範囲とする。）である。また、図７１（Ａ）、図７１（
Ｂ）、および図７１（Ｃ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％
で作製した試料の断面において、同範囲の領域を示している。なお、ＥＤＸマッピングは
、範囲における、測定元素が多いほど明るくなり、測定元素が少ないほど暗くなるように
、明暗で元素の割合を示している。また、図７１に示すＥＤＸマッピングの倍率は７２０
万倍である。
図７１（Ａ）、図７１（Ｂ）、および図７１（Ｃ）に示すＥＤＸマッピングでは、画像
に相対的な明暗の分布が見られ、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０
％で作製した試料において、各原子が分布を持って存在している様子が確認できる。ここ
で、図７１（Ａ）、図７１（Ｂ）、および図７１（Ｃ）に示す実線で囲む範囲と破線で囲
む範囲に注目する。
図７１（Ａ）では、実線で囲む範囲は、相対的に暗い領域を多く含み、破線で囲む範囲
は、相対的に明るい領域を多く含む。また、図７１（Ｂ）では実線で囲む範囲は、相対的
に明るい領域を多く含み、破線で囲む範囲は、相対的に暗い領域を多く含む。
つまり、実線で囲む範囲はＩｎ原子が相対的に多い領域であり、破線で囲む範囲はＩｎ
原子が相対的に少ない領域である。ここで、図７１（Ｃ）では、実線で囲む範囲において
、右側は相対的に明るい領域であり、左側は相対的に暗い領域である。従って、実線で囲
む範囲は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１などが主成分である領域である。
また、実線で囲む範囲はＧａ原子が相対的に少ない領域であり、破線で囲む範囲はＧａ
原子が相対的に多い領域である。図７１（Ｃ）では、破線で囲む範囲において、左上の領
域は、相対的に明るい領域であり、右下側の領域は、相対的に暗い領域である。従って、
破線で囲む範囲は、ＧａＯＸ３、またはＧａＸ４ＺｎＹ４ＯＺ４などが主成分である領域
である。
また、図７１（Ａ）、図７１（Ｂ）、および図７１（Ｃ）より、Ｉｎ原子の分布は、Ｇ
ａ原子よりも、比較的、均一に分布しており、ＩｎＯＸ１が主成分である領域は、ＩｎＸ
２ＺｎＹ２ＯＺ２が主成分となる領域を介して、互いに繋がって形成されているように見
える。このように、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、
クラウド状に広がって形成されている。
このように、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、または
ＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有するＩｎ－Ｇａ－Ｚ
ｎ酸化物を、ＣＡＣ－ＯＳと呼称することができる。
また、ＣＡＣ－ＯＳにおける結晶構造は、ｎｃ構造を有する。ＣＡＣ－ＯＳが有するｎ
ｃ構造は、電子線回折像において、単結晶、多結晶、またはＣＡＡＣ構造を含むＩＧＺＯ
に起因する輝点（スポット）以外にも、数か所以上の輝点（スポット）を有する。または
、数か所以上の輝点（スポット）に加え、リング状に輝度の高い領域が現れるとして結晶
構造が定義される。
また、図７１（Ａ）、図７１（Ｂ）、および図７１（Ｃ）より、ＧａＯＸ３などが主成
分である領域、及びＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域のサ
イズは、０．５ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下で観察される。なお
、好ましくは、ＥＤＸマッピングにおいて、各元素が主成分である領域の径は、１ｎｍ以
上２ｎｍ以下とする。
以上より、ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造
であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３な
どが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領
域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ
３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２Ｚｎ
Ｙ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸
化物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯ
Ｘ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効
果移動度（μ）が実現できる。
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯ
Ｘ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３など
が主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好な
スイッチング動作を実現できる。
従って、ＣＡＣ－ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と
、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用する
ことにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現すること
ができる。
また、ＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ－ＯＳは、
ディスプレイをはじめとするさまざまな半導体装置に最適である。
以上、本実施の形態に示す構成は、他の実施の形態または実施例に示す構成と適宜、組
み合わせて用いることができる。
（実施の形態３）
本実施の形態においては、先の実施の形態で例示したトランジスタを有する表示装置の
一例について、図２６乃至図３４を用いて以下説明を行う。
図２６は、表示装置の一例を示す上面図である。図２６に示す表示装置７００は、第１
の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドラ
イバ回路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソースドライバ回
路部７０４、及びゲートドライバ回路部７０６を囲むように配置されるシール材７１２と
、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、
第１の基板７０１と第２の基板７０５は、シール材７１２によって封止されている。すな
わち、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６は
、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお
、図２６には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設
けられる。
また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている
領域とは異なる領域に、画素部７０２、ソースドライバ回路部７０４、及びゲートドライ
バ回路部７０６と、それぞれ電気的に接続されるＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘ
ｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が設けられる。また、ＦＰＣ端子部７０８
には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ回
路部７０４、及びゲートドライバ回路部７０６に各種信号等が供給される。また、画素部
７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部
７０８には、信号線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信
号等は、信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、ゲートド
ライバ回路部７０６、及びＦＰＣ端子部７０８に与えられる。
また、表示装置７００にゲートドライバ回路部７０６を複数設けてもよい。また、表示
装置７００としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を
画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定
されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成しても良
い、またはソースドライバ回路部７０４のみを第１の基板７０１に形成しても良い。この
場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結
晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に実装す
る構成としても良い。なお、別途形成した駆動回路基板の接続方法は、特に限定されるも
のではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法など
を用いることができる。
また、表示装置７００が有する画素部７０２、ソースドライバ回路部７０４及びゲート
ドライバ回路部７０６は、複数のトランジスタを有しており、本発明の一態様の半導体装
置であるトランジスタを適用することができる。
また、表示装置７００は、様々な素子を有することが出来る。該素子の一例としては、
例えば、エレクトロルミネッセンス（ＥＬ）素子（有機物及び無機物を含むＥＬ素子、有
機ＥＬ素子、無機ＥＬ素子、ＬＥＤなど）、発光トランジスタ素子（電流に応じて発光す
るトランジスタ）、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクト
ロウェッティング素子、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・
エレクトロ・メカニカル・システム）ディスプレイ（例えば、グレーティングライトバル
ブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、デジタル・マイクロ・シャ
ッター（ＤＭＳ）素子、インターフェロメトリック・モジュレーション（ＩＭＯＤ）素子
など）、圧電セラミックディスプレイなどが挙げられる。
また、ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子
放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥ
Ｄ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ－ｃｏｎｄｕｃｔｉｏ
ｎ Ｅｌｅｃｔｒｏｎ－ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用い
た表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶
ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプ
レイ）などがある。電子インク素子又は電気泳動素子を用いた表示装置の一例としては、
電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを
実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するよ
うにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを
有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路
を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式
等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、Ｒ
ＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの
画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配
列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２
色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以
上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよ
い。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ
表示の表示装置に適用することもできる。
また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色発光
（Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルタともい
う。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ
）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで
、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層
を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない
領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配
置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２
割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発
光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有
する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よ
りも、さらに消費電力を低減できる場合がある。
また、カラー化方式としては、上述の白色発光からの発光の一部をカラーフィルタを通
すことで赤色、緑色、青色に変換する方式（カラーフィルタ方式）の他、赤色、緑色、青
色の発光をそれぞれ用いる方式（３色方式）、または青色発光からの発光の一部を赤色や
緑色に変換する方式（色変換方式、量子ドット方式）を適用してもよい。
本実施の形態においては、表示素子として液晶素子及びＥＬ素子を用いる構成について
、図２７及び図２８を用いて説明する。なお、図２７は、図２６に示す一点鎖線Ｑ－Ｒに
おける断面図であり、表示素子として液晶素子を用いた構成である。また、図２８は、図
２６に示す一点鎖線Ｑ－Ｒにおける断面図であり、表示素子としてＥＬ素子を用いた構成
である。
まず、図２７及び図２８に示す共通部分について最初に説明し、次に異なる部分につい
て以下説明する。
＜３－１．表示装置の共通部分に関する説明＞
図２７及び図２８に示す表示装置７００は、引き回し配線部７１１と、画素部７０２と
、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配
線部７１１は、信号線７１０を有する。また、画素部７０２は、トランジスタ７５０及び
容量素子７９０を有する。また、ソースドライバ回路部７０４は、トランジスタ７５２を
有する。
トランジスタ７５０及びトランジスタ７５２は、先に示すトランジスタ１００と同様の
構成である。なお、トランジスタ７５０及びトランジスタ７５２の構成については、先の
実施の形態に示す、その他のトランジスタを用いてもよい。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物
半導体膜を有する。該トランジスタは、オフ電流を低くすることができる。よって、画像
信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長
く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電
力を抑制する効果を奏する。
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるた
め、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表
示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するド
ライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路とし
て、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置
の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトラン
ジスタを用いることで、高画質な画像を提供することができる。
容量素子７９０は、トランジスタ７５０が有する酸化物半導体膜と、同一の酸化物半導
体膜を加工する工程を経て形成される下部電極と、トランジスタ７５０が有するソース電
極及びドレイン電極として機能する導電膜と、同一の導電膜を加工する工程を経て形成さ
れる上部電極と、を有する。また、下部電極と上部電極との間には、トランジスタ７５０
が有する第３の絶縁膜及び第４の絶縁膜と、同一の絶縁膜を形成する工程を経て形成され
る絶縁膜が設けられる。すなわち、容量素子７９０は、一対の電極間に誘電体として機能
する絶縁膜が挟持された積層型の構造である。
また、図２７及び図２８において、トランジスタ７５０、トランジスタ７５２、及び容
量素子７９０上に平坦化絶縁膜７７０が設けられている。
平坦化絶縁膜７７０としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂
、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料
を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで
、平坦化絶縁膜７７０を形成してもよい。また、平坦化絶縁膜７７０を設けない構成とし
てもよい。
また、図２７及び図２８においては、画素部７０２が有するトランジスタ７５０と、ソ
ースドライバ回路部７０４が有するトランジスタ７５２と、を同じ構造のトランジスタを
用いる構成について例示したが、これに限定されない。例えば、画素部７０２と、ソース
ドライバ回路部７０４とは、異なるトランジスタを用いてもよい。
なお、画素部７０２と、ソースドライバ回路部７０４とに、異なるトランジスタを用い
る場合においては、実施の形態１に示すスタガ型のトランジスタと、逆スタガ型のトラン
ジスタとを組み合わせて用いてもよい。具体的には、画素部７０２にスタガ型のトランジ
スタを用い、ソースドライバ回路部７０４に逆スタガ型のトランジスタを用いる構成、あ
るいは画素部７０２に逆スタガ型のトランジスタを用い、ソースドライバ回路部７０４に
スタガ型のトランジスタを用いる構成などが挙げられる。なお、上記のソースドライバ回
路部７０４を、ゲートドライバ回路部と読み替えてもよい。
ここで、画素部７０２またはソースドライバ回路部７０４に用いることのできる、逆ス
タガ型のトランジスタを、図３０乃至図３４に示す。
図３０（Ａ）は、トランジスタ３００Ａの上面図であり、図３０（Ｂ）は、図３０（Ａ
）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図に相当し、図３０（Ｃ）は、図３
０（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面図に相当する。なお、図３０
（Ａ）において、煩雑になることを避けるため、トランジスタ３００Ａの構成要素の一部
（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。また、一点鎖線Ｘ１
－Ｘ２方向をチャネル長方向、一点鎖線Ｙ１－Ｙ２方向をチャネル幅方向と呼称する場合
がある。なお、トランジスタの上面図においては、以降の図面においても図３０（Ａ）と
同様に、構成要素の一部を省略して図示する場合がある。
トランジスタ３００Ａは、基板３０２上のゲート電極として機能する導電膜３０４と、
基板３０２及び導電膜３０４上の絶縁膜３０６と、絶縁膜３０６上の絶縁膜３０７と、絶
縁膜３０７上の酸化物半導体膜３０８と、酸化物半導体膜３０８に電気的に接続されるソ
ース電極として機能する導電膜３１２ａと、酸化物半導体膜３０８に電気的に接続される
ドレイン電極として機能する導電膜３１２ｂと、を有する。また、トランジスタ３００Ａ
上、より詳しくは、導電膜３１２ａ、３１２ｂ及び酸化物半導体膜３０８上には絶縁膜３
１４、３１６、及び絶縁膜３１８が設けられる。絶縁膜３１４、３１６、３１８は、トラ
ンジスタ３００Ａの保護絶縁膜としての機能を有する。
図３１（Ａ）は、トランジスタ３００Ｂの上面図であり、図３１（Ｂ）は、図３１（Ａ
）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図に相当し、図３１（Ｃ）は、図３
１（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面図に相当する。
トランジスタ３００Ｂは、基板３０２上のゲート電極として機能する導電膜３０４と、
基板３０２及び導電膜３０４上の絶縁膜３０６と、絶縁膜３０６上の絶縁膜３０７と、絶
縁膜３０７上の酸化物半導体膜３０８と、酸化物半導体膜３０８上の絶縁膜３１４と、絶
縁膜３１４上の絶縁膜３１６と、絶縁膜３１４及び絶縁膜３１６に設けられる開口部３４
１ａを介して酸化物半導体膜３０８に電気的に接続されるソース電極として機能する導電
膜３１２ａと、絶縁膜３１４及び絶縁膜３１６に設けられる開口部３４１ｂを介して酸化
物半導体膜３０８に電気的に接続されるドレイン電極として機能する導電膜３１２ｂと、
を有する。また、トランジスタ３００Ｂ上、より詳しくは、導電膜３１２ａ、３１２ｂ、
及び絶縁膜３１６上には絶縁膜３１８が設けられる。絶縁膜３１４及び絶縁膜３１６は、
酸化物半導体膜３０８の保護絶縁膜としての機能を有する。絶縁膜３１８は、トランジス
タ３００Ｂの保護絶縁膜としての機能を有する。
トランジスタ３００Ａにおいては、チャネルエッチ型の構造であったのに対し、図３１
（Ａ）（Ｂ）（Ｃ）に示すトランジスタ３００Ｂは、チャネル保護型の構造である。
図３２（Ａ）は、トランジスタ３００Ｃの上面図であり、図３２（Ｂ）は、図３２（Ａ
）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図に相当し、図３２（Ｃ）は、図３
２（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面図に相当する。
トランジスタ３００Ｃは、図３１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ３００Ｂと絶
縁膜３１４、３１６の形状が相違する。具体的には、トランジスタ３００Ｃの絶縁膜３１
４、３１６は、酸化物半導体膜３０８のチャネル領域上に島状に設けられる。その他の構
成は、トランジスタ３００Ｂと同様である。
図３３（Ａ）は、トランジスタ３００Ｄの上面図であり、図３３（Ｂ）は、図３３（Ａ
）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図に相当し、図３３（Ｃ）は、図３
３（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面図に相当する。
トランジスタ３００Ｄは、基板３０２上の第１のゲート電極として機能する導電膜３０
４と、基板３０２及び導電膜３０４上の絶縁膜３０６と、絶縁膜３０６上の絶縁膜３０７
と、絶縁膜３０７上の酸化物半導体膜３０８と、酸化物半導体膜３０８上の絶縁膜３１４
と、絶縁膜３１４上の絶縁膜３１６と、酸化物半導体膜３０８に電気的に接続されるソー
ス電極として機能する導電膜３１２ａと、酸化物半導体膜３０８に電気的に接続されるド
レイン電極として機能する導電膜３１２ｂと、導電膜３１２ａ、３１２ｂ及び絶縁膜３１
６上の絶縁膜３１８と、絶縁膜３１８上の導電膜３２０ａ、３２０ｂと、を有する。
また、トランジスタ３００Ｄにおいて、絶縁膜３１４、３１６、３１８は、トランジス
タ３００Ｄの第２のゲート絶縁膜としての機能を有する。また、トランジスタ３００Ｄに
おいて、導電膜３２０ａは、表示装置に用いる画素電極としての機能を有する。また、導
電膜３２０ａは、絶縁膜３１４、３１６、３１８に設けられる開口部３４２ｃを介して、
導電膜３１２ｂと接続される。また、トランジスタ３００Ｄにおいて、導電膜３２０ｂは
、第２のゲート電極（バックゲート電極ともいう）として機能する。
また、図３３（Ｃ）に示すように導電膜３２０ｂは、絶縁膜３０６、３０７、３１４、
３１６、３１８に設けられる開口部３４２ａ、３４２ｂにおいて、第１のゲート電極とし
て機能する導電膜３０４に接続される。よって、導電膜３２０ｂと導電膜３０４とは、同
じ電位が与えられる。
なお、トランジスタ３００Ｄにおいては、開口部３４２ａ、３４２ｂを設け、導電膜３
２０ｂと導電膜３０４を接続する構成について例示したが、これに限定されない。例えば
、開口部３４２ａまたは開口部３４２ｂのいずれか一方の開口部のみを形成し、導電膜３
２０ｂと導電膜３０４を接続する構成、または開口部３４２ａ及び開口部３４２ｂを設け
ずに、導電膜３２０ｂと導電膜３０４を接続しない構成としてもよい。なお、導電膜３２
０ｂと導電膜３０４とを接続しない構成の場合、導電膜３２０ｂと導電膜３０４には、そ
れぞれ異なる電位を与えることができる。
なお、トランジスタ３００Ｄは、先に説明のＳ－ｃｈａｎｎｅｌ構造を有する。
また、図３０（Ａ）（Ｂ）（Ｃ）に示すトランジスタ３００Ａが有する酸化物半導体膜
３０８を複数の積層構造としてもよい。その場合の一例を図３４（Ａ）（Ｂ）（Ｃ）（Ｄ
）に示す。
図３４（Ａ）（Ｂ）は、トランジスタ３００Ｅの断面図であり、図３４（Ｃ）（Ｄ）は
、トランジスタ３００Ｆの断面図である。なお、トランジスタ３００Ｅ、３００Ｆの上面
図としては、図３０（Ａ）に示すトランジスタ３００Ａと同様である。
図３４（Ａ）（Ｂ）に示すトランジスタ３００Ｅが有する酸化物半導体膜３０８は、酸
化物半導体膜３０８＿１と、酸化物半導体膜３０８＿２と、酸化物半導体膜３０８＿３と
、を有する。また、図３４（Ｃ）（Ｄ）に示すトランジスタ３００Ｆが有する酸化物半導
体膜３０８は、酸化物半導体膜３０８＿２と、酸化物半導体膜３０８＿３と、を有する。
なお、導電膜３０４、絶縁膜３０６、絶縁膜３０７、酸化物半導体膜３０８、導電膜３
１２ａ、導電膜３１２ｂ、絶縁膜３１４、絶縁膜３１６、絶縁膜３１８、及び導電膜３２
０ａ、３２０ｂとしては、それぞれ先の実施の形態１に記載の導電膜１１２、絶縁膜１１
６、絶縁膜１１０、酸化物半導体膜１０８、導電膜１２０ａ、導電膜１２０ｂ、絶縁膜１
０４、絶縁膜１１８、絶縁膜１１６、導電膜１１２の材料及び形成方法を用いることで、
形成することができる。
また、トランジスタ３００Ａ乃至トランジスタ３００Ｆの構造を、それぞれ自由に組み
合わせて用いてもよい。
再び、図２６乃至図２８に戻り、表示装置について説明を行う。信号線７１０は、トラ
ンジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程
を経て形成される。なお、信号線７１０は、トランジスタ７５０、７５２のソース電極及
びドレイン電極と異なる工程を経て形成された導電膜、例えば、ゲート電極として機能す
る酸化物半導体膜と同じ工程を経て形成される酸化物半導体膜を用いてもよい。信号線７
１０として、例えば、銅元素を含む材料を用いた場合、配線抵抗に起因する信号遅延等が
少なく、大画面での表示が可能となる。
また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、及びＦＰＣ７１
６を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極及びド
レイン電極として機能する導電膜と同じ工程を経て形成される。また、接続電極７６０は
、ＦＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。
また、第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いるこ
とができる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板
を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられ
る。
また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構
造体７７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設け
られる。なお、構造体７７８として、球状のスペーサを用いていても良い。
また、第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、
カラーフィルタとして機能する着色膜７３６と、遮光膜７３８及び着色膜７３６に接する
絶縁膜７３４が設けられる。
＜３－２．液晶素子を用いる表示装置の構成例＞
図２７に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜
７７２、導電膜７７４、及び液晶層７７６を有する。導電膜７７４は、第２の基板７０５
側に設けられ、対向電極としての機能を有する。図２７に示す表示装置７００は、導電膜
７７２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わること
によって光の透過、非透過が制御され画像を表示することができる。
また、導電膜７７２は、トランジスタ７５０が有するソース電極及びドレイン電極とし
て機能する導電膜に接続される。導電膜７７２は、平坦化絶縁膜７７０上に形成され画素
電極、すなわち表示素子の一方の電極として機能する。また、導電膜７７２は、反射電極
としての機能を有する。図２７に示す表示装置７００は、外光を利用し導電膜７７２で光
を反射して着色膜７３６を介して表示する、所謂反射型のカラー液晶表示装置である。
導電膜７７２としては、可視光において透光性のある導電膜、または可視光において反
射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、
例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材
料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム
、または銀を含む材料を用いるとよい。本実施の形態においては、導電膜７７２として、
可視光において、反射性のある導電膜を用いる。
また、図２７に示す表示装置７００においては、画素部７０２の平坦化絶縁膜７７０の
一部に凹凸が設けられている。該凹凸は、例えば、平坦化絶縁膜７７０を樹脂膜で形成し
、該樹脂膜の表面に凹凸を設けることで形成することができる。また、反射電極として機
能する導電膜７７２は、上記凹凸に沿って形成される。したがって、外光が導電膜７７２
に入射した場合において、導電膜７７２の表面で光を乱反射することが可能となり、視認
性を向上させることができる。
なお、図２７に示す表示装置７００は、反射型のカラー液晶表示装置について例示した
が、これに限定されない、例えば、導電膜７７２を可視光において、透光性のある導電膜
を用いることで透過型のカラー液晶表示装置としてもよい。透過型のカラー液晶表示装置
の場合、平坦化絶縁膜７７０に設けられる凹凸については、設けない構成としてもよい。
ここで、透過型のカラー液晶表示装置の一例を図２９に示す。図２９は、図２６に示す一
点鎖線Ｑ－Ｒにおける断面図であり、表示素子として液晶素子を用いた構成である。また
、図２９に示す表示装置７００は、液晶素子の駆動方式として横電界方式（例えば、ＦＦ
Ｓモード）を用いる構成の一例である。図２９に示す構成の場合、画素電極として機能す
る導電膜７７２上に絶縁膜７７３が設けられ、絶縁膜７７３上に導電膜７７４が設けられ
る。この場合、導電膜７７４は、共通電極（コモン電極ともいう）としての機能を有し、
絶縁膜７７３を介して、導電膜７７２と導電膜７７４との間に生じる電界によって、液晶
層７７６の配向状態を制御することができる。
また、図２７及び図２９において図示しないが、導電膜７７２または導電膜７７４のい
ずれか一方または双方に、液晶層７７６と接する側に、それぞれ配向膜を設ける構成とし
てもよい。また、図２７及び図２９において図示しないが、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板及び位
相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトな
どを用いてもよい。
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよ
い。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリ
ック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発
現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組
成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速
度が短く、光学的等方性であるため配向処理が不要である。また配向膜を設けなくてもよ
いのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を
防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
また、ブルー相を示す液晶材料は、視野角依存性が小さい。
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ
）モード、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎ
ｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅ
ｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ
Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅ
ｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒ
ｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる
。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用し
た透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが
、例えば、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ
）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モー
ド、ＡＳＶモードなどを用いることができる。
＜３－３．発光素子を用いる表示装置＞
図２８に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電膜
７８４、ＥＬ層７８６、及び導電膜７８８を有する。図２８に示す表示装置７００は、発
光素子７８２が有するＥＬ層７８６が発光することによって、画像を表示することができ
る。なお、ＥＬ層７８６は、有機化合物、または量子ドットなどの無機化合物を有する。
有機化合物に用いることのできる材料としては、蛍光性材料または燐光性材料などが挙
げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット
材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、
などが挙げられる。また、１２族と１６族、１３族と１５族、または１４族と１６族の元
素グループを含む材料を用いてもよい。または、カドミウム（Ｃｄ）、セレン（Ｓｅ）、
亜鉛（Ｚｎ）、硫黄（Ｓ）、リン（Ｐ）、インジウム（Ｉｎ）、テルル（Ｔｅ）、鉛（Ｐ
ｂ）、ガリウム（Ｇａ）、ヒ素（Ａｓ）、アルミニウム（Ａｌ）、等の元素を有する量子
ドット材料を用いてもよい。
また、導電膜７８４は、トランジスタ７５０が有するソース電極及びドレイン電極とし
て機能する導電膜に接続される。導電膜７８４は、平坦化絶縁膜７７０上に形成され画素
電極、すなわち表示素子の一方の電極として機能する。導電膜７８４としては、可視光に
おいて透光性のある導電膜、または可視光において反射性のある導電膜を用いることがで
きる。可視光において透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛
（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光において
反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよ
い。
また、図２８に示す表示装置７００には、平坦化絶縁膜７７０及び導電膜７８４上に絶
縁膜７３０が設けられる。絶縁膜７３０は、導電膜７８４の一部を覆う。なお、発光素子
７８２はトップエミッション構造である。したがって、導電膜７８８は透光性を有し、Ｅ
Ｌ層７８６が発する光を透過する。なお、本実施の形態においては、トップエミッション
構造について、例示するが、これに限定されない。例えば、導電膜７８４側に光を射出す
るボトムエミッション構造や、導電膜７８４及び導電膜７８８の双方に光を射出するデュ
アルエミッション構造にも適用することができる。
また、発光素子７８２と重なる位置に、着色膜７３６が設けられ、絶縁膜７３０と重な
る位置、引き回し配線部７１１、及びソースドライバ回路部７０４に遮光膜７３８が設け
られている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。ま
た、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、図２８
に示す表示装置７００においては、着色膜７３６を設ける構成について例示したが、これ
に限定されない。例えば、ＥＬ層７８６を塗り分けにより形成する場合においては、着色
膜７３６を設けない構成としてもよい。
本実施の形態に示す構成は、他の実施の形態または実施例に示す構成と適宜組み合わせ
て用いることができる。
（実施の形態４）
本実施の形態では、電力が供給されない状況でも記憶内容の保持が可能で、且つ書き込
み回数にも制限が無い半導体装置の回路構成の一例について図３５を用いて説明する。
＜４－１．回路構成＞
図３５は、半導体装置の回路構成を説明する図である。図３５において、第１の配線（
１ｓｔ Ｌｉｎｅ）と、ｐ型トランジスタ１２８０ａのソース電極またはドレイン電極の
一方とは、電気的に接続されている。また、ｐ型トランジスタ１２８０ａのソース電極ま
たはドレイン電極の他方と、ｎ型トランジスタ１２８０ｂのソース電極またはドレイン電
極の一方とは、電気的に接続されている。また、ｎ型トランジスタ１２８０ｂのソース電
極またはドレイン電極の他方と、ｎ型トランジスタ１２８０ｃのソース電極またはドレイ
ン電極の一方とは、電気的に接続されている。
また、第２の配線（２ｎｄ Ｌｉｎｅ）と、トランジスタ１２８２のソース電極または
ドレイン電極の一方とは、電気的に接続されている。また、トランジスタ１２８２のソー
ス電極またはドレイン電極の他方と、容量素子１２８１の電極の一方及びｎ型トランジス
タ１２８０ｃのゲート電極とは、電気的に接続されている。
また、第３の配線（３ｒｄ Ｌｉｎｅ）と、ｐ型トランジスタ１２８０ａ及びｎ型トラ
ンジスタ１２８０ｂのゲート電極とは、電気的に接続されている。また、第４の配線（４
ｔｈ Ｌｉｎｅ）と、トランジスタ１２８２のゲート電極とは、電気的に接続されている
。また、第５の配線（５ｔｈ Ｌｉｎｅ）と、容量素子１２８１の電極の他方及びｎ型ト
ランジスタ１２８０ｃのソース電極またはドレイン電極の他方とは、電気的に接続されて
いる。また、第６の配線（６ｔｈ Ｌｉｎｅ）と、ｐ型トランジスタ１２８０ａのソース
電極またはドレイン電極の他方及びｎ型トランジスタ１２８０ｂのソース電極またはドレ
イン電極の一方とは、電気的に接続されている。
なお、トランジスタ１２８２は、酸化物半導体（ＯＳ：Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）により形成することができる。したがって、図３５において、トランジスタ
１２８２に「ＯＳ」の記号を付記してある。トランジスタ１２８２に先の実施の形態で説
明したトランジスタを適用することができる。なお、トランジスタ１２８２を酸化物半導
体以外の材料により形成してもよい。
また、図３５において、トランジスタ１２８２のソース電極またはドレイン電極の他方
と、容量素子１２８１の電極の一方と、ｎ型トランジスタ１２８０ｃのゲート電極と、の
接続箇所には、フローティングノード（ＦＮ）を付記してある。トランジスタ１２８２を
オフ状態とすることで、フローティングノード、容量素子１２８１の電極の一方、及びｎ
型トランジスタ１２８０ｃのゲート電極に与えられた電位を保持することができる。
図３５に示す回路構成では、ｎ型トランジスタ１２８０ｃのゲート電極の電位が保持可
能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能であ
る。
＜４－２．情報の書き込み及び保持＞
まず、情報の書き込み及び保持について説明する。第４の配線の電位を、トランジスタ
１２８２がオン状態となる電位にして、トランジスタ１２８２をオン状態とする。これに
より、第２の配線の電位がｎ型トランジスタ１２８０ｃのゲート電極、及び容量素子１２
８１に与えられる。すなわち、ｎ型トランジスタ１２８０ｃのゲート電極には、所定の電
荷が与えられる（書き込み）。その後、第４の配線の電位を、トランジスタ１２８２がオ
フ状態となる電位にして、トランジスタ１２８２をオフ状態とする。これにより、ｎ型ト
ランジスタ１２８０ｃのゲート電極に与えられた電荷が保持される（保持）。
トランジスタ１２８２のオフ電流は極めて小さいため、ｎ型トランジスタ１２８０ｃの
ゲート電極の電荷は長時間にわたって保持される。
＜４－３．情報の読み出し＞
次に、情報の読み出しについて説明する。第３の配線の電位をＬｏｗレベル電位とした
際、ｐ型トランジスタ１２８０ａがオン状態となり、ｎ型トランジスタ１２８０ｂがオフ
状態となる。この時、第１の配線の電位は第６の配線に与えられる。一方、第３の配線の
電位をＨｉｇｈレベル電位とした際、ｐ型トランジスタ１２８０ａがオフ状態となり、ｎ
型トランジスタ１２８０ｂがオン状態となる。この時、フローティングノード（ＦＮ）に
保持された電荷量に応じて、第６の配線は異なる電位をとる。このため、第６の配線の電
位をみることで、保持されている情報を読み出すことができる（読み出し）。
また、トランジスタ１２８２は、酸化物半導体をチャネル形成領域に用いるため、極め
てオフ電流が小さいトランジスタである。酸化物半導体を用いたトランジスタ１２８２の
オフ電流は、シリコン半導体などで形成されるトランジスタの１０万分の１以下のオフ電
流であるため、トランジスタ１２８２のリークによる、フローティングノード（ＦＮ）に
蓄積される電荷の消失を無視することが可能である。つまり、酸化物半導体を用いたトラ
ンジスタ１２８２により、電力の供給が無くても情報の保持が可能な不揮発性の記憶回路
を実現することが可能である。
また、このような回路構成を用いた半導体装置を、レジスタやキャッシュメモリなどの
記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐこ
とができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰
することができる。よって、記憶装置全体、もしくは記憶装置を構成する一または複数の
論理回路において、待機状態のときに短い時間でも電源停止を行うことができるため、消
費電力を抑えることができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態または実施例に示す構成
、方法などと適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置に用いることのできる画素回路の構成
について、図３６（Ａ）を用いて以下説明を行う。
＜５－１．画素回路の構成＞
図３６（Ａ）は、画素回路の構成を説明する図である。図３６（Ａ）に示す回路は、光
電変換素子１３６０、トランジスタ１３５１、トランジスタ１３５２、トランジスタ１３
５３、及びトランジスタ１３５４を有する。
光電変換素子１３６０のアノードは配線１３１６に接続され、カソードはトランジスタ
１３５１のソース電極またはドレイン電極の一方と接続される。トランジスタ１３５１の
ソース電極またはドレイン電極の他方は電荷蓄積部（ＦＤ）と接続され、ゲート電極は配
線１３１２（ＴＸ）と接続される。トランジスタ１３５２のソース電極またはドレイン電
極の一方は配線１３１４（ＧＮＤ）と接続され、ソース電極またはドレイン電極の他方は
トランジスタ１３５４のソース電極またはドレイン電極の一方と接続され、ゲート電極は
電荷蓄積部（ＦＤ）と接続される。トランジスタ１３５３のソース電極またはドレイン電
極の一方は電荷蓄積部（ＦＤ）と接続され、ソース電極またはドレイン電極の他方は配線
１３１７と接続され、ゲート電極は配線１３１１（ＲＳ）と接続される。トランジスタ１
３５４のソース電極またはドレイン電極の他方は配線１３１５（ＯＵＴ）と接続され、ゲ
ート電極は配線１３１３（ＳＥ）に接続される。なお、上記接続は全て電気的な接続とす
る。
なお、配線１３１４には、ＧＮＤ、ＶＳＳ、ＶＤＤなどの電位が供給されていてもよい
。ここで、電位や電圧は相対的なものである。そのため、ＧＮＤの電位の大きさは、必ず
しも、０ボルトであるとは限らないものとする。
光電変換素子１３６０は受光素子であり、画素回路に入射した光に応じた電流を生成す
る機能を有する。トランジスタ１３５３は、光電変換素子１３６０による電荷蓄積部（Ｆ
Ｄ）への電荷蓄積を制御する機能を有する。トランジスタ１３５４は、電荷蓄積部（ＦＤ
）の電位に応じた信号を出力する機能を有する。トランジスタ１３５２は、電荷蓄積部（
ＦＤ）の電位をリセットする機能を有する。トランジスタ１３５２は、読み出し時に画素
回路の選択を制御する機能を有する。
なお、電荷蓄積部（ＦＤ）は、電荷保持ノードであり、光電変換素子１３６０が受ける
光の量に応じて変化する電荷を保持する。
なお、トランジスタ１３５２とトランジスタ１３５４とは、配線１３１５と配線１３１
４との間で、直列接続されていればよい。したがって、配線１３１４、トランジスタ１３
５２、トランジスタ１３５４、配線１３１５の順で並んでもよいし、配線１３１４、トラ
ンジスタ１３５４、トランジスタ１３５２、配線１３１５の順で並んでもよい。
配線１３１１（ＲＳ）は、トランジスタ１３５３を制御するための信号線としての機能
を有する。配線１３１２（ＴＸ）は、トランジスタ１３５１を制御するための信号線とし
ての機能を有する。配線１３１３（ＳＥ）は、トランジスタ１３５４を制御するための信
号線としての機能を有する。配線１３１４（ＧＮＤ）は、基準電位（例えばＧＮＤ）を設
定する信号線としての機能を有する。配線１３１５（ＯＵＴ）は、トランジスタ１３５２
から出力される信号を読み出すための信号線としての機能を有する。配線１３１６は電荷
蓄積部（ＦＤ）から光電変換素子１３６０を介して電荷を出力するための信号線としての
機能を有し、図３６（Ａ）の回路においては低電位線である。また、配線１３１７は電荷
蓄積部（ＦＤ）の電位をリセットするための信号線としての機能を有し、図３６（Ａ）の
回路においては高電位線である。
次に、図３６（Ａ）に示す各素子の構成について説明する。
＜５－２．光電変換素子＞
光電変換素子１３６０には、セレンまたはセレンを含む化合物（以下、セレン系材料と
する）を有する素子、あるいはシリコンを有する素子（例えば、ｐｉｎ型の接合が形成さ
れた素子）を用いることができる。また、酸化物半導体を用いたトランジスタと、セレン
系材料を用いた光電変換素子とを組み合わせることで信頼性を高くすることができるため
好ましい。
＜５－３．トランジスタ＞
トランジスタ１３５１、トランジスタ１３５２、トランジスタ１３５３、およびトラン
ジスタ１３５４は、非晶質シリコン、微結晶シリコン、多結晶シリコン、単結晶シリコン
などのシリコン半導体を用いて形成することも可能であるが、酸化物半導体を用いたトラ
ンジスタで形成することが好ましい。酸化物半導体でチャネル形成領域を形成したトラン
ジスタは、極めてオフ電流が低い特性を示す特徴を有している。また、酸化物半導体でチ
ャネル形成領域を形成したトランジスタとしては、実施の形態１に示すトランジスタを用
いることができる。
特に、電荷蓄積部（ＦＤ）と接続されているトランジスタ１３５１、及びトランジスタ
１３５３のリーク電流が大きいと、電荷蓄積部（ＦＤ）に蓄積された電荷が保持できる時
間が十分でなくなる。したがって、少なくとも当該二つのトランジスタに酸化物半導体を
用いたトランジスタを使用することで、電荷蓄積部（ＦＤ）からの不要な電荷の流出を防
止することができる。
また、トランジスタ１３５２、及びトランジスタ１３５４においても、リーク電流が大
きいと、配線１３１４または配線１３１５に不必要な電荷の出力が起こるため、これらの
トランジスタとして、酸化物半導体でチャネル形成領域を形成したトランジスタを用いる
ことが好ましい。
また、図３６（Ａ）において、ゲート電極が一つの構成のトランジスタについて例示し
たが、これに限定されず、例えば、複数のゲート電極を有する構成としてもよい。複数の
ゲート電極を有するトランジスタとしては、例えば、チャネル形成領域が形成される半導
体膜と重なる、第１のゲート電極と、第２のゲート電極（バックゲート電極ともいう）と
、を有する構成とすればよい。バックゲート電極としては、例えば、第１のゲート電極と
同じ電位、フローティング、または第１のゲート電極と異なる電位を与えればよい。
＜５－４．回路動作のタイミングチャート＞
次に、図３６（Ａ）に示す回路の回路動作の一例について図３６（Ｂ）に示すタイミン
グチャートを用いて説明する。
図３６（Ｂ）では簡易に説明するため、各配線の電位は、二値変化する信号として与え
る。ただし、各電位はアナログ信号であるため、実際には状況に応じて二値に限らず種々
の値を取り得る。なお、図３６（Ｂ）に示す信号１４０１は配線１３１１（ＲＳ）の電位
、信号１４０２は配線１３１２（ＴＸ）の電位、信号１４０３は配線１３１３（ＳＥ）の
電位、信号１４０４は電荷蓄積部（ＦＤ）の電位、信号１４０５は配線１３１５（ＯＵＴ
）の電位に相当する。なお、配線１３１６の電位は常時”Ｌｏｗ”、配線１３１７の電位
は常時”Ｈｉｇｈ”とする。
時刻Ａにおいて、配線１３１１の電位（信号１４０１）を”Ｈｉｇｈ”、配線１３１２
の電位（信号１４０２）を”Ｈｉｇｈ”とすると、電荷蓄積部（ＦＤ）の電位（信号１４
０４）は配線１３１７の電位（”Ｈｉｇｈ”）に初期化され、リセット動作が開始される
。なお、配線１３１５の電位（信号１４０５）は、”Ｈｉｇｈ”にプリチャージしておく
。
時刻Ｂにおいて、配線１３１１の電位（信号１４０１）を”Ｌｏｗ”とするとリセット
動作が終了し、蓄積動作が開始される。ここで、光電変換素子１３６０には逆方向バイア
スが印加されるため、逆方向電流により、電荷蓄積部（ＦＤ）の電位（信号１４０４）が
低下し始める。光電変換素子１３６０は、光が照射されると逆方向電流が増大するので、
照射される光の量に応じて電荷蓄積部（ＦＤ）の電位（信号１４０４）の低下速度は変化
する。すなわち、光電変換素子１３６０に照射する光の量に応じて、トランジスタ１３５
４のソースとドレイン間のチャネル抵抗が変化する。
時刻Ｃにおいて、配線１３１２の電位（信号１４０２）を”Ｌｏｗ”とすると蓄積動作
が終了し、電荷蓄積部（ＦＤ）の電位（信号１４０４）は一定となる。ここで、当該電位
は、蓄積動作中に光電変換素子１３６０が生成した電荷量により決まる。すなわち、光電
変換素子１３６０に照射されていた光の量に応じて変化する。また、トランジスタ１３５
１およびトランジスタ１３５３は、酸化膜半導体でチャネル形成領域を形成したオフ電流
が極めて低いトランジスタで構成されているため、後の選択動作（読み出し動作）を行う
まで、電荷蓄積部（ＦＤ）の電位を一定に保つことが可能である。
なお、配線１３１２の電位（信号１４０２）を”Ｌｏｗ”とする際に、配線１３１２と
電荷蓄積部（ＦＤ）との間における寄生容量により、電荷蓄積部（ＦＤ）の電位に変化が
生じることがある。当該電位の変化量が大きい場合は、蓄積動作中に光電変換素子１３６
０が生成した電荷量を正確に取得できないことになる。当該電位の変化量を低減するには
、トランジスタ１３５１のゲート電極－ソース電極（もしくはゲート電極－ドレイン電極
）間容量を低減する、トランジスタ１３５２のゲート容量を増大する、電荷蓄積部（ＦＤ
）に保持容量を設ける、などの対策が有効である。なお、本実施の形態では、これらの対
策により当該電位の変化を無視できるものとしている。
時刻Ｄに、配線１３１３の電位（信号１４０３）を”Ｈｉｇｈ”にすると、トランジス
タ１３５４が導通して選択動作が開始され、配線１３１４と配線１３１５が、トランジス
タ１３５２とトランジスタ１３５４とを介して導通する。そして、配線１３１５の電位（
信号１４０５）は、低下していく。なお、配線１３１５のプリチャージは、時刻Ｄ以前に
終了しておけばよい。ここで、配線１３１５の電位（信号１４０５）が低下する速さは、
トランジスタ１３５２のソース電極とドレイン電極間の電流に依存する。すなわち、蓄積
動作中に光電変換素子１３６０に照射されている光の量に応じて変化する。
時刻Ｅにおいて、配線１３１３の電位（信号１４０３）を”Ｌｏｗ”にすると、トラン
ジスタ１３５４が遮断されて選択動作は終了し、配線１３１５の電位（信号１４０５）は
、一定値となる。ここで、一定値となる値は、光電変換素子１３６０に照射されていた光
の量に応じて変化する。したがって、配線１３１５の電位を取得することで、蓄積動作中
に光電変換素子１３６０に照射されていた光の量を知ることができる。
より具体的には、光電変換素子１３６０に照射されている光が強いと、電荷蓄積部（Ｆ
Ｄ）の電位、すなわちトランジスタ１３５２のゲート電圧は低下する。そのため、トラン
ジスタ１３５２のソース電極－ドレイン電極間に流れる電流は小さくなり、配線１３１５
の電位（信号１４０５）はゆっくりと低下する。したがって、配線１３１５からは比較的
高い電位を読み出すことができる。
逆に、光電変換素子１３６０に照射されている光が弱いと、電荷蓄積部（ＦＤ）の電位
、すなわち、トランジスタ１３５２のゲート電圧は高くなる。そのため、トランジスタ１
３５２のソース電極－ドレイン電極間に流れる電流は大きくなり、配線１３１５の電位（
信号１４０５）は速く低下する。したがって、配線１３１５からは比較的低い電位を読み
出すことができる。
本実施の形態は、他の実施の形態または実施例に記載した構成と適宜組み合わせて実施
することが可能である。
（実施の形態６）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図３７を
用いて説明を行う。
＜６．表示装置の回路構成＞
図３７（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部５０２と
いう）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（
以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０
６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成とし
てもよい。
駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されている
ことが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部５０４
の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回
路部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂ
ｏｎｄｉｎｇ）によって、実装することができる。
画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置され
た複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回
路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ
５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するため
の回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、
端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力す
る。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力さ
れ、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以
下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲート
ドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃
至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号
を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０
４ａは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、
端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元とな
る信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路
５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは
、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信
号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与え
られる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有す
る。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有す
る。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも
可能である。
ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。
ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、
画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを
用いてソースドライバ５０４ｂを構成してもよい。
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを
介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介し
てデータ信号が入力される。また、複数の画素回路５０１のそれぞれは、ゲートドライバ
５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列
目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ
５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（
ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
図３７（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５
０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドラ
イバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保
護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することが
できる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配
線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び
制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該
配線と別の配線とを導通状態にする回路である。
図３７（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０
６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：
静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。
ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに
保護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続
した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成
とすることもできる。
また、図３７（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂに
よって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例
えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成
された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実
装する構成としても良い。
また、図３７（Ａ）に示す複数の画素回路５０１は、例えば、図３７（Ｂ）に示す構成
とすることができる。
図３７（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容
量素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを
適用することができる。
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定
される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複
数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位
（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の
電極の一方に異なる電位を与えてもよい。
例えば、液晶素子５７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモ
ード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍ
ｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ
Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕ
ｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉ
ｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅ
ｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ
（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。
また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃ
ａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐ
ｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ
（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホ
ストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様
々なものを用いることができる。
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイ
ン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の
電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線Ｇ
Ｌ＿ｍに電気的に接続される。トランジスタ５５０は、オン状態またはオフ状態になるこ
とにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ
）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続され
る。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される
。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図３７（Ｂ）の画素回路５０１を有する表示装置では、例えば、図３７（Ａ）
に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ
５５０をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで
保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図３７（Ａ）に示す複数の画素回路５０１は、例えば、図３７（Ｃ）に示す構成
とすることができる。
また、図３７（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素
子５６２と、発光素子５７２と、を有する。トランジスタ５５２及びトランジスタ５５４
のいずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる
。
トランジスタ５５２のソース電極及びドレイン電極の一方は、データ信号が与えられる
配線（以下、データ線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ５
５２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電
気的に接続される。
トランジスタ５５２は、オン状態またはオフ状態になることにより、データ信号のデー
タの書き込みを制御する機能を有する。
容量素子５６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ
＿ａという）に電気的に接続され、他方は、トランジスタ５５２のソース電極及びドレイ
ン電極の他方に電気的に接続される。
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電
気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２の
ソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続
され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続
される。
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子とも
いう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず
、無機材料からなる無機ＥＬ素子を用いても良い。
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与
えられ、他方には、低電源電位ＶＳＳが与えられる。
図３７（Ｃ）の画素回路５０１を有する表示装置では、例えば、図３７（Ａ）に示すゲ
ートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２を
オン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで
保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４の
ソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電
流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
本実施の形態に示す構成は、他の実施の形態または実施例に示す構成と適宜組み合わせ
て用いることができる。
（実施の形態７）
本実施の形態では、上述の実施の形態で説明したトランジスタの適用可能な回路構成の
一例について、図３８乃至図４１を用いて説明する。
なお、本実施の形態においては、先の実施の形態で説明した酸化物半導体を有するトラ
ンジスタを、ＯＳトランジスタと呼称して以下説明を行う。
＜７．インバータ回路の構成例＞
図３８（Ａ）には、駆動回路が有するシフトレジスタやバッファ等に適用することがで
きるインバータの回路図を示す。インバータ８００は、入力端子ＩＮに与える信号の論理
を反転した信号を出力端子ＯＵＴに出力する。インバータ８００は、複数のＯＳトランジ
スタを有する。信号ＳＢＧは、ＯＳトランジスタの電気特性を切り替えることができる信
号である。
図３８（Ｂ）は、インバータ８００の一例である。インバータ８００は、ＯＳトランジ
スタ８１０、およびＯＳトランジスタ８２０を有する。インバータ８００は、ｎチャネル
型トランジスタのみで作製することができるため、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒ
ｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）でインバータ（ＣＭＯＳイ
ンバータ）を作製する場合と比較して、低コストで作製することが可能である。
なお、ＯＳトランジスタを有するインバータ８００は、Ｓｉトランジスタで構成される
ＣＭＯＳ上に配置することもできる。インバータ８００は、ＣＭＯＳの回路に重ねて配置
できるため、インバータ８００を追加する分の回路面積の増加を抑えることができる。
ＯＳトランジスタ８１０、８２０は、フロントゲートとして機能する第１ゲートと、バ
ックゲートとして機能する第２ゲートと、ソースまたはドレインの一方として機能する第
１端子と、ソースまたはドレインの他方として機能する第２端子とを有する。
ＯＳトランジスタ８１０の第１ゲートは、第２端子に接続される。ＯＳトランジスタ８
１０の第２ゲートは、信号ＳＢＧを供給する配線に接続される。ＯＳトランジスタ８１０
の第１端子は、電圧ＶＤＤを与える配線に接続される。ＯＳトランジスタ８１０の第２端
子は、出力端子ＯＵＴに接続される。
ＯＳトランジスタ８２０の第１ゲートは、入力端子ＩＮに接続される。ＯＳトランジス
タ８２０の第２ゲートは、入力端子ＩＮに接続される。ＯＳトランジスタ８２０の第１端
子は、出力端子ＯＵＴに接続される。ＯＳトランジスタ８２０の第２端子は、電圧ＶＳＳ
を与える配線に接続される。
図３８（Ｃ）は、インバータ８００の動作を説明するためのタイミングチャートである
。図３８（Ｃ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの
信号波形、信号ＳＢＧの信号波形、およびＯＳトランジスタ８１０のしきい値電圧の変化
について示している。
信号ＳＢＧをＯＳトランジスタ８１０の第２ゲートに与えることで、ＯＳトランジスタ
８１０のしきい値電圧を制御することができる。
信号ＳＢＧは、しきい値電圧をマイナスシフトさせるための電圧ＶＢＧ＿Ａ、しきい値
電圧をプラスシフトさせるための電圧ＶＢＧ＿Ｂを有する。第２ゲートに電圧ＶＢＧ＿Ａ
を与えることで、ＯＳトランジスタ８１０はしきい値電圧ＶＴＨ＿Ａにマイナスシフトさ
せることができる。また、第２ゲートに電圧ＶＢＧ＿Ｂを与えることで、ＯＳトランジス
タ８１０は、しきい値電圧ＶＴＨ＿Ｂにプラスシフトさせることができる。
前述の説明を可視化するために、図３９（Ａ）には、トランジスタの電気特性の一つで
ある、Ｉｄ－Ｖｇカーブを示す。
上述したＯＳトランジスタ８１０の電気特性は、第２ゲートの電圧を電圧ＶＢＧ＿Ａの
ように大きくすることで、図３９（Ａ）中の破線８４０で表される曲線にシフトさせるこ
とができる。また、上述したＯＳトランジスタ８１０の電気特性は、第２ゲートの電圧を
電圧ＶＢＧ＿Ｂのように小さくすることで、図３９（Ａ）中の実線８４１で表される曲線
にシフトさせることができる。図３９（Ａ）に示すように、ＯＳトランジスタ８１０は、
信号ＳＢＧを電圧ＶＢＧ＿Ａあるいは電圧ＶＢＧ＿Ｂというように切り替えることで、し
きい値電圧をプラスシフトあるいはマイナスシフトさせることができる。
しきい値電圧をしきい値電圧ＶＴＨ＿Ｂにプラスシフトさせることで、ＯＳトランジス
タ８１０は電流が流れにくい状態とすることができる。図３９（Ｂ）には、この状態を可
視化して示す。
図３９（Ｂ）に図示するように、ＯＳトランジスタ８１０に流れる電流ＩＢを極めて小
さくすることができる。そのため、入力端子ＩＮに与える信号がハイレベルでＯＳトラン
ジスタ８２０はオン状態（ＯＮ）のとき、出力端子ＯＵＴの電圧を急峻に下降させること
ができる。
図３９（Ｂ）に図示したように、ＯＳトランジスタ８１０に流れる電流が流れにくい状
態とすることができるため、図３８（Ｃ）に示すタイミングチャートにおける出力端子の
信号波形８３１を急峻に変化させることができる。電圧ＶＤＤを与える配線と、電圧ＶＳ
Ｓを与える配線との間に流れる貫通電流を少なくすることができるため、低消費電力での
動作を行うことができる。
また、しきい値電圧をしきい値電圧ＶＴＨ＿Ａにマイナスシフトさせることで、ＯＳト
ランジスタ８１０は電流が流れやすい状態とすることができる。図３９（Ｃ）には、この
状態を可視化して示す。図３９（Ｃ）に図示するように、このとき流れる電流ＩＡを少な
くとも電流ＩＢよりも大きくすることができる。そのため、入力端子ＩＮに与える信号が
ローレベルでＯＳトランジスタ８２０はオフ状態（ＯＦＦ）のとき、出力端子ＯＵＴの電
圧を急峻に上昇させることができる。図３９（Ｃ）に図示したように、ＯＳトランジスタ
８１０に流れる電流が流れやすい状態とすることができるため、図３８（Ｃ）に示すタイ
ミングチャートにおける出力端子の信号波形８３２を急峻に変化させることができる。
なお、信号ＳＢＧによるＯＳトランジスタ８１０のしきい値電圧の制御は、ＯＳトラン
ジスタ８２０の状態が切り替わる以前、すなわち時刻Ｔ１やＴ２よりも前に行うことが好
ましい。例えば、図３８（Ｃ）に図示するように、入力端子ＩＮに与える信号がハイレベ
ルに切り替わる時刻Ｔ１よりも前に、しきい値電圧ＶＴＨ＿Ａから、しきい値電圧ＶＴＨ
＿ＢにＯＳトランジスタ８１０のしきい値電圧を切り替えることが好ましい。また、図３
８（Ｃ）に図示するように、入力端子ＩＮに与える信号がローレベルに切り替わる時刻Ｔ
２よりも前に、しきい値電圧ＶＴＨ＿Ｂからしきい値電圧ＶＴＨ＿ＡにＯＳトランジスタ
８１０のしきい値電圧を切り替えることが好ましい。
なお、図３８（Ｃ）のタイミングチャートでは、入力端子ＩＮに与える信号に応じて信
号ＳＢＧを切り替える構成を示したが、別の構成としてもよい。例えば、しきい値電圧を
制御するための電圧は、フローティング状態としたＯＳトランジスタ８１０の第２ゲート
に保持させる構成としてもよい。当該構成を実現可能な回路構成の一例について、図４０
（Ａ）に示す。
図４０（Ａ）では、図３８（Ｂ）で示した回路構成に加えて、ＯＳトランジスタ８５０
を有する。ＯＳトランジスタ８５０の第１端子は、ＯＳトランジスタ８１０の第２ゲート
に接続される。またＯＳトランジスタ８５０の第２端子は、電圧ＶＢＧ＿Ｂ（あるいは電
圧ＶＢＧ＿Ａ）を与える配線に接続される。ＯＳトランジスタ８５０の第１ゲートは、信
号ＳＦを与える配線に接続される。ＯＳトランジスタ８５０の第２ゲートは、電圧ＶＢＧ
＿Ｂ（あるいは電圧ＶＢＧ＿Ａ）を与える配線に接続される。
図４０（Ａ）の動作について、図４０（Ｂ）のタイミングチャートを用いて説明する。
ＯＳトランジスタ８１０のしきい値電圧を制御するための電圧は、入力端子ＩＮに与え
る信号がハイレベルに切り替わる時刻Ｔ３よりも前に、ＯＳトランジスタ８１０の第２ゲ
ートに与える構成とする。信号ＳＦをハイレベルとしてＯＳトランジスタ８５０をオン状
態とし、ノードＮＢＧにしきい値電圧を制御するための電圧ＶＢＧ＿Ｂを与える。
ノードＮＢＧが電圧ＶＢＧ＿Ｂとなった後は、ＯＳトランジスタ８５０をオフ状態とす
る。ＯＳトランジスタ８５０は、オフ電流が極めて小さいため、オフ状態にし続けること
で、一旦ノードＮＢＧに保持させた電圧ＶＢＧ＿Ｂを保持することができる。そのため、
ＯＳトランジスタ８５０の第２ゲートに電圧ＶＢＧ＿Ｂを与える動作の回数が減るため、
電圧ＶＢＧ＿Ｂの書き換えに要する分の消費電力を小さくすることができる。
なお、図３８（Ｂ）及び図４０（Ａ）の回路構成では、ＯＳトランジスタ８１０の第２
ゲートに与える電圧を外部からの制御によって与える構成について示したが、別の構成と
してもよい。例えば、しきい値電圧を制御するための電圧を、入力端子ＩＮに与える信号
を基に生成し、ＯＳトランジスタ８１０の第２ゲートに与える構成としてもよい。当該構
成を実現可能な回路構成の一例について、図４１（Ａ）に示す。
図４１（Ａ）では、図３８（Ｂ）で示した回路構成において、入力端子ＩＮとＯＳトラ
ンジスタ８１０の第２ゲートとの間にＣＭＯＳインバータ８６０を有する。ＣＭＯＳイン
バータ８６０の入力端子は、入力端子ＩＮに接続される。ＣＭＯＳインバータ８６０の出
力端子は、ＯＳトランジスタ８１０の第２ゲートに接続される。
図４１（Ａ）の動作について、図４１（Ｂ）のタイミングチャートを用いて説明する。
図４１（Ｂ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの信
号波形、ＣＭＯＳインバータ８６０の出力波形ＩＮ＿Ｂ、及びＯＳトランジスタ８１０の
しきい値電圧の変化について示している。
入力端子ＩＮに与える信号の論理を反転した信号である出力波形ＩＮ＿Ｂは、ＯＳトラ
ンジスタ８１０のしきい値電圧を制御する信号とすることができる。したがって、図３９
（Ａ）乃至図３９（Ｃ）で説明したように、ＯＳトランジスタ８１０のしきい値電圧を制
御できる。例えば、図４１（Ｂ）における時刻Ｔ４となるとき、入力端子ＩＮに与える信
号がハイレベルでＯＳトランジスタ８２０はオン状態となる。このとき、出力波形ＩＮ＿
Ｂはローレベルとなる。そのため、ＯＳトランジスタ８１０は電流が流れにくい状態とす
ることができ、出力端子ＯＵＴの電圧を急峻に下降させることができる。
また、図４１（Ｂ）における時刻Ｔ５となるとき、入力端子ＩＮに与える信号がローレ
ベルでＯＳトランジスタ８２０はオフ状態となる。このとき、出力波形ＩＮ＿Ｂはハイレ
ベルとなる。そのため、ＯＳトランジスタ８１０は電流が流れやすい状態とすることがで
き、出力端子ＯＵＴの電圧を急峻に上昇させることができる。
以上説明したように本実施の形態の構成では、ＯＳトランジスタを有するインバータに
おける、バックゲートの電圧を入力端子ＩＮの信号の論理にしたがって切り替える。当該
構成とすることで、ＯＳトランジスタのしきい値電圧を制御することができる。入力端子
ＩＮに与える信号によってＯＳトランジスタのしきい値電圧を制御することで、出力端子
ＯＵＴの電圧を急峻に変化させることができる。また、電源電圧を与える配線間の貫通電
流を小さくすることができる。そのため、低消費電力化を図ることができる。
本実施の形態に示す構成は、他の実施の形態または実施例に示す構成と適宜組み合わせ
て用いることができる。
（実施の形態８）
本実施の形態では、上述の実施の形態で説明した酸化物半導体を有するトランジスタ（
ＯＳトランジスタ）を、複数の回路に用いる半導体装置の一例について、図４２乃至図４
８を用いて説明する。
＜８．半導体装置の回路構成例＞
図４２（Ａ）は、半導体装置９００のブロック図である。半導体装置９００は、電源回
路９０１、回路９０２、電圧生成回路９０３、回路９０４、電圧生成回路９０５および回
路９０６を有する。
電源回路９０１は、基準となる電圧ＶＯＲＧを生成する回路である。電圧ＶＯＲＧは、
単一の電圧ではなく、複数の電圧でもよい。電圧ＶＯＲＧは、半導体装置９００の外部か
ら与えられる電圧Ｖ０を基に生成することができる。半導体装置９００は、外部から与え
られる単一の電源電圧を基に電圧ＶＯＲＧを生成できる。そのため半導体装置９００は、
外部から電源電圧を複数与えることなく動作することができる。
回路９０２、９０４および９０６は、異なる電源電圧で動作する回路である。例えば回
路９０２の電源電圧は、電圧ＶＯＲＧと電圧ＶＳＳ（ＶＯＲＧ＞ＶＳＳ）を基に印加され
る電圧である。また、例えば回路９０４の電源電圧は、電圧ＶＰＯＧと電圧ＶＳＳ（ＶＰ
ＯＧ＞ＶＯＲＧ）を基に印加される電圧である。また、例えば回路９０６の電源電圧は、
電圧ＶＯＲＧと電圧ＶＳＳと電圧ＶＮＥＧ（ＶＯＲＧ＞ＶＳＳ＞ＶＮＥＧ）を基に印加さ
れる電圧である。なお電圧ＶＳＳは、グラウンド電位（ＧＮＤ）と等電位とすれば、電源
回路９０１で生成する電圧の種類を削減できる。
電圧生成回路９０３は、電圧ＶＰＯＧを生成する回路である。電圧生成回路９０３は、
電源回路９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＰＯＧを生成できる。そのため
、回路９０４を有する半導体装置９００は、外部から与えられる単一の電源電圧を基に動
作することができる。
電圧生成回路９０５は、電圧ＶＮＥＧを生成する回路である。電圧生成回路９０５は、
電源回路９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＮＥＧを生成できる。そのため
、回路９０６を有する半導体装置９００は、外部から与えられる単一の電源電圧を基に動
作することができる。
図４２（Ｂ）は電圧ＶＰＯＧで動作する回路９０４の一例、図４２（Ｃ）は回路９０４
を動作させるための信号の波形の一例である。
図４２（Ｂ）では、トランジスタ９１１を示している。トランジスタ９１１のゲートに
与える信号は、例えば、電圧ＶＰＯＧと電圧ＶＳＳを基に生成される。当該信号は、トラ
ンジスタ９１１を導通状態とする動作時に電圧ＶＰＯＧ、非導通状態とする動作時に電圧
ＶＳＳとする。電圧ＶＰＯＧは、図４２（Ｃ）に図示するように、電圧ＶＯＲＧより大き
い。そのため、トランジスタ９１１は、ソース（Ｓ）とドレイン（Ｄ）との間をより確実
に導通状態にできる。その結果、回路９０４は、誤動作が低減された回路とすることがで
きる。
図４２（Ｄ）は電圧ＶＮＥＧで動作する回路９０６の一例、図４２（Ｅ）は回路９０６
を動作させるための信号の波形の一例である。
図４２（Ｄ）では、バックゲートを有するトランジスタ９１２を示している。トランジ
スタ９１２のゲートに与える信号は、例えば、電圧ＶＯＲＧと電圧ＶＳＳを基にして生成
される。当該信号は、トランジスタ９１２を導通状態とする動作時に電圧ＶＯＲＧ、非導
通状態とする動作時に電圧ＶＳＳを基に生成される。また、トランジスタ９１２のバック
ゲートに与える信号は、電圧ＶＮＥＧを基に生成される。電圧ＶＮＥＧは、図４２（Ｅ）
に図示するように、電圧ＶＳＳ（ＧＮＤ）より小さい。そのため、トランジスタ９１２の
閾値電圧は、プラスシフトするように制御することができる。そのため、トランジスタ９
１２をより確実に非導通状態とすることができ、ソース（Ｓ）とドレイン（Ｄ）との間を
流れる電流を小さくできる。その結果、回路９０６は、誤動作が低減され、且つ低消費電
力化が図られた回路とすることができる。
なお、電圧ＶＮＥＧは、トランジスタ９１２のバックゲートに直接与える構成としても
よい。あるいは、電圧ＶＯＲＧと電圧ＶＮＥＧを基に、トランジスタ９１２のゲートに与
える信号を生成し、当該信号をトランジスタ９１２のバックゲートに与える構成としても
よい。
また図４３（Ａ）（Ｂ）には、図４２（Ｄ）（Ｅ）の変形例を示す。
図４３（Ａ）に示す回路図では、電圧生成回路９０５と、回路９０６と、の間に制御回
路９２１によって導通状態が制御できるトランジスタ９２２を示す。トランジスタ９２２
は、ｎチャネル型のＯＳトランジスタとする。制御回路９２１が出力する制御信号ＳＢＧ
は、トランジスタ９２２の導通状態を制御する信号である。また回路９０６が有するトラ
ンジスタ９１２Ａ、９１２Ｂは、トランジスタ９２２と同じＯＳトランジスタである。
図４３（Ｂ）のタイミングチャートには、制御信号ＳＢＧの電位の変化を示し、トラン
ジスタ９１２Ａ、９１２Ｂのバックゲートの電位の状態をノードＮＢＧの電位の変化で示
す。制御信号ＳＢＧがハイレベルのときにトランジスタ９２２が導通状態となり、ノード
ＮＢＧが電圧ＶＮＥＧとなる。その後、制御信号ＳＢＧがローレベルのときにノードＮＢ
Ｇが電気的にフローティングとなる。トランジスタ９２２は、ＯＳトランジスタであるた
め、オフ電流が小さい。そのため、ノードＮＢＧが電気的にフローティングであっても、
一旦与えた電圧ＶＮＥＧを保持することができる。
また、図４４（Ａ）には、上述した電圧生成回路９０３に適用可能な回路構成の一例を
示す。図４４（Ａ）に示す電圧生成回路９０３は、ダイオードＤ１乃至Ｄ５、キャパシタ
Ｃ１乃至Ｃ５、およびインバータＩＮＶを有する５段のチャージポンプである。クロック
信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与え
られる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳを基に印加される電
圧とすると、クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの５倍の正電圧に
昇圧された電圧ＶＰＯＧを得ることができる。なお、ダイオードＤ１乃至Ｄ５の順方向電
圧は０Ｖとしている。また、チャージポンプの段数を変更することで、所望の電圧ＶＰＯ
Ｇを得ることができる。
また、図４４（Ｂ）には、上述した電圧生成回路９０５に適用可能な回路構成の一例を
示す。図４４（Ｂ）に示す電圧生成回路９０５は、ダイオードＤ１乃至Ｄ５、キャパシタ
Ｃ１乃至Ｃ５、およびインバータＩＮＶを有する４段のチャージポンプである。クロック
信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与え
られる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳを基に印加される電
圧とすると、クロック信号ＣＬＫを与えることによって、グラウンド、すなわち電圧ＶＳ
Ｓから電圧ＶＯＲＧの４倍の負電圧に降圧された電圧ＶＮＥＧを得ることができる。なお
、ダイオードＤ１乃至Ｄ５の順方向電圧は０Ｖとしている。また、チャージポンプの段数
を変更することで、所望の電圧ＶＮＥＧを得ることができる。
なお、上述した電圧生成回路９０３の回路構成は、図４４（Ａ）で示す回路図の構成に
限らない。電圧生成回路９０３の変形例を図４５（Ａ）乃至図４５（Ｃ）、及び図４６（
Ａ）（Ｂ）に示す。
図４５（Ａ）に示す電圧生成回路９０３Ａは、トランジスタＭ１乃至Ｍ１０、キャパシ
タＣ１１乃至Ｃ１４、およびインバータＩＮＶ１を有する。クロック信号ＣＬＫは、トラ
ンジスタＭ１乃至Ｍ１０のゲートに直接、あるいはインバータＩＮＶ１を介して与えられ
る。クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの４倍の正電圧に昇圧され
た電圧ＶＰＯＧを得ることができる。なお、段数を変更することで、所望の電圧ＶＰＯＧ
を得ることができる。図４５（Ａ）に示す電圧生成回路９０３Ａは、トランジスタＭ１乃
至Ｍ１０をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１１乃至
Ｃ１４に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧Ｖ
ＰＯＧへの昇圧を図ることができる。
また、図４５（Ｂ）に示す電圧生成回路９０３Ｂは、トランジスタＭ１１乃至Ｍ１４、
キャパシタＣ１５、Ｃ１６、およびインバータＩＮＶ２を有する。クロック信号ＣＬＫは
、トランジスタＭ１１乃至Ｍ１４のゲートに直接、あるいはインバータＩＮＶ２を介して
与えられる。クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの２倍の正電圧に
昇圧された電圧ＶＰＯＧを得ることができる。図４５（Ｂ）に示す電圧生成回路９０３Ｂ
は、トランジスタＭ１１乃至Ｍ１４をＯＳトランジスタとすることでオフ電流を小さくで
き、キャパシタＣ１５、Ｃ１６に保持した電荷の漏れを抑制できる。そのため、効率的に
電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
また、図４５（Ｃ）に示す電圧生成回路９０３Ｃは、インダクタＩ１、トランジスタＭ
１５、ダイオードＤ６、およびキャパシタＣ１７を有する。トランジスタＭ１５は、制御
信号ＥＮによって、導通状態が制御される。制御信号ＥＮによって、電圧ＶＯＲＧが昇圧
された電圧ＶＰＯＧを得ることができる。図４５（Ｃ）に示す電圧生成回路９０３Ｃは、
インダクタＩ１を用いて電圧の昇圧を行うため、変換効率の高い電圧の昇圧を行うことが
できる。
また、図４６（Ａ）に示す電圧生成回路９０３Ｄは、図４４（Ａ）に示す電圧生成回路
９０３のダイオードＤ１乃至Ｄ５をダイオード接続したトランジスタＭ１６乃至Ｍ２０に
置き換えた構成に相当する。図４６（Ａ）に示す電圧生成回路９０３Ｄは、トランジスタ
Ｍ１６乃至Ｍ２０をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ
１乃至Ｃ５に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電
圧ＶＰＯＧへの昇圧を図ることができる。
また、図４６（Ｂ）に示す電圧生成回路９０３Ｅは、図４６（Ａ）に示す電圧生成回路
９０３ＤのトランジスタＭ１６乃至Ｍ２０を、バックゲートを有するトランジスタＭ２１
乃至Ｍ２５に置き換えた構成に相当する。図４６（Ｂ）に示す電圧生成回路９０３Ｅは、
バックゲートにゲートと同じ電圧を与えることができるため、トランジスタを流れる電流
量を増やすことができる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を
図ることができる。
なお、電圧生成回路９０３の変形例は、図４４（Ｂ）に示した電圧生成回路９０５にも
適用可能である。この場合の回路図の構成を図４７（Ａ）乃至（Ｃ）、図４８（Ａ）、（
Ｂ）に示す。図４７（Ａ）に示す電圧生成回路９０５Ａは、クロック信号ＣＬＫを与える
ことによって、電圧ＶＳＳから電圧ＶＯＲＧの３倍の負電圧に降圧された電圧ＶＮＥＧを
得ることができる。また図４７（Ｂ）に示す電圧生成回路９０５Ｂは、クロック信号ＣＬ
Ｋを与えることによって、電圧ＶＳＳから電圧ＶＯＲＧの２倍の負電圧に降圧された電圧
ＶＮＥＧを得ることができる。
図４７（Ａ）乃至（Ｃ）、図４８（Ａ）、（Ｂ）に示す電圧生成回路９０５Ａ乃至９０
５Ｅでは、図４５（Ａ）乃至（Ｃ）、図４６（Ａ）、（Ｂ）に示す電圧生成回路９０３Ａ
乃至９０３Ｅにおいて、各配線に与える電圧を変更すること、あるいは素子の配置を変更
した構成に相当する。図４７（Ａ）乃至（Ｃ）、図４８（Ａ）、（Ｂ）に示す電圧生成回
路９０５Ａ乃至９０５Ｅは、電圧生成回路９０３Ａ乃至９０３Ｅと同様に、効率的に電圧
ＶＳＳから電圧ＶＮＥＧへの降圧を図ることができる。
以上説明したように本実施の形態の構成では、半導体装置が有する回路に必要な電圧を
内部で生成することができる。そのため半導体装置は、外部から与える電源電圧の種類を
削減できる。
以上、本実施の形態で示す構成等は、他の実施の形態または実施例で示す構成と適宜組
み合わせて用いることができる。
（実施の形態９）
本実施の形態では、本発明の一態様の入出力装置について図４９を用いて説明する。
＜９．入出力装置の構成例＞
本発明の一態様の入出力装置は、画像を表示する機能と、タッチセンサとしての機能と
、を有する、インセル型のタッチパネルである。
本発明の一態様の入出力装置が有する表示素子に限定は無い。液晶素子、ＭＥＭＳ（Ｍ
ｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）を利用した光学素子
、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子や発光ダイオード（ＬＥ
Ｄ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の発光素子、電気泳動素子など、様
々な素子を、表示素子として適用することができる。
本実施の形態では、横電界方式の液晶素子を用いた透過型の液晶表示装置を例に挙げて
説明する。
本発明の一態様の入出力装置が有する検知素子（センサ素子ともいう）に限定は無い。
指やスタイラスなどの被検知体の近接又は接触を検知することのできる様々なセンサを、
検知素子として適用することができる。
例えばセンサの方式としては、静電容量方式、抵抗膜方式、表面弾性波方式、赤外線方
式、光学方式、感圧方式など様々な方式を用いることができる。
本実施の形態では、静電容量方式の検知素子を有する入出力装置を例に挙げて説明する
。
静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。また、投
影型静電容量方式としては、自己容量方式、相互容量方式等がある。相互容量方式を用い
ると、同時多点検出が可能となるため好ましい。
インセル型のタッチパネルとしては、代表的にはハイブリッドインセル型と、フルイン
セル型とがある。ハイブリッドインセル型は、表示素子を支持する基板と対向基板の両方
又は対向基板のみに、検知素子を構成する電極等が設けられた構成をいう。一方、フルイ
ンセル型は、表示素子を支持する基板のみに、検知素子を構成する電極等を設けた構成を
いう。本発明の一態様の入出力装置は、フルインセル型のタッチパネルである。フルイン
セル型のタッチパネルは、対向基板の構成を簡略化できるため、好ましい。
また、本発明の一態様の入出力装置は、表示素子を構成する電極が、検知素子を構成す
る電極を兼ねるため、作製工程を簡略化でき、かつ、作製コストを低減でき、好ましい。
また、本発明の一態様を適用することで、別々に作製された表示パネルと検知素子とを
貼り合わせる構成や、対向基板側に検知素子を作製する構成に比べて、入出力装置を薄型
化もしくは軽量化することができる、又は、入出力装置の部品点数を少なくすることがで
きる。
また、本発明の一態様の入出力装置は、画素を駆動する信号を供給するＦＰＣと、検知
素子を駆動する信号を供給するＦＰＣの両方を、一方の基板側に配置する。これにより、
電子機器に組み込みやすく、また、部品点数を削減することが可能となる。なお、一つの
ＦＰＣにより、画素を駆動する信号と検知素子を駆動する信号が供給されてもよい。
以下では、本発明の一態様の入出力装置の構成について説明する。
［入出力装置の断面構成例１］
図４９（Ａ）に、入出力装置の隣り合う２つの副画素の断面図を示す。図４９（Ａ）に
示す２つの副画素はそれぞれ異なる画素が有する副画素である。
図４９（Ａ）に示すように、入出力装置は、基板２１１上に、トランジスタ２０１、ト
ランジスタ２０３、及び液晶素子２０７ａ等を有する。また基板２１１上には、絶縁膜２
１２、絶縁膜２１３、絶縁膜２１５、絶縁膜２１７、絶縁膜２１９等の絶縁膜が設けられ
ている。
例えば、赤色を呈する副画素、緑色を呈する副画素、及び青色を呈する副画素によって
１つの画素が構成されることで、表示部ではフルカラーの表示を行うことができる。なお
、副画素が呈する色は、赤、緑、及び青に限られない。画素には、例えば、白、黄、マゼ
ンタ、又はシアン等の色を呈する副画素を用いてもよい。
副画素が有するトランジスタ２０１、２０３には、上記実施の形態で例示したトランジ
スタを適用することができる。
液晶素子２０７ａは、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モー
ドが適用された液晶素子である。液晶素子２０７ａは、導電膜２５１、導電膜２５２、及
び液晶２４９を有する。導電膜２５１と導電膜２５２との間に生じる電界により、液晶２
４９の配向を制御することができる。導電膜２５１は、画素電極として機能することがで
きる。導電膜２５２は、共通電極として機能することができる。
導電膜２５１及び導電膜２５２に、可視光を透過する導電性材料を用いることで、入出
力装置を、透過型の液晶表示装置として機能させることができる。また、導電膜２５１に
、可視光を反射する導電性材料を用い、導電膜２５２に可視光を透過する導電性材料を用
いることで、入出力装置を、反射型の液晶表示装置として機能させることができる。
可視光を透過する導電性材料としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、
錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。具体的には、酸化インジウ
ム、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、インジウム亜
鉛酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウ
ム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化
物、酸化ケイ素を添加したインジウム錫酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛
などが挙げられる。なお、グラフェンを含む膜を用いることもできる。グラフェンを含む
膜は、例えば膜状に形成された酸化グラフェンを含む膜を還元して形成することができる
。
導電膜２５１に酸化物導電膜を用いることが好ましい。また、導電膜２５２に酸化物導
電膜を用いることが好ましい。酸化物導電膜は、酸化物半導体膜２２３に含まれる金属元
素を一種類以上有することが好ましい。例えば、導電膜２５１は、インジウムを含むこと
が好ましく、Ｉｎ－Ｍ－Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）であることがさ
らに好ましい。同様に、導電膜２５２は、インジウムを含むことが好ましく、Ｉｎ－Ｍ－
Ｚｎ酸化物であることがさらに好ましい。
なお、導電膜２５１と導電膜２５２のうち、少なくとも一方を、酸化物半導体を用いて
形成してもよい。上述の通り、同一の金属元素を有する酸化物半導体を、入出力装置を構
成する層のうち２層以上に用いることで、製造装置（例えば、成膜装置、加工装置等）を
２以上の工程で共通で用いることが可能となるため、製造コストを抑制することができる
。
例えば、絶縁膜２５３に水素を含む窒化シリコン膜を用い、導電膜２５１に酸化物半導
体を用いると、絶縁膜２５３から供給される水素によって、酸化物半導体の導電率を高め
ることができる。
可視光を反射する導電性材料としては、例えば、アルミニウム、銀、又はこれらの金属
材料を含む合金等が挙げられる。
画素電極として機能する導電膜２５１は、トランジスタ２０３のソース又はドレインと
電気的に接続される。
導電膜２５２は、櫛歯状の上面形状（平面形状ともいう）、又はスリットが設けられた
上面形状を有する。導電膜２５１と導電膜２５２の間には、絶縁膜２５３が設けられてい
る。導電膜２５１は、絶縁膜２５３を介して導電膜２５２と重なる部分を有する。また、
導電膜２５１と着色膜２４１とが重なる領域において、導電膜２５１上に導電膜２５２が
配置されていない部分を有する。
絶縁膜２５３上には、導電膜２５５が設けられている。導電膜２５５は、導電膜２５２
と電気的に接続されており、導電膜２５２の補助配線として機能することができる。共通
電極と電気的に接続する補助配線を設けることで、共通電極の抵抗に起因する電圧降下を
抑制することができる。また、このとき、金属酸化物を含む導電膜と、金属を含む導電膜
の積層構造とする場合には、ハーフトーンマスクを用いたパターニング技術により形成す
ると、工程を簡略化できるため好ましい。
導電膜２５５は、導電膜２５２よりも抵抗値の低い膜とすればよい。導電膜２５５は、
例えば、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、銀
、ネオジム、スカンジウム等の金属材料又はこれらの元素を含む合金材料を用いて、単層
で又は積層して形成することができる。
入出力装置の使用者から視認されないよう、導電膜２５５は、遮光膜２４３等と重なる
位置に設けられることが好ましい。
着色膜２４１は、液晶素子２０７ａと重なる部分を有する。遮光膜２４３は、トランジ
スタ２０１、２０３のうち、少なくとも一方と重なる部分を有する。
絶縁膜２４５は、着色膜２４１や遮光膜２４３等に含まれる不純物が液晶２４９に拡散
することを防ぐオーバーコートとしての機能を有することが好ましい。絶縁膜２４５は、
不要であれば設けなくてもよい。
なお、液晶２４９の上面及び下面のいずれか一方または双方には、配向膜が設けられて
いてもよい。配向膜は、液晶２４９の配向を制御することができる。例えば、図４９（Ａ
）において、導電膜２５２を覆う配向膜を形成してもよい。また、図４９（Ａ）において
、絶縁膜２４５と液晶２４９の間に、配向膜を有していてもよい。また、絶縁膜２４５が
、配向膜としての機能と、オーバーコートとしての機能の双方を有していてもよい。
また、入出力装置は、スペーサ２４７を有する。スペーサ２４７は、基板２１１と基板
２６１との距離が一定以上近づくことを防ぐ機能を有する。
図４９（Ａ）では、スペーサ２４７は、絶縁膜２５３上及び導電膜２５２上に設けられ
ている例を示すが、本発明の一態様はこれに限られない。スペーサ２４７は、基板２１１
側に設けられていてもよいし、基板２６１側に設けられていてもよい。例えば、絶縁膜２
４５上にスペーサ２４７を形成してもよい。また、図４９（Ａ）では、スペーサ２４７が
、絶縁膜２５３及び絶縁膜２４５と接する例を示すが、基板２１１側又は基板２６１側の
いずれかに設けられた構造物と接していなくてもよい。
スペーサ２４７として粒状のスペーサを用いてもよい。粒状のスペーサとしては、シリ
カなどの材料を用いることもできるが、樹脂やゴムなどの弾性を有する材料を用いること
が好ましい。このとき、粒状のスペーサは上下方向に潰れた形状となる場合がある。
基板２１１及び基板２６１は、図示しない接着層によって貼り合わされている。基板２
１１、基板２６１、及び接着層に囲まれた領域に、液晶２４９が封止されている。
なお、入出力装置を、透過型の液晶表示装置として機能させる場合、偏光板を、表示部
を挟むように２つ配置する。偏光板よりも外側に配置されたバックライトからの光は偏光
板を介して入射される。このとき、導電膜２５１と導電膜２５２の間に与える電圧によっ
て液晶２４９の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板
を介して射出される光の強度を制御することができる。また、入射光は着色膜２４１によ
って特定の波長領域以外の光が吸収されるため、射出される光は例えば赤色、青色、又は
緑色を呈する光となる。
また、偏光板に加えて、例えば円偏光板を用いることができる。円偏光板としては、例
えば直線偏光板と１／４波長位相差板を積層したものを用いることができる。円偏光板に
より、入出力装置の表示の視野角依存を低減することができる。
なお、ここでは液晶素子２０７ａとしてＦＦＳモードが適用された素子を用いたが、こ
れに限られず様々なモードが適用された液晶素子を用いることができる。例えば、ＶＡ（
Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉ
ｃ）モード、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉ
ａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣ
Ｂ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モー
ド、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、Ａ
ＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード
等が適用された液晶素子を用いることができる。
また、入出力装置にノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モ
ードを採用した透過型の液晶表示装置を適用してもよい。垂直配向モードとしては、ＭＶ
Ａ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶ
Ａ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモー
ドなどを用いることができる。
なお、液晶素子は、液晶の光学変調作用によって光の透過又は非透過を制御する素子で
ある。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界
又は斜め方向の電界を含む）によって制御される。なお、液晶素子に用いる液晶としては
、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏ
ｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、強誘電性液晶、反
強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリッ
ク相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、液晶材料としては、ポジ型の液晶又はネガ型の液晶のいずれを用いてもよく、適
用するモードや設計に応じて最適な液晶材料を用いればよい。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよ
い。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリ
ック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発
現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組
成物を液晶２４９に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応
答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液
晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくても
よいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊
を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる
。
ここで、基板２６１よりも上部に、指又はスタイラスなどの被検知体が直接触れる基板
を設けてもよい。またこのとき、基板２６１と当該基板との間に偏光板又は円偏光板を設
けることが好ましい。その場合、当該基板上に保護層（セラミックコート等）を設けるこ
とが好ましい。保護層は、例えば酸化シリコン、酸化アルミニウム、酸化イットリウム、
イットリア安定化ジルコニア（ＹＳＺ）などの無機絶縁材料を用いることができる。また
、当該基板に強化ガラスを用いてもよい。強化ガラスは、イオン交換法や風冷強化法等に
より物理的、又は化学的な処理が施され、その表面に圧縮応力を加えたものを用いること
ができる。
図４９（Ａ）では、左の副画素が有する導電膜２５２と、右の副画素が有する導電膜２
５２との間に形成される容量を利用して、被検知体の近接又は接触等を検知することがで
きる。すなわち本発明の一態様の入出力装置において、導電膜２５２は、液晶素子の共通
電極と、検知素子の電極と、の両方を兼ねる。
このように、本発明の一態様の入出力装置では、液晶素子を構成する電極が、検知素子
を構成する電極を兼ねるため、作製工程を簡略化でき、かつ作製コストを低減できる。ま
た、入出力装置の薄型化、軽量化を図ることができる。
導電膜２５２は、補助配線として機能する導電膜２５５と電気的に接続されている。導
電膜２５５を設けることで、検知素子の電極の抵抗を低減させることができる。検知素子
の電極の抵抗が低下することで、検知素子の電極の時定数を小さくすることができる。検
知素子の電極の時定数が小さいほど、検出感度を高めることができ、さらには、検出の精
度を高めることができる。
また、検知素子の電極と信号線との間の容量が大きすぎると、検知素子の電極の時定数
が大きくなる場合がある。そのため、トランジスタと検知素子の電極との間に、平坦化機
能を有する絶縁膜を設け、検知素子の電極と信号線との間の容量を削減することが好まし
い。例えば、図４９（Ａ）では、平坦化機能を有する絶縁膜として絶縁膜２１９を有する
。絶縁膜２１９を設けることで、導電膜２５２と信号線との容量を小さくすることができ
る。これにより、検知素子の電極の時定数を小さくすることができる。前述の通り、検知
素子の電極の時定数が小さいほど、検出感度を高めることができ、さらには、検出の精度
を高めることができる。
例えば、検知素子の電極の時定数は、０秒より大きく１×１０－４秒以下、好ましくは
０秒より大きく５×１０－５秒以下、より好ましくは０秒より大きく５×１０－６秒以下
、より好ましくは０秒より大きく５×１０－７秒以下、より好ましくは０秒より大きく２
×１０－７秒以下であるとよい。特に、時定数を１×１０－６秒以下とすることで、ノイ
ズの影響を抑制しつつ高い検出感度を実現することができる。
［入出力装置の断面構成例２］
図４９（Ｂ）に、図４９（Ａ）とは異なる、隣り合う２つの画素の断面図を示す。図４
９（Ｂ）に示す２つの副画素はそれぞれ異なる画素が有する副画素である。
図４９（Ｂ）に示す構成例２は、導電膜２５１、導電膜２５２、絶縁膜２５３、及び導
電膜２５５の積層順が、図４９（Ａ）に示す構成例１と異なる。なお、構成例２において
、構成例１と同様の部分に関しては、上記を参照することができる。
具体的には、構成例２は、絶縁膜２１９上に導電膜２５５を有し、導電膜２５５上に導
電膜２５２を有し、導電膜２５２上に絶縁膜２５３を有し、絶縁膜２５３上に導電膜２５
１を有する。
図４９（Ｂ）に示す液晶素子２０７ｂのように、上層に設けられ、櫛歯状又はスリット
状の上面形状を有する導電膜２５１を画素電極とし、下層に設けられる導電膜２５２を共
通電極として用いることもできる。その場合にも、導電膜２５１がトランジスタ２０３の
ソース又はドレインと電気的に接続されればよい。
図４９（Ｂ）では、左の副画素が有する導電膜２５２と、右の副画素が有する導電膜２
５２との間に形成される容量を利用して、被検知体の近接又は接触等を検知することがで
きる。すなわち本発明の一態様の入出力装置において、導電膜２５２は、液晶素子の共通
電極と、検知素子の電極と、の両方を兼ねる。
なお、構成例１（図４９（Ａ））では、検知素子の電極と共通電極を兼ねる導電膜２５
２が、画素電極として機能する導電膜２５１よりも表示面側（被検知体に近い側）に位置
する。これにより、導電膜２５１が導電膜２５２よりも表示面側に位置する構成例２より
も、構成例１では、検出感度が向上する場合がある。
本実施の形態に示す構成は、他の実施の形態または実施例に示す構成と適宜組み合わせ
て用いることができる。
（実施の形態１０）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器
について、図５０乃至図５２を用いて説明を行う。
＜１０－１．表示モジュール＞
図５０に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２と
の間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続され
た表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１
０、バッテリ８０１１を有する。
本発明の一態様の半導体装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル
８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル
８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基
板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８
００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト８００７は、光源８００８を有する。なお、図５０において、バックライ
ト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例
えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構
成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射
型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動
作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレ
ーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
も良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は
、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追
加して設けてもよい。
＜１０－２．電子機器＞
図５１（Ａ）乃至図５１（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐
体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又
は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、
加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電
場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する
機能を含むもの）、マイクロフォン９００８、等を有することができる。
図５１（Ａ）乃至図５１（Ｇ）に示す電子機器は、様々な機能を有することができる。
例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッ
チパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（
プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々な
コンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信ま
たは受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表
示部に表示する機能、等を有することができる。なお、図５１（Ａ）乃至図５１（Ｇ）に
示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有すること
ができる。また、図５１（Ａ）乃至図５１（Ｇ）には図示していないが、電子機器には、
複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を
撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵
）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図５１（Ａ）乃至図５１（Ｇ）に示す電子機器の詳細について、以下説明を行う。
図５１（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９
１００は、表示部９００１を大画面、例えば、５０インチ以上、または１００インチ以上
の表示部９００１を組み込むことが可能である。
図５１（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は
、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具
体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、
スピーカ、接続端子、センサ等を設けてもよい。また、携帯情報端末９１０１は、文字や
画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（
操作アイコンまたは単にアイコンともいう）を表示部９００１の一の面に表示することが
できる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示すること
ができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネッ
トワーキング・サービス）や電話などの着信を知らせる表示、電子メールやＳＮＳなどの
題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信
の強度などがある。または、情報９０５１が表示されている位置に、情報９０５１の代わ
りに、操作ボタン９０５０などを表示してもよい。
図５１（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は
、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、
情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携
帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状
態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信し
た電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位
置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示
を確認し、電話を受けるか否かを判断できる。
図５１（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末
９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信
、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表
示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うこと
ができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行するこ
とが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハン
ズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を
有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。ま
た接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００
６を介さずに無線給電により行ってもよい。
図５１（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図であ
る。また、図５１（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図５１
（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変
化する途中の状態の斜視図であり、図５１（Ｇ）が携帯情報端末９２０１を折り畳んだ状
態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開し
た状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２
０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００
に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることによ
り、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させるこ
とができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲
げることができる。
また、図５２（Ａ）（Ｂ）は、複数の表示パネルを有する表示装置の斜視図である。な
お、図５２（Ａ）は、複数の表示パネルが巻き取られた形態の斜視図であり、図５２（Ｂ
）は、複数の表示パネルが展開された状態の斜視図である。
図５２（Ａ）（Ｂ）に示す表示装置９５００は、複数の表示パネル９５０１と、軸部９
５１１と、軸受部９５１２と、を有する。また、複数の表示パネル９５０１は、表示領域
９５０２と、透光性を有する領域９５０３と、を有する。
また、複数の表示パネル９５０１は、可撓性を有する。また、隣接する２つの表示パネ
ル９５０１は、それらの一部が互いに重なるように設けられる。例えば、隣接する２つの
表示パネル９５０１の透光性を有する領域９５０３を重ね合わせることができる。複数の
表示パネル９５０１を用いることで、大画面の表示装置とすることができる。また、使用
状況に応じて、表示パネル９５０１を巻き取ることが可能であるため、汎用性に優れた表
示装置とすることができる。
また、図５２（Ａ）（Ｂ）においては、表示領域９５０２が隣接する表示パネル９５０
１で離間する状態を図示しているが、これに限定されず、例えば、隣接する表示パネル９
５０１の表示領域９５０２を隙間なく重ねあわせることで、連続した表示領域９５０２と
してもよい。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有す
ることを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機
器にも適用することができる。
本実施の形態に示す構成は、他の実施の形態または実施例に示す構成と適宜組み合わせ
て用いることができる。
（実施の形態１１）
本実施の形態では、本発明の一態様の半導体装置を有する情報処理装置の構成について
、図５３（Ａ）（Ｂ）を参照して説明する。
図５３（Ａ）は本発明の一態様の半導体装置を有する情報処理装置６００の構成を説明
するブロック図であり、図５３（Ｂ）は操作されている情報処理装置６００の状態を説明
する模式図である。
以下に、情報処理装置６００を構成する個々の要素について説明する。なお、これらの
構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場
合がある。
＜１１．情報処理装置の構成例＞
情報処理装置６００は、演算装置６１０と、入出力装置６２０とを有する。
［演算装置］
演算装置６１０は、演算部６１１と、記憶部６１２と、伝送路６１４と、入出力インタ
ーフェース６１５と、を有する。
［演算部］
演算部６１１は、プログラムを実行する機能を有する。
［記憶部］
記憶部６１２は、演算部６１１が実行するプログラム、初期情報、設定情報または画像
等を記憶する機能を有する。具体的には、ハードディスク、フラッシュメモリまたは酸化
物半導体を含むトランジスタを用いたメモリ等を用いることができる。
［プログラム］
演算部６１１が実行するプログラムは、例えば、以下の３つのステップを有する。図５
３（Ｂ）を用いて、３つのステップについて説明する。
第１のステップにおいて、位置情報Ｐ１を取得する。
第２のステップにおいて、位置情報Ｐ１に基づいて、第１の領域６８１を決定する。
第３のステップにおいて、第１の領域６８１に表示する画像として、他の領域に表示す
る画像よりも輝度が高められた画像（画像情報Ｖ１）を生成する。
例えば、演算装置６１０は、位置情報Ｐ１に基づいて、第１の領域６８１を決定する。
具体的には、第１の領域６８１の形状を楕円状、円形状、多角形状または矩形状等にする
ことができる。例えば、位置情報Ｐ１を含む半径６０ｃｍ以下好ましくは３０ｃｍ以下５
ｃｍ以上の範囲を第１の領域６８１に決定する。
なお、第１の領域６８１に表示する画像として、他の領域に表示する画像よりも輝度が
高められた画像を生成する方法としては、第１の領域６８１に表示する画像の輝度を、他
の領域に表示する画像の輝度の１１０％以上好ましくは１２０％以上２００％以下に高め
る。または、第１の領域６８１に表示する画像の輝度の平均を、他の領域に表示する画像
の輝度の平均の１１０％以上好ましくは１２０％以上２００％以下に高める。
上述のプログラムを実行することにより、情報処理装置６００は、位置情報Ｐ１に基づ
いて第１の領域６８１に表示する画像として、他の領域に表示する画像よりも輝度が高め
られた画像情報Ｖ１を生成することができる。その結果、操作者は操作を快適に行うこと
が可能となり、利便性に優れた情報処理装置６００を提供することができる。
［入出力インターフェース］
入出力インターフェース６１５は、端子または配線を有する。また、入出力インターフ
ェース６１５は、情報を供給する機能と、情報を供給される機能とを有する。例えば、入
出力インターフェース６１５は、伝送路６１４及び入出力装置６２０のいずれか一方また
は双方と電気的に接続することができる。
［伝送路］
伝送路６１４は配線を有する。また、伝送路６１４は、情報を供給する機能と、情報を
供給される機能とを有する。例えば、伝送路６１４は、演算部６１１、記憶部６１２また
は入出力インターフェース６１５と電気的に接続することができる。
［入出力装置］
入出力装置６２０は、表示部６３０と、入力部６４０と、検知部６５０と、通信部６９
０と、を有する。
［表示部］
表示部６３０は表示パネルを有する。当該表示パネルは、画素を有し、画素は反射型の
表示素子と、透過型の発光素子とを有する構成とすればよい。また、画像情報を用いて反
射型の表示素子の反射率を高め、表示する画像の輝度を高めることができる。または、画
像情報を用いて発光素子の輝度を高め、表示する画像の輝度を高めることができる。
［入力部］
入力部６４０は入力パネルを有する。例えば、入力パネルは、近接センサを有する。当
該近接センサは、ポインタ６８２を検知する機能を有する。なお、ポインタ６８２は、指
やスタイラスペン等を用いればよい。また、当該スタイラスペンとしては、発光ダイオー
ド等の発光素子、金属片またはコイル等を用いればよい。
また、近接センサとしては、静電容量型の近接センサ、電磁誘導型の近接センサ、赤外
線検知型の近接センサ、光電変換素子を用いた近接センサ等を用いればよい。
静電容量型の近接センサは、導電膜を有し、当該導電膜に対する近接を、検知する機能
を有する。例えば、入力パネルの互いに異なる領域に複数の導電膜を配設し、ポインタ６
８２として用いる指等が近接する領域を、導電膜に寄生する容量の変化に基づいて特定し
、位置情報を決定できる。
電磁誘導型の近接センサは、金属片やコイル等の検知回路に対する近接を検知する機能
を有する。例えば、入力パネルの互いに異なる領域に複数の発振回路を配設し、ポインタ
６８２に用いるスタイラスペン等に配設された金属片やコイル等が近接する領域を、発振
回路の回路定数の変化に基づいて特定し、位置情報を決定できる。
光電変換素子を用いた近接センサは、発光素子の近接を、検知する機能を有する。例え
ば、入力パネルの互いに異なる領域に複数の光電変換素子を配設し、ポインタ６８２に用
いるスタイラスペン等に配設された発光素子が近接する領域を、光電変換素子の起電力の
変化に基づいて特定し、位置情報を決定できる。
［検知部］
検知部６５０としては、環境の明るさを検知する照度センサや人感センサ等を用いれば
よい。
［通信部］
通信部６９０は、ネットワークに情報を供給し、ネットワークから情報を取得する機能
を有する。
上記説明した情報処理装置６００としては、例えば、教育、デジタルサイネージまたは
スマートテレビジョンシステム等に用いることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態または実施例と適宜組み合わせ
ることができる。
本実施例においては、試料Ａ１、試料Ａ２、試料Ｂ１、試料Ｂ２、試料Ｃ１、及び試料
Ｃ２を作製し、各試料のＴＤＳを評価した。
＜１－１．各試料の構造＞
まず、各試料の構造について、図５４（Ａ）（Ｂ）（Ｃ）を用いて説明する。なお、図
５４（Ａ）（Ｂ）（Ｃ）は、実施例の試料の構造を説明する断面図である。
［試料Ａ１］
試料Ａ１は、基板１１０２と、基板１１０２上の酸化物半導体膜１１０８と、酸化物半
導体膜１１０８上の絶縁膜１１１０と、絶縁膜１１１０上の酸化物半導体膜１１１２と、
を有する（図５４（Ａ）参照）。
［試料Ａ２］
試料Ａ２は、基板１１０２と、基板１１０２上の酸化物半導体膜１１０８と、酸化物半
導体膜１１０８上の絶縁膜１１１０と、を有する（図５４（Ｃ）参照）。
［試料Ｂ１］
試料Ｂ１は、基板１１０２と、基板１１０２上の酸化物半導体膜１１０８と、酸化物半
導体膜１１０８上の絶縁膜１１１０と、絶縁膜１１１０上の酸化物半導体膜１１１２と、
酸化物半導体膜１１１２上の絶縁膜１１１６と、を有する（図５４（Ｂ）参照）。
［試料Ｂ２］
試料Ｂ２は、基板１１０２と、基板１１０２上の酸化物半導体膜１１０８と、酸化物半
導体膜１１０８上の絶縁膜１１１０と、を有する（図５４（Ｃ）参照）。
［試料Ｃ１］
試料Ｃ１は、基板１１０２と、基板１１０２上の酸化物半導体膜１１０８と、酸化物半
導体膜１１０８上の絶縁膜１１１０と、絶縁膜１１１０上の酸化物半導体膜１１１２と、
酸化物半導体膜１１１２上の絶縁膜１１１６と、を有する（図５４（Ｂ）参照）。
［試料Ｃ２］
試料Ｃ２は、基板１１０２と、基板１１０２上の酸化物半導体膜１１０８と、酸化物半
導体膜１１０８上の絶縁膜１１１０と、を有する（図５４（Ｃ）参照）。
＜１－２．各試料の作製方法＞
次に、各試料の作製方法について、説明する。
［試料Ａ１の作製方法］
まず、基板１１０２上に酸化物半導体膜１１０８を形成した。
基板１１０２としては、ガラス基板を用い、酸化物半導体膜１１０８としては、膜厚が
４０ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物を、スパッタリング装置を用いて形成した。当該Ｉｎ
－Ｇａ－Ｚｎ酸化物の成膜条件としては、基板温度を１７０℃とし、流量３５ｓｃｃｍの
アルゴンガスと、流量１５ｓｃｃｍの酸素ガスとをチャンバー内に導入し、圧力を０．２
Ｐａとし、スパッタリング装置内に設置された金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ
＝４：２：４．１［原子数比］）に１５００ＷのＡＣ電力を供給して成膜した。
次に、酸化物半導体膜１１０８上に絶縁膜１１１０を形成した。
絶縁膜１１１０としては、膜厚が３０ｎｍの１層目の酸化窒化シリコン膜と、膜厚が５
０ｎｍの２層目の酸化窒化シリコン膜と、膜厚が２０ｎｍの３層目の酸化窒化シリコン膜
とをプラズマＣＶＤ装置を用いて形成した。１層目の酸化窒化シリコン膜の成膜条件とし
ては、基板温度を３５０℃とし、流量２０ｓｃｃｍのシランガスと、流量３０００ｓｃｃ
ｍの一酸化二窒素ガスとをチャンバー内に導入し、圧力を２００Ｐａとし、プラズマＣＶ
Ｄ装置内に設置された平行平板の電極間に１００ＷのＲＦ電源を供給して成膜した。また
、２層目の酸化窒化シリコン膜の成膜条件としては、基板温度を２２０℃とし、流量１６
０ｓｃｃｍのシランガスと、流量４０００ｓｃｃｍの一酸化二窒素ガスとをチャンバー内
に導入し、圧力を２００Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極間
に１５００ＷのＲＦ電源を供給して成膜した。また、３層目の酸化窒化シリコン膜の成膜
条件としては、１層目の酸化窒化シリコン膜の成膜条件と同じとした。
次に、絶縁膜１１１０上に酸化物半導体膜１１１２を形成した。
酸化物半導体膜１１１２としては、膜厚が１０ｎｍの１層目のＩｎ－Ｇａ－Ｚｎ酸化物
と、膜厚が９０ｎｍの２層目のＩｎ－Ｇａ－Ｚｎ酸化物とを、スパッタリング装置を用い
て形成した。１層目のＩｎ－Ｇａ－Ｚｎ酸化物の成膜条件としては、基板温度を１７０℃
とし、流量２００ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．６Ｐａとし、
スパッタリング装置内に設置された金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：
４．１［原子数比］）に１５００ＷのＡＣ電力を供給して成膜した。２層目のＩｎ－Ｇａ
－Ｚｎ酸化物の成膜条件としては、基板温度を１７０℃とし、流量１８０ｓｃｃｍのアル
ゴンガスと、流量２０ｓｃｃｍの酸素ガスとをチャンバー内に導入し、圧力を０．６Ｐａ
とし、スパッタリング装置内に設置された金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４
：２：４．１［原子数比］）に１５００ＷのＡＣ電力を供給して成膜した。
以上の工程により、本実施例の試料Ａ１を作製した。
［試料Ａ２の作製方法］
試料Ａ２としては、試料Ａ１と同様の条件にて、基板１１０２上に酸化物半導体膜１１
０８と、絶縁膜１１１０と、酸化物半導体膜１１１２と、を形成した。
次に、酸化物半導体膜１１１２を除去し、絶縁膜１１１０の表面を露出させた。なお、
酸化物半導体膜１１１２の除去方法としては、ウエットエッチング法を用いた。
以上の工程により、本実施例の試料Ａ２を作製した。
［試料Ｂ１の作製方法］
試料Ｂ１としては、試料Ａ１と同様の条件にて、基板１１０２上に酸化物半導体膜１１
０８と、絶縁膜１１１０と、酸化物半導体膜１１１２と、を形成した。
次に、酸化物半導体膜１１１２上に絶縁膜１１１６を形成した。
絶縁膜１１１６としては、膜厚が１００ｎｍの窒化シリコン膜を、プラズマＣＶＤ装置
を用いて形成した。窒化シリコン膜の成膜条件としては、基板温度を３５０℃とし、流量
５０ｓｃｃｍのシランガスと、流量５０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍ
のアンモニアガスとをチャンバー内に導入し、圧力を１００Ｐａとし、プラズマＣＶＤ装
置内に設置された平行平板の電極間に１０００ＷのＲＦ電源を供給して成膜した。
以上の工程により、本実施例の試料Ｂ１を作製した。
［試料Ｂ２の作製方法］
試料Ｂ２としては、試料Ｂ１と同様の条件にて、基板１１０２上に酸化物半導体膜１１
０８と、絶縁膜１１１０と、酸化物半導体膜１１１２と、絶縁膜１１１６と、を形成した
。
次に、絶縁膜１１１６と、酸化物半導体膜１１１２とを除去し、絶縁膜１１１０の表面
を露出させた。なお、絶縁膜１１１６及び酸化物半導体膜１１１２の除去方法としては、
ウエットエッチング法を用いた。
以上の工程により、本実施例の試料Ｂ２を作製した。
［試料Ｃ１の作製方法］
試料Ｃ１としては、試料Ａ１と同様の条件にて、基板１１０２上に酸化物半導体膜１１
０８と、絶縁膜１１１０と、酸化物半導体膜１１１２と、を形成した。
次に、酸化物半導体膜１１１２上に絶縁膜１１１６を形成した。
絶縁膜１１１６としては、膜厚が１００ｎｍの窒化シリコン膜を、プラズマＣＶＤ装置
を用いて形成した。窒化シリコン膜の成膜条件としては、基板温度を２２０℃とし、流量
５０ｓｃｃｍのシランガスと、流量５０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍ
のアンモニアガスとをチャンバー内に導入し、圧力を１００Ｐａとし、プラズマＣＶＤ装
置内に設置された平行平板の電極間に１０００ＷのＲＦ電源を供給して成膜した。
以上の工程により、本実施例の試料Ｃ１を作製した。
［試料Ｃ２の作製方法］
試料Ｃ２としては、試料Ｃ１と同様の条件にて、基板１１０２上に酸化物半導体膜１１
０８と、絶縁膜１１１０と、酸化物半導体膜１１１２と、絶縁膜１１１６と、を形成した
。
次に、絶縁膜１１１６と、酸化物半導体膜１１１２とを除去し、絶縁膜１１１０の表面
を露出させた。なお、絶縁膜１１１６及び酸化物半導体膜１１１２の除去方法としては、
ウエットエッチング法を用いた。
以上の工程により、本実施例の試料Ｃ２を作製した。
＜１－３．各試料のＴＤＳの測定結果＞
上記作製した試料Ａ１、試料Ａ２、試料Ｂ１、試料Ｂ２、試料Ｃ１、及び試料Ｃ２のＴ
ＤＳの測定結果を図５５（Ａ）（Ｂ）（Ｃ）に、それぞれ示す。なお、図５５（Ａ）は試
料Ａ１及び試料Ａ２の結果であり、図５５（Ｂ）は試料Ｂ１及び試料Ｂ２の結果であり、
図５５（Ｃ）は試料Ｃ１及び試料Ｃ２の結果である。また、ＴＤＳとしては、８０℃から
６３０℃の温度範囲とした。
なお、図５５（Ａ）（Ｂ）（Ｃ）において、ＴＤＳの測定対象としては、質量電荷比が
ｍ／ｚ＝３２、すなわち酸素分子に相当するガスの放出量を測定した結果である。
図５５（Ａ）（Ｂ）（Ｃ）に示す結果より、試料Ａ１、試料Ｂ１、及び試料Ｃ１は、絶
縁膜１１１０上に酸化物半導体膜１１１２及び絶縁膜１１１６のいずれか一方または双方
が形成された構造であるため、酸素分子の放出量が少ない。一方で、試料Ａ２、試料Ｂ２
、及び試料Ｃ２は、絶縁膜１１１０が露出した構造であるため、絶縁膜１１１０中に含ま
れる過剰酸素が外部に放出されている様子が分かる。
また、図５５（Ｂ）に示す試料Ｂ２と、図５５（Ｃ）に示す試料Ｃ２とを、比較した場
合、試料Ｃ２の方が酸素分子の放出量が多いことがわかる。試料Ｂ２と試料Ｃ２との違い
としては、絶縁膜１１１６の成膜時の基板温度が異なるのみである。試料Ｂ２においては
、絶縁膜１１１６の成膜時の基板温度が３５０℃であったのに対し、試料Ｃ２においては
、絶縁膜１１１６の成膜時の基板温度が２２０℃である。
ここで、図５５（Ａ）（Ｂ）（Ｃ）に示す試料Ａ２、試料Ｂ２、及び試料Ｃ２から放出
される過剰酸素の放出量について、定量化を行った。定量化を行った結果を図５６に示す
。図５６は、試料Ａ２、試料Ｂ２、及び試料Ｃ２の酸素放出量を説明する図である。
図５６に示す結果より、試料Ａ２はｍ／ｚ＝３２に相当する酸素分子の放出量が１．３
８×１０１５［ｍｏｌｅｃ．／ｃｍ２］であり、試料Ｂ２はｍ／ｚ＝３２に相当する酸素
分子の放出量が８．００×１０１４［ｍｏｌｅｃ．／ｃｍ２］であり、試料Ｃ２はｍ／ｚ
＝３２に相当する酸素分子の放出量が１．３９×１０１５［ｍｏｌｅｃ．／ｃｍ２］であ
った。
このように、絶縁膜１１１６の成膜時の基板温度を低く、具体的には３００℃未満とす
ることで、下方に形成された絶縁膜１１１０中には、過剰酸素が多く含まれる結果であっ
た。別言すると、絶縁膜１１１６の成膜時の基板温度を低くすることで、絶縁膜１１１０
中に含まれる過剰酸素が外部に放出するのを抑制できることが示唆された。
以上、本実施例に示す構成は、他の実施例または実施の形態と適宜組み合わせて用いる
ことができる。
本実施例においては、図４に示すトランジスタ１００Ａに相当するトランジスタを作製
し、該トランジスタのドレイン電流－ゲート電圧特性（Ｉｄ－Ｖｇ特性）の評価、及び信
頼性試験を行った。本実施例においては、以下に示す試料Ｄ１を作製し評価を行った。な
お、試料Ｄ１は本発明の一態様のトランジスタを有する試料である。また、試料Ｄ１は、
チャネル長Ｌ＝３μｍ、チャネル幅Ｗ＝３μｍのトランジスタが、合計２０個形成された
試料である。
本実施例で作製した試料Ｄ１について、以下説明を行う。なお、以下の説明において、
図４に示すトランジスタ１００Ａに付記した符号を用いて説明する。
＜２－１．試料Ｄ１の作製方法＞
まず、基板１０２上に導電膜１０６を形成した。基板１０２としては、ガラス基板を用
いた。また、導電膜１０６としては、厚さ１０ｎｍの窒化タンタル膜と、厚さ１００ｎｍ
の銅膜とを、スパッタリング装置を用いて形成した。
次に、基板１０２及び導電膜１０６上に絶縁膜１０４を形成した。絶縁膜１０４として
は、厚さ４００ｎｍの窒化シリコン膜と、厚さ５０ｎｍの酸化窒化シリコン膜とを、プラ
ズマＣＶＤ装置を用いて形成した。
絶縁膜１０４の成膜条件としては、基板温度を３５０℃とし、流量２００ｓｃｃｍのシ
ランガスと、流量２０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガス
をチャンバー内に導入し、圧力を１００Ｐａとし、プラズマＣＶＤ装置内に設置された平
行平板の電極間に２０００ＷのＲＦ電力を供給して、厚さ５０ｎｍの窒化シリコン膜を成
膜し、次に、アンモニアガスの流量を２０００ｓｃｃｍに変更して、厚さ３００ｎｍの窒
化シリコン膜を成膜し、次に、アンモニアガスの流量を１００ｓｃｃｍに変更して、厚さ
５０ｎｍの窒化シリコン膜を成膜した。続いて、基板温度を３５０℃とし、流量２０ｓｃ
ｃｍのシランガスと、流量３０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し
、圧力を４０Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極間に１００Ｗ
のＲＦ電力を供給して、厚さ５０ｎｍの酸化窒化シリコン膜を成膜した。
次に、絶縁膜１０４上に酸化物半導体膜１０７を形成した。酸化物半導体膜１０７とし
ては、スパッタリング装置を用いて形成した。
酸化物半導体膜１０７としては、厚さ４０ｎｍのＩＧＺＯ膜を、基板温度を１７０℃と
し、流量３５ｓｃｃｍのアルゴンガスと、流量１５ｓｃｃｍの酸素ガスと、をチャンバー
内に導入し、圧力を０．２Ｐａとし、スパッタリング装置内に設置された金属酸化物ター
ゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に１５００ＷのＡＣ電力を投
入して成膜した。
次に、絶縁膜１０４及び酸化物半導体膜１０７上に絶縁膜１１０を形成した。
絶縁膜１１０としては、膜厚が３０ｎｍの１層目の酸化窒化シリコン膜と、膜厚が１０
０ｎｍの２層目の酸化窒化シリコン膜と、膜厚が２０ｎｍの３層目の酸化窒化シリコン膜
とをプラズマＣＶＤ装置を用いて形成した。１層目の酸化窒化シリコン膜の成膜条件とし
ては、基板温度を３５０℃とし、流量２０ｓｃｃｍのシランガスと、流量３０００ｓｃｃ
ｍの一酸化二窒素ガスとをチャンバー内に導入し、圧力を２００Ｐａとし、プラズマＣＶ
Ｄ装置内に設置された平行平板の電極間に１００ＷのＲＦ電源を供給して成膜した。また
、２層目の酸化窒化シリコン膜の成膜条件としては、基板温度を２２０℃とし、流量１６
０ｓｃｃｍのシランガスと、流量４０００ｓｃｃｍの一酸化二窒素ガスとをチャンバー内
に導入し、圧力を２００Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極間
に１５００ＷのＲＦ電源を供給して成膜した。また、３層目の酸化窒化シリコン膜の成膜
条件としては、１層目の酸化窒化シリコン膜の成膜条件と同じとした。
次に、絶縁膜１１０及び絶縁膜１０４の所望の領域を除去し、導電膜１０６に達する開
口部１４３を形成した。
次に、開口部１４３を覆うように、絶縁膜１１０上に導電膜１１２を形成した。導電膜
１１２としては、膜厚が１０ｎｍの１層目のＩｎ－Ｇａ－Ｚｎ酸化物と、膜厚が９０ｎｍ
の２層目のＩｎ－Ｇａ－Ｚｎ酸化物とを、スパッタリング装置を用いて形成した。１層目
のＩｎ－Ｇａ－Ｚｎ酸化物の成膜条件としては、基板温度を１７０℃とし、流量２００ｓ
ｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．６Ｐａとし、スパッタリング装置
内に設置された金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝５：１：７［原子数比］）に
２５００ＷのＡＣ電力を供給して成膜した。２層目のＩｎ－Ｇａ－Ｚｎ酸化物の成膜条件
としては、基板温度を１７０℃とし、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓ
ｃｃｍの酸素ガスとをチャンバー内に導入し、圧力を０．６Ｐａとし、スパッタリング装
置内に設置された金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝５：１：７［原子数比］）
に２５００ＷのＡＣ電力を供給して成膜した。
その後、絶縁膜１１０及び導電膜１１２を、ドライエッチング装置を用いて島状に加工
し、酸化物半導体膜１０８の表面の一部を露出させた。
次に、絶縁膜１０４、酸化物半導体膜１０８、及び導電膜１１２上に絶縁膜１１６を形
成した。
絶縁膜１１６は、プラズマ処理と、成膜処理との２つのステップにより形成された。プ
ラズマ処理としては、基板温度を２２０℃とし、流量１００ｓｃｃｍのアルゴンガスをチ
ャンバー内に導入し、圧力を４０Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板
の電極間に１０００ＷのＲＦ電源を供給して行った。続けて、基板温度を２２０℃とし、
流量５０ｓｃｃｍのシランガスと、流量５０００ｓｃｃｍの窒素ガスと、流量１００ｓｃ
ｃｍのアンモニアガスとをチャンバー内に導入し、圧力を１００Ｐａとし、プラズマＣＶ
Ｄ装置内に設置された平行平板の電極間に１０００ＷのＲＦ電源を供給して窒化シリコン
膜を成膜した。
次に、絶縁膜１１６上に絶縁膜１１８を形成した。
絶縁膜１１８の成膜条件としては、基板温度を２２０℃とし、流量１６０ｓｃｃｍのシ
ランガスと、流量４０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を
２００Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極間に１５００ＷのＲ
Ｆ電力を供給して成膜した。
次に、絶縁膜１１６、１１８の所望の領域を除去し、酸化物半導体膜１０８に達する開
口部１４１ａ、１４１ｂを形成した。
開口部１４１ａ、１４１ｂの形成方法としては、ドライエッチング法を用いた。
次に、開口部１４１ａ、１４１ｂを覆うように、絶縁膜１１８上に導電膜を形成し、当
該導電膜を島状に加工することで、ソース電極及びドレイン電極として機能する導電膜１
２０ａ、１２０ｂを形成した。
導電膜１２０ａ、１２０ｂとしては、厚さ５０ｎｍのＣｕ－Ｍｎ合金膜と、厚さ１００
ｎｍの銅膜とを、スパッタリング装置を用いて形成した。なお、導電膜１２０ａ、１２０
ｂの加工には、ウエットエッチング装置を用いた。
次に、熱処理を行った。当該熱処理としては、基板温度を２５０℃とし、窒素雰囲気下
で１時間処理した。
以上の工程により、本実施例の試料Ｄ１を作製した。なお、試料Ｄ１の作製工程におけ
る最高温度は３５０℃であった。
＜２－２．Ｉｄ－Ｖｇ特性について＞
次に、上記作製した試料Ｄ１のＩｄ－Ｖｇ特性を測定した。なお、Ｉｄ－Ｖｇ特性の測
定において、トランジスタ１００Ａの第１のゲート電極として機能する導電膜１０６に印
加する電圧（Ｖｂｇ）、及び第２のゲート電極として機能する導電膜１１２に印加する電
圧（Ｖｇ）としては、－１５Ｖから＋２０Ｖまで０．２５Ｖのステップで印加した。また
、ソース電極として機能する導電膜１２０ａに印加する電圧（Ｖｓ）を０Ｖ（ｃｏｍｍ）
とし、ドレイン電極として機能する導電膜１２０ｂに印加する電圧（Ｖｄ）を０．１Ｖ及
び２０Ｖとした。
試料Ｄ１のＩｄ－Ｖｇ特性結果を、図５７に示す。また、図５７において、第１縦軸が
Ｉｄ（Ａ）を、第２縦軸がμＦＥ（ｃｍ２／Ｖｓ）を、横軸がＶｇ（Ｖ）を、それぞれ表
す。また、図５７において、合計２０個のトランジスタのＩｄ－Ｖｇ特性結果を、それぞ
れ重ねて表示している。
図５７に示す結果から、本実施例で作製した試料Ｄ１は、電界効果移動度が高く、電気
特性の変動の抑制されたトランジスタを有することが確認された。
＜２－３．バイアス－熱ストレス試験（ＧＢＴ試験）について＞
次に、上記作製した試料Ｄ１の信頼性評価を行った。信頼性評価としては、ＧＢＴ試験
とした。
本実施例でのＧＢＴ試験条件としては、ゲート電圧（Ｖｇ）を±３０Ｖ、とし、ドレイ
ン電圧（Ｖｄ）とソース電圧（Ｖｓ）を０Ｖ（ｃｏｍｍ）とし、ストレス温度を６０℃と
し、ストレス印加時間を１時間とし、測定環境をダーク環境及び光照射環境（白色ＬＥＤ
にて約１００００ｌｘの光を照射）の２つの環境で、それぞれ行った。すなわち、トラン
ジスタのソース電極とドレイン電極を同電位とし、ゲート電極にはソース電極及びドレイ
ン電極とは異なる電位を一定時間（ここでは１時間）印加した。
また、ゲート電極に与える電位がソース電極及びドレイン電極の電位よりも高い場合を
プラスストレスとし、ゲート電極に与える電位がソース電極及びドレイン電極の電位より
も低い場合をマイナスストレスとした。したがって、測定環境と合わせて、プラスＧＢＴ
（ダーク）、マイナスＧＢＴ（ダーク）、プラスＧＢＴ（光照射）、及びマイナスＧＢＴ
（光照射）の合計４条件にて信頼性評価を実施した。
なお、プラスＧＢＴ（ダーク）をＰＢＴＳ（Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅ
ｒａｔｕｒｅ Ｓｔｒｅｓｓ）とし、マイナスＧＢＴ（ダーク）を、ＮＢＴＳ（Ｎｅｇａ
ｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）とし、プラスＧＢＴ（光
照射）をＰＢＩＴＳ（Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｉｌｌｕｍｉｎａｔｉｏｎ Ｔｅｍ
ｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）とし、マイナスＧＢＴ（光照射）をＮＢＩＴＳ（Ｎｅ
ｇａｔｉｖｅ Ｂｉａｓ Ｉｌｌｕｍｉｎａｔｉｏｎ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒ
ｅｓｓ）とする。
試料Ｄ１のＧＢＴ試験結果を図５８に示す。また、図５８において、縦軸がトランジス
タのしきい値電圧の変化量（ΔＶｔｈ）を、横軸が各ストレス条件を、それぞれ示す。
図５８に示す結果から、本実施例で作製した試料Ｄ１が有するトランジスタは、ＧＢＴ
試験における、しきい値電圧の変化量（ΔＶｔｈ）が、±２Ｖ以内であった。したがって
、試料Ｄ１が有するトランジスタは、高い信頼性を有することが確認された。
以上、本実施例に示す構成は、実施の形態、または他の実施例と適宜組み合わせて用い
ることができる。
本実施例においては、試料Ｅ１乃至試料Ｅ４を作製し、各試料のＥＳＲ測定を行った。
＜３－１．各試料の構造＞
まず、各試料の構造について、図５４（Ａ）（Ｂ）（Ｃ）を用いて説明する。なお、図
５４（Ａ）（Ｂ）（Ｃ）は、実施例の試料の構造を説明する断面図である。
［試料Ｅ１］
試料Ｅ１は、基板１１０２と、基板１１０２上の酸化物半導体膜１１０８と、酸化物半
導体膜１１０８上の絶縁膜１１１０と、を有する（図５４（Ｃ）参照）。
［試料Ｅ２］
試料Ｅ２は、基板１１０２と、基板１１０２上の酸化物半導体膜１１０８と、酸化物半
導体膜１１０８上の絶縁膜１１１０と、絶縁膜１１１０上の酸化物半導体膜１１１２と、
を有する（図５４（Ａ）参照）。
［試料Ｅ３］
試料Ｅ３は、基板１１０２と、基板１１０２上の酸化物半導体膜１１０８と、酸化物半
導体膜１１０８上の絶縁膜１１１０と、絶縁膜１１１０上の酸化物半導体膜１１１２と、
酸化物半導体膜１１１２上の絶縁膜１１１６と、を有する（図５４（Ｂ）参照）。
［試料Ｅ４］
試料Ｅ４は、基板１１０２と、基板１１０２上の酸化物半導体膜１１０８と、酸化物半
導体膜１１０８上の絶縁膜１１１０と、絶縁膜１１１０上の酸化物半導体膜１１１２と、
酸化物半導体膜１１１２上の絶縁膜１１１６と、を有する（図５４（Ｂ）参照）。
＜３－２．各試料の作製方法＞
次に、各試料の作製方法について、説明する。
［試料Ｅ１の作製方法］
まず、基板１１０２上に酸化物半導体膜１１０８を形成した。
基板１１０２としては、石英基板を用い、酸化物半導体膜１１０８としては、膜厚が４
０ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物を、スパッタリング装置を用いて形成した。当該Ｉｎ－
Ｇａ－Ｚｎ酸化物の成膜条件としては、基板温度を１７０℃とし、流量３５ｓｃｃｍのア
ルゴンガスと、流量１５ｓｃｃｍの酸素ガスとをチャンバー内に導入し、圧力を０．２Ｐ
ａとし、スパッタリング装置内に設置された金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝
４：２：４．１［原子数比］）に１５００ＷのＡＣ電力を供給して成膜した。
次に、酸化物半導体膜１１０８上に絶縁膜１１１０を形成した。
絶縁膜１１１０としては、膜厚が３０ｎｍの１層目の酸化窒化シリコン膜と、膜厚が５
０ｎｍの２層目の酸化窒化シリコン膜と、膜厚が２０ｎｍの３層目の酸化窒化シリコン膜
とをプラズマＣＶＤ装置を用いて形成した。１層目の酸化窒化シリコン膜の成膜条件とし
ては、基板温度を３５０℃とし、流量２０ｓｃｃｍのシランガスと、流量３０００ｓｃｃ
ｍの一酸化二窒素ガスとをチャンバー内に導入し、圧力を２００Ｐａとし、プラズマＣＶ
Ｄ装置内に設置された平行平板の電極間に１００ＷのＲＦ電源を供給して成膜した。また
、２層目の酸化窒化シリコン膜の成膜条件としては、基板温度を２２０℃とし、流量１６
０ｓｃｃｍのシランガスと、流量４０００ｓｃｃｍの一酸化二窒素ガスとをチャンバー内
に導入し、圧力を２００Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極間
に１５００ＷのＲＦ電源を供給して成膜した。また、３層目の酸化窒化シリコン膜の成膜
条件としては、１層目の酸化窒化シリコン膜の成膜条件と同じとした。
次に、第１の熱処理を行った。当該第１の熱処理としては、窒素雰囲気下で３５０℃
１時間処理とした。
以上の工程により、本実施例の試料Ｅ１を作製した。
［試料Ｅ２の作製方法］
試料Ｅ２としては、試料Ｅ１と同様の条件にて、基板１１０２上に酸化物半導体膜１１
０８と、絶縁膜１１１０と、を形成し、その後第１の熱処理を行った。
次に、絶縁膜１１１０上に酸化物半導体膜１１１２を形成した。
酸化物半導体膜１１１２としては、膜厚が１０ｎｍの１層目のＩｎ－Ｇａ－Ｚｎ酸化物
と、膜厚が９０ｎｍの２層目のＩｎ－Ｇａ－Ｚｎ酸化物とを、スパッタリング装置を用い
て形成した。１層目のＩｎ－Ｇａ－Ｚｎ酸化物の成膜条件としては、基板温度を１７０℃
とし、流量２００ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．６Ｐａとし、
スパッタリング装置内に設置された金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：
４．１［原子数比］）に１５００ＷのＡＣ電力を供給して成膜した。２層目のＩｎ－Ｇａ
－Ｚｎ酸化物の成膜条件としては、基板温度を１７０℃とし、流量１８０ｓｃｃｍのアル
ゴンガスと、流量２０ｓｃｃｍの酸素ガスとをチャンバー内に導入し、圧力を０．６Ｐａ
とし、スパッタリング装置内に設置された金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４
：２：４．１［原子数比］）に１５００ＷのＡＣ電力を供給して成膜した。
以上の工程により、本実施例の試料Ｅ２を作製した。なお、試料Ｅ２は、試料Ｅ１上に
、さらに酸化物半導体膜１１１２を形成した構造である。
［試料Ｅ３の作製方法］
試料Ｅ３としては、試料Ｅ２と同様の条件にて、基板１１０２上に酸化物半導体膜１１
０８と、絶縁膜１１１０と、を形成し、その後第１の熱処理を行った。また、第１の熱処
理後に、試料Ｅ２と同様の条件にて、絶縁膜１１１０上に酸化物半導体膜１１１２を形成
した。
次に、酸化物半導体膜１１１２上に、絶縁膜１１１６を形成した。
絶縁膜１１１６としては、膜厚が１００ｎｍの窒化シリコン膜を、プラズマＣＶＤ装置
を用いて形成した。窒化シリコン膜の成膜条件としては、基板温度を３５０℃とし、流量
５０ｓｃｃｍのシランガスと、流量５０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍ
のアンモニアガスとをチャンバー内に導入し、圧力を１００Ｐａとし、プラズマＣＶＤ装
置内に設置された平行平板の電極間に１０００ＷのＲＦ電源を供給して成膜した。
以上の工程により、本実施例の試料Ｅ３を作製した。なお、試料Ｅ３は、試料Ｅ２上に
、さらに絶縁膜１１１６を形成した構造である。
［試料Ｅ４の作製方法］
試料Ｅ４としては、試料Ｅ２と同様の条件にて、基板１１０２上に酸化物半導体膜１１
０８と、絶縁膜１１１０と、を形成し、その後第１の熱処理を行った。また、第１の熱処
理後に、試料Ｅ２と同様の条件にて、絶縁膜１１１０上に酸化物半導体膜１１１２を形成
した。
次に、酸化物半導体膜１１１２上に、絶縁膜１１１６を形成した。
絶縁膜１１１６としては、膜厚が１００ｎｍの窒化シリコン膜を、プラズマＣＶＤ装置
を用いて形成した。窒化シリコン膜の成膜条件としては、基板温度を２２０℃とし、流量
５０ｓｃｃｍのシランガスと、流量５０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍ
のアンモニアガスとをチャンバー内に導入し、圧力を１００Ｐａとし、プラズマＣＶＤ装
置内に設置された平行平板の電極間に１０００ＷのＲＦ電源を供給して成膜した。
以上の工程により、本実施例の試料Ｅ４を作製した。なお、試料Ｅ４は、試料Ｅ２上に
、さらに絶縁膜１１１６を形成した構造である。
＜３－３．各試料のＥＳＲ測定について＞
上記作製した試料Ｅ１乃至Ｅ４のＥＳＲ測定を行った。なお、ＥＳＲ測定としては、試
料Ｅ１乃至Ｅ４が有する絶縁膜１１１０、すなわち酸化窒化シリコン膜に含まれる二酸化
窒素（ＮＯ２）に起因するシグナルのスピン密度を測定した。
また、ＥＳＲ測定は、所定の温度で、マイクロ波の吸収の起こる磁場の値（Ｈ０）から
、式ｇ＝ｈν／βＨ０、を用いてｇ値というパラメータが得られる。なお、νはマイクロ
波の周波数である。ｈはプランク定数であり、βはボーア磁子であり、どちらも定数であ
る。
また、ＥＳＲ測定としては、下記の条件とした。
測定温度を８５Ｋとし、９．２ＧＨｚの高周波電力（マイクロ波パワー）を１０ｍＷと
し、磁場の向きは作製した試料の膜表面と平行とした。なお、酸化窒化シリコン膜に含ま
れる二酸化窒素（ＮＯ２）に起因するシグナルのスピン密度の検出下限は１．０×１０１
６ｓｐｉｎｓ／ｃｍ３である。
試料Ｅ１乃至Ｅ４のＥＳＲ測定結果を、図５９（Ａ）（Ｂ）（Ｃ）（Ｄ）及び図６０に
示す。
なお、図５９（Ａ）はＥＳＲ測定により得られた試料Ｅ１のＥＳＲスペクトルであり、
図５９（Ｂ）はＥＳＲ測定により得られた試料Ｅ２のＥＳＲスペクトルであり、図５９（
Ｃ）はＥＳＲ測定により得られた試料Ｅ３のＥＳＲスペクトルであり、図５９（Ｄ）はＥ
ＳＲ測定により得られた試料Ｅ４のＥＳＲスペクトルである。また、図６０は、ＥＳＲス
ペクトルから得られた、各試料の酸化窒化シリコン膜に含まれる二酸化窒素（ＮＯ２）に
起因するシグナルのスピン密度である。
図６０に示す結果より、試料Ｅ１の二酸化窒素（ＮＯ２）に起因するシグナルのスピン
密度は、２．１×１０１７ｓｐｉｎｓ／ｃｍ３であり、試料Ｅ２の二酸化窒素（ＮＯ２）
に起因するシグナルのスピン密度は、１．５×１０１８ｓｐｉｎｓ／ｃｍ３であり、試料
Ｅ３の二酸化窒素（ＮＯ２）に起因するシグナルのスピン密度は、３．８×１０１８ｓｐ
ｉｎｓ／ｃｍ３であり、試料Ｅ４の二酸化窒素（ＮＯ２）に起因するシグナルのスピン密
度は、１．７×１０１８ｓｐｉｎｓ／ｃｍ３であった。
試料Ｅ１と試料Ｅ２との結果を比較すると、試料Ｅ２のスピン密度が増加していること
が分かる。これは、絶縁膜１１１０上に酸化物半導体膜１１１２を形成することで、酸化
物半導体膜１１１２に含まれる酸素と、絶縁膜１１１０に含まれる窒素とが反応すること
で、二酸化窒素（ＮＯ２）に起因するシグナルのスピン密度が増加していると示唆される
。
また、試料Ｅ２と試料Ｅ３との結果を比較すると、試料Ｅ３のスピン密度が増加してい
ることが分かる。これは、絶縁膜１１１６の成膜時の基板温度、ここでは３５０℃の温度
が絶縁膜１１１０に与えられることで、絶縁膜１１１０に含まれる窒素と、絶縁膜１１１
０に含まれる酸素とが反応する、または絶縁膜１１１０に含まれる窒素と、酸化物半導体
膜１１０８に含まれる酸素とが反応することで、二酸化窒素（ＮＯ２）に起因するシグナ
ルのスピン密度が増加していると示唆される。
また、試料Ｅ３と、試料Ｅ４との結果を比較すると、試料Ｅ４のスピン密度の方が小さ
いことが分かる。これは、絶縁膜１１１６の成膜時の基板温度が、試料Ｅ４の方が低い（
ここでは２２０℃）ため、絶縁膜１１１０に含まれる窒素と、絶縁膜１１１０に含まれる
酸素とが反応する、または絶縁膜１１１０に含まれる窒素と、酸化物半導体膜１１０８に
含まれる酸素とが反応することを抑制できると示唆される。
以上のように、絶縁膜１１１６の成膜温度を３５０℃から２２０℃の成膜温度とするこ
とで、絶縁膜１１１６の下方に形成された絶縁膜１１１０中に形成され得る二酸化窒素（
ＮＯ２）に起因するシグナルのスピン密度が低減できることが確認された。
以上、本実施例に示す構成は、実施の形態または他の実施例と適宜組み合わせて用いて
もよい。
本実施例においては、実施例２と異なる構成のトランジスタを作製し、当該トランジス
タのＩｄ－Ｖｇ特性の評価と、トランジスタのＧＢＴ試験の評価を行った。
Ｉｄ－Ｖｇ特性としては、図６１に示すトランジスタ１００Ｌに相当するトランジスタ
が形成された試料（試料Ｆ１）を作製し評価を行った。また、ＧＢＴ試験としては、図４
に示すトランジスタ１００Ａに相当するトランジスタが形成された試料（試料Ｆ２）を作
製し評価を行った。なお、図６１に示すトランジスタ１００Ｌの上面図としては、図４に
示すトランジスタ１００Ａと同様のため、ここでは省略する。
また、試料Ｆ１はチャネル長Ｌ＝３μｍ、チャネル幅Ｗ＝３μｍのトランジスタが、合
計３個形成された試料であり、試料Ｆ２はチャネル長Ｌ＝３μｍ、チャネル幅Ｗ＝３μｍ
のトランジスタが形成された試料である。
＜４－１．試料Ｆ１の作製方法＞
試料Ｆ１は、先の実施例２に示す試料Ｄ１と以下の作製方法が異なり、それ以外の作製
方法については、試料Ｄ１と同様とした。
基板１０２上に導電膜１０６と、絶縁膜１０４を形成した後、窒素雰囲気下で４５０℃
の１時間の熱処理を行った。
その後、絶縁膜１０４上に酸化物半導体膜１０８、絶縁膜１１０、開口部１４３を形成
した後、導電膜１１２を形成した。
試料Ｆ１の導電膜１１２としては、膜厚が１０ｎｍの１層目のＩｎ－Ｇａ－Ｚｎ酸化物
と、膜厚が９０ｎｍの２層目のＩｎ－Ｇａ－Ｚｎ酸化物とを、スパッタリング装置を用い
て形成した。１層目のＩｎ－Ｇａ－Ｚｎ酸化物の成膜条件としては、基板温度を１７０℃
とし、流量２００ｓｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．６Ｐａとし、
スパッタリング装置内に設置された金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：
４．１［原子数比］）に５００ＷのＡＣ電力を供給して成膜した。２層目のＩｎ－Ｇａ－
Ｚｎ酸化物の成膜条件としては、基板温度を１７０℃とし、流量１８０ｓｃｃｍのアルゴ
ンガスと、流量２０ｓｃｃｍの酸素ガスとをチャンバー内に導入し、圧力を０．６Ｐａと
し、スパッタリング装置内に設置された金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：
２：４．１［原子数比］）に５００ＷのＡＣ電力を供給して成膜した。
その後、絶縁膜１１６、絶縁膜１１８、開口部１４１ａ、１４１ｂを形成した後、導電
膜１２０ａ、１２０ｂを形成した。
試料Ｆ１の導電膜１２０ａ、１２０ｂとしては、厚さ１０ｎｍのチタン膜と、厚さ１０
０ｎｍの銅膜とを、スパッタリング装置を用いて形成した。なお、導電膜１２０ａ、１２
０ｂの加工には、ウエットエッチング装置とドライエッチング装置とを用いた。
次に、絶縁膜１１８、導電膜１２０ａ、１２０ｂを覆うように、絶縁膜１２４を形成し
た。
絶縁膜１２４としては、基板温度を２２０℃とし、流量５０ｓｃｃｍのシランガスと、
流量５０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスとをチャンバ
ー内に導入し、圧力を１００Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電
極間に１０００ＷのＲＦ電源を供給して、厚さ１００ｎｍの窒化シリコン膜を成膜した。
次に、絶縁膜１２４上に絶縁膜１２６を形成した。
絶縁膜１２６としては、スピンコート装置を用いてアクリル系溶液を塗布し、その後２
５０℃の熱処理を行うことで、厚さ２μｍのアクリル系樹脂膜を形成した。なお、絶縁膜
１２６としては、所望の領域に絶縁膜１２４に達する開口部が設けられるように形成した
。
次に、絶縁膜１２６から露出した絶縁膜１２４に、開口部１４４を形成した。
開口部１４４としては、ドライエッチング装置を用いて形成した。
次に、開口部１４４を覆うように、絶縁膜１２６上に導電膜を成膜し、当該導電膜の所
望の領域を加工することで、導電膜１２８を形成した。
導電膜１２８としては、厚さ１００ｎｍのＩＴＳＯ膜を、スパッタリング装置を用いて
形成した。なお、当該ＩＴＳＯ膜の形成時に用いたスパッタリングターゲットとしては、
Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量％］とした。また、導電膜１２
８の加工には、ウエットエッチング装置を用いた。
次に、絶縁膜１２６、及び導電膜１２８上に絶縁膜１３０を形成した。
絶縁膜１３０としては、基板温度を２２０℃とし、流量５０ｓｃｃｍのシランガスと、
流量５０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスとをチャンバ
ー内に導入し、圧力を２００Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電
極間に１０００ＷのＲＦ電源を供給して、厚さ３００ｎｍの窒化シリコン膜を成膜した。
次に、絶縁膜１３０上に導電膜１３２を形成した。
導電膜１３２としては、厚さ１００ｎｍのＩＴＳＯ膜を、スパッタリング装置を用いて
形成した。なお、当該ＩＴＳＯ膜の形成時に用いたスパッタリングターゲットとしては、
導電膜１２８と同じとした。
次に、導電膜１３２上に導電膜１３４を形成した。
導電膜１３４としては、厚さ１００ｎｍの銀合金膜（銀とパラジウムと銅との合金膜）
を、スパッタリング装置を用いて形成した。
次に、熱処理を行った。当該熱処理としては、基板温度を２５０℃とし、窒素雰囲気下
で１時間処理した。
以上の工程により、本実施例の試料Ｆ１を作製した。
なお、試料Ｆ１は、表示装置を想定した構造のトランジスタが形成された試料である。
絶縁膜１２４は、トランジスタの保護絶縁膜としての機能を有し、絶縁膜１２６は、平坦
化絶縁膜としての機能を有する。また、導電膜１２８は、画素電極としての機能を有し、
絶縁膜１３０は、層間絶縁膜としての機能を有し、導電膜１３２は、共通電極としての機
能を有し、導電膜１３４は、補助配線としての機能を有する。また、絶縁膜１３０を介し
て導電膜１２８と、導電膜１３２とが重なる領域は、表示装置の容量素子としての機能を
有する。
試料Ｆ１としては、導電膜１３２及び導電膜１３４上に液晶層を形成することで、液晶
素子を有する表示装置とすることができる。当該液晶素子の駆動方式として横電界方式（
例えば、ＦＦＳモード）を用いる構成とすればよい。また、ＦＦＳモードで駆動する場合
、導電膜１３２は、図６１に示すように櫛歯状とすればよい。
＜４－２．試料Ｆ２の作製方法＞
試料Ｆ２は、先の実施例２に示す試料Ｄ１と以下の作製方法が異なり、それ以外の作製
方法については、試料Ｄ１と同様とした。
試料Ｆ２は、試料Ｄ１と導電膜１２０ａ、１２０ｂが異なる。試料Ｆ２の導電膜１２０
ａ、１２０ｂとしては、厚さ１０ｎｍのチタン膜と、厚さ１００ｎｍの銅膜とを、スパッ
タリング装置を用いて形成した。なお、導電膜１２０ａ、１２０ｂの加工には、ウエット
エッチング装置とドライエッチング装置とを用いた。
以上の工程により、本実施例の試料Ｆ２を作製した。
＜４－３．Ｉｄ－Ｖｇ特性について＞
次に、上記作製した試料Ｆ１のＩｄ－Ｖｇ特性を測定した。なお、Ｉｄ－Ｖｇ特性の測
定において、トランジスタ１００Ｌの第１のゲート電極として機能する導電膜１０６に印
加する電圧（Ｖｂｇ）、及び第２のゲート電極として機能する導電膜１１２に印加する電
圧（Ｖｇ）としては、－１５Ｖから＋２０Ｖまで０．２５Ｖのステップで印加した。また
、ソース電極として機能する導電膜１２０ａに印加する電圧（Ｖｓ）を０Ｖ（ｃｏｍｍ）
とし、ドレイン電極として機能する導電膜１２０ｂに印加する電圧（Ｖｄ）を０．１Ｖ及
び２０Ｖとした。
試料Ｆ１のＩｄ－Ｖｇ特性結果を、図６２に示す。また、図６２において、第１縦軸が
Ｉｄ（Ａ）を、第２縦軸がμＦＥ（ｃｍ２／Ｖｓ）を、横軸がＶｇ（Ｖ）を、それぞれ表
す。また、図６２において、合計３個のトランジスタのＩｄ－Ｖｇ特性結果を、それぞれ
重ねて表示している。
図６２に示す結果から、本実施例で作製した試料Ｆ１は、電界効果移動度が高く、電気
特性の変動の抑制されたトランジスタを有することが確認された。
＜４－４．バイアス－熱ストレス試験（ＧＢＴ試験）について＞
次に、上記作製した試料Ｆ２の信頼性評価を行った。信頼性評価としては、ＧＢＴ試験
とした。
本実施例でのＧＢＴ試験条件としては、実施例２と同じとした。
試料Ｆ２のＧＢＴ試験結果を図６３に示す。また、図６３において、縦軸がトランジス
タのしきい値電圧の変化量（ΔＶｔｈ）を、横軸が各ストレス条件を、それぞれ示す。
図６３に示す結果から、本実施例で作製した試料Ｆ２が有するトランジスタは、ＧＢＴ
試験における、しきい値電圧の変化量（ΔＶｔｈ）が、±２Ｖ以内であった。したがって
、試料Ｆ２が有するトランジスタは、高い信頼性を有することが確認された。
以上、本実施例に示す構成は、実施の形態、または他の実施例と適宜組み合わせて用い
ることができる。
本実施例においては、実施例２及び実施例４と異なる構成のトランジスタを作製し、当
該トランジスタのＩｄ－Ｖｇ特性の評価と、トランジスタのＧＢＴ試験の評価を行った。
本実施例においては、図６１に示すトランジスタ１００Ｌに相当するトランジスタが形
成された試料Ｇ１乃至試料Ｇ４を作製した。ただし、本実施例で作製した試料Ｇ１乃至Ｇ
４は、図６１に示す絶縁膜１２４、導電膜１２８、絶縁膜１３０、導電膜１３２、導電膜
１３４、及び開口部１４４を形成していない。
また、試料Ｇ１乃至試料Ｇ４は、トランジスタサイズ及びトランジスタの形成位置が異
なる。試料Ｇ１乃至試料Ｇ４の詳細を表１に示す。
Figure 0007254867000001
表１において、Ｌはチャネル長、Ｗはチャネル幅を表し、トランジスタ形成位置は、６
００ｍｍ×７２０ｍｍサイズのマザーガラス内の位置である。なお、Ｌ／Ｗ＝３／３μｍ
のトランジスタは、表示装置の画素トランジスタに相当し、Ｌ／Ｗ＝３／５０μｍのトラ
ンジスタは、表示装置の駆動トランジスタに相当する。
また、試料Ｇ１乃至試料Ｇ４は、上記トランジスタサイズのトランジスタが、それぞれ
合計２０個形成されている。
＜５－１．試料Ｇ１乃至試料Ｇ４の作製方法＞
まず、基板１０２上に導電膜１０６を形成した。基板１０２としては、６００ｍｍ×７
２０ｍｍのガラス基板を用いた。また、導電膜１０６としては、厚さ１０ｎｍのチタン膜
と、厚さ１００ｎｍの銅膜とを、スパッタリング装置を用いて形成した。
次に、基板１０２及び導電膜１０６上に絶縁膜１０４を形成した。絶縁膜１０４として
は、厚さ４００ｎｍの窒化シリコン膜と、厚さ５０ｎｍの酸化窒化シリコン膜とを、プラ
ズマＣＶＤ装置を用いて形成した。絶縁膜１０４の形成条件としては、実施例２と同じと
した。
次に、絶縁膜１０４上に酸化物半導体膜１０７を形成した。酸化物半導体膜１０７とし
ては、スパッタリング装置を用いて形成した。酸化物半導体膜１０７の形成条件としては
、実施例２と同じとした。
次に、絶縁膜１０４及び酸化物半導体膜１０７上に絶縁膜１１０を形成した。絶縁膜１
１０の形成条件としては、実施例２と同じとした。
次に、熱処理を行った。当該熱処理としては、窒素雰囲気下で３５０℃ １時間とした
。
次に、絶縁膜１１０及び絶縁膜１０４の所望の領域を除去し、導電膜１０６に達する開
口部１４３を形成した。
次に、開口部１４３を覆うように、絶縁膜１１０上に導電膜１１２を形成した。導電膜
１１２としては、膜厚が１０ｎｍのＩｎ－Ｇａ－Ｚｎ酸化膜と、膜厚が５０ｎｍの窒化チ
タン膜と、膜厚が１００ｎｍのチタン膜とを、スパッタリング装置を用いて形成した。上
記Ｉｎ－Ｇａ－Ｚｎ酸化膜の形成条件としては、基板温度を１７０℃とし、流量２００ｓ
ｃｃｍの酸素ガスをチャンバー内に導入し、圧力を０．６Ｐａとし、スパッタリング装置
内に設置された金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］
）に２５００ＷのＡＣ電力を供給して成膜した。また、上記窒化チタン膜としては、基板
温度を１５０℃とし、流量２１０ｓｃｃｍの窒素ガスをチャンバー内に導入し、圧力を０
．４Ｐａとし、スパッタリング装置内に設置されたチタンターゲットに４０ｋＷのＤＣ電
力を供給して成膜した。
その後、絶縁膜１１０及び導電膜１１２を、ドライエッチング装置を用いて島状に加工
し、酸化物半導体膜１０８の表面の一部を露出させた。
次に、絶縁膜１０４、酸化物半導体膜１０８、及び導電膜１１２上に絶縁膜１１６を形
成した。絶縁膜１１６の形成条件としては、実施例２と同じとした。
次に、絶縁膜１１６上に絶縁膜１１８を形成した。絶縁膜１１８の形成条件としては、
実施例２と同じとした。
次に、絶縁膜１１６、１１８の所望の領域を除去し、酸化物半導体膜１０８に達する開
口部１４１ａ、１４１ｂを形成した。
開口部１４１ａ、１４１ｂの形成方法としては、ドライエッチング法を用いた。
次に、開口部１４１ａ、１４１ｂを覆うように、絶縁膜１１８上に導電膜を形成し、当
該導電膜を島状に加工することで、ソース電極及びドレイン電極として機能する導電膜１
２０ａ、１２０ｂを形成した。
導電膜１２０ａ、１２０ｂとしては、厚さ１０ｎｍのチタン膜と、厚さ１００ｎｍの銅
膜とを、スパッタリング装置を用いて形成した。なお、導電膜１２０ａ、１２０ｂの加工
には、ウエットエッチング装置とドライエッチング装置とを用いた。
次に、導電膜１２０ａ、１２０ｂ上に絶縁膜１２６を形成した。絶縁膜１２６の形成条
件としては、実施例４と同じとした。
次に、熱処理を行った。当該熱処理としては、基板温度を２５０℃とし、窒素雰囲気下
で１時間処理した。
以上の工程により、本実施例の試料Ｇ１乃至Ｇ４を作製した。なお、試料Ｇ１乃至試料
Ｇ４の作製工程における最高温度は３５０℃であった。
＜５－２．Ｉｄ－Ｖｇ特性について＞
次に、上記作製した試料Ｇ１のＩｄ－Ｖｇ特性を測定した。なお、Ｉｄ－Ｖｇ特性の測
定において、トランジスタ１００Ｌの第１のゲート電極として機能する導電膜１０６に印
加する電圧（Ｖｂｇ）、及び第２のゲート電極として機能する導電膜１１２に印加する電
圧（Ｖｇ）としては、－１５Ｖから＋２０Ｖまで０．２５Ｖのステップで印加した。また
、ソース電極として機能する導電膜１２０ａに印加する電圧（Ｖｓ）を０Ｖ（ｃｏｍｍ）
とし、ドレイン電極として機能する導電膜１２０ｂに印加する電圧（Ｖｄ）を０．１Ｖ及
び２０Ｖとした。
試料Ｇ１のＩｄ－Ｖｇ特性結果を、図６４に示す。また、図６４において、第１縦軸が
Ｉｄ（Ａ）を、第２縦軸がμＦＥ（ｃｍ２／Ｖｓ）を、横軸がＶｇ（Ｖ）を、それぞれ表
す。また、図６４において、試料Ｇ１に形成された２０個のトランジスタの内、任意の１
つのトランジスタのＩｄ－Ｖｇ特性結果を表している。
図６４に示す結果から、本実施例で作製した試料Ｇ１は、最大の電界効果移動度が３０
ｃｍ２／Ｖｓ以上と高く、ノーマリーオフ型のトランジスタを有することが確認された。
次に、試料Ｇ１と試料Ｇ２とのトランジスタのＩｄ－Ｖｇ特性結果を図６５及び図６６
に示す。また、図６５が試料Ｇ１の結果であり、図６６が試料Ｇ２の結果である。なお、
図６５及び図６６において、試料Ｇ１及び試料Ｇ２に形成された合計２０個のトランジス
タをそれぞれ重ねて表示している。
図６５及び図６６に示す結果より、本実施例で作製した試料Ｇ１及び試料Ｇ２は、ばら
つきが少ないトランジスタを有することが確認された。また、図６５及び図６６に示すト
ランジスタのＩｄ－Ｖｇ特性における、トランジスタのしきい値電圧（Ｖｔｈ）の確率統
計をプロットした図を図６７に示す。図６７に示す結果より、本実施例で作製した試料Ｇ
１及び試料Ｇ２は、しきい値電圧（Ｖｔｈ）のばらつきが少ないトランジスタを有するこ
とが分かる。
＜５－３．バイアス－熱ストレス試験（ＧＢＴ試験）について＞
次に、上記作製した試料Ｇ１乃至試料Ｇ４の信頼性評価を行った。信頼性評価としては
、ＧＢＴ試験とした。
本実施例でのＧＢＴ試験条件としては、実施例２及び実施例４と同じとした。
試料Ｇ１乃至試料Ｇ４のＧＢＴ試験結果を図６８に示す。また、図６８において、縦軸
がトランジスタのしきい値電圧の変化量（ΔＶｔｈ）を、横軸が各試料の条件等を、それ
ぞれ示す。
図６８に示す結果から、本実施例で作製した試料Ｇ１乃至試料Ｇ４が有するトランジス
タは、ＧＢＴ試験における、しきい値電圧の変化量（ΔＶｔｈ）が、±２Ｖ以内であった
。また、トランジスタのサイズ、及びトランジスタの形成位置でのばらつきが少ないこと
が分かる。したがって、試料Ｇ１乃至試料Ｇ４が有するトランジスタは、高い信頼性を有
することが確認された。
以上、本実施例に示す構成は、実施の形態、または他の実施例と適宜組み合わせて用い
ることができる。
１００ トランジスタ
１００Ａ トランジスタ
１００Ｂ トランジスタ
１００Ｃ トランジスタ
１００Ｄ トランジスタ
１００Ｅ トランジスタ
１００Ｆ トランジスタ
１００Ｇ トランジスタ
１００Ｈ トランジスタ
１００Ｊ トランジスタ
１００Ｋ トランジスタ
１００Ｌ トランジスタ
１０２ 基板
１０４ 絶縁膜
１０６ 導電膜
１０７ 酸化物半導体膜
１０８ 酸化物半導体膜
１０８＿１ 酸化物半導体膜
１０８＿２ 酸化物半導体膜
１０８＿３ 酸化物半導体膜
１０８ｄ ドレイン領域
１０８ｆ 領域
１０８ｉ チャネル領域
１０８ｓ ソース領域
１１０ 絶縁膜
１１０＿０ 絶縁膜
１１２ 導電膜
１１２＿０ 導電膜
１１６ 絶縁膜
１１８ 絶縁膜
１２０ａ 導電膜
１２０ｂ 導電膜
１２２ 絶縁膜
１２４ 絶縁膜
１２６ 絶縁膜
１２８ 導電膜
１３０ 絶縁膜
１３２ 導電膜
１３４ 導電膜
１４０ マスク
１４１ａ 開口部
１４１ｂ 開口部
１４３ 開口部
１４４ 開口部
２０１ トランジスタ
２０３ トランジスタ
２０７ａ 液晶素子
２０７ｂ 液晶素子
２１１ 基板
２１２ 絶縁膜
２１３ 絶縁膜
２１５ 絶縁膜
２１７ 絶縁膜
２１９ 絶縁膜
２２３ 酸化物半導体膜
２４１ 着色膜
２４３ 遮光膜
２４５ 絶縁膜
２４７ スペーサ
２４９ 液晶
２５１ 導電膜
２５２ 導電膜
２５３ 絶縁膜
２５５ 導電膜
２６１ 基板
３００Ａ トランジスタ
３００Ｂ トランジスタ
３００Ｃ トランジスタ
３００Ｄ トランジスタ
３００Ｅ トランジスタ
３００Ｆ トランジスタ
３０２ 基板
３０４ 導電膜
３０６ 絶縁膜
３０７ 絶縁膜
３０８ 酸化物半導体膜
３０８＿１ 酸化物半導体膜
３０８＿２ 酸化物半導体膜
３０８＿３ 酸化物半導体膜
３１２ａ 導電膜
３１２ｂ 導電膜
３１４ 絶縁膜
３１６ 絶縁膜
３１８ 絶縁膜
３２０ａ 導電膜
３２０ｂ 導電膜
３４１ａ 開口部
３４１ｂ 開口部
３４２ａ 開口部
３４２ｂ 開口部
３４２ｃ 開口部
５０１ 画素回路
５０２ 画素部
５０４ 駆動回路部
５０４ａ ゲートドライバ
５０４ｂ ソースドライバ
５０６ 保護回路
５０７ 端子部
５５０ トランジスタ
５５２ トランジスタ
５５４ トランジスタ
５６０ 容量素子
５６２ 容量素子
５７０ 液晶素子
５７２ 発光素子
６００ 情報処理装置
６１０ 演算装置
６１１ 演算部
６１２ 記憶部
６１４ 伝送路
６１５ 入出力インターフェース
６２０ 入出力装置
６３０ 表示部
６４０ 入力部
６５０ 検知部
６８１ 領域
６８２ ポインタ
６９０ 通信部
７００ 表示装置
７０１ 基板
７０２ 画素部
７０４ ソースドライバ回路部
７０５ 基板
７０６ ゲートドライバ回路部
７０８ ＦＰＣ端子部
７１０ 信号線
７１１ 配線部
７１２ シール材
７１６ ＦＰＣ
７３０ 絶縁膜
７３２ 封止膜
７３４ 絶縁膜
７３６ 着色膜
７３８ 遮光膜
７５０ トランジスタ
７５２ トランジスタ
７６０ 接続電極
７７０ 平坦化絶縁膜
７７２ 導電膜
７７３ 絶縁膜
７７４ 導電膜
７７５ 液晶素子
７７６ 液晶層
７７８ 構造体
７８０ 異方性導電膜
７８２ 発光素子
７８４ 導電膜
７８６ ＥＬ層
７８８ 導電膜
７９０ 容量素子
８００ インバータ
８１０ ＯＳトランジスタ
８２０ ＯＳトランジスタ
８３１ 信号波形
８３２ 信号波形
８４０ 破線
８４１ 実線
８５０ ＯＳトランジスタ
８６０ ＣＭＯＳインバータ
９００ 半導体装置
９０１ 電源回路
９０２ 回路
９０３ 電圧生成回路
９０３Ａ 電圧生成回路
９０３Ｂ 電圧生成回路
９０３Ｃ 電圧生成回路
９０３Ｄ 電圧生成回路
９０３Ｅ 電圧生成回路
９０４ 回路
９０５ 電圧生成回路
９０５Ａ 電圧生成回路
９０５Ｅ 電圧生成回路
９０６ 回路
９１１ トランジスタ
９１２ トランジスタ
９１２Ａ トランジスタ
９１２Ｂ トランジスタ
９２１ 制御回路
９２２ トランジスタ
１１０２ 基板
１１０８ 酸化物半導体膜
１１１０ 絶縁膜
１１１２ 酸化物半導体膜
１１１６ 絶縁膜
１２８０ａ ｐ型トランジスタ
１２８０ｂ ｎ型トランジスタ
１２８０ｃ ｎ型トランジスタ
１２８１ 容量素子
１２８２ トランジスタ
１３１１ 配線
１３１２ 配線
１３１３ 配線
１３１４ 配線
１３１５ 配線
１３１６ 配線
１３１７ 配線
１３５１ トランジスタ
１３５２ トランジスタ
１３５３ トランジスタ
１３５４ トランジスタ
１３６０ 光電変換素子
１４０１ 信号
１４０２ 信号
１４０３ 信号
１４０４ 信号
１４０５ 信号
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライト
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリ
９０００ 筐体
９００１ 表示部
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ 操作ボタン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１００ テレビジョン装置
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９２００ 携帯情報端末
９２０１ 携帯情報端末
９５００ 表示装置
９５０１ 表示パネル
９５０２ 表示領域
９５０３ 領域
９５１１ 軸部
９５１２ 軸受部

Claims (6)

  1. 酸化物半導体膜と、前記酸化物半導体膜上のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極と、前記酸化物半導体膜の上面、及び前記ゲート絶縁膜の側面と接する領域を有する窒化物絶縁膜と、を有する半導体装置の作製方法であって、
    前記酸化物半導体膜を形成し、
    前記酸化物半導体膜上に前記ゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に前記ゲート電極を形成し、
    前記酸化物半導体膜に対して、チャンバーにアルゴンガスを導入してプラズマ処理を行った後に、前記チャンバーで前記窒化物絶縁膜を形成し、
    前記プラズマ処理及び前記窒化物絶縁膜の形成は、１８０℃以上２５０℃以下の温度から選ばれた同一温度で行われる、半導体装置の作製方法。
  2. 酸化物半導体膜と、前記酸化物半導体膜上のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極と、前記酸化物半導体膜の上面、及び前記ゲート絶縁膜の側面と接する領域を有する窒化物絶縁膜と、を有する半導体装置の作製方法であって、
    前記酸化物半導体膜を形成し、
    前記酸化物半導体膜上に前記ゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に前記ゲート電極を形成し、
    前記酸化物半導体膜に対して、チャンバーにアルゴンガスを導入してプラズマ処理を行った後に、前記チャンバーにシランガス、窒素ガス、及びアンモニアガスを導入して前記窒化物絶縁膜を形成し、
    前記プラズマ処理及び前記窒化物絶縁膜の形成は、１８０℃以上２５０℃以下の温度から選ばれた同一温度で行われる、半導体装置の作製方法。
  3. 請求項２において、
    前記アンモニアガスの流量は、前記シランガスの流量より大きく、且つ前記窒素ガスの流量より小さい、半導体装置の作製方法。
  4. 請求項１乃至請求項３のいずれか一において、
    前記窒化物絶縁膜上に酸化物絶縁膜を形成し、
    前記窒化物絶縁膜及び前記酸化物絶縁膜の各々に開口部を形成し、
    前記開口部を介して、前記酸化物半導体膜に電気的に接続されるソース電極及びドレイン電極を形成する、半導体装置の作製方法。
  5. 請求項１乃至請求項４のいずれか一において、
    前記同一温度は２２０℃である、半導体装置の作製方法。
  6. 請求項１乃至請求項５のいずれか一において、
    前記酸化物半導体膜をスパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、又はＡＬＤ法によって形成する、半導体装置の作製方法。
JP2021149197A 2015-08-19 2021-09-14 半導体装置の作製方法 Active JP7254867B2 (ja)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2015161583 2015-08-19
JP2015161583 2015-08-19
JP2015167792 2015-08-27
JP2015167792 2015-08-27
JP2015195546 2015-10-01
JP2015195546 2015-10-01
JP2016120042 2016-06-16
JP2016120042 2016-06-16
JP2016160953A JP2017228752A (ja) 2015-08-19 2016-08-19 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016160953A Division JP2017228752A (ja) 2015-08-19 2016-08-19 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2022008388A JP2022008388A (ja) 2022-01-13
JP7254867B2 true JP7254867B2 (ja) 2023-04-10

Family

ID=58052094

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016160953A Withdrawn JP2017228752A (ja) 2015-08-19 2016-08-19 半導体装置の作製方法
JP2021149197A Active JP7254867B2 (ja) 2015-08-19 2021-09-14 半導体装置の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016160953A Withdrawn JP2017228752A (ja) 2015-08-19 2016-08-19 半導体装置の作製方法

Country Status (4)

Country Link
US (1) US9893202B2 (ja)
JP (2) JP2017228752A (ja)
TW (1) TWI739757B (ja)
WO (1) WO2017029576A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017076788A (ja) * 2015-10-12 2017-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9798202B2 (en) * 2016-03-11 2017-10-24 Shenzhen China Star Optoelectronics Technology Co., Ltd. FFS mode array substrate with TFT channel layer and common electrode layer patterned from a single semiconductor layer and manufacturing method thereof
KR20170126398A (ko) * 2016-05-09 2017-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 갖는 표시 장치
CN106373966B (zh) * 2016-09-27 2020-03-13 上海中航光电子有限公司 阵列基板、显示面板及显示装置
KR102660829B1 (ko) * 2016-10-20 2024-04-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US10186492B1 (en) * 2017-07-18 2019-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
US10720098B2 (en) * 2017-11-15 2020-07-21 Facebook Technologies, Llc Pulse-width-modulation control of micro LED
CN107994070B (zh) * 2017-12-06 2020-01-17 武汉华星光电半导体显示技术有限公司 晶体管及其制作方法
JP2020004861A (ja) * 2018-06-28 2020-01-09 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
US10749036B2 (en) * 2018-08-03 2020-08-18 Shenzhen China Star Optoelectronics Technology Co., Ltd. Oxide semiconductor thin film transistor having spaced channel and barrier strips and manufacturing method thereof
CN109256429B (zh) * 2018-08-03 2021-01-26 Tcl华星光电技术有限公司 氧化物半导体薄膜晶体管及其制作方法
JP6799123B2 (ja) * 2018-09-19 2020-12-09 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN111209949B (zh) * 2020-01-02 2023-08-01 长江存储科技有限责任公司 样本密度分布的相似判定方法、装置、电子设备及存储介质
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220817A (ja) 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
JP2009176865A (ja) 2008-01-23 2009-08-06 Canon Inc 薄膜トランジスタ及びその製造方法
JP2013055080A (ja) 2011-08-31 2013-03-21 Japan Display East Co Ltd 表示装置および表示装置の製造方法
JP2014030000A (ja) 2012-06-29 2014-02-13 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
US20150221774A1 (en) 2014-02-05 2015-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2013219336A5 (ja) 2013-03-06 2016-02-25

Family Cites Families (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7335545B2 (en) * 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP2006120953A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7622162B1 (en) * 2007-06-07 2009-11-24 Novellus Systems, Inc. UV treatment of STI films for increasing tensile stress
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US9018109B2 (en) 2009-03-10 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including silicon nitride layer and manufacturing method thereof
JP2010243594A (ja) * 2009-04-01 2010-10-28 Sharp Corp 薄膜トランジスタ基板およびその製造方法
US8258025B2 (en) 2009-08-07 2012-09-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film and thin film transistor
CN102906881B (zh) 2010-05-21 2016-02-10 株式会社半导体能源研究所 半导体装置
JP2012033836A (ja) 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
JP5636304B2 (ja) * 2011-02-08 2014-12-03 株式会社ジャパンディスプレイ 薄膜トランジスタ回路基板及びその製造方法
JP6168795B2 (ja) * 2012-03-14 2017-07-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6128906B2 (ja) * 2012-04-13 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
JP6035195B2 (ja) * 2012-05-01 2016-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20140021118A (ko) * 2012-08-07 2014-02-20 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP6355374B2 (ja) 2013-03-22 2018-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6433757B2 (ja) 2013-10-31 2018-12-05 株式会社半導体エネルギー研究所 半導体装置、表示装置、電子機器
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
US9577110B2 (en) 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
JP6523695B2 (ja) * 2014-02-05 2019-06-05 株式会社半導体エネルギー研究所 半導体装置
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
US9640669B2 (en) 2014-03-13 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
US10002971B2 (en) 2014-07-03 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US9837547B2 (en) 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
CN113990756A (zh) 2015-05-22 2022-01-28 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220817A (ja) 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
JP2009176865A (ja) 2008-01-23 2009-08-06 Canon Inc 薄膜トランジスタ及びその製造方法
JP2013055080A (ja) 2011-08-31 2013-03-21 Japan Display East Co Ltd 表示装置および表示装置の製造方法
JP2014030000A (ja) 2012-06-29 2014-02-13 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2013219336A5 (ja) 2013-03-06 2016-02-25
US20150221774A1 (en) 2014-02-05 2015-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2022008388A (ja) 2022-01-13
US9893202B2 (en) 2018-02-13
US20170054029A1 (en) 2017-02-23
JP2017228752A (ja) 2017-12-28
WO2017029576A1 (en) 2017-02-23
TW201724194A (zh) 2017-07-01
TWI739757B (zh) 2021-09-21

Similar Documents

Publication Publication Date Title
JP7254867B2 (ja) 半導体装置の作製方法
JP7410110B2 (ja) 半導体装置
JP7352607B2 (ja) 半導体装置
JP7392026B2 (ja) 半導体装置の作製方法
JP2022164695A (ja) 半導体装置
JP2022186808A (ja) 液晶表示装置
US10381486B2 (en) Semiconductor device and display device including the semiconductor device
US20170104090A1 (en) Method for manufacturing semiconductor device
JP2023009058A (ja) 半導体装置
JP2017076785A (ja) 半導体装置、及び半導体装置の作製方法
JP2017108065A (ja) 半導体装置の作製方法および該半導体装置を有する表示装置の作製方法
JP2017005064A (ja) 半導体装置、該半導体装置を有する表示装置
JP7026717B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211013

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230329

R150 Certificate of patent or registration of utility model

Ref document number: 7254867

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150