KR20230078904A - 표시 장치 및 표시 장치의 제조방법 - Google Patents

표시 장치 및 표시 장치의 제조방법 Download PDF

Info

Publication number
KR20230078904A
KR20230078904A KR1020210166099A KR20210166099A KR20230078904A KR 20230078904 A KR20230078904 A KR 20230078904A KR 1020210166099 A KR1020210166099 A KR 1020210166099A KR 20210166099 A KR20210166099 A KR 20210166099A KR 20230078904 A KR20230078904 A KR 20230078904A
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
inorganic insulating
disposed
hole
Prior art date
Application number
KR1020210166099A
Other languages
English (en)
Inventor
유춘기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210166099A priority Critical patent/KR20230078904A/ko
Priority to US17/901,587 priority patent/US20230172022A1/en
Priority to CN202211494408.XA priority patent/CN116193930A/zh
Priority to EP22209557.2A priority patent/EP4188054A1/en
Publication of KR20230078904A publication Critical patent/KR20230078904A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예는, 표시영역 및 상기 표시영역의 외측에 배치된 패드영역을 포함하는 제1기판; 상기 제1기판 상에 배치되며, 상기 패드영역으로부터 상기 표시영역으로 연장된 팬아웃배선을 포함하는 하부도전층; 상기 하부도전층 상에 배치된 제1무기절연층; 상기 제1무기절연층 상에 배치되며 상기 표시영역과 중첩하는 반도체층; 상기 반도체층을 덮고 상기 표시영역 및 상기 패드영역과 중첩하는 제2무기절연층; 상기 패드영역과 중첩하고, 상기 제2무기절연층 상에 배치되며, 상기 팬아웃배선과 전기적으로 연결된 패드전극; 및 상기 제2무기절연층 상에 배치되며, 상기 표시영역과 중첩하는 표시요소를 포함하는 표시요소층;을 포함하는, 표시 장치를 개시한다.

Description

표시 장치 및 표시 장치의 제조방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING OF THE DISPLAY DEVICE}
본 발명은 표시 장치 및 표시 장치의 제조방법에 관한 것이다.
표시 장치는 데이터를 시각적으로 표시하는 장치이다. 표시 장치는 휴대폰 등과 같은 소형 제품의 디스플레이로 사용되기도 하고, 텔레비전 등과 같은 대형 제품의 디스플레이로 사용되기도 한다. 또한, 표시 장치는 테블릿 PC 또는 노트북과 같은 제품의 디스플레이로 사용될 수 있다.
표시 장치는 외부로 화상을 표시하기 위해 전기적 신호를 받아 발광하는 복수의 부화소들을 포함할 수 있으며, 각각의 복수의 부화소들은 표시요소를 포함할 수 있다. 한편, 최근에는 낮은 저항을 가지며 신뢰성이 높은 배선을 사용한 표시 장치에 대한 수요가 증가하고 있다.
본 발명의 실시예들은 낮은 저항을 가지며 신뢰성 높은 배선을 포함하는 표시 장치 및 이와 같은 표시 장치를 비교적 간단하게 제조하는 표시 장치의 제조방법을 제공하고자 한다.
본 발명의 일 실시예는, 표시영역 및 상기 표시영역의 외측에 배치된 패드영역을 포함하는 제1기판; 상기 제1기판 상에 배치되며, 상기 패드영역으로부터 상기 표시영역으로 연장된 팬아웃배선을 포함하는 하부도전층; 상기 하부도전층 상에 배치된 제1무기절연층; 상기 제1무기절연층 상에 배치되며 상기 표시영역과 중첩하는 반도체층; 상기 반도체층을 덮고 상기 표시영역 및 상기 패드영역과 중첩하는 제2무기절연층; 상기 패드영역과 중첩하고, 상기 제2무기절연층 상에 배치되며, 상기 팬아웃배선과 전기적으로 연결된 패드전극; 및 상기 제2무기절연층 상에 배치되며, 상기 표시영역과 중첩하는 표시요소를 포함하는 표시요소층;을 포함하는, 표시 장치를 개시한다.
일 실시예에 있어서, 상기 패드전극은 상기 제1무기절연층의 제1패드홀 및 상기 제2무기절연층의 제2패드홀을 통해 상기 팬아웃배선과 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 하부도전층은, 제1금속을 포함하는 제1층 및 상기 제1층 상에 배치되며, 상기 제1금속과 상이한 제2금속을 포함하는 제2층을 포함할 수 있다.
일 실시예에 있어서, 상기 제1금속은 알루미늄을 포함하고, 상기 제2금속은 티타늄을 포함할 수 있다.
일 실시예에 있어서, 상기 제1층은 알루미늄 및 알루미늄산화물을 포함하고, 상기 제2층은 티타늄을 포함할 수 있다.
일 실시예에 있어서, 상기 하부도전층은, 제1금속을 포함하는 제1층 및 상기 제1층 상에 배치되며, 무기물질을 포함하는 제2층을 포함할 수 있다.
일 실시예에 있어서, 상기 하부도전층 및 상기 제1무기절연층 사이에 배치된 평탄화층;을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제2무기절연층 상에 배치되며 상기 반도체층과 중첩하는 게이트전극을 포함하는 제1도전층; 상기 게이트전극을 덮는 제3무기절연층; 및 상기 제3무기절연층 및 상기 표시요소층 사이에 배치되며 소스전극 및 드레인전극을 포함하는 제2도전층;을 더 포함하고, 상기 하부도전층은 표시영역과 중첩하는 제1하부연결배선을 더 포함하며, 상기 소스전극 및 상기 드레인전극 중 어느 하나는 상기 제1무기절연층의 제1절연층홀, 상기 반도체층의 반도체층홀, 상기 제2무기절연층의 제2절연층홀, 및 상기 제3무기절연층의 제3절연층홀을 통해 상기 제1하부연결배선과 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 제2무기절연층 상에 배치된 제3무기절연층; 및 상기 제3무기절연층 상에 배치된 제1연결배선;을 더 포함하고, 상기 하부도전층은 제2하부연결배선을 더 포함하며, 상기 제1연결배선은 상기 제1무기절연층의 홀, 상기 제2무기절연층의 홀, 및 상기 제3무기절연층의 홀을 통해 상기 제2하부연결배선과 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 제2무기절연층 상에 배치된 제2연결배선; 상기 제2연결배선 상에 배치된 제3무기절연층; 및 상기 제3무기절연층 상에 배치된 연결전극;을 더 포함하고, 상기 하부도전층은 제3하부연결배선을 더 포함하며, 상기 연결전극은 상기 제1무기절연층의 홀, 상기 제2무기절연층의 홀, 및 상기 제3무기절연층의 제1홀을 통해 상기 제3하부연결배선과 전기적으로 연결되고, 상기 제2연결배선은 상기 제3무기절연층의 제2홀을 통해 상기 연결전극과 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 제2무기절연층 상에 배치되며 상기 반도체층과 중첩하는 게이트전극을 포함하는 제1도전층; 상기 게이트전극을 덮는 제3무기절연층; 상기 제3무기절연층 및 상기 표시요소층 사이에 배치되며 소스전극 및 드레인전극을 포함하는 제2도전층; 및 상기 제2도전층 및 상기 표시요소층 사이에 배치된 유기절연층;을 더 포함하고, 상기 표시요소는 상기 유기절연층의 컨택홀을 통해 상기 소스전극 및 상기 드레인전극 중 어느 하나와 직접적으로 연결된 화소전극을 포함할 수 있다.
일 실시예에 있어서, 상기 제2도전층은 알루미늄을 포함할 수 있다.
일 실시예에 있어서, 상기 패드전극의 적어도 일부를 덮고 상기 패드전극과 중첩하는 상부패드홀을 구비한 제4무기절연층;을 더 포함할 수 있다.
일 실시예에 있어서, 상기 표시요소층 상에 배치된 제2기판; 및 상기 제1기판 및 상기 제2기판 사이에 배치되며 상기 표시영역을 둘러싸는 밀봉부재;를 더 포함하고, 평면도에서 상기 밀봉부재는 상기 하부도전층과 적어도 일부 중첩할 수 있다.
일 실시예에 있어서, 상기 제1기판은 유리를 포함할 수 있다.
본 발명의 다른 실시예는, 제1기판 상에 하부도전층을 형성하는 단계; 상기 하부도전층 상에 제1무기절연층, 반도체층, 제2무기절연층, 제1도전층, 및 제3무기절연층을 차례로 형성하는 단계; 상기 제1무기절연층의 제1절연층홀, 상기 반도체층의 반도체층홀, 상기 제2무기절연층의 제2절연층홀, 및 상기 제3무기절연층의 제3절연층홀을 형성하는 단계; 및 상기 제3절연층 상에 배치되며 상기 제1절연층홀, 상기 반도체층홀, 상기 제2절연층홀, 상기 제3절연층홀을 통해 상기 하부도전층과 전기적으로 연결된 제2도전층을 형성하는 단계;를 포함하는, 표시 장치의 제조방법을 개시한다.
일 실시예에 있어서, 상기 하부도전층을 형성하는 단계는, 제1금속을 포함하는 제1층을 형성하는 단계, 상기 제1금속과 상이한 제2금속 및 무기물질 중 어느 하나를 포함하는 제2층을 상기 제1층 상에 형성하는 단계, 및 상기 제1층 및 상기 제2층을 식각하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 제1층을 형성하는 단계는, 상기 제1층을 산화시키는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 하부도전층을 형성하는 단계는, 상기 제1층 및 상기 제2층을 식각하기 전에 상기 제1층 및 상기 제2층을 열처리하는 단계를 더 포함할 수 있다.
일 실시예에 있어서, 상기 제2도전층 상에 제4무기절연층을 형성하는 단계;를 더 포함하고, 상기 제1기판은 표시영역 및 상기 표시영역의 외측에 배치된 패드영역을 포함하며, 상기 제2도전층은 상기 패드영역과 중첩하는 패드전극을 포함하고, 상기 제4무기절연층은 상기 패드전극의 적어도 일부를 덮고 상기 패드전극과 중첩하는 상부패드홀을 구비할 수 있다.
상기한 바와 같이 본 발명의 실시예인 표시 장치는 제1기판 및 반도체층 사이에 배치된 하부도전층을 포함할 수 있다. 하부도전층은 낮은 저항을 가지며 신뢰성이 높은 배선을 포함할 수 있으며, 본 발명의 실시예인 표시 장치는 신뢰성이 높아질 수 있다.
본 발명의 실시예인 표시 장치의 제조방법은 제1기판 상에 하부도전층을 형성할 수 있으며 하부도전층 상에 제1무기절연층, 반도체층, 제2무기절연층, 제1도전층, 및 제3무기절연층을 차례로 형성할 수 있다. 따라서, 표시 장치를 비교적 간단하게 제조할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 2는 도 1의 표시 장치를 A-A'선을 따라 개략적으로 나타낸 단면도이다.
도 3은 도 1의 표시 장치를 개략적으로 나타낸 평면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 어느 한 화소를 개략적으로 나타낸 등가회로도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치를 도 3의 B-B'선 및 C-C'선에 따라 개략적으로 나타낸 단면도이다.
도 6a 및 도 6b는 본 발명의 다양한 실시예에 따라 도 5의 표시 장치의 D 부분을 확대한 확대도이다.
도 7a는 하부도전층 및 제2도전층이 연결된 형태를 개략적으로 도시한 단면도이다.
도 7b는 하부도전층 및 제1도전층이 연결된 형태를 개략적으로 도시한 단면도이다.
도 8은 본 발명의 일 실시예에 따른 도 5의 표시 장치의 E 부분을 확대한 확대도이다.
도 9a 및 도 9b는 도 8의 표시 장치의 F-F'선을 따라 본 발명의 다양한 실시예를 개략적으로 나타낸 단면도이다.
도 10a 내지 도 10f는 본 발명의 일 실시예에 따라 제조중인 표시 장치를 개략적으로 나타낸 단면도이다.
도 11a 내지 도 11c는 본 발명의 일 실시예에 따라 제조중인 하부도전층을 개략적으로 도시한 단면도이다.
도 12는 본 발명의 다른 실시예에 따른 표시 장치를 도 3의 B-B'선 및 C-C'선에 따라 개략적으로 나타낸 단면도이다.
도 13a 및 도 13b는 본 발명의 다른 실시예에 따라 제조중인 표시 장치를 개략적으로 나타낸 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서 상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라, 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(1)를 개략적으로 도시한 사시도이다.
도 1을 참조하면, 표시 장치(1)는 화상을 표시할 수 있다. 표시 장치(1)는 표시영역(DA) 및 비표시영역(NDA)을 포함할 수 있다. 표시영역(DA)에는 화소(PX)가 배치될 수 있다. 비표시영역(NDA)은 표시영역(DA)을 적어도 일부 둘러쌀 수 있다. 비표시영역(NDA)에는 화소(PX)가 배치되지 않을 수 있다. 비표시영역(NDA)에는 패드가 배치될 수 있다.
도 1에서는 표시영역(DA)이 사각형인 표시 장치(1)를 도시하고 있으나, 다른 실시예에서, 표시영역(DA)은 원형, 타원, 또는 삼각형이나 오각형 등과 같은 다각형일 수 있다. 또한, 도 1의 표시 장치(1)는 편평한 형태의 평판 표시 장치를 도시하나, 표시 장치(1)는 플렉서블, 폴더블, 롤러블 표시 장치 등 다양한 형태로 구현될 수 있다.
복수의 화소(PX)들은 표시영역(DA)에 배치될 수 있다. 복수의 화소(PX)들은 빛을 방출할 수 있으며 표시 장치(1)는 표시영역(DA)에서 화상을 표시할 수 있다. 일 실시예에서, 화소(PX)는 복수의 부화소들을 포함할 수 있다. 일 실시예에서, 복수의 부화소들 중 어느 하나는 적색 빛을 방출하거나, 녹색 빛을 방출하거나, 청색 빛을 방출할 수 있다. 다른 실시예에서, 복수의 부화소들 중 어느 하나는 적색 빛을 방출하거나, 녹색 빛을 방출하거나, 청색 빛을 방출하거나, 백색 빛을 방출할 수 있다.
도 2는 도 1의 표시 장치(1)를 A-A'선을 따라 개략적으로 나타낸 단면도이다. 도 2에 있어서, 도 1과 동일한 참조부호는 동일부재를 의미하는 바 중복된 설명은 생략하기로 한다.
도 2를 참조하면, 표시 장치(1)는 제1기판(100), 하부도전층(200), 평탄화층(300), 표시층(400), 제2기판(500), 및 밀봉부재(600)를 포함할 수 있다. 제1기판(100)에는 표시영역(DA) 및 비표시영역(NDA)이 정의될 수 있다. 이를 다시 말하면, 제1기판(100)은 표시영역(DA) 및 비표시영역(NDA)을 포함할 수 있다. 일 실시예에서, 표시영역(DA)은 제1기판(100) 및 표시층(400)이 서로 중첩하는 영역일 수 있다. 비표시영역(NDA)은 제1기판(100) 및 표시층(400)이 서로 중첩하지 않는 영역일 수 있다.
제1기판(100)은 유리를 포함할 수 있다. 다른 실시예에서, 제1기판(100)은 폴리에테르술폰(polyethersulfone), 폴리아릴레이트(polyarylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 셀룰로오스 트리 아세테이트, 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등과 같은 고분자 수지를 포함할 수 있다. 일 실시예에서, 제1기판(100)은 전술한 고분자 수지를 포함하는 베이스층 및 배리어층(미도시)을 포함하는 다층 구조일 수 있다. 이하에서는 제1기판(100)이 유리를 포함하는 경우를 중심으로 상세히 설명하기로 한다.
하부도전층(200)은 제1기판(100) 상에 배치될 수 있다. 하부도전층(200)은 배선을 포함할 수 있다. 일 실시예에서, 하부도전층(200)은 복수의 배선들을 포함할 수 있다. 복수의 배선들은 표시영역(DA) 및 비표시영역(NDA) 중 적어도 하나에 배치될 수 있다.
평탄화층(300)은 하부도전층(200) 상에 배치될 수 있다. 평탄화층(300)의 상면은 평탄할 수 있다. 따라서, 표시층(400)은 하부도전층(200)이 제1기판(100) 상에 배치됨에도 불구하고 평탄화층(300)의 평탄한 상면에 배치될 수 있다. 평탄화층(300)은 유기물질을 포함할 수 있다. 일 실시예에서, 평탄화층(300)은 폴리에테르술폰(polyethersulfone), 폴리아릴레이트(polyarylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 셀룰로오스 트리 아세테이트, 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등과 같은 고분자 수지를 포함할 수 있다. 일부 실시예에서, 평탄화층(300)은 생략될 수 있다.
표시층(400)은 평탄화층(300) 상에 배치될 수 있다. 일 실시예에서, 표시층(400)은 표시영역(DA)과 중첩할 수 있다. 일 실시예에서, 표시층(400)은 화소회로층 및 표시요소층을 포함할 수 있다. 화소회로층은 화소회로 및 절연층을 포함할 수 있다. 표시요소층은 상기 화소회로에 의해 구동되는 표시요소를 포함할 수 있다. 일 실시예에서, 표시요소는 유기 발광층을 포함하는 유기발광다이오드(organic light emitting diode)일 수 있다. 또는, 표시요소는 무기 발광층을 포함하는 발광 다이오드(LED)일 수 있다. 발광 다이오드(LED)의 크기는 마이크로(micro) 스케일 또는 나노(nano) 스케일일 수 있다. 예를 들어, 발광 다이오드는 마이크로(micro) 발광 다이오드일 수 있다. 또는, 발광 다이오드는 나노로드(nanorod) 발광 다이오드일 수 있다. 나노로드 발광 다이오드는 갈륨나이트라이드(GaN)를 포함할 수 있다. 일 실시예에서, 나노로드 발광 다이오드 상에 색변환층을 배치할 수 있다. 상기 색변환층은 양자점을 포함할 수 있다. 또는, 표시요소(DPE)는 양자점 발광층을 포함하는 양자점 발광 다이오드(Quantum dot Light Emitting Diode)일 수 있다.
제2기판(500)은 표시층(400) 상에 배치될 수 있다. 이를 다시 말하면, 표시층(400)은 제1기판(100) 및 제2기판(500) 사이에 배치될 수 있다. 제2기판(500)은 투명한 부재일 수 있다. 일 실시예에서, 제2기판(500)은 유리를 포함할 수 있다.
밀봉부재(600)는 제1기판(100) 및 제2기판(500) 사이에 배치될 수 있다. 일 실시예에서, 밀봉부재(600)는 표시영역(DA)을 둘러쌀 수 있으며 비표시영역(NDA)에 배치될 수 있다. 일 실시예에서, 밀봉부재(600)는 하부도전층(200)과 적어도 일부 중첩할 수 있다. 밀봉부재(600)는 평탄화층(300) 및 제2기판(500)을 결합시킬 수 있다. 평탄화층(300)이 생략된 경우, 밀봉부재(600)는 제1기판(100) 및 제2기판(500)을 결합시킬 수 있다. 따라서, 평탄화층(300) 및 제2기판(500) 사이의 내부공간은 밀봉될 수 있으며, 상기 내부공간에는 흡습재 및/또는 충진재가 배치될 수 있다.
일 실시예에서, 밀봉부재(600)는 실런트일 수 있다. 다른 실시예에서, 밀봉부재(600)는 레이저에 의해서 경화되는 물질을 포함할 수 있다. 예를 들어, 밀봉부재(600)는 프릿(frit)일 수 있다. 구체적으로 밀봉부재(600)는 유기 실런트인 우레탄계 수지, 에폭시계 수지, 아크릴계 수지, 또는 무기 실런트를 포함할 수 있다. 일 실시예에서, 밀봉부재(600)는 실리콘(silicone)을 포함할 수 있다. 우레탄계 수지로서는, 예를 들어, 우레탄 아크릴레이트 등을 사용할 수 있다. 아크릴계 수지로는, 예를 들어, 부틸아크릴레이트, 에틸헥실아크레이트 등을 사용할 수 있다. 한편, 밀봉부재(600)는 열에 의해서 경화되는 물질을 포함할 수 있다.
다른 실시예에서, 표시층(400) 상에는 제2기판(500) 대신 봉지층이 배치될 수 있다. 상기 봉지층은 표시층(400)을 덮는 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 일 실시예에서, 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층은 교대로 적층될 수 있다. 무기봉지층은 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 징크산화물(ZnOx), 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON) 중 하나 이상의 무기물을 포함할 수 있다. 일 실시예에서, 징크산화물(ZnOx)은 산화아연(ZnO) 및/또는 과산화아연(ZnO2)일 수 있다. 유기봉지층은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 유기봉지층은 아크릴레이트(acrylate)를 포함할 수 있다. 또 다른 실시예에서, 상기 봉지층 및 제2기판(500)은 표시층(400) 상에 동시에 배치될 수도 있다.
제2기판(500) 상에는 터치센서층이 배치될 수 있다. 터치센서층은 외부의 입력, 예를 들어, 터치 이벤트에 따른 좌표정보를 획득할 수 있다.
상기 터치센서층 상에는 반사방지층이 배치될 수 있다. 반사방지층은 표시 장치(1)를 향해 입사하는 빛의 반사율을 감소시킬 수 있다. 일 실시예에서, 반사방지층은 위상지연자(retarder) 및/또는 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다.
다른 실시예에서, 반사방지층은 블랙매트릭스와 컬러필터들을 포함할 수 있다. 컬러필터들은 표시 장치(1)의 표시요소에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 컬러필터들 각각은 적색, 녹색, 또는 청색의 안료나 염료를 포함할 수 있다. 또는, 컬러필터들 각각은 전술한 안료나 염료 외에 양자점을 더 포함할 수 있다. 또는, 컬러필터들 중 일부는 전술한 안료나 염료를 포함하지 않을 수 있으며, 산화티타늄과 같은 산란입자들을 포함할 수 있다.
다른 실시예에서, 반사방지층은 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1반사층과 제2반사층을 포함할 있다. 제1반사층 및 제2반사층에서 각각 반사된 제1반사광과 제2반사광은 상쇄 간섭될 수 있고, 그에 따라 외부광 반사율이 감소될 수 있다.
도 3은 도 1의 표시 장치(1)를 개략적으로 나타낸 평면도이다. 도 3은 도 2의 표시 장치(1)에서 제2기판(500)을 생략하고 도시한 평면도이다. 도 3에 있어서, 도 2와 동일한 참조부호는 동일부재를 의미하므로 중복된 설명은 생략하기로 한다.
도 3을 참조하면, 표시 장치(1)는 제1기판(100), 화소(PX), 스캔선(SL), 데이터선(DL), 패드(PAD), 하부도전층(200), 및 밀봉부재(600)를 포함할 수 있다. 제1기판(100)은 표시영역(DA) 및 비표시영역(NDA)을 포함할 수 있다. 표시영역(DA)은 표시 장치(1)가 화상을 표시하는 영역일 수 있다. 표시영역(DA)에는 화소(PX)가 배치될 수 있다. 비표시영역(NDA)은 표시 장치(1)가 화상을 표시하지 않는 영역일 수 있다. 비표시영역(NDA)에는 표시 장치(1)의 구동회로 및/또는 전원배선 등이 배치될 수 있다. 일 실시예에서, 비표시영역(NDA)은 표시영역(DA)을 적어도 일부 둘러쌀 수 있다. 비표시영역(NDA)은 표시영역(DA)을 전체적으로 둘러쌀 수 있다.
비표시영역(NDA)은 패드영역(PADA)을 포함할 수 있다. 일 실시예에서, 패드영역(PADA)은 제1기판(100)의 가장자리에 배치될 수 있다. 패드영역(PADA)은 표시영역(DA)의 외측에 배치될 수 있다. 패드영역(PADA)에는 패드(PAD)가 배치될 수 있다.
화소(PX)는 표시영역(DA)에 배치될 수 있다. 화소(PX)는 빛을 방출할 수 있다. 일 실시예에서, 화소(PX)는 복수개로 구비될 수 있으며, 표시 장치(1)는 복수의 화소(PX)들이 방출한 빛을 이용하여 화상을 표시할 수 있다.
화소(PX)는 스캔 신호를 전달하는 스캔선(SL) 및 데이터 신호를 전달하는 데이터선(DL)과 전기적으로 연결될 수 있다. 화소(PX)는 상기 스캔 신호 및 상기 데이터 신호를 전달받아 빛을 방출할 수 있다.
스캔선(SL)은 스캔 신호를 전달할 수 있다. 일 실시예에서, 스캔선(SL)은 제1방향(예를 들어, x 방향 또는 -x 방향)으로 연장될 수 있다. 스캔선(SL)은 화소(PX)와 전기적으로 연결될 수 있다. 일 실시예에서, 스캔선(SL)은 구동회로(미도시)로부터 스캔 신호를 전달받을 수 있다.
데이터선(DL)은 데이터 신호를 전달할 수 있다. 일 실시예에서, 데이터선(DL)은 제2방향(예를 들어, y 방향 또는 -y 방향)으로 연장될 수 있다. 데이터선(DL)은 화소(PX)와 전기적으로 연결될 수 있다.
패드(PAD)는 패드영역(PADA)에 배치될 수 있다. 일 실시예에서, 복수의 패드(PAD)들은 패드영역(PADA)에 배치될 수 있다. 일 실시예에서, 복수의 패드(PAD)들은 제1기판(100)의 가장자리를 따라 배치될 수 있다. 패드(PAD)는 도시하지 않았지만, 인쇄 회로 기판이나 반도체 칩과 전기적으로 연결될 수 있다. 일 실시예에서, 인쇄 회로 기판은 FOG(Flexible Printed Circuit On Glass) 형태로 패드(PAD)에 본딩될 수 있다. 일 실시예에서, 인쇄 회로 기판은 FOF(Flexible Printed Circuit On Film) 형태로 패드(PAD)에 본딩될 수 있다. 일 실시예에서, 반도체 칩은 COG(Chip On Glass) 형태로 패드(PAD)에 본딩될 수 있다. 일 실시예에서, 반도체 칩은 COP(Chip On Plastic) 형태로 본딩될 수 있다. 일 실시예에서, 반도체 칩은 COF(Chip On Film) 형태로 인쇄 회로 기판에 본딩될 수 있다.
하부도전층(200)은 제1기판(100) 상에 배치될 수 있다. 일 실시예에서, 하부도전층(200)은 팬아웃배선(FWL)을 포함할 수 있다. 일 실시예에서, 팬아웃배선(FWL)은 복수개로 구비될 수 있다. 팬아웃배선(FWL)은 패드영역(PADA)으로부터 표시영역(DA)으로 연장될 수 있다. 일 실시예에서, 팬아웃배선(FWL)은 패드(PAD)와 전기적으로 연결될 수 있다. 따라서, 팬아웃배선(FWL)은 스캔 신호, 데이터 신호, 및 전원전압 중 적어도 하나를 패드영역(PADA)으로부터 표시영역(DA)으로 전달할 수 있다.
밀봉부재(600)는 비표시영역(NDA)에 배치될 수 있다. 일 실시예에서, 밀봉부재(600)는 표시영역(DA)을 둘러쌀 수 있다. 평면도에서 밀봉부재(600)는 하부도전층(200)과 중첩할 수 있다. 일 실시예에서, 팬아웃배선(FWL)은 밀봉부재(600)와 적어도 일부 중첩할 수 있다. 예를 들어, 팬아웃배선(FWL)은 밀봉부재(600)와 교차할 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 어느 한 화소(PX)를 개략적으로 나타낸 등가회로도이다.
도 4를 참조하면, 화소(PX)는 화소회로(PC) 및 화소회로(PC)와 전기적으로 연결된 표시요소(DPE)를 포함할 수 있다. 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 화소(PX)는 표시요소(DPE)를 통해 예를 들어, 적색, 녹색, 또는 청색의 빛을 방출하거나, 적색, 녹색, 청색, 또는 백색의 빛을 방출할 수 있다.
스위칭 박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)으로부터 입력되는 스캔 전압 또는 스캔 신호(Sn)에 따라 데이터선(DL)으로부터 입력된 데이터 전압 또는 데이터 신호(Dm)를 구동 박막트랜지스터(T1)로 전달할 수 있다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2)와 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 표시요소(DPE)를 흐르는 구동 전류를 제어할 수 있다. 표시요소(DPE)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 표시요소(DPE)의 대향전극(예를 들어, 캐소드)는 제2전원전압(ELVSS)을 공급받을 수 있다.
도 4는 화소회로(PC)가 2개의 박막트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 도시하고 있으나, 다른 실시예에서, 화소회로(PC)는 3개 또는 그 이상의 박막트랜지스터를 포함할 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 장치(1)를 도 3의 B-B'선 및 C-C'선에 따라 개략적으로 나타낸 단면도이다. 도 5에 있어서, 도 3과 동일한 참조부호는 동일부재를 의미하므로 중복된 설명은 생략하기로 한다.
도 5를 참조하면, 표시 장치(1)는 제1기판(100), 하부도전층(200), 평탄화층(300), 표시층(400), 및 패드(PAD)를 포함할 수 있다. 제1기판(100)은 표시영역(DA) 및 패드영역(PADA)을 포함할 수 있다. 패드영역(PADA)은 표시영역(DA)의 외측에 배치될 수 있다.
하부도전층(200)은 제1기판(100) 상에 배치될 수 있다. 하부도전층(200)은 배선을 포함할 수 있다. 일 실시예에서, 하부도전층(200)은 팬아웃배선(FWL) 및 제1하부연결배선(LCL1)을 포함할 수 있다. 팬아웃배선(FWL)은 패드영역(PADA)으로부터 표시영역(DA)으로 연장될 수 있다. 제1하부연결배선(LCL1)은 표시영역(DA)에 배치될 수 있다. 하부도전층(200)은 저저항 물질을 포함할 수 있다. 따라서, 팬아웃배선(FWL) 및 제1하부연결배선(LCL1)은 저저항 배선일 수 있으며, 로드가 감소될 수 있다.
평탄화층(300)은 하부도전층(200) 상에 배치될 수 있다. 평탄화층(300)은 배선을 덮을 수 있다. 일 실시예에서, 평탄화층(300)은 제1하부연결배선(LCL1) 및 팬아웃배선(FWL)을 덮을 수 있다. 평탄화층(300)의 상면은 평탄할 수 있다. 따라서, 하부도전층(200)이 제1기판(100) 상에 배치됨에도 불구하고 표시층(400)은 평탄화층(300)의 평탄한 상면에 배치될 수 있다. 일 실시예에서, 평탄화층(300)의 두께(300t)는 5 um 이하일 수 있다. 평탄화층(300)의 두께(300t)는 제3방향(예를 들어, z 방향 또는 -z 방향)으로 제1기판(100)의 상면과 대향하는 평탄화층(300)의 하면 및 상기 평탄화층(300)의 하면과 반대되는 평탄화층(300)의 상면 사이의 거리일 수 있다. 일부 실시예에서, 평탄화층(300)은 생략될 수 있다.
표시층(400)은 평탄화층(300) 상에 배치될 수 있다. 표시층(400)은 화소회로층(PCL) 및 표시요소층(DEL)을 포함할 수 있다. 화소회로층(PCL)은 평탄화층(300) 상에 배치될 수 있다. 화소회로층(PCL)은 제1무기절연층(410), 제2무기절연층(420), 제3무기절연층(430), 화소회로(PC), 및 유기절연층(OIL)을 포함할 수 있다. 일 실시예에서, 화소회로(PC)는 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 박막트랜지스터(TFT)는 반도체층(Act), 게이트전극(GE), 소스전극(SE), 및 드레인전극(DE)을 포함할 수 있다. 스토리지 커패시터(Cst)는 하부 전극(CE1) 및 상부 전극(CE2)을 포함할 수 있다.
제1무기절연층(410)은 평탄화층(300) 상에 배치될 수 있다. 이를 다시 말하면, 평탄화층(300)은 제1무기절연층(410) 및 하부도전층(200) 사이에 배치될 수 있다. 제1무기절연층(410)은 표시영역(DA) 및 패드영역(PADA)과 중첩할 수 있다. 일 실시예에서, 제1무기절연층(410)은 하부도전층(200) 상에 배치될 수 있다. 일 실시예에서, 제1무기절연층(410)은 버퍼층일 수 있다. 제1무기절연층(410)은 실리콘질화물(SiNx), 실리콘산질화물(SiON), 및 실리콘산화물(SiO2)과 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
반도체층(Act)은 제1무기절연층(410) 상에 배치될 수 있다. 반도체층(Act)은 표시영역(DA)과 중첩할 수 있다. 반도체층(Act)은 폴리 실리콘을 포함할 수 있다. 또는, 반도체층(Act)은 비정질(amorphous) 실리콘을 포함하거나, 산화물 반도체를 포함하거나, 유기 반도체 등을 포함할 수 있다. 일 실시예에서, 반도체층(Act)은 채널영역 및 채널영역의 양측에 각각 배치된 소스영역 및 드레인영역을 포함할 수 있다.
제2무기절연층(420)은 반도체층(Act)을 덮을 수 있다. 제2무기절연층(420)은 표시영역(DA) 및 패드영역(PADA)과 중첩할 수 있다. 일 실시예에서, 제2무기절연층(420)은 제1게이트절연층일 수 있다. 제2무기절연층(420)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 징크산화물(ZnOx)등과 같은 무기 절연물을 포함할 수 있다.
게이트전극(GE)은 제2무기절연층(420) 상에 배치될 수 있다. 게이트전극(GE)은 반도체층(Act)과 중첩할 수 있다. 일 실시예에서, 게이트전극(GE)은 반도체층(Act)의 채널영역과 중첩할 수 있다.
하부 전극(CE1)은 제2무기절연층(420) 상에 배치될 수 있다. 일 실시예에서, 하부 전극(CE1) 및 게이트전극(GE)은 서로 이격될 수 있다. 다른 실시예에서, 하부 전극(CE1) 및 게이트전극(GE)은 일체로 구비될 수 있다. 이하에서는 하부 전극(CE1) 및 게이트전극(GE)이 서로 이격된 경우를 중심으로 상세히 설명하기로 한다.
게이트전극(GE) 및 하부 전극(CE1)은 동일한 층에 배치될 수 있다. 이러한 경우, 게이트전극(GE) 및 하부 전극(CE1)은 제1도전층(CDL1)에 포함될 수 있다. 제1도전층(CDL1)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 구비될 수 있다.
제3무기절연층(430)은 게이트전극(GE) 및 하부 전극(CE1)을 덮을 수 있다. 일 실시예에서, 제3무기절연층(430)은 제1도전층(CDL1) 상에 배치될 수 있다. 제3무기절연층(430)은 표시영역(DA) 및 패드영역(PADA)에 중첩할 수 있다. 일 실시예에서, 제3무기절연층(430)은 제2게이트절연층일 수 있다. 제3무기절연층(430)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 징크산화물(ZnOx) 등과 같은 무기 절연물을 포함할 수 있다.
소스전극(SE), 드레인전극(DE), 상부 전극(CE2), 및 패드전극(PE)은 제3무기절연층(430) 상에 배치될 수 있다. 소스전극(SE) 및 드레인전극(DE)은 각각 반도체층(Act)과 전기적으로 연결될 수 있다. 일 실시예에서, 소스전극(SE) 및 드레인전극(DE) 중 적어도 어느 하나는 제1하부연결배선(LCL1)과 전기적으로 연결될 수 있다. 예를 들어, 평탄화층(300)은 하부홀(300IH)을 구비할 수 있다. 제1무기절연층(410)은 제1절연층홀(410IH)을 구비할 수 있다. 반도체층(Act)은 반도체층홀(ActH)을 구비할 수 있다. 제2무기절연층(420)은 제2절연층홀(420IH)을 구비할 수 있다. 제3무기절연층(430)은 제3절연층홀(430IH)을 구비할 수 있다. 이러한 경우, 소스전극(SE) 및 드레인전극(DE) 중 적어도 어느 하나는 하부홀(300IH), 제1절연층홀(410IH), 반도체층홀(ActH), 제2절연층홀(420IH), 및 제3절연층홀(430IH)을 통해 제1하부연결배선(LCL1)과 전기적으로 연결될 수 있다. 일 실시예에서, 반도체층(Act)은 반도체층홀(ActH)을 정의하는 반도체층(Act)의 내측면을 통해 소스전극(SE) 및 드레인전극(DE) 중 적어도 어느 하나와 전기적으로 연결될 수 있다. 따라서, 박막트랜지스터(TFT)는 저저항 배선인 제1하부연결배선(LCL1)은 통해 신호 및/또는 전원전압을 전달받을 수 있다.
상부 전극(CE2)은 하부 전극(CE1)과 중첩할 수 있다. 일 실시예에서, 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)는 도 5와 같이 서로 중첩하지 않을 수 있다. 다른 실시예에서, 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)는 서로 중첩할 수 있다. 이러한 경우, 게이트전극(GE) 및 하부 전극(CE1)은 일체로 구비될 수 있다.
패드전극(PE)은 패드영역(PADA)과 중첩할 수 있다. 일 실시예에서, 패드전극(PE)은 제2무기절연층(420) 상에 배치될 수 있다. 패드전극(PE)은 패드(PAD)에 포함될 수 있다. 패드전극(PE)은 팬아웃배선(FWL)과 전기적으로 연결될 수 있다. 일 실시예에서, 패드전극(PE) 및 팬아웃배선(FWL) 사이에 배치된 절연층들의 패드홀들을 통해 패드전극(PE) 및 팬아웃배선(FWL)은 서로 전기적으로 연결될 수 있다. 예를 들어, 평탄화층(300)은 하부패드홀(300PH)을 구비할 수 있다. 제1무기절연층(410)은 제1패드홀(410PH)을 구비할 수 있다. 제2무기절연층(420)은 제2패드홀(420PH)을 구비할 수 있다. 제3무기절연층(430)은 제3패드홀(430PH)을 구비할 수 있다. 이러한 경우, 패드전극(PE)은 하부패드홀(300PH), 제1패드홀(410PH), 제2패드홀(420PH), 제3패드홀(430PH)을 통해 팬아웃배선(FWL)과 전기적으로 연결될 수 있다. 따라서, 패드전극(PE)에서 전달된 신호 및/또는 전원전압은 저저항 배선인 팬아웃배선(FWL)을 통해 전달될 수 있다.
소스전극(SE), 드레인전극(DE), 상부 전극(CE2), 및 패드전극(PE)은 동일한 층에 배치될 수 있다. 이러한 경우, 소스전극(SE), 드레인전극(DE), 상부 전극(CE2), 및 패드전극(PE)은 제2도전층(CDL2)에 포함될 수 있다. 제2도전층(CDL2)은 저저항 물질을 포함할 수 있다. 제2도전층(CDL2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 구비될 수 있다. 일 실시예에서, 제2도전층(CDL2)은 Ti/Al/Ti의 다층 구조를 가질 수 있다. 본 실시예에서, 소스전극(SE), 드레인전극(DE), 및 상부 전극(CE2), 패드전극(PE)이 동일한 층에 배치되기 때문에, 표시 장치(1)를 제조하는 공정이 단순화될 수 있다.
유기절연층(OIL)은 제3무기절연층(430) 상에 배치될 수 있다. 유기절연층(OIL)은 제2도전층(CDL2)을 덮을 수 있다. 일 실시예에서, 유기절연층(OIL)은 제2도전층(CDL2) 및 표시요소층(DEL) 사이에 배치될 수 있다. 도 5에서 유기절연층(OIL)이 패드전극(PE)과 중첩하지 않는 것을 도시하고 있으나, 다른 실시예에서, 유기절연층(OIL)은 패드전극(PE)과 적어도 일부 중첩할 수 있다. 이러한 경우, 유기절연층(OIL)은 패드전극(PE)과 중첩하는 유기절연층패드홀을 구비할 수 있다. 유기절연층(OIL)은 유기물질을 포함할 수 있다. 유기절연층(OIL)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다.
표시요소층(DEL)은 화소회로층(PCL) 상에 배치될 수 있다. 표시요소층(DEL)은 표시요소(DPE) 및 화소정의막(460)을 포함할 수 있다. 표시요소(DPE)는 유기발광다이오드일 수 있다. 일 실시예에서, 표시요소(DPE)는 화소전극(451), 발광층(453), 및 대향전극(455)을 포함할 수 있다.
화소전극(451)은 유기절연층(OIL) 상에 배치될 수 있다. 화소전극(451)은 박막트랜지스터(TFT)와 전기적으로 연결될 수 있다. 일 실시예에서, 유기절연층(OIL)은 컨택홀(OILCH)을 구비할 수 있다. 이러한 경우, 화소전극(451)은 유기절연층(OIL)의 컨택홀(OILCH)을 통해 소스전극(SE) 및 드레인전극(DE) 중 어느 하나와 전기적으로 연결될 수 있다. 일 실시예에서, 화소전극(451)은 유기절연층(OIL)의 컨택홀(OILCH)을 통해 소스전극(SE) 및 드레인전극(DE) 중 어느 하나와 직접적으로 연결될 수 있다.
만약 본 실시예와 다르게 유기절연층(OIL) 상에 추가연결전극이 배치되고, 추가연결전극을 덮는 상부유기절연층이 배치되며, 표시요소층이 상기 상부유기절연층 상에 배치된 경우, 화소전극(451)은 상기 추가연결전극을 통해 박막트랜지스터(TFT)에 전기적으로 연결될 수 있다. 이러한 경우, 상기 추가연결전극이 상부유기절연층 상에 형성될 때 파티클들이 발생할 수 있으며, 표시 장치(1)의 신뢰성이 낮아질 수 있다. 또한, 표시 장치(1)가 유기절연층(OIL) 및 상부유기절연층을 포함하는 경우, 유기물질을 포함하는 층의 두께가 두꺼워지기 때문에 수축(shrinkage)에 취약할 수 있으며 수명이 감소될 수 있다. 그러나, 본 실시예에서는, 하나의 유기절연층(OIL)이 배치되며 상기 추가연결전극을 구비하지 않기 때문에 신뢰성이 높아질 수 있다.
화소전극(451)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 산화아연(ZnO), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 화소전극(451)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 다른 실시예로, 화소전극(451)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다.
화소전극(451) 상에는 화소전극(451)의 중앙부를 노출시키는 개구부(460OP)를 구비한 화소정의막(460)이 배치될 수 있다. 화소정의막(460)은 유기절연물 및/또는 무기절연물을 포함할 수 있다. 일부 실시예에서, 화소정의막(460)은 광차단물질을 포함할 수 있다. 화소정의막(460)의 개구부(460OP)는 표시요소(DPE)에서 방출되는 빛의 발광영역을 정의할 수 있다.
일 실시예에서, 화소정의막(460)은 제1기판(100)의 두께 방향으로 돌출된 스페이서(SPC)를 구비할 수 있다. 스페이서(SPC)는 화소정의막(460)에서 제3방향(예를 들어, z 방향 또는 -z 방향)으로 돌출될 수 있다. 스페이서(SPC)를 구비한 화소정의막(460)을 하프톤 마스크를 이용하여 형성될 수 있다. 일부 실시예에서, 스페이서(SPC)는 화소정의막(460)과 상이한 물질을 포함하며, 화소정의막(460) 상에 배치될 수 있다.
화소정의막(460)의 개구(460OP)에는 발광층(453)이 배치될 수 있다. 발광층(453)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 도시되지는 않았으나, 발광층(453)의 아래와 위에는 각각 제1기능층 및 제2기능층이 배치될 수 있다. 제1기능층은 예컨대, 홀 수송층(HTL: Hole Transport Layer)을 포함하거나, 홀 수송층 및 홀 주입층(HIL: Hole Injection Layer)을 포함할 수 있다. 제2기능층은 발광층(453) 위에 배치되는 구성요소로서, 선택적(optional)이다. 제2기능층은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제1기능층 및/또는 제2기능층은 후술할 대향전극(455)과 마찬가지로 표시영역(DA)을 전체적으로 커버하도록 형성되는 공통층일 수 있다.
대향전극(455)은 발광층(453) 상에 배치될 수 있다. 일 실시예에서, 대향전극(455)은 표시영역(DA)을 전체적으로 커버할 수 있다. 대향전극(455)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(455)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(455)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
일부 실시예에서, 하나의 표시요소(DPE)는 차례로 적층된 복수의 발광층(453)들을 포함할 수 있다. 예를 들어, 하나의 표시요소(DPE)는 차례로 적층된 제1발광층 및 제2발광층을 포함할 수 있다. 인접한 발광층들 사이에는 음전하발생층 및 양전하발생층이 배치될 수 있다. 예를 들어, 제1발광층 및 제2발광층 사이에는 음전하발생층 및 양전하발생층이 배치될 수 있다. 이러한 경우, 하나의 표시요소(DPE)에는 화소전극(451), 제1발광층, 음전하발생층, 양전하발생층, 제2발광층, 및 대향전극(455)이 차례로 적층될 수 있다. 음전하발생층은 전자를 공급할 수 있다. 음전하발생층은 n형 전하발생층일 수 있다. 음전하발생층은 호스트(Host) 및 도판트(Dopant)를 포함할 수 있다. 호스트는 유기 물질을 포함할 수 있다. 도판트는 금속 물질을 포함할 수 있다. 양전하발생층은 p형 전하발생층일 수 있다. 양전하발생층은 정공(hole)을 공급할 수 있다. 양전하발생층은 호스트(Host) 및 도판트(Dopant)를 포함할 수 있다. 호스트는 유기 물질을 포함할 수 있다. 도판트는 금속 물질을 포함할 수 있다. 다른 예로, 하나의 표시요소(DPE)는 차례로 적층된 제1발광층, 제2발광층, 및 제3발광층을 포함할 수 있다. 인접한 발광층들 사이에는 음전하발생층 및 양전하발생층이 배치될 수 있다. 예를 들어, 제1발광층 및 제2발광층 사이에는 제1음전하발생층 및 제1양전하발생층이 배치될 수 있다. 제2발광층 및 제3발광층 사이에는 제2음전하발생층 및 제2양전하발생층이 배치될 수 있다. 이러한 경우, 하나의 표시요소(DPE)에는 화소전극(451), 제1발광층, 제1음전하발생층, 제1양전하발생층, 제2발광층, 제2음전하발생층, 제2양전하발생층, 제3발광층, 및 대향전극(455)이 차례로 적층될 수 있다. 이와 같이 하나의 표시요소(DPE)가 차례로 적층된 복수의 발광층(453)들을 포함하는 경우, 표시요소(DPE)의 밝기가 향상될 수 있으며, 표시요소(DPE)의 수명이 늘어날 수 있다.
도 6a 및 도 6b는 본 발명의 다양한 실시예에 따라 도 5의 표시 장치(1)의 D 부분을 확대한 확대도이다. 도 6a 및 도 6b에 있어서, 도 5와 동일한 참조부호는 동일부재를 의미하는 바 중복된 설명은 생략하기로 한다.
도 6a 및 도 6b를 참조하면, 표시 장치는 제1기판(100), 하부도전층(200), 및 평탄화층(300)을 포함할 수 있다. 하부도전층(200)은 제1기판(100) 상에 배치될 수 있으며, 평탄화층(300)은 하부도전층(200) 상에 배치될 수 있다.
도 6a를 참조하면, 하부도전층(200)은 제1층(L1) 및 제2층(L2)을 포함할 수 있다. 제1층(L1)은 제1금속을 포함할 수 있다. 제1금속은 저저항 물질일 수 있다. 제1금속은 알루미늄(Al) 및 구리(Cu) 중 적어도 하나를 포함할 수 있다. 일부 실시예에서, 제1금속은 알루미늄 합금 또는 구리 합금을 포함할 수 있다. 일부 실시예에서, 제1층(L1)은 알루미늄(Al) 및 알루미늄산화물(Al2O3)을 포함할 수 있다. 제1층(L1)이 알루미늄산화물(Al2O3)을 포함하는 경우, 제2층(L2)이 티타늄(Ti)을 포함하더라도 제1층(L1) 및 제2층(L2) 사이의 확산 현상이 감소 또는 방지될 수 있다. 일부 실시예에서, 제1층(L1)은 플루오르 성분을 구비할 수 있다.
제2층(L2)은 제1층(L1) 상에 배치될 수 있다. 제2층(L2)은 제1층(L1)의 힐락(hillock) 불량을 방지 또는 감소시킬 수 있다. 일 실시예에서, 제2층(L2)은 제1층(L1)의 제1금속과 상이한 제2금속을 포함할 수 있다. 예를 들어, 제2금속은 티타늄(Ti) 및 몰리브덴(Mo) 중 적어도 하나를 포함할 수 있다. 다른 실시예에서, 제2층(L2)은 무기물질을 포함할 수 있다. 예를 들어, 제2층(L2)은 실리콘질화물(SiNx)을 포함할 수 있다. 제2층(L2)이 실리콘질화물(SiNx)을 포함하는 경우, 제2층(L2) 및 제1층(L1) 사이의 확산 현상이 감소 또는 방지될 수 있다.
도 6b를 참조하면, 하부도전층(200)은 차례로 적층된 하부층(LL), 제1층(L1), 및 제2층(L2)을 포함할 수 있다. 하부층(LL)은 티타늄(Ti) 및 몰리브덴(Mo) 중 적어도 하나를 포함할 수 있다. 일 실시예에서, 하부층(LL)은 티타늄(Ti)을 포함하고, 제1층(L1)은 알루미늄(Al)을 포함하며, 제2층(L2)은 티타늄(Ti)을 포함할 수 있다.
다시 도 6a 및 도 6b를 참조하면, 하부도전층(200)은 저저항 물질을 포함할 수 있으며 신뢰성이 높을 수 있다. 따라서, 하부도전층(200)에 포함된 배선들은 저저항일 수 있으며 신뢰성이 높을 수 있다.
평탄화층(300)은 하부도전층(200) 상에 배치될 수 있다. 평탄화층(300)의 상면은 평탄할 수 있다. 이러한 경우, 하부도전층(200)의 저항을 감소시키기 위해 두께를 증가시키더라도, 평탄화층(300) 상부에 배치된 층, 예를 들어, 반도체층은 평탄한 평탄화층(300)의 상면에 배치될 수 있다. 따라서, 표시 장치의 신뢰성이 높아질 수 있다.
도 7a는 하부도전층(200) 및 제2도전층(CDL2)이 연결된 형태를 개략적으로 도시한 단면도이다. 도 7b는 하부도전층(200) 및 제1도전층(CDL1)이 연결된 형태를 개략적으로 도시한 단면도이다. 도 7a 및 도 7b에 있어서, 도 5와 동일한 참조부호는 동일부재를 의미하므로 중복된 설명은 생략하기로 한다.
도 7a를 참조하면, 표시 장치는 차례로 적층된 제1기판(100), 하부도전층(200), 평탄화층(300), 제1무기절연층(410), 제2무기절연층(420), 제3무기절연층(430), 제2도전층(CDL2), 및 유기절연층(OIL)을 포함할 수 있다. 일 실시예에서, 하부도전층(200)은 제2하부연결배선(LCL2)을 포함할 수 있다. 제2도전층(CDL2)은 제1연결배선(CL1)을 포함할 수 있다. 제1연결배선(CL1)은 제3무기절연층(430) 상에 배치될 수 있다. 일 실시예에서, 제1연결배선(CL1)은 제3무기절연층(430) 및 유기절연층(OIL) 사이에 배치될 수 있다.
일 실시예에서, 평탄화층(300), 제1무기절연층(410), 제2무기절연층(420), 및 제3무기절연층(430)은 각각 홀을 구비할 수 있다. 제3무기절연층(430) 상에 배치된 제1연결배선(CL1)은 평탄화층(300)의 홀(300H), 제1무기절연층(410)의 홀(410H), 제2무기절연층(420)의 홀(420H), 및 제3무기절연층(430)의 홀(430H)을 통해 제2하부연결배선(LCL2)과 전기적으로 연결될 수 있다. 따라서, 하부도전층(200)의 배선으로부터 전달된 전원전압 및/또는 신호는 제2도전층(CDL2)의 배선으로 전달될 수 있다.
도 7b를 참조하면, 표시 장치는 차례로 적층된 제1기판(100), 하부도전층(200), 평탄화층(300), 제1무기절연층(410), 제2무기절연층(420), 제1도전층(CDL1), 제3무기절연층(430), 제2도전층(CDL2), 및 유기절연층(OIL)을 포함할 수 있다. 하부도전층(200)은 제3하부연결배선(LCL3)을 포함할 수 있다. 제1도전층(CDL1)은 제2연결배선(CL2)을 포함할 수 있다. 제2연결배선(CL2)은 제2무기절연층(420) 상에 배치될 수 있다. 일 실시예에서, 제2연결배선(CL2)은 제2무기절연층(420) 및 제3무기절연층(430) 사이에 배치될 수 있다. 제2도전층(CDL2)은 연결전극(CNC)을 포함할 수 있다. 연결전극(CNC)은 제3무기절연층(430) 상에 배치될 수 있다. 일 실시예에서, 연결전극(CNC)은 제3무기절연층(430) 및 유기절연층(OIL) 사이에 배치될 수 있다.
연결전극(CNC)은 제3하부연결배선(LCL3)과 전기적으로 연결될 수 있다. 일 실시예에서, 평탄화층(300), 제1무기절연층(410), 제2무기절연층(420), 및 제3무기절연층(430)은 각각 홀을 구비할 수 있다. 연결전극(CNC)은 평탄화층(300)의 홀(300H), 제1무기절연층(410)의 홀(410H), 제2무기절연층(420)의 홀(420H), 및 제3무기절연층(430)의 제1홀(430H1)을 통해 연결전극(CNC)과 전기적으로 연결될 수 있다.
제2연결배선(CL2)은 연결전극(CNC)과 전기적으로 연결될 수 있다. 제2연결배선(CL2)은 제3무기절연층(430)의 제2홀(430H2)을 통해 연결전극(CNC)과 전기적으로 연결될 수 있다. 따라서, 하부도전층(200)의 배선으로부터 전달된 전원전압 및/또는 신호는 제1도전층(CDL1)의 배선으로 전달될 수 있다.
도 8은 본 발명의 일 실시예에 따른 도 5의 표시 장치(1)의 E 부분을 확대한 확대도이다.
도 8을 참조하면, 표시 장치는 제1기판(100), 화소회로(PC), 및 배선(WL)을 포함할 수 있다. 화소회로(PC)는 제1기판(100) 상에 배치될 수 있다. 일 실시예에서, 화소회로(PC)는 복수개로 구비될 수 있다. 도 8에서는 복수의 화소회로(PC)들이 제1방향(예를 들어, x 방향 또는 -x 방향)으로 나란히 배치된 것을 도시하고 있다.
일 실시예에서, 배선(WL)은 제1방향(예를 들어, x 방향 또는 -x 방향)으로 연장될 수 있다. 다른 실시예에서, 배선(WL)은 제2방향(예를 들어, y 방향 또는 -y 방향)으로 연장될 수 있다. 일 실시예에서, 배선(WL)은 구동전압선일 수 있다. 다른 실시예에서, 배선(WL)은 신호선일 수 있다. 예를 들어, 배선(WL)은 스캔선이거나 데이터선일 수 있다.
도 9a 및 도 9b는 도 8의 표시 장치의 F-F'선을 따라 본 발명의 다양한 실시예를 개략적으로 나타낸 단면도이다. 도 9a 및 도 9b에 있어서, 도 5와 동일한 참조부호는 동일부재를 의미하는 바 중복된 설명은 생략하기로 한다.
도 9a 및 도 9b를 참조하면, 표시 장치는 제1기판(100), 평탄화층(300), 제1무기절연층(410), 제2무기절연층(420), 제3무기절연층(430), 배선(WL), 및 유기절연층(OIL)을 포함할 수 있다.
도 9a를 참조하면, 배선(WL)은 제1하부배선(LWL1), 상부연결전극(UCM), 제2하부배선(LWL2)을 포함할 수 있다. 제1하부배선(LWL1) 및 제2하부배선(LWL2)은 제2무기절연층(420) 및 제3무기절연층(430) 사이에 배치될 수 있다. 일 실시예에서, 제1하부배선(LWL1) 및 제2하부배선(LWL2)은 제1도전층(CDL1)에 포함될 수 있다. 상부연결전극(UCM)은 제3무기절연층(430) 및 유기절연층(OIL) 사이에 배치될 수 있다. 상부연결전극(UCM)은 제2도전층(CDL2)에 포함될 수 있다.
상부연결전극(UCM)은 제1하부배선(LWL1)과 제3무기절연층(430)의 어느 한 홀을 통해 전기적으로 연결될 수 있다. 상부연결전극(UCM)은 제2하부배선(LWL2)과 제3무기절연층(430)의 다른 한 홀을 통해 전기적으로 연결될 수 있다. 따라서, 제1하부배선(LWL1) 및 제2하부배선(LWL2)이 서로 이격되더라도 제1하부배선(LWL1) 및 제2하부배선(LWL2)은 전기적으로 연결될 수 있다. 상부연결전극(UCM)은 브릿지 역할을 할 수 있다.
도 9b를 참조하면, 배선(WL)은 하부연결전극(LCM), 제1상부배선(UWL1), 및 제2상부배선(UWL2)을 포함할 수 있다. 하부연결전극(LCM)은 제2무기절연층(420) 및 제3무기절연층(430) 사이에 배치될 수 있다. 일 실시예에서, 하부연결전극(LCM)은 제1도전층(CDL1)에 포함될 수 있다. 제1상부배선(UWL1) 및 제2상부배선(UWL2)은 제3무기절연층(430) 및 유기절연층(OIL) 사이에 배치될 수 있다. 제1상부배선(UWL1) 및 제2상부배선(UWL2)은 제2도전층(CDL2)에 포함될 수 있다.
제1상부배선(UWL1)은 하부연결전극(LCM)과 제3무기절연층(430)의 어느 한 홀을 통해 전기적으로 연결될 수 있다. 제2상부배선(UWL2)은 하부연결전극(LCM)과 제3무기절연층(430)의 다른 한 홀을 통해 전기적으로 연결될 수 있다. 따라서, 제1상부배선(UWL1) 및 제2상부배선(UWL2)이 서로 이격되더라도 제1상부배선(UWL1) 및 제2상부배선(UWL2)은 전기적으로 연결될 수 있다. 하부연결전극(LCM)은 브릿지 역할을 할 수 있다.
도 10a 내지 도 10f는 본 발명의 일 실시예에 따라 제조중인 표시 장치를 개략적으로 나타낸 단면도이다. 도 10a 내지 도 10f에 있어서, 도 5와 동일한 참조부호는 동일부재를 의미하므로 중복된 설명은 생략하기로 한다.
도 10a를 참조하면, 제1기판(100)이 준비될 수 있다. 제1기판(100)은 표시영역(DA) 및 패드영역(PADA)을 포함할 수 있다. 패드영역(PADA)은 표시영역(DA)의 외측에 배치될 수 있다.
도 10b를 참조하면, 하부도전층(200)이 제1기판(100) 상에 형성될 수 있다. 하부도전층(200)은 배선을 포함할 수 있다. 일 실시예에서, 하부도전층(200)은 팬아웃배선(FWL) 및 제1하부연결배선(LCL1)을 포함할 수 있다. 팬아웃배선(FWL)은 패드영역(PADA)으로부터 표시영역(DA)으로 연장될 수 있다. 제1하부연결배선(LCL1)은 표시영역(DA)에 배치될 수 있다. 하부도전층(200)은 저저항 물질을 이용하여 형성될 수 있다.
도 10c를 참조하면, 평탄화층(300)이 하부도전층(200) 상에 형성될 수 있다. 평탄화층(300)은 배선을 덮을 수 있다. 일 실시예에서, 평탄화층(300)은 제1하부연결배선(LCL1) 및 팬아웃배선(FWL)을 덮을 수 있다. 평탄화층(300)의 상면은 평탄할 수 있다.
그 다음, 제1무기절연층(410), 반도체층(Act), 제2무기절연층(420), 제1도전층(CDL1), 및 제3무기절연층(430)이 차례로 형성될 수 있다. 제1무기절연층(410)은 평탄화층(300) 상에 형성될 수 있다. 일 실시예에서, 제1무기절연층(410)은 하부도전층(200) 상에 형성될 수 있다. 제1무기절연층(410)은 표시영역(DA) 및 패드영역(PADA)과 중첩할 수 있다.
반도체층(Act)은 제1무기절연층(410) 상에 형성될 수 있다. 반도체층(Act)은 표시영역(DA)과 중첩할 수 있다. 제2무기절연층(420)은 반도체층(Act) 상에 형성될 수 있다. 제2무기절연층(420)은 표시영역(DA) 및 패드영역(PADA)과 중첩할 수 있다. 제1도전층(CDL1)은 제2무기절연층(420) 상에 형성될 수 있다. 일 실시예에서, 제1도전층(CDL1)은 하부 전극(CE1) 및 게이트전극(GE)을 포함할 수 있다. 제3무기절연층(430)은 제1도전층(CDL1) 상에 형성될 수 있다. 제3무기절연층(430)은 표시영역(DA) 및 패드영역(PADA)에 중첩할 수 있다.
도 10d를 참조하면, 평탄화층(300), 제1무기절연층(410), 반도체층(Act), 제2무기절연층(420), 및 제3무기절연층(430)에 홀들을 형성할 수 있다. 일 실시예에서, 평탄화층(300)에 하부홀(300IH) 및 하부패드홀(300PH)이 형성될 수 있다. 제1무기절연층(410)에 제1절연층홀(410IH) 및 제1패드홀(410PH)이 형성될 수 있다. 반도체층(Act)에 반도체층홀(ActH)이 형성될 수 있다. 제2무기절연층(420)에 제2절연층홀(420IH) 및 제2패드홀(420PH)이 형성될 수 있다. 제3무기절연층(430)에 제3절연층홀(430IH) 및 제3패드홀(430PH)이 형성될 수 있다.
도 10e를 참조하면, 제2도전층(CDL2)이 형성될 수 있다. 일 실시예에서, 제2도전층(CDL2)은 소스전극(SE), 드레인전극(DE), 상부 전극(CE2), 및 패드전극(PE)을 포함할 수 있다. 패드전극(PE)은 패드(PAD)에 포함될 수 있다.
제2도전층(CDL2)은 하부도전층(200)과 전기적으로 연결될 수 있다. 일 실시예에서, 소스전극(SE) 및 드레인전극(DE) 중 적어도 어느 하나는 하부홀(300IH), 제1절연층홀(410IH), 제2절연층홀(420IH), 및 제3절연층홀(430IH)을 통해 제1하부연결배선(LCL1)과 전기적으로 연결될 수 있다. 따라서, 박막트랜지스터(TFT)는 저저항 배선인 제1하부연결배선(LCL1)은 통해 신호 및/또는 전원전압을 전달받을 수 있다. 소스전극(SE) 및 드레인전극(DE) 중 적어도 어느 하나는 반도체층홀(ActH)을 정의하는 반도체층(Act)의 내측면을 통해 반도체층(Act)과 전기적으로 연결될 수 있다. 일 실시예에서, 패드전극(PE)은 하부패드홀(300PH), 제1패드홀(410PH), 제2패드홀(420PH), 및 제3패드홀(430PH)을 통해 팬아웃배선(FWL)과 전기적으로 연결될 수 있다. 따라서, 패드전극(PE)에서 전달된 신호 및/또는 전원전압은 저저항 배선인 팬아웃배선(FWL)을 통해 전달될 수 있다.
도 10f를 참조하면, 유기절연층(OIL)이 형성될 수 있다. 유기절연층(OIL)은 제3무기절연층(430) 및 제2도전층(CDL2) 상에 형성될 수 있다. 유기절연층(OIL)은 컨택홀(OILCH)을 구비할 수 있다.
그 다음, 표시요소층(DEL)이 형성될 수 있다. 표시요소층(DEL)은 표시요소(DPE)를 포함할 수 있다. 일 실시예에서, 표시요소(DPE)는 유기발광다이오드일 수 있다. 표시요소(DPE)는 화소전극(451), 발광층(453), 및 대향전극(455)을 포함할 수 있다. 화소전극(451)은 유기절연층(OIL)의 컨택홀(OILCH)을 통해 소스전극(SE) 및 드레인전극(DE) 중 어느 하나와 전기적으로 연결될 수 있다. 일 실시예에서, 화소전극(451)은 유기절연층(OIL)의 컨택홀(OILCH)을 통해 소스전극(SE) 및 드레인전극(DE) 중 어느 하나와 직접적으로 연결될 수 있다.
이와 같이 본 발명의 실시예인 표시 장치의 제조방법은 비교적 간단하게 표시 장치를 제조할 수 있으며, 사용하는 마스크의 개수가 감소될 수 있다. 또한, 표시 장치를 제조할 때 발생하는 원가 역시 절감될 수 있다.
도 11a 내지 도 11c는 본 발명의 일 실시예에 따라 제조중인 하부도전층(200)을 개략적으로 도시한 단면도이다. 도 11a 내지 도 11c에 있어서, 도 6a와 동일한 참조부호는 동일부재를 의미하므로 중복된 설명은 생략하기로 한다.
도 11a 내지 도 11c를 참조하면, 하부도전층(200)은 제1기판(100) 상에 형성될 수 있다.
도 11a를 참조하면, 제1기판(100) 상에 제1금속을 포함하는 제1층(L1)이 형성될 수 있다. 제1금속은 저저항 물질일 수 있다. 제1금속은 알루미늄(Al) 및 구리(Cu) 중 적어도 하나를 포함할 수 있다. 일부 실시예에서, 제1금속은 알루미늄 합금 또는 구리 합금을 포함할 수 있다.
일 실시예에서, 제1기판(100)을 형성하는 단계에서, 제1층(L1)을 산화시킬 수 있다. 이러한 경우, 제1층(L1)은 산화물을 포함할 수 있다. 예를 들어, 제1층(L1)이 산화되기 전에 알루미늄(Al)을 포함하는 경우, 산화된 후 제1층(L1)은 알루미늄(Al) 및 알루미늄산화물(Al2O3)을 포함할 수 있다.
도 11b를 참조하면, 제2층(L2)이 제1층(L1) 상에 형성될 수 있다. 제2층(L2)은 제1층(L1)의 힐락(hillock) 불량을 방지 또는 감소시킬 수 있다. 일 실시예에서, 제2층(L2)은 제1층(L1)의 제1금속과 상이한 제2금속을 포함할 수 있다. 예를 들어, 제2금속은 티타늄(Ti) 및 몰리브덴(Mo) 중 적어도 하나를 포함할 수 있다. 제1층(L1)을 산화시켜 알루미늄(Al) 및 알루미늄산화물(Al2O3)을 포함하는 경우, 제2층(L2)이 티타늄(Ti)을 포함하더라도 제1층(L1) 및 제2층(L2) 사이의 확산 현상이 감소 또는 방지될 수 있다. 다른 실시예에서, 제2층(L2)은 무기물질을 포함할 수 있다. 예를 들어, 제2층(L2)은 실리콘질화물(SiNx)을 포함할 수 있다. 제2층(L2)이 실리콘질화물(SiNx)을 포함하는 경우, 제2층(L2) 및 제1층(L1) 사이의 확산 현상이 감소 또는 방지될 수 있다.
일 실시예에서, 제1층(L1) 및 제2층(L2)을 식각하기 전에 제1층(L1) 및 제2층(L2)을 열처리할 수 있다. 예를 들어, 제1층(L1) 및 제2층(L2)은 약 450℃에서 열처리될 수 있다. 제1층(L1) 및 제2층(L2)은 제1기판(100) 상에 형성되므로 화소회로층(PCL)의 구성요소가 형성되기 전에 높은 온도에서 열처리될 수 있다. 따라서, 배선의 신뢰도가 높아질 수 있으며, 화소회로층을 형성하는 후속 공정이 제1층(L1) 및 제2층(L2)에게 영향을 주는 것이 감소될 수 있다.
도 11c를 참조하면, 제1층(L1) 및 제2층(L2)이 식각될 수 있다. 일 실시예에서, 제1층(L1) 및 제2층(L2)이 식각된 후, 후처리 공정이 진행될 수 있다. 예를 들어, 제1층(L1) 및 제2층(L2)은 사플루오르화탄소(CF4) 및 산소(O2)를 이용하여 처리될 수 있다. 이러한 경우, 하부도전층(200)이 부식(corrosion)됨을 방지 또는 감소시킬 수 있다.
도 12는 본 발명의 다른 실시예에 따른 표시 장치(1)를 도 3의 B-B'선 및 C-C'선에 따라 개략적으로 나타낸 단면도이다. 도 12에 있어서, 도 5와 동일한 참조부호는 동일부재를 의미하는 바 중복된 설명은 생략하기로 한다.
도 12를 참조하면, 표시 장치(1)는 제1기판(100), 하부도전층(200), 평탄화층(300), 표시층(400), 및 패드(PAD)를 포함할 수 있다. 표시층(400)은 화소회로층(PCL) 및 표시요소층(DEL)을 포함할 수 있다. 화소회로층(PCL)은 평탄화층(300) 상에 배치될 수 있다. 화소회로층(PCL)은 제1무기절연층(410), 제2무기절연층(420), 제3무기절연층(430), 화소회로(PC), 제4무기절연층(440), 및 유기절연층(OIL)을 포함할 수 있다.
제4무기절연층(440)은 제3무기절연층(430) 및 제2도전층(CDL2) 상에 배치될 수 있다. 제4무기절연층(440)은 표시영역(DA) 및 패드영역(PADA)과 중첩할 수 있다. 제4무기절연층(440)은 패드전극(PE)의 적어도 일부를 덮고 패드전극(PE)과 중첩하는 상부패드홀(440PH)을 구비할 수 있다. 따라서, 패드전극(PE)의 적어도 일부는 상부패드홀(440PH)을 통해 노출될 수 있다. 제4무기절연층(440)은 소스전극(SE) 및 드레인전극(DE) 중 적어도 어느 하나를 노출시키는 제4절연층홀(440IH)을 구비할 수 있다. 화소전극(451)은 제4무기절연층(440)의 제4절연층홀(440IH) 및 유기절연층(OIL)의 컨택홀(OILCH)을 통해 소스전극(SE) 또는 드레인전극(DE)과 직접적으로 연결될 수 있다. 제4무기절연층(440)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 징크산화물(ZnOx)등과 같은 무기 절연물을 포함할 수 있다.
일 실시예에서, 표시층(400) 상에는 제2기판이 배치될 수 있다. 제4무기절연층(440)은 유기절연층(OIL) 및/또는 화소정의막(460) 상에 배치된 이물질이 상기 제2기판에 의해 눌려 제2도전층(CDL2)의 전극 또는 배선들이 쇼트되는 것을 방지 또는 감소시킬 수 있다. 또한, 제4무기절연층(440)은 패드(PAD)를 보호할 수 있다.
도 13a 및 도 13b는 본 발명의 다른 실시예에 따라 제조중인 표시 장치를 개략적으로 나타낸 단면도이다. 도 13a 및 도 13b에 있어서, 도 10e와 동일한 참조부호는 동일부재를 의미하는 바 중복된 설명은 생략하기로 한다.
도 13a 및 도 13b를 참조하면, 제4무기절연층(440)이 제2도전층(CDL2) 상에 형성될 수 있다. 일 실시예에서, 제4무기절연층(440)은 제2도전층(CDL2) 및 제3무기절연층(430) 상에 형성될 수 있다.
제4무기절연층(440)은 표시영역(DA) 및 패드영역(PADA)과 중첩할 수 있다. 제4무기절연층(440)은 패드전극(PE)의 적어도 일부를 덮고 패드전극(PE)과 중첩하는 상부패드홀(440PH)을 구비할 수 있다. 따라서, 패드전극(PE)의 적어도 일부는 상부패드홀(440PH)을 통해 노출될 수 있다. 제4무기절연층(440)은 소스전극(SE) 및 드레인전극(DE) 중 적어도 어느 하나를 노출시키는 제4절연층홀(440IH)을 구비할 수 있다.
이와 같은 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 표시 장치
100, 500: 제1기판, 제2기판
200: 하부도전층
300: 평탄화층
410, 420: 제1무기절연층, 제2무기절연층
430, 440: 제3무기절연층, 제4무기절연층
410IH, 420IH: 제1절연층홀, 제2절연층홀
430IH, 440IH: 제3절연층홀, 제4절연층홀
410PH, 420PH: 제1패드홀, 제2패드홀
430PH, 440PH: 제3패드홀, 상부패드홀
451: 화소전극
600: 밀봉부재
CDL1, CDL2: 제1도전층, 제2도전층
CL1, CL2: 제1연결배선, 제2연결배선
L1, L2: 제1층, 제2층
LCL1, LCL2, LCL3: 제1하부연결배선, 제2하부연결배선, 제3하부연결배선
Act, GE, SE, DE: 반도체층, 게이트전극, 소스전극, 드레인전극
ActH: 반도체층홀
CNC: 연결전극
DA, PADA: 표시영역, 패드영역
DEL, DPE: 표시요소층, 표시요소
FWL: 팬아웃배선
OIL: 유기절연층
PE: 패드전극

Claims (20)

  1. 표시영역 및 상기 표시영역의 외측에 배치된 패드영역을 포함하는 제1기판;
    상기 제1기판 상에 배치되며, 상기 패드영역으로부터 상기 표시영역으로 연장된 팬아웃배선을 포함하는 하부도전층;
    상기 하부도전층 상에 배치된 제1무기절연층;
    상기 제1무기절연층 상에 배치되며 상기 표시영역과 중첩하는 반도체층;
    상기 반도체층을 덮고 상기 표시영역 및 상기 패드영역과 중첩하는 제2무기절연층;
    상기 패드영역과 중첩하고, 상기 제2무기절연층 상에 배치되며, 상기 팬아웃배선과 전기적으로 연결된 패드전극; 및
    상기 제2무기절연층 상에 배치되며, 상기 표시영역과 중첩하는 표시요소를 포함하는 표시요소층;을 포함하는, 표시 장치.
  2. 제1항에 있어서,
    상기 패드전극은 상기 제1무기절연층의 제1패드홀 및 상기 제2무기절연층의 제2패드홀을 통해 상기 팬아웃배선과 전기적으로 연결된, 표시 장치.
  3. 제1항에 있어서,
    상기 하부도전층은,
    제1금속을 포함하는 제1층 및
    상기 제1층 상에 배치되며, 상기 제1금속과 상이한 제2금속을 포함하는 제2층을 포함하는, 표시 장치.
  4. 제3항에 있어서,
    상기 제1금속은 알루미늄을 포함하고,
    상기 제2금속은 티타늄을 포함하는, 표시 장치.
  5. 제3항에 있어서,
    상기 제1층은 알루미늄 및 알루미늄산화물을 포함하고,
    상기 제2층은 티타늄을 포함하는, 표시 장치.
  6. 제1항에 있어서,
    상기 하부도전층은,
    제1금속을 포함하는 제1층 및
    상기 제1층 상에 배치되며, 무기물질을 포함하는 제2층을 포함하는, 표시 장치.
  7. 제1항에 있어서,
    상기 하부도전층 및 상기 제1무기절연층 사이에 배치된 평탄화층;을 더 포함하는, 표시 장치.
  8. 제1항에 있어서,
    상기 제2무기절연층 상에 배치되며 상기 반도체층과 중첩하는 게이트전극을 포함하는 제1도전층;
    상기 게이트전극을 덮는 제3무기절연층; 및
    상기 제3무기절연층 및 상기 표시요소층 사이에 배치되며 소스전극 및 드레인전극을 포함하는 제2도전층;을 더 포함하고,
    상기 하부도전층은 표시영역과 중첩하는 제1하부연결배선을 더 포함하며,
    상기 소스전극 및 상기 드레인전극 중 어느 하나는 상기 제1무기절연층의 제1절연층홀, 상기 반도체층의 반도체층홀, 상기 제2무기절연층의 제2절연층홀, 및 상기 제3무기절연층의 제3절연층홀을 통해 상기 제1하부연결배선과 전기적으로 연결된, 표시 장치.
  9. 제1항에 있어서,
    상기 제2무기절연층 상에 배치된 제3무기절연층; 및
    상기 제3무기절연층 상에 배치된 제1연결배선;을 더 포함하고,
    상기 하부도전층은 제2하부연결배선을 더 포함하며,
    상기 제1연결배선은 상기 제1무기절연층의 홀, 상기 제2무기절연층의 홀, 및 상기 제3무기절연층의 홀을 통해 상기 제2하부연결배선과 전기적으로 연결된, 표시 장치.
  10. 제1항에 있어서,
    상기 제2무기절연층 상에 배치된 제2연결배선;
    상기 제2연결배선 상에 배치된 제3무기절연층; 및
    상기 제3무기절연층 상에 배치된 연결전극;을 더 포함하고,
    상기 하부도전층은 제3하부연결배선을 더 포함하며,
    상기 연결전극은 상기 제1무기절연층의 홀, 상기 제2무기절연층의 홀, 및 상기 제3무기절연층의 제1홀을 통해 상기 제3하부연결배선과 전기적으로 연결되고,
    상기 제2연결배선은 상기 제3무기절연층의 제2홀을 통해 상기 연결전극과 전기적으로 연결된, 표시 장치.
  11. 제1항에 있어서,
    상기 제2무기절연층 상에 배치되며 상기 반도체층과 중첩하는 게이트전극을 포함하는 제1도전층;
    상기 게이트전극을 덮는 제3무기절연층;
    상기 제3무기절연층 및 상기 표시요소층 사이에 배치되며 소스전극 및 드레인전극을 포함하는 제2도전층; 및
    상기 제2도전층 및 상기 표시요소층 사이에 배치된 유기절연층;을 더 포함하고,
    상기 표시요소는 상기 유기절연층의 컨택홀을 통해 상기 소스전극 및 상기 드레인전극 중 어느 하나와 직접적으로 연결된 화소전극을 포함하는, 표시 장치.
  12. 제11항에 있어서,
    상기 제2도전층은 알루미늄을 포함하는, 표시 장치.
  13. 제1항에 있어서,
    상기 패드전극의 적어도 일부를 덮고 상기 패드전극과 중첩하는 상부패드홀을 구비한 제4무기절연층;을 더 포함하는, 표시 장치.
  14. 제1항에 있어서,
    상기 표시요소층 상에 배치된 제2기판; 및
    상기 제1기판 및 상기 제2기판 사이에 배치되며 상기 표시영역을 둘러싸는 밀봉부재;를 더 포함하고,
    평면도에서 상기 밀봉부재는 상기 하부도전층과 적어도 일부 중첩하는, 표시 장치.
  15. 제1항에 있어서,
    상기 제1기판은 유리를 포함하는, 표시 장치.
  16. 제1기판 상에 하부도전층을 형성하는 단계;
    상기 하부도전층 상에 제1무기절연층, 반도체층, 제2무기절연층, 제1도전층, 및 제3무기절연층을 차례로 형성하는 단계;
    상기 제1무기절연층의 제1절연층홀, 상기 반도체층의 반도체층홀, 상기 제2무기절연층의 제2절연층홀, 및 상기 제3무기절연층의 제3절연층홀을 형성하는 단계; 및
    상기 제3절연층 상에 배치되며 상기 제1절연층홀, 상기 반도체층홀, 상기 제2절연층홀, 상기 제3절연층홀을 통해 상기 하부도전층과 전기적으로 연결된 제2도전층을 형성하는 단계;를 포함하는, 표시 장치의 제조방법.
  17. 제16항에 있어서,
    상기 하부도전층을 형성하는 단계는,
    제1금속을 포함하는 제1층을 형성하는 단계,
    상기 제1금속과 상이한 제2금속 및 무기물질 중 어느 하나를 포함하는 제2층을 상기 제1층 상에 형성하는 단계, 및
    상기 제1층 및 상기 제2층을 식각하는 단계를 포함하는, 표시 장치의 제조방법.
  18. 제17항에 있어서,
    상기 제1층을 형성하는 단계는,
    상기 제1층을 산화시키는 단계를 포함하는, 표시 장치의 제조방법.
  19. 제17항에 있어서,
    상기 하부도전층을 형성하는 단계는,
    상기 제1층 및 상기 제2층을 식각하기 전에 상기 제1층 및 상기 제2층을 열처리하는 단계를 더 포함하는, 표시 장치의 제조방법.
  20. 제16항에 있어서,
    상기 제2도전층 상에 제4무기절연층을 형성하는 단계;를 더 포함하고,
    상기 제1기판은 표시영역 및 상기 표시영역의 외측에 배치된 패드영역을 포함하며,
    상기 제2도전층은 상기 패드영역과 중첩하는 패드전극을 포함하고,
    상기 제4무기절연층은 상기 패드전극의 적어도 일부를 덮고 상기 패드전극과 중첩하는 상부패드홀을 구비한, 표시 장치의 제조방법.
KR1020210166099A 2021-11-26 2021-11-26 표시 장치 및 표시 장치의 제조방법 KR20230078904A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210166099A KR20230078904A (ko) 2021-11-26 2021-11-26 표시 장치 및 표시 장치의 제조방법
US17/901,587 US20230172022A1 (en) 2021-11-26 2022-09-01 Display apparatus and method of manufacturing the same
CN202211494408.XA CN116193930A (zh) 2021-11-26 2022-11-25 显示装置以及制造该显示装置的方法
EP22209557.2A EP4188054A1 (en) 2021-11-26 2022-11-25 Display apparatus and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210166099A KR20230078904A (ko) 2021-11-26 2021-11-26 표시 장치 및 표시 장치의 제조방법

Publications (1)

Publication Number Publication Date
KR20230078904A true KR20230078904A (ko) 2023-06-05

Family

ID=84362953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210166099A KR20230078904A (ko) 2021-11-26 2021-11-26 표시 장치 및 표시 장치의 제조방법

Country Status (4)

Country Link
US (1) US20230172022A1 (ko)
EP (1) EP4188054A1 (ko)
KR (1) KR20230078904A (ko)
CN (1) CN116193930A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017064590A1 (en) * 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102457997B1 (ko) * 2017-12-29 2022-10-21 엘지디스플레이 주식회사 전계 발광 표시장치
CN111638616B (zh) * 2019-03-01 2022-04-15 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板及其制作方法
KR20210010771A (ko) * 2019-07-19 2021-01-28 삼성디스플레이 주식회사 표시 장치
KR20210035357A (ko) * 2019-09-23 2021-04-01 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20230172022A1 (en) 2023-06-01
EP4188054A1 (en) 2023-05-31
CN116193930A (zh) 2023-05-30

Similar Documents

Publication Publication Date Title
KR20210008240A (ko) 표시 장치
US11386850B2 (en) Display panel and display apparatus including the same
US11683951B2 (en) Display panel and display device
US11296167B2 (en) Display device
KR102542177B1 (ko) 유기 발광 표시 장치 및 이를 구비한 전자 기기
US9911802B2 (en) Display device and method for manufacturing the same
KR20210138842A (ko) 디스플레이 장치
CN114203769A (zh) 显示设备及制造该显示设备的方法
KR20230078904A (ko) 표시 장치 및 표시 장치의 제조방법
CN114242749A (zh) 显示装置
US20230240107A1 (en) Display device
CN220210914U (zh) 显示面板及显示装置
US20240023378A1 (en) Display device
US11693502B2 (en) Display device
US20230053184A1 (en) Display device and method of fabricating the same
EP4325575A1 (en) Display device
US20220392977A1 (en) Display device and method of fabricating the same
KR20230020068A (ko) 표시 장치
US20220181413A1 (en) Display device
US20230006174A1 (en) Display panel and display apparatus
US20240099075A1 (en) Display device
US20240147773A1 (en) Display device and electronic device including the same
KR20230099766A (ko) 표시 장치
KR20230022375A (ko) 표시 패널 및 표시 장치
KR20230050519A (ko) 표시 패널 및 이의 제조 방법