TWI715649B - 電子裝置、半導體裝置的製造方法、以及使用其製造之電晶體 - Google Patents

電子裝置、半導體裝置的製造方法、以及使用其製造之電晶體 Download PDF

Info

Publication number
TWI715649B
TWI715649B TW105133130A TW105133130A TWI715649B TW I715649 B TWI715649 B TW I715649B TW 105133130 A TW105133130 A TW 105133130A TW 105133130 A TW105133130 A TW 105133130A TW I715649 B TWI715649 B TW I715649B
Authority
TW
Taiwan
Prior art keywords
insulator
transistor
oxide semiconductor
conductor
region
Prior art date
Application number
TW105133130A
Other languages
English (en)
Other versions
TW201724181A (zh
Inventor
肥純一
神長正美
島行徳
保坂泰靖
中澤安孝
羽持貴士
佐藤貴洋
山崎舜平
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201724181A publication Critical patent/TW201724181A/zh
Application granted granted Critical
Publication of TWI715649B publication Critical patent/TWI715649B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/383—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)

Abstract

在包括氧化物半導體的半導體裝置中抑制電特性變動，並提高可靠性。在本發明的一個實施方式中，在基板上形成氧化物半導體，在氧化物半導體上形成絕緣體，在絕緣體上形成金屬氧化物，在金屬氧化物上形成導電體，藉由去除氧化物半導體上的導電體、金屬氧化物、絕緣體來使氧化物半導體的一部分露出，對被露出的氧化物半導體的表面進行電漿處理，在被露出的氧化物半導體及導電體上形成氮化物絕緣體，電漿處理在氬氣體和氮氣體的混合氛圍下進行。

Description

電子裝置、半導體裝置的製造方法、以及使用其製造之電晶體
本發明的一個實施方式係關於一種包括氧化物半導體的半導體裝置的製造方法。
注意，本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式的技術領域係關於一種物體、方法或製造方法。此外，本發明係關於一種製程(process)、機器(machine)、產品(manufacture)或組合物(composition of matter)。本發明的一個實施方式尤其係關於一種半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、其驅動方法或其製造方法。
注意，在本說明書等中，半導體裝置是指藉由利用半導體特性而能夠工作的所有裝置。除了電晶體等半導體元件之外，半導體電路、算術裝置、記憶體裝置都是半導體裝置的一個實施方式。攝像裝置、顯示裝置、液晶顯示裝置、發光裝置、電光裝置、發電裝置(包括薄膜太陽能電池或有機薄膜太陽能電池等)及電子裝置有時包括半導體裝置。
藉由利用形成在具有絕緣表面的基板上的半導體薄膜來構成電晶體(也稱為場效應電晶體(FET)或薄膜電晶體(TFT))的技術受到關注。該電晶體被廣泛地應用於如集成電路(IC)及影像顯示裝置(顯示裝置)等電子裝置。作為可以應用於電晶體的半導體薄膜，以矽為代表的半導體材料被周知。另外，作為其他材料，氧化物半導體受到關注。
另外，公開了使用In-Ga-Zn類氧化物半導體製造電晶體的技術(例如，參照專利文獻1)。另外，也公開了一種技術，其中使用氧化物薄膜製造具有自對準的頂閘極結構的電晶體(參照專利文獻2)。
此外，已公開了如下半導體裝置：將因加熱而釋放氧的絕緣體用作其中形成通道的氧化物半導體層的基底絕緣體，來降低該氧化物半導體層的氧缺陷(參照專利文獻3)。
[專利文獻1]日本專利申請公開第2007-96055號公報
[專利文獻2]日本專利申請公開第2009-278115號公報
[專利文獻3]日本專利申請公開第2012-009836號公報
當將氧化物半導體用於通道區域製造電晶體時，形成在氧化物半導體的通道區域中的氧缺陷對電晶體特性造成負面影響，所以會成為問題。例如，當在氧化物半導體的通道區域中形成氧缺陷時，因該氧缺陷而形成載子。當在氧化物半導體中的通道區域中形成有載子時，發生在通道區域中包括氧化物半導體的電晶體的電特性變動，典型地發生臨界電壓的漂移。此外，有各電晶體的電特性不均勻的問題。由此，在氧化物半導體的通道區域中氧缺陷越少越佳。另一方面，將氧化物半導體用於通道區域的電晶體較佳為具有如下結構：與源極電極及汲極電極接觸的氧化物半導體的氧缺陷較佳為較多且其電阻較低，以降低與源極電極和汲極電極的接觸電阻。
本發明的一個實施方式的目的之一是提供一種包括氧化物半導體的微型電晶體。另外，本發明的一個實施方式的目的之一是提供一種寄生電容小的包括氧化物半導體的電晶體。另外，本發明的一個實施方式的目的之一是抑制包括氧化物半導體的電晶體的電特性變動並提高其可靠性。另外，本發明的一個實施方式的目的之一是提供一種包括氧化物半導體的電晶體。另外，本發明的一個實施方式的目的之一是提供一種包括氧化物半導體的通態電流(on-state current)大的電晶體。另外，本發明的一個實施方式的目的之一是提供一種包括氧化物半導體的關態電流(off-state current)小的電晶體。另外，本發明的 一個實施方式的目的之一是提供一種將銅等電阻小的導電體用於佈線的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種功耗得到降低的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置。
注意，上述目的的記載不妨礙其他目的的存在。本發明的一個實施方式並不需要實現所有上述目的。上述目的以外的目的從說明書等的記載看來是顯而易見的，並可以從說明書等中抽取上述目的以外的目的。
本發明的一個實施方式是一種半導體裝置，包括：基板上的氧化物半導體；氧化物半導體上的絕緣體；絕緣體上的金屬氧化物；以及氧化物半導體、絕緣體及金屬氧化物上的氮化物絕緣體，其中，電晶體的通道長度為0.2μm以上且小於1.5μm，並且，絕緣體的厚度為10nm以上且200nm以下。
另外，在上述方式中，通道長度為0.5μm以上且1.0μm以下。
另外，在上述方式中，絕緣體的厚度為20nm以上且150nm以下。另外，在上述方式中，電晶體的耐壓特性較佳為8.0×106V/cm以上。
本發明的一個實施方式是一種半導體裝置的製造方法，包括如下步驟：在基板上形成氧化物半導體；在氧化物半導體上形成絕緣體；在絕緣體上形成金屬氧化物；在金屬氧化物上形成導電體；藉由去除氧化物半導體 上的導電體、金屬氧化物、絕緣體來使氧化物半導體的一部分露出；對被露出的氧化物半導體的表面進行電漿處理；以及在被露出的氧化物半導體及導電體上形成氮化物絕緣體，其中電漿處理在氬氣體和氮氣體的混合氛圍下進行。
另外，在上述方式中，電漿處理在150℃以上且低於300℃的溫度下進行。
另外，在上述方式中，氮化物絕緣體在150℃以上且低於300℃的溫度下形成。
另外，在上述方式中，電漿處理及氮化物絕緣體的形成使用電漿CVD設備連續地進行。
另外，在上述方式中，金屬氧化物被用作閘極絕緣體。
另外，在上述方式中，金屬氧化物被用作閘極電極。
本發明的一個實施方式是一種電子裝置的製造方法，該電子裝置包括半導體裝置、天線、電池、操作鍵或外殼，其中，半導體裝置利用上述方式的半導體裝置的製造方法來製造。
根據本發明的一個實施方式，可以抑制包括氧化物半導體的電晶體的電特性變動並可以提高其可靠性。另外，根據本發明的一個實施方式，可以提供一種包括氧化物半導體的電晶體。另外，根據本發明的一個實施方式，可以提供一種包括氧化物半導體的通態電流大的電 晶體。另外，根據本發明的一個實施方式，可以提供一種包括氧化物半導體的關態電流小的電晶體。另外，根據本發明的一個實施方式，可以提供一種功耗得到降低的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種新穎的半導體裝置。
注意，這些效果的記載不妨礙其他效果的存在。本發明的一個實施方式並不需要具有所有上述效果。另外，這些效果以外的效果從說明書、圖式、申請專利範圍等的記載看來是顯而易見的，並可以從說明書、圖式、申請專利範圍等的記載中抽取上述效果以外的效果。
100‧‧‧電晶體
100A‧‧‧電晶體
100B‧‧‧電晶體
100C‧‧‧電晶體
100D‧‧‧電晶體
100E‧‧‧電晶體
100F‧‧‧電晶體
100G‧‧‧電晶體
100H‧‧‧電晶體
100J‧‧‧電晶體
100K‧‧‧電晶體
100L‧‧‧電晶體
100M‧‧‧電晶體
100N‧‧‧電晶體
100P‧‧‧電晶體
100Q‧‧‧電晶體
100R‧‧‧電晶體
100S‧‧‧電晶體
100T‧‧‧電晶體
100U‧‧‧電晶體
100V‧‧‧電晶體
100W‧‧‧電晶體
100X‧‧‧電晶體
100Y‧‧‧電晶體
100Z‧‧‧電晶體
102‧‧‧基板
104‧‧‧絕緣體
106‧‧‧導電體
107‧‧‧氧化物半導體
108‧‧‧氧化物半導體
108_1‧‧‧氧化物半導體
108_2‧‧‧氧化物半導體
108_3‧‧‧氧化物半導體
108f‧‧‧區域
108i‧‧‧區域
108s‧‧‧區域
108d‧‧‧區域
110‧‧‧絕緣體
110_0‧‧‧絕緣體
111‧‧‧金屬氧化物
111_0‧‧‧金屬氧化物
112‧‧‧導電體
112_0‧‧‧導電體
113‧‧‧金屬氧化物
113_0‧‧‧金屬氧化物
113_1‧‧‧金屬氧化物
116‧‧‧絕緣體
118‧‧‧絕緣體
120a‧‧‧導電體
120b‧‧‧導電體
121a‧‧‧導電體
121b‧‧‧導電體
122‧‧‧絕緣體
140‧‧‧遮罩
141a‧‧‧開口
141b‧‧‧開口
143‧‧‧開口
201‧‧‧電晶體
203‧‧‧電晶體
207a‧‧‧液晶元件
207b‧‧‧液晶元件
211‧‧‧基板
212‧‧‧絕緣體
213‧‧‧絕緣體
215‧‧‧絕緣體
217‧‧‧絕緣體
219‧‧‧絕緣體
223‧‧‧氧化物半導體
241‧‧‧彩色膜
243‧‧‧遮光膜
245‧‧‧絕緣體
247‧‧‧間隔物
249‧‧‧液晶
251‧‧‧導電體
252‧‧‧導電體
253‧‧‧絕緣體
255‧‧‧導電體
261‧‧‧基板
305‧‧‧基板
310‧‧‧導電體
312‧‧‧導電體
315‧‧‧導電體
320‧‧‧導電體
325‧‧‧導電體
330‧‧‧光阻劑
332‧‧‧曝光區域
335‧‧‧未曝光區域
336‧‧‧曝光區域
338‧‧‧未曝光區域
340‧‧‧光阻遮罩
345‧‧‧光阻遮罩
350‧‧‧絕緣體
355‧‧‧絕緣體
360‧‧‧光罩
362‧‧‧光罩
501‧‧‧像素電路
501t‧‧‧電晶體
505t‧‧‧電晶體
506t‧‧‧電晶體
502‧‧‧像素部
504‧‧‧驅動電路部
504a‧‧‧閘極驅動器
504b‧‧‧源極驅動器
506‧‧‧保護電路
507‧‧‧端子部
510‧‧‧顯示裝置
511‧‧‧基板
512‧‧‧基板
514‧‧‧顯示部
516‧‧‧電路
518‧‧‧佈線
520‧‧‧IC
522‧‧‧FPC
524‧‧‧電極
526‧‧‧開口部
530‧‧‧絕緣層
531‧‧‧絕緣層
532‧‧‧彩色層
534‧‧‧黏合層
535‧‧‧黏合層
536‧‧‧遮光層
537‧‧‧電極
538a‧‧‧配向膜
538b‧‧‧配向膜
539‧‧‧絕緣層
540‧‧‧偏光板
541‧‧‧液晶層
542‧‧‧電極
543‧‧‧連接部
544‧‧‧導電層
545‧‧‧導電層
546‧‧‧連接部
547‧‧‧連接器
548‧‧‧電極
550‧‧‧電晶體
552‧‧‧電晶體
554‧‧‧電晶體
560‧‧‧電容器
562‧‧‧電容器
570‧‧‧液晶元件
572‧‧‧發光元件
574‧‧‧液晶元件
576‧‧‧EL層
577‧‧‧電極
578‧‧‧絕緣層
579‧‧‧導電層
580‧‧‧絕緣層
581‧‧‧絕緣層
582‧‧‧絕緣層
583‧‧‧絕緣層
584‧‧‧導電層
585‧‧‧導電層
586‧‧‧半導體層
587‧‧‧導電層
588‧‧‧發光元件
589‧‧‧連接部
590‧‧‧連接層
600‧‧‧資料處理裝置
610‧‧‧算術裝置
611‧‧‧算術部
612‧‧‧記憶部
614‧‧‧傳輸路徑
615‧‧‧輸入輸出介面
620‧‧‧輸入輸出裝置
630‧‧‧顯示部
640‧‧‧輸入部
650‧‧‧檢測部
681‧‧‧區域
682‧‧‧指示器
690‧‧‧通訊部
700‧‧‧顯示裝置
701‧‧‧基板
702‧‧‧像素部
704‧‧‧源極驅動電路部
705‧‧‧基板
706‧‧‧閘極驅動電路部
708‧‧‧FPC端子部
710‧‧‧信號線
711‧‧‧佈線部
712‧‧‧密封劑
716‧‧‧FPC
730‧‧‧絕緣體
732‧‧‧密封膜
734‧‧‧絕緣體
736‧‧‧彩色膜
738‧‧‧遮光膜
750‧‧‧電晶體
752‧‧‧電晶體
760‧‧‧連接電極
770‧‧‧平坦化絕緣體
772‧‧‧導電體
773‧‧‧絕緣體
774‧‧‧導電體
775‧‧‧液晶元件
776‧‧‧液晶層
778‧‧‧結構體
780‧‧‧各向異性導電體
782‧‧‧發光元件
784‧‧‧導電體
786‧‧‧EL層
788‧‧‧導電體
790‧‧‧電容器
800‧‧‧反相器
810‧‧‧OS電晶體
820‧‧‧OS電晶體
831‧‧‧信號波形
832‧‧‧信號波形
840‧‧‧虛線
841‧‧‧實線
850‧‧‧OS電晶體
860‧‧‧CMOS反相器
900‧‧‧半導體裝置
901‧‧‧電源電路
902‧‧‧電路
903‧‧‧電壓產生電路
903A‧‧‧電壓產生電路
903B‧‧‧電壓產生電路
903C‧‧‧電壓產生電路
903D‧‧‧電壓產生電路
903E‧‧‧電壓產生電路
904‧‧‧電路
905‧‧‧電壓產生電路
905A‧‧‧電壓產生電路
905E‧‧‧電壓產生電路
906‧‧‧電路
911‧‧‧電晶體
912‧‧‧電晶體
912A‧‧‧電晶體
912B‧‧‧電晶體
921‧‧‧控制電路
922‧‧‧電晶體
1102‧‧‧基板
1108‧‧‧氧化物半導體
1110‧‧‧絕緣體
1280a‧‧‧p型電晶體
1280b‧‧‧n型電晶體
1280c‧‧‧n型電晶體
1281‧‧‧電容器
1282‧‧‧電晶體
1311‧‧‧佈線
1312‧‧‧佈線
1313‧‧‧佈線
1314‧‧‧佈線
1315‧‧‧佈線
1316‧‧‧佈線
1317‧‧‧佈線
1351‧‧‧電晶體
1352‧‧‧電晶體
1353‧‧‧電晶體
1354‧‧‧電晶體
1360‧‧‧光電轉換元件
1401‧‧‧信號
1402‧‧‧信號
1403‧‧‧信號
1404‧‧‧信號
1405‧‧‧信號
1501C‧‧‧絕緣膜
1504‧‧‧導電膜
1505‧‧‧接合層
1506‧‧‧絕緣膜
1507‧‧‧金屬氧化物膜
1508‧‧‧半導體膜
1511B‧‧‧導電膜
1511C‧‧‧導電膜
1512A‧‧‧導電膜
1512B‧‧‧導電膜
1516‧‧‧絕緣膜
1518‧‧‧絕緣膜
1519B‧‧‧端子
1519C‧‧‧端子
1520‧‧‧功能層
1521‧‧‧絕緣膜
1522‧‧‧連接部
1528‧‧‧絕緣膜
1530‧‧‧像素電路
1550‧‧‧顯示元件
1551‧‧‧電極
1552‧‧‧電極
1553‧‧‧層
1570‧‧‧基板
1591A‧‧‧開口
1591B‧‧‧開口
1591C‧‧‧開口
1700‧‧‧顯示面板
1702‧‧‧像素
1705‧‧‧密封材料
1750‧‧‧顯示元件
1751‧‧‧電極
1751H‧‧‧開口
1752‧‧‧電極
1753‧‧‧層
1770‧‧‧基板
1770P‧‧‧功能膜
1771‧‧‧絕緣膜
4102‧‧‧基板
4108‧‧‧氧化物半導體
4110‧‧‧絕緣體
4112‧‧‧導電體
8000‧‧‧顯示模組
8001‧‧‧上蓋
8002‧‧‧下蓋
8003‧‧‧FPC
8004‧‧‧觸控面板
8005‧‧‧FPC
8006‧‧‧顯示面板
8007‧‧‧背光
8008‧‧‧光源
8009‧‧‧框架
8010‧‧‧印刷電路板
8011‧‧‧電池
9000‧‧‧外殼
9001‧‧‧顯示部
9003‧‧‧揚聲器
9005‧‧‧操作鍵
9006‧‧‧連接端子
9007‧‧‧感測器
9008‧‧‧麥克風
9050‧‧‧操作按鈕
9051‧‧‧資訊
9052‧‧‧資訊
9053‧‧‧資訊
9054‧‧‧資訊
9055‧‧‧鉸鏈
9100‧‧‧電視機
9101‧‧‧可攜式資訊終端
9102‧‧‧可攜式資訊終端
9200‧‧‧可攜式資訊終端
9201‧‧‧可攜式資訊終端
9500‧‧‧顯示裝置
9501‧‧‧顯示面板
9502‧‧‧顯示區域
9503‧‧‧區域
9511‧‧‧軸部
9512‧‧‧軸承部
在圖式中：圖1是說明半導體裝置的製造方法的製程流程圖；圖2是說明半導體裝置的製造方法的製程流程圖；圖3A至圖3C是說明半導體裝置的俯視圖及剖面圖；圖4A至圖4C是說明半導體裝置的俯視圖及剖面圖；圖5A和圖5B是說明半導體裝置的剖面圖；圖6A和圖6B是說明半導體裝置的剖面圖；圖7A和圖7B是說明半導體裝置的剖面圖；圖8A和圖8B是說明半導體裝置的剖面圖； 圖9A和圖9B是說明半導體裝置的剖面圖；圖10A和圖10B是說明半導體裝置的剖面圖；圖11A和圖11B是說明半導體裝置的剖面圖；圖12A和圖12B是說明半導體裝置的剖面圖；圖13A和圖13B是說明半導體裝置的剖面圖；圖14A和圖14B是說明半導體裝置的剖面圖；圖15A至圖15D是說明半導體裝置的製造方法的剖面圖；圖16A至圖16D是說明半導體裝置的製造方法的剖面圖；圖17A和圖17B是說明半導體裝置的製造方法的剖面圖；圖18A至圖18D是說明半導體裝置的製造方法的剖面圖；圖19A至圖19D是說明半導體裝置的製造方法的剖面圖；圖20A至圖20C是說明半導體裝置的製造方法的剖面圖；圖21A至圖21C是說明半導體裝置的俯視圖及剖面圖；圖22A至圖22D是說明半導體裝置的俯視圖及剖面圖；圖23A和圖23B是說明半導體裝置的剖面圖；圖24A和圖24B是說明半導體裝置的剖面圖； 圖25A和圖25B是說明半導體裝置的剖面圖；圖26A和圖26B是說明半導體裝置的剖面圖；圖27A和圖27B是說明半導體裝置的剖面圖；圖28A和圖28B是說明半導體裝置的剖面圖；圖29A和圖29B是說明半導體裝置的剖面圖；圖30A和圖30B是說明半導體裝置的剖面圖；圖31A和圖31B是說明半導體裝置的剖面圖；圖32A和圖32B是說明半導體裝置的剖面圖；圖33A至圖33D是說明半導體裝置的製造方法的剖面圖；圖34A至圖34D是說明半導體裝置的製造方法的剖面圖；圖35A和圖35B是說明半導體裝置的製造方法的剖面圖；圖36A至圖36D是說明半導體裝置的製造方法的剖面圖；圖37A至圖37D是說明半導體裝置的製造方法的剖面圖；圖38A至圖38C是說明半導體裝置的製造方法的剖面圖；圖39A至圖39C是說明根據本發明的一個實施方式的氧化物半導體的原子個數比的範圍的圖；圖40是說明InMZnO4的結晶的圖；圖41A至圖41C是氧化物半導體的疊層結構的能帶 圖；圖42A至圖42E是說明利用XRD的CAAC-OS及單晶氧化物半導體的結構分析的圖以及CAAC-OS的選區電子繞射圖案；圖43A至圖43E是CAAC-OS的剖面TEM影像、平面TEM影像及藉由分析得到的影像；圖44A至圖44D是nc-OS的電子繞射圖案以及nc-OS的剖面TEM影像；圖45A和圖45B是a-like OS的剖面TEM影像；圖46示出電子照射所引起的In-Ga-Zn氧化物的結晶部的變化；圖47A至圖47C是說明半導體裝置的製造方法的剖面圖；圖48A至圖48C是說明半導體裝置的製造方法的剖面圖；圖49是示出顯示裝置的一個實施方式的俯視圖；圖50是示出顯示裝置的一個實施方式的剖面圖；圖51是示出顯示裝置的一個實施方式的剖面圖；圖52是示出顯示裝置的一個實施方式的剖面圖；圖53A、圖53B1和圖53B2是說明根據實施方式的顯示面板的結構的圖；圖54A和圖54B是說明根據實施方式的顯示面板的結構的圖；圖55是說明根據實施方式的像素電路的電路圖； 圖56A、圖56B1和圖56B2是說明根據實施方式的顯示面板的結構的圖；圖57是說明半導體裝置的電路結構的圖；圖58A和圖58B是說明像素電路的結構的圖以及說明像素電路的工作的時序圖；圖59A至圖59C是說明顯示裝置的方塊圖及電路圖；圖60A至圖60C是用來說明本發明的一個實施方式的電路圖及時序圖；圖61A至圖61C是用來說明本發明的一個實施方式的圖表及電路圖；圖62A和圖62B是用來說明本發明的一個實施方式的電路圖及時序圖；圖63A和圖63B是用來說明本發明的一個實施方式的電路圖及時序圖；圖64A至圖64E是用來說明本發明的一個實施方式的方塊圖、電路圖以及波形圖；圖65A和圖65B是用來說明本發明的一個實施方式的電路圖及時序圖；圖66A和圖66B是用來說明本發明的一個實施方式的電路圖；圖67A至圖67C是用來說明本發明的一個實施方式的電路圖；圖68A和圖68B是用來說明本發明的一個實施方式 的電路圖；圖69A至圖69C是用來說明本發明的一個實施方式的電路圖；圖70A和圖70B是用來說明本發明的一個實施方式的電路圖；圖71A和圖71B是示出輸入輸出裝置的例子的剖面圖；圖72是說明顯示模組的圖；圖73A至圖73G是說明電子裝置的圖；圖74A和圖74B是說明顯示裝置的透視圖；圖75A和圖75B是說明資料處理裝置的結構的圖；圖76是說明實施例中的樣本的剖面結構的圖；圖77A和圖77B是說明實施例中的TDS測量結果的圖；圖78是說明實施例中的片電阻的測量結果的圖；圖79A和圖79B是說明實施例中的樣本的剖面結構的圖；圖80A和圖80B是說明實施例中的樣本的剖面照片的圖；圖81A至圖81C是說明實施例中的發射顯微鏡的觀察結果的圖；圖82是說明實施例中的電晶體的Id-Vg特性的圖；圖83是說明實施例中的電晶體的GBT測試結果的圖； 圖84A和圖84B是說明實施例中的電晶體的耐壓評價的圖；圖85A和圖85B是說明實施例中的電晶體的剖面照片及Id-Vg特性的圖；圖86A至圖86C是說明實施例中的樣本的剖面結構及表面粗糙度的測量結果的圖；圖87A至圖87C是說明半導體裝置的製造方法的剖面圖；圖88A至圖88C是說明半導體裝置的製造方法的剖面圖；圖89A至圖89C是說明半導體裝置的製造方法的剖面圖；圖90是說明半導體裝置的製造方法的剖面圖；圖91A至圖91C是說明半導體裝置的製造方法的剖面圖；圖92A和圖92B是說明半導體裝置的製造方法的剖面圖；圖93A和圖93B是說明半導體裝置的製造方法的剖面圖；圖94A和圖94B是說明半導體裝置的製造方法的剖面圖；圖95A至圖95C是說明半導體裝置的製造方法的剖面圖；圖96是示出顯示裝置的一個例子的透視圖； 圖97是示出顯示裝置的一個例子的剖面圖。
下面，參照圖式對實施方式進行說明。但是，所屬技術領域的通常知識者可以很容易地理解一個事實，就是實施方式可以以多個不同形式來實施，其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面的實施方式所記載的內容中。
注意，在圖式中，有時為了明確起見，誇大表示各組件的大小、層的厚度或區域。因此，本發明並不一定限定於該尺寸。此外，在圖式中示意性地示出了理想的例子，本發明的一個實施方式不侷限於圖式所示的形狀或數值等。
另外，在本說明書中使用的“第一”、“第二”、“第三”等序數詞是為了方便識別組件而附的，而不是為了在數目方面上進行限定的。
在本說明書中，為了方便起見，使用“上”、“下”等表示配置的詞句以參照圖式說明組件的位置關係。另外，組件的位置關係根據描述各組件的方向適當地改變。因此，不侷限於在說明書中說明的詞句，根據情況可以適當地更換。
在本說明書等中，電晶體是指至少包括閘極、汲極以及源極這三個端子的元件。電晶體在汲極(汲 極端子、汲極區域或汲極電極)與源極(源極端子、源極區域或源極電極)之間具有通道區域，並且電流能夠流過汲極、通道區域以及源極。注意，在本說明書等中，通道區域是指電流主要流過的區域。
另外，在使用極性不同的電晶體的情況或電路工作中的電流方向變化的情況等下，源極及汲極的功能有時互相調換。因此，在本說明書等中，源極和汲極可以互相調換。
在本說明書等中，“電連接”包括藉由“具有某種電作用的元件”連接的情況。在此，“具有某種電作用的元件”只要可以進行連接目標間的電信號的授受，就對其沒有特別的限制。例如，“具有某種電作用的元件”不僅包括電極和佈線，而且還包括電晶體等的切換元件、電阻元件、電感器、電容器、其他具有各種功能的元件等。
在本說明書等中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。另外，“垂直”是指兩條直線形成的角度為80°以上且100°以下的狀態。因此也包括85°以上且95°以下的角度的狀態。
在本說明書等中，“膜”和“層”可以相互調換。例如，有時可以將“導電層”換稱為“導電膜”。或者，例如有時可以將“絕緣膜”換稱為“絕緣層”。
另外，在本說明書等中，在沒有特別的說明 的情況下，關態電流是指電晶體處於關閉狀態(也稱為非導通狀態、遮斷狀態)時的汲極電流。在沒有特別的說明的情況下，在n通道型電晶體中，關閉狀態是指閘極與源極間的電壓Vgs低於臨界電壓Vth的狀態，在p通道型電晶體中，關閉狀態是指閘極與源極間的電壓Vgs高於臨界電壓Vth的狀態。例如，n通道型電晶體的關態電流有時是指閘極與源極間的電壓Vgs低於臨界電壓Vth時的汲極電流。
電晶體的關態電流有時取決於Vgs。因此，“電晶體的關態電流為I以下”有時指存在使電晶體的關態電流成為I以下的Vgs的值。電晶體的關態電流有時是指預定的Vgs中的關閉狀態、預定的範圍內的Vgs中的關閉狀態或能夠獲得充分被降低的關態電流的Vgs中的關閉狀態等時的關態電流。
作為一個例子，設想一種n通道型電晶體，該n通道型電晶體的臨界電壓Vth為0.5V，Vgs為0.5V時的汲極電流為1×10-9A，Vgs為0.1V時的汲極電流為1×10-13A，Vgs為-0.5V時的汲極電流為1×10-19A，Vgs為-0.8V時的汲極電流為1×10-22A。在Vgs為-0.5V時或在Vgs為-0.5V至-0.8V的範圍內，該電晶體的汲極電流為1×10-19A以下，所以有時稱該電晶體的關態電流為1×10-19A以下。由於存在該電晶體的汲極電流為1×10-22A以下的Vgs，因此有時稱該電晶體的關態電流為1×10-22A以下。
在本說明書等中，有時以每通道寬度W的電 流值表示具有通道寬度W的電晶體的關態電流。另外，有時以每預定的通道寬度(例如1μm)的電流值表示具有通道寬度W的電晶體的關態電流。在為後者時，關態電流的單位有時以具有電流/長度的因次的單位(例如，A/μm)表示。
電晶體的關態電流有時取決於溫度。在本說明書中，在沒有特別的說明的情況下，關態電流有時表示室溫、60℃、85℃、95℃或125℃下的關態電流。或者，有時表示保證包括該電晶體的半導體裝置等的可靠性的溫度或者包括該電晶體的半導體裝置等被使用的溫度(例如，5℃至35℃中的任一溫度)下的關態電流。“電晶體的關態電流為I以下”是指：在室溫、60℃、85℃、95℃、125℃、保證包括該電晶體的半導體裝置等的可靠性的溫度或者包括該電晶體的半導體裝置等被使用的溫度(例如，5℃至35℃中的任一溫度)下，存在使電晶體的關態電流成為I以下的Vgs的值。
電晶體的關態電流有時取決於汲極與源極間的電壓Vds。在本說明書中，在沒有特別的說明的情況下，關態電流有時表示Vds為0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V或20V時的關態電流。或者，有時表示保證包括該電晶體的半導體裝置等的可靠性的Vds，或者，有時表示包括該電晶體的半導體裝置等所使用的Vds下的關態電流。“電晶體的關態電流為I以下”是指：在Vds為0.1V、0.8V、1V、1.2V、 1.8V、2.5V、3V、3.3V、10V、12V、16V、20V、在保證包括該電晶體的半導體裝置等的可靠性的Vds或包括該電晶體的半導體裝置等所使用的Vds下，存在使電晶體的關態電流成為I以下的Vgs的值。
在上述關態電流的說明中，可以將汲極換稱為源極。也就是說，關態電流有時指電晶體處於關閉狀態時的流過源極的電流。
在本說明書等中，有時將關態電流記作洩漏電流。在本說明書等中，關態電流例如有時指當電晶體處於關閉狀態時流在源極與汲極間的電流。
在本說明書等中，例如當導電性充分低時，有時即使表示為“半導體”也具有“絕緣體”的特性。此外，“半導體”和“絕緣體”的邊境不太清楚，因此有時不能精確地區別。由此，有時可以將本說明書等所記載的“半導體”換稱為“絕緣體”。同樣地，有時可以將本說明書等所記載的“絕緣體”換稱為“半導體”。另外，有時可以將本說明書等所記載的“絕緣體”換稱為“半絕緣體”。
在本說明書等中，例如當導電性充分高時，有時即使表示為“半導體”也具有“導電體”的特性。此外，“半導體”和“導電體”的邊境不太清楚，因此有時不能精確地區別。由此，有時可以將本說明書等所記載的“半導體”換稱為“導電體”。同樣地，有時可以將本說明書等所記載的“導電體”換稱為“半導體”。
在本說明書等中，半導體的雜質是指構成半導體膜的主要成分之外的物質。例如，濃度低於0.1atomic%的元素是雜質。當包含雜質時，有可能在半導體中形成DOS(Density of States：態密度)，載子移動率有可能降低或結晶性有可能降低。在半導體包括氧化物半導體時，作為改變半導體特性的雜質，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素或主要成分之外的過渡金屬等，尤其是，有氫(包含於水中)、鋰、鈉、矽、硼、磷、碳、氮等。在是氧化物半導體的情況下，有時例如由於氫等雜質的混入導致氧缺陷的產生。此外，當半導體包含矽時，作為改變半導體特性的雜質，例如有氧、除氫之外的第1族元素、第2族元素、第13族元素、第15族元素等。
實施方式1
在本實施方式中，參照圖1至圖20C說明包括電晶體的半導體裝置及該半導體裝置的製造方法的一個例子。
〈1-1.半導體裝置的結構實例1〉
圖3A至圖3C示出半導體裝置所包括的電晶體的一個例子。
圖3A是電晶體100的俯視圖，圖3B是沿著圖3A的點劃線X1-X2的剖面圖，圖3C是沿著圖3A的點劃線Y1-Y2的剖面圖。注意，為了明確起見，在圖3A 中，省略絕緣體110等組件。注意，有時在後面的電晶體的俯視圖中，與圖3A同樣地省略組件的一部分。此外，有時將點劃線X1-X2方向稱為通道長度(L)方向，將點劃線Y1-Y2方向稱為通道寬度(W)方向。
圖3A至圖3C所示的電晶體100包括：基板102上的絕緣體104；絕緣體104上的氧化物半導體108；氧化物半導體108上的絕緣體110；絕緣體110上的金屬氧化物111；金屬氧化物111上的導電體112；以及絕緣體104、氧化物半導體108及導電體112上的絕緣體116。氧化物半導體108包括與導電體112重疊的區域108i、與絕緣體116接觸的區域108s及區域108d。
絕緣體116包含氮或氫。藉由絕緣體116與區域108s及區域108d接觸，絕緣體116中的氮或氫添加到區域108s及區域108d中。藉由被添加氮或氫，區域108s及區域108d的載子密度可以得到提高。另外，區域108i被用作通道區域，區域108s被用作源極區域，區域108d被用作汲極區域。
電晶體100也可以包括：絕緣體116上的絕緣體118；藉由形成在絕緣體116及絕緣體118中的開口141a與區域108s電連接的導電體120a、121a；以及藉由形成在絕緣體116及絕緣體118中的開口141b與區域108d電連接的導電體120b、121b。
在本說明書等中，有時將絕緣體104稱為第一絕緣體，將絕緣體110稱為第二絕緣體，將絕緣體116 稱為第三絕緣體，並將絕緣體118稱為第四絕緣體。另外，導電體112被用作閘極電極，導電體120a、121a被用作源極電極，導電體120b、121b被用作汲極電極。
另外，絕緣體110及金屬氧化物111被用作閘極絕緣體。絕緣體110具有氧過量區域。此外，絕緣體110是其中氧能夠移動的絕緣體。換言之，絕緣體110是具有氧透過性的絕緣體，即可。例如，絕緣體110是其氧透過性比氧化物半導體108及金屬氧化物111高的絕緣體，即可。
從絕緣體110釋放的過量氧擴散到導電體112一側的現象被抑制，而該過量氧高效地供應到氧化物半導體108所包括的區域108i。因此，可以使過量氧填補可能形成在區域108i中的氧缺陷，由此可以提供一種可靠性高的半導體裝置。
另外，為了對氧化物半導體108供應過量氧，也可以對形成在氧化物半導體108下的絕緣體104供應過量氧。但是，此時，包含在絕緣體104中的過量氧有可能也供應到氧化物半導體108所包括的區域108s及區域108d。當過量氧供應到區域108s及區域108d時，區域108s及區域108d的電阻有可能會變高。
另一方面，藉由使形成在氧化物半導體108上的絕緣體110包含過量氧，可以只對區域108i選擇性地供應過量氧。
氧化物半導體108所包括的區域108s和區域 108d都包含氧缺陷。氧缺陷是當典型地添加氫、硼、碳、氮、氟、磷、硫、氯、鈦、稀有氣體等時可能形成的。作為稀有氣體元素的典型例子，有氦、氖、氬、氪以及氙等。因此，有時在區域108s及區域108d中檢測出該元素。另外，在上述形成氧缺陷的元素包含在絕緣體116中的情況下，絕緣體116的構成元素擴散到區域108s及區域108d中。或者，上述形成氧缺陷的元素藉由雜質添加處理添加到區域108s及區域108d中。
當雜質元素被添加到氧化物半導體中時，氧化物半導體中的金屬元素與氧的鍵合斷開，氧被脫離而形成氧缺陷。或者，當雜質元素被添加到氧化物半導體中時，雜質元素與氧化物半導體中的氧鍵合。與雜質元素鍵合的氧從氧化物半導體脫離而形成氧缺陷。其結果是，在氧化物半導體中載子增多而導電率得到提高。
區域108s及區域108d與絕緣體116接觸。區域108s及區域108d與絕緣體116接觸，氮或氫從絕緣體116添加到區域108s及區域108d中，由此載子密度得到提高。
另外，當絕緣體110包含過量氧時，形成絕緣體110之後的製程是重要的。尤其是，絕緣體116的形成條件重要。例如，當以高溫(明確而言，300℃以上且450℃以下)形成絕緣體116時，過量氧可能會從絕緣體110的側面釋放到外部。因此，在本發明的一個實施方式的半導體裝置的製造方法中，在150℃以上且低於300 ℃，較佳為160℃以上且270℃以下，更佳為180℃以上且250℃以下的溫度下形成絕緣體116。
在此，參照圖1說明圖3A至圖3C所示的電晶體100的製造方法。另外，圖1是說明半導體裝置的製造方法的製程流程圖。
圖3A至圖3C所示的電晶體100至少經過圖1所示的第一製程至第八製程而形成。
[第一製程：氧化物半導體的形成]
第一製程包括形成氧化物半導體的製程(參照圖1中的步驟S01)。在電晶體100中，在絕緣體104上形成氧化物半導體，然後將該氧化物半導體加工為島狀而形成氧化物半導體108的製程相當於第一製程。
[第二製程：絕緣體的形成]
第二製程包括形成絕緣體的製程(參照圖1中的步驟S02)。在電晶體100中，在氧化物半導體108上形成絕緣體110的製程相當於第二製程。另外，絕緣體110較佳為包含過量氧。
[第三製程：金屬氧化物的形成]
第三製程包括形成金屬氧化物的製程(參照圖1中的步驟S03)。在電晶體100中，在絕緣體110上形成金屬氧化物111的製程相當於第三製程。另外，藉由將具有絕 緣性的材料用於金屬氧化物111，使其被用作閘極絕緣體。
另外，金屬氧化物111較佳為使用濺射裝置形成。藉由利用濺射法，可以更容易地在金屬氧化物111的下方的絕緣體110中形成氧過量區域。
在藉由濺射法進行成膜時，在靶材與基板之間存在離子和被濺射的粒子。例如，靶材與電源連接，並被施加電位E0。另外，基板被施加接地電位等電位E1。但是，基板也可以處於電浮動狀態。另外，在靶材與基板之間存在成為電位E2的區域。各電位的大小關係滿足E2>E1>E0。
藉由使電漿中的離子由於電位差E2-E0加速而該離子碰撞到靶材，被濺射的粒子從靶材被彈出。並且，藉由該被濺射的粒子附著於成膜表面上，形成金屬氧化物111。另外，有時離子的一部分由靶材反沖，並且作為反沖離子經過金屬氧化物111被吸收到位於所形成的膜的下方的絕緣體110。此外，有時電漿中的離子由於電位差E2-E1而加速，衝擊到成膜表面。此時，離子的一部分到達絕緣體110的內部。藉由離子被吸收到絕緣體110，在絕緣體110中形成離子被吸收的區域。換言之，在離子是包含氧的離子的情況下，在絕緣體110中形成氧過量區域。
[第四製程：導電體的形成]
第四製程包括形成導電體的製程(參照圖1中的步驟S04)。在電晶體100中，在金屬氧化物111上形成導電體112的製程相當於第四製程。
[第五製程：氮化物絕緣體的形成]
第五製程包括在氧化物半導體膜及閘極電極上形成氮化物絕緣體的製程(參照圖1中的步驟S05)。另外，在第五製程中，氮化物絕緣體至少經過電漿處理及成膜處理這兩個步驟形成，該兩個步驟在150℃以上且低於300℃的溫度下進行。
在電晶體100中，在氧化物半導體108及導電體112上形成絕緣體116的製程相當於第五製程。
另外，如上所述，將絕緣體116的形成溫度設定為150℃以上且低於300℃，較佳為160℃以上且270℃以下，更佳為180℃以上且250℃以下。藉由將絕緣體116的形成溫度設定為上述範圍，可以抑制從絕緣體110的側面釋放的氧。另外，藉由將絕緣體116的形成溫度設定為上述範圍，可以抑制絕緣體116所包含的氮或氫擴散到絕緣體110中。
另外，絕緣體116經過電漿處理及成膜處理這兩個步驟形成。電漿處理較佳為在氬氣體和氮氣體的混合氛圍下進行。另外，在成膜處理中，較佳為使用矽烷氣體、氮氣體及氨氣體。
電漿處理帶來如下影響：由於電漿損傷，在 氧化物半導體108所包括的區域108s及區域108d中形成氧缺陷而降低該區域的電阻。此外，藉由進行加熱，氧化物半導體108所包括的區域108i中的氫擴散到區域108s及區域108d中。在此，如美國專利申請公開第2015/155169號說明書所公開，氫進入氧缺陷的位點而在能量上穩定。因此，從區域108i擴散的氫在區域108s及區域108d中穩定地存在，所以可以降低區域108i的氫。此外，區域108s及區域108d由於被供應氫，而載子密度可以得到提高。
另外，藉由在成膜處理中使用氨氣體，可以降低可能會形成在絕緣體110中的氮氧化物(NOx，x超過0且為2以下，較佳為1以上且2以下，典型為NO或NO2)。另外，上述電漿處理及成膜處理當利用電漿增強化學氣相沉積裝置(也稱為PECVD設備，或者簡單地稱為電漿CVD設備)在真空下連續地進行時，可以降低製造成本，所以是較佳的。
[第六製程：絕緣體的形成]
第六製程包括在氮化物絕緣體上形成絕緣體的製程(參照圖1中的步驟S06)。在電晶體100中，在絕緣體116上形成絕緣體118的製程相當於第六製程。
[第七製程：開口的形成]
第七製程包括在氮化物絕緣體及絕緣體中形成開口的 製程(參照圖1中的步驟S07)。在電晶體100中，在絕緣體116及絕緣體118中形成到達氧化物半導體108的開口141a、141b的製程相當於第七製程。
[第八製程：SD電極的形成]
第八製程包括以覆蓋開口的方式在絕緣體上形成源極電極及汲極電極(也稱為SD電極)的製程(參照圖1中的步驟S08)。在電晶體100中，在絕緣體118上形成導電體，將該導電體加工為島狀而形成導電體120a、120b、121a和121b的製程相當於第八製程。
另外，後面將說明電晶體100的製造方法的詳細內容。
如此，在本發明的一個實施方式的半導體裝置的製造方法中，在第三製程，亦即形成金屬氧化物的製程中，可以在絕緣體110中形成氧過量區域。另外，藉由在150℃以上且低於300℃的溫度下進行第五製程，亦即形成氮化物絕緣體的製程，可以抑制氧從包含過量氧的絕緣體的側面釋放到外部。再者，因為金屬氧化物111的密度比絕緣體110高，所以可以抑制氧從區域108i及絕緣體110擴散到導電體112一側。由此，可以抑制包括氧化物半導體的電晶體的電特性變動並可以提高其可靠性。
接著，詳細地說明圖3A至圖3C所示的半導體裝置的組件。
[基板]
基板102可以使用各種基板，對基板的種類沒有特別的限制。作為該基板的例子，可以舉出半導體基板(例如，單晶基板或矽基板)、SOI基板、玻璃基板、石英基板、塑膠基板、金屬基板、不鏽鋼基板、包含不鏽鋼箔的基板、鎢基板、包含鎢箔的基板、撓性基板、貼合薄膜、包含纖維狀材料的紙或基材薄膜等。作為玻璃基板的例子，可以舉出鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鈉鈣玻璃等。作為撓性基板、貼合薄膜、基材薄膜等，可以舉出如下例子。例如可以舉出以聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)為代表的塑膠。或者，作為一個例子，可以舉出丙烯酸等合成樹脂等。或者，作為例子，可以舉出聚丙烯、聚酯、聚氟化乙烯或聚氯乙烯等。或者，作為例子，可以舉出聚醯胺、聚醯亞胺、芳族聚醯胺、環氧樹脂、無機蒸鍍薄膜、紙類等。尤其是，藉由使用半導體基板、單晶基板或SOI基板等製造電晶體，可以製造特性、尺寸或形狀等的偏差小、電流能力高且尺寸小的電晶體。當利用上述電晶體構成電路時，可以實現電路的低功耗化或電路的高集成化。
另外，作為基板102也可以使用撓性基板，在該撓性基板上直接形成電晶體。或者，也可以在基板102與電晶體之間設置剝離層。剝離層可以在如下情況下使用，亦即在剝離層上製造半導體裝置的一部分或全部， 然後將其從基板102分離並轉置到其他基板上的情況。此時，也可以將電晶體轉置到耐熱性低的基板或撓性基板上。另外，作為上述剝離層，例如可以使用鎢膜與氧化矽膜的無機膜的層疊結構或在基板上形成有聚醯亞胺等有機樹脂膜的結構等。
作為被轉置電晶體的基板，除了上述可以形成電晶體的基板之外，例如還可以使用紙基板、玻璃紙基板、芳族聚醯胺薄膜基板、聚醯亞胺薄膜基板、石材基板、木材基板、布基板(包括天然纖維(絲、棉、麻)、合成纖維(尼龍、聚氨酯、聚酯)或再生纖維(醋酯纖維、銅氨纖維、人造纖維、再生聚酯)等)、皮革基板、橡膠基板等。藉由使用上述基板，可以形成特性良好的電晶體或功耗低的電晶體，可以製造不容易發生故障並具有耐熱性的裝置，或者可以實現輕量化或薄型化。
[第一絕緣體]
絕緣體104可以藉由適當地利用濺射法、化學氣相沉積(CVD)法、蒸鍍法、脈衝雷射沉積(PLD)法、印刷法、塗佈法等形成。絕緣體104例如可以是絕緣體及/或氮化物絕緣體的單層或疊層。注意，為了提高絕緣體104與氧化物半導體108的介面特性，絕緣體104中的至少與氧化物半導體108接觸的區域較佳為使用絕緣體形成。另外，藉由作為絕緣體104使用因加熱而釋放氧的絕緣體，可以利用加熱處理將絕緣體104所包含的氧移動到氧化物 半導體108中。
絕緣體104的厚度可以為50nm以上，100nm以上且3000nm以下或200nm以上且1000nm以下。藉由增加絕緣體104的厚度，可以增加絕緣體104的氧釋放量，並可以減少絕緣體104與氧化物半導體108之間的介面能階以及包含在氧化物半導體108的區域108i中的氧缺陷。
絕緣體104例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧化鉿、氧化鎵或者Ga-Zn氧化物等，並且以疊層或單層設置。在本實施方式中，作為絕緣體104，使用氮化矽膜和氧氮化矽膜的疊層結構。如此，在絕緣體104具有疊層結構時，作為下側的層使用氮化矽膜，作為上側的層使用氧氮化矽膜，由此可以對氧化物半導體108高效地供應氧。
[氧化物半導體]
氧化物半導體108使用In-M-Zn氧化物(M為Al、Ga、Y或Sn)等金屬氧化物形成。作為氧化物半導體108也可以使用In-Ga氧化物、In-Zn氧化物。
以下，說明根據本發明的氧化物半導體。
氧化物半導體較佳為至少包含銦或鋅。特別較佳為包含銦及鋅。另外，較佳的是，除此之外，還包含鋁、鎵、釔或錫等。另外，也可以包含硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢或鎂等中的一 種或多種。
在此，考慮氧化物半導體包含銦、元素M及鋅的情況。注意，元素M為鋁、鎵、釔或錫等。除了上述以外，元素M也可以為硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢、鎂等。注意，作為元素M有時也可以組合多個上述元素。
首先，參照圖39A、圖39B及圖39C對根據本發明的氧化物半導體所包含的銦、元素M及鋅的原子個數比的較佳的範圍進行說明。注意，圖39A至圖39C不示出氧的原子個數比。另外，將氧化物半導體所包含的銦、元素M及鋅的原子個數比的各項分別稱為[In]、[M]、[Zn]。
在圖39A、圖39B及圖39C中，虛線表示[In]：[M]：[Zn]=(1+α)：(1-α)：1的原子個數比(-1
Figure 105133130-A0202-12-0030-1
α
Figure 105133130-A0202-12-0030-2
1)的線、[In]：[M]：[Zn]=(1+α)：(1-α)：2的原子個數比的線、[In]：[M]：[Zn]=(1+α)：(1-α)：3的原子個數比的線、[In]：[M]：[Zn]=(1+α)：(1-α)：4的原子個數比的線及[In]：[M]：[Zn]=(1+α)：(1-α)：5的原子個數比的線。
點劃線表示[In]：[M]：[Zn]=1：1：β的原子個數比的(β
Figure 105133130-A0202-12-0030-3
0)的線、[In]：[M]：[Zn]=1：2：β的原子個數比的線、[In]：[M]：[Zn]=1：3：β的原子個數比的線、[In]：[M]：[Zn]=1：4：β的原子個數比的線、[In]：[M]：[Zn]=2：1：β的原子個數比的線及[In]：[M]：[Zn]=5：1：β的原子個數比的線。
此外，雙點劃線表示[In]：[M]：[Zn]=(1+γ)：2： (1-γ)的原子個數比(-1
Figure 105133130-A0202-12-0031-4
γ
Figure 105133130-A0202-12-0031-5
1)的線。另外，圖39A至圖39C所示的具有[In]：[M]：[Zn]=0：2：1的原子個數比或其附近值的氧化物半導體易具有尖晶石型結晶結構。
圖39A和圖39B示出本發明的一個實施方式的氧化物半導體所包含的銦、元素M及鋅的較佳的原子個數比範圍的例子。
作為一個例子，圖40示出[In]：[M]：[Zn]=1：1：1的InMZnO4的結晶結構。圖40是在從平行於b軸的方向上觀察時的InMZnO4的結晶結構。圖40所示的包含M、Zn、氧的層(以下，(M，Zn)層)中的金屬元素表示元素M或鋅。此時，元素M和鋅的比例相同。元素M和鋅可以相互置換，其排列不規則。
InMZnO4具有層狀的結晶結構(也稱為層狀結構)，如圖40所示，相對於每兩個包含元素M、鋅及氧的(M，Zn)層有一個包含銦及氧的層(以下，In層)。
另外，銦和元素M可以相互置換。因此，當以銦取代(M，Zn)層中的元素M時，也可以將該層表示為(In，M，Zn)層。在此情況下，具有相對於每兩個(In，M，Zn)層有一個In層的層狀結構。
[In]：[M]：[Zn]=1：1：2的原子個數比的氧化物具有相對於每三個(M，Zn)層有一個In層的層狀結構。就是說，當[Zn]高於[In]及[M]時，在氧化物晶化的情況下，相對於In層的(M，Zn)層的比例增加。
注意，當在氧化物中相對於一個In層的 (M，Zn)層的層數為非整數時，氧化物半導體可能具有多個相對於一個In層(M，Zn)層的層數為整數的層狀結構。例如，在[In]：[M]：[Zn]=1：1：1.5的情況下，氧化物半導體可能具有相對於每兩個(M，Zn)層有一個In層的層狀結構及相對於每三個(M，Zn)層有一個In層的層狀結構混合在一起的層狀結構。
例如，當使用濺射裝置形成氧化物時，所形成的膜的原子個數比與靶材的原子個數比偏離。尤其是，根據成膜時的基板溫度，有時膜的[Zn]小於靶材的[Zn]。
有時在氧化物半導體中，多個相共存(例如，二相共存、三相共存等)。例如，當原子個數比接近[In]：[M]：[Zn]=0：2：1時，尖晶石型結晶結構和層狀結晶結構的二相容易共存。當原子個數比接近[In]：[M]：[Zn]=1：0：0時，方鐵錳礦型結晶結構和層狀結晶結構的二相容易共存。當在氧化物半導體中多個相共存時，可能在不同的結晶結構之間形成晶界(也稱為grain boundary)。
藉由增高銦含量，可以提高氧化物半導體的載子移動率(電子移動率)。這是因為：在包含銦、元素M及鋅的氧化物半導體中，重金屬的s軌域主要有助於載子傳導，藉由增高銦含量，s軌域重疊的區域變大，由此銦含量高的氧化物半導體的載子移動率比銦含量低的氧化物半導體高。
另一方面，氧化物半導體的銦含量及鋅含量變低時，載子移動率變低。因此，當原子個數比為 [In]：[M]：[Zn]=0：1：0或接近[In]：[M]：[Zn]=0：1：0時(例如，圖39C中的區域C)，絕緣性變高。
因此，本發明的一個實施方式的氧化物半導體較佳為具有圖39A的以區域A表示的原子個數比，此時該氧化物半導體易具有載子移動率高且晶界少的層狀結構。
圖39B中的區域B示出[In]：[M]：[Zn]=4：2：3或4：2：4.1的原子個數比及其附近值。附近值例如包含[In]：[M]：[Zn]=5：3：4的原子個數比。具有以區域B表示的原子個數比的氧化物半導體尤其具有高結晶性及優異的載子移動率。
注意，氧化物半導體形成層狀結構的條件不是僅由原子個數比決定的。根據原子個數比，形成層狀結構的難易度不同。即使在原子個數比相同的情況下，根據形成條件，有時具有層狀結構，有時不具有層狀結構。因此，圖示的區域是表示氧化物半導體具有層狀結構時的原子個數比的區域，區域A至區域C的邊界不嚴格。
在此，說明將上述氧化物半導體用於電晶體的情況。
藉由將上述氧化物半導體用於電晶體，可以減少晶界中的載子散射等，因此可以實現場效移動率高的電晶體。另外，可以實現可靠性高的電晶體。
另外，較佳為將載子密度低的氧化物半導體用於電晶體。例如，氧化物半導體的載子密度可以低於 8×1011/cm3，較佳為低於1×1011/cm3，更佳為低於1×1010/cm3且為1×10-9/cm3以上。
因為高純度本質或實質上高純度本質的氧化物半導體的載子發生源較少，所以有可能降低載子密度。另外，因為高純度本質或實質上高純度本質的氧化物半導體具有較低的缺陷態密度，所以有可能具有較低的陷阱態密度。
此外，被氧化物半導體的陷阱能階俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，有時在陷阱態密度高的氧化物半導體中形成有通道區域的電晶體的電特性不穩定。
因此，為了使電晶體的電特性穩定，降低氧化物半導體中的雜質濃度是有效的。為了降低氧化物半導體中的雜質濃度，較佳為還降低附近膜中的雜質濃度。作為雜質有氫、氮、鹼金屬、鹼土金屬、鐵、鎳、矽等。
在此，說明氧化物半導體中的各雜質的影響。
在氧化物半導體包含第14族元素之一的矽或碳時，在氧化物半導體中形成缺陷能階。因此，將氧化物半導體中或氧化物半導體的介面附近的矽或碳的濃度(藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測得的濃度)設定為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。
另外，當氧化物半導體包含鹼金屬或鹼土金 屬時，有時形成缺陷能階而形成載子。因此，使用包含鹼金屬或鹼土金屬的氧化物半導體的電晶體容易具有常開啟特性。由此，較佳為降低氧化物半導體中的鹼金屬或鹼土金屬的濃度。明確而言，將利用SIMS分析測得的氧化物半導體中的鹼金屬或鹼土金屬的濃度設定為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。
當氧化物半導體包含氮時，產生作為載子的電子，並載子密度增加，而氧化物半導體容易被n型化。其結果，將含有氮的氧化物半導體用於半導體的電晶體容易具有常開啟型特性。因此，較佳為儘可能地減少氧化物半導體中的氮，例如，在SIMS分析中，將氧化物半導體中的氮濃度設定為小於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下。
包含在氧化物半導體中的氫與鍵合於金屬原子的氧起反應生成水，因此有時形成氧缺陷。當氫進入該氧缺陷時，有時產生作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用包含氫的氧化物半導體的電晶體容易具有常開啟特性。由此，較佳為儘可能減少氧化物半導體中的氫。明確而言，在氧化物半導體中，將利用SIMS測得的氫濃度設定為低於1×1020atoms/cm3，較佳為低於1×1019atoms/cm3，更佳為低於5×1018atoms/cm3，進一步較佳為低於1×1018atoms/cm3。
藉由將雜質被充分降低的氧化物半導體用於電晶體的通道區域，可以使電晶體具有穩定的電特性。
接著，對該氧化物半導體採用兩層結構或三層結構的情況進行說明。參照圖41A至圖41C，對與氧化物半導體S1、氧化物半導體S2及氧化物半導體S3的疊層結構接觸的絕緣體的能帶圖、與氧化物半導體S1及氧化物半導體S2的疊層結構接觸的絕緣體的能帶圖及與氧化物半導體S2及氧化物半導體S3的疊層結構接觸的絕緣體的能帶圖進行說明。
圖41A是包括絕緣體I1、氧化物半導體S1、氧化物半導體S2、氧化物半導體S3及絕緣體I2的疊層結構的厚度方向上的能帶圖的一個例子。另外，圖41B是包括絕緣體I1、氧化物半導體S2、氧化物半導體S3及絕緣體I2的疊層結構的厚度方向上的能帶圖的一個例子。圖41C是包括絕緣體I1、氧化物半導體S1、氧化物半導體S2及絕緣體I2的疊層結構的厚度方向上的能帶圖的一個例子。注意，為了便於理解，能帶圖示出絕緣體I1、氧化物半導體S1、氧化物半導體S2、氧化物半導體S3及絕緣體I2的導帶底的能階(Ec)。
較佳的是，氧化物半導體S1、氧化物半導體S3的導帶底的能階比氧化物半導體S2更靠近真空能階，典型的是，氧化物半導體S2的導帶底的能階與氧化物半導體S1、氧化物半導體S3的導帶底的能階的差為0.15eV以上、0.5eV以上且2eV以下或者1eV以下。就是說，與 氧化物半導體S1、氧化物半導體S3相比，氧化物半導體S2的電子親和力大，氧化物半導體S1、氧化物半導體S3的電子親和力與氧化物半導體S2的電子親和力的差為0.15eV以上、0.5eV以上且2eV以下或者1eV以下。
如圖41A至圖41C所示，在氧化物半導體S1、氧化物半導體S2、氧化物半導體S3中，導帶底的能階平緩地變化。換言之，也可以將上述情況表達為導帶底的能階連續地變化或者連續地接合。為了實現這種能帶圖，較佳為降低形成在氧化物半導體S1與氧化物半導體S2的介面或者氧化物半導體S2與氧化物半導體S3的介面的混合層的缺陷態密度。
明確而言，藉由使氧化物半導體S1和氧化物半導體S2、氧化物半導體S2和氧化物半導體S3包含氧之外的共同元素(主要成分)，可以形成缺陷態密度低的混合層。例如，在氧化物半導體S2為In-Ga-Zn氧化物的情況下，作為氧化物半導體S1、氧化物半導體S3較佳為使用In-Ga-Zn氧化物、Ga-Zn氧化物、氧化鎵等。
此時，氧化物半導體S2成為載子的主要路徑。因為可以降低氧化物半導體S1與氧化物半導體S2的介面以及氧化物半導體S2與氧化物半導體S3的介面的缺陷態密度，所以介面散射對載子傳導的影響小，從而可以得到大通態電流。
在電子被陷阱能階俘獲時，被俘獲的電子像固定電荷那樣動作，導致電晶體的臨界電壓向正方向漂 移。藉由設置氧化物半導體S1、氧化物半導體S3，可以使陷阱能階遠離氧化物半導體S2。藉由採用該結構，可以防止電晶體的臨界電壓向正方向漂移。
作為氧化物半導體S1、氧化物半導體S3，使用其導電率比氧化物半導體S2充分低的材料。此時，氧化物半導體S2、氧化物半導體S2與氧化物半導體S1的介面以及氧化物半導體S2與氧化物半導體S3的介面主要被用作通道區域。例如，作為氧化物半導體S1、氧化物半導體S3，可以使用具有在圖39C中以絕緣性高的區域C表示的原子個數比的氧化物半導體。注意，圖39C中的區域C表示[In]：[M]：[Zn]=0：1：0或其附近值的原子個數比。
尤其是，當作為氧化物半導體S2使用具有以區域A表示的原子個數比的氧化物時，作為氧化物半導體S1及氧化物半導體S3較佳為使用[M]/[In]為1以上，較佳為2以上的氧化物半導體。另外，作為氧化物半導體S3，較佳為使用能夠得到充分高的絕緣性的[M]/([Zn]+[In])為1以上的氧化物半導體。
氧化物半導體108可以具有非單晶結構。非單晶結構例如包括後面說明的CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶氧化物半導體、後面說明的微晶氧化物半導體或非晶氧化物半導體。在非單晶氧化物半導體中，非晶氧化物半導體的缺陷態密度最高，而CAAC-OS的缺陷態 密度最低。
此外，氧化物半導體108也可以為具有非晶氧化物半導體的區域、微晶氧化物半導體的區域、多晶氧化物半導體的區域、CAAC-OS的區域和單晶氧化物半導體的區域中的兩種以上的區域的單層膜，或者具有層疊有該膜的結構。
在氧化物半導體108中，區域108i的結晶性與區域108s及區域108d的結晶性有時不同。明確而言，在氧化物半導體108中，區域108s及區域108d的結晶性比區域108i低。這是因為在對區域108s及區域108d添加雜質元素時區域108s及區域108d會受到損傷而導致結晶性降低的緣故。
氧化物半導體108的厚度為3nm以上且200nm以下，較佳為3nm以上且100nm以下，更佳為3nm以上且60nm以下。
[第二絕緣體]
絕緣體110被用作電晶體100的閘極絕緣體。例如，絕緣體110可以使用氧化物絕緣體及/或氮化物絕緣體的單層或疊層形成。
此外，絕緣體110具有對氧化物半導體108，尤其是對區域108i供應氧的功能。因此，絕緣體110較佳為包含過量氧的絕緣體。另外，包含過量氧的絕緣體為具有因加熱而釋放氧的功能的絕緣體。例如，包含過量氧 的氧化矽為能夠因加熱等而釋放氧的氧化矽。
此外，絕緣體110是其中氧能夠移動的絕緣體。換言之，絕緣體110是具有氧透過性的絕緣體，即可。例如，絕緣體110是其氧透過性比氧化物半導體108及金屬氧化物111高的絕緣體，即可。
包含過量氧的絕緣體有時具有降低區域108i中的氧缺陷的功能。氧缺陷在區域108i中形成缺陷能階。當氫進入氧缺陷的位點時，有時生成作為載子的電子。因此，藉由降低區域108i中的氧缺陷，可以使電晶體100具有穩定的電特性。
絕緣體110的厚度例如可以為10nm以上且200nm以下或者20nm以上且150nm以下。
絕緣體110的缺陷較佳為少，典型的是藉由電子自旋共振法(ESR：Electron Spin Resonance)觀察的信號較佳為少。例如，在氧化矽中，作為上述信號，可以舉出起因於在2.001處觀察到g值的E’中心的信號。E’中心起因於矽的懸空鍵。作為絕緣體110，可以使用起因於E’中心的信號的自旋密度為3×1017spins/cm3以下，較佳為5×1016spins/cm3以下的氧化矽膜或氧氮化矽膜。
另外，在氧化矽中，除了上述信號以外，有時觀察到起因於二氧化氮(NO2)的信號。該信號根據N的核自旋分裂成如下三個信號：在2.037以上且2.039以下處觀察到g值的信號(表示為第一信號)；在2.001以 上且2.003以下處觀察到g值的信號(表示為第二信號)；以及在1.964以上且1.966以下處觀察到g值的信號(表示為第三信號)。
例如，作為絕緣體110，較佳為使用起因於二氧化氮(NO2)的信號的自旋密度為1×1017spins/cm3以上且小於1×1018spins/cm3的絕緣體。
二氧化氮(.NO2)等氮氧化物(NOx)在絕緣體110中形成能階。該能階位於氧化物半導體108的能隙中。由此，當氮氧化物(NOx)擴散到絕緣體110與氧化物半導體108的介面時，有時該能階在絕緣體110一側俘獲電子。其結果是，被俘獲的電子留在絕緣體110與氧化物半導體108的介面附近，而導致電晶體的臨界電壓向正方向漂移。由此，當作為絕緣體110使用氮氧化物的含量少的膜時，可以降低電晶體的臨界電壓的漂移。
作為氮氧化物(NOx)的釋放量少的絕緣體，例如可以使用氧氮化矽膜。氧氮化矽膜是在熱脫附譜分析法(TDS：Thermal Desorption Spectroscopy)中氨釋放量比氮氧化物(NOx)的釋放量多的膜，典型的是氨釋放量為1×1018個/cm3以上且5×1019個/cm3以下。另外，上述氨釋放量為在TDS中在加熱處理的溫度為50℃以上且650℃以下或者50℃以上且550℃以下的範圍內的總量。
由於氮氧化物(NOx)在加熱處理中與氨及氧起反應，因此藉由使用氨的釋放量多的絕緣體可以降低氮氧化物(NOx)。
另外，當利用SIMS對絕緣體110進行分析時，膜中的氮濃度較佳為6×1020atoms/cm3以下。
[金屬氧化物]
作為金屬氧化物111，可以使用氧化鋁、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿及氧化鉭等氧化物絕緣體、或者它們的混合材料。另外，也可以採用上述材料的疊層。因此，在本實施方式中，可以將金屬氧化物111換稱為絕緣體，該金屬氧化物111有時被用作閘極絕緣體。
尤其是，作為金屬氧化物111，較佳為使用氧化鋁(AlOx)、矽酸鉿(HfSiOx)、添加有氮的矽酸鉿(HfSixOyNz)、添加有氮的鋁酸鉿(HfAlxOyNz)、氧化鉿等high-k材料。藉由使用該high-k材料，可以降低電晶體的閘極漏電流。
另外，金屬氧化物111的密度越比絕緣體110高，擴散到絕緣體110中的氧量增大的可能性越高。例如，在作為絕緣體110使用密度為2.2g/cm3的氧化矽，作為金屬氧化物111使用密度為4.0g/cm3的氧化鋁的情況下，過量氧從金屬氧化物111擴散到絕緣體110中的可能性高。
因此，當金屬氧化物的密度比絕緣體110高0.5g/cm3以上，較佳為1.0g/cm3以上，更佳為1.5g/cm3以上時，可以增加擴散到絕緣體110一側的氧量。
此外，金屬氧化物111也可以具有防止雜質從形成在金屬氧化物111上的結構體所包含的要素擴散的功能。尤其是，氧化鋁的不使氫、水分等雜質及氧透過膜的阻擋效果高。因此，氧化鋁適當地被用於具有如下功能的保護膜：在電晶體的製程中以及製程之後，防止氫、水分等雜質進入氧化物半導體108；防止氧從氧化物半導體108釋放；以及防止氧從絕緣體110釋放。
[第三絕緣體]
絕緣體116包含氮或氫。另外，絕緣體116也可以包含氟。作為絕緣體116，例如可以舉出氮化物絕緣體。該氮化物絕緣體可以使用氮化矽、氮氧化矽、氧氮化矽、氮氟化矽、氟氮化矽等形成。絕緣體116中的氫濃度較佳為1×1022atoms/cm3以上。絕緣體116與氧化物半導體108中的區域108s及區域108d接觸。因此，與絕緣體116接觸的區域108s及區域108d中的雜質(氮或氫)濃度變高，而可以增高區域108s及區域108d的載子密度。
[第四絕緣體]
作為絕緣體118，可以使用氧化物絕緣體。另外，也可以使用氧化物絕緣體及氮化物絕緣體的疊層膜。此外，絕緣體118例如可以使用氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧化鉿、氧化鎵或者Ga-Zn氧化物等。
絕緣體118較佳為具有阻擋來自外部的氫、 水等的障壁膜的功能。
絕緣體118的厚度可以為30nm以上且500nm以下或者100nm以上且400nm以下。
[導電體]
可以利用濺射法、真空蒸鍍法、脈衝雷射沉積(PLD)法及熱CVD法等形成導電體112、120a、120b、121a及121b。導電體112、120a、120b、121a及121b例如可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎳、鐵、鈷、鎢中的金屬元素、以上述金屬元素為成分的合金或組合上述金屬元素的合金等形成。另外，還可以使用選自錳和鋯中的一種或多種的金屬元素。
導電體112可以具有單層結構或兩層以上的疊層結構。另外，雖然在圖式中，導電體120a和121a以及導電體120b和121b都具有兩層結構，但是也可以具有單層結構或三層以上的疊層結構。例如，可以舉出：包含矽的鋁膜的單層結構；包含錳的銅膜的單層結構；在鋁膜上層疊鈦膜的兩層結構；在氮化鈦膜上層疊鈦膜的兩層結構；在氮化鈦膜上層疊鎢膜的兩層結構；在氮化鉭膜或氮化鎢膜上層疊鎢膜的兩層結構；在包含錳的銅膜上層疊銅膜的兩層結構；在鈦膜上層疊銅膜的兩層結構；依次層疊鈦膜、鋁膜及鈦膜的三層結構；以及依次層疊包含錳的銅膜、銅膜及包含錳的銅膜的三層結構；等。另外，還可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的一種 或多種而形成的合金膜或氮化膜。
此外，在作為導電體112使用具有遮光性的金屬膜的情況下，可以阻擋光到達形成在導電體112的下方的區域108i，所以是較佳的。
另外，作為導電體121a及121b，較佳為使用包含銅的材料。當作為導電體121a及121b使用包含銅的材料時，可以降低電阻。例如，即使作為基板102使用大面積基板，也可以抑制信號的延遲等。
尤其是，作為導電體120a及120b，較佳為使用與氧化物半導體108以及導電體121a和121b的緊密性良好的材料。例如，在將包含銅的材料用於導電體121a及121b的情況下，較佳為將鎢、鉭、鈦或它們的氮化物等用於導電體120a及120b。
〈1-2.半導體裝置的結構實例2〉
接著，參照圖4A至圖4C說明與圖3A至圖3C所示的半導體裝置所包括的電晶體不同的結構。
圖4A是電晶體100A的俯視圖，圖4B是沿著圖4A的點劃線X1-X2的剖面圖，圖4C是沿著圖4A的點劃線Y1-Y2的剖面圖。
圖4A至圖4C所示的電晶體100A包括：基板102上的導電體106；導電體106上的絕緣體104；絕緣體104上的氧化物半導體108；氧化物半導體108上的絕緣體110；絕緣體110上的金屬氧化物111；金屬氧化 物111上的導電體112；以及絕緣體104、氧化物半導體108及導電體112上的絕緣體116。氧化物半導體108包括與導電體112重疊的區域108i、與絕緣體116接觸的區域108s及區域108d。
電晶體100A除了上述電晶體100的組件之外還包括導電體106及開口143。
開口143形成在絕緣體104、絕緣體110及金屬氧化物111中。此外，導電體106藉由開口143與導電體112電連接。因此，導電體106和導電體112被供應相同的電位。另外，也可以不形成開口143而對導電體106和導電體112供應不同的電位。或者，也可以不形成開口143而將導電體106用作遮光膜。例如，藉由使用具有遮光性的材料形成導電體106，可以抑制來自下方的光照射到區域108i。
當採用電晶體100A的結構時，導電體106被用作第一閘極電極(也稱為底閘極電極)，導電體112被用作第二閘極電極(也稱為頂閘極電極)。絕緣體104被用作第一閘極絕緣體，絕緣體110被用作第二閘極絕緣體。
導電體106可以使用與上述導電體112、120a、120b、121a及121b相同的材料。尤其是，當使用包含銅的材料形成導電體106時，可以降低電阻，所以是較佳的。例如，作為導電體106採用在銅膜上設置氮化鈦膜、氮化鉭膜或鎢膜的疊層結構。另外，作為導電體106 較佳為採用如下疊層結構：作為導電體120a及120b形成氮化鈦膜、氮化鉭膜或鎢膜，並且作為導電體121a及121b形成銅膜。此時，藉由將電晶體100A用於顯示裝置的像素電晶體和驅動電晶體中的任何一個或兩個，可以降低產生在導電體106與導電體120a以及導電體106與導電體121a之間的寄生電容以及產生在導電體106與導電體120b及導電體106與導電體121b之間的寄生電容。由此，不僅可以將導電體106、導電體120a、導電體120b、導電體121a及導電體121b分別用作電晶體100A的第一閘極電極、源極電極及汲極電極，還可以將它們分別用作顯示裝置的電源供應佈線、信號供應佈線或連接佈線等。
如此，與上述電晶體100不同地，圖4A至圖4C所示的電晶體100A具有在氧化物半導體108的上下包括被用作閘極電極的導電體的結構。如電晶體100A所示，在本發明的一個實施方式的半導體裝置中，也可以設置多個閘極電極。
在此，參照圖2說明圖4A至圖4C所示的電晶體100A的製造方法。另外，圖2是說明半導體裝置的製造方法的製程流程圖。
圖4A至圖4C所示的電晶體100A至少經過圖2所示的第一製程至第十製程形成。
[第九製程：第一閘極電極的形成]
第九製程包括形成第一閘極電極的製程(參照圖2中的步驟S09)。在電晶體100A中，在基板102上形成導電體106的製程相當於第九製程。
[第十製程：第一閘極絕緣體的形成]
第十製程包括在第一閘極電極上形成第一閘極絕緣體的製程(參照圖2中的步驟S10)。在電晶體100A中，在基板102及導電體106上形成絕緣體104的製程相當於第十製程。
在第十製程之後，經過〈1-1.半導體裝置的結構實例1〉所示的第一製程至第八製程，由此可以製造電晶體100A。
另外，後面將說明電晶體100A的製造方法的詳細內容。
如此，在本發明的一個實施方式的半導體裝置的製造方法中，在第三製程，亦即形成金屬氧化物的製程中，可以在絕緣體110中形成氧過量區域。另外，藉由在150℃以上且低於300℃的溫度下進行第五製程，亦即形成氮化物絕緣體的製程，可以抑制氧從包含過量氧的絕緣體的側面釋放到外部。再者，因為金屬氧化物111的密度比絕緣體110高，所以可以抑制氧從區域108i及絕緣體110擴散到導電體112一側。由此，可以抑制包括氧化物半導體的電晶體的電特性變動並可以提高其可靠性。
如圖4C所示，氧化物半導體108以與被用作 第一閘極電極的導電體106及被用作第二閘極電極的導電體112的每一個相對的方式設置，夾在兩個被用作閘極電極的導電體之間。
導電體112的通道寬度方向上的長度比氧化物半導體108大，並且通道寬度方向上的氧化物半導體108整體隔著絕緣體110及金屬氧化物111被導電體112覆蓋。導電體112與導電體106在形成於絕緣體104、絕緣體110及金屬氧化物111中的開口143中連接，因此在氧化物半導體108的通道寬度方向上的一個側面隔著絕緣體110及金屬氧化物111與導電體112相對。
換言之，在電晶體100A的通道寬度方向上，導電體106與導電體112在形成於絕緣體104、絕緣體110及金屬氧化物111中的開口143中連接，並隔著絕緣體104、絕緣體110及金屬氧化物111圍繞氧化物半導體108。
藉由採用上述結構，可以由被用作第一閘極電極的導電體106及被用作第二閘極電極的導電體112的電場電圍繞電晶體100A所包括的氧化物半導體108。如電晶體100A那樣，可以將利用第一閘極電極及第二閘極電極的電場電圍繞形成有通道區域的氧化物半導體108的電晶體的裝置結構稱為Surrounded channel(S-channel：圍繞通道)結構。
因為電晶體100A具有S-channel結構，所以可以使用導電體106或導電體112對氧化物半導體108有 效地施加用來引起通道的電場。由此，電晶體100A的電流驅動能力得到提高，從而可以得到高的通態電流特性。此外，由於可以增加通態電流，所以可以使電晶體100A微型化。另外，由於電晶體100A具有氧化物半導體108被導電體106及導電體112圍繞的結構，所以可以提高電晶體100A的機械強度。
在電晶體100A的通道寬度方向上，可以在氧化物半導體108的沒有形成開口143一側形成與開口143不同的開口。
此外，如電晶體100A那樣，在電晶體包括其間設置有半導體膜的一對閘極電極的情況下，也可以對一個閘極電極供應信號A，並且對另一個閘極電極供應固定電位Vb。另外，也可以對一個閘極電極供應信號A，並且對另一個閘極電極供應信號B。另外，也可以對一個閘極電極供應固定電位Va，並且對另一個閘極電極供應固定電位Vb。
信號A例如為用來控制導通狀態/非導通狀態的信號。信號A也可以為具有電位V1或者電位V2(V1>V2)的兩種電位的數位信號。例如，可以將電位V1設定為高電源電位且將電位V2設定為低電源電位。信號A也可以為類比信號。
固定電位Vb例如為用來控制臨界電壓VthA的電位。固定電位Vb可以為電位V1或者電位V2。此時，不需要另外設置用來生成固定電位Vb的電位產生電 路，所以是較佳的。固定電位Vb也可以為與電位V1或者電位V2不同的電位。藉由降低固定電位Vb，有時可以提高臨界電壓VthA。其結果，有時可以降低閘極與源極之間的電壓Vgs為0V時的汲極電流，而可以降低包括電晶體的電路的洩漏電流。例如，可以使固定電位Vb低於低電源電位。另一方面，藉由提高固定電位Vb，有時可以降低臨界電壓VthA。其結果，有時可以提高閘極與源極之間的電壓Vgs為高電源電位時的汲極電流，而可以提高包括電晶體的電路的工作速度。例如，可以使固定電位Vb高於低電源電位。
信號B例如為用來控制電晶體的導通狀態/非導通狀態的信號。信號B也可以為具有電位V3或者電位V4(V3>V4)的兩種電位的數位信號。例如，可以將電位V3設定為高電源電位且將電位V4設定為低電源電位。信號B也可以為類比信號。
在信號A與信號B都是數位信號的情況下，信號B也可以為具有與信號A相同的數位值的信號。此時，有時可以增加電晶體的通態電流，而可以提高包括電晶體的電路的工作速度。此時，信號A的電位V1及電位V2也可以與信號B的電位V3及電位V4不同。例如，當對應於被輸入信號B的閘極的閘極絕緣體的厚度大於對應於被輸入信號A的閘極的閘極絕緣體時，可以使信號B的電位振幅(V3-V4)大於信號A的電位振幅(V1-V2)。由此，有時可以使信號A及信號B給電晶體的導 通狀態或非導通狀態帶來的影響大致相同。
在信號A與信號B都是數位信號的情況下，信號B也可以為具有與信號A不同的數位值的信號。此時，有時可以分別利用信號A及信號B控制電晶體，而可以實現更高的功能。例如，當電晶體為n通道電晶體時，在僅在信號A為電位V1且信號B為電位V3時該電晶體處於導通狀態的情況下或者在僅在信號A為電位V2且信號B為電位V4時該電晶體處於非導通狀態的情況下，有時可以由一個電晶體實現NAND電路或NOR電路等的功能。另外，信號B也可以為用來控制臨界電壓VthA的信號。例如，信號B也可以在包括電晶體的電路工作的期間與該電路不工作的期間具有不同電位。信號B也可以根據電路的工作模式具有不同電位。此時，有時信號B沒有信號A那麼頻繁地切換電位。
在信號A與信號B都是類比信號的情況下，信號B也可以具有與信號A相同的電位的類比信號、用常數乘以信號A的電位而得的類比信號或者將常數加到信號A的電位或從信號A的電位減去常數而得的類比信號等。此時，有可能增加電晶體的通態電流，而提高包括電晶體的電路的工作速度。信號B也可以為與信號A不同的類比信號。此時，有時可以分別利用信號A及信號B控制電晶體，而可以實現更高的功能。
信號A也可以為數位信號，信號B也可以為類比信號。或者，信號A也可以為類比信號，信號B也 可以為數位信號。
當對電晶體的兩個閘極電極供應固定電位時，有時可以將電晶體用作相當於電阻元件的元件。例如，當電晶體為n通道電晶體時，藉由提高(降低)固定電位Va或固定電位Vb，有時可以降低(提高)電晶體的有效電阻。藉由提高(降低)固定電位Va和固定電位Vb，有時可以獲得比只具有一個閘極的電晶體低(高)的有效電阻。
電晶體100A的其他結構與上述電晶體100相同，並具有同樣的效果。
〈1-3.半導體裝置的結構實例3〉
下面，參照圖5A至圖9B說明與圖4A至圖4C所示的半導體裝置所包括的電晶體不同的結構。
圖5A和圖5B是電晶體100B的剖面圖，圖6A和圖6B是電晶體100C的剖面圖，圖7A和圖7B是電晶體100D的剖面圖，圖8A和圖8B是電晶體100E的剖面圖，圖9A和圖9B是電晶體100F的剖面圖。注意，電晶體100B、電晶體100C、電晶體100D、電晶體100E及電晶體100F的俯視圖與圖4A所示的電晶體100A相同，所以在此省略說明。
圖5A和圖5B所示的電晶體100B與上述電晶體100A之間的不同之處在於絕緣體110、金屬氧化物111及導電體112的形狀。明確而言，在電晶體的通道長 度(L)方向上的剖面中，電晶體100A中的絕緣體110、金屬氧化物111及導電體112的形狀為矩形，而電晶體100B的絕緣體110、金屬氧化物111及導電體112的形狀為錐形。更明確地說，在電晶體的通道長度(L)方向上的剖面中，電晶體100A中的導電體112的上端部與絕緣體110的下端部形成在大致相同的位置上。另一方面，在電晶體的通道長度(L)方向上的剖面中，電晶體100B中的導電體112的上端部形成在絕緣體110的下端部的內側。換言之，絕緣體110的側端部位於導電體112的側端部的外側。
電晶體100A可以藉由利用乾蝕刻法使用同一遮罩一次性地形成導電體112、金屬氧化物111及絕緣體110來製造。電晶體100B可以藉由組合濕蝕刻法及乾蝕刻法使用同一遮罩形成導電體112、金屬氧化物111及絕緣體110來製造。
藉由採用如電晶體100A所示的結構，可以使區域108s及區域108d與導電體112的端部形成在大致相同的位置上，所以是較佳的。另一方面，藉由採用如電晶體100B所示的結構，可以提高絕緣體116的覆蓋性，所以是較佳的。
圖6A和圖6B所示的電晶體100C與上述電晶體100A之間的不同之處在於導電體112、金屬氧化物111及絕緣體110的形狀。明確而言，在電晶體100C中，在電晶體的通道長度(L)方向上的剖面中，導電體 112的下端部的位置與金屬氧化物111的上端部的位置不同。導電體112的下端部形成在金屬氧化物111的上端部的內側。
例如，使用同一遮罩，利用濕蝕刻法形成導電體112，並且利用乾蝕刻法形成金屬氧化物111及絕緣體110，由此可以實現電晶體100C的結構。
另外，藉由採用電晶體100C的結構，有時在氧化物半導體108中形成區域108f。區域108f形成在區域108i與區域108s之間以及區域108i與區域108d之間。
區域108f被用作高電阻區域或低電阻區域。高電阻區域是具有與區域108i相等的電阻，並不與被用作閘極電極的導電體112重疊的區域。當區域108f是高電阻區域時，區域108f被用作所謂的偏移(offset)區域。在區域108f被用作偏置區域的情況下，為了抑制電晶體100C的通態電流的降低，可以將區域108f的通道長度(L)方向上的長度設定為1μm以下。
低電阻區域是具有低於區域108i且高於區域108s及區域108d的電阻的區域。當區域108f是低電阻區域時，區域108f被用作所謂的LDD(Lightly Doped Drain：輕摻雜汲極)區域。在區域108f被用作LDD區域時，可以緩和汲極區域的電場，因此可以降低起因於汲極區域的電場的電晶體的臨界電壓變動。
另外，當區域108f是LDD區域時，例如藉由 從絕緣體116對區域108f供應氮或氫，或者以導電體112及絕緣體110為遮罩而從導電體112及絕緣體110的上方添加雜質元素，來使該雜質元素經過絕緣體110添加到氧化物半導體108而形成區域108f。
圖7A和圖7B所示的電晶體100D與上述電晶體100A之間的不同之處在於導電體112、金屬氧化物111及絕緣體110的形狀。明確而言，在電晶體100D中，在電晶體的通道長度(L)方向上的剖面中，金屬氧化物111的下端部的位置與絕緣體110的上端部的位置不同。明確而言，金屬氧化物111的下端部形成在絕緣體110的上端部的內側。
例如，使用同一遮罩，利用乾蝕刻法形成導電體112及金屬氧化物111，並且利用濕蝕刻法形成絕緣體110，由此可以實現電晶體100D的結構。
另外，藉由採用電晶體100D的結構，有時在氧化物半導體108中形成區域108f。區域108f形成在區域108i與區域108s之間以及區域108i與區域108d之間。
圖8A和圖8B所示的電晶體100E與上述電晶體100A之間的不同之處在於導電體112、金屬氧化物111及絕緣體110的形狀。明確而言，在電晶體100E中，在電晶體的通道長度(L)方向上的剖面中，金屬氧化物111的下端部的位置與絕緣體110的上端部的位置不同。明確而言，金屬氧化物111的下端部形成在絕緣體 110的上端部的內側。另外，金屬氧化物111的上端部與導電體112的下端部的位置不同。明確而言，金屬氧化物111的上端部形成在導電體112的下端部的外側。
例如，在金屬氧化物使用難以被蝕刻的材料(也被稱為難蝕刻材料)形成的情況下，使用同一遮罩，利用乾蝕刻法對導電體112及金屬氧化物111進行蝕刻，並且利用濕蝕刻法形成絕緣體110，由此可以實現電晶體100E的結構。
另外，藉由採用電晶體100E的結構，有時在氧化物半導體108中形成區域108f。區域108f形成在區域108i與區域108s之間以及區域108i與區域108d之間。
圖9A和圖9B所示的電晶體100F與上述電晶體100A之間的不同之處在於：在電晶體100F中，在絕緣體118上設置有被用作平坦化膜的絕緣體122。電晶體100F的其他結構與上述電晶體100A相同，並具有同樣的效果。
另外，絕緣體122具有使起因於電晶體等的凹凸等平坦的功能。絕緣體122具有絕緣性，使用無機材料或有機材料形成。作為該無機材料，可以舉出氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氮化鋁膜等。作為該有機材料，例如可以舉出丙烯酸樹脂或聚醯亞胺樹脂等感光性樹脂材料。
注意，在圖9A和圖9B中，絕緣體122中的 開口的尺寸大於開口141a及141b，但是不侷限於此，例如，絕緣體122中的開口的尺寸也可以與開口141a及141b相同或者小於開口141a及141b。
另外，在圖9A和圖9B中，例示出在絕緣體122上設置導電體120a、120b、121a及121b的結構，但是不侷限於此，例如可以採用在絕緣體118上設置導電體120a、120b、121a及121b，且在導電體120a、120b、121a及121b上設置絕緣體122的結構。
〈1-4.半導體裝置的結構實例4〉
接著，參照圖10A至圖14B說明與圖4A至圖4C所示的半導體裝置所包括的電晶體不同的結構。
圖10A和圖10B是電晶體100G的剖面圖，圖11A和圖11B是電晶體100H的剖面圖，圖12A和圖12B是電晶體100J的剖面圖，圖13A和圖13B是電晶體100K的剖面圖，圖14A和圖14B是電晶體100L的剖面圖。注意，電晶體100G、電晶體100H、電晶體100J、電晶體100K及電晶體100L的俯視圖與圖4A所示的電晶體100A相同，所以在此省略說明。
電晶體100G、電晶體100H、電晶體100J、電晶體100K及電晶體100L與上述電晶體100A之間的不同之處在於氧化物半導體108的結構。電晶體100G、電晶體100H、電晶體100J、電晶體100K及電晶體100L的其他組件與上述電晶體100A相同，並具有同樣的效果。
圖10A和圖10B所示的電晶體100G所具有的氧化物半導體108包括絕緣體104上的氧化物半導體108_1、氧化物半導體108_1上的氧化物半導體108_2以及氧化物半導體108_2上的氧化物半導體108_3。另外，區域108i、區域108s及區域108d都具有氧化物半導體108_1、氧化物半導體108_2及氧化物半導體108_3的三層結構。
圖11A和圖11B所示的電晶體100H所具有的氧化物半導體108包括絕緣體104上的氧化物半導體108_2及氧化物半導體108_2上的氧化物半導體108_3。另外，區域108i、區域108s及區域108d都具有氧化物半導體108_2及氧化物半導體108_3的兩層結構。
圖12A和圖12B所示的電晶體100J所具有的氧化物半導體108包括絕緣體104上的氧化物半導體108_1及氧化物半導體108_1上的氧化物半導體108_2。另外，區域108i、區域108s及區域108d都具有氧化物半導體108_1及氧化物半導體108_2的兩層結構。
圖13A和圖13B所示的電晶體100K所具有的氧化物半導體108包括絕緣體104上的氧化物半導體108_1、氧化物半導體108_1上的氧化物半導體108_2以及氧化物半導體108_2上的氧化物半導體108_3。另外，區域108i具有氧化物半導體108_1、氧化物半導體108_2及氧化物半導體108_3的三層結構，區域108s及區域108d都具有氧化物半導體108_1及氧化物半導體108_2 的兩層結構。另外，在電晶體100K的通道寬度(W)方向上的剖面中，氧化物半導體108_3覆蓋氧化物半導體108_1及氧化物半導體108_2的側面。
圖14A和圖14B所示的電晶體100L所具有的氧化物半導體108包括絕緣體104上的氧化物半導體108_2以及氧化物半導體108_2上的氧化物半導體108_3。另外，區域108i具有氧化物半導體108_2及氧化物半導體108_3的兩層結構，區域108s及區域108d都具有氧化物半導體108_2的單層結構。另外，在電晶體100L的通道寬度(W)方向上的剖面中，氧化物半導體108_3覆蓋氧化物半導體108_2的側面。
區域108i的通道寬度(W)方向上的側面或其附近的區域容易在加工時受損而形成缺陷(例如，氧缺陷)或者容易被附著的雜質污染。因此，即使區域108i在實質上本質，由於被施加電場等壓力區域108i的通道寬度(W)方向上的側面或其附近的區域被活化，而容易成為低電阻(n型)區域。另外，當區域108i的通道寬度(W)方向上的側面或其附近的區域為低電阻(n型)區域時，該n型區域成為載子路徑而有可能形成寄生通道。
由此，在電晶體100K及電晶體100L中，區域108i具有疊層結構並且區域108i的通道寬度(W)方向上的側面被疊層中的一個層覆蓋。藉由採用上述結構，可以抑制區域108i的側面或其附近的區域的缺陷，或者可以降低雜質附著於區域108i的側面或其附近的區域。
〈1-5.半導體裝置的製造方法1〉
接著，使用圖15A至圖17B說明圖1所示的電晶體100的製造方法的例子。圖15A至圖17B是說明電晶體100的製造方法的通道長度(L)方向及通道寬度(W)方向的剖面圖。
首先，在基板102上形成絕緣體104。接著，在絕緣體104上形成氧化物半導體。然後，將該氧化物半導體加工為島狀，由此形成氧化物半導體107(參照圖15A)。
藉由適當地利用濺射法、CVD法、蒸鍍法、脈衝雷射沉積(PLD)法、印刷法及塗佈法等，可以形成絕緣體104。在本實施方式中，利用電漿CVD設備，作為絕緣體104形成400nm厚的氮化矽膜及50nm厚的氧氮化矽膜。另外，也可以在沒有形成絕緣體104的情況下在基板102上形成氧化物半導體107。
此外，也可以在形成絕緣體104之後，對絕緣體104添加氧。作為對絕緣體104添加的氧，有氧自由基、氧原子、氧原子離子、氧分子離子等。作為添加方法，有離子摻雜法、離子植入法、電漿處理等。另外，也可以在絕緣體104上形成抑制氧脫離的膜之後，經過該膜對絕緣體104添加氧。
作為上述抑制氧脫離的膜，可以使用具有銦、鋅、鎵、錫、鋁、鉻、鉭、鈦、鉬、鎳、鐵、鈷和鎢 中的一種以上的導電體或半導體來形成。
當利用電漿處理添加氧時，藉由利用微波使氧激發而產生高密度的氧電漿，可以增加對絕緣體104添加的氧量。
可以藉由濺射法、塗佈法、脈衝雷射蒸鍍法、雷射燒蝕法、熱CVD法等形成氧化物半導體107。在氧化物半導體上藉由光微影製程形成遮罩，然後使用該遮罩對氧化物半導體的一部分進行蝕刻，由此可以將該氧化物半導體加工為氧化物半導體107。另外，藉由使用印刷法，可以直接形成元件分離的氧化物半導體107。
在藉由濺射法形成氧化物半導體的情況下，作為用來產生電漿的電源裝置，可以適當地使用RF電源裝置、AC電源裝置、DC電源裝置等。作為形成氧化物半導體時的濺射氣體，適當地使用稀有氣體(典型的是氬)、氧及稀有氣體和氧的混合氣體。此外，當採用稀有氣體和氧的混合氣體時，較佳為增高相對於稀有氣體的氧比例。
另外，在例如使用濺射法形成氧化物半導體的情況下，藉由將基板溫度設定為150℃以上且750℃以下、150℃以上且450℃以下或者200℃以上且350℃以下形成氧化物半導體，可以提高結晶性，所以是較佳的。
在本實施方式中，作為氧化物半導體107，使用濺射裝置，作為濺射靶材使用In-Ga-Zn金屬氧化物(In：Ga：Zn=4：2：4.1[原子個數比])，形成35nm厚的氧化 物半導體。
另外，也可以在形成氧化物半導體107之後進行加熱處理來實現氧化物半導體107的脫氫化或脫水化。作為加熱處理的溫度，典型地為150℃以上且低於基板的應變點、250℃以上且450℃以下或者300℃以上且450℃以下。
可以在包含氦、氖、氬、氙、氪等稀有氣體或包含氮的惰性氛圍中進行加熱處理。或者，也可以在惰性氛圍中進行加熱之後在氧氛圍中進行加熱。另外，上述惰性氣體氛圍及氧氛圍較佳為不包含氫、水等。處理時間可以是3分鐘以上且24小時以下。
該加熱處理可以使用電爐、RTA裝置等。藉由使用RTA裝置，可以限定於短時間內在基板的應變點以上的溫度下進行加熱處理。由此，可以縮短加熱處理時間。
邊對氧化物半導體進行加熱邊形成該氧化物半導體，或者在形成氧化物半導體之後進行加熱處理，由此，利用SIMS測得的氧化物半導體中的氫濃度可以為5×1019atoms/cm3以下，1×1019atoms/cm3以下，5×1018atoms/cm3以下，1×1018atoms/cm3以下，5×1017atoms/cm3以下或者1×1016atoms/cm3以下。
接著，在絕緣體104及氧化物半導體107上形成絕緣體110_0(參照圖15B)。
作為絕緣體110_0，可以藉由使用電漿CVD 設備形成氧化矽膜或氧氮化矽膜。此時，作為源氣體，較佳為使用包含矽的沉積氣體及氧化性氣體。作為包含矽的沉積氣體的典型例子，有矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為氧化性氣體，有氧、臭氧、一氧化二氮、二氧化氮等。
另外，作為絕緣體110_0，可以在如下條件下利用電漿CVD設備形成缺陷量少的氧氮化矽膜：相對於沉積氣體流量的氧化性氣體流量大於20倍且小於100倍，較佳為40倍以上且80倍以下；並且處理室內的壓力低於100Pa，或為50Pa以下。
此外，作為絕緣體110_0，可以在如下條件形成緻密的氧化矽膜或氧氮化矽膜：將設置在電漿CVD設備的抽成真空的處理室內的基板保持在280℃以上且400℃以下的溫度，將源氣體引入處理室內而將處理室內的壓力設定為20Pa以上且350Pa以下，更佳為100Pa以上且300Pa以下，並對設置在處理室內的電極供應高頻功率。
另外，可以藉由使用微波的電漿CVD法形成絕緣體110_0。微波是指300MHz至300GHz的頻率範圍。微波的電子溫度低，並且其電子能量小。此外，在被供應的電力中，用於加速電子的比例少，能夠用於更多分子的離解及電離，並且能夠使密度高的電漿(高密度電漿)激發。因此，電漿對被形成面及沉積物造成的損傷少，由此能夠形成缺陷少的絕緣體110_0。
另外，可以藉由使用有機矽烷氣體的CVD法 形成絕緣體110_0。作為有機矽烷氣體，可以使用正矽酸乙酯(TEOS：化學式為Si(OC2H5)4)、四甲基矽烷(TMS：化學式為Si(CH3)4)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(SiH(OC2H5)3)、三(二甲胺基)矽烷(SiH(N(CH3)2)3)等含有矽的化合物。藉由利用使用有機矽烷氣體的CVD法，能夠形成覆蓋性高的絕緣體110_0。
在本實施方式中，作為絕緣體110_0，使用電漿CVD設備形成20nm厚的氧化矽膜。
接著，在絕緣體110_0上形成金屬氧化物111_0(參照圖15C)。另外，在圖15C中，以箭頭示意性地表示添加到絕緣體110_0中的氧。
金屬氧化物111_0可以使用濺射裝置並使用氧化鋁形成。此時，沉積氣體較佳為包含氧及稀有氣體。注意，將稀有氣體在沉積氣體整體中所占的比例設定為1vol.%以上，較佳為3vol.%以上，更佳為10vol.%以上，進一步較佳為20vol.%以上，即可。
作為濺射法，可以利用RF濺射法、DC濺射法、AC濺射法等。尤其是，在金屬氧化物111具有絕緣性的情況下，較佳為利用RF濺射法。RF濺射法的電漿密度比DC濺射法高，氧離子的能量變高，而過量氧容易被供應到絕緣體110_0中。
此外，在作為金屬氧化物111_0使用氧化鋁 膜的情況下，藉由形成厚度為4nm以上的氧化鋁膜，可以在絕緣體110_0中形成氧過量區域。另一方面，如果形成在絕緣體110_0上的氧化鋁膜的厚度為20nm以上，則開始抑制沉積氣體中的氧離子被供應到絕緣體110_0中。因此，金屬氧化物111_0的厚度較佳為4nm以上且20nm以下。
另外，氧化鋁的相對介電常數比用於絕緣體110_0的氧化矽高，因此藉由形成金屬氧化物111_0，可以減少閘極絕緣體的總厚度。
在本實施方式中，作為金屬氧化物111_0，使用RF濺射裝置形成20nm厚的氧化鋁膜。
接著，在金屬氧化物111_0上形成導電體112_0。導電體112_0可以使用上述材料形成。在本實施方式中，作為導電體112_0，使用濺射裝置形成15nm厚的鎢膜和100nm厚的鈦膜的疊層膜。
此外，作為成為導電體112的導電體112_0的加工方法，可以利用濕蝕刻法和乾蝕刻法中的任何一個或兩個。在本實施方式中，藉由在利用乾蝕刻法對鈦膜進行蝕刻之後利用乾蝕刻法對鎢膜進行蝕刻，來對導電體112_0進行加工，由此形成導電體112。
接著，在導電體112_0的所希望的位置上藉由光微影製程形成遮罩140(參照圖15D)。
接著，從遮罩140的上方進行蝕刻來對導電體112_0、金屬氧化物111_0及絕緣體110_0進行加工。 然後，去除遮罩140以形成島狀的導電體112、島狀的金屬氧化物111及島狀的絕緣體110(參照圖16A)。
作為導電體112_0、金屬氧化物111_0及絕緣體110_0的加工方法，可以利用濕蝕刻法和乾蝕刻法中的任何一個或兩個。在本實施方式中，利用乾蝕刻法對導電體112_0、金屬氧化物111_0及絕緣體110_0進行加工。
另外，當對導電體112_0、金屬氧化物111_0及絕緣體110_0進行加工時，有時不與導電體112重疊的區域的氧化物半導體107的厚度變薄。或者，當對導電體112_0、金屬氧化物111_0及絕緣體110_0進行加工時，有時不與氧化物半導體107重疊的區域的絕緣體104的厚度變薄。另外，當對導電體112_0、金屬氧化物111_0及絕緣體110_0進行加工時，有時蝕刻劑或蝕刻氣體(例如，氯等)被添加到氧化物半導體107中，或者有時導電體112_0、金屬氧化物111_0或絕緣體110_0的構成元素被添加到氧化物半導體107中。
接著，對氧化物半導體107進行電漿處理，形成氧化物半導體108。該電漿處理的條件為如下：基板溫度為220℃；將流量為100sccm的氬氣體及流量為1000sccm的氮氣體引入到處理室內；壓力為40Pa；將1000W的RF電源供應到設置在電漿CVD設備內的平行板電極之間。
暴露於電漿的氧化物半導體107成為區域108s及區域108d。另外，氧化物半導體107中的與導電 體112重疊的區域成為區域108i。由此，形成包括區域108i、區域108s及區域108d的氧化物半導體108(參照圖16B)。
在此，在通道長度(L)方向的剖面中，區域108i可以為0.2μm以上且小於1.5μm，較佳為0.5μm以上且1.0μm以下。
另外，在圖16B中，以箭頭示意性地表示電漿處理。
接著，在絕緣體104、氧化物半導體108及導電體112上形成絕緣體116(參照圖16C)。另外，藉由形成絕緣體116，雜質從絕緣體116擴散到與絕緣體116接觸的區域108s及區域108d中，而它們的電阻有時得到降低。
絕緣體116可以使用上述材料形成。在本實施方式中，作為絕緣體116，使用電漿CVD設備形成100nm厚的氮氧化矽膜。
另外，該成膜處理的條件為如下：將流量為50sccm的矽烷氣體、流量為5000sccm的氮氣體及流量為100sccm的氨氣體引入處理室內；將處理室內的壓力設定為100Pa；以RF電源(27.12MHz)供應1000W的功率。
此外，在220℃的溫度下連續地進行上述電漿處理和氮氧化矽膜的成膜處理這兩個步驟。
藉由使用氮氧化矽膜作為絕緣體116，可以對與絕緣體116接觸的區域108s及區域108d供應氮氧化矽 膜中的氮或氫。另外，藉由以上述溫度形成絕緣體116，可以抑制絕緣體110所包含的過量氧釋放到外部。
接著，在絕緣體116上形成絕緣體118(參照圖16D)。
絕緣體118可以使用上述材料形成。在本實施方式中，作為絕緣體118，使用電漿CVD設備形成300nm厚的氧氮化矽膜。
接著，在利用光微影製程在絕緣體118的所希望的位置上形成遮罩之後，對絕緣體118的一部分及絕緣體116的一部分進行蝕刻，由此形成到達區域108s的開口141a以及到達區域108d的開口141b(參照圖17A)。
作為絕緣體118及絕緣體116的蝕刻方法，可以利用濕蝕刻法和乾蝕刻法中的任何一個或兩個。在本實施方式中，利用乾蝕刻法對絕緣體118及絕緣體116進行加工。
接著，以覆蓋開口141a及141b的方式在區域108s、區域108d及絕緣體118上形成導電體，且將該導電體加工為所希望的形狀，來形成導電體120a、120b、121a及121b(參照圖17B)。
導電體120a、120b、121a及121b可以使用上述材料形成。在本實施方式中，作為導電體120a及120b，使用濺射裝置形成50nm厚的鎢膜和作為導電體121a及121b的400nm厚的銅膜的疊層膜。
作為成為導電體120a、120b、121a及121b的導電體的加工方法，可以利用濕蝕刻法和乾蝕刻法中的任何一個或兩個。在本實施方式中，利用濕蝕刻法對銅膜進行蝕刻，然後利用乾蝕刻法對鎢膜進行蝕刻，對導電膜進行加工而形成導電體120a、120b、121a及121b。
藉由上述製程可以製造圖3A至圖3C所示的電晶體100。
作為構成電晶體100的膜(絕緣體、金屬氧化物、氧化物半導體、導電體等)的方法，除了上述方法以外，可以藉由濺射法、化學氣相沉積(CVD)法、真空蒸鍍法、脈衝雷射沉積(PLD)法、ALD法形成。或者，可以藉由塗佈法或印刷法形成。作為成膜方法，典型的有濺射法、電漿增強化學氣相沉積(PECVD)法，但也可以使用熱CVD法。作為熱CVD法的例子，可以舉出有機金屬化學氣相沉積(MOCVD)法。
藉由熱CVD法進行的成膜可以以如下方式來執行：藉由將處理室內的壓力設定為大氣壓或減壓，將源氣體及氧化劑同時供應到處理室內，並使其在基板附近或基板上相互反應而沉積在基板上。如此，由於熱CVD法不產生電漿來形成膜，因此具有不產生起因於電漿損傷的缺陷的優點。
藉由MOCVD法等熱CVD法可以形成上述導電體、絕緣體、氧化物半導體、金屬氧化物等的膜，例如，當形成In-Ga-Zn-O膜時，使用三甲基銦(In(CH3) 3)、三甲基鎵(Ga(CH3)3)及二甲基鋅(Zn(CH3)2)。不侷限於上述組合，也可以使用三乙基鎵(Ga(C2H5)3)代替三甲基鎵，並且可以使用二乙基鋅(Zn(C2H5)2)代替二甲基鋅。
另外，在使用利用ALD法的成膜裝置形成氧化鉿膜時，使用如下兩種氣體：藉由使包含溶劑和鉿前體的液體(鉿醇鹽、四二甲基醯胺鉿(TDMAH、Hf[N(CH3)2]4)或四(乙基甲基醯胺)鉿等鉿醯胺)氣化而得到的源氣體；以及被用作氧化劑的臭氧(O3)。
另外，在使用利用ALD法的成膜裝置形成氧化鋁膜時，使用如下兩種氣體：藉由使包含溶劑和鋁前體的液體(三甲基鋁(TMA、Al(CH3)3)等)氣化而得到的源氣體；以及被用作氧化劑的H2O。作為其它材料有三(二甲基醯胺)鋁、三異丁基鋁、鋁三(2,2,6,6-四甲基-3,5-庚二酮)等。
另外，在使用利用ALD法的成膜裝置形成氧化矽膜時，使六氯乙矽烷附著在被成膜面上，供應氧化性氣體(O2、一氧化二氮)的自由基使其與附著物起反應。
另外，在使用利用ALD法的成膜裝置形成鎢膜時，依次引入WF6氣體和B2H6氣體形成初始鎢膜，然後使用WF6氣體和H2氣體形成鎢膜。注意，也可以使用SiH4氣體代替B2H6氣體。
另外，在使用利用ALD法的成膜裝置形成氧化物半導體如In-Ga-Zn-O膜時，使用In(CH3)3氣體和 O3氣體形成In-O層，然後使用Ga(CH3)3氣體和O3氣體形成Ga-O層，之後使用Zn(CH3)2氣體和O3氣體形成Zn-O層。注意，這些層的順序不侷限於上述例子。此外，也可以使用這些氣體來形成混合化合物層如In-Ga-O層、In-Zn-O層、Ga-Zn-O層等。注意，雖然也可以使用利用Ar等惰性氣體進行起泡而得到的H2O氣體代替O3氣體，但是較佳為使用不包含H的O3氣體。
〈1-6.半導體裝置的製造方法2〉
接著，使用圖18A至圖20C說明圖4A至圖4C所示的電晶體100A的製造方法的例子。圖18A至圖20C是說明電晶體100A的製造方法的通道長度(L)方向及通道寬度(W)方向的剖面圖。
首先，在基板102上形成導電體106。接著，在基板102及導電體106上形成絕緣體104，在絕緣體104上形成氧化物半導體。然後，將該氧化物半導體加工為島狀，由此形成氧化物半導體107(參照圖18A)。
導電體106可以使用與導電體120a、120b、121a及121b相同的材料及相同的方法形成。在本實施方式中，作為導電體106，利用濺射法形成50nm厚的氮化鉭膜及100nm厚的銅膜的疊層膜。
接著，在絕緣體104及氧化物半導體107上形成絕緣體110_0及金屬氧化物111_0。此外，當形成金屬氧化物111_0時，有時氧被添加到絕緣體110_0中(參 照圖18B)。
接著，在利用光微影製程在金屬氧化物111_0的所希望的位置上形成遮罩之後，對絕緣體110_0、金屬氧化物111_0及絕緣體104的一部分進行蝕刻，由此形成到達導電體106的開口143(參照圖18C)。
作為開口143的形成方法，可以利用濕蝕刻法和乾蝕刻法中的任何一個或兩個。在本實施方式中，利用乾蝕刻法形成開口143。
接著，在導電體106、絕緣體110_0及金屬氧化物111_0上以覆蓋開口143的方式形成導電體112_0(參照圖18D)。另外，藉由以覆蓋開口143的方式形成導電體112_0，導電體106與導電體112_0電連接。
接著，利用光微影製程在導電體112_0的所希望的位置上形成遮罩140(參照圖19A)。
接著，藉由從遮罩140的上方進行蝕刻，對導電體112_0、金屬氧化物111_0及絕緣體110_0進行加工。另外，在對導電體112_0、金屬氧化物111_0及絕緣體110_0進行加工之後，去除遮罩140。藉由對導電體112_0、金屬氧化物111_0及絕緣體110_0進行加工，形成島狀的導電體112、島狀的金屬氧化物111及島狀的絕緣體110(參照圖19B)。
在本實施方式中，利用乾蝕刻法對導電體112_0、金屬氧化物111_0及絕緣體110_0進行加工。
接著，對氧化物半導體107進行電漿處理， 形成氧化物半導體108。暴露於電漿的氧化物半導體107成為區域108s及區域108d。另外，氧化物半導體107中的與導電體112重疊的區域成為區域108i。由此，形成包括區域108i、區域108s及區域108d的氧化物半導體108(參照圖19C)。
在此，在通道長度(L)方向的剖面中，區域108i可以為0.5μm以上且2.0μm以下，較佳為1.5μm以下。
另外，在圖19C中，以箭頭示意性地表示電漿處理。
接著，在絕緣體104、氧化物半導體108及導電體112上形成絕緣體116。另外，藉由形成絕緣體116，雜質從絕緣體116擴散到與絕緣體116接觸的區域108s及區域108d中，而它們的電阻有時得到降低(參照圖19D)。
此外，在220℃的溫度下連續地進行上述電漿處理和氮氧化矽膜的成膜處理這兩個步驟。
藉由使用氮氧化矽膜作為絕緣體116，可以對與絕緣體116接觸的區域108s及區域108d供應氮氧化矽膜中的氮或氫。另外，藉由以上述溫度形成絕緣體116，可以抑制絕緣體110所包含的過量氧釋放到外部。
接著，在絕緣體116上形成絕緣體118(參照圖20A)。
接著，在利用光微影製程在絕緣體118的所 希望的位置上形成遮罩之後，對絕緣體118的一部分及絕緣體116的一部分進行蝕刻，由此形成到達區域108s的開口141a以及到達區域108d的開口141b(參照圖20B)。
接著，以覆蓋開口141a及141b的方式在區域108s、區域108d及絕緣體118上形成導電膜，且將該導電膜加工為所希望的形狀，來形成導電體120a、120b、121a及121b(參照圖20C)。
藉由上述製程可以製造圖4A至圖4C所示的電晶體100A。
在本實施方式中，示出電晶體包括氧化物半導體的情況的例子，但是本發明的一個實施方式不侷限於此。根據情況或狀況，在本發明的一個實施方式中，電晶體不需要必須包括氧化物半導體。例如，電晶體的通道區域、通道區域附近、源極區域或汲極區域也可以使用包含Si(矽)、Ge(鍺)、SiGe(矽鍺)、GaAs(砷化鎵)等的材料形成。
本實施方式所示的結構、方法可以與其他實施方式或實施例所示的結構、方法適當地組合而實施。
實施方式2
在本實施方式中，參照圖21A至圖38C說明包括電晶體的半導體裝置及該半導體裝置的製造方法的一個例子。
另外，在實施方式1中，將絕緣體用於形成在絕緣體110與導電體112之間的金屬氧化物，但是在本實施方式所示的半導體裝置中，對將導電體用於金屬氧化物的情況進行說明。換言之，電晶體100、電晶體100A至電晶體100L與電晶體100M至電晶體100Y之間的不同之處在於：在電晶體100、電晶體100A至電晶體100L中，金屬氧化物111具有絕緣性，而在電晶體100M至電晶體100Y中，金屬氧化物113具有導電性。因此，在電晶體100M至電晶體100Y中，對具有與電晶體100所說明的結構同樣的功能的結構附加與電晶體100相同的符號。
〈2-1.半導體裝置的結構實例5〉
圖21A至圖21C示出半導體裝置所包括的電晶體的一個例子。
圖21A是電晶體100M的俯視圖，圖21B是沿著圖21A的點劃線X1-X2的剖面圖，圖21C是沿著圖21A的點劃線Y1-Y2的剖面圖。注意，為了明確起見，在圖21A中，省略絕緣體110等組件。注意，有時在後面的電晶體的俯視圖中，與圖21A同樣地省略組件的一部分。此外，有時將點劃線X1-X2方向稱為通道長度(L)方向，將點劃線Y1-Y2方向稱為通道寬度(W)方向。
圖21A至圖21C所示的電晶體100M包括：基板102上的絕緣體104；絕緣體104上的氧化物半導體 108；氧化物半導體108上的絕緣體110；絕緣體110上的金屬氧化物113；金屬氧化物113上的導電體112；以及絕緣體104、氧化物半導體108及導電體112上的絕緣體116。氧化物半導體108包括與導電體112重疊的區域108i、與絕緣體116接觸的區域108s及區域108d。
電晶體100M也可以包括：絕緣體116上的絕緣體118；藉由形成在絕緣體116及絕緣體118中的開口141a與區域108s電連接的導電體120a、121a；以及藉由形成在絕緣體116及絕緣體118中的開口141b與區域108d電連接的導電體120b、121b。
另外，金屬氧化物113被用作閘極電極的一部分。
在此，參照圖1說明圖21A至圖21C所示的電晶體100M的製造方法。另外，圖1是說明半導體裝置的製造方法的製程流程圖。
圖21A至圖21C所示的電晶體100M至少藉由圖1所示的第一至第八製程製造。注意，雖然在〈1-1.半導體裝置的結構實例1〉所示的製程中，在第三製程中形成具有絕緣性的金屬氧化物，但是在本實施方式中，在第三製程中形成具有導電性的金屬氧化物。
[第三製程：金屬氧化物的形成]
第三製程包括形成金屬氧化物的製程(參照圖1中的步驟S03)。在電晶體100M中，在絕緣體110上形成金 屬氧化物113的製程相當於第三製程。藉由將具有導電性的材料用於金屬氧化物113，使其被用作閘極電極。
另外，如上所述，金屬氧化物113較佳為使用濺射裝置形成。
[第四製程：導電體的形成]
第四製程包括形成導電體的製程(參照圖1中的步驟S04)。在電晶體100M中，在金屬氧化物113上形成導電體112的製程相當於第四製程。
此外，導電體112可以使用具有透光性的導電體或具有遮光性的導電體。藉由使用具有遮光性的導電體，可以抑制光導致的電晶體的錯誤工作。另外，如果金屬氧化物113具有充分的導電性，則可以省略該製程。
藉由在第四製程之後進行〈1-1.半導體裝置的結構實例1〉所示的第五製程至第八製程，可以製造電晶體100M。
另外，後面將說明電晶體100M的製造方法的詳細內容。
如此，在本發明的一個實施方式的半導體裝置的製造方法中，在第三製程，亦即形成金屬氧化物的製程中，可以在絕緣體110中形成氧過量區域。另外，藉由在150℃以上且低於300℃的溫度下進行第五製程，亦即形成氮化物絕緣體的製程，可以抑制氧從包含過量氧的絕緣體的側面釋放到外部。再者，因為金屬氧化物113的密 度比絕緣體110高，所以可以抑制氧從區域108i及絕緣體110擴散到導電體112一側。由此，可以抑制包括氧化物半導體的電晶體的電特性變動並可以提高其可靠性。
接著，詳細地說明圖21A至圖21C所示的半導體裝置的組件。
[金屬氧化物]
在作為金屬氧化物113使用以In-Ga-Zn氧化物為代表的氧化物半導體的情況下，藉由從絕緣體116被供應氮或氫，載子密度變高。換言之，氧化物半導體被用作氧化物導電體(OC：Oxide Conductor)。因此，在本實施方式中，可以將金屬氧化物113換稱為導電體，該金屬氧化物113有時被用作閘極電極。
另外，作為金屬氧化物113，可以使用具有透光性的導電材料諸如銦錫氧化物(Indium Tin Oxide：ITO)、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、包含矽的銦錫氧化物(In-Sn-Si氧化物，也被稱為ITSO)等。
此外，金屬氧化物113也可以具有防止雜質從形成在金屬氧化物113上的結構體所包含的要素擴散的功能。
此外，在作為導電體112使用具有遮光性的金屬膜的情況下，可以阻擋光到達形成在導電體112的下 方的區域108i，所以是較佳的。此外，藉由作為導電體112使用金屬膜，可以產生如下效果：金屬膜中的構成元素擴散到金屬氧化物113一側而電阻得到降低；由於形成金屬膜時的損傷(例如，濺射損傷等)電阻得到降低；或者金屬氧化物113中的氧擴散到金屬膜中而形成氧缺陷，從而電阻得到降低。另外，金屬氧化物113具有閘極電極的功能，所以可以省略形成導電體112的製程。
〈2-2.半導體裝置的結構實例6〉
接著，參照圖22A至圖22D說明與圖21A至圖21C所示的半導體裝置所包括的電晶體不同的結構。
圖22A是電晶體100N的俯視圖，圖22B是沿著圖22A的點劃線X1-X2的剖面圖，圖22C或圖22D是沿著圖22A的點劃線Y1-Y2的剖面圖。注意，電晶體100A與電晶體100N之間的不同之處在於：在電晶體100A中，金屬氧化物111具有絕緣性，而在電晶體100N中，金屬氧化物113具有導電性。因此，在電晶體100N中，對具有與在電晶體100A中說明的結構同樣的功能的結構附加與電晶體100A相同的符號。
圖22A至圖22C或圖22D所示的電晶體100N包括：基板102上的導電體106；導電體106上的絕緣體104；絕緣體104上的氧化物半導體108；氧化物半導體108上的絕緣體110；絕緣體110上的金屬氧化物113；金屬氧化物113上的導電體112；以及絕緣體104、 氧化物半導體108及導電體112上的絕緣體116。氧化物半導體108包括與導電體112重疊的區域108i、與絕緣體116接觸的區域108s及區域108d。
電晶體100N除了上述電晶體100M的組件之外還包括導電體106及開口143。
在圖22C中，開口143形成在絕緣體104、絕緣體110及金屬氧化物113中。此外，導電體106藉由開口143與導電體112電連接。因此，導電體106、金屬氧化物113和導電體112被供應相同的電位。
此外，在圖22D中，開口143也可以形成在絕緣體104、絕緣體110中。此時，導電體106藉由開口143與金屬氧化物113及導電體112電連接。因此，導電體106、金屬氧化物113及導電體112被施加相同的電位。
另外，也可以不形成開口143而對導電體106和導電體112供應不同的電位。或者，也可以不形成開口143而將導電體106用作遮光膜。例如，藉由使用具有遮光性的材料形成導電體106，可以抑制來自下方的光照射到區域108i。
當採用電晶體100N的結構時，導電體106被用作第一閘極電極(也稱為底閘極電極)，導電體112被用作第二閘極電極(也稱為頂閘極電極)。絕緣體104被用作第一閘極絕緣體，絕緣體110被用作第二閘極絕緣體。
導電體106可以使用與上述導電體112、120a、120b、121a及121b相同的材料。尤其是，當使用包含銅的材料形成導電體106時，可以降低電阻，所以是較佳的。例如，作為導電體106較佳為採用在氮化鈦膜、氮化鉭膜或鎢膜上設置銅膜的疊層結構。由此，不僅可以將導電體106用作電晶體100N的第一閘極電極，還可以將其用作顯示裝置的電源供應佈線、信號供應佈線或連接佈線等。
如此，與上述電晶體100不同地，圖22A至圖22C或圖22D所示的電晶體100N具有在氧化物半導體108的上下包括被用作閘極電極的導電體的結構。如電晶體100N所示，在本發明的一個實施方式的半導體裝置中，也可以設置多個閘極電極。
在此，參照圖2說明圖22A至圖22C或圖22D所示的電晶體100N的製造方法。另外，圖2是說明半導體裝置的製造方法的製程流程圖。
圖22A至圖22C或圖22D所示的電晶體100N至少經過圖2所示的第一製程至第十製程形成。
[第九製程：第一閘極電極的形成]
第九製程包括形成第一閘極電極的製程(參照圖2中的步驟S09)。在電晶體100N中，在基板102上形成導電體106的製程相當於第九製程。
[第十製程：第一閘極絕緣體的形成]
第十製程包括在第一閘極電極上形成第一閘極絕緣體的製程(參照圖2中的步驟S10)。在電晶體100N中，在基板102及導電體106上形成絕緣體104的製程相當於第十製程。
在第十製程之後，經過〈2-1.半導體裝置的結構實例5〉所示的第一製程至第八製程，由此可以製造電晶體100N。
另外，後面將說明電晶體100N的製造方法的詳細內容。
如此，在本發明的一個實施方式的半導體裝置的製造方法中，在第三製程，亦即形成金屬氧化物113的製程中，可以在絕緣體110中形成氧過量區域。另外，藉由在150℃以上且低於300℃的溫度下進行第五製程，亦即形成氮化物絕緣體的製程，可以抑制氧從包含過量氧的絕緣體的側面釋放到外部。再者，因為金屬氧化物113的密度比絕緣體110高，所以可以抑制氧從區域108i及絕緣體110擴散到導電體112一側。由此，可以抑制包括氧化物半導體的電晶體的電特性變動並可以提高其可靠性。
如圖22C或圖22D所示，氧化物半導體108以與被用作第一閘極電極的導電體106及被用作第二閘極電極的導電體112及金屬氧化物113的每一個相對的方式設置，夾在兩個被用作閘極電極的導電體之間。
導電體112的通道寬度方向上的長度比氧化物半導體108大，並且通道寬度方向上的氧化物半導體108整體隔著絕緣體110被導電體112及金屬氧化物113覆蓋。導電體112與導電體106在形成於絕緣體104、絕緣體110中的開口143中連接，因此在氧化物半導體108的通道寬度方向上的一個側面隔著絕緣體110與導電體112及金屬氧化物113相對。
換言之，在電晶體100N的通道寬度方向上，導電體106、導電體112與金屬氧化物113在形成於絕緣體104及絕緣體110中的開口143中連接，並隔著絕緣體104及絕緣體110圍繞氧化物半導體108。
藉由採用上述結構，可以由被用作第一閘極電極的導電體106及被用作第二閘極電極的導電體112及金屬氧化物113的電場電圍繞電晶體100N所包括的氧化物半導體108。如電晶體100N那樣，可以將利用第一閘極電極及第二閘極電極的電場電圍繞形成有通道區域的氧化物半導體108的電晶體的裝置結構稱為Surrounded channel(S-channel：圍繞通道)結構。
因為電晶體100N具有S-channel結構，所以可以使用導電體106或導電體112及金屬氧化物113對氧化物半導體108有效地施加用來引起通道的電場。由此，電晶體100N的電流驅動能力得到提高，從而可以得到高的通態電流特性。此外，由於可以增加通態電流，所以可以使電晶體100N微型化。另外，由於電晶體100N具有 氧化物半導體108被導電體106、導電體112及金屬氧化物113圍繞的結構，所以可以提高電晶體100N的機械強度。
在電晶體100N的通道寬度方向上，可以在氧化物半導體108的沒有形成開口143一側形成與開口143不同的開口。
此外，如電晶體100N那樣，在電晶體包括其間設置有半導體膜的一對閘極電極的情況下，也可以對一個閘極電極供應信號A，並且對另一個閘極電極供應固定電位Vb。另外，也可以對一個閘極電極供應信號A，並且對另一個閘極電極供應信號B。另外，也可以對一個閘極電極供應固定電位Va，並且對另一個閘極電極供應固定電位Vb。
電晶體100N的其他結構與上述電晶體100M相同，並具有同樣的效果。
〈2-3.半導體裝置的結構實例7〉
下面，參照圖23A至圖27B對與圖22A至圖22C或圖22D所示的半導體裝置所包括的電晶體不同的結構進行說明。
圖23A及圖23B是電晶體100P的剖面圖，圖24A及圖24B是電晶體100Q的剖面圖，圖25A及圖25B是電晶體100R的剖面圖，圖26A及圖26B是電晶體100S的剖面圖，圖27A及圖27B是電晶體100T的剖面 圖。此外，與圖22C同樣，圖23A至圖27B示出在金屬氧化物113中形成開口143的情況，但是如圖22D所示，也可以藉由金屬氧化物113使導電體106與導電體112電連接。注意，電晶體100P、電晶體100Q、電晶體100R、電晶體100S及電晶體100T的俯視圖與圖22A所示的電晶體100N相同，所以在此省略說明。
圖23A和圖23B所示的電晶體100P與上述電晶體100N之間的不同之處在於絕緣體110、金屬氧化物113及導電體112的形狀。明確而言，在電晶體的通道長度(L)方向上的剖面中，電晶體100N中的絕緣體110、金屬氧化物113及導電體112的形狀為矩形，而電晶體100P的絕緣體110、金屬氧化物113及導電體112的形狀為錐形。更明確地說，在電晶體的通道長度(L)方向上的剖面中，電晶體100N中的導電體112的上端部與絕緣體110的下端部形成在大致相同的位置上。另一方面，在電晶體的通道長度(L)方向上的剖面中，電晶體100P中的導電體112的上端部形成在絕緣體110的下端部的內側。換言之，絕緣體110的側端部位於導電體112的側端部的外側。
電晶體100N可以藉由利用乾蝕刻法使用同一遮罩一次性地形成導電體112、金屬氧化物113及絕緣體110來製造。電晶體100P可以藉由組合濕蝕刻法及乾蝕刻法使用同一遮罩形成導電體112、金屬氧化物113及絕緣體110來製造。
藉由採用如電晶體100N所示的結構，可以使區域108s及區域108d與導電體112的端部形成在大致相同的位置上，所以是較佳的。另一方面，藉由採用如電晶體100P所示的結構，可以提高絕緣體116的覆蓋性，所以是較佳的。
圖24A和圖24B所示的電晶體100Q與上述電晶體100N之間的不同之處在於導電體112、金屬氧化物113及絕緣體110的形狀。明確而言，在電晶體100Q中，在電晶體的通道長度(L)方向上的剖面中，導電體112的下端部的位置與金屬氧化物113的上端部的位置不同。導電體112的下端部形成在金屬氧化物113的上端部的內側。
例如，使用同一遮罩，利用濕蝕刻法形成導電體112，並且利用乾蝕刻法形成金屬氧化物113及絕緣體110，由此可以實現電晶體100Q的結構。
另外，藉由採用電晶體100Q的結構，有時在氧化物半導體108中形成區域108f。區域108f形成在區域108i與區域108s之間以及區域108i與區域108d之間。
區域108f被用作高電阻區域或低電阻區域。高電阻區域是具有與區域108i相等的電阻，並不與被用作閘極電極的導電體112重疊的區域。當區域108f是高電阻區域時，區域108f被用作所謂的偏移(offset)區域。在區域108f被用作偏置區域的情況下，為了抑制電 晶體100Q的通態電流的降低，可以將區域108f的通道長度(L)方向上的長度設定為1μm以下。在區域108f被用作LDD區域時，可以緩和汲極區域的電場，因此可以降低起因於汲極區域的電場的電晶體的臨界電壓變動。
圖25A及圖25B所示的電晶體100R與上述電晶體100N之間的不同之處在於導電體112、金屬氧化物113及絕緣體110的形狀。明確而言，在電晶體100R的通道長度(L)方向上的剖面中，金屬氧化物113的下端部與絕緣體110的上端部的位置不同。更明確地說，金屬氧化物113的下端部形成在絕緣體110的上端部的內側。
例如，使用同一遮罩，利用乾蝕刻法形成導電體112及金屬氧化物113，並且利用濕蝕刻法形成絕緣體110，由此可以實現電晶體100R的結構。
此外，藉由採用電晶體100R的結構，有時在氧化物半導體108中形成區域108f。區域108f形成在區域108i與區域108s之間以及區域108i與區域108d之間。
區域108f被用作低電阻區域。低電阻區域是具有低於區域108i且高於區域108s及區域108d的電阻的區域。當區域108f是低電阻區域時，區域108f被用作所謂的LDD(Lightly Doped Drain：輕摻雜汲極)區域。在區域108f被用作LDD區域時，可以緩和汲極區域的電場，因此可以降低起因於汲極區域的電場的電晶體的臨界 電壓變動。
此外，當將區域108f用作LDD區域時，例如藉由氮或氫從絕緣體116、區域108s及區域108d擴散到區域108f中，形成區域108f。或者，以導電體112、金屬氧化物113及絕緣體110為遮罩而從導電體112、金屬氧化物113及絕緣體110的上方添加雜質元素，來使該雜質元素經過金屬氧化物113及絕緣體110添加到氧化物半導體108而形成區域108f。
圖26A和圖26B所示的電晶體100S與上述電晶體100N之間的不同之處在於導電體112、金屬氧化物113及絕緣體110的形狀。明確而言，在電晶體100S中，在電晶體的通道長度(L)方向上的剖面中，金屬氧化物113的下端部的位置與絕緣體110的上端部的位置不同。明確而言，金屬氧化物113的下端部形成在絕緣體110的上端部的內側。此外，金屬氧化物113的上端部的位置與導電體112的下端部的位置不同。明確而言，金屬氧化物113的上端部形成在導電體112的下端部的外側。
例如，在金屬氧化物使用難以被蝕刻的材料(也被稱為難蝕刻材料)形成的情況下，使用同一遮罩，利用乾蝕刻法對導電體112及金屬氧化物113進行蝕刻，並且利用濕蝕刻法形成絕緣體110，由此可以實現電晶體100S的結構。
另外，藉由採用電晶體100S的結構，有時在氧化物半導體108中形成區域108f。區域108f形成在區 域108i與區域108s之間以及區域108i與區域108d之間。
圖27A和圖27B所示的電晶體100T與上述電晶體100N之間的不同之處在於：在電晶體100T中，在絕緣體118上設置有被用作平坦化膜的絕緣體122。電晶體100T的其他結構與上述電晶體100N相同，並具有同樣的效果。
另外，絕緣體122具有使起因於電晶體等的凹凸等平坦的功能。絕緣體122具有絕緣性，使用無機材料或有機材料形成。作為該無機材料，可以舉出氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氮化鋁膜等。作為該有機材料，例如可以舉出丙烯酸樹脂或聚醯亞胺樹脂等感光性樹脂材料。
注意，在圖27A和圖27B中，絕緣體122中的開口的尺寸大於開口141a及141b，但是不侷限於此，例如，絕緣體122中的開口的尺寸也可以與開口141a及141b相同或者小於開口141a及141b。
另外，在圖27A和圖27B中，例示出在絕緣體122上設置導電體120a、120b、121a及121b的結構，但是不侷限於此，例如可以採用在絕緣體118上設置導電體120a、120b、121a及121b，且在導電體120a、120b、121a及121b上設置絕緣體122的結構。
〈2-4.半導體裝置的結構實例8〉
接著，參照圖28A至圖32B說明與圖22A至圖22D所示的半導體裝置所包括的電晶體不同的結構。
圖28A及圖28B是電晶體100U的剖面圖，圖29A及圖29B是電晶體100V的剖面圖，圖30A及圖30B是電晶體100W的剖面圖，圖31A及圖31B是電晶體100X的剖面圖，圖32A及圖32B是電晶體100Y的剖面圖。此外，與圖22C同樣，圖28A至圖32B示出在金屬氧化物113中形成開口143的情況，但是如圖22D所示，也可以藉由金屬氧化物113將導電體106與導電體112電連接。注意，電晶體100U、電晶體100V、電晶體100W、電晶體100X及電晶體100Y的俯視圖與圖22A所示的電晶體100N相同，所以在此省略說明。
電晶體100U、電晶體100V、電晶體100W、電晶體100X及電晶體100Y與上述電晶體100N之間的不同之處在於氧化物半導體108的結構。電晶體100U、電晶體100V、電晶體100W、電晶體100X及電晶體100Y的其他組件與上述電晶體100N相同，並具有同樣的效果。
圖28A和圖28B所示的電晶體100U所具有的氧化物半導體108包括絕緣體104上的氧化物半導體108_1、氧化物半導體108_1上的氧化物半導體108_2以及氧化物半導體108_2上的氧化物半導體108_3。另外，區域108i、區域108s及區域108d都具有氧化物半導體108_1、氧化物半導體108_2及氧化物半導體108_3的三 層結構。
圖29A和圖29B所示的電晶體100V所具有的氧化物半導體108包括絕緣體104上的氧化物半導體108_2及氧化物半導體108_2上的氧化物半導體108_3。另外，區域108i、區域108s及區域108d都具有氧化物半導體108_2及氧化物半導體108_3的兩層結構。
圖30A和圖30B所示的電晶體100W所具有的氧化物半導體108包括絕緣體104上的氧化物半導體108_1及氧化物半導體108_1上的氧化物半導體108_2。另外，區域108i、區域108s及區域108d都具有氧化物半導體108_1及氧化物半導體108_2的兩層結構。
圖31A和圖31B所示的電晶體100X所具有的氧化物半導體108包括絕緣體104上的氧化物半導體108_1、氧化物半導體108_1上的氧化物半導體108_2以及氧化物半導體108_2上的氧化物半導體108_3。另外，區域108i具有氧化物半導體108_1、氧化物半導體108_2及氧化物半導體108_3的三層結構，區域108s及區域108d都具有氧化物半導體108_1及氧化物半導體108_2的兩層結構。另外，在電晶體100X的通道寬度(W)方向上的剖面中，氧化物半導體108_3覆蓋氧化物半導體108_1及氧化物半導體108_2的側面。
圖32A和圖32B所示的電晶體100Y所具有的氧化物半導體108包括絕緣體104上的氧化物半導體108_2以及氧化物半導體108_2上的氧化物半導體 108_3。另外，區域108i具有氧化物半導體108_2及氧化物半導體108_3的兩層結構，區域108s及區域108d都具有氧化物半導體108_2的單層結構。另外，在電晶體100Y的通道寬度(W)方向上的剖面中，氧化物半導體108_3覆蓋氧化物半導體108_2的側面。
區域108i的通道寬度(W)方向上的側面或其附近的區域容易在加工時受損而形成缺陷(例如，氧缺陷)或者容易被附著的雜質污染。因此，即使區域108i在實質上本質，由於被施加電場等壓力區域108i的通道寬度(W)方向上的側面或其附近的區域被活化，而容易成為低電阻(n型)區域。另外，當區域108i的通道寬度(W)方向上的側面或其附近的區域為低電阻(n型)區域時，該n型區域成為載子路徑而有可能形成寄生通道。
由此，在電晶體100X及電晶體100Y中，區域108i具有疊層結構並且區域108i的通道寬度(W)方向上的側面被疊層中的一個層覆蓋。藉由採用上述結構，可以抑制區域108i的側面或其附近的區域的缺陷，或者可以降低雜質附著於區域108i的側面或其附近的區域。
〈2-5.半導體裝置的製造方法3〉
接著，使用圖33A至圖35B說明圖21A至圖21C所示的電晶體100M的製造方法的例子。圖33A至圖35B是說明電晶體100M的製造方法的通道長度(L)方向及通道寬度(W)方向的剖面圖。
首先，在基板102上形成絕緣體104。接著，在絕緣體104上形成氧化物半導體。然後，將該氧化物半導體加工為島狀，由此形成氧化物半導體107。接著，在絕緣體104及氧化物半導體107上形成絕緣體110_0(參照圖33A)。
接著，在絕緣體110_0上形成金屬氧化物113_0(參照圖33B)。在此，當形成金屬氧化物113_0時，有時氧被添加到絕緣體110_0中。另外，在圖33B中，以箭頭示意性地表示添加到絕緣體110_0中的氧。
此外，作為金屬氧化物113_0，可以使用以In-Ga-Zn氧化物為代表的氧化物半導體。另外，作為金屬氧化物113_0，可以使用具有透光性的導電材料諸如銦錫氧化物(Indium Tin Oxide：ITO)、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、包含矽的銦錫氧化物(In-Sn-Si氧化物，也被稱為ITSO)等。
在作為金屬氧化物113_0使用氧化物半導體的情況下，作為金屬氧化物113_0的形成方法較佳為利用濺射法，並在包含氧氣體的氛圍下形成。藉由在包含氧氣體的氛圍下形成金屬氧化物113_0，可以將氧適當地添加到金屬氧化物113_0中。注意，金屬氧化物113_0的形成方法不侷限於濺射法，也可以採用其他方法，例如ALD法。
在本實施方式中，作為金屬氧化物113_0，利 用濺射法，形成100nm厚的In-Ga-Zn氧化物的IGZO膜(In：Ga：Zn=4：2：4.1(原子個數比))。此外，也可以在形成金屬氧化物113_0之前，或者在形成金屬氧化物113_0之後，對絕緣體110_0進行添加氧的處理。作為該添加氧的處理的方法，可以採用與能夠在形成絕緣體104之後進行的添加氧的方法同樣的方法。
接著，在金屬氧化物113_0上形成導電體112_0。在此，當形成導電體112_0時，金屬氧化物113_0由於形成金屬膜時的損傷(例如，濺射損傷等)被低電阻化，有時成為具有導電性的金屬氧化物113_1。此外，除了形成時的損傷之外，藉由作為導電體112_0使用金屬膜，可以產生如下效果：金屬膜中的構成元素擴散到金屬氧化物113_0一側而電阻得到降低；或者金屬氧化物113_0中的氧擴散到金屬膜中而形成氧缺陷，從而電阻得到降低(參照圖33C)。
換言之，金屬氧化物113_1被用作氧化物導電體(OC：Oxide Conductor)。因此，在本實施方式中，也可以將金屬氧化物113換稱為導電體，該金屬氧化物113有時被用作閘極電極。另外，在圖33C中，以箭頭示意性地表示施加到金屬氧化物113_1的損傷或金屬膜中的構成元素。
此外，導電體112_0可以採用上述材料形成。在本實施方式中，作為導電體112_0，使用濺射裝置，形成15nm厚的鎢膜和100nm厚的鈦膜的疊層膜。
接著，在導電體112_0的所希望的位置上，藉由光微影製程形成遮罩140(參照圖33D)。
接著，從遮罩140的上方進行蝕刻來對導電體112_0、金屬氧化物113_1和絕緣體110_0進行加工。然後，去除遮罩140以形成島狀的導電體112、島狀的金屬氧化物113及島狀的絕緣體110(參照圖34A)。
此外，作為成為導電體112的導電體112_0的導電體的加工方法，可以利用濕蝕刻法和乾蝕刻法中的任何一個或兩個。在本實施方式中，藉由在利用乾蝕刻法對鈦膜進行蝕刻之後利用乾蝕刻法對鎢膜進行蝕刻，來對導電體112_0進行加工，由此形成導電體112。
在本實施方式中，利用乾蝕刻法對導電體112_0、金屬氧化物113_1及絕緣體110_0進行加工。
接著，對氧化物半導體107進行電漿處理，形成氧化物半導體108。該電漿處理的條件為如下：基板溫度為220℃；將流量為100sccm的氬氣體及流量為1000sccm的氮氣體引入到處理室內；壓力為40Pa；將1000W的RF電源供應到設置在電漿CVD設備內的平行板電極之間。
暴露於電漿的氧化物半導體107成為區域108s及區域108d。另外，氧化物半導體107中的與導電體112重疊的區域成為區域108i。由此，形成包括區域108i、區域108s及區域108d的氧化物半導體108(參照圖34B)。
在此，在通道長度(L)方向的剖面中，區域108i可以為0.2μm以上且小於1.5μm，較佳為0.5μm以上且1.0μm以下。
另外，在圖34B中，以箭頭示意性地表示電漿處理。
接著，在絕緣體104、氧化物半導體108及導電體112上形成絕緣體116。另外，藉由形成絕緣體116，雜質從絕緣體116擴散到與絕緣體116接觸的區域108s及區域108d中，而它們的電阻有時得到降低。
絕緣體116可以使用上述材料形成。在本實施方式中，作為絕緣體116，使用電漿CVD設備形成100nm厚的氮氧化矽膜。
另外，該成膜處理的條件為如下：將流量為50sccm的矽烷氣體、流量為5000sccm的氮氣體及流量為100sccm的氨氣體引入處理室內；將處理室內的壓力設定為100Pa；以RF電源(27.12MHz)供應1000W的功率。
此外，在220℃的溫度下連續地進行上述電漿處理和氮氧化矽膜的成膜處理這兩個步驟。
藉由使用氮氧化矽膜作為絕緣體116，可以對與絕緣體116接觸的區域108s及區域108d供應氮氧化矽膜中的氮或氫(參照圖34C)。另外，藉由以上述溫度形成絕緣體116，可以抑制絕緣體110所包含的過量氧釋放到外部。此外，藉由從絕緣體116被供應氮或氫，金屬氧化物113可以得到提高。
接著，在絕緣體116上形成絕緣體118(參照圖34D)。
絕緣體118可以使用上述材料形成。在本實施方式中，作為絕緣體118，使用電漿CVD設備形成300nm厚的氧氮化矽膜。
接著，在利用光微影製程在絕緣體118的所希望的位置上形成遮罩之後，對絕緣體118的一部分及絕緣體116的一部分進行蝕刻，由此形成到達區域108s的開口141a以及到達區域108d的開口141b(參照圖35A)。
作為絕緣體118及絕緣體116的蝕刻方法，可以利用濕蝕刻法和乾蝕刻法中的任何一個或兩個。在本實施方式中，利用乾蝕刻法對絕緣體118及絕緣體116進行加工。
接著，以覆蓋開口141a及141b的方式在區域108s、區域108d及絕緣體118上形成導電膜，且將該導電膜加工為所希望的形狀，來形成導電體120a、120b、121a及121b(參照圖35B)。
導電體120a、120b、121a及121b可以使用上述材料形成。在本實施方式中，使用濺射裝置形成包括作為導電體120a及120b的50nm厚的鎢膜和作為導電體121a及121b的400nm厚的銅膜的疊層膜。
作為成為導電體120a、120b、121a及121b的導電體的加工方法，可以利用濕蝕刻法和乾蝕刻法中的 任何一個或兩個。在本實施方式中，利用濕蝕刻法對銅膜進行蝕刻，然後利用乾蝕刻法對鎢膜進行蝕刻，對導電膜進行加工而形成導電體120a、120b、121a及121b。
藉由上述製程可以製造圖21A至圖21C所示的電晶體100M。
〈2-6.半導體裝置的製造方法4〉
接著，使用圖36A至圖38C說明圖22A至圖22D所示的電晶體100N的製造方法的例子。圖36A至圖38C是說明電晶體100N的製造方法的通道長度(L)方向及通道寬度(W)方向的剖面圖。
首先，在基板102上形成導電體106。接著，在基板102及導電體106上形成絕緣體104，在絕緣體104上形成氧化物半導體。然後，將該氧化物半導體加工為島狀，由此形成氧化物半導體107(參照圖36A)。
導電體106可以使用與導電體120a、120b、121a及121b相同的材料及相同的方法形成。在本實施方式中，作為導電體106，利用濺射法形成50nm厚的氮化鉭膜及100nm厚的銅膜的疊層膜。
接著，在絕緣體104及氧化物半導體107上形成絕緣體110_0及金屬氧化物113_0。此外，當形成金屬氧化物113_0時，有時氧被添加到絕緣體110_0中(參照圖36B)。
接著，在利用光微影製程在金屬氧化物113_0 的所希望的位置上形成遮罩之後，對絕緣體110_0、金屬氧化物113_0及絕緣體104的一部分進行蝕刻，由此形成到達導電體106的開口143(參照圖36C)。
作為開口143的形成方法，可以利用濕蝕刻法和乾蝕刻法中的任何一個或兩個。在本實施方式中，利用乾蝕刻法形成開口143。
接著，在導電體106、絕緣體110_0及金屬氧化物113_0上以覆蓋開口143的方式形成導電體112_0。此外，在將氧化物半導體用於金屬氧化物113_0的情況下，當形成導電體112_0時，金屬氧化物113_0有時成為具有導電性的金屬氧化物113_1(參照圖36D)。另外，藉由以覆蓋開口143的方式形成導電體112_0，導電體106與導電體112_0電連接。
另外，如圖22D所示，也可以在形成金屬氧化物113_0之前形成開口143。此時，在導電體106、絕緣體110_0上以覆蓋開口143的方式形成金屬氧化物113_0及導電體112_0。此外，在將氧化物半導體用於金屬氧化物113_0的情況下，當形成導電體112_0時，金屬氧化物113_0有時成為具有導電性的金屬氧化物113_1。藉由以覆蓋開口143的方式形成金屬氧化物113_0及導電體112_0，金屬氧化物113_1及導電體112_0與導電體106電連接。
接著，利用光微影製程在導電體112_0的所希望的位置上形成遮罩140(參照圖37A)。
接著，藉由從遮罩140的上方進行蝕刻，對導電體112_0、金屬氧化物113_1及絕緣體110_0進行加工。另外，在對導電體112_0、金屬氧化物113_1及絕緣體110_0進行加工之後，去除遮罩140。藉由對導電體112_0、金屬氧化物113_1及絕緣體110_0進行加工，形成島狀的導電體112、島狀的金屬氧化物113及島狀的絕緣體110(參照圖37B)。
在本實施方式中，利用乾蝕刻法對導電體112_0、金屬氧化物113_1及絕緣體110_0進行加工。
接著，對氧化物半導體107進行電漿處理，形成氧化物半導體108。暴露於電漿的氧化物半導體107成為區域108s及區域108d。另外，氧化物半導體107中的與導電體112重疊的區域成為區域108i。由此，形成包括區域108i、區域108s及區域108d的氧化物半導體108(參照圖37C)。
在此，在通道長度(L)方向的剖面中，區域108i可以為0.2μm以上且小於1.5μm，較佳為0.5μm以上且1.0μm以下。
另外，在圖37C中，以箭頭示意性地表示電漿處理。
接著，在絕緣體104、氧化物半導體108及導電體112上形成絕緣體116。另外，藉由形成絕緣體116，雜質從絕緣體116擴散到與絕緣體116接觸的區域108s及區域108d中，而它們的電阻有時得到降低(參照 圖37D)。
此外，在220℃的溫度下連續地進行上述電漿處理和氮氧化矽膜的成膜處理這兩個步驟。
藉由使用氮氧化矽膜作為絕緣體116，可以對與絕緣體116接觸的區域108s及區域108d供應氮氧化矽膜中的氮或氫。另外，藉由以上述溫度形成絕緣體116，可以抑制絕緣體110所包含的過量氧釋放到外部。
接著，在絕緣體116上形成絕緣體118(參照圖38A)。
接著，在利用光微影製程在絕緣體118的所希望的位置上形成遮罩之後，對絕緣體118的一部分及絕緣體116的一部分進行蝕刻，由此形成到達區域108s的開口141a以及到達區域108d的開口141b(參照圖38B)。
接著，以覆蓋開口141a及141b的方式在區域108s、區域108d及絕緣體118上形成導電膜，且將該導電膜加工為所希望的形狀，來形成導電體120a、120b、121a及121b(參照圖38C)。
藉由上述製程可以製造圖22A至圖22D所示的電晶體100N。
在本實施方式中，示出電晶體包括氧化物半導體的情況的例子，但是本發明的一個實施方式不侷限於此。在本發明的一個實施方式中，電晶體不需要必須包括氧化物半導體。例如，電晶體的通道區域、通道區域附 近、源極區域或汲極區域也可以使用包含Si(矽)、Ge(鍺)、SiGe(矽鍺)、GaAs(砷化鎵)等的材料形成。
本實施方式所示的結構、方法可以與其他實施方式或實施例所示的結構、方法適當地組合而實施。
實施方式3
在本實施方式中，參照圖42A至圖46對上述實施方式所例示的電晶體所包括的氧化物半導體進行說明。
〈氧化物半導體的結構〉
以下，對氧化物半導體的結構進行說明。
氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體有CAAC-OS(c-axis-aligned crystalline oxide semiconductor)、多晶氧化物半導體、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半導體等。
從其他觀點看來，氧化物半導體被分為非晶氧化物半導體和結晶氧化物半導體。作為結晶氧化物半導體，有單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及nc-OS等。
一般而言，非晶結構具有如下特徵：具有各向同性而不具有不均勻結構；處於準穩態且原子的配置沒 有被固定化；鍵角不固定；具有短程有序性而不具有長程有序性；等。
就是說，不能將穩定的氧化物半導體稱為完全非晶(completely amorphous)氧化物半導體。另外，不能將不具有各向同性(例如，在微小區域中具有週期結構)的氧化物半導體稱為完全非晶氧化物半導體。另一方面，a-like OS不具有各向同性但卻是具有空洞(void)的不穩定結構。在不穩定這一點上，a-like OS在物性上接近於非晶氧化物半導體。
〈CAAC-OS〉
首先，說明CAAC-OS。
CAAC-OS是包含多個c軸配向的結晶部(也稱為顆粒)的氧化物半導體之一。
說明使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS進行分析時的情況。例如，當利用out-of-plane法分析包含分類為空間群R-3m的InGaZnO4結晶的CAAC-OS的結構時，如圖42A所示，在繞射角(2θ)為31°附近出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可確認到在CAAC-OS中結晶具有c軸配向性，並且c軸朝向大致垂直於形成CAAC-OS的膜的面(也稱為被形成面)或頂面的方向。注意，除了2θ為31°附近的峰值以外，有時在2θ為36°附近時也出現峰值。2θ為36°附近的峰值起因於 分類為空間群Fd-3m的結晶結構。因此，較佳的是，在CAAC-OS中不出現該峰值。
另一方面，當利用從平行於被形成面的方向使X射線入射到樣本的in-plane法分析CAAC-OS的結構時，在2θ為56°附近出現峰值。該峰值來源於InGaZnO4結晶的(110)面。並且，即使將2θ固定為56°附近並在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描)，也如圖42B所示的那樣觀察不到明確的峰值。另一方面，當對單晶InGaZnO4將2θ固定為56°附近來進行Φ掃描時，如圖42C所示，觀察到來源於相等於(110)面的結晶面的六個峰值。因此，由使用XRD的結構分析可以確認到CAAC-OS中的a軸和b軸的配向沒有規律性。
接著，說明利用電子繞射分析的CAAC-OS。例如，當對包含InGaZnO4結晶的CAAC-OS在平行於CAAC-OS的被形成面的方向上入射束徑為300nm的電子束時，有可能出現圖42D所示的繞射圖案(也稱為選區電子繞射圖案)。在該繞射圖案中包含起因於InGaZnO4結晶的(009)面的斑點。因此，電子繞射也示出CAAC-OS所包含的顆粒具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面，圖42E示出對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子束時的繞射圖案。從圖42E觀察到環狀的繞射圖案。因此，使用束徑為300nm的電子束的電子繞射也示出 CAAC-OS所包含的顆粒的a軸和b軸不具有配向性。可以認為圖42E中的第一環起因於InGaZnO4結晶的(010)面和(100)面等。另外，可以認為圖42E中的第二環起因於(110)面等。
另外，在利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察所獲取的CAAC-OS的明視野影像與繞射圖案的複合分析影像(也稱為高解析度TEM影像)中，可以觀察到多個顆粒。然而，即使在高解析度TEM影像中，有時也觀察不到顆粒與顆粒之間的明確的邊界，亦即晶界(grain boundary)。因此，可以說在CAAC-OS中，不容易發生起因於晶界的電子移動率的降低。
圖43A示出從大致平行於樣本面的方向觀察所獲取的CAAC-OS的剖面的高解析度TEM影像。利用球面像差校正(Spherical Aberration Corrector)功能得到高解析度TEM影像。尤其將利用球面像差校正功能獲取的高解析度TEM影像稱為Cs校正高解析度TEM影像。例如可以使用日本電子株式會社製造的原子解析度分析型電子顯微鏡JEM-ARM200F等觀察Cs校正高解析度TEM影像。
從圖43A可確認到其中金屬原子排列為層狀的顆粒。並且可知一個顆粒的尺寸為1nm以上或者3nm以上。因此，也可以將顆粒稱為奈米晶(nc：nanocrystal)。另外，也可以將CAAC-OS稱為具有 CANC(C-Axis Aligned nanocrystals：c軸配向奈米晶)的氧化物半導體。顆粒反映CAAC-OS的被形成面或頂面的凸凹並平行於CAAC-OS的被形成面或頂面。
另外，圖43B及圖43C示出從大致垂直於樣本面的方向觀察所獲取的CAAC-OS的平面的Cs校正高解析度TEM影像。圖43D及圖43E是藉由對圖43B及圖43C進行影像處理得到的影像。下面說明影像處理的方法。首先，藉由對圖43B進行快速傳立葉變換(FFT：Fast Fourier Transform)處理，獲取FFT影像。接著，以保留所獲取的FFT影像中的離原點2.8nm-1至5.0nm-1的範圍的方式進行遮罩處理。接著，對經過遮罩處理的FFT影像進行快速傅立葉逆變換(IFFT：Inverse Fast Fourier Transform)處理而獲取經過處理的影像。將所獲取的影像稱為FFT濾波影像。FFT濾波影像是從Cs校正高解析度TEM影像中提取出週期分量的影像，其示出晶格排列。
在圖43D中，以虛線示出晶格排列被打亂的部分。由虛線圍繞的區域是一個顆粒。並且，以虛線示出的部分是顆粒與顆粒的聯結部。虛線呈現六角形，由此可知顆粒為六角形。注意，顆粒的形狀並不侷限於正六角形，不是正六角形的情況較多。
在圖43E中，以點線示出晶格排列一致的區域與其他晶格排列一致的區域之間的晶格排列的方向變化的部分，以虛線示出晶格排列的方向變化。在點線附近也 無法確認到明確的晶界。當以點線附近的晶格點為中心周圍的晶格點相接時，可以形成畸變的六角形、五角形或/及七角形等。亦即，可知藉由使晶格排列畸變，可抑制晶界的形成。這可能是由於CAAC-OS可容許因如下原因而發生的畸變：a-b面方向上的原子排列的密度低或因金屬元素被取代而使原子間的鍵合距離產生變化等。
如上所示，CAAC-OS具有c軸配向性，其多個顆粒(奈米晶)在a-b面方向上連結而結晶結構具有畸變。因此，也可以將CAAC-OS稱為具有CAA crystal(c-axis-aligned a-b-plane-anchored crystal)的氧化物半導體。
CAAC-OS是結晶性高的氧化物半導體。氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，因此，可以說CAAC-OS是雜質或缺陷(氧缺陷等)少的氧化物半導體。
此外，雜質是指氧化物半導體的主要成分以外的元素，諸如氫、碳、矽和過渡金屬元素等。例如，與氧的鍵合力比構成氧化物半導體的金屬元素強的矽等元素會奪取氧化物半導體中的氧，由此打亂氧化物半導體的原子排列，導致結晶性下降。另外，由於鐵或鎳等重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以會打亂氧化物半導體的原子排列，導致結晶性下降。
當氧化物半導體包含雜質或缺陷時，其特性有時會因光或熱等發生變動。例如，包含於氧化物半導體 的雜質有時會成為載子陷阱或載子發生源。例如，氧化物半導體中的氧缺陷有時會成為載子陷阱或因俘獲氫而成為載子發生源。
雜質及氧缺陷少的CAAC-OS是載子密度低的氧化物半導體。明確而言，可以使用載子密度低於8×1011/cm3，較佳為低於1×1011/cm3，更佳為低於1×1010/cm3，且是1×10-9/cm3以上的氧化物半導體。將這樣的氧化物半導體稱為高純度本質或實質上高純度本質的氧化物半導體。CAAC-OS的雜質濃度和缺陷態密度低。亦即，可以說CAAC-OS是具有穩定特性的氧化物半導體。
〈nc-OS〉
接著，對nc-OS進行說明。
說明使用XRD對nc-OS進行分析的情況。例如，當利用out-of-plane法分析nc-OS的結構時，不出現表示配向性的峰值。換言之，nc-OS的結晶不具有配向性。
另外，例如，當使包含InGaZnO4結晶的nc-OS薄片化，並在平行於被形成面的方向上使束徑為50nm的電子束入射到厚度為34nm的區域時，觀察到如圖44A所示的環狀繞射圖案(奈米束電子繞射圖案)。另外，圖44B示出將束徑為1nm的電子束入射到相同的樣本時的繞射圖案(奈米束電子繞射圖案)。從圖44B觀察到環狀區 域內的多個斑點。因此，nc-OS在入射束徑為50nm的電子束時觀察不到秩序性，但是在入射束徑為1nm的電子束時確認到秩序性。
另外，當使束徑為1nm的電子束入射到厚度小於10nm的區域時，如圖44C所示，有時觀察到斑點被配置為準正六角形的電子繞射圖案。由此可知，nc-OS在厚度小於10nm的範圍內包含秩序性高的區域，亦即結晶。注意，因為結晶朝向各種各樣的方向，所以也有觀察不到有規律性的電子繞射圖案的區域。
圖44D示出從大致平行於被形成面的方向觀察到的nc-OS的剖面的Cs校正高解析度TEM影像。在nc-OS的高解析度TEM影像中有如由輔助線所示的部分那樣能夠觀察到結晶部的區域和觀察不到明確的結晶部的區域。nc-OS所包含的結晶部的尺寸為1nm以上且10nm以下，尤其大多為1nm以上且3nm以下。注意，有時將其結晶部的尺寸大於10nm且是100nm以下的氧化物半導體稱為微晶氧化物半導體(microcrystalline oxide semiconductor)。例如，在nc-OS的高解析度TEM影像中，有時無法明確地觀察到晶界。注意，奈米晶的來源有可能與CAAC-OS中的顆粒相同。因此，下面有時將nc-OS的結晶部稱為顆粒。
如此，在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的 顆粒之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。
另外，由於在顆粒(奈米晶)之間結晶定向沒有規律性，所以也可以將nc-OS稱為包含RANC(Random Aligned nanocrystals：無規配向奈米晶)的氧化物半導體或包含NANC(Non-Aligned nanocrystals：無配向奈米晶)的氧化物半導體。
nc-OS是規律性比非晶氧化物半導體高的氧化物半導體。因此，nc-OS的缺陷態密度比a-like OS或非晶氧化物半導體低。但是，在nc-OS中的不同的顆粒之間觀察不到晶體配向的規律性。所以，nc-OS的缺陷態密度比CAAC-OS高。
〈a-like OS〉
a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。
圖45A和圖45B示出a-like OS的高解析度剖面TEM影像。圖45A示出電子照射開始時的a-like OS的高解析度剖面TEM影像。圖45B示出照射4.3×108e-/nm2的電子(e-)之後的a-like OS的高解析度剖面TEM影像。由圖45A和圖45B可知，a-like OS從電子照射開始時被觀察到在縱向方向上延伸的條狀明亮區域。另外，可知明亮區域的形狀在照射電子之後變化。明亮區域被估計 為空洞或低密度區域。
由於a-like OS包含空洞，所以其結構不穩定。為了證明與CAAC-OS及nc-OS相比a-like OS具有不穩定的結構，下面示出電子照射所導致的結構變化。
作為樣本，準備a-like OS、nc-OS和CAAC-OS。每個樣本都是In-Ga-Zn氧化物。
首先，取得各樣本的高解析度剖面TEM影像。由高解析度剖面TEM影像可知，每個樣本都具有結晶部。
已知InGaZnO4結晶的單位晶格具有所包括的三個In-O層和六個Ga-Zn-O層共計九個層在c軸方向上以層狀層疊的結構。這些彼此靠近的層之間的間隔與(009)面的晶格表面間隔(也稱為d值)幾乎相等，由結晶結構分析求出其值為0.29nm。由此，以下可以將晶格條紋的間隔為0.28nm以上且0.30nm以下的部分看作InGaZnO4結晶部。晶格條紋對應於InGaZnO4結晶的a-b面。
圖46示出調查了各樣本的結晶部(22至30處)的平均尺寸的例子。注意，結晶部尺寸對應於上述晶格條紋的長度。由圖46可知，在a-like OS中，結晶部根據有關取得TEM影像等的電子的累積照射量逐漸變大。由圖46可知，在利用TEM的觀察初期尺寸為1.2nm左右的結晶部(也稱為初始晶核)在電子(e-)的累積照射量為4.2×108e-/nm2時生長到1.9nm左右。另一方面，可知 nc-OS和CAAC-OS在開始電子照射時到電子的累積照射量為4.2×108e-/nm2的範圍內，結晶部的尺寸都沒有變化。由圖46可知，無論電子的累積照射量如何，nc-OS及CAAC-OS的結晶部尺寸分別為1.3nm左右及1.8nm左右。此外，使用日立穿透式電子顯微鏡H-9000NAR進行電子束照射及TEM的觀察。作為電子束照射條件，加速電壓為300kV；電流密度為6.7×105e-/(nm2．s)；照射區域的直徑為230nm。
如此，有時電子照射引起a-like OS中的結晶部的生長。另一方面，在nc-OS和CAAC-OS中，幾乎沒有電子照射所引起的結晶部的生長。也就是說，a-like OS與CAAC-OS及nc-OS相比具有不穩定的結構。
此外，由於a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具體地，a-like OS的密度為具有相同組成的單晶氧化物半導體的78.6%以上且低於92.3%。nc-OS的密度及CAAC-OS的密度為具有相同組成的單晶氧化物半導體的92.3%以上且低於100%。注意，難以形成其密度低於單晶氧化物半導體的密度的78%的氧化物半導體。
例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，具有菱方晶系結構的單晶InGaZnO4的密度為6.357g/cm3。因此，例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，a-like OS的密度為5.0g/cm3以上且低於5.9g/cm3。另外，例如，在原子個數 比滿足In：Ga：Zn=1：1：1的氧化物半導體中，nc-OS的密度和CAAC-OS的密度為5.9g/cm3以上且低於6.3g/cm3。
注意，當不存在相同組成的單晶氧化物半導體時，藉由以任意比例組合組成不同的單晶氧化物半導體，可以估計出相當於所希望的組成的單晶氧化物半導體的密度。根據組成不同的單晶氧化物半導體的組合比例使用加權平均估計出相當於所希望的組成的單晶氧化物半導體的密度即可。注意，較佳為儘可能減少所組合的單晶氧化物半導體的種類來估計密度。
如上所述，氧化物半導體具有各種結構及各種特性。注意，氧化物半導體例如可以是包括非晶氧化物半導體、a-like OS、nc-OS和CAAC-OS中的兩種以上的疊層膜。
本實施方式所示的結構可以與其他實施方式或實施例所示的結構適當地組合而實施。
實施方式4
在本實施方式中，參照圖47A至圖48C及圖87A至圖95C的剖面圖對具有比光微影法所使用的曝光裝置的性能之一的解析度的極限更微細的線寬度的佈線或電極的加工方法之例子進行說明。
L/S(線和空間)是指佈線的寬度以及佈線與相鄰的佈線之間的間隔。L表示線(Line)，S表示空間(Space)。
〈加工方法1〉
參照圖47A至圖48C的剖面圖對加工方法的一個例子進行說明。
首先，在基板305上形成導電體310。雖然在本實施方式中示出將導電體310形成在基板305上的一個例子，但是不侷限於此，例如，也可以將其形成在絕緣層上或半導體裝置上等。作為導電體310，例如可以使用包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、鉑、銀、銦、錫、鉭和鎢中的一種以上的導電體的單層或疊層。例如，既可以使用合金膜或化合物膜，也可以使用包含鋁的導電體、包含銅及鈦的導電體、包含銅及錳的導電體、包含銦、錫及氧的導電體或包含鈦及氮的導電體等。
另外，在本說明書中，導電體、絕緣體及半導體可以藉由濺射法、化學氣相沉積(CVD：Chemical Vapor Deposition)法、分子束磊晶(MBE：Molecular Beam Epitaxy)法、脈衝雷射沉積(PLD：Pulsed Laser Deposition)法或原子層沉積(ALD：Atomic Layer Deposition)法、熱氧化法或電漿氧化法等形成。
注意，CVD法可以分為利用電漿的電漿CVD(PECVD：Plasma Enhanced CVD)法、利用熱量的熱CVD(TCVD：Thermal CVD)法及利用光的光CVD(Photo CVD)法等。再者，CVD法可以根據使用的源氣 體被分為金屬CVD(MCVD：Metal CVD)法及有機金屬CVD(MOCVD：Metal Organic CVD)法。
藉由利用電漿CVD法，可以以較低的溫度得到高品質的膜。另外，因為在熱CVD法中不使用電漿，所以能夠減少對被處理物造成的電漿損傷。例如，包括在半導體裝置中的佈線、電極、元件(電晶體、電容器等)等有時因從電漿接收電荷而會產生電荷積聚(charge up)。此時，有時由於所累積的電荷而使包括在半導體裝置中的佈線、電極、元件等受損傷。然而，因為在不使用電漿的熱CVD法的情況下不產生這種電漿損傷，所以能夠提高半導體裝置的良率。另外，在熱CVD法中，不產生成膜時的電漿損傷，因此能夠得到缺陷較少的膜。
另外，ALD法也是能夠減少對被處理物造成的電漿損傷的成膜方法。此外，在利用ALD法進行成膜時不產生電漿損傷，所以能夠得到缺陷較少的膜。
不同於從靶材等釋放的粒子沉積的成膜方法，CVD法及ALD法是因被處理物表面的反應而形成膜的成膜方法。因此，藉由CVD法及ALD法形成的膜不易受被處理物的形狀的影響而具有良好的步階覆蓋性。尤其是，藉由ALD法形成的膜具有良好的步階覆蓋性和厚度均勻性，所以ALD法適合用於形成覆蓋縱橫比高的開口的表面的膜。但是，ALD法的沉積速度比較慢，所以有時較佳為與沉積速度快的CVD法等其他成膜方法組合而實施。
CVD法或ALD法可以藉由調整源氣體的流量比控制所得到的膜的組成。例如，當使用CVD法或ALD法時，可以藉由調整源氣體的流量比形成任意組成的膜。此外，例如，當使用CVD法或ALD法時，可以藉由一邊形成膜一邊改變源氣體的流量比來形成其組成連續變化的膜。在一邊改變源氣體的流量比一邊形成膜時，因為可以省略傳送及調整壓力所需的時間，所以與使用多個成膜室進行成膜的情況相比可以使其成膜時所需的時間縮短。因此，有時可以提高半導體裝置的生產率。
接著，在導電體310上塗佈光阻劑330。作為光阻劑330，可以使用正型光阻劑(未被曝光的部分的光阻劑殘留，被曝光的部分的光阻劑被去除)或負型光阻劑(未被曝光的部分的光阻劑被去除，被曝光的部分的光阻劑殘留)。在本實施方式中，對使用正型光阻劑的一個例子進行說明(參照圖47A)。
接著，使用曝光裝置對光阻劑330進行第一曝光。在第一曝光中，使用光罩360。藉由進行第一曝光，形成被曝光區域332及光罩360遮蔽而未被曝光的未曝光區域335。作為所使用的光罩360的L/S，L的寬度例如為S的寬度的兩倍左右，S的寬度為曝光裝置的性能極限的最小寬度(參照圖47B)。
在本實施方式中，為了方便起見示出等倍曝光的一個例子，但是藉由使用縮小影透鏡對光阻劑330進行曝光，可以縮小被曝光的區域及未被曝光的區域的寬度 而進行曝光。典型的是，將其縮小到五分之一。
接著，使用曝光裝置進行第二曝光。在第二曝光中，使用光罩362。作為光罩362，採用其L/S的寬度與第一曝光所使用的光罩360同樣的光罩。注意，以光罩362的曝光區域的中央部與在第一曝光中成為未曝光部的未曝光區域335的中央部對準的方式進行曝光。光罩362的未曝光區域位於在第一曝光中成為未曝光部的未曝光區域335的兩端的位置上。藉由進行第二曝光，形成曝光區域336及未曝光區域338。如上所述，藉由將L的寬度設定為S的寬度的兩倍，將S的寬度設定為曝光裝置的性能極限的最小寬度時，未曝光區域338的寬度W=(2S-S)/2=S/2，亦即曝光裝置的性能極限的S之兩分之一(參照圖47C)。在本實施的方式中，雖然作為光罩360及光罩362的L/S的每一個的寬度採用L的寬度為S的寬度的兩倍的一個例子，但是也可以適當地改變L與S的寬度的比例。
接著，使用顯影液進行處理而去除不需要的光阻劑，形成光阻遮罩340(參照圖48A)。
接著，以光阻遮罩340為蝕刻遮罩而對導電體310的不需要的部分進行蝕刻，形成導電體315(參照圖48B)。
接著，去除光阻遮罩340。藉由進行包含氧的電漿處理，可以去除光阻遮罩340。或者，也可以藉由進行使用藥液的濕處理去除光阻遮罩340。或者，還可以藉 由在進行包含氧的電漿處理之後進行使用藥液的濕處理，來去除光阻遮罩340。導電體315的寬度為S/2，而可以製造具有比曝光裝置的解析度的極限更微細的尺寸的佈線或電極(參照圖48C)。
〈加工方法2〉
參照圖87A至圖88C的剖面圖對與上述例子不同的加工方法的一個例子進行說明。
首先，在基板305上形成導電體310。接著，在導電體310上形成導電體320。作為導電體320，例如可以使用包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、鉑、銀、銦、錫、鉭和鎢中的一種以上的導電體的單層或疊層。例如，既可以使用合金膜或化合物膜，也可以使用包含鋁的導電體、包含銅及鈦的導電體、包含銅及錳的導電體、包含銦、鎵、錫及氧的導電體、包含銦、鎵、錫及氧的半導體或包含鈦及氮的導電體等。
在本實施方式中，示出在導電體310上形成導電體320的一個例子，但是也可以形成絕緣體代替導電體。或者，也可以採用層疊絕緣體和導電體的多層膜。
接著，利用第一光微影法在導電體320上形成光阻遮罩340(參照圖87A)。作為光阻遮罩340的L的寬度，例如採用曝光裝置的性能極限的最小寬度，S的寬度為L的寬度的兩倍左右。
接著，以光阻遮罩340為蝕刻遮罩，對導電體320的不需要的部分進行蝕刻，形成導電體325(參照圖87B)。
接著，去除光阻遮罩340。藉由進行包含氧的電漿處理，可以去除光阻遮罩340。或者，也可以藉由進行使用藥液的濕處理去除光阻遮罩340。或者，還可以藉由在進行包含氧的電漿處理之後進行使用藥液的濕處理，來去除光阻遮罩340(參照圖87C)。
接著，利用第二光微影法形成光阻遮罩345(參照圖88A)。與光阻遮罩340的L的寬度同樣地，作為光阻遮罩345的L的寬度，例如採用曝光裝置的性能極限的最小寬度，S的寬度為L的寬度的兩倍左右。此外，光阻遮罩345以其中央部位於彼此相鄰的導電體325之間的區域的中央部的方式形成。
如此，藉由利用兩次的光微影法，可以形成具有比曝光裝置的性能極限的最小寬度更微細的L/2的寬度的S。
接著，以光阻遮罩345及導電體325為蝕刻遮罩，對導電體310的不需要的部分進行蝕刻，形成導電體315(參照圖88B)。
接著，去除光阻遮罩345。藉由進行包含氧的電漿處理，可以去除光阻遮罩345。或者，也可以藉由進行使用藥液的濕處理去除光阻遮罩345。或者，還可以藉由在進行包含氧的電漿處理之後進行使用藥液的濕處理， 來去除光阻遮罩345。
接著，去除導電體325。雖然可以利用乾蝕刻法或濕蝕刻法去除導電體325，但是較佳為利用濕蝕刻法。藉由利用濕蝕刻法，可以提高導電體315及基板305與導電體325的蝕刻速度的比例。明確而言，在導電體315的蝕刻速度及基板305的蝕刻速度為1的情況下，導電體325的蝕刻速度可以為20以上。因此，藉由利用濕蝕刻法，可以防止導電體315變薄或者基板305變形等，所以是較佳的。
如上所述，導電體315的彼此相鄰的佈線之間的間隔S的寬度為L/2，可以製造具有比曝光裝置的解析度的極限更微細的S的佈線或電極(參照圖88C)。
〈加工方法3〉
參照圖89A至圖90的剖面圖對與上述例子不同的加工方法的一個例子進行說明。
首先，在基板305上形成導電體310。雖然在本實施方式中示出將導電體310形成在基板305上的一個例子，但是不侷限於此，例如，也可以將其形成在絕緣層上或半導體裝置上等。作為導電體310，例如可以使用包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、鉑、銀、銦、錫、鉭和鎢中的一種以上的導電體的單層或疊層。例如，既可以使用合金膜或化合物膜，也可以使用包含鋁的導電體、包含銅 及鈦的導電體、包含銅及錳的導電體、包含銦、錫及氧的導電體或包含鈦及氮的導電體等。
接著，利用第一光微影法在導電體310上形成光阻遮罩340(參照圖89A)。作為光阻遮罩340的L的寬度，例如採用曝光裝置的性能極限的最小寬度，將S的寬度設定為L的寬度的兩倍左右。
接著，對光阻遮罩340進行固化處理。作為固化處理，也可以同時進行氮氣體氛圍下的加熱處理和紫外線處理、或者紫外線處理及氮氣體氛圍下的加熱處理。
接著，利用第二光微影法形成光阻遮罩345。與光阻遮罩340的L的寬度同樣地，作為光阻遮罩345的L的寬度，例如採用曝光裝置的性能極限的最小寬度，S的寬度為L的寬度的兩倍左右。此外，光阻遮罩345以其中央部位於彼此相鄰的光阻遮罩340之間的區域的中央部的方式形成。
在此，進行第二光微影法，光阻遮罩340已經過固化處理，所以不會產生變形或消失等(參照圖89B)。
如此，藉由利用兩次的光微影法，可以形成具有比曝光裝置的性能極限的最小寬度更微細的L/2的寬度的S。
接著，以光阻遮罩340及光阻遮罩345為蝕刻遮罩，對導電體310的不需要的部分進行蝕刻，形成導電體315(參照圖89C)。
接著，去除光阻遮罩340及光阻遮罩345。藉由進行包含氧的電漿處理，可以去除光阻遮罩340及光阻遮罩345。或者，也可以藉由進行使用藥液的濕處理去除光阻遮罩340及光阻遮罩345。或者，還可以藉由在進行包含氧的電漿處理之後進行使用藥液的濕處理，來去除光阻遮罩340及光阻遮罩345。如上所述，導電體315的彼此相鄰的佈線之間的間隔S的寬度為L/2，而可以製造具有比曝光裝置的解析度的極限更微細的S的佈線或電極(參照圖90)。
〈加工方法4〉
參照圖91A至圖92B的剖面圖對與上述例子不同的加工方法的一個例子進行說明。
首先，在基板305上形成導電體310。雖然在本實施方式中示出將導電體310形成在基板305上的一個例子，但是不侷限於此，例如，也可以將其形成在絕緣層上或半導體裝置上等。作為導電體310，例如可以使用包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、鉑、銀、銦、錫、鉭和鎢中的一種以上的導電體的單層或疊層。例如，既可以使用合金膜或化合物膜，也可以使用包含鋁的導電體、包含銅及鈦的導電體、包含銅及錳的導電體、包含銦、錫及氧的導電體或包含鈦及氮的導電體等。
接著，利用光微影法在導電體310上形成光 阻遮罩340(參照圖91A)。光阻遮罩340的L的寬度例如為S的寬度的兩倍左右，形成具有S的寬度為曝光裝置的性能極限的最小寬度的光阻遮罩340。
接著，以光阻遮罩340為蝕刻遮罩，對導電體310的不需要的部分進行蝕刻，形成導電體312(參照圖91B)。
接著，去除光阻遮罩340。藉由進行包含氧的電漿處理，可以去除光阻遮罩340。或者，也可以藉由進行使用藥液的濕處理去除光阻遮罩340。或者，還可以藉由在進行包含氧的電漿處理之後進行使用藥液的濕處理，來去除光阻遮罩340。
接著，利用光微影法在基板305及導電體312上形成光阻遮罩345。以光阻遮罩345的L/S的寬度為與光阻遮罩340的L/S相同的寬度的方式形成。例如，光阻遮罩345的L/S的L的寬度為S的寬度的兩倍，S的寬度為曝光裝置的性能極限的最小寬度。
當以光阻遮罩345的中央部位於彼此相鄰的導電體312之間的中央部分的方式形成光阻遮罩345時，光阻遮罩345與導電體312彼此重疊的區域的寬度為S/2(參照圖91C)。
接著，以光阻遮罩345為蝕刻遮罩，對導電體312的不需要的部分進行蝕刻，形成導電體315(參照圖92A)。
接著，去除光阻遮罩345。藉由進行包含氧的 電漿處理，可以去除光阻遮罩345。或者，也可以藉由進行使用藥液的濕處理去除光阻遮罩345。或者，還可以藉由在進行包含氧的電漿處理之後進行使用藥液的濕處理，來去除光阻遮罩345。導電體315的寬度為S/2，而可以製造具有比曝光裝置的解析度的極限更微細的尺寸的導電體315的佈線或電極(參照圖92B)。
〈加工方法5〉
參照圖93A至圖95C的剖面圖對與上述例子不同的加工方法的一個例子進行說明。
首先，在基板305上形成導電體310。雖然在本實施方式中示出將導電體310形成在基板305上的一個例子，但是不侷限於此，例如，也可以將其形成在絕緣層上或半導體裝置上等。作為導電體310，例如可以使用包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、鉑、銀、銦、錫、鉭和鎢中的一種以上的導電體的單層或疊層。例如，既可以使用合金膜或化合物膜，也可以使用包含鋁的導電體、包含銅及鈦的導電體、包含銅及錳的導電體、包含銦、錫及氧的導電體或包含鈦及氮的導電體等。
接著，在導電體310上形成導電體320。作為導電體320，例如可以使用包含硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、鉑、銀、銦、錫、鉭和鎢中的一種以上的導電體 的單層或疊層。例如，既可以使用合金膜或化合物膜，也可以使用包含鋁的導電體、包含銅及鈦的導電體、包含銅及錳的導電體、包含銦、錫及氧的導電體或包含鈦及氮的導電體等。
在本實施方式中，示出在導電體310上形成導電體320的一個例子，但是也可以形成絕緣體代替導電體。或者，也可以採用層疊絕緣體和導電體的多層膜。
接著，利用光微影法在導電體320上形成光阻遮罩340(參照圖93A)。在此，以用於光微影法的曝光裝置的性能極限的最小的L/S的尺寸形成光阻遮罩。
接著，以光阻遮罩340為蝕刻遮罩，對導電體320的不需要的部分進行蝕刻，形成導電體325。從進行微細加工的觀點來看，當對導電體320進行蝕刻時，較佳為採用乾蝕刻法。此外，當對導電體320進行蝕刻時，光阻遮罩340的一部分被蝕刻而縮小，而可以使導電體325的線寬度小於光阻遮罩的線寬度。再者，為了縮小導電體325的線寬度，延長導電體320的蝕刻時間即可(參照圖93B)。
接著，去除光阻遮罩340。藉由進行包含氧的電漿處理，可以去除光阻遮罩340。或者，也可以藉由進行使用藥液的濕處理去除光阻遮罩340。或者，還可以藉由在進行包含氧的電漿處理之後進行使用藥液的濕處理，來去除光阻遮罩340。
接著，以覆蓋導電體310及導電體325的方 式形成絕緣體350(參照圖94A)。作為絕緣體350，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。例如，絕緣體350較佳為包含氧化矽、氮化矽、氮氧化矽或氧氮化矽。
接著，藉由直到到達導電體325及導電體310的頂面為止對絕緣體350進行蝕刻，在導電體325的側面形成絕緣體355(參照圖94B)。當對絕緣體350進行蝕刻時，較佳為利用乾蝕刻法。尤其是，較佳為利用各向異性蝕刻，其中，蝕刻的進展方向是與平行於基板305的底面的面垂直的方向。
接著，去除導電體325。雖然可以利用乾蝕刻法或濕蝕刻法去除導電體325，但是較佳為利用濕蝕刻法。藉由利用濕蝕刻法，可以提高絕緣體355與導電體325的蝕刻速度的比例。明確而言，在絕緣體355的蝕刻速度為1的情況下，導電體325的蝕刻速度可以為20以上。或者，在濕蝕刻法中，蝕刻以各向同性的方式進展，所以例如可以對導電體310中的絕緣體355下的部分進行蝕刻。因此，藉由利用濕蝕刻法，可以防止絕緣體355變薄或絕緣體355變形以及導電體325殘留等的現象，所以是較佳的。由此，形成包括絕緣體355的硬遮罩(參照圖95A)。
此外，根據絕緣體350對導電體325的覆蓋性決定絕緣體355的線寬度。換言之，導電體325的頂面 的絕緣體350的厚度為A，導電體325的側面的絕緣體350的厚度為B。以絕緣體350的覆蓋性為C，將覆蓋性C定義為B/A。例如，在絕緣體350的覆蓋性C為0.8的情況下，當絕緣體350的厚度，亦即A為1000nm時，導電體325的側面的絕緣體350的厚度B為800nm。因此，絕緣體355的厚度，亦即絕緣體355的線寬度為800nm。如果預先測量絕緣體350的覆蓋性，則藉由調整絕緣體355的厚度，可以得到具有所需要的線寬度的絕緣體355。如此，可以在不利用光微影法的情況下形成絕緣體355，所以可以形成超過用於光微影法的曝光裝置的解析度的微細的L/S。絕緣體350的覆蓋性C為0.3以上且1.0以下，較佳為0.5以上且1.0以下。
接著，以絕緣體355為蝕刻遮罩，對導電體310的一部分進行蝕刻，形成導電體315。當對導電體310進行蝕刻時，較佳為利用乾蝕刻法(參照圖95B)。
接著，去除絕緣體355。藉由利用乾蝕刻法或濕蝕刻法去除絕緣體355。如上所述，藉由利用本發明的一個實施方式的方法，可以製造具有比曝光裝置的解析度的極限更微細的L/S的尺寸的導電體315的佈線或電極(參照圖95C)。
本實施方式所示的結構可以與其他實施方式或實施例所示的結構適當地組合而實施。
實施方式5
在本實施方式中，使用圖49至圖57說明包括在前面的實施方式中例示的電晶體的顯示裝置的一個例子。
圖49是示出顯示裝置的一個例子的俯視圖。圖49所示的顯示裝置700包括：設置在第一基板701上的像素部702；設置在第一基板701上的源極驅動電路部704及閘極驅動電路部706；以圍繞像素部702、源極驅動電路部704及閘極驅動電路部706的方式設置的密封劑712；以及以與第一基板701對置的方式設置的第二基板705。注意，由密封劑712密封第一基板701及第二基板705。也就是說，像素部702、源極驅動電路部704及閘極驅動電路部706被第一基板701、密封劑712及第二基板705密封。注意，雖然在圖49中未圖示，但是在第一基板701與第二基板705之間設置有顯示元件。
另外，在顯示裝置700中，在第一基板701上的不由密封劑712圍繞的區域中設置有分別電連接於像素部702、源極驅動電路部704及閘極驅動電路部706的FPC(Flexible printed circuit：軟性印刷電路板)端子部708。另外，FPC端子部708連接於FPC716，並且藉由FPC716對像素部702、源極驅動電路部704及閘極驅動電路部706供應各種信號等。另外，像素部702、源極驅動電路部704、閘極驅動電路部706以及FPC端子部708各與信號線710連接。由FPC716供應的各種信號等是藉由信號線710供應到像素部702、源極驅動電路部704、閘極驅動電路部706以及FPC端子部708的。
另外，也可以在顯示裝置700中設置多個閘極驅動電路部706。另外，作為顯示裝置700，雖然示出將源極驅動電路部704及閘極驅動電路部706形成在與像素部702相同的第一基板701上的例子，但是並不侷限於該結構。例如，可以只將閘極驅動電路部706形成在第一基板701上，或者可以只將源極驅動電路部704形成在第一基板701上。此時，也可以採用將形成有源極驅動電路或閘極驅動電路等的基板(例如，由單晶半導體膜、多晶半導體膜形成的驅動電路基板)安裝於第一基板701的結構。另外，對另行形成的驅動電路基板的連接方法沒有特別的限制，而可以採用COG(Chip On Glass：晶粒玻璃接合)方法、打線接合方法等。
另外，顯示裝置700所包括的像素部702、源極驅動電路部704及閘極驅動電路部706包括多個電晶體，作為該電晶體可以適用本發明的一個實施方式的半導體裝置的電晶體。
另外，顯示裝置700可以包括各種元件。作為該元件，例如可以舉出電致發光(EL)元件(包含有機物及無機物的EL元件、有機EL元件、無機EL元件、LED等)、發光電晶體元件(根據電流發光的電晶體)、電子發射元件、液晶元件、電子墨水元件、電泳元件、電濕潤(electrowetting)元件、電漿顯示器面板(PDP)、MEMS(微機電系統)、顯示器(例如柵光閥(GLV)、數位微鏡裝置(DMD)、數位微快門(DMS)元件、干涉 調變(IMOD)元件等)、壓電陶瓷顯示器等。
此外，作為使用EL元件的顯示裝置的一個例子，有EL顯示器等。作為使用電子發射元件的顯示裝置的一個例子，有場致發射顯示器(FED)或SED方式平面型顯示器(SED：Surface-conduction Electron-emitter Display、表面傳導電子發射顯示器)等。作為使用液晶元件的顯示裝置的一個例子，有液晶顯示器(透射式液晶顯示器、半透射式液晶顯示器、反射式液晶顯示器、直觀式液晶顯示器、投射式液晶顯示器)等。作為使用電子墨水元件或電泳元件的顯示裝置的一個例子，有電子紙等。注意，當實現半透射式液晶顯示器或反射式液晶顯示器時，使像素電極的一部分或全部具有反射電極的功能，即可。例如，使像素電極的一部分或全部包含鋁、銀等，即可。並且，此時也可以將SRAM等記憶體電路設置在反射電極下。由此，可以進一步降低功耗。
作為顯示裝置700的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。另外，作為當進行彩色顯示時在像素中控制的顏色要素，不侷限於RGB(R表示紅色，G表示綠色，B表示藍色)這三種顏色。例如，可以由R像素、G像素、B像素及W(白色)像素的四個像素構成。或者，如PenTile排列，也可以由RGB中的兩個顏色構成一個顏色要素，並根據顏色要素選擇不同的兩個顏色來構成。或者可以對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種以上的顏色。 另外，各個顏色要素的點的顯示區域的大小可以不同。但是，所公開的發明不侷限於彩色顯示的顯示裝置，而也可以應用於黑白顯示的顯示裝置。
另外，為了將白色光(W)用於背光(有機EL元件、無機EL元件、LED、螢光燈等)使顯示裝置進行全彩色顯示，也可以使用彩色層(也稱為濾光片)。作為彩色層，例如可以適當地組合紅色(R)、綠色(G)、藍色(B)、黃色(Y)等而使用。藉由使用彩色層，可以與不使用彩色層的情況相比進一步提高顏色再現性。此時，也可以藉由設置包括彩色層的區域和不包括彩色層的區域，將不包括彩色層的區域中的白色光直接用於顯示。藉由部分地設置不包括彩色層的區域，在顯示明亮的影像時，有時可以減少彩色層所引起的亮度降低而減少功耗兩成至三成左右。但是，在使用有機EL元件或無機EL元件等自發光元件進行全彩色顯示時，也可以從具有各發光顏色的元件發射R、G、B、Y、W。藉由使用自發光元件，有時與使用彩色層的情況相比進一步減少功耗。
此外，作為彩色化的方式，除了經過濾色片將上述白色光的一部分轉換為紅色、綠色及藍色的方式(濾色片方式)之外，還可以使用分別使用紅色、綠色及藍色的發光的方式(三色方式)以及將來自藍色光的發光的一部分轉換為紅色或綠色的方式(顏色轉換方式或量子點方式)。
在本實施方式中，使用圖50及圖51說明作 為顯示元件使用液晶元件及EL元件的結構。圖50是沿著圖49所示的點劃線Q-R的剖面圖，作為顯示元件使用液晶元件的結構。另外，圖51是沿著圖49所示的點劃線Q-R的剖面圖，作為顯示元件使用EL元件的結構。
下面，首先說明圖50與圖51所示的共同部分，接著說明不同的部分。
〈5-1.顯示裝置的共同部分的說明〉
圖50及圖51所示的顯示裝置700包括：引線配線部711；像素部702；源極驅動電路部704；以及FPC端子部708。另外，引線配線部711包括信號線710。另外，像素部702包括電晶體750及電容器790。另外，源極驅動電路部704包括電晶體752。
電晶體750及電晶體752具有與上述電晶體100同樣的結構。電晶體750及電晶體752也可以採用使用上述實施方式所示的其他電晶體的結構。
在本實施方式中使用的電晶體包括高度純化且氧缺陷的形成被抑制的氧化物半導體。該電晶體可以降低關態電流。因此，可以延長影像信號等電信號的保持時間，在開啟電源的狀態下也可以延長寫入間隔。因此，可以降低更新工作的頻率，由此可以發揮抑制功耗的效果。
另外，在本實施方式中使用的電晶體能夠得到較高的場效移動率，因此能夠進行高速驅動。例如，藉由將這種能夠進行高速驅動的電晶體用於液晶顯示裝置， 可以在同一基板上形成像素部的切換電晶體及用於驅動電路部的驅動電晶體。也就是說，因為作為驅動電路不需要另行使用由矽晶圓等形成的半導體裝置，所以可以縮減半導體裝置的構件數。另外，在像素部中也可以藉由使用能夠進行高速驅動的電晶體提供高品質的影像。
此外，藉由提高電晶體的場效移動率，可以實現高解析度的顯示裝置。例如，作為以4K×2K(水平方向的像素數為3840，垂直方向的像素數為2160)或8K×4K(水平方向的像素數為7680，垂直方向的像素數為4320)為代表的高解析度的顯示裝置的像素電路或驅動電路的電晶體，較佳為使用上述電晶體。在本實施方式所使用的電晶體中，寄生電容的發生少，並可以高速地驅動，所以可以抑制信號延遲。因此，可以提高顯示裝置的影像品質。
另外，在圖50及圖51中，在電晶體750、電晶體752以及電容器790上設置有平坦化絕緣體770。
作為平坦化絕緣體770，可以使用具有耐熱性的有機材料如聚醯亞胺樹脂、丙烯酸樹脂、聚醯亞胺醯胺樹脂、苯并環丁烯樹脂、聚醯胺樹脂、環氧樹脂等。此外，也可以藉由層疊多個由這些材料形成的絕緣膜，形成平坦化絕緣體770。另外，也可以採用不設置平坦化絕緣體770的結構。
在圖50及圖51中，例示出像素部702所具有的電晶體750及源極驅動電路部704所具有的電晶體 752具有相同結構的例子，但是本發明的一個實施方式不侷限此。例如，像素部702與源極驅動電路部704也可以採用不同的電晶體。
另外，當像素部702及源極驅動電路部704使用不同電晶體時，可以組合使用實施方式1所示的電晶體和反交錯型等底閘極型電晶體。明確而言，可以舉出如下結構：像素部702中使用實施方式1所示的電晶體而源極驅動電路部704中使用反交錯型電晶體的結構；或者像素部702中使用反交錯型電晶體而源極驅動電路部704中使用實施方式1所示的電晶體的結構等。另外，也可以將上述源極驅動電路部704稱為閘極驅動部。
另外，信號線710與用作電晶體750、752的源極電極及汲極電極的導電體在同一製程中形成。信號線710也可以使用在與用作電晶體750、752的源極電極及汲極電極的導電膜不同的製程中形成的導電體，諸如使用藉由與用作閘極電極的氧化物半導體在同一製程中形成的氧化物半導體。作為信號線710，例如，當使用包含銅元素的材料時，起因於佈線電阻的信號延遲等較少，而可以實現大螢幕的顯示。
另外，FPC端子部708包括連接電極760、各向異性導電體780及FPC716。連接電極760與用作電晶體750、752的源極電極及汲極電極的導電體在同一製程中形成。另外，連接電極760與FPC716所包括的端子藉由各向異性導電體780電連接。
另外，作為第一基板701及第二基板705，例如可以使用玻璃基板。另外，作為第一基板701及第二基板705，也可以使用具有撓性的基板。作為該具有撓性的基板，例如可以舉出塑膠基板等。
另外，在第一基板701與第二基板705之間設置有結構體778。結構體778是藉由選擇性地對絕緣體進行蝕刻而得到的柱狀的間隔物，用來控制第一基板701與第二基板705之間的距離(液晶盒厚(cell gap))。另外，作為結構體778，也可以使用球狀的間隔物。
另外，在第二基板705一側，設置有用作黑矩陣的遮光膜738、用作濾色片的彩色膜736、與遮光膜738及彩色膜736接觸的絕緣體734。
〈5-2.使用液晶元件的顯示裝置的結構實例〉
圖50所示的顯示裝置700包括液晶元件775。液晶元件775包括導電體772、導電體774及液晶層776。導電體774設置在第二基板705一側並被用作相對電極。圖50所示的顯示裝置700可以藉由由施加到導電體772及導電體774的電壓改變液晶層776的配向狀態，由此控制光的透過及非透過而顯示影像。
導電體772連接到電晶體750所具有的被用作源極電極或汲極電極的導電體。導電體772形成在平坦化絕緣體770上並被用作像素電極，亦即顯示元件的一個電極。另外，導電體772具有反射電極的功能。圖50所 示的顯示裝置700是由導電體772反射外光並經過彩色膜736進行顯示的所謂反射式彩色液晶顯示裝置。
另外，作為導電體772，可以使用對可見光具有透光性的導電體或對可見光具有反射性的導電體。作為對可見光具有透光性的導電體，例如，較佳為使用包含選自銦(In)、鋅(Zn)、錫(Sn)中的一種的材料。作為對可見光具有反射性的導電體，例如，較佳為使用包含鋁或銀的材料。在本實施方式中，作為導電體772使用對可見光具有反射性的導電體。
在圖50所示的顯示裝置700中，對像素部702的平坦化絕緣體770的一部分設置有凹凸。例如，使用樹脂膜形成平坦化絕緣體770，使該樹脂膜的表面具有凹凸，由此可以形成該凹凸。用作反射電極的導電體772沿著上述凹凸而形成。由此，在外光入射到導電體772的情況下，可以在導電體772的表面上使光漫反射，由此可以提高可見度。
另外，圖50所示的顯示裝置700例示出反射式彩色液晶顯示裝置，但是顯示裝置700的方式不侷限於此。例如，也可以採用作為導電體772利用使可見光透過的導電體的透過式彩色液晶顯示裝置。當採用透過式彩色液晶顯示裝置時，也可以不設置平坦化絕緣體770上的凹凸。在此，圖52示出透過式彩色液晶顯示裝置的一個例子。圖52是沿著圖49所示的點劃線Q-R的剖面圖，作為顯示元件使用液晶元件。另外，圖52所示的顯示裝置 700是利用橫向電場方式(例如，FFS模式)作為液晶元件的驅動方式的一個例子。在採用圖52所示的結構的情況下，在用作像素電極的導電體772上設置有絕緣體773，在絕緣體773上設置有導電體774。在此情況下，導電體774具有共用電極的功能，可以藉由隔著絕緣體773產生在導電體772與導電體774之間的電場控制液晶層776的配向狀態。
注意，雖然在圖50及圖52中未圖示，但是也可以分別在導電體772和/或導電體774的與液晶層776接觸的一側設置配向膜。此外，雖然在圖50及圖52中未圖示，但是也可以適當地設置偏振構件、相位差構件、抗反射構件等光學構件(光學基板)等。例如，也可以使用利用偏振基板及相位差基板的圓偏振。此外，作為光源，也可以使用背光、側光等。
在作為顯示元件使用液晶元件的情況下，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。這些液晶材料根據條件呈現出膽固醇相、層列相、立方相、手性向列相、均質相等。
此外，在採用橫向電場方式的情況下，也可以使用不使用配向膜的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽固醇液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。因為藍相只在窄的溫度範圍內出現，所以將其中混合了幾wt%以上的手性試劑的液晶 組成物用於液晶層，以擴大溫度範圍。包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度快，並且其具有光學各向同性。由此，包含呈現藍相的液晶和手性試劑的液晶組成物不需要配向處理。另外，由於不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，並可以降低製程中的液晶顯示裝置的不良、破損。此外，呈現藍相的液晶材料的視角依賴性小。
另外，當作為顯示元件使用液晶元件時，可以使用：TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面內切換)模式、FFS(Fringe Field Switching：邊緣電場切換)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence：光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式以及AFLC(AntiFerroelectric Liquid Crystal：反鐵電性液晶)模式等。
另外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過式液晶顯示裝置。作為垂直配向模式，可以舉出幾個例子，例如可以使用MVA(Multi-Domain Vertical Alignment：多域垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向構型)模式、ASV(Advanced Super-View：高級超視覺)模式等。
〈5-3.使用發光元件的顯示裝置〉
圖51所示的顯示裝置700包括發光元件782。發光元件782包括導電體784、EL層786及導電體788。圖51所示的顯示裝置700藉由使發光元件782所包括的EL層786發光，可以顯示影像。另外，EL層786具有有機化合物或量子點等無機化合物。
作為可用於有機化合物的材料，可以舉出螢光性材料或磷光性材料等。另外，可用於量子點的材料，可以舉出膠狀量子點、合金型量子點、核殼(Core Shell)型量子點、核型量子點等。另外，可以使用包含第12族和第16族、第13族和第15族或者第14族和第16族的元素群的材料。另外，也可以使用包含鎘(Cd)、硒(Se)、鋅(Zn)、硫(S)、磷(P)、銦(In)、碲(Te)、鉛(Pb)、鎵(Ga)、砷(As)、鋁(Al)等元素的量子點材料。
導電體784連接於電晶體750所具有的用作源極電極或汲極電極的導電膜。導電體784被用作形成在平坦化絕緣體770上的像素電極，亦即，顯示元件的一個電極。作為導電體784，可以使用對可見光具有透光性的導電膜或對可見光具有反射性的導電膜。作為對可見光具有透光性的導電體，例如較佳為使用包含選自銦(In)、鋅(Zn)和錫(Sn)中的一種的材料。作為對可見光具有反射性的導電體，例如較佳為使用包含鋁或銀的材料。
在圖51所示的顯示裝置700中，在平坦化絕 緣體770及導電體784上設置有絕緣體730。絕緣體730覆蓋導電體784的一部分。發光元件782採用頂部發射結構。因此，導電體788具有透光性且使EL層786發射的光透過。注意，雖然在本實施方式中例示出頂部發射結構，但是不侷限於此。例如，也可以應用於向導電體784一側發射光的底部發射結構或向導電體784一側及導電體788一側的兩者發射光的雙面發射結構。
另外，在與發光元件782重疊的位置上設置有彩色膜736，並在與絕緣體730重疊的位置、引線配線部711及源極驅動電路部704中設置有遮光膜738。彩色膜736及遮光膜738被絕緣體734覆蓋。由密封膜732填充發光元件782與絕緣體734之間。注意，雖然例示出在圖51所示的顯示裝置700中設置彩色膜736的結構，但是並不侷限於此。例如，在藉由分別塗布來形成EL層786時，也可以採用不設置彩色膜736的結構。
本實施方式所示的結構可以與其他實施方式或實施例所示的結構適當地組合而實施。
實施方式6
在本實施方式中，參照圖53A至圖56B2對本發明的一個實施方式的顯示面板的結構進行說明。
圖53A、圖53B1及圖53B2是說明本發明的一個實施方式的顯示面板1700的結構的圖。圖53A是本發明的一個實施方式的顯示面板1700的仰視圖。圖53B1 是說明圖53A的一部分的仰視圖。圖53B2是省略在圖53B1中圖示的一部分結構而說明的仰視圖。
圖54A和圖54B是說明本發明的一個實施方式的顯示面板1700的結構的圖。圖54A是沿著圖53A的截斷線X1-X2、X3-X4、X5-X6、X7-X8、X9-X10、X11-X12的剖面圖。圖54B是說明顯示面板的一部分的結構的剖面圖。
圖55是說明本發明的一個實施方式的顯示面板1700的結構的圖。圖55是可以用於本發明的一個實施方式的顯示面板1700所包括的像素電路的像素電路1530(i,j)及像素電路1530(i,j+1)的電路圖。
圖56A、圖56B1及圖56B2是說明本發明的一個實施方式的顯示面板1700的結構的圖。圖56A是說明可以用於本發明的一個實施方式的顯示面板1700的像素及佈線等的配置的方塊圖。圖56B1及圖56B2是說明可以用於本發明的一個實施方式的顯示面板1700的開口1751H的配置的示意圖。
〈顯示面板的結構實例〉
本實施方式所說明的顯示面板1700包括信號線S1(j)以及像素1702(i,j)(參照圖53B1及圖53B2)。
像素1702(i,j)與信號線S1(j)電連接。
像素1702(i,j)包括第一顯示元件1750(i,j)、第一導電膜、第二導電膜、絕緣膜1501C、像素 電路1530(i,j)以及第二顯示元件1550(i,j)(參照圖54A及圖55)。
第一導電膜與第一顯示元件1750(i,j)電連接(參照圖54A)。例如，可以將第一導電膜用於第一顯示元件1750(i,j)的第一電極1751(i,j)。
第二導電膜包括與第一導電膜重疊的區域。例如，可以將第二導電膜用於導電膜1512B，該導電膜1512B具有可用於開關SW1的電晶體的源極電極或汲極電極的功能。
絕緣膜1501C包括被夾在第二導電膜和第一導電膜之間的區域。
像素電路1530(i,j)與第二導電膜電連接。例如，像素電路1530(i,j)的開關SW1可以使用將第二導電膜用於用作源極電極或汲極電極的導電膜1512B的電晶體(參照圖54A及圖55)。
第二顯示元件1550(i,j)與像素電路1530(i,j)電連接。
絕緣膜1501C包括開口1591A(參照圖54A)。
第二導電膜藉由開口1591A與第一導電膜電連接。例如，導電膜1512B與兼作第一導電膜的第一電極1751(i,j)電連接。
像素電路1530(i,j)與信號線S1(j)電連接(參照圖55)。導電膜1512A與信號線S1(j)電連接 (參照圖54A及圖55)。
第一電極1751(i,j)包括埋入於絕緣膜1501C的側端部。
本實施方式所說明的顯示面板的像素電路1530(i,j)包括開關SW1。開關SW1包括電晶體。電晶體包括氧化物半導體。
此外，本實施方式所說明的顯示面板的第二顯示元件1550(i，j)具有在與第一顯示元件1750(i,j)進行顯示的方向同一的方向上進行顯示的功能。例如，在圖式中以虛線的箭頭表示第一顯示元件1750(i,j)藉由控制反射外光的強度進行顯示的方向。此外，在圖式中以實線的箭頭表示第二顯示元件1550(i,j)進行顯示的方向(參照圖54A)。
此外，本實施方式所說明的顯示面板的第二顯示元件1550(i,j)具有在由第一顯示元件1750(i,j)進行顯示的區域圍繞的區域中進行顯示的功能(參照圖56B1或圖56B2)。另外，第一顯示元件1750(i,j)在與第一電極1751(i,j)重疊的區域中進行顯示，而第二顯示元件1550(i,j)在與開口1751H重疊的區域中進行顯示。
本實施方式所說明的顯示面板的第一顯示元件1750(i,j)包括具有反射入射光的功能的反射膜，且具有控制反射光的強度的功能。而且，反射膜包括開口1751H。例如，可以將第一導電膜或第一電極1751(i,j) 等用於第一顯示元件1750(i,j)的反射膜。
第二顯示元件1550(i,j)具有向開口1751H發射光的功能。
本實施方式所說明的顯示面板包括像素1702(i,j)、一群像素1702(i,1)至像素1702(i,n)、另一群像素1702(1,j)至像素1702(m,j)以及掃描線G1(i)(參照圖56A)。另外，i是1以上且m以下的整數，j是1以上且n以下的整數，並且m及n是1以上的整數。
本實施方式所說明的顯示面板包括掃描線G2(i)、佈線CSCOM以及佈線ANO。
一群像素1702(i,1)至像素1702(i,n)包括像素1702(i,j)，並設置在行方向(圖式中的以箭頭R表示的方向)上。
此外，另一群像素1702(1,j)至像素1702(m,j)包括像素1702(i,j)，並設置在與行方向交叉的列方向(圖式中的以箭頭C表示的方向)上。
掃描線G1(i)與設置在行方向上的一群像素1702(i,1)至像素1702(i,n)電連接。
設置在列方向上的另一群像素1702(1,j)至像素1702(m,j)與信號線S1(j)電連接。
例如，在行方向上與像素1702(i,j)相鄰的像素1702(i,j+1)包括開口，該開口以與相對於像素1702(i,j)的開口1751H的位置不同的方式設置在像素 1702(i,j+1)中(參照圖56B1)。
例如，在列方向上與像素1702(i,j)相鄰的像素1702(i+1,j)包括開口，該開口以與相對於像素1702(i,j)的開口1751H的位置不同的方式設置在像素1702(i+1,j)中(參照圖56B2)。另外，例如，可以將第一電極1751(i,j)用於反射膜。
上述本發明的一個實施方式的顯示面板包括：第一顯示元件；與第一顯示元件電連接的第一導電膜；包括與第一導電膜重疊的區域的第二導電膜；包括被夾在第二導電膜和第一導電膜之間的區域的絕緣膜；與第二導電膜電連接的像素電路；以及與像素電路電連接的第二顯示元件，其中絕緣膜包括開口，並且第二導電膜藉由開口與第一導電膜電連接。
由此，例如可以使用能夠藉由同一製程形成的像素電路驅動第一顯示元件及以與第一顯示元件不同的方法進行顯示的第二顯示元件。其結果是，可以提供一種方便性或可靠性優異的新穎的顯示面板。
此外，本實施方式所說明的顯示面板包括端子1519B以及導電膜1511B(參照圖54A)。
絕緣膜1501C包括被夾在端子1519B和導電膜1511B之間的區域。此外，絕緣膜1501C包括開口1591B。
端子1519B藉由開口1591B與導電膜1511B電連接。此外，導電膜1511B與像素電路1530(i,j)電 連接。例如，當將第一電極1751(i,j)或第一導電膜用於反射膜時，端子1519B的用作切點的面與第一電極1751(i,j)的朝向入射到第一顯示元件1750(i,j)的光的面朝向相同的方向。
由此，可以藉由端子將電力或信號供應到像素電路。其結果是，可以提供一種方便性或可靠性優異的新穎的顯示面板。
本實施方式所說明的顯示面板的第一顯示元件1750(i,j)包括包含液晶材料的層1753、第一電極1751(i,j)以及第二電極1752。另外，第二電極1752以在與第一電極1751(i,j)之間形成控制液晶材料的配向的電場的方式設置。
此外，本實施方式所說明的顯示面板包括配向膜AF1及配向膜AF2。配向膜AF2以在與配向膜AF1之間夾有包含液晶材料的層1753的方式設置。
此外，本實施方式所說明的顯示面板的第二顯示元件1550(i,j)包括第三電極1551(i,j)、第四電極1552以及包含發光性有機化合物的層1553(j)。
第四電極1552包括與第三電極1551(i,j)重疊的區域。包含發光性有機化合物的層1553(j)設置在第三電極1551和第四電極1552之間。而且，第三電極1551(i,j)在連接部1522中與像素電路1530(i,j)電連接。
本實施方式所說明的顯示面板的像素1702 (i,j)包括彩色膜CF1、遮光膜BM、絕緣膜1771以及功能膜1770P。
彩色膜CF1包括與第一顯示元件1750(i,j)重疊的區域。遮光膜BM在與第一顯示元件1750(i,j)重疊的區域包括開口。
絕緣膜1771設置在彩色膜CF1和包含液晶材料的層1753之間或遮光膜BM和包含液晶材料的層1753之間。由此，可以使因彩色膜CF1的厚度產生的凹凸為平坦。或者，可以抑制從遮光膜BM或彩色膜CF1等擴散到包含液晶材料的層1753的雜質。
功能膜1770P包括與第一顯示元件1750(i,j)重疊的區域。功能膜1770P以在與第一顯示元件1750(i,j)之間夾有基板1770的方式設置。
本實施方式所說明的顯示面板包括基板1570、基板1770以及功能層1520。
基板1770包括與基板1570重疊的區域。功能層1520設置在基板1570和基板1770之間。
功能層1520包括像素電路1530(i,j)、第二顯示元件1550(i,j)、絕緣膜1521以及絕緣膜1528。此外，功能層1520包括絕緣膜1518以及絕緣膜1516。
絕緣膜1521設置在像素電路1530(i,j)和第二顯示元件1550(i,j)之間。
絕緣膜1528設置在絕緣膜1521和基板1570之間，並在與第二顯示元件1550(i,j)重疊的區域包括 開口。沿著第三電極1551的外周形成的絕緣膜1528可以防止第三電極1551和第四電極1552之間的短路。
絕緣膜1518包括設置在絕緣膜1521和像素電路1530(i,j)之間的區域。絕緣膜1516包括設置在絕緣膜1518和像素電路1530(i,j)之間的區域。
此外，本實施方式所說明的顯示面板包括接合層1505、密封劑1705以及結構體KB1。
接合層1505設置在功能層1520和基板1570之間，並具有貼合功能層1520和基板1570的功能。
密封劑1705設置在功能層1520和基板1770之間，並具有貼合功能層1520和基板1770的功能。
結構體KB1具有在功能層1520和基板1770之間提供指定的空隙的功能。
本實施方式所說明的顯示面板包括端子1519C、導電膜1511C以及導電體CP。
絕緣膜1501C包括被夾在端子1519C和導電膜1511C之間的區域。此外，絕緣膜1501C還包括開口1591C。
端子1519C藉由開口1591C與導電膜1511C電連接。此外，導電膜1511C與像素電路1530(i,j)電連接。
導電體CP被夾在端子1519C和第二電極1752之間，並使端子1519C和第二電極1752電連接。例如，可以將導電粒子用於導電體CP。
此外，本實施方式所說明的顯示面板包括驅動電路GD以及驅動電路SD(參照圖53A及圖56A)。
驅動電路GD與掃描線G1(i)電連接。驅動電路GD例如包括電晶體MD。明確而言，可以將包括能夠藉由與像素電路1530(i,j)所包括的電晶體相同的製程形成的半導體膜的電晶體用於電晶體MD(參照圖54A及圖54B)。
驅動電路SD與信號線S1(j)電連接。例如，驅動電路SD使用導電材料電連接到能夠藉由與端子1519B或端子1519C同一製程形成的端子。
下面說明顯示面板的各組件。注意，有時無法明確區分上述組件，一個組件可能兼作其他組件或包含其他組件的一部分。
例如，可以將第一導電膜用於第一電極1751(i,j)。此外，還可以將第一導電膜用於反射膜。
可以將第二導電膜用於具有電晶體的源極電極或汲極電極的功能的導電膜1512B。
〈結構實例〉
本發明的一個實施方式的顯示面板包括基板1570、基板1770、結構體KB1、密封劑1705及接合層1505。
本發明的一個實施方式的顯示面板包括功能層1520、絕緣膜1521以及絕緣膜1528。
本發明的一個實施方式的顯示面板包括信號 線S1(j)、信號線S2(j)、掃描線G1(i)、掃描線G2(i)、佈線CSCOM以及佈線ANO。
本發明的一個實施方式的顯示面板包括第一導電膜或第二導電膜。
本發明的一個實施方式的顯示面板包括端子1519B、端子1519C、導電膜1511B或導電膜1511C。
本發明的一個實施方式的顯示面板包括像素電路1530(i,j)以及開關SW1。
本發明的一個實施方式的顯示面板包括第一顯示元件1750(i,j)、第一電極1751(i,j)、反射膜、開口1751H、包含液晶材料的層1753及第二電極1752。
本發明的一個實施方式的顯示面板包括配向膜AF1、配向膜AF2、彩色膜CF1、遮光膜BM、絕緣膜1771及功能膜1770P。
本發明的一個實施方式的顯示面板包括第二顯示元件1550(i,j)、第三電極1551(i,j)、第四電極1552或包含發光性有機化合物的層1553(j)。
本發明的一個實施方式的顯示面板包括絕緣膜1501C。
本發明的一個實施方式的顯示面板包括驅動電路GD或驅動電路SD。
〈基板1570〉
可以將具有能夠承受製程中的加熱處理的程度的耐熱 性的材料用於基板1570等。明確而言，可以使用0.7mm厚的無鹼玻璃。
例如，可以將第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)等大面積的玻璃基板用於基板1570等。由此，可以製造大型顯示裝置。
可以將有機材料、無機材料或混合有機材料和無機材料等的複合材料等用於基板1570等。例如，可以將玻璃、陶瓷、金屬等無機材料用於基板1570等。
明確而言，可以將無鹼玻璃、鈉鈣玻璃、鉀鈣玻璃、水晶玻璃、石英或藍寶石等用於基板1570等。明確而言，可以將無機氧化物膜、無機氮化物膜或無機氧氮化物膜等用於基板1570等。例如，可以將氧化矽、氮化矽、氧氮化矽、氧化鋁膜等用於基板1570等。可以將SUS或鋁等用於基板1570等。
例如，可以將以矽或碳化矽為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板、SOI基板等用於基板1570等。由此，可以將半導體元件形成於基板1570等。
例如，可以將樹脂、樹脂薄膜或塑膠等有機材料用於基板1570等。明確而言，可以將聚酯、聚烯烴、聚醯胺、聚醯亞胺、聚碳酸酯或丙烯酸樹脂等的樹脂薄膜或樹脂板用於基板1570等。
例如，基板1570等可以使用將金屬板、薄板狀的玻璃板或無機材料等的膜貼合於樹脂薄膜等的複合材料。例如，基板1570等可以使用將纖維狀或粒子狀的金屬、玻璃或無機材料等分散到樹脂薄膜而得到的複合材料。例如，基板1570等可以使用將纖維狀或粒子狀的樹脂或有機材料等分散到無機材料而得到的複合材料。
另外，可以將單層的材料或層疊有多個層的材料用於基板1570等。例如，也可以將層疊有基材與防止包含在基材中的雜質擴散的絕緣膜等的材料用於基板1570等。明確而言，可以將層疊有玻璃與防止包含在玻璃中的雜質擴散的選自氧化矽層、氮化矽層或氧氮化矽層等中的一種或多種的膜的材料用於基板1570等。或者，可以將層疊有樹脂與防止穿過樹脂的雜質的擴散的氧化矽膜、氮化矽膜或氧氮化矽膜等的材料用於基板1570等。
具體地，可以將聚酯、聚烯烴、聚醯胺、聚醯亞胺、聚碳酸酯或丙烯酸樹脂等的樹脂薄膜、樹脂板或疊層體等用於基板1570等。
明確而言，可以將包含聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯、聚氨酯、丙烯酸樹脂、環氧樹脂或具有矽氧烷鍵合的樹脂的材料用於基板1570等。
明確而言，可以將聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)或丙烯酸等用於基板1570等。
另外，可以將紙或木材等用於基板1570等。
例如，可以將具有撓性的基板用於基板1570等。
此外，可以採用在基板上直接形成電晶體或電容器等的方法。另外，可以使用如下方法：例如在對製程中的加熱具有耐性的製程用基板上形成電晶體或電容器等，並將形成的電晶體或電容器等轉置到基板1570等。由此，例如可以在具有撓性的基板上形成電晶體或電容器等。
〈基板1770〉
例如，可以將具有透光性的材料用於基板1770。明確而言，基板1770可以使用選自可用於基板1570的材料的材料。明確而言，可以使用拋光至大約0.7mm厚或0.1mm厚的無鹼玻璃。
〈結構體KB1〉
例如，可以將有機材料、無機材料或有機材料和無機材料的複合材料用於結構體KB1等。由此，可以將夾住結構體KB1等的結構之間設定成預定的間隔。
明確而言，可以將聚酯、聚烯烴、聚醯胺、聚醯亞胺、聚碳酸酯、聚矽氧烷或丙烯酸樹脂等或選自上述樹脂中的多種樹脂的複合材料等用於結構體KB1等。另外，也可以使用具有感光性的材料。
〈密封劑1705〉
可以將無機材料、有機材料或無機材料和有機材料的複合材料等用於密封劑1705等。
例如，可以將熱熔性樹脂或固化樹脂等有機材料用於密封劑1705等。
例如，可以將反應固化型黏合劑、光固化型黏合劑、熱固性黏合劑或/及厭氧型黏合劑等有機材料用於密封劑1705等。
明確而言，可以將包含環氧樹脂、丙烯酸樹脂、矽酮樹脂、酚醛樹脂、聚醯亞胺樹脂、亞胺樹脂、PVC(聚氯乙烯)樹脂、PVB(聚乙烯醇縮丁醛)樹脂、EVA(乙烯-醋酸乙烯酯)樹脂等的黏合劑用於密封劑1705等。
〈接合層1505〉
例如，可以將能夠用於密封劑1705的材料用於接合層1505。
〈絕緣膜1521〉
例如，可以將絕緣性無機材料、絕緣性有機材料或包含無機材料和有機材料的絕緣性複合材料用於絕緣膜1521等。
明確而言，可以將無機氧化物膜、無機氮化 物膜、無機氧氮化物膜等或層疊有選自這些材料中的多個材料的疊層材料用於絕緣膜1521等。例如，可以將氧化矽膜、氮化矽膜、氧氮化矽膜、氧化鋁膜等或包含層疊有選自這些材料中的多個材料的疊層材料的膜用於絕緣膜1521等。
明確而言，可以將聚酯、聚烯烴、聚醯胺、聚醯亞胺、聚碳酸酯、聚矽氧烷或丙烯酸樹脂等或選自上述樹脂中的多個樹脂的疊層材料或複合材料等用於絕緣膜1521等。另外，也可以使用具有感光性的材料。
由此，例如可以使起因於與絕緣膜1521重疊的各種結構的步階平坦化。
〈絕緣膜1528〉
例如，可以將能夠用於絕緣膜1521的材料用於絕緣膜1528等。明確而言，可以將1μm厚的包含聚醯亞胺的膜用於絕緣膜1528。
〈絕緣膜1501C〉
例如，可以將能夠用於絕緣膜1521的材料用作絕緣膜1501C。明確而言，可以將包含矽及氧的材料用於絕緣膜1501C。由此，可以抑制雜質擴散到像素電路或第二顯示元件等。
例如，可以將包含矽、氧及氮的200nm厚的膜用作絕緣膜1501C。
此外，絕緣膜1501C包括開口1591A、開口1591B或開口1591C。
〈佈線、端子、導電膜〉
可以將具有導電性的材料用於佈線等。明確而言，可以將具有導電性的材料用於信號線S1(j)、信號線S2(j)、掃描線G1(i)、掃描線G2(i)、佈線CSCOM、佈線ANO、端子1519B、端子1519C、導電膜1511B或導電膜1511C等。
例如，可以將無機導電性材料、有機導電性材料、金屬或導電性陶瓷等用於佈線等。
具體地，可以將選自鋁、金、鉑、銀、銅、鉻、鉭、鈦、鉬、鎢、鎳、鐵、鈷、鈀或錳的金屬元素等用於佈線等。或者，可以將含有上述金屬元素的合金等用於佈線等。尤其是，銅和錳的合金適用於利用濕蝕刻法的微細加工。
具體地，佈線等可以採用如下結構：在鋁膜上層疊有鈦膜的兩層結構；在氮化鈦膜上層疊有鈦膜的兩層結構；在氮化鈦膜上層疊有鎢膜的兩層結構；在氮化鉭膜或氮化鎢膜上層疊有鎢膜的兩層結構；依次層疊有鈦膜、鋁膜和鈦膜的三層結構等。
具體地，可以將氧化銦、銦錫氧化物、銦鋅氧化物、氧化鋅、添加了鎵的氧化鋅等導電氧化物用於佈線等。
具體地，可以將含有石墨烯或石墨的膜用於佈線等。
例如，可以形成含有氧化石墨烯的膜，然後藉由使含有氧化石墨烯的膜還原來形成含有石墨烯的膜。作為還原方法，可以舉出利用加熱的方法以及利用還原劑的方法等。
具體地，可以將導電高分子用於佈線等。
〈第一導電膜、第二導電膜〉
例如，可以將能夠用於佈線等的材料用於第一導電膜或第二導電膜。
此外，可以將第一電極1751(i，j)或佈線等用於第一導電膜。
此外，可以將能夠用於開關SW1的電晶體的導電膜1512B或佈線等用於第二導電膜。
〈像素電路1530(i，j)〉
像素電路1530(i，j)與信號線S1(j)、信號線S2(j)、掃描線G1(i)、掃描線G2(i)、佈線CSCOM及佈線ANO電連接(參照圖55)。
像素電路1530(i，j+1)與信號線S1(j+1)、信號線S2(j+1)、掃描線G1(i)、掃描線G2(i)、佈線CSCOM及佈線ANO電連接。
在用於供應到信號線S2(j)的信號的電壓與 用於供應到信號線S1(j+1)的信號的電壓不同的情況下，以與信號線S2(j)相離的方式配置信號線S1(j+1)。明確而言，以與信號線S2(j)相鄰的方式配置信號線S2(j+1)。
像素電路1530(i,j)包括開關SW1、電容器C1、開關SW2、電晶體M及電容器C2。
例如，可以將包括與掃描線G1(i)電連接的閘極電極及與信號線S1(j)電連接的第一電極的電晶體用於開關SW1。
電容器C1包括與用於開關SW1的電晶體的第二電極電連接的第一電極以及與佈線CSCOM電連接的第二電極。
例如，可以將包括與掃描線G2(i)電連接的閘極電極及與信號線S2(j)電連接的第一電極的電晶體用於開關SW2。
電晶體M包括與用於開關SW2的電晶體的第二電極電連接的閘極電極及與佈線ANO電連接的第一電極。
此外，可以將包括以在閘極電極與導電膜之間夾著半導體膜的方式設置的導電膜的電晶體用於電晶體M。例如，可以使用與能夠供應與電晶體M的第一電極相同的電位的佈線電連接的導電膜。
電容器C2包括與用於開關SW2的電晶體的第二電極電連接的第一電極及與電晶體M的第一電極電 連接的第二電極。
此外，第一顯示元件1750的第一電極與用於開關SW1的電晶體的第二電極電連接，第一顯示元件1750的第二電極與佈線VCOM1電連接。由此，可以驅動第一顯示元件1750。
此外，第二顯示元件1550的第一電極與電晶體M的第二電極電連接，第二顯示元件1550的第二電極與佈線VCOM2電連接。由此，可以驅動第二顯示元件1550。
〈開關SW1、開關SW2、電晶體M、電晶體MD〉
例如，可以將上述實施方式所說明的電晶體用於開關SW1、開關SW2、電晶體M、電晶體MD等。
由此，與利用將非晶矽用於半導體膜的電晶體的像素電路相比，可以使像素電路能夠保持的影像信號的時間長。明確而言，可以抑制閃爍的發生，並以低於30Hz、較佳為低於1Hz、更佳為低於1次/分的頻率供應選擇信號。其結果是，可以降低資料處理裝置的使用者的眼疲勞。另外，可以降低伴隨驅動的功耗。
此外，藉由提高電晶體的場效移動率，可以實現高解析度的顯示裝置。例如，作為以4K×2K(水平方向的像素數為3840，垂直方向的像素數為2160)或8K×4K(水平方向的像素數為7680，垂直方向的像素數為4320)為代表的高解析度的顯示裝置的像素電路或驅動電 路的電晶體，較佳為使用上述電晶體。在本實施方式所使用的電晶體中，寄生電容的發生少，並可以高速地驅動，所以可以抑制信號延遲。因此，可以提高顯示裝置的影像品質。
〈第一顯示元件1750(i，j)〉
例如，可以將具有控制反射光或透光的功能的顯示元件用作第一顯示元件1750(i，j)等。例如，可以使用組合有液晶元件與偏光板的結構或快門方式的MEMS顯示元件等。藉由使用反射型顯示元件，可以抑制顯示面板的功耗。明確而言，可以將反射型液晶顯示元件用作第一顯示元件1750。
此外，可以使用可藉由IPS(In-Plane-Switching：平面內切換)模式、TN(Twisted Nematic：扭曲向列)模式、FFS(Fringe Field Switching：邊緣電場切換)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optically Compensated Birefringence：光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式以及AFLC(Anti Ferroelectric Liquid Crystal：反鐵電性液晶)模式等驅動方法驅動的液晶元件。
另外，可以使用可藉由例如如下模式驅動的液晶元件：垂直配向(VA)模式諸如MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、 PVA(Patterned Vertical Alignment：垂直配向構型)模式、ECB(Electrically Controlled Birefringence：電控雙折射)模式、CPA(Continuous Pinwheel Alignment：連續焰火狀排列)模式、ASV(Advanced Super View：高級超視覺)模式等。
例如，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。或者，可以使用呈現膽固醇相、層列相、立方相、手性向列相、各向同性相等的液晶材料。或者，可以使用呈現藍相的液晶材料。
〈第一電極1751(i,j)〉
例如，可以將用於佈線等的材料用於第一電極1751(i,j)。明確而言，可以將反射膜用於第一電極1751(i,j)。
〈反射膜〉
例如，可以將反射可見光的材料用於反射膜。明確而言，可以將包含銀的材料用於反射膜。例如，可以將包含銀及鈀等的材料或包含銀及銅等的材料用於反射膜。
反射膜例如反射透過包含液晶材料的層1753的光。由此，可以將第一顯示元件1750用作反射型液晶元件。另外，例如，可以將其表面不平坦的材料用於反射膜。由此，使入射的光向各種方向反射，而可以進行白色 顯示。
另外，不侷限於將第一電極1751(i,j)用於反射膜的結構。例如，可以在包含液晶材料的層1753與第一電極1751(i,j)之間設置反射膜。或者，可以在反射膜與包含液晶材料的層1753之間設置具有透光性的第一電極1751(i,j)。
〈開口1751H〉
當對於非開口的總面積的開口1751H的總面積的比過大時，使用第一顯示元件1750(i,j)的顯示變暗。另外，當對於非開口的總面積的開口1751H的總面積的比過小時，使用第二顯示元件1550(i,j)的顯示變暗。
另外，當設置在反射膜中的開口1751H的面積過小時，從第二顯示元件1550所發射的光提取的光的效率降低。
可以將多角形、四角形、橢圓形、圓形或十字等形狀用作開口1751H的形狀。另外，可以將細條狀、狹縫狀、方格狀的形狀用作開口1751H的形狀。此外，也可以將開口1751H配置在相鄰的像素附近。較佳的是，以靠近具有顯示相同顏色的功能的其他像素的方式配置開口1751H。由此，可以抑制第二顯示元件1550所發射的光射入到配置在鄰接的像素的彩色膜中的現象(也稱為串擾)。
〈第二電極1752〉
例如，可以將對可見光具有透光性及導電性的材料用於第二電極1752。
例如，可以將導電性氧化物、薄得可以透光的金屬膜或金屬奈米線用於第二電極1752。
明確而言，可以將包含銦的導電性氧化物用於第二電極1752。或者，可以將厚度為1nm以上且10nm以下的金屬薄膜用於第二電極1752。或者，可以將包含銀的金屬奈米線用於第二電極1752。
明確而言，可以將氧化銦、銦錫氧化物、銦鋅氧化物、氧化鋅、添加有鎵的氧化鋅、添加有鋁的氧化鋅等用於第二電極1752。
〈配向膜AF1、配向膜AF2〉
例如，可以將包含聚醯亞胺等的材料用於配向膜AF1或配向膜AF2。明確而言，可以使用藉由摩擦處理或光配向技術在預定的方向上配向而形成的材料。
例如，可以將包含可溶性聚醯亞胺的膜用於配向膜AF1或配向膜AF2。
〈彩色膜CF1〉
可以將使預定的顏色的光透過的材料用於彩色膜CF1。由此，例如可以將彩色膜CF1用於濾色片。
例如，可以將使藍色光透過的材料、使綠色 光透過的材料、使紅色光透過的材料、使黃色光透過的材料或使白色光透過的材料等用於彩色膜CF1。
〈遮光膜BM〉
可以將防止透光的材料用於遮光膜BM。由此，例如可以將遮光膜BM用於黑矩陣。
〈絕緣膜1771〉
例如，可以將聚醯亞胺、環氧樹脂、丙烯酸樹脂等用於絕緣膜1771。
〈功能膜1770P〉
例如，可以將偏光板、相位差板、擴散薄膜、防反射膜或聚光薄膜等用於功能膜1770P。或者，可以將包含二向色性染料的偏光板用於功能膜1770P。
另外，可以將抑制塵埃的附著的抗靜電膜、不容易被弄髒的具有拒水性的膜、抑制使用時的損傷的硬塗膜等用於功能膜1770P。
〈第二顯示元件1550(i,j)〉
例如，可以將發光元件用於第二顯示元件1550(i,j)。明確而言，可以將有機電致發光元件、無機電致發光元件或發光二極體等用於第二顯示元件1550(i,j)。
例如，可以以發射藍色光的方式形成的疊層體、以發射綠色光的方式形成的疊層體或以發射紅色光的方式形成的疊層體等用於包含發光性有機化合物的層1553(j)。
例如，可以將沿著信號線S1(j)在列方向上較長的帶狀疊層體用於包含發光性有機化合物的層1553(j)。此外，可以將發射與包含發光性有機化合物的層1553(j)不同的顏色的光且沿著信號線S1(j+1)在列方向上較長的帶狀疊層體用於包含發光性有機化合物的層1553(j+1)。
例如，可以將以發射白色光的方式形成的疊層體用於包含發光性有機化合物的層1553(j)及包含發光性有機化合物的層1553(j+1)。明確而言，可以將層疊有使用包含發射藍色光的螢光材料的發光性有機化合物的層及包含發射綠色光及紅色光的螢光材料以外的材料的層或包含發射黃色光的螢光材料以外的材料的層的疊層體用於包含發光性有機化合物的層1553(j)及包含發光性有機化合物的層1553(j+1)。
例如，可以將能夠用於佈線等的材料用於第三電極1551(i,j)或第四電極1552。
例如，可以將選自能夠用於佈線等的材料的對可見光具有透光性的材料用於第三電極1551(i,j)。
明確而言，作為第三電極1551(i,j)可以使用導電性氧化物或包含銦的導電性氧化物、氧化銦、銦錫 氧化物、銦鋅氧化物、氧化鋅、添加有鎵的氧化鋅等。或者，可以將薄得可以透光的金屬膜用於第三電極1551(i,j)。
例如，可以將選自能夠用於佈線等的材料的對可見光具有反射性的材料用於第四電極1552。
〈驅動電路GD〉
可以將移位暫存器等各種時序電路等用於驅動電路GD。例如，可以將電晶體MD、電容器等用於驅動電路GD。明確而言，可以使用包括能夠與電晶體M的半導體膜在同一製程中形成的半導體膜的電晶體。
或者，可以將具有與能夠用於開關SW1的電晶體不同的結構的電晶體用於電晶體MD。明確而言，可以將包括導電膜1524的電晶體用於電晶體MD。
導電膜1504也可以設置在半導體膜1508與導電膜之間，絕緣膜1516也可以設置在導電膜與半導體膜1508之間，並且金屬氧化物膜1507及絕緣膜1506也可以設置在半導體膜1508與導電膜1504之間。例如，使上述導電膜與供應與導電膜1504相同電位的佈線電連接。
可以將與電晶體M相同的結構用於電晶體MD。
〈驅動電路SD〉
例如，可以將集成電路用於驅動電路SD。明確而言，可以將在矽基板上形成的集成電路用於驅動電路SD。
例如，可以利用COG(Chip on glass：晶粒玻璃接合)法將驅動電路SD安裝於與像素電路1530(i，j)電連接的焊盤上。明確而言，可以使用異方性導電膜將集成電路安裝於焊盤上。
焊盤可以與端子1519B或端子1519C在同一製程中形成。
以上，本實施方式所示的結構、方法等可以與其他實施方式或實施例所示的結構、方法等適當地組合而實施。
實施方式7
在本實施方式中，參照圖57對半導體裝置的電路結構的一個例子進行說明，在該半導體裝置的電路結構中，即使在沒有電力供應的情況下也能夠保持存儲內容，並且對寫入次數也沒有限制。
〈7-1.電路結構〉
圖57是說明半導體裝置的電路結構的圖。在圖57中，第一佈線(1st Line)與p型電晶體1280a的源極電極和汲極電極中的一個電連接。另外，p型電晶體1280a的源極電極和汲極電極中的另一個與n型電晶體1280b的 源極電極和汲極電極中的一個電連接。另外，n型電晶體1280b的源極電極和汲極電極中的另一個與n型電晶體1280c的源極電極和汲極電極中的一個電連接。
另外，第二佈線(2nd Line)與電晶體1282的源極電極和汲極電極中的一個電連接。另外，電晶體1282的源極電極和汲極電極中的另一個與電容器1281的一個電極及n型電晶體1280c的閘極電極電連接。
另外，第三佈線(3rd Line)與p型電晶體1280a及n型電晶體1280b的閘極電極電連接。第四佈線(4th Line)與電晶體1282的閘極電極電連接。第五佈線(5th Line)與電容器1281的另一個電極及n型電晶體1280c的源極電極和汲極電極中的另一個電連接。第六佈線(6th Line)與p型電晶體1280a的源極電極和汲極電極中的另一個及n型電晶體1280b的源極電極和汲極電極中的一個電連接。
另外，電晶體1282可以利用氧化物半導體(OS：Oxide Semiconductor)形成。因此，在圖57中，對電晶體1282附有“OS”的標記。可以對電晶體1282適用上面實施方式所說明的電晶體。此外，也可以利用氧化物半導體以外的材料形成電晶體1282。
另外，在圖57中，對電晶體1282的源極電極和汲極電極中的另一個、電容器1281的一個電極以及n型電晶體1280c的閘極電極的連接部分附有浮動節點(FN)。藉由使電晶體1282成為關閉狀態，可以保持施 加到浮動節點、電容器1281的一個電極以及n型電晶體1280c的閘極電極的電位。
在圖57所示的電路結構中，藉由有效地利用能夠保持n型電晶體1280c的閘極電極的電位的特徵，可以以如下方式進行資料的寫入、保持及讀出。
〈7-2.資料的寫入及保持〉
首先，對資料的寫入及保持進行說明。將第四佈線的電位設定為使電晶體1282成為開啟狀態的電位，由此使電晶體1282成為開啟狀態。由此，第二佈線的電位施加到n型電晶體1280c的閘極電極及電容器1281。也就是說，對n型電晶體1280c的閘極電極施加指定的電荷(寫入)。然後，將第四佈線的電位設定為使電晶體1282成為關閉狀態的電位，由此使電晶體1282成為關閉狀態。由此，施加到n型電晶體1280c的閘極電極的電荷被保持(保持)。
由於電晶體1282的關態電流極小，所以n型電晶體1280c的閘極電極的電荷被長時間保持。
〈7-3.資料的讀出〉
接著，對資料的讀出進行說明。當第三佈線的電位為低位準電位時，p型電晶體1280a成為開啟狀態，n型電晶體1280b成為關閉狀態。此時，第一佈線的電位施加到第六佈線。另一方面，當第三佈線的電位為高位準電位 時，p型電晶體1280a成為關閉狀態，n型電晶體1280b成為開啟狀態。此時，第六佈線根據保持在浮動節點(FN)的電荷量而具有不同的電位。因此，可以藉由測量第六佈線的電位讀出所保持的資料(讀出)。
另外，由於電晶體1282在其通道區域中使用氧化物半導體，所以是關態電流極小的電晶體。由於使用氧化物半導體的電晶體1282的關態電流是由矽半導體等形成的電晶體的關態電流的十萬分之一以下，所以可以忽視因電晶體1282的洩漏電流而引起的儲存在浮動節點(FN)的電荷的消失。也就是說，使用氧化物半導體的電晶體1282可以實現即使沒有電力供應也能夠保持資料的非揮發性記憶體電路。
另外，藉由將使用這樣的電路結構的半導體裝置用於暫存器或快取記憶體等記憶體裝置，可以防止因電源電壓的供應停止而記憶體裝置內的資料消失。另外，可以在電源電壓的供應重新開始後，立刻恢復到電源供應停止前的狀態。因此，在整個記憶體裝置或構成記憶體裝置的一個或多個邏輯電路中，在待機狀態中即使在短時間內也可以停止電源，所以可以抑制功耗。
本實施方式所示的結構、方法等可以與其他實施方式或實施例所示的結構、方法等適當地組合而實施。
實施方式8
在本實施方式中，參照圖58A說明可以用於本發明的一個實施方式的半導體裝置的像素電路結構。
〈8-1.像素電路的結構〉
圖58A是說明像素電路的結構的圖。圖58A所示的電路包括光電轉換元件1360、電晶體1351、電晶體1352、電晶體1353以及電晶體1354。
光電轉換元件1360的陽極連接到佈線1316，光電轉換元件1360的陰極連接到電晶體1351的源極電極和汲極電極中的一個。電晶體1351的源極電極和汲極電極中的另一個連接到電荷存儲部(FD)，電晶體1351的閘極電極連接到佈線1312(TX)。電晶體1352的源極電極和汲極電極中的一個連接到佈線1314(GND)，電晶體1352的源極電極和汲極電極中的另一個連接到電晶體1354的源極電極和汲極電極中的一個，電晶體1352的閘極電極連接到電荷存儲部(FD)。電晶體1353的源極電極和汲極電極中的一個連接到電荷存儲部(FD)，電晶體1353的源極電極和汲極電極中的另一個連接到佈線1317，電晶體1353的閘極電極連接到佈線1311(RS)。電晶體1354的源極電極和汲極電極中的另一個連接到佈線1315(OUT)，電晶體1354的閘極電極連接到佈線1313(SE)。注意，上述連接都是電連接。
注意，也可以對佈線1314供應GND、VSS、VDD等的電位。在此，電位或電壓是相對的。因此， GND不侷限於0V。
光電轉換元件1360是受光元件，具有生成對應於入射到像素電路的光的電流的功能。電晶體1353具有控制電荷從光電轉換元件1360到電荷存儲部(FD)的供應的功能。電晶體1354具有將對應於電荷存儲部(FD)的電位的信號輸出的功能。電晶體1352具有將電荷存儲部(FD)的電位重設的功能。電晶體1352具有在讀出時控制像素電路的選擇的功能。
注意，電荷存儲部(FD)是保持電荷的節點，保持根據光電轉換元件1360所受到的光量而變化的電荷。
電晶體1352與電晶體1354在佈線1315與佈線1314之間串聯連接即可。因此，既可以按佈線1314、電晶體1352、電晶體1354、佈線1315的順序配置，又可以按佈線1314、電晶體1354、電晶體1352、佈線1315的順序配置。
佈線1311(RS)具有控制電晶體1353的信號線的功能。佈線1312(TX)具有控制電晶體1351的信號線的功能。佈線1313(SE)具有控制電晶體1354的信號線的功能。佈線1314(GND)具有供應參考電位(例如，GND)的信號線的功能。佈線1315(OUT)具有讀出從電晶體1352輸出的信號的信號線的功能。佈線1316具有將電荷從電荷存儲部(FD)經由光電轉換元件1360輸出的信號線的功能，在圖58A的電路中為低電位線。佈 線1317是將電荷存儲部(FD)的電位重設的信號線，在圖58A的電路中為高電位線。
接著，對圖58A所示的各元件的結構進行說明。
〈8-2.光電轉換元件〉
光電轉換元件1360可以使用包含硒或含有硒的化合物(以下，稱為硒類材料)的元件或者包含矽的元件(例如，形成有pin接面的元件)。另外，藉由將使用氧化物半導體的電晶體與使用硒類材料的光電轉換元件組合，可以提高可靠性，所以是較佳的。
〈8-3.電晶體〉
電晶體1351、電晶體1352、電晶體1353及電晶體1354雖然可以為使用非晶矽、微晶矽、多晶矽、單晶矽等矽半導體形成的電晶體，但是較佳為使用氧化物半導體形成的電晶體。由氧化物半導體形成通道區域的電晶體具有關態電流極低的特性。此外，作為由氧化物半導體形成通道區域的電晶體，可以使用實施方式1所示的電晶體。
尤其是，在電連接到電荷存儲部(FD)的電晶體1351及電晶體1353的洩漏電流大的情況下，不能在足夠的時間內保持儲存在電荷存儲部(FD)中的電荷。因此，藉由將使用氧化物半導體的電晶體至少用於該兩個電晶體，可以防止電荷不必要地從電荷存儲部(FD)流 出。
此外，在電晶體1352及電晶體1354的洩漏電流大的情況下，電荷也不必要地輸出到佈線1314或佈線1315，因此，作為這些電晶體，較佳為使用由氧化物半導體形成通道區域的電晶體。
此外，在圖58A中，雖然示出包括一個閘極電極的電晶體，但是不侷限於此。例如，電晶體也可以包括多個閘極電極。作為包括多個閘極電極的電晶體，例如可以具有包括與形成通道區域的半導體膜重疊的第一閘極電極及第二閘極電極(也稱為背閘極)的結構。例如，可以對背閘極供應與第一閘極電極相同的電位、浮動電位或與第一閘極電極不同的電位。
〈8-4.電路工作的時序圖〉
接著，參照圖58B所示的時序圖對圖58A所示的電路的電路工作的一個例子進行說明。
為了簡化起見，在圖58B中，對各佈線供應二值信號。注意，因為該信號是類比信號，因此實際上該信號的電位根據情況有可能具有各種各樣的值，而不侷限於兩個值。另外，圖58B所示的信號1401相當於佈線1311(RS)的電位，信號1402相當於佈線1312(TX)的電位，信號1403相當於佈線1313(SE)的電位，信號1404相當於電荷存儲部(FD)的電位，信號1405相當於佈線1315(OUT)的電位。注意，佈線1316的電位一直 是“Low”，佈線1317的電位一直是“High”。
在時刻A，將佈線1311的電位(信號1401)設定為“High”，將佈線1312的電位(信號1402)設定為“High”，由此將電荷存儲部(FD)的電位(信號1404)初始化為佈線1317的電位(“High”)，開始重設工作。注意，將佈線1315的電位(信號1405)預充電至“High”。
在時刻B，將佈線1311的電位(信號1401)設定為“Low”，由此結束重設工作，開始積蓄工作。在此，反向偏壓施加到光電轉換元件1360，因此產生反向電流，電荷存儲部(FD)的電位(信號1404)開始下降。反向電流在光照射到光電轉換元件1360時增大，因此電荷存儲部(FD)的電位(信號1404)的下降速度根據被照射的光量而變化。換而言之，電晶體1354的源極與汲極之間的通道電阻根據照射到光電轉換元件1360的光量而變化。
在時刻C，將佈線1312的電位(信號1402)設定為“Low”，由此結束積蓄工作，電荷存儲部(FD)的電位(信號1404)被固定。此時的該電位取決於在積蓄工作中由光電轉換元件1360所生成的電荷的量。換而言之，該電位根據照射到光電轉換元件1360的光量而不同。另外，電晶體1351及電晶體1353為由氧化物半導體形成通道區域的關態電流極低的電晶體，因此直到後面的選擇工作(讀出工作)為止能夠將電荷存儲部(FD)的 電位保持為恆定。
注意，在將佈線1312的電位(信號1402)設定為“Low”時，有時由於佈線1312與電荷存儲部(FD)之間的寄生電容，電荷存儲部(FD)的電位發生變化。在該電位的變化量較大的情況下，不能準確地取得在積蓄工作中由光電轉換元件1360生成的電荷的量。為了降低該電位的變化量而有效的是降低電晶體1351的閘極電極與源極電極(或閘極電極與汲極電極)之間的電容、增大電晶體1352的閘極電容、在電荷存儲部(FD)中設置儲存電容器等。注意，在本實施方式中，藉由實施上述對策，可以不考慮該電位的變化。
在時刻D，將佈線1313的電位(信號1403)設定為“High”，由此使電晶體1354處於導通狀態而開始選擇工作，佈線1314與佈線1315藉由電晶體1352及電晶體1354導通。於是，佈線1315的電位(信號1405)開始下降。佈線1315的預充電在開始時刻D之前結束即可。在此，佈線1315的電位(信號1405)的下降速度依賴於電晶體1352的源極電極與汲極電極之間的電流。換而言之，佈線1315的電位(信號1405)根據在積蓄工作中照射到光電轉換元件1360的光量而變化。
在時刻E，將佈線1313的電位(信號1403)設定為“Low”，由此使電晶體1354處於關閉狀態而結束選擇工作，佈線1315的電位(信號1405)被固定。此時的電位根據照射到光電轉換元件1360的光量而不同。因 此，藉由取得佈線1315的電位，可以得知在積蓄工作中照射到光電轉換元件1360的光量。
更明確地說，在照射到光電轉換元件1360的光量較大時，電荷存儲部(FD)的電位(亦即電晶體1352的閘極電壓)較低。因此，流過電晶體1352的源極電極與汲極電極之間的電流減少，佈線1315的電位(信號1405)緩慢下降。因此，從佈線1315讀出的電位比較高。
反之，在照射到光電轉換元件1360的光量較小時，電荷存儲部(FD)的電位(亦即電晶體1352的閘極電壓)較高。因此，流過電晶體1352的源極電極與汲極電極之間的電流增加，佈線1315的電位(信號1405)迅速下降。因此，從佈線1315讀出的電位比較低。
本實施方式所示的結構可以與其他實施方式或實施例所示的結構適當地組合而實施。
實施方式9
在本實施方式中，參照圖59A至圖59C說明具有本發明的一個實施方式的半導體裝置的顯示裝置。
〈9.顯示裝置的電路結構〉
圖59A所示的顯示裝置包括：具有顯示元件的像素的區域(以下稱為像素部502)；配置在像素部502外側並具有用來驅動像素的電路的電路部(以下稱為驅動電路部 504)；具有保護元件的功能的電路(以下稱為保護電路506)；以及端子部507。此外，也可以採用不設置保護電路506的結構。
驅動電路部504的一部分或全部較佳為形成在與像素部502同一的基板上。由此，可以減少構件的數量或端子的數量。當驅動電路部504的一部分或全部不形成在與像素部502相同的基板上時，可以藉由COG或TAB(Tape Automated Bonding：捲帶自動接合)安裝驅動電路部504的一部分或全部。
像素部502包括用來驅動配置為X行(X為2以上的自然數)Y列(Y為2以上的自然數)的多個顯示元件的電路(以下稱為像素電路501)，驅動電路部504包括輸出選擇像素的信號(掃描信號)的電路(以下稱為閘極驅動器504a)、用來供應用來驅動像素的顯示元件的信號(資料信號)的電路(以下稱為源極驅動器504b)等的驅動電路。
閘極驅動器504a具有移位暫存器等。閘極驅動器504a藉由端子部507被輸入用來驅動移位暫存器的信號並將該信號輸出。例如，閘極驅動器504a被輸入起動脈衝信號、時脈信號等並輸出脈衝信號。閘極驅動器504a具有控制被供應掃描信號的佈線(以下稱為掃描線GL_1至GL_X。)的電位的功能。另外，也可以設置多個閘極驅動器504a，並藉由多個閘極驅動器504a分別控制掃描線GL_1至GL_X。或者，閘極驅動器504a具有能夠 供應初始化信號的功能。但是，不侷限於此，閘極驅動器504a可以供應其他信號。
源極驅動器504b具有移位暫存器等。除了用來驅動移位暫存器的信號之外，作為資料信號的基礎的信號(影像信號)也藉由端子部507被輸入到源極驅動器504b。源極驅動器504b具有以影像信號為基礎生成寫入到像素電路501的資料信號的功能。另外，源極驅動器504b具有依照輸入起動脈衝信號、時脈信號等而得到的脈衝信號來控制資料信號的輸出的功能。另外，源極驅動器504b具有控制被供應資料信號的佈線(以下稱為資料線DL_1至DL_Y)的電位的功能。或者，源極驅動器504b具有能夠供應初始化信號的功能。但是，不侷限於此，源極驅動器504b也可以供應其他信號。
源極驅動器504b例如使用多個類比開關等來構成。藉由依次使多個類比開關成為導通狀態，源極驅動器504b可以輸出對影像信號進行時間分割而成的信號作為資料信號。此外，也可以使用移位暫存器等構成源極驅動器504b。
多個像素電路501的每一個分別藉由被供應掃描信號的多個掃描線GL之一而被輸入脈衝信號，並藉由被供應資料信號的多個資料線DL之一而被輸入資料信號。另外，多個像素電路501的每一個藉由閘極驅動器504a來控制資料信號的資料的寫入及保持。例如，藉由掃描線GL_m(m是X以下的自然數)從閘極驅動器504a 對第m行第n列的像素電路501輸入脈衝信號，並根據掃描線GL_m的電位而藉由資料線DL_n(n是Y以下的自然數)從源極驅動器504b對第m行第n列的像素電路501輸入資料信號。
圖59A所示的保護電路506例如與作為閘極驅動器504a和像素電路501之間的佈線的掃描線GL連接。或者，保護電路506與作為源極驅動器504b和像素電路501之間的佈線的資料線DL連接。或者，保護電路506可以與閘極驅動器504a和端子部507之間的佈線連接。或者，保護電路506可以與源極驅動器504b和端子部507之間的佈線連接。此外，端子部507是指設置有用來從外部的電路對顯示裝置輸入電源、控制信號及影像信號的端子的部分。
保護電路506是在自身所連接的佈線被供應一定範圍之外的電位時使該佈線和其他佈線導通的電路。
如圖59A所示，藉由對各像素部502和驅動電路部504設置保護電路506，可以提高顯示裝置對因ESD(Electrostatic Discharge：靜電放電)等而產生的過電流的電阻。但是，保護電路506的結構不侷限於此，例如，也可以採用將閘極驅動器504a與保護電路506連接的結構或將源極驅動器504b與保護電路506連接的結構。或者，也可以採用將端子部507與保護電路506連接的結構。
另外，雖然在圖59A中示出由閘極驅動器 504a和源極驅動器504b形成驅動電路部504的例子，但是不侷限於此結構。例如，也可以採用只形成閘極驅動器504a並安裝另外準備的形成有源極驅動電路的基板(例如，使用單晶半導體膜、多晶半導體膜形成的驅動電路基板)的結構。
此外，圖59A所示的多個像素電路501例如可以採用圖59B所示的結構。
圖59B所示的像素電路501包括液晶元件570、電晶體550以及電容器560。作為電晶體550，可以應用上述實施方式所示的電晶體。
根據像素電路501的規格適當地設定液晶元件570的一對電極中的一個的電位。根據被寫入的資料設定液晶元件570的配向狀態。此外，也可以對多個像素電路501的每一個所具有的液晶元件570的一對電極中的一個供應共用電位。此外，也可以對各行的像素電路501的每一個所具有的液晶元件570的一對電極中的一個供應不同電位。
例如，作為具備液晶元件570的顯示裝置的驅動方法也可以使用如下模式：TN模式；STN模式；VA模式；ASM(Axially Symmetric Aligned Micro-cell：軸對稱排列微單元)模式；OCB(Optically Compensated Birefringence：光學補償彎曲)模式；FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式；AFLC(AntiFerroelectric Liquid Crystal：反鐵電液晶)模式；MVA模式；PVA (Patterned Vertical Alignment：垂直配向構型)模式；IPS模式；FFS模式；或TBA(Transverse Bend Alignment：橫向彎曲配向)模式等。另外，作為顯示裝置的驅動方法，除了上述驅動方法之外，還有ECB(Electrically Controlled Birefringence：電控雙折射)模式、PDLC(Polymer Dispersed Liquid Crystal：聚合物分散型液晶)模式、PNLC(Polymer Network Liquid Crystal：聚合物網路型液晶)模式、賓主模式等。但是，不侷限於此，作為液晶元件及其驅動方式可以使用各種液晶元件及驅動方式。
在第m行第n列的像素電路501中，電晶體550的源極電極和汲極電極中的一個與資料線DL_n電連接，源極和汲極中的另一個與液晶元件570的一對電極中的另一個電連接。此外，電晶體550的閘極電極與掃描線GL_m電連接。電晶體550具有對資料信號的資料的寫入進行控制的功能。
電容器560的一對電極中的一個與被供應電位的佈線(以下，稱為電位供應線VL)電連接，另一個與液晶元件570的一對電極中的另一個電連接。此外，根據像素電路501的規格適當地設定電位供應線VL的電位的值。電容器560被用作儲存被寫入的資料的儲存電容器。
例如，在具有圖59B的像素電路501的顯示裝置中，例如，藉由圖59A所示的閘極驅動器504a依次 選擇各行的像素電路501，並使電晶體550成為導通狀態而寫入資料信號的資料。
當電晶體550成為關閉狀態時，被寫入資料的像素電路501成為保持狀態。藉由按行依次進行上述步驟，可以顯示影像。
圖59A所示的多個像素電路501例如可以採用圖59C所示的結構。
另外，圖59C所示的像素電路501包括電晶體552及554、電容器562以及發光元件572。可以將上述實施方式所示的電晶體應用於電晶體552和電晶體554中的一個或兩個。
電晶體552的源極電極和汲極電極中的一個電連接於被供應資料信號的佈線(以下，稱為資料線DL_n)。並且，電晶體552的閘極電極電連接於被供應閘極信號的佈線(以下，稱為掃描線GL_m)。
電晶體552具有對資料信號的寫入進行控制的功能。
電容器562的一對電極中的一個與被供應電位的佈線(以下，稱為電位供應線VL_a)電連接，另一個與電晶體552的源極電極和汲極電極中的另一個電連接。
電容器562被用作儲存被寫入的資料的儲存電容器。
電晶體554的源極電極和汲極電極中的一個 與電位供應線VL_a電連接。並且，電晶體554的閘極電極與電晶體552的源極電極和汲極電極中的另一個電連接。
發光元件572的陽極和陰極中的一個與電位供應線VL_b電連接，另一個與電晶體554的源極電極和汲極電極中的另一個電連接。
作為發光元件572，可以使用例如有機電致發光元件(也稱為有機EL元件)等。注意，發光元件572並不侷限於有機EL元件，也可以為由無機材料構成的無機EL元件。
此外，高電源電位VDD施加到電位供應線VL_a和電位供應線VL_b中的一個，低電源電位VSS施加到另一個。
例如，在具有圖59C的像素電路501的顯示裝置中，例如，藉由圖59A所示的閘極驅動器504a依次選擇各行的像素電路501，並使電晶體552成為導通狀態而寫入資料信號的資料。
當電晶體552成為關閉狀態時，被寫入資料的像素電路501成為保持狀態。並且，流在電晶體554的源極電極與汲極電極之間的電流量根據被寫入的資料信號的電位被控制，發光元件572以對應於流動的電流量的亮度發光。藉由按行依次進行上述步驟，可以顯示影像。
本實施方式所示的結構可以與其他實施方式或實施例所示的結構適當地組合而實施。
實施方式10
在本實施方式中，使用圖60A至圖63B對可適用上面實施方式所說明的電晶體的電路結構的一個例子進行說明。
注意，在本實施方式中，下面將上面實施方式所說明的包括氧化物半導體的電晶體稱為OS電晶體而進行說明。
〈10.反相器的電路結構實例〉
圖60A示出可適用於驅動電路所包括的移位暫存器及緩衝器等的反相器的電路圖。反相器800將供應到輸入端子IN的信號的邏輯反轉而成的信號輸出到輸出端子OUT。反相器800包括多個OS電晶體。信號SBG是能夠切換OS電晶體的電特性的信號。
圖60B是反相器800的一個例子。反相器800包括OS電晶體810及OS電晶體820。藉由只使用n通道型電晶體可以形成反相器800，因此與使用CMOS(Complementary Metal Oxide Semiconductor：互補金屬氧化物半導體)形成反相器(CMOS反相器)的情況相比，可以以更低成本形成反相器。
另外，包括OS電晶體的反相器800也可以配置在包括Si電晶體的CMOS電路上。藉由將反相器800與CMOS電路重疊，可以抑制追加反相器800時被要求的 電路面積的增加。
OS電晶體810、820包括用作前閘極的第一閘極、用作背閘極的第二閘極、用作源極和汲極中的一個的第一端子以及用作源極和汲極中的另一個的第二端子。
OS電晶體810的第一閘極與OS電晶體810的第二端子連接。OS電晶體810的第二閘極與供應信號SBG的佈線連接。OS電晶體810的第一端子與供應電壓VDD的佈線連接。OS電晶體810的第二端子與輸出端子OUT連接。
OS電晶體820的第一閘極與輸入端子IN連接。OS電晶體820的第二閘極與輸入端子IN連接。OS電晶體820的第一端子與輸出端子OUT連接。OS電晶體820的第二端子與供應電壓VSS的佈線連接。
圖60C是用來說明反相器800的工作的時序圖。在圖60C的時序圖中，示出輸入端子IN的信號波形、輸出端子OUT的信號波形、信號SBG的信號波形以及OS電晶體810的臨界電壓的變化。
藉由將信號SBG供應至OS電晶體810的第二閘極，可以控制OS電晶體810的臨界電壓。
信號SBG具有使臨界電壓向負方向漂移的電壓VBG_A以及使臨界電壓向正方向漂移的電壓VBG_B。藉由對第二閘極供應電壓VBG_A，可以使OS電晶體810的臨界電壓向負方向漂移到臨界電壓VTH_A。另外，藉由對第二閘極供應電壓VBG_B，可以使OS電晶體810的臨界 電壓向正方向漂移到臨界電壓VTH_B。
為了使上述說明視覺化，圖61A示出電晶體的電特性之一的Id-Vg曲線。
藉由對第二閘極施加電壓VBG_A那樣大的電壓，可以使上述OS電晶體810的電特性漂移至描畫圖61A中的虛線840所示的曲線。藉由對第二閘極施加電壓VBG_B那樣小的電壓，可以使上述OS電晶體810的電特性漂移至描畫圖61A中的實線841所示的曲線。如圖61A所示，藉由將信號SBG切換為電壓VBG_A或電壓VBG_B，可以使OS電晶體810的臨界電壓向正方向或負方向漂移。
藉由使臨界電壓向正方向漂移到臨界電壓VTH_B，可以使OS電晶體810成為電流不容易流過的狀態。圖61B是使該狀態可見的圖。
如圖61B所示，可以使流過OS電晶體810的電流IB極小。因此，當輸入到輸入端子IN的信號為高位準且OS電晶體820為導通狀態(ON)時，可以使輸出端子OUT的電壓急劇下降。
如圖61B所示，由於可以使OS電晶體810成為電流不容易流過的狀態，因此可以使圖60C所示的時序圖的輸出端子的信號波形831急劇變化。由於可以減少流過供應電壓VDD的佈線與供應電壓VSS的佈線之間的貫通電流，因此可以以低功耗進行工作。
藉由使臨界電壓向負方向漂移到臨界電壓 VTH_A，可以使OS電晶體810成為電流不容易流過的狀態。圖61C是使該狀態可見的圖。如圖61C所示，可以使此時流過的電流IA至少比電流IB大。因此，當輸入到輸入端子IN的信號為低位準且OS電晶體820為關閉狀態(OFF)時，可以使輸出端子OUT的電壓急劇上升。如圖61C所示，由於可以使OS電晶體810成為電流不容易流過的狀態，因此可以使圖60C所示的時序圖的輸出端子的信號波形832急劇變化。
另外，藉由信號SBG對OS電晶體810的臨界電壓進行的控制較佳為在切換OS電晶體820的狀態之前，亦即，時刻T1或T2之前進行。例如，如圖60C所示，較佳為在供應到輸入端子IN的信號切換為高位準的時刻T1之前將OS電晶體810的臨界電壓從臨界電壓VTH_A切換至臨界電壓VTH_B。另外，如圖60C所示，較佳為在供應到輸入端子IN的信號切換為低位準的時刻T2之前，將OS電晶體810的臨界電壓從臨界電壓VTH_B切換至臨界電壓VTH_A。
在圖60C的時序圖中，示出根據供應到輸入端子IN的信號切換信號SBG的結構，但是也可以採用其他結構。例如，可以將用來控制臨界電壓的電壓儲存於浮動狀態的OS電晶體810的第二閘極。圖62A示出可以實現上述結構的電路結構的一個例子。
除了圖60B所示的電路結構以外，圖62A還包括OS電晶體850。OS電晶體850的第一端子與OS電 晶體810的第二閘極連接。另外，OS電晶體850的第二端子與供應電壓VBG_B(或者電壓VBG_A)的佈線連接。OS電晶體850的第一閘極與供應信號SF的佈線連接。OS電晶體850的第二閘極與供應電壓VBG_B(或者電壓VBG_A)的佈線連接。
使用圖62B的時序圖對圖62A所示的電路結構的工作進行說明。
用來控制OS電晶體810的臨界電壓的電壓在供應到輸入端子IN的信號切換為高位準的時刻T3之前被供應到OS電晶體810的第二閘極。使信號SF成為高位準且使OS電晶體850成為導通狀態，來對節點NBG供應用來控制臨界電壓的電壓VBG_B。
在節點NBG成為電壓VBG_B之後，使OS電晶體850成為關閉狀態。OS電晶體850具有極小的關態電流，因此藉由保持為關閉狀態，可以保持暫時保持在節點NBG的電壓VBG_B。由此，對OS電晶體850的第二閘極供應電壓VBG_B的工作次數減少，因此可以減少電壓VBG_B的改寫所需要的功耗。
圖60B及圖62A的電路結構示出藉由外部控制對OS電晶體810的第二閘極供應電壓的結構，但是也可以採用其他結構。例如，用來控制臨界電壓的電壓也可以基於供應到輸入端子IN的信號而生成來供應到OS電晶體810的第二閘極。圖63A示出可以實現上述結構的電路結構的一個例子。
在圖63A中，除了圖60B所示的電路結構以外，還在輸入端子IN與OS電晶體810的第二閘極之間包括CMOS反相器860。CMOS反相器860的輸入端子與輸入端子IN連接。CMOS反相器860的輸出端子與OS電晶體810的第二閘極連接。
使用圖63B的時序圖對圖63A所示的電路結構的工作進行說明。在圖63B的時序圖中，示出輸入端子IN的信號波形、輸出端子OUT的信號波形、CMOS反相器860的輸出波形IN_B以及OS電晶體810的臨界電壓的變化。
使供應到輸入端子IN的信號的邏輯反轉而成的信號的輸出波形IN_B可以被用作控制OS電晶體810的臨界電壓的信號。由此，如圖61A至圖61C所示那樣，可以控制OS電晶體810的臨界電壓。例如，在圖63B所示的時刻T4，供應到輸入端子IN的信號為高位準而使OS電晶體820成為導通狀態。此時，輸出波形IN_B成為低位準。由此，可以使OS電晶體810成為電流不容易流過的狀態，因此可以急劇降低輸出端子OUT的電壓的上升。
另外，在圖63B所示的時刻T5，供應到輸入端子IN的信號為低位準而使OS電晶體820成為關閉狀態。此時，輸出波形IN_B成為高位準。由此，可以使OS電晶體810成為電流容易流過的狀態，因此可以急劇上升輸出端子OUT的電壓。
如上面說明那樣，在本實施方式的結構中，根據輸入端子IN的信號的邏輯，切換包括OS電晶體的反相器的背閘極的電壓。藉由採用上述結構，可以控制OS電晶體的臨界電壓。藉由與供應到輸入端子IN的信號對應地控制OS電晶體的臨界電壓，可以使輸出端子OUT的電壓急劇變化。另外，可以減小供應電源電壓的佈線之間的貫通電流。由此，可以實現低功耗化。
本實施方式所示的結構可以與其他實施方式或實施例所示的結構適當地組合而實施。
實施方式11
在本實施方式中，參照圖64A至圖70B說明將上述實施方式所說明的包括氧化物半導體的電晶體(OS電晶體)用於多個電路的半導體裝置的一個例子。
〈11.半導體裝置的電路結構實例〉
圖64A是半導體裝置900的方塊圖。半導體裝置900包括電源電路901、電路902、電壓產生電路903、電路904、電壓產生電路905及電路906。
電源電路901是生成成為基準的電壓VORG的電路。電壓VORG也可以為多個電壓，而不需要為單一電壓。電壓VORG可以基於從半導體裝置900的外部供應的電壓Vo而產生。半導體裝置900可以基於從外部供應的單一電源電壓而產生電壓VORG。由此，半導體裝置900 可以在從外部沒有供應多個電源電壓的情況下工作。
電路902、電路904及電路906是使用不同的電源電壓工作的電路。例如，電路902的電源電壓是基於電壓VORG及電壓VSS(VORG>VSS)的電壓。另外，例如，電路904的電源電壓是基於電壓VPOG及電壓VSS(VPOG>VORG)的電壓。另外，例如，電路906的電源電壓是基於電壓VORG、電壓VSS及電壓VNEG(VORG>VSS>VNEG)的電壓。此外，當將電壓VSS設定為與接地電位(GND)相等的電位時，可以減少電源電路901所產生的電壓的種類。
電壓產生電路903是產生電壓VPOG的電路。電壓產生電路903可以基於從電源電路901供應的電壓VORG產生電壓VPOG。由此，包括電路904的半導體裝置900可以基於從外部供應的單一電源電壓工作。
電壓產生電路905是產生電壓VNEG的電路。電壓產生電路905可以基於從電源電路901供應的電壓VORG生成電壓VNEG。由此，包括電路906的半導體裝置900可以基於從外部供應的單一電源電壓工作。
圖64B示出以電壓VPOG工作的電路904的一個例子，圖64C示出用來使電路904工作的信號波形的一個例子。
圖64B示出電晶體911。供應到電晶體911的閘極的信號例如基於電壓VPOG及電壓VSS產生。該信號在使電晶體911成為導通狀態時基於電壓VPOG產生， 且在使電晶體911成為非導通狀態時基於電壓VSS產生。如圖64C所示，電壓VPOG比電壓VORG高。由此，電晶體911可以確實地使源極(S)和汲極(D)電連接。其結果是，電路904可以實現錯誤工作的減少。
圖64D示出以電壓VNEG工作的電路906的一個例子，圖64E示出用來使電路906工作的信號波形的一個例子。
圖64D示出包括背閘極的電晶體912。供應到電晶體912的閘極的信號例如基於電壓VORG及電壓VSS產生。該信號在使電晶體912成為導通狀態時基於電壓VORG產生，且在使電晶體912成為非導通狀態時基於電壓VSS產生。另外，供應到電晶體912的背閘極的信號基於電壓VNEG產生。如圖64E所示，電壓VNEG比電壓VSS(GND)低。由此，可以以使電晶體912的臨界電壓向正方向漂移的方式進行控制。由此，可以確實地使電晶體912成為非導通狀態，從而可以使流過源極(S)和汲極(D)之間的電流小。其結果是，電路906可以實現錯誤工作的減少及低功耗化。
另外，既可以將電壓VNEG直接施加到電晶體912的背閘極，又可以基於電壓VORG及電壓VNEG產生供應到電晶體912的閘極的信號並將該信號供應到電晶體912的背閘極。
圖65A和圖65B示出圖64D及圖64E的變形例。
在圖65A所示的電路圖中，示出電壓產生電路905與電路906之間能夠由控制電路921控制其導通狀態的電晶體922。電晶體922為n通道型OS電晶體。控制電路921所輸出的控制信號SBG為控制電晶體922的導通狀態的信號。另外，電路906所包括的電晶體912A、電晶體912B是與電晶體922同樣的OS電晶體。
在圖65B的時序圖中，示出控制信號SBG及節點NBG的電位變化，節點NBG電位表示電晶體912A、電晶體912B的背閘極的電位狀態。當控制信號SBG為高位準時，電晶體922成為導通狀態，並且節點NBG成為電壓VNEG。然後，當控制信號SBG為低位準時，節點NBG成為電浮動狀態。電晶體922為OS電晶體，因此其關態電流小。由此，即使節點NBG成為電浮動狀態，也可以保持供應了的電壓VNEG。
圖66A示出可適用於上述電壓產生電路903的電路結構的一個例子。圖66A所示的電壓產生電路903是五級電荷泵，其中包括二極體D1至二極體D5、電容器C1至電容器C5以及反相器INV。時脈信號CLK直接或者藉由反相器INV被供應到電容器C1至電容器C5。當反相器INV的電源電壓為基於電壓VORG及電壓VSS施加的電壓時，可以得到藉由供應時脈信號CLK升壓到電壓VORG的五倍的正電壓的電壓VPOG。另外，二極體D1至二極體D5的順方向電壓為0V。此外，藉由改變電荷泵的級數，可以獲得所希望的電壓VPOG。
圖66B示出可適用於上述電壓產生電路905的電路結構的一個例子。圖66B所示的電壓產生電路905是四級電荷泵，其中包括二極體D1至二極體D5、電容器C1至電容器C5以及反相器INV。時脈信號CLK直接或者藉由反相器INV被供應到電容器C1至電容器C5。當反相器INV的電源電壓為基於電壓VORG及電壓VSS施加的電壓時，可以得到藉由供應時脈信號CLK從接地電位(亦即，電壓VSS)降壓到電壓VORG的四倍的負電壓的電壓VNEG。另外，二極體D1至二極體D5的順方向電壓為0V。此外，藉由改變電荷泵的級數，可以獲得所希望的電壓VNEG。
另外，上述電壓產生電路903的電路結構不侷限於圖66A所示的電路圖的結構。圖67A至圖67C及圖68A和圖68B示出電壓產生電路903的變形例。
圖67A所示的電壓產生電路903A包括電晶體M1至電晶體M10、電容器C11至電容器C14以及反相器INV1。時脈信號CLK直接或者藉由反相器INV1被供應到電晶體M1至電晶體M10的閘極。藉由供應時脈信號CLK，可以獲得升壓到電壓VORG的四倍的正電壓的電壓VPOG。此外，藉由改變電荷泵的級數，可以獲得所希望的電壓VPOG。在圖67A所示的電壓產生電路903A中，藉由使用OS電晶體作為電晶體M1至電晶體M10，可以使關態電流小，並可以抑制在電容器C11至電容器C14中保持的電荷的洩漏。由此，可以高效地從電壓VORG升壓到 電壓VPOG。
圖67B所示的電壓產生電路903B包括電晶體M11至電晶體M14、電容器C15及電容器C16以及反相器INV2。時脈信號CLK直接或者藉由反相器INV2被供應到電晶體M11至電晶體M14的閘極。藉由供應時脈信號CLK，可以獲得升壓到電壓VORG的兩倍的正電壓的電壓VPOG。在圖67B所示的電壓產生電路903B中，藉由使用OS電晶體作為電晶體M11至電晶體M14，可以使關態電流小，並可以抑制在電容器C15及電容器C16中保持的電荷的洩漏。由此，可以高效地從電壓VORG升壓到電壓VPOG。
圖67C所示的電壓產生電路903C包括電感器I1、電晶體M15、二極體D6以及電容器C17。由控制信號EN控制電晶體M15的導通狀態。藉由使用控制信號EN，可以獲得從電壓VORG升壓的電壓VPOG。在圖67C所示的電壓產生電路903C中，藉由使用電感器I1進行升壓，可以高效地進行升壓。
圖68A所示的電壓產生電路903D相當於使用二極體連接的電晶體M16至電晶體M20代替圖66A所示的電壓產生電路903的二極體D1至二極體D5的結構。在圖68A所示的電壓產生電路903D中，當作為電晶體M16至電晶體M20使用OS電晶體時，可以使關態電流小，並可以抑制在電容器C1至電容器C5中保持的電荷的洩漏。由此，可以實現高效地從電壓VORG升壓到電壓 VPOG。
圖68B所示的電壓產生電路903E相當於使用包括背閘極的電晶體M21至電晶體M25代替圖68A所示的電壓產生電路903D的電晶體M16至電晶體M20的結構。在圖68B所示的電壓產生電路903E中可以對背閘極施加與閘極相同的電壓，因此可以增加流過電晶體的電流量。由此，可以實現高效地從電壓VORG升壓到電壓VPOG。
另外，電壓產生電路903的變形例也可以適用於圖66B所示的電壓產生電路905。圖69A至圖69C以及圖70A和圖70B示出上述情況下的電路圖的結構。在圖69A所示的電壓產生電路905A中，藉由供應時脈信號CLK，可以獲得從電壓VSS降壓到電壓VORG的三倍的負電壓的電壓VNEG。另外，在圖69B所示的電壓產生電路905B中，藉由供應時脈信號CLK，可以獲得從電壓VSS降壓到電壓VORG的兩倍的負電壓的電壓VNEG。
除了施加到各佈線的電壓及元件的佈置的結構以外，圖69A至圖69C以及圖70A和圖70B所示的電壓產生電路905A至電壓產生電路905E與在圖67A至圖67C以及圖68A和圖68B所示的電壓產生電路903A至電壓產生電路903E相同。圖69A至圖69C以及圖70A和圖70B所示的電壓產生電路905A至電壓產生電路905E可以與電壓產生電路903A至電壓產生電路903E同樣地高效地從電壓VSS降壓到電壓VNEG。
如上所述，在本實施方式的結構中，可以在其內部產生半導體裝置中包括的電路所需要的電壓。由此，在半導體裝置中，可以減少從外部施加的電源電壓的種類。
本實施方式所示的結構等可以與其他實施方式或實施例所示的結構適當地組合而實施。
實施方式12
在本實施方式中，參照圖71A和圖71B對本發明的一個實施方式的輸入輸出裝置進行說明。
〈12.輸入輸出裝置的結構實例〉
本發明的一個實施方式的輸入輸出裝置是一種In-Cell型觸控面板，該In-Cell型觸控面板具有顯示影像的功能和觸控感測器的功能。
對本發明的一個實施方式的輸入輸出裝置所包括的顯示元件沒有特別的限制。另外，也可以將各種元件諸如液晶元件、利用MEMS(Micro Electro Mechanical System：微機電系統)的光學元件、有機EL(Electro Luminescence：電致發光)元件、發光二極體(LED：Light Emitting Diode)等發光元件、電泳元件等用作顯示元件。
在本實施方式中，以使用橫向電場方式的液晶元件的透過式液晶顯示裝置為例進行說明。
對本發明的一個實施方式的輸入輸出裝置所包括的感測元件(也稱為感測器元件)沒有特別的限制。還可以將能夠感測出手指、觸控筆等感測目標的接近或接觸的各種感測器用作感測元件。
例如，作為感測器的方式，可以利用靜電電容式、電阻膜式、表面聲波式、紅外線式、光學式、壓敏式等各種方式。
在本實施方式中，以包括靜電電容式的感測元件的輸入輸出裝置為例進行說明。
作為靜電電容式，有表面型靜電電容式、投影型靜電電容式等。另外，作為投影型靜電電容式，有自電容式、互電容式等。當使用互電容式時，可以同時進行多點感測，所以是較佳的。
作為In-Cell型觸控面板，典型地有Hybrid-In-Cell型和Full-In-Cell型。Hybrid-In-Cell型是指對支撐顯示元件的基板及相對基板或者只對相對基板設置有構成感測元件的電極等的結構。另一方面，Full-In-Cell型是指只對支撐顯示元件的基板設置有構成感測元件的電極等的結構。本發明的一個實施方式的輸入輸出裝置是Full-In-Cell型觸控面板。藉由採用Full-In-Cell型觸控面板，可以簡化相對基板的結構，所以是較佳的。
在本發明的一個實施方式的輸入輸出裝置中，構成顯示元件的電極兼用作構成感測元件的電極，因此可以簡化製程，並且可以降低製造成本，所以是較佳 的。
藉由採用本發明的一個實施方式，與貼合分別製造的顯示面板與感測元件的結構、在相對基板一側製造感測元件的結構相比，可以實現輸入輸出裝置的薄型化或輕量化，或者可以減少輸入輸出裝置的構件數。
在本發明的一個實施方式的輸入輸出裝置中，將供應驅動像素的信號的FPC以及供應驅動感測元件的信號的FPC都設置在一個基板一側。由此，可以將其容易安裝於電子裝置，並且可以減少構件數。注意，一個FPC也可以供應驅動像素的信號和驅動感測元件的信號。
以下，對本發明的一個實施方式的輸入輸出裝置的結構進行說明。
[輸入輸出裝置的剖面結構實例1]
圖71A示出輸入輸出裝置中相鄰的兩個子像素的剖面圖。圖71A所示的兩個子像素包括在不同像素中。
如圖71A所示，輸入輸出裝置在基板211上包括電晶體201、電晶體203及液晶元件207a等。另外，在基板211上設置有絕緣體212、絕緣體213、絕緣體215、絕緣體217及絕緣體219等絕緣體。
例如，藉由使用呈現紅色的子像素、呈現綠色的子像素及呈現藍色的子像素構成一個像素，顯示部可以進行全彩色顯示。注意，子像素呈現的顏色不侷限於紅 色、綠色及藍色。在像素中，例如也可以使用呈現白色、黃色(yellow)、洋紅色(magenta)、青色(cyan)等顏色的子像素。
可以對子像素所具有的電晶體201、電晶體203適用上述實施方式所例示出的電晶體。
液晶元件207a是應用FFS(Fringe Field Switching：邊緣場切換)模式的液晶元件。液晶元件207a包括導電體251、導電體252及液晶249。藉由產生在導電體251與導電體252之間的電場，可以控制液晶249的配向。導電體251可以被用作像素電極。導電體252可以被用作共用電極。
藉由將使可見光透過的導電材料用於導電體251及導電體252，可以使輸入輸出裝置具有透過式液晶顯示裝置的功能。另外，藉由將反射可見光的導電材料用於導電體251，並且將使可見光透過的導電材料用於導電體252，可以使輸入輸出裝置具有反射式液晶顯示裝置的功能。
作為使可見光透過的導電材料，例如較佳為使用包含選自銦(In)、鋅(Zn)、錫(Sn)中的一種的材料。明確而言，可以舉出氧化銦、銦錫氧化物(ITO：Indium Tin Oxide)、銦鋅氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、添加有氧化矽的銦錫氧化物、氧化鋅、添加有鎵的氧化鋅等。另外，也可以使用包含石 墨烯的膜。包含石墨烯的膜例如可以使形成為膜狀的包含氧化石墨烯的膜還原而形成。
作為導電體251較佳為使用氧化物導電體。另外，作為導電體252較佳為使用氧化物導電體。氧化物導電體較佳為包含氧化物半導體膜223所包含的金屬元素中的一種以上。例如，導電體251較佳為包含銦，更佳的是In-M-Zn氧化物(M為Al、Ga、Y或Sn)膜。同樣地，導電體252較佳為包含銦，更佳的是In-M-Zn氧化物。
另外，也可以使用氧化物半導體形成導電體251和導電體252中的至少一個。如上所述，藉由將具有相同的金屬元素的氧化物半導體用於構成輸入輸出裝置的層中的兩層以上，可以在兩個以上的製程中共同使用製造裝置(例如，成膜裝置、加工裝置等)，所以可以抑制製造成本。
例如，藉由將包含氫的氮化矽膜用於絕緣體253，並且將氧化物半導體用於導電體251，由於從絕緣體253被供應的氫，而可以提高氧化物半導體的導電率。
作為使可見光反射的導電材料，例如可以舉出包含鋁、銀或包含上述金屬材料的合金等。
用作像素電極的導電體251與電晶體203的源極或汲極電連接。
導電體252具有梳齒狀的頂面形狀(也稱為平面形狀)或形成有狹縫的頂面形狀。在導電體251與導 電體252之間設置有絕緣體253。導電體251與導電體252隔著絕緣體253部分地重疊。另外，在導電體251與彩色膜241重疊的區域中，有導電體252沒有設置在導電體251上的部分。
在絕緣體253上設置有導電體255。導電體255與導電體252電連接，並可以被用作導電體252的輔助佈線。藉由設置與共用電極電連接的輔助佈線，可以抑制起因於共用電極的電阻的電壓下降。另外，此時，在採用包含金屬氧化物的導電膜和包含金屬的導電膜的疊層結構的情況下，藉由利用使用半色調遮罩的圖案化技術，可以簡化製程，所以是較佳的。
導電體255的電阻值比導電體252低，即可。導電體255例如可以藉由使用鉬、鈦、鉻、鉭、鎢、鋁、銅、銀、釹、鈧等金屬材料或含有上述元素的合金材料，以單層或疊層形成。
為了防止使輸入輸出裝置的使用者看到導電體255，導電體255較佳為設置在與遮光膜243等重疊的位置。
彩色膜241與液晶元件207a部分地重疊。遮光膜243與電晶體201和203中的至少一個部分地重疊。
絕緣膜245較佳為被用作防止彩色膜241及遮光膜243等所包含的雜質擴散到液晶249中的保護層。如果不需要，則可以不設置絕緣膜245。
另外，也可以在形成於基板211上的結構物 及形成於基板261上的結構物的接觸於液晶249的表面上設置有配向膜。配向膜可以控制液晶249的配向。例如，在圖71A中，也可以形成覆蓋導電體252的配向膜。另外，在圖71A中，在絕緣膜245與液晶249之間也可以包括配向膜。此外，絕緣膜245也可以具有配向膜的功能和保護層的功能。
另外，輸入輸出裝置包括間隔物247。間隔物247具有防止基板211與基板261之間的距離短於一定距離的功能。
雖然圖71A示出間隔物247設置在絕緣體253及導電體252上的例子，但是本發明的一個實施方式不侷限於此。間隔物247既可以設置在基板211一側，又可以設置在基板261一側。例如，也可以在絕緣膜245上形成間隔物247。另外，雖然圖71A示出間隔物247與絕緣體253及絕緣膜245接觸的例子，但是間隔物247也可以不與設置在基板211一側和基板261一側中的任何一側的結構物接觸。
作為間隔物247也可以使用粒狀的間隔物。雖然作為粒狀的間隔物可以使用二氧化矽等的材料，但是較佳為使用樹脂或橡膠等具有彈性的材料。此時，粒狀的間隔物有時成為在垂直方向上成為壓扁的形狀。
使用未圖示的黏合層將基板211與基板261貼合。在由基板211、基板261及黏合層圍繞的區域中密封有液晶249。
另外，在將輸入輸出裝置用作透過式液晶裝置的情況下，以夾有顯示部的方式配置兩個偏光板。來自位於偏光板的外側的背光的光經過偏光板進入。此時，可以由施加到導電體251和導電體252之間的電壓控制液晶249的配向，來控制光的光學調變。就是說，可以控制經過偏光板射出的光的強度。另外，因為入射光的指定波長範圍以外的光被彩色膜241吸收，所以所射出的光成為例如呈現紅色、藍色或綠色的光。
另外，除了偏光板之外，例如還可以利用圓偏光板。作為圓偏光板，例如可以使用將直線偏光板和四分之一波相位差板層疊而成的偏光板。藉由圓偏光板可以減小輸入輸出裝置的顯示的視角依賴性。
另外，在此作為液晶元件207a使用應用FFS模式的元件，但是不侷限於此，可使用採用各種模式的液晶元件。例如，可以採用VA(Vertical Alignment：垂直配向)模式、TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面切換)模式、ASM(Axially Symmetric Aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optically Compensated Birefringence：光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式、AFLC(AntiFerroelectric Liquid Crystal：反鐵電液晶)模式等的液晶元件。
另外，也可以對輸入輸出裝置使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過式液 晶顯示裝置。作為垂直配向模式，可以採用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向構型)模式、ASV模式等。
另外，液晶元件是利用液晶的光學調變作用來控制光的透過或非透過的元件。液晶的光學調變作用由施加到液晶的電場(包括橫向電場、縱向電場或傾斜方向電場)控制。作為用於液晶元件的液晶可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC：Polymer Dispersed Liquid Crystal：聚合物分散液晶)、鐵電液晶、反鐵電液晶等。這些液晶材料根據條件呈現出膽固醇相、層列相、立方相、手向列相、各向同性相等。
另外，作為液晶材料，可以使用正型液晶和負型液晶中的任一種，根據所適用的模式及設計可以採用適當的液晶材料。
此外，在採用橫向電場方式的情況下，也可以使用不使用配向膜的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽固醇液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。因為藍相只在窄的溫度範圍內出現，所以將其中混合了5wt%以上的手性試劑的液晶組成物用於液晶249，以擴大溫度範圍。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度快，並且其具有光學各向同性。此外，包含呈現藍相的液晶和手性試 劑的液晶組成物不需要配向處理，並且視角依賴性小。另外，由於不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，並可以降低製程中的液晶顯示裝置的不良、破損。
在此，也可以在基板261上方設置手指或觸控筆等感測目標直接接觸的基板。此時較佳為在基板261和該基板之間設置偏光板或圓偏光板。在此情況下，較佳為在該基板上設置保護層(陶瓷塗層等)。作為保護層，例如可以使用氧化矽、氧化鋁、氧化釔、釔安定氧化鋯(YSZ)等無機絕緣材料。此外，該基板也可以使用強化玻璃。較佳為使用藉由離子交換法或風冷強化法等被施加物理或化學處理，並且其表面被施加壓應力的強化玻璃。
在圖71A中，藉由利用在左邊的子像素所包括的導電體252與右邊的子像素所包括的導電體252之間形成的容量，可以感測出感測目標的接近或接觸等。換言之，在本發明的一個實施方式的輸入輸出裝置中，導電體252兼用作液晶元件的共用電極和感測元件的電極。
如此，在本發明的一個實施方式的輸入輸出裝置中，構成液晶元件的電極兼用作構成感測元件的電極，所以可以簡化製程，並且可以降低製造成本。另外，可以實現輸入輸出裝置的薄型化及輕量化。
導電體252與用作輔助佈線的導電體255電連接。藉由設置導電體255，可以降低感測元件的電極的電阻。藉由降低感測元件的電極的電阻，可以減少感測元 件的電極的時間常數。感測元件的電極的時間常數越小，可以越提高檢測靈敏度，並且可以越提高檢測準確度。
另外，當感測元件的電極與信號線之間的容量過大時，感測元件的電極的時間常數有時變大。因此，較佳的是，在電晶體與感測元件的電極之間設置具有平坦化功能的絕緣體，減少感測元件的電極與信號線之間的容量。例如，在圖71A中，作為具有平坦化功能的絕緣體包括絕緣體219。藉由設置絕緣體219，可以減少導電體252與信號線之間的容量。由此，可以減少感測元件的電極的時間常數。如上所述，感測元件的電極的時間常數越小，可以越提高檢測靈敏度，並且可以越提高檢測準確度。
例如，感測元件的電極的時間常數大於0秒且1×10-4秒以下，較佳為大於0秒且5×10-5秒以下，更佳為大於0秒且5×10-6秒以下，進一步較佳為大於0秒且5×10-7秒以下，更進一步較佳為大於0秒且2×10-7秒以下。尤其是，藉由將時間常數設定為1×10-6秒以下，可以在抑制雜訊的影響的同時實現高檢測靈敏度。
[輸入輸出裝置的剖面結構實例2]
圖71B示出與圖71A不同的相鄰的兩個像素的剖面圖。圖71B所示的兩個子像素分別包括在不同的像素中。
圖71B所示的結構實例2與圖71A所示的結構實例1之間的不同之處在於導電體251、導電體252、 絕緣體253及導電體255的疊層順序。注意，在結構實例2中，關於與結構實例1同樣的部分，可以參照上述說明。
明確而言，在結構實例2中，在絕緣體219上包括導電體255，在導電體255上包括導電體252，在導電體252上包括絕緣體253，在絕緣體253上包括導電體251。
如圖71B所示的液晶元件207b，也可以將設置在上方且具有梳齒狀或狹縫狀的頂面形狀的導電體251用作像素電極，將設置在下方的導電體252用作共用電極。此時，導電體251與電晶體203的源極或汲極電連接，即可。
在圖71B中，藉由利用在左邊的子像素所包括的導電體252與右邊的子像素所包括的導電體252之間形成的容量，可以感測出感測目標的接近或接觸等。換言之，在本發明的一個實施方式的輸入輸出裝置中，導電體252兼用作液晶元件的共用電極和感測元件的電極。
注意，在結構實例1(圖71A)中，兼用作感測元件的電極和共用電極的導電體252位於比用作像素電極的導電體251更靠近顯示面一側(近於感測目標的一側)。由此，與導電體251位於比導電體252更靠近顯示面一側的結構實例2相比，在結構實例1中有時檢測靈敏度得到提高。
本實施方式所示的結構可以與其他實施方式 或實施例所示的結構適當地組合而實施。
實施方式13
在本實施方式中，參照圖72至圖74B說明具有本發明的一個實施方式的半導體裝置的顯示模組及電子裝置。
〈13-1.顯示模組〉
圖72所示的顯示模組8000在上蓋8001與下蓋8002之間包括連接於FPC8003的觸控面板8004、連接於FPC8005的顯示面板8006、背光8007、框架8009、印刷電路板8010、電池8011。
可以將本發明的一個實施方式的半導體裝置例如用於顯示面板8006。
上蓋8001及下蓋8002可以根據觸控面板8004及顯示面板8006的尺寸適當地改變其形狀或尺寸。
觸控面板8004可以是電阻膜式觸控面板或靜電容量式觸控面板，並且能夠以與顯示面板8006重疊的方式被形成。此外，也可以使顯示面板8006的相對基板(密封基板)具有觸控面板的功能。另外，也可以在顯示面板8006的各像素內設置光感測器，以製成光學觸控面板。
背光8007包括光源8008。注意，雖然在圖72中例示出在背光8007上配置光源8008的結構，但是不侷限於此。例如，可以在背光8007的端部設置光源 8008，並使用光擴散板。當使用有機EL元件等自發光型發光元件時，或者當使用反射式面板時，可以採用不設置背光8007的結構。
框架8009除了具有保護顯示面板8006的功能以外還具有用來遮斷因印刷電路板8010的工作而產生的電磁波的電磁屏蔽的功能。此外，框架8009也可以具有散熱板的功能。
印刷電路板8010包括電源電路以及用來輸出視訊信號及時脈信號的信號處理電路。作為對電源電路供應電力的電源，既可以使用外部的商業電源，又可以使用另行設置的電池8011的電源。當使用商業電源時，可以省略電池8011。
此外，在顯示模組8000中還可以設置偏光板、相位差板、稜鏡片等構件。
〈13-2.電子裝置〉
圖73A至圖73G是示出電子裝置的圖。這些電子裝置可以包括外殼9000、顯示部9001、揚聲器9003、操作鍵9005(包括電源開關或操作開關)、連接端子9006、感測器9007(它具有測量如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風9008等。
圖73A至圖73G所示的電子裝置可以具有各種功能。例如，可以具有如下功能：將各種資訊(靜態影像、動態影像、文字影像等)顯示在顯示部上；觸控面板；顯示日曆、日期或時刻等；藉由利用各種軟體(程式)控制處理；進行無線通訊；藉由利用無線通訊功能來連接到各種電腦網路；藉由利用無線通訊功能，進行各種資料的發送或接收；讀出儲存在儲存媒體中的程式或資料來將其顯示在顯示部上等。注意，圖73A至圖73G所示的電子裝置可具有的功能不侷限於上述功能，而可以具有各種各樣的功能。另外，雖然在圖73A至圖73G中未圖示，但是電子裝置也可以包括多個顯示部。再者，在具有相機等的電子裝置中，可以具有如下功能：拍攝靜態影像；拍攝動態影像；將所拍攝的影像儲存在儲存媒體(外部或內置於相機)中；將所拍攝的影像顯示在顯示部上等。
下面，對圖73A至圖73G所示的電子裝置進行詳細的說明。
圖73A是示出電視機9100的透視圖。電視機9100例如能夠組裝50英寸以上或100英寸以上的大螢幕的顯示部9001。
圖73B是示出可攜式資訊終端9101的透視圖。可攜式資訊終端9101例如具有選自電話機、電子筆記本和資訊閱讀裝置等中的一種或多種的功能。明確而言，可以將該可攜式資訊終端9101用作智慧手機。注 意，在可攜式資訊終端9101中，也可以設置揚聲器9003、連接端子9006、感測器9007等。另外，作為可攜式資訊終端9101，可以將文字或影像資訊顯示在其多個面上。例如，可以將三個操作按鈕9050(也稱為操作圖示或圖示)顯示在顯示部9001的一個面上。另外，可以將以虛線的矩形示出的資訊9051顯示在顯示部9001的其他面上。此外，作為資訊9051的一個例子，有提醒收到電子郵件、SNS(Social Networking Services：社交網路服務)、電話等的顯示；電子郵件或SNS等的標題；電子郵件或SNS等的發送者名字；日期；時間；電池電量；天線接收強度等。或者，也可以在顯示資訊9051的位置顯示操作按鈕9050等來代替資訊9051。
圖73C是示出可攜式資訊終端9102的透視圖。可攜式資訊終端9102具有在顯示部9001的三個以上的面顯示資訊的功能。在此，示出將資訊9052、資訊9053、資訊9054分別顯示在不同的面上的例子。例如，可攜式資訊終端9102的使用者能夠在將可攜式資訊終端9102放在上衣口袋裡的狀態下確認其顯示(這裡是資訊9053)。明確而言，將打來電話的人的電話號碼或姓名等顯示在能夠從可攜式資訊終端9102的上方觀看到這些資訊的位置。使用者可以確認到該顯示，由此判斷是否接電話，而無需從口袋裡拿出可攜式資訊終端9102。
圖73D是示出手錶型的可攜式資訊終端9200的透視圖。可攜式資訊終端9200可以執行行動電話、電 子郵件、文章的閱讀及編輯、音樂播放、網路通訊、電腦遊戲等各種應用程式。另外，顯示部9001的顯示面彎曲，可沿著其彎曲的顯示面進行顯示。另外，可攜式資訊終端9200可以進行基於通訊標準的近距離無線通訊。例如，藉由與可進行無線通訊的耳麥相互通訊，可以進行免提通話。另外，可攜式資訊終端9200包括連接端子9006，可以藉由連接器直接與其他資訊終端進行資料的交換。另外，也可以藉由連接端子9006進行充電。另外，充電動作也可以利用無線供電進行，而不藉由連接端子9006。
圖73E、圖73F、圖73G是示出能夠折疊的可攜式資訊終端9201的透視圖。另外，圖73E是將可攜式資訊終端9201展開的狀態的透視圖，圖73F是將可攜式資訊終端9201從展開的狀態和折疊的狀態中的一個轉換成另一個時的中途的狀態的透視圖，圖73G是將可攜式資訊終端9201折疊的狀態的透視圖。可攜式資訊終端9201在折疊狀態下可攜性好，而在展開狀態下因為具有無縫拼接較大的顯示區域所以顯示的一覽性強。可攜式資訊終端9201所包括的顯示部9001被由鉸鏈9055連結的三個外殼9000支撐。藉由鉸鏈9055使兩個外殼9000之間彎曲，可以使可攜式資訊終端9201從展開的狀態可逆性地變為折疊的狀態。例如，能夠使可攜式資訊終端9201以1mm以上且150mm以下的曲率半徑彎曲。
圖74A和圖74B是包括多個顯示面板的顯示 裝置的透視圖。圖74A是多個顯示面板被捲繞時的透視圖，圖74B是展開多個顯示面板時的透視圖。
圖74A和圖74B所示的顯示裝置9500包括多個顯示面板9501、軸部9511、軸承部9512。多個顯示面板9501都包括顯示區域9502、具有透光性的區域9503。
多個顯示面板9501具有撓性。以其一部分互相重疊的方式設置相鄰的兩個顯示面板9501。例如，可以重疊相鄰的兩個顯示面板9501的各具有透光性的區域9503。藉由使用多個顯示面板9501，可以實現螢幕大的顯示裝置。另外，根據使用情況可以捲繞顯示面板9501，所以可以實現通用性高的顯示裝置。
圖74A和圖74B示出相鄰的顯示面板9501的顯示區域9502彼此分開的情況，但是不侷限於此，例如，也可以藉由沒有間隙地重疊相鄰的顯示面板9501的顯示區域9502，實現連續的顯示區域9502。
本實施方式所述的電子裝置的特徵在於具有用來顯示某些資訊的顯示部。注意，本發明的一個實施方式的半導體裝置也能夠應用於不包括顯示部的電子裝置。
本實施方式所示的結構可以與其他實施方式或實施例所示的結構適當地組合而實施。
實施方式14
在本實施方式中，參照圖75A和圖75B說明具有本發明的一個實施方式的半導體裝置的資料處理裝置的結 構。
圖75A是說明具有本發明的一個實施方式的半導體裝置的資料處理裝置600的結構的方塊圖，圖75B是說明資料處理裝置600在被操作的狀態的示意圖。
下面，說明資料處理裝置600的各組件。注意，這些組件不能明確地分開，有時一個組件兼作其他組件，有時一個組件包括其他組件的一部分。
〈14.資料處理裝置的結構實例〉
資料處理裝置600包括算術裝置610及輸入輸出裝置620。
[算術裝置]
算術裝置610包括算術部611、記憶部612、傳輸路徑614及輸入輸出介面615。
[算術部]
算術部611具有執行程式的功能。
[記憶部]
記憶部612具有儲存算術部611所執行的程式、初期資訊、設定資訊或影像等的功能。明確而言，記憶部612可以使用硬碟、快閃記憶體或使用包括氧化物半導體的電晶體的記憶體等。
[程式]
算術部611所執行的程式例如包括如下三個步驟。參照圖75B說明三個步驟。
在第一步驟中，取得位置資訊P1。
在第二步驟中，根據位置資訊P1決定第一區域681。
在第三步驟中，作為顯示在第一區域681上的影像，生成其亮度比顯示在其他區域上的影像高的影像(影像資料V1)。
例如，算術裝置610基於位置資訊P1決定第一區域681。明確而言，第一區域681的形狀可以為橢圓形、圓形、多角形以及矩形等。例如，將包含位置資訊P1的半徑60cm以下，較佳為5cm以上且30cm以下的範圍決定為第一區域681。
另外，作為顯示在第一區域681上的影像，生成其亮度比顯示在其他區域上的影像高的影像的方法為如下：將顯示在第一區域681上的影像的亮度提高到顯示在其他區域上的影像的亮度的110%以上，較佳為120%以上且200%以下：或者，將顯示在第一區域上的影像的平均亮度提高到顯示在其他區域上的影像的平均亮度的110%以上，較佳為120%以上且200%以下。
藉由執行上述程式，在資料處理裝置600中，作為基於位置資訊P1顯示在第一區域681上的影 像，可以生成其亮度比顯示在其他區域上的影像高的影像資料V1。其結果，使用者可以舒適地進行操作，因此可以提供方便性優異的資料處理裝置600。
[輸入輸出介面]
輸入輸出介面615包括端子或佈線。另外，輸入輸出介面615具有供應資訊的功能及被供應資訊的功能。例如，輸入輸出介面615可以與傳輸路徑614和輸入輸出裝置620中的任何一個或兩個電連接。
[傳輸路徑]
傳輸路徑614包括佈線。另外，傳輸路徑614具有供應資訊的功能及被供應資訊的功能。例如，傳輸路徑614可以與算術部611、記憶部612或輸入輸出介面615電連接。
[輸入輸出裝置]
輸入輸出裝置620包括顯示部630、輸入部640、檢測部650以及通訊部690。
[顯示部]
顯示部630包括顯示面板。該顯示面板包括像素，像素可以包括反射式顯示元件及透過式發光元件。另外，可以藉由使用影像資料提高反射式顯示元件的反射率，提高 顯示的影像的亮度。此外，可以藉由使用影像資料提高發光元件的亮度，提高顯示的影像的亮度。
[輸入部]
輸入部640包括輸入面板。例如，輸入面板具有接近感測器。該接近感測器具有檢測指示器682的功能。另外，作為指示器682，可以使用手指或觸控筆等。另外，作為該觸控筆，可以使用發光二極體等的發光元件、金屬片或線圈等。
另外，作為接近感測器，可以使用電容型接近感測器、電磁感應型接近感測器、紅外線感測型接近感測器以及使用光電轉換元件的接近感測器等。
電容型接近感測器包括導電體，具有檢測接近於該導電體的物件的功能。例如，可以對輸入面板的互不相同的區域設置多個導電體，根據導電體的寄生電容的變化特定出用作指示器682的手指等接近的區域，而決定位置資訊。
電磁感應型接近感測器具有檢測接近於檢測電路的金屬片或線圈等的功能。例如，可以對輸入面板的互不相同的區域設置多個振盪電路，根據振盪電路的電路常數的變化特定出對用作指示器682的觸控筆等設置有的金屬片或線圈等接近的區域，而決定位置資訊。
使用光電轉換元件的接近感測器具有檢測發光元件的接近的功能。例如，可以對輸入面板的互不相同 的區域設置多個光電轉換元件，根據光電轉換元件的電動勢的變化特定出對用作指示器682的觸控筆等設置有的發光元件接近的區域，而決定位置資訊。
[檢測部]
作為檢測部650，可以使用檢測環境的亮度的照度感測器及人體感應感測器等。
[通訊部]
通訊部690具有對網路供應資料且從網路獲得資料的功能。
例如，可以將上述的資料處理裝置600用於教育、數位看板或智慧電視系統等。
本實施方式可以與本說明書所示的其他實施方式或實施例適當地組合。
實施方式15
在本實施方式中，參照圖96及圖97說明具有本發明的一個實施方式的半導體裝置的顯示裝置。
〈15-1.顯示裝置的透視示意圖〉
參照圖96說明本實施方式的顯示裝置。圖96是顯示裝置510的透視示意圖。
顯示裝置510具有基板511與基板512貼合 在一起的結構。在圖96中，以虛線表示基板512。
顯示裝置510包括顯示部514、電路516、佈線518等。圖96示出在顯示裝置510中安裝有IC520及FPC522的例子。因此，也可以將圖96所示的結構稱為包括顯示裝置510、IC520及FPC522的顯示模組。
作為電路516，例如可以使用掃描線驅動電路。
佈線518具有對顯示部514及電路516供應信號及電力的功能。該信號及電力從外部經由FPC522或者從IC520輸入到佈線518。
圖96示出藉由COG(Chip On Glass：晶粒玻璃接合)方式或COF(Chip on Film：薄膜覆晶封裝)方式等在基板511上設置有IC520的例子。作為IC520，例如可以使用包括掃描線驅動電路或信號線驅動電路等的IC。注意，顯示裝置510不一定需要設置有IC520。此外，也可以藉由COF方式等在FPC上安裝有IC520。
圖96示出顯示部514的一部分的放大圖。在顯示部514中，多個顯示元件所包括的電極524配置為矩陣狀。電極524具有使可見光反射的功能，並被用作液晶元件574(後面說明)的反射電極。
此外，如圖96所示，電極524具有開口部526。再者，顯示部514在比電極524更靠近基板511一側包括發光元件588。來自發光元件588的光經過電極524的開口部526射出到基板512一側。發光元件588的 發光區域的面積與開口部526的面積也可以相同。發光元件588的發光區域的面積和開口部526的面積中的一個較佳為比另一個大，這是因為可以增大錯位的餘地的緣故。
〈15-2.顯示裝置的剖面圖〉
圖97示出圖96所示的顯示裝置510的包括FPC522的區域的一部分、包括電路516的區域的一部分及包括顯示部514的區域的一部分的剖面圖的一個例子。
圖97所示的顯示裝置510在基板511與基板512之間包括電晶體501t、電晶體505t、電晶體506t、液晶元件574、發光元件588、絕緣層530、絕緣層531、彩色層532等。基板512與絕緣層530藉由黏合層534黏合。基板511與絕緣層531藉由黏合層535黏合。
圖97所示的顯示裝置510是混合型顯示器的一個例子。此外，顯示裝置510可以進行混合型顯示。
混合型顯示是指：在一個面板中，同時使用反射光和自發光，彼此補充色調或光強度，來顯示文字和/或影像的方法。此外，混合型顯示是指：在一個像素或一個子像素中，使用來自多個顯示元件的光，來顯示文字和/或影像的方法。但是，當局部性地觀察進行混合型顯示的混合型顯示器時，有時包括：使用多個顯示元件中的任一個進行顯示的像素或子像素；以及使用多個顯示元件中的兩個以上進行顯示的像素或子像素。
注意，在本說明書等中，混合型顯示滿足上 述表現中的任一個或多個。
此外，混合型顯示器在一個像素或一個子像素中包括多個顯示元件。另外，作為多個顯示元件，例如可以舉出使光反射的反射型元件和發射光的自發光元件。注意，反射型元件和自發光元件可以分別獨立地被控制。混合型顯示器具有在顯示部中使用反射光和自發光中的任一個或兩個來顯示文字和/或影像的功能。
在基板512上，設置有：彩色層532；遮光層536；絕緣層530；被用作液晶元件574的共用電極的電極537；配向膜538b；以及絕緣層539等。在基板512的外側的表面上設置有偏光板540。絕緣層530也可以被用作平坦化層。藉由使用絕緣層530可以使電極537的表面大致平坦，所以可以使液晶層541的配向狀態成為均勻。絕緣層539被用作用來保持液晶元件574的單元間隙的間隔物。在絕緣層539使可見光透過的情況下，絕緣層539也可以與液晶元件574的顯示區域重疊。
液晶元件574是反射型液晶元件。液晶元件574具有層疊有被用作像素電極的電極542、液晶層541、電極537的疊層結構。以與電極542的基板511一側的表面接觸的方式設置有使可見光反射的電極524。電極524具有開口部526。電極542及電極537使可見光透過。在液晶層541與電極542之間設置有配向膜538a。在液晶層541與電極537之間設置有配向膜538b。
在液晶元件574中，電極524具有使可見光 反射的功能，電極537具有使可見光透過的功能。從基板512一側入射的光被偏光板540偏振，經過電極537、液晶層541，被電極524反射。並且，再次透過液晶層541及電極537，到達偏光板540。此時，可以由施加到電極524與電極537之間的電壓控制液晶的配向，來控制光的光學調變。就是說，可以控制經過偏光板540射出的光的強度。另外，因為光的指定波長區域以外的光被彩色層532吸收，因此被提取的光成為例如呈現紅色的光。
如圖97所示，在開口部526中較佳為設置使可見光透過的電極542。由此，即使在與開口部526重疊的區域中，也液晶層541與其他區域同樣地配向，所以可以抑制在這些區域的邊界部分中產生液晶的配向不良而導致漏光。
在連接部543中，電極524藉由導電層544與電晶體506t所包括的導電層545電連接。電晶體506t具有控制液晶元件574的驅動的功能。
在設置有黏合層534的區域的一部分中設置有連接部546。在連接部546中，藉由連接器547使對與電極542同一的導電膜進行加工來得到的導電層和電極537的一部分電連接。由此，可以將從連接於基板511一側的FPC522輸入的信號或電位藉由連接部546供應到形成在基板512一側的電極537。
例如，連接器547可以使用導電粒子。作為導電粒子，可以使用表面覆蓋有金屬材料的有機樹脂或二 氧化矽等的粒子。作為金屬材料，較佳為使用鎳或金，因為其可以降低接觸電阻。另外，較佳為使用如在鎳上還覆蓋有金等以層狀覆蓋有兩種以上的金屬材料的粒子。另外，連接器547較佳為採用能夠彈性變形或塑性變形的材料。
連接器547較佳為被黏合層534覆蓋。例如，在塗佈成為黏合層534的膏料等之後配置連接器547即可。
發光元件588為底部發射型發光元件。發光元件588具有從絕緣層530一側依次層疊有被用作像素電極的電極548、EL層576及被用作共用電極的電極577的疊層結構。電極548藉由形成在絕緣層578中的開口與電晶體505t所包括的導電層579連接。電晶體505t具有控制發光元件588的驅動的功能。絕緣層531覆蓋電極548的端部。電極577包含使可見光反射的材料，電極548包含使可見光透過的材料。發光元件588所發射的光經過絕緣層530、開口部526等被射出到基板512一側。
當在像素之間改變彩色層的顏色時，液晶元件574及發光元件588可以呈現各種顏色。顯示裝置510可以使用液晶元件574進行彩色顯示。顯示裝置510藉由使用發光元件588進行彩色顯示。
電晶體501t、電晶體505t及電晶體506t都形成在絕緣層580的基板511一側。這些電晶體可以藉由同一製程來製造。
此外，作為電晶體501t、電晶體505t及電晶體506t，可以使用實施方式1及實施方式2所示的本發明的一個實施方式的半導體裝置中的任一個。換言之，藉由組合本發明的一個實施方式的半導體裝置和多個顯示元件，可以在抑制顯示裝置的電特性變動的同時提高顯示裝置的可靠性。因此，可以提供一種顯示品質高的顯示裝置。
電連接於液晶元件574的電路較佳為與電連接於發光元件588的電路形成在同一面上。由此，與將兩個電路形成在不同的面上的情況相比，可以減小顯示裝置的厚度。此外，因為可以藉由同一製程製造兩個電晶體，所以與將兩個電晶體形成在不同的面上的情況相比，可以簡化製程。
液晶元件574的像素電極位於相對於電晶體的閘極絕緣層與發光元件588的像素電極對置的位置上。
電晶體505t為控制流過發光元件588的電流的電晶體(也被稱為驅動電晶體)。此外，作為用於電晶體的通道形成區域的材料，較佳為使用金屬氧化物。此外，除了電晶體505t之外，還可以設置用來控制是否選擇像素的電晶體(也被稱為切換電晶體或選擇電晶體)。
在絕緣層580的基板511一側設置有絕緣層581、絕緣層582、絕緣層583等的絕緣層。絕緣層581的一部分被用作各電晶體的基底絕緣層。絕緣層582被用作電晶體的閘極絕緣層。絕緣層583被用作電晶體的保護 絕緣膜。絕緣層578被用作平坦化層。注意，對覆蓋電晶體的絕緣層的個數沒有特別的限制，既可以為一個，又可以為兩個以上。
較佳的是，將水或氫等雜質不容易擴散的材料用於覆蓋各電晶體的絕緣層中的至少一個。由此，可以將絕緣層被用作障壁膜。藉由採用這種結構，可以有效地抑制雜質從外部擴散到電晶體中，從而能夠實現可靠性高的顯示裝置。
電晶體501t、電晶體505t及電晶體506t包括：被用作閘極的導電層584；被用作閘極絕緣層的絕緣層558；被用作源極及汲極的導電層545及導電層585；以及半導體層586。在此，以相同的陰影圖案表示對同一導電膜進行加工來得到的多個層。
電晶體501t及電晶體505t除了電晶體506t的結構之外還包括被用作閘極的導電層587。
作為電晶體501t及電晶體505t，採用兩個閘極夾持形成通道的半導體層的結構。另外，也可以連接兩個閘極，並藉由對該兩個閘極供應同一信號，來驅動電晶體。與其他電晶體相比，這種電晶體能夠提高場效移動率，而可以增大通態電流。其結果是，可以製造能夠進行高速驅動的電路。再者，能夠縮小電路部的佔有面積。藉由使用通態電流大的電晶體，即使因顯示裝置大型化或高清晰化而佈線數增多，也可以降低各佈線的信號延遲，並且可以抑制顯示的不均勻。
或者，藉由對兩個閘極中的一個施加用來控制臨界電壓的電位，對另一個施加用來進行驅動的電位，可以控制電晶體的臨界電壓。
注意，對顯示裝置所包括的電晶體的結構沒有特別的限制。電路516所包括的電晶體和顯示部514所包括的電晶體既可以具有相同的結構，又可以具有不同的結構。電路516所包括的多個電晶體既可以都具有相同的結構，又可以具有組合兩種以上的結構的結構。同樣地，顯示部514所包括的多個電晶體既可以都具有相同的結構，又可以具有組合兩種以上的結構的結構。
在基板511的不與基板512重疊的區域中設置有連接部589。在連接部589中，佈線518藉由連接層590與FPC522電連接。連接部589具有與連接部543相同的結構。在連接部589的頂面上露出對與電極542同一的導電膜進行加工來得到的導電層。因此，藉由連接層590可以使連接部589與FPC522電連接。
雖然作為設置在基板512的外側的表面上的偏光板540可以使用直線偏光板，但是也可以使用圓偏光板。作為圓偏光板，例如可以使用將直線偏光板和四分之一波相位差板層疊而成的偏光板。由此，能夠抑制外光的反射。另外，藉由根據偏光板的種類調整用於液晶元件574的液晶元件的單元間隙、配向及驅動電壓等，來實現所希望的對比度即可。
此外，也可以在基板512的外側的表面上配 置各種光學構件。作為光學構件，可以使用偏光板、相位差板、光擴散層(擴散薄膜等)、防反射層及聚光薄膜(condensing film)等。此外，在基板512的外側的表面上也可以配置抑制塵埃的附著的抗靜電膜、不容易被弄髒的具有拒水性的膜、抑制使用時的損傷的硬塗膜等。
基板511及基板512可以使用玻璃、石英、陶瓷、藍寶石以及有機樹脂等。藉由將具有撓性的材料用於基板511及基板512，可以提高顯示裝置的撓性。
作為液晶元件574，例如可以採用使用VA(Vertical Alignment：垂直配向)模式的元件。作為垂直配向模式，可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向構型)模式、ASV(Advanced Super View：高級超視覺)模式等。
作為液晶元件574，可以採用使用各種模式的液晶元件。例如，除了VA(Vertical Alignment：垂直配向)模式以外，可以使用TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面切換)模式、FFS(Fringe Field Switching：邊緣電場切換)模式、ASM(Axially Symmetric Aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optically Compensated Birefringence：光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式、AFLC(AntiFerroelectric Liquid Crystal：反鐵電液晶)模式等的液晶元件。
液晶元件是利用液晶的光學調變作用來控制光的透過或非透過的元件。液晶的光學調變作用由施加到液晶的電場(包括橫向電場、縱向電場或傾斜方向電場)控制。作為用於液晶元件的液晶可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC：Polymer Dispersed Liquid Crystal：聚合物分散液晶)、鐵電液晶、反鐵電液晶等。這些液晶材料根據條件呈現出膽固醇相、層列相、立方相、手向列相、各向同性相等。
作為液晶材料，可以使用正型液晶或負型液晶，根據所適用的模式或設計採用適當的液晶材料即可。
為了控制液晶的配向，可以設置配向膜。此外，在採用橫向電場方式的情況下，也可以使用不使用配向膜的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽固醇液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。因為藍相只在窄的溫度範圍內出現，所以將其中混合了幾wt%以上的手性試劑的液晶組成物用於液晶，以擴大溫度範圍。包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度快，並且其具有光學各向同性。此外，包含呈現藍相的液晶和手性試劑的液晶組成物不需要配向處理，並且視角依賴性小。另外，由於不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，並可以降低製程中的液晶顯示裝置的不良、破損。
當採用反射型液晶元件時，將偏光板540設 置在顯示面一側。此外，當在顯示面一側另外設置光擴散板時，可以提高可見度，所以是較佳的。
可以在偏光板540的外側設置前光源。作為前光源，較佳為使用邊緣照明型前光源。當使用具備LED(Light Emitting Diode)的前光源時，可以降低功耗，所以是較佳的。
本實施方式所示的結構可以與其他實施方式或實施例所示的結構適當地組合而實施。
實施例1
在本實施例中，製造樣本G1至樣本G4，並進行TDS評價及片電阻評價。
〈1-1.各樣本的結構〉
首先，參照圖76說明各樣本的結構。另外，圖76是說明實施例的樣本的結構的剖面圖。
樣本G1至樣本G4包括基板1102、基板1102上的氧化物半導體1108以及氧化物半導體1108上的絕緣體1110。
〈1-2.各樣本的製造方法〉
接著，對各樣本的製造方法進行說明。
[樣本G1的製造方法]
首先，在基板1102上形成氧化物半導體1108。
作為基板1102，使用玻璃基板，作為氧化物半導體1108，使用濺射裝置形成40nm厚的In-Ga-Zn氧化物。該In-Ga-Zn氧化物的成膜條件為如下：基板溫度為170℃；將流量為35sccm的氬氣體及流量為15sccm的氧氣體引入處理室內；壓力為0.2Pa；對設置在濺射裝置內的金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])供應1500W的AC功率。
接著，在氧化物半導體1108上形成絕緣體1110。
作為絕緣體1110，使用電漿CVD設備形成20nm厚的氧氮化矽膜。氧氮化矽膜的成膜條件為如下：基板溫度為350℃；將流量為6sccm的矽烷氣體、流量為18000sccm的一氧化二氮氣體引入處理室內；壓力為250Pa；對設置在電漿CVD設備內的平行板電極之間供應500W的RF功率。
接著，進行加熱處理。在該加熱處理中，基板溫度為350℃，在氮氛圍下進行1小時的處理。
藉由上述製程，製造本實施例的樣本G1。
[樣本G2的製造方法]
為了製造樣本G2，以與樣本G1同樣的條件在基板1102上形成氧化物半導體1108。
接著，在氧化物半導體1108上形成絕緣體 1110。
作為絕緣體1110，使用電漿CVD設備形成20nm厚的氧氮化矽膜。氧氮化矽膜的成膜條件為如下：基板溫度為350℃；將流量為20sccm的矽烷氣體、流量為3000sccm的一氧化二氮氣體引入處理室內；壓力為200Pa；對設置在電漿CVD設備內的平行板電極之間供應100W的RF功率。
接著，進行加熱處理。在該加熱處理中，基板溫度為350℃，在氮氛圍下進行1小時的處理。
藉由上述製程，製造本實施例的樣本G2。
[樣本G3的製造方法]
作為樣本G3，以與樣本G1同樣的條件在基板1102上形成氧化物半導體1108。
接著，作為絕緣體1110，以與樣本G1同樣的條件在氧化物半導體1108上形成50nm厚的氧氮化矽膜。
接著，進行加熱處理。在該加熱處理中，基板溫度為350℃，在氮氛圍下進行1小時的處理。
藉由上述製程，製造本實施例的樣本G3。
[樣本G4的製造方法]
作為樣本G4，以與樣本G2同樣的條件在基板1102上形成氧化物半導體1108。
接著，作為絕緣體1110，以與樣本G1同樣的條件在氧化物半導體1108上形成50nm厚的氧氮化矽膜。
接著，進行加熱處理。在該加熱處理中，基板溫度為350℃，在氮氛圍下進行1小時的處理。
藉由上述製程，製造本實施例的樣本G4。
〈1-3.各樣本的TDS的測量結果〉
圖77A和圖77B示出上述所製造的樣本G3及樣本G4的TDS的測量結果。圖77A是樣本G3的結果，圖77B是樣本G4的結果。另外，TDS分析在50℃至550℃的溫度範圍中進行。
另外，圖77A和圖77B示出相當於氧分子的質荷比為32的氣體的釋放量的TDS的測量結果。另外，在50℃至200℃的溫度範圍中，檢測出附著於表面的氧氣體。
從圖77A和圖77B所示的結果可知：樣本G3中的絕緣體1110包含比樣本G4中的絕緣體1110更多的過量氧。
〈1-4.各樣本的片電阻的測量結果〉
圖78示出上述所製造的樣本G1至樣本G4的片電阻值的測量結果。從圖78所示的結果可知，樣本G1比樣本G2進一步被高電阻化。此外，也可知，樣本G3比樣本 G4進一步被高電阻化。換言之，可知，在絕緣體1110的厚度為相同的情況下，藉由將包含過量氧的膜用於絕緣體1110，可以使氧化物半導體1108高電阻化。
此外，從圖78所示的結果可知，藉由進行加熱，樣本G1至樣本G4被高電阻化。也可知：藉由加熱，氧從包含過量氧的膜供應到氧化物半導體1108，更有效地被高電阻化。
以上，本實施例所示的結構可以與其他實施例或實施方式適當地組合而實施。
實施例2
在本實施例中，製造電晶體，並進行剖面觀察以及藉由發射顯微鏡觀察的特性的評價。
製造形成有相當於圖79A和圖79B所示的電晶體100Z的電晶體的樣本(樣本H1及樣本H2)，並進行評價。此外，圖79A和圖79B所示的電晶體100Z的俯視圖與圖4A至圖4C所示的電晶體100A同樣，所以在此省略說明。
此外，樣本H1是在形成絕緣體116之前，在氬氣體和氮氣體的混合氛圍下進行電漿處理的樣本。樣本H2是在形成絕緣體116之前，在氬氣體氛圍下進行電漿處理的樣本。
下面，說明本實施例所製造的樣本H1及樣本H2。另外，在下面的說明中，使用對圖79A和圖79B所 示的電晶體100Z附上的符號進行說明。
〈2-1.樣本H1及樣本H2的製造方法〉
首先，在基板102上形成導電體106。作為基板102，使用玻璃基板。另外，作為導電體106，使用濺射裝置形成10nm厚的氮化鉭膜及100nm厚的銅膜。
接著，在基板102及導電體106上形成絕緣體104。作為絕緣體104，使用電漿CVD設備形成400nm厚的氮化矽膜以及50nm厚的氧氮化矽膜。
絕緣體104的成膜條件為如下。首先，基板溫度為350℃；將流量為200sccm的矽烷氣體、流量為2000sccm的氮氣體及流量為100sccm的氨氣體引入處理室內；壓力為100Pa；對設置在電漿CVD設備內的平行板電極之間供應2000W的RF功率，形成50nm厚的氮化矽膜，接著，將氨氣體的流量改變為2000sccm，形成300nm厚的氮化矽膜，接著，將氨氣體的流量改變為100sccm，形成50nm厚的氮化矽膜。接下來，基板溫度為350℃；將流量為20sccm的矽烷氣體及流量為3000sccm的一氧化二氮氣體引入處理室內，壓力為40Pa，對設置在電漿CVD設備內的平行板電極之間供應100W的RF功率，來形成50nm厚的氧氮化矽膜。
接著，在絕緣體104上形成氧化物半導體108。氧化物半導體108使用濺射裝置形成。
作為氧化物半導體108，形成40nm厚的氧化 物半導體，該成膜條件為如下：基板溫度為170℃；將流量為35sccm的氬氣體及流量為15sccm的氧氣體引入處理室內；壓力為0.2Pa；對設置在濺射裝置內的金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])供應1500W的AC功率。
接著，在絕緣體104及氧化物半導體108上形成絕緣體110。
作為絕緣體110，使用電漿CVD設備形成20nm厚的氧氮化矽膜。氧氮化矽膜的成膜條件為如下：基板溫度為350℃；將流量為6sccm的矽烷氣體及流量為18000sccm的一氧化二氮氣體引入處理室內；壓力為250Pa；對設置在電漿CVD設備中的平行板電極之間供應500W的RF功率。
接著，去除絕緣體110及絕緣體104中的所希望的區域，形成到達導電體106的開口143。
接著，以覆蓋開口143的方式在絕緣體110上形成導電體112。作為導電體112，使用濺射裝置形成第一層的10nm厚的In-Ga-Zn氧化物以及第二層的90nm厚的In-Ga-Zn氧化物。第一層的In-Ga-Zn氧化物的成膜條件為如下：基板溫度為170℃；將流量為200sccm的氧氣體引入處理室內；壓力為0.6Pa；對設置在濺射裝置內的金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])供應2500W的AC功率。第二層的In-Ga-Zn氧化物的成膜條件為如下：基板溫度為170℃；將流量為180sccm的氬氣 體及流量為20sccm的氧氣體引入處理室內；壓力為0.6Pa；對設置在濺射裝置內的金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])供應2500W的AC功率。
然後，使用乾蝕刻裝置將絕緣體110及導電體112加工為島狀，使氧化物半導體108的表面的一部分露出。
接著，在絕緣體104、氧化物半導體108及導電體112上形成100nm厚的絕緣體116。絕緣體116經過電漿處理及成膜處理這兩個步驟形成。
在樣本H1中，電漿處理的條件為如下：基板溫度為220℃；將流量為100sccm的氬氣體及流量為1000sccm的氮氣體引入處理室內；壓力為40Pa；對設置在電漿CVD設備內的平行板電極之間供應1000W的RF功率。接著，成膜處理的條件為如下：基板溫度為220℃；將流量為50sccm的矽烷氣體、流量為5000sccm的氮氣體及流量為100sccm的氨氣體引入處理室內；壓力為100Pa；對設置在電漿CVD設備內的平行板電極之間供應1000W的RF功率，來形成氮化矽膜。
在樣本H2中，電漿處理的條件為如下：基板溫度為220℃；將流量為100sccm的氬氣體引入處理室內；壓力為40Pa；對設置在電漿CVD設備內的平行板電極之間供應1000W的RF功率。接著，成膜處理的條件為如下：基板溫度為220℃；將流量為50sccm的矽烷氣 體、流量為5000sccm的氮氣體及流量為100sccm的氨氣體引入處理室內；壓力為100Pa；對設置在電漿CVD設備內的平行板電極之間供應1000W的RF功率，來形成氮化矽膜。
接著，在絕緣體116上形成絕緣體118。
絕緣體118的成膜條件為如下：基板溫度為220℃；將流量為160sccm的矽烷氣體及流量為4000sccm的一氧化二氮氣體引入處理室內；壓力為200Pa；對設置在電漿CVD設備內的平行板電極之間供應1500W的RF功率。
接著，去除絕緣體116、絕緣體118的所希望的區域，形成到達氧化物半導體108的開口141a、開口141b。
作為開口141a、開口141b的形成方法，利用乾蝕刻法。
接著，以覆蓋開口141a、開口141b的方式在絕緣體118上形成導電體，將該導電體加工為島狀，來形成用作源極電極及汲極電極的導電體120a、121a、導電體120b、121b。
作為導電體120a、121a、120b及121b，使用濺射裝置形成10nm厚的鈦膜以及100nm厚的銅膜。另外，將濕蝕刻裝置用於導電體120a、121a、120b及121b的加工。
接著，進行加熱處理。作為該加熱處理，基 板溫度為250℃，在氮氛圍下進行1小時的加熱處理。
經過上述製程，製造本實施例的樣本H1及樣本H2。另外，在樣本H1及樣本H2的製程中的最高溫度為350℃。
〈2-2.剖面觀察〉
下面，對上述所製造的樣本H1及樣本H2的通道長度方向上的閘極端進行剖面觀察。此外，藉由掃描穿透式電子顯微鏡(STEM：ScanningTransmission Electron Microscope)進行剖面觀察。作為觀察用裝置使用株式會社日立高新技術(Hitachi High-Technologies Corporation)製造的HD-2300。圖80A示出樣本H1的樣本的剖面STEM觀察結果。圖80B示出樣本H2的樣本的剖面STEM觀察結果。
在樣本H2的剖面觀察中，確認到：在絕緣體116與導電體112的介面以及絕緣體116與氧化物半導體108的介面產生凸凹，導電體112及氧化物半導體108的表面粗糙的情況。另一方面，在樣本H1的剖面觀察中，確認到：絕緣體116與導電體112的介面以及絕緣體116與氧化物半導體108的介面平坦，導電體112及氧化物半導體108的表面不粗糙的情況。
〈2-3.藉由發射顯微鏡觀察的特性〉
下面，評價藉由發射顯微鏡對安裝有上述所製造的樣 本H1的面板以及安裝有樣本H2的面板進行觀察的特性。此外，在本觀察中，使用日本濱松光子學公司製造的發射顯微鏡(PHEMOS-1000)，使用CCD拍攝裝置(CCD：Charge-Coupled Device)進行拍攝。此外，CCD拍攝裝置的觀察波長範圍為300nm以上且1100nm以下。
圖81A示出藉由發射顯微鏡對導電體112施加15V的電壓且將導電體120a及導電體120b固定為GND的安裝有樣本H1的面板進行觀察的特性。圖81B示出藉由發射顯微鏡對導電體112施加20V的電壓且將導電體120a及導電體120b固定為GND的安裝有樣本H1的面板進行觀察的特性。圖81C示出藉由發射顯微鏡對導電體112施加5V的電壓且將導電體120a及導電體120b固定為GND的安裝有樣本H2的面板進行觀察的特性。
在安裝有樣本H2的面板中，當對導電體112施加5V的電壓時，觀察到來自圖81C中的由虛線圍繞的區域的發光。另一方面，如圖81A所示，在安裝有樣本H1的面板中，對導電體112施加15V的電壓的情況下，也觀察不到發光。在圖81B中的安裝有樣本H1的面板中的由虛線圍繞的區域中，對導電體112施加20V的電壓的情況下，確認到發光。
因此可知，在氬氣體和氮氣體的混合氛圍下進行電漿處理的情況下，可以抑制導電體112和氧化物半導體108的表面粗糙以及以絕緣體110的側壁為路徑的洩漏電流。
以上，本實施例所示的結構可以與實施方式或其他實施例適當地組合而實施。
實施例3
在本實施例中，製造電晶體，並進行該電晶體的Id-Vg特性的評價、該電晶體的GBT測試的評價、閘極絕緣體的耐壓評價及剖面觀察。
在各評價中，製造形成有相當於圖79A和圖79B所示的電晶體100Z的電晶體的樣本(樣本J1、樣本J2及樣本J3)，並進行評價。此外，圖79A和圖79B所示的電晶體100Z的俯視圖與圖4A至圖4C所示的電晶體100A同樣，所以在此省略說明。
此外，樣本J1是在形成絕緣體116之前，在氬氣體和氮氣體的混合氛圍下進行電漿處理，形成50nm厚的絕緣體110的樣本。樣本J2是在形成絕緣體116之前，在氬氣體和氮氣體的混合氛圍下進行電漿處理，形成20nm厚的絕緣體110的樣本。另外，樣本J3是在形成絕緣體116之前，在氬氣體氛圍下進行電漿處理，以與樣本J1及樣本J2不同的條件形成20nm厚的絕緣體110的樣本。
下面，說明本實施例所製造的樣本J1至樣本J3。另外，在下面的說明中，使用對圖79A和圖79B所示的電晶體100Z附上的符號進行說明。
〈3-1.樣本J1至樣本J3的製造方法〉
首先，在基板102上形成導電體106。作為基板102，使用玻璃基板。另外，作為導電體106，使用濺射裝置形成10nm厚的氮化鉭膜及100nm厚的銅膜。
接著，在基板102及導電體106上形成絕緣體104。作為絕緣體104，使用電漿CVD設備形成400nm厚的氮化矽膜以及50nm厚的氧氮化矽膜。
絕緣體104的成膜條件為如下。首先，基板溫度為350℃；將流量為200sccm的矽烷氣體、流量為2000sccm的氮氣體及流量為100sccm的氨氣體引入處理室內；壓力為100Pa；對設置在電漿CVD設備內的平行板電極之間供應2000W的RF功率，形成50nm厚的氮化矽膜，接著，將氨氣體的流量改變為2000sccm，形成300nm厚的氮化矽膜，接著，將氨氣體的流量改變為100sccm，形成50nm厚的氮化矽膜。接下來，基板溫度為350℃；將流量為20sccm的矽烷氣體及流量為3000sccm的一氧化二氮氣體引入處理室內，壓力為40Pa，對設置在電漿CVD設備內的平行板電極之間供應100W的RF功率，來形成50nm厚的氧氮化矽膜。
接著，在絕緣體104上形成氧化物半導體108。氧化物半導體108使用濺射裝置形成。
作為氧化物半導體108，形成30nm厚的氧化物半導體，該成膜條件為如下：基板溫度為170℃；將流量為35sccm的氬氣體及流量為15sccm的氧氣體引入處理 室內；壓力為0.2Pa；對設置在濺射裝置內的金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])供應1500W的AC功率。
接著，在絕緣體104及氧化物半導體108上形成絕緣體110。
在樣本J1中，作為絕緣體110，使用電漿CVD設備形成50nm厚的氧氮化矽膜。氧氮化矽膜的成膜條件為如下：基板溫度為350℃；將流量為6sccm的矽烷氣體及流量為18000sccm的一氧化二氮氣體引入處理室內；壓力為250Pa；對設置在電漿CVD設備中的平行板電極之間供應500W的RF功率。
在樣本J2中，作為絕緣體110，使用電漿CVD設備形成20nm厚的氧氮化矽膜。氧氮化矽膜的成膜條件為如下：基板溫度為350℃；將流量為6sccm的矽烷氣體及流量為18000sccm的一氧化二氮氣體引入處理室內；壓力為250Pa；對設置在電漿CVD設備中的平行板電極之間供應500W的RF功率。
在樣本J3中，作為絕緣體110，使用電漿CVD設備形成20nm厚的氧氮化矽膜。氧氮化矽膜的成膜條件為如下：基板溫度為350℃；將流量為20sccm的矽烷氣體及流量為3000sccm的一氧化二氮氣體引入處理室內；壓力為200Pa；對設置在電漿CVD設備中的平行板電極之間供應100W的RF功率。
接著，去除絕緣體110及絕緣體104中的所 希望的區域，形成到達導電體106的開口143。
接著，以覆蓋開口143的方式在絕緣體110上形成導電體112。作為導電體112，使用濺射裝置形成第一層的10nm厚的In-Ga-Zn氧化物以及第二層的90nm厚的In-Ga-Zn氧化物。第一層的In-Ga-Zn氧化物的成膜條件為如下：基板溫度為170℃；將流量為200sccm的氧氣體引入處理室內；壓力為0.6Pa；對設置在濺射裝置內的金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])供應2500W的AC功率。第二層的In-Ga-Zn氧化物的成膜條件為如下：基板溫度為170℃；將流量為180sccm的氬氣體及流量為20sccm的氧氣體引入處理室內；壓力為0.6Pa；對設置在濺射裝置內的金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])供應2500W的AC功率。
然後，使用乾蝕刻裝置將絕緣體110及導電體112加工為島狀，使氧化物半導體108的表面的一部分露出。
接著，在絕緣體104、氧化物半導體108及導電體112上形成100nm厚的絕緣體116。絕緣體116經過電漿處理及成膜處理這兩個步驟形成。
在樣本J1及樣本J2中，電漿處理的條件為如下：基板溫度為220℃；將流量為100sccm的氬氣體及流量為1000sccm的氮氣體引入處理室內；壓力為40Pa；對設置在電漿CVD設備內的平行板電極之間供應1000W的 RF功率。接著，成膜處理的條件為如下：基板溫度為220℃；將流量為50sccm的矽烷氣體、流量為5000sccm的氮氣體及流量為100sccm的氨氣體引入處理室內；壓力為100Pa；對設置在電漿CVD設備內的平行板電極之間供應1000W的RF功率，來形成氮化矽膜。
在樣本J3中，電漿處理的條件為如下：基板溫度為220℃；將流量為100sccm的氬氣體引入處理室內；壓力為40Pa；對設置在電漿CVD設備內的平行板電極之間供應1000W的RF功率。接著，成膜處理的條件為如下：基板溫度為220℃；將流量為50sccm的矽烷氣體、流量為5000sccm的氮氣體及流量為100sccm的氨氣體引入處理室內；壓力為100Pa；對設置在電漿CVD設備內的平行板電極之間供應1000W的RF功率，來形成氮化矽膜。
接著，在絕緣體116上形成絕緣體118。
絕緣體118的成膜條件為如下：基板溫度為220℃；將流量為160sccm的矽烷氣體及流量為4000sccm的一氧化二氮氣體引入處理室內；壓力為200Pa；對設置在電漿CVD設備內的平行板電極之間供應1500W的RF功率。
接著，去除絕緣體116、絕緣體118的所希望的區域，形成到達氧化物半導體108的開口141a、開口141b。
作為開口141a、開口141b的形成方法，利用 乾蝕刻法。
接著，以覆蓋開口141a、開口141b的方式在絕緣體118上形成導電體，將該導電體加工為島狀，來形成用作源極電極及汲極電極的導電體120a、121a、導電體120b、121b。
作為導電體120a、121a、120b及121b，使用濺射裝置形成10nm厚的鈦膜以及100nm厚的銅膜。另外，將濕蝕刻裝置用於導電體120a、121a、120b及121b的加工。
接著，進行加熱處理。作為該加熱處理，基板溫度為250℃，在氮氛圍下進行1小時的加熱處理。
經過上述製程，製造本實施例的樣本J1至樣本J3。另外，在樣本J1至樣本J3的製程中的最高溫度為350℃。
〈3-2.Id-Vg特性〉
接著，對上述所製造的樣本J1至樣本J3的Id-Vg特性進行測量。另外，在Id-Vg特性的測量中，作為施加到電晶體100Z的用作第一閘極電極的導電體106的電壓(Vbg)以及施加到用作第二閘極電極的導電體112的電壓(Vg)，在樣本J1中從-15V每隔0.25V變化到+15V，在樣本J2及樣本J3中從-10V每隔0.25V變化到+10V。另外，施加到用作源極電極的導電體120a、121a的電壓(Vs)為0V(common)，施加到用作汲極電極的 導電體120b、121b的電壓(Vd)為0.1V及10V。
圖82示出樣本J1至樣本J3的Id-Vg特性結果。另外，在圖82中，縱軸表示Id(A)，橫軸表示Vg(V)。
從圖82所示的結果可知，本實施例所製造的樣本J1及樣本J2包括與樣本J3相比通態電流高且電特性的不均勻得到抑制的電晶體。換言之，確認到：藉由在氬氣體和氮氣體的混合氛圍下進行電漿處理，得到通態電流高且電特性的不均勻得到抑制的電晶體。再者，確認到：藉由被用作閘極絕緣體的絕緣體110具有氧過量區域，可以實現閘極絕緣體的薄膜化。
〈3-3.閘極偏壓-熱施加測試(GBT測試)〉
接著，對上述所製造的樣本J2的可靠性進行評價。作為可靠性的評價，利用GBT測試。
本實施例的GBT(Gate Bias-Temperature)測試條件為如下：閘極電壓(Vg)為±5V；汲極電壓(Vd)和源極電壓(Vs)都為0V(COMMON)；施壓溫度為60℃；以及施壓時間為1小時，並且在黑暗環境及光照射環境(使用白色LED照射10000 lx左右的光)的兩種環境下進行GBT測試。就是說，將電晶體的源極電極和汲極電極的電位設定為相同的電位，並且在固定時間內(這裡，1小時)對閘極電極施加與源極電極及汲極電極不同的電位。
另外，將施加到閘極電極的電位比源極電極及汲極電極的電位高的情況稱為正施壓，而將施加到閘極電極的電位比源極電極及汲極電極的電位低的情況稱為負施壓。因此，根據施壓的情況及測量環境，在正GBT(黑暗)、負GBT(黑暗)、正GBT(光照射)以及負GBT(光照射)的四種條件下進行可靠性評價。
另外，下面將正GBT(黑暗)表示為PBTS(Positive Bias Temperature Stress)，將負GBT(黑暗)表示為NBTS(Negative Bias Temperature Stress)，將正GBT(光照射)表示為PBITS(Positive Bias Illumination Temperature Stress)，將負GBT(光照射)表示為NBITS(Negative Bias Illumination Temperature Stress)。
圖83示出樣本J2的GBT測試結果。另外，在圖83中，縱軸表示電晶體的臨界電壓的變化量(△Vth)，橫軸表示各施壓條件。
從圖83所示的結果可知，在本實施例所製造的樣本J2所包括的電晶體中，GBT測試下的臨界電壓的變化量(△Vth)為±1V以內。由此，確認到樣本J2所包括的電晶體具有高可靠性。換言之，確認到由於在閘極絕緣體中存在過量氧，電晶體具有高可靠性。
〈3-4.閘極絕緣體的耐壓測試〉
下面，對上述所製造的樣本J2及樣本J3的閘極絕緣體的耐壓進行評價。將汲極電壓(Vd)和源極電壓 (Vs)固定為GND，施加0V至30V的閘極電壓(Vg)。
圖84A示出樣本J2的閘極絕緣體的耐壓測試的結果。另外，圖84B示出樣本J3的閘極絕緣體的耐壓測試的結果。注意，在圖84A及圖84B中，縱軸表示電流密度(A/cm2)，橫軸表示施加到閘極絕緣體的電場強度(MV/cm)。此外，當電流密度為1.0×10-6A/cm2以上時，認為產生洩漏電流。
從圖84A和圖84B所示的結果可知，在本實施例所製造的樣本J2中，到電場強度為8MV/cm(8.0×106V/cm)為止可以抑制洩漏電流。因為氧化物半導體的表面平坦，所以可知能夠實現閘極絕緣體的薄膜化。此外，因為氧化物半導體的表面平坦，所以在本發明的一個實施方式中，可以將電晶體的耐壓特性設定為8MV/cm以上，較佳為10MV/cm(1.0×107V/cm)以上。
〈3-5.剖面觀察〉
下面，在上述所製造的樣本J2中，進行通道長度L為0.7μm且通道寬度W為50μm的電晶體的通道長度方向上的剖面觀察以及Id-Vg特性的測量。圖85A示出剖面觀察的結果，圖85B示出Id-Vg特性的測量結果。此外，以與〈2-2.剖面觀察〉同樣的條件進行剖面觀察。另外，以與〈3-2.Id-Vg特性〉同樣的條件對Id-Vg特性進行測量。
在樣本J2的剖面觀察中，確認到導電體112 及氧化物半導體108的頂面平坦，其表面不粗糙。此外，從圖85B所示的結果可知，本實施例所製造的樣本J2包括場效移動率高且電特性的不均勻得到抑制的電晶體。
以上，本實施例所示的結構可以與實施方式或其他實施例適當地組合而實施。
實施例4
在本實施例中，製造具有圖86A所示的結構的樣本K1及樣本K2，並對表面粗糙度進行測量。
下面，對本實施例所製造的樣本K1及樣本K2進行說明。注意，在以下說明中，使用對圖86A所示的結構附加的符號進行說明。
〈4-1.樣本K1及樣本K2的製造方法〉
首先，在基板4102上形成氧化物半導體4108。作為基板4102使用玻璃基板。此外，氧化物半導體4108使用濺射裝置形成。
作為氧化物半導體4108，形成30nm厚的氧化物半導體，該成膜條件為如下：基板溫度為170℃；將流量為35sccm的氬氣體及流量為15sccm的氧氣體引入處理室內；壓力為0.2Pa；對設置在濺射裝置內的金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])供應1500W的AC功率。
接著，在氧化物半導體4108上形成絕緣體 4110。
作為絕緣體4110，使用電漿CVD設備形成第一層的30nm厚的氧氮化矽膜、第二層的100nm厚的氧氮化矽膜以及第三層的20nm厚的氧氮化矽膜。第一層的氧氮化矽膜的成膜條件為如下：基板溫度為350℃；將流量為20sccm的矽烷氣體及流量為3000sccm的一氧化二氮氣體引入處理室內；壓力為200Pa；對設置在電漿CVD設備中的平行板電極之間供應100W的RF功率。另外，第二層的氧氮化矽膜的成膜條件為如下：基板溫度為220℃；將流量為160sccm的矽烷氣體及流量為4000sccm的一氧化二氮氣體引入處理室內；壓力為200Pa；對設置在電漿CVD設備中的平行板電極之間供應1500W的RF功率。另外，第三層的氧氮化矽膜的成膜條件與第一層的氧氮化矽膜的成膜條件相同。
接著，在絕緣體4110上形成導電體4112。作為導電體4112，使用濺射裝置形成第一層的10nm厚的In-Ga-Zn氧化物以及第二層的90nm厚的In-Ga-Zn氧化物。第一層的In-Ga-Zn氧化物的成膜條件為如下：基板溫度為170℃；將流量為200sccm的氧氣體引入處理室內；壓力為0.6Pa；對設置在濺射裝置內的金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])供應2500W的AC功率。第二層的In-Ga-Zn氧化物的成膜條件為如下：基板溫度為170℃；將流量為180sccm的氬氣體及流量為20sccm的氧氣體引入處理室內；壓力為0.6Pa；對設置在 濺射裝置內的金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])供應2500W的AC功率。
然後，使用乾蝕刻裝置將絕緣體4110及導電體4112加工為島狀，使氧化物半導體4108的表面的一部分露出。
接著，從氧化物半導體4108及導電體4112的上方進行電漿處理。
在樣本K1中，電漿處理的條件為如下：基板溫度為220℃；將流量為100sccm的氬氣體及流量為1000sccm的氮氣體引入處理室內；壓力為40Pa；對設置在電漿CVD設備內的平行板電極之間供應1000W的RF功率。
在樣本K2中，電漿處理的條件為如下：基板溫度為220℃；將流量為100sccm的氬氣體引入處理室內；壓力為40Pa；對設置在電漿CVD設備內的平行板電極之間供應1000W的RF功率。
藉由上述製程，製造本實施例的樣本K1及樣本K2。
〈4-2.表面粗糙度的評價結果〉
在上述所製造的樣本K1及樣本K2中，對氧化物半導體4108的表面粗糙度進行測量。在表面粗糙度的測量中，使用由精工電子奈米科技(SII Nano Technology)有限公司製造的SPA-500等。測量範圍為1μm×1μm，測量 模式為DFM，使用SI-DF40(在背面上具有Al)的懸臂樑。此外，對被形成面(在此為氧化物半導體4108)的1μm×1μm的範圍內的平均表面粗糙度(也被稱為Ra)、1μm×1μm的範圍內的均方根(RMS：Root Mean Square)粗糙度、1μm×1μm的範圍內的最大高低差(也被稱為P-V)進行測量。
圖86B示出樣本K1的Ra分佈，圖86C示出樣本K2的Ra分佈。此外，表1示出對測量樣本的表面粗糙度的測量結果進行定量化的值。
Figure 105133130-A0202-12-0255-1
由此可知，樣本K1的平均表面粗糙度為樣本K2的十分之一，樣本K1的均方根粗糙度為樣本K2的八分之一，樣本K1的最大高低差為樣本K2的三分之一。因此，確認到，樣本K1的平坦性比樣本K2高。這可以認為起因於從氧化物半導體4108的上方進行的電漿處理的條件。樣本K1在氬氣體和氮氣體的混合氛圍下進行電漿處理，而樣本K2在氬氣體氛圍下進行電漿處理。由此可知，藉由使用本發明的一個實施方式的製造方法，可以抑制氧化物半導體的表面粗糙度。
以上，本實施例所示的結構可以與實施方式 或其他實施例適當地組合而實施。

Claims (9)

  1. 一種半導體裝置的製造方法，包括如下步驟：在基板上形成氧化物半導體膜；在該氧化物半導體膜上形成絕緣膜；在該絕緣膜上形成金屬氧化膜；在該金屬氧化膜上形成導電膜；藉由去除該氧化物半導體膜上的該導電膜、該金屬氧化膜和該絕緣膜的一部分，使該氧化物半導體膜的一部分露出；藉由對該氧化物半導體膜的該被露出的部分的表面進行電漿處理，在該氧化物半導體膜形成源極區域和汲極區域；以及在該氧化物半導體膜的該被露出的部分及該導電膜上形成氮化物絕緣膜，其中，該電漿處理在包含氬氣體和氮氣體的混合氛圍下進行。
  2. 根據申請專利範圍第1項之半導體裝置的製造方法，其中該電漿處理在150℃以上且低於300℃的溫度下進行。
  3. 根據申請專利範圍第1項之半導體裝置的製造方法，其中該氮化物絕緣膜在150℃以上且低於300℃的溫度下形成。
  4. 根據申請專利範圍第1項之半導體裝置的製造方法，其中該電漿處理和該氮化物絕緣膜的形成使用電漿增 強化學氣相沉積裝置連續地進行。
  5. 根據申請專利範圍第1項之半導體裝置的製造方法，其中該金屬氧化膜被用作閘極絕緣體。
  6. 根據申請專利範圍第1項之半導體裝置的製造方法，其中該金屬氧化膜被用作閘極電極。
  7. 一種電子裝置的製造方法，其中，該電子裝置包括半導體裝置、天線、電池、操作鍵或外殼，並且，該半導體裝置藉由申請專利範圍第1項之半導體裝置的製造方法製造。
  8. 根據申請專利範圍第1項之半導體裝置的製造方法，其中，在該混合氛圍中，該氮氣體流速是該氬氣體流速的10倍。
  9. 根據申請專利範圍第1項之半導體裝置的製造方法，其中，使用相同的裝置連續進行該電漿處理和該氮化物絕緣膜的形成。
TW105133130A 2015-10-12 2016-10-12 電子裝置、半導體裝置的製造方法、以及使用其製造之電晶體 TWI715649B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015-201657 2015-10-12
JP2015201657 2015-10-12
JP2015201671 2015-10-12
JP2015-201671 2015-10-12

Publications (2)

Publication Number Publication Date
TW201724181A TW201724181A (zh) 2017-07-01
TWI715649B true TWI715649B (zh) 2021-01-11

Family

ID=58500113

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105133130A TWI715649B (zh) 2015-10-12 2016-10-12 電子裝置、半導體裝置的製造方法、以及使用其製造之電晶體

Country Status (4)

Country Link
US (1) US10158008B2 (zh)
JP (3) JP6867134B2 (zh)
TW (1) TWI715649B (zh)
WO (1) WO2017064590A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI847086B (zh) 2021-01-22 2024-07-01 台灣積體電路製造股份有限公司 記憶體裝置及其製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170104090A1 (en) * 2015-10-12 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9852926B2 (en) 2015-10-20 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
KR20180079086A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치
WO2018177426A1 (zh) * 2017-03-30 2018-10-04 苏州能讯高能半导体有限公司 半导体器件及其制造方法
JP6782211B2 (ja) * 2017-09-08 2020-11-11 株式会社東芝 透明電極、それを用いた素子、および素子の製造方法
JP7109902B2 (ja) * 2017-10-26 2022-08-01 株式会社ジャパンディスプレイ 表示装置及びその製造方法
US10720098B2 (en) * 2017-11-15 2020-07-21 Facebook Technologies, Llc Pulse-width-modulation control of micro LED
CN118173450A (zh) * 2018-03-01 2024-06-11 株式会社半导体能源研究所 半导体装置的制造方法
CN108711548B (zh) * 2018-05-21 2020-04-10 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管及其制作方法、显示器
JP7210179B2 (ja) 2018-07-25 2023-01-23 株式会社ジャパンディスプレイ 半導体装置および半導体装置の製造方法
US11069796B2 (en) 2018-08-09 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR20200050266A (ko) * 2018-11-01 2020-05-11 엘지디스플레이 주식회사 패널, 전자장치 및 트랜지스터
CN109950200B (zh) * 2019-03-26 2021-04-30 上海天马微电子有限公司 显示面板及其制作方法、显示装置
WO2020193751A1 (en) * 2019-03-28 2020-10-01 Ecole Polytechnique Federale De Lausanne (Epfl) A method for producing an oxide shell around nanocrystals
KR20210010771A (ko) * 2019-07-19 2021-01-28 삼성디스플레이 주식회사 표시 장치
CN110479648B (zh) * 2019-08-13 2024-05-24 四川经纬达科技集团有限公司 一种芯片检测、包装的生产系统
CN114846623A (zh) * 2020-12-01 2022-08-02 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、显示装置
KR20230078904A (ko) * 2021-11-26 2023-06-05 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070252209A1 (en) * 2006-04-28 2007-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and manufacturing method of semiconductor device
US20080128809A1 (en) * 2006-12-05 2008-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Method of Manufacturing Same
US20150187953A1 (en) * 2013-12-27 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US20150263141A1 (en) * 2014-03-14 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Family Cites Families (144)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577281B (zh) 2005-11-15 2012-01-11 株式会社半导体能源研究所 有源矩阵显示器及包含该显示器的电视机
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101631454B1 (ko) 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
WO2011145467A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8519387B2 (en) 2010-07-26 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing
JP2012104566A (ja) * 2010-11-08 2012-05-31 Toshiba Mobile Display Co Ltd 薄膜トランジスタ回路基板及びその製造方法
US8936965B2 (en) * 2010-11-26 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102093909B1 (ko) 2011-05-19 2020-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 회로 및 회로의 구동 방법
US9112036B2 (en) 2011-06-10 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP6104522B2 (ja) * 2011-06-10 2017-03-29 株式会社半導体エネルギー研究所 半導体装置
US8716073B2 (en) 2011-07-22 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor film and method for manufacturing semiconductor device
JP6016532B2 (ja) * 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
US8802493B2 (en) 2011-09-13 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor device
US8952379B2 (en) 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US8951899B2 (en) 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device
TWI584383B (zh) 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102295888B1 (ko) 2012-01-25 2021-08-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20130111872A (ko) 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
JP6035195B2 (ja) 2012-05-01 2016-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102315695B1 (ko) 2012-06-29 2021-10-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20220013471A (ko) 2012-06-29 2022-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 디바이스
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9263689B2 (en) 2013-02-13 2016-02-16 Rutgers, The State University Of New Jersey Organic optoelectronic devices incorporating plasmonic electrodes
JP2016001712A (ja) 2013-11-29 2016-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
US9929279B2 (en) * 2014-02-05 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI658597B (zh) 2014-02-07 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
US9564535B2 (en) 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
WO2015128774A1 (en) 2014-02-28 2015-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US9640669B2 (en) 2014-03-13 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
KR102333604B1 (ko) 2014-05-15 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이 반도체 장치를 포함하는 표시 장치
TWI669761B (zh) 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
KR20150146409A (ko) 2014-06-20 2015-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 입출력 장치, 및 전자 기기
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
KR102669385B1 (ko) 2015-02-04 2024-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제조 방법, 또는 반도체 장치를 포함하는 표시 장치
US9837547B2 (en) 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
CN113990756A (zh) 2015-05-22 2022-01-28 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
JP6851166B2 (ja) * 2015-10-12 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2017098369A1 (en) * 2015-12-11 2017-06-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device, and display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070252209A1 (en) * 2006-04-28 2007-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and manufacturing method of semiconductor device
US20080128809A1 (en) * 2006-12-05 2008-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Method of Manufacturing Same
US20150187953A1 (en) * 2013-12-27 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US20150263141A1 (en) * 2014-03-14 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI847086B (zh) 2021-01-22 2024-07-01 台灣積體電路製造股份有限公司 記憶體裝置及其製造方法

Also Published As

Publication number Publication date
US10158008B2 (en) 2018-12-18
JP2022095880A (ja) 2022-06-28
TW201724181A (zh) 2017-07-01
WO2017064590A1 (en) 2017-04-20
JP6867134B2 (ja) 2021-04-28
US20170104089A1 (en) 2017-04-13
JP2021108385A (ja) 2021-07-29
JP7392026B2 (ja) 2023-12-05
JP7059419B2 (ja) 2022-04-25
JP2017076787A (ja) 2017-04-20

Similar Documents

Publication Publication Date Title
TWI715649B (zh) 電子裝置、半導體裝置的製造方法、以及使用其製造之電晶體
US11695078B2 (en) Semiconductor device and display device including semiconductor device
US11842901B2 (en) Semiconductor device, manufacturing method thereof, display device, and electronic device
TWI699894B (zh) 半導體裝置以及包括該半導體裝置的顯示裝置
TWI739757B (zh) 半導體裝置的製造方法
US20170104090A1 (en) Method for manufacturing semiconductor device
US10381486B2 (en) Semiconductor device and display device including the semiconductor device
JP2022186808A (ja) 液晶表示装置
JP2017076785A (ja) 半導体装置、及び半導体装置の作製方法