JPWO2020050181A1 - 半導体製造方法及び半導体製造装置 - Google Patents

半導体製造方法及び半導体製造装置 Download PDF

Info

Publication number
JPWO2020050181A1
JPWO2020050181A1 JP2020541192A JP2020541192A JPWO2020050181A1 JP WO2020050181 A1 JPWO2020050181 A1 JP WO2020050181A1 JP 2020541192 A JP2020541192 A JP 2020541192A JP 2020541192 A JP2020541192 A JP 2020541192A JP WO2020050181 A1 JPWO2020050181 A1 JP WO2020050181A1
Authority
JP
Japan
Prior art keywords
base material
cathode
anode
semiconductor layer
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020541192A
Other languages
English (en)
Other versions
JP7062776B2 (ja
Inventor
博紀 有馬
博紀 有馬
公一 芦澤
公一 芦澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UACJ Corp
Original Assignee
UACJ Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UACJ Corp filed Critical UACJ Corp
Publication of JPWO2020050181A1 publication Critical patent/JPWO2020050181A1/ja
Application granted granted Critical
Publication of JP7062776B2 publication Critical patent/JP7062776B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H01L21/248—Apparatus specially adapted for the alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/428—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/40—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/479—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Abstract

半導体製造装置（１００）による半導体製造方法は、酸化アルミニウムを含む基材（１）の一端に酸化反応を生じさせるアノード（２）と、基材（１）の他端に還元反応を生じさせるカソード（３）とを、それぞれ配置する配置工程と、アノード（２）を基材（１）の一端に、カソード（３）を基材（１）の他端に、それぞれ接触させた状態で、基材（１）を加熱して溶融させる加熱工程と、基材（１）の少なくとも一部が溶融している全期間又は一部の期間において、アノード（２）とカソード（３）との間に電流を流して溶融塩電解を行う溶融塩電解工程と、溶融塩電解工程の後に基材（１）を冷却してｐ型酸化アルミニウム半導体層及びｎ型酸化アルミニウム半導体層を形成する半導体形成工程と、を含む。

Description

本発明は、半導体製造方法及び半導体製造装置に関する。
従来、半導体の分野、特に、パワー半導体の分野においては、高パワー化、高耐電圧化、高温動作化、及び高周波化が求められている。これらの中でも、高耐電圧化は、特に重要な課題となっている。このため、従来のシリコン系半導体よりもバンドギャップが大きいワイドバンドギャップ半導体が要望されている。また、一次電池又は二次電池である半導体電池の分野でも、半導体電池の起電力及び蓄電量を大きくすることができる半導体正極材及び半導体負極材の出現が期待されている。
ここで、シリコン（Ｓｉ）のバンドギャップが１．１ｅＶであるのに対し、ワイドバンドギャップ半導体として、例えば、シリコンカーバイド（ＳｉＣ）のバンドギャップが３．３ｅＶ、窒化ガリウム（ＧａＮ）のバンドギャップが３．４ｅＶである。
近年、更にバンドギャップが大きなワイドバンドギャップ半導体の開発が進められている。例えば、ワイドバンドギャップ半導体の材料として、バンドギャップが５．５ｅＶであるダイヤモンド（Ｃ）が注目されている。しかし、ダイヤモンド自体は半導体ではないため、イオン注入してドナー準位又はアクセプタ準位を形成する必要がある。このダイヤモンドのイオン注入には、高温高圧が必要であるため、簡単に行うことができないという問題がある。
一方、酸化アルミニウムのバンドギャップは８．８ｅＶであり、ワイドバンドギャップ半導体の材料とすることができれば魅力的ではある。ところが、これまで酸化アルミニウムのバンドギャップ内にドナー準位又はアクセプタ準位を形成することは難しかった。特に、ｐ型半導体となるアクセプタ準位の形成は困難であった。このようなことから、酸化アルミニウムは、極めて優秀な絶縁体として高い信頼性を得ているものの、酸化アルミニウムを用いたｐ型半導体、及び酸化アルミニウムを用いたｐｎ接合を形成することは困難であった。
ここで、本発明者らは、特許文献１に記載された通り、酸化アルミニウムを基材とした半導体層及び半導体層の製造方法に関する詳細な検討を行った。
国際公開第２０１６/１７５２５１号
本発明者らは、特許文献１に記載の発明を発明した後、更なる研究を行った結果、次の成果を得ることができた。すなわち、アノードとカソードとの間に、１０〜６０Ｖ程度の高電圧を印加してスパークさせることによって、酸化アルミニウムを用いた半導体層及び当該半導体層に形成されたｐｎ接合を用いた素子を製造することが可能となることである。
しかしながら、実際にスパークにより製造された半導体層の大きさは、約１μｍ程度（０．５〜２μｍ）であり、実際に素子として利用するためには小さいものであった。
そこで、本発明者らは、スキャニング法によりスパークを複数回行うことで、半導体層を大きくすることを実現した。
しかしながら、この方法ではスパーク点ごとに生成物の半導体特性が異なり、生成物全体としては安定した半導体特性にならなかった。
また、先端径が２０μｍ程度のプローブを装着したマニュアルプローバを用いて半導体層の大型化を図った。この場合、実際に半導体層の形成に作用する面積は小さく、実際の大きさも５μｍ程度であった。形成された半導体層は、実用規模の大きさには至らず、電気特性を測定できなかった。
また、ホール測定法等により半導体層の電気特性を測定するためには、約２０μｍ程度以上の大きさの半導体層を形成し、この半導体層に四端子を微細加工する必要がある。更に、実用化する際には、１ｍｍを超える大きさの半導体層が必要である。このように、酸化アルミニウムを基材とした半導体層の大型化を実現することは技術的に難しいという課題がある。
本発明は、上述した事情に鑑みてなされたものであり、酸化アルミニウムを基材とした半導体層の大型化を実現できる半導体製造方法及び半導体製造装置を提供することを目的とする。
上記課題を解決するためになされた本発明の一実施形態における半導体製造方法では、酸化アルミニウムを含む基材の一端に酸化反応を生じさせるアノードと、基材の他端に還元反応を生じさせるカソードとを、それぞれ配置する配置工程と、前記アノードを前記基材の一端に、前記カソードを前記基材の他端に、それぞれ、接触させた状態で、前記基材を加熱して溶融させる加熱工程と、前記基材の少なくとも一部が溶融している全期間又は一部の期間において、前記アノードと前記カソードとの間に電流を流して溶融塩電解を行う溶融塩電解工程と、前記溶融塩電解工程の後に前記基材を冷却してｐ型酸化アルミニウム半導体層及び／又はｎ型酸化アルミニウム半導体層を形成する半導体形成工程と、を含むことを特徴とする。
本発明によれば、酸化アルミニウムを基材とした半導体層の大型化を実現できる。
実施形態１における半導体製造装置、及びセルの配置構造を示す図である。 実施形態１における通電時の電気量が少ない場合に形成された半導体層を示す図である。 実施形態１におけるｐｎ接合が形成された半導体層を示す図である。 実施形態１における通電時の電気量が多い場合に形成された半導体層を示す図である。 実施形態１におけるレーザ照射による酸化アルミニウム半導体層の形成方法を示す図である。 実施形態１における基材の溶融塩電解の融点以上における状態を示す図である。 実施形態１における半導体層形成中の融点付近における状態を示す図である。 実施形態１における半導体層形成中の室温付近における状態を示す図である。 実施形態１における半導体製造方法の処理手順を示すフローチャートである。 実施形態２における半導体製造装置、及びセルの配置構造を示す図である。 実施形態２におけるレーザ照射による酸化アルミニウム半導体層の形成方法を示す図である。 実施例１におけるレーザ照射を行った際に得られた電圧及び電流の変化をオシロスコープで観察した結果を示す図である。 実施例１におけるＳＥＭ観察及びＥＤＳ元素分析の結果を示す図である。 実施例２におけるレーザ照射を行った際に得られた電圧及び電流の変化をオシロスコープで観察した結果を示す図である。 実施例２における試料表面を光学顕微鏡にて撮影した画像を示す図である。 実施例２におけるＳＥＭ観察及びＥＤＳ元素分析の結果を示す図である。 実施例２におけるＥＤＳ元素分析の結果を示す図である。 実施例１〜２及び比較例１〜２を示す図である。
〔実施形態１〕
以下、本発明の実施形態１に係る半導体製造方法及び半導体製造装置について、図１〜図８を参照して説明する。なお、説明の便宜上、各実施形態に示した部材と同一の部材と同一の機能を有する部材については、同一の符号を付して、適宜その説明を省略する。
［原材料］
実施形態１では、半導体層をレーザ法により形成するための原材料の基材１として、酸化アルミニウムを用いるものとする。基材１の材質としては、一般にアルミナと呼ばれる材料の他にも、単結晶の融点が２０４０℃であるサファイアでもよく、非結晶（アモルファス）や多結晶でもよい。基材１は、板状であるが、これに限られず、他にも、棒状、線状、粉末状等であってもよい。また、基材１に用いられる酸化アルミニウムの純度は高い方がよいが、比較的低純度でも構わない。例えば純度９９．４％以上の酸化アルミニウムや、４Ｎのサファイアを基材１に用いてもよい。
［半導体製造装置］
実施形態１の半導体製造装置１００は、図１に示すように、基材１に対して、後述するアノード２及びカソード３を接触させるための治具である押え板１０２及び貫通孔１０３ａが開けられた孔開き押え板１０３と、基材１にレーザ光を照射する光源としてのレーザ装置１０１と、アノード２とカソード３と間に印加される電圧を制御するための直流電源１０４と、アノード２とカソード３との間に流れる電流を制限するための電流制限抵抗１０５と、スイッチ１０６とを備えて構成される。
アノード２は、基材１の一方側（図１では下側）に配置される。また、カソード３は、基材１の他方側（図１では上側）に配置される。押え板１０２及び孔開き押え板１０３は、アノード２及びカソード３のそれぞれを基材１と接触させるための板状の治具である。
［アノード］
アノード２には、例えばアルミニウムを使用する。アノード２の形状としては、板状のものを用いる。なお、アノード２の形状は、例えば粉末状であってもよく、適宜変更可能であるとする。酸化アルミニウムの融点は、２０７２℃である。このため、基材１が溶融すると、基材１と接触しているアルミニウム（融点６６０℃）は少なくともその一部が溶融する。このため、基材１とアノード２との間における空隙がなくなり易くなる。これにより、両者の接触面積が増大するので基材１における溶融塩電解のアノード分極を小さくできるようになっている。
アノード２としてアルミニウム板を用いる場合、半導体製造装置１００全体を軽量化するために、アルミニウム板として、厚さが０．０１〜１０ｍｍ程度の薄板を用いることが好ましい。ただし、アノード２全体が溶融して構造を破壊することがないように、アノード２の厚さは１ｍｍ以上であることがより好ましい。
また、アノード２に用いるアルミニウム板の純度は高い方がよいが、例えば１０８５材（９９．８５質量％、他はＦｅ、Ｓｉ等）のように、他元素を含むアルミニウム合金を用いてもよい。
なお、レーザ装置１０１から基材１に対してレーザを照射する方向は限定されない。アノード２から基材１へ向かう方向にレーザを照射した場合、最初にアノード２にレーザが当たり、レーザ照射によりアノード２を破壊又は溶融した後に、基材１にレーザ照射の熱が到達することになる。この場合、アノード２に予め小孔を開けて直接レーザを基材１に照射してもよい。
［カソード］
カソード３には、例えば白金板を使用するものとする。カソード３においては、酸素（Ｏ２）が酸素イオン（Ｏ２−）に還元する反応が起きる。カソード３としては、他にも種々の材料を用いることができ、例えば、カソード３としては、ロジウム等の白金族金属、酸化イリジウム、酸化パラジウム又は酸化ルテニウム等の白金族酸化物、或いは、白金族化合物を用いることができる。また、カソード３としては、上述の白金族金属、白金族酸化物、又は白金族化合物を含む合金、或いは、上述の白金族金属、白金族酸化物、又は白金族化合物を含む混合物を用いても良い。さらに、カソード３としては、カーボンを用いてもよい。
特に、白金（融点１７６８℃）が優れている。白金の純度は高い方がよいが、カソード３の使用目的においては、市販の純度（９９．９％）の白金であれば、カソード３として十分機能する。基材１が溶融すると、基材１と接触している白金の一部が溶融する場合がある。この場合、基材１とカソード３との間における空隙がなくなり易くなる。これにより、基材１とカソード３との接触面積が増大するので基材１における溶融塩電解のカソード分極を小さくできる。
アノード２側と同様に、レーザ装置１０１から基材１に対してレーザを照射する方向は限定されないものとする。例えば、カソード３側から基材１へ向かう方向にレーザを照射する場合、最初にカソード３にレーザが当たり、レーザ照射によりカソード３を破壊又は溶融した後に、基材１にレーザ照射の熱が到達することになる。通常、カソード３に予め小孔３ａを開け、基材１の表面を露出させた状態で、レーザ装置１０１から基材１に直接レーザを照射する。
カソード３に小孔３ａを開けることには、以下に述べる利点がある。すなわち、レーザ照射により基材１が溶融し、溶融塩電解反応が生じる。この反応は、カソード３の表面に存在する酸素が、還元してＯ２−になるカソード反応である。このカソード反応は、溶融塩（酸化アルミニウム）、カソード（白金、固体又は液体）、及び、酸化体（酸素ガス）の三相の界面で生じると考えられる。ここで、カソード３と基材１との接点には、反応種として酸素が必要となる。この酸素は、空気中の酸素を用いればよいが、酸素ガス又は酸素混合ガスを使用してもよい。この際に、溶融塩電解反応をスムーズに行わせるためには、カソード３の近傍に酸素ガス等を溜めておくスペースが必要である。そこで、小孔３ａが開けられたカソード３を用いることで、上記スペースを確保することができる。
ここで、白金の融点は、１７６８℃で、酸化アルミニウムの融点である２０７２℃より低い。このため、レーザ照射により基材１が溶融した場合、カソード３の、基材１に接した部分は、レーザ照射時間が短時間であっても、溶融すると考えられる。なお、カソード３が溶融する時間が長くなると、カソード３としての構造が破壊される虞がある。このため、カソード３としての構造が破壊されないように、適正なレーザ照射条件を設定する必要がある。
［レーザ装置］
レーザ装置１０１は、基材１にレーザ光を照射するための装置である。レーザ装置１０１が照射するレーザの種類には、ディスクレーザ（波長１０３０ｎｍ）、ファイバーレーザ（波長１０６４ｎｍ）、ＹＡＧレーザ（波長１０６４ｎｍ）、エキシマレーザ（波長はレーザ媒質のガスの種類により異なり、１９３２４８，３０８３５１ｎｍ等がある）、炭酸ガスレーザ（波長１．６μｍ）、半導体レーザ（波長は半導体の構成元素によって異なり、３７５〜２０００ｎｍ等がある）などがある。本実施形態に係るレーザ法においては、上記したいずれかのレーザを用いることが好ましく、この中でも、酸化アルミニウム半導体層の形成実験を行うためには、ディスクレーザ、ファイバーレーザ、又は炭酸ガスレーザを使うことがより好ましい。
［レーザを試料に照射する方法］
一般に、レーザ装置１０１のレーザ照射条件については、細かく調整することができる。具体的には、レーザ照射出力（Ｗ）、スポットサイズ（ｍｍφ）、照射時間（ｍｓ）、焦点外し量（ｍｍ）等を適宜設定することが可能である。ディスクレーザ及びファイバーレーザ等の波長は、１０００ｎｍ程度で赤外域にあるので、原理的には、レーザ光は基材１を透過してしまい加工はできないはずである。
しかしながら、実際には基材１の表面には凹凸や汚れがあるため、局所的にレーザの熱が吸収される。この熱の吸収された部分を起点とし、当該起点から熱が周囲に伝わることによって目的の加工（本実施形態では基材１の溶融）を行うことができる場合がある。ここで、安定した加工を行うためには、基材１の表面に予め極微量の黒鉛粉末を塗布することにより、熱吸収部分を確実に確保することが好ましい。
通常、レーザ装置１０１によって、１つの基材１に複数回レーザ照射を行う。レーザ照射する位置は、予めプログラミングしておくのが一般的である。レーザ照射する位置の位置合わせには、基材１を固定してミラーを使用したガルバノスキャナを用いたり、レーザ装置１０１を固定して基材１をＸＹＺステージで移動させたり、あるいはこの両方を用いても良い。
［レーザ照射セル］
図１に示すように、導電性の押え板１０２、アノード２、基材１、カソード３、導電性の孔開き押え板１０３が、この順に、積層されている。この積層された構造を「セル」と称する。
レーザ照射時には、カソード３の小孔３ａの位置と、孔開き押え板１０３の貫通孔１０３ａの位置とを揃えることが重要である。また、押え板１０２及び孔開き押え板１０３には、それぞれクランプを用いて荷重をかけて、押え板１０２及び孔開き押え板１０を固定する。このとき、押え板１０２と押え板１０２に荷重をかけるクランプとの間には、例えば絶縁シートを入れることにより絶縁しておく必要がある。同様に、孔開き押え板１０３と孔開き押え板１０３に荷重をかけるクランプとの間には、例えば絶縁シートを入れることにより絶縁しておく必要がある。
直流電源１０４は、上記したセルに電圧を印加するためのものである。直流電源１０４は、プラス側が押え板１０２に接続されると共に、マイナス側が押え板１０３に接続される。本実施形態では、図１に示すように、直流電源１０４のマイナス側と、孔開き押え板１０３との間に、電流制限抵抗１０５及びスイッチ１０６が配置されている。スイッチ１０６については手動でＯＮ・ＯＦＦしてもよいが、レーザ光の照射のタイミングとスイッチ１０６のＯＮ・ＯＦＦとを同期させるか、あるいはスイッチ１０６をレーザ照射前にＯＮしておいて、レーザ光照射で溶融塩電解が生じた時に自動的に電流Ｉが流れるようにしてもよい。
［半導体製造方法］
次に、半導体製造装置１００を用いた半導体層の製造方法について、図１〜９を用いて説明する。なお、半導体製造装置１００の周囲の雰囲気を大気中、室温で作業したものとする。
まず、基材１の一主面である下面にアノード２を配置すると共に、当該下面に対向する、基材１の他の一主面である上面にカソード３を配置する（配置工程Ｓ１）。
続いて、アノード２とカソード３とを、それぞれ基材１と接触させた状態で、基材１を、基材１の融点（２０７２℃）以上に加熱して溶融させる（加熱工程Ｓ２）。基材１の加熱は、図５に示すように、レーザ装置１０１から基材１に対してレーザ光を照射することによって行われる。
以下、加熱工程Ｓ２について詳しく説明する。加熱工程Ｓ２では、最初にスイッチ１０６をＯＮにしてアノード２とカソード３との間に電圧を印加する。なお、アノード２とカソード３との間に電圧を印加した当初は、絶縁体である基材１には電流Ｉは流れない。
印加電圧の大きさは、上記したセルの構成材料又はレーザ照射条件により異なるが、１〜６０Ｖの範囲で設定するものとする。本実施形態では、溶融塩電解の速度を抑えるため、直流電源１０４と直列に電流制限抵抗１０５を配置し、一定以上の電流Ｉが流れないようにしている。アノード２とカソード３との間を流れる電流Ｉの電気量を制御している。
そして、図５に示すように、レーザ装置１０１から孔開き押え板１０３へ向かう方向にレーザ光を出射する。孔開き押え板１０３の貫通孔１０３ａ、及びカソード３の小孔３ａを通して、基材１に、レーザ装置１０１からレーザ光が照射される。
加熱工程Ｓ２の後に、基材１の少なくとも一部が溶融している全期間において、図６に示すように、アノード２とカソード３との間に電流Ｉを流して、溶融塩電解を行う（溶融塩電解工程Ｓ３）。溶融塩電解は、基材１とアノード２との界面、及び、基材１とカソード３との界面、において、生じる。なお、溶融塩電解工程Ｓ３を行う期間は、基材１の少なくとも一部が溶融している全期間のうちの一部の期間だけであってもよい。
溶融塩電解工程Ｓ３では、基材１が融点以上に加熱されて溶融する。この熱は、基材１からアノード２側及びカソード３側に伝わる。基材１からアノード２側に伝わった熱は、アノード２であるアルミニウム板の表面の一部を溶融する。溶融した基材１の表面と、溶融したアノード２の表面とは密に接する。この界面においてアノード反応が進行する。
一方、基材１からカソード３側に伝わった熱は、カソード３である白金板の表面の一部を溶融する場合もある。ここで、溶融した基材１の表面と、溶融したカソード３の表面とは密に接する。溶融した基材１の表面と溶融したカソード３の表面との界面に、大気中の酸素が供給されることにより、この界面におけるカソード反応が進行する。
上記した溶融塩電解工程Ｓ３の後に、基材１を冷却し、ｎ型半導体層１２及びｐ型半導体層１３を形成する（半導体形成工程Ｓ４）。具体的には、半導体形成工程Ｓ４では、レーザ装置１０１によるレーザ照射を終了する。レーザ照射が終了すると、基材１の温度が下降し、基材１の一部が凝固して固体に変化する。結果として、図８に示すように、アノード２側には、酸素が欠乏又はアルミニウムが過剰の状態となっているｎ型半導体層１２（ｎ型酸化アルミニウム半導体層）が形成される。また、カソード３側には、酸素が過剰又はアルミニウムが欠乏した状態となっているｐ型半導体層１３（ｐ型酸化アルミニウム半導体層）が形成される。
本実施形態に係る半導体製造方法によって得られるｎ型半導体層１２及びｐ型半導体層１３の厚さは、基材１の厚さ、レーザ照射条件、アノード２とカソード３との間を流れる電流Ｉの電気量（電流×時間）等によって変更可能である。例えば、基材１の厚さを０．５ｍｍとした場合、ｎ型半導体層１２及びｐ型半導体層１３の厚さは、それぞれ、５〜２５０μｍの広い範囲で形成できる。また、溶融電解時の電解条件を調整することにより、ｎ型半導体層１２とｐ型半導体層１３とが面接触したｐｎ接合を形成することができる。ただし、液体状の溶融塩は、流動により形態変化が大きくなる。このため、ｎ型半導体層１２及びｐ型半導体層１３はきれいな層状には形成されない場合がある。すなわち、ｎ型半導体、ｐ型半導体、酸化アルミニウム及び金属アルミニウムが混在した層、或いは、ｎ型半導体、ｐ型半導体、酸化アルミニウム及び金属アルミニウムのうちのいずれか２つ又は３つが混在した層が形成される場合もある。
図２〜４は、実施形態１において、アノード２とカソード３との間を流れる電流Ｉの電気量を適宜変更した場合に、溶融塩電解後に室温に冷却して形成されるｎ型半導体層１２及びｐ型半導体層１３を示す図である。図２〜４は、溶融塩の流動による形態変化が起こらず、ｎ型半導体層１２及びｐ型半導体層１３がきれいな層状に形成された場合を示す。図２は、電流Ｉの電気量が少ない場合を示しており、アノード２側に、ｎ型半導体層１２が形成されている。また、カソード３側に、ｐ型半導体層１３が形成されている。また、ｎ型半導体層１２とｐ型半導体層１３との間には、酸化アルミニウム層１１が存在する。酸化アルミニウム層１１は、室温では絶縁体であるので、半導体デバイスは実現されない。
図３は、電流Ｉの電気量が図２の場合よりも多く、ｐｎ接合が形成された場合を示しており、アノード２側に、ｎ型半導体層１２が形成されている。また、カソード３側に、ｐ型半導体層１３が形成されている。また、ｎ型半導体層１２とｐ型半導体層１３とが一つの界面で接触してｐｎ接合し、ｐｎダイオードが形成される。つまり、図３の場合、半導体デバイスが実現される。
なお、図３には、カソード３側の反応面と、アノード２側の反応面とが平行になっていて理想的なｐｎ接合面が描かれている。しかし、実際には上述の溶融塩の流動による形態変化が起こり、カソード３側の反応面と、アノード２側の反応面とが平行とはならなかったり、カソード反応速度及びアノード反応速度が均一でなかったりして、理想的なｐｎ接合面にはならず、結果として、ｐｎ接合面と、ｐｎ接合ができず酸化アルミニウムが形成された接合面とが混在した状態になる。この場合でもｐｎ接合面の面積は小さくても、半導体デバイスとして機能するが、デバイス特性が均一にならない。
図４は、電流Ｉの電気量が図３よりも更に多くなった場合を示している。ｐ型半導体層１３の厚さ及びｎ型半導体層１２の厚さは、電流Ｉの電気量が多くなるにしたがって、それぞれ厚くなるが、ｐ型半導体層１３とｎ型半導体層１２とが混じり合うと、溶融した酸化アルミニウム層１１が形成される。高温で溶融した酸化アルミニウムは、イオン化しているのでイオン伝導性が有るが、室温に温度が下がると絶縁性の酸化アルミニウムとなるため、図２の構成と同様に半導体デバイスは実現されない。
本実施形態において、ｐｎ接合ダイオードを得るためには図３に示すｐｎ接合を形成すればよい。ただし、図３に示した例のように理想的なｐｎ接合でなければ、上述の理由により、特性の安定した品質の高いｐｎ接合ダイオードを製造することは難しい。
本実施形態により形成したｐ型半導体層１３及びｎ型半導体層１２は、酸化アルミニウム半導体デバイス及び酸化アルミニウム半導体電池の原料として用いることができる。
図９に戻って、半導体形成工程Ｓ４後における製造工程について説明する。本実施形態では、半導体形成工程Ｓ４後に、分離工程Ｓ５を行う。この分離工程Ｓ５においては、まず、押え板１０２及び孔開き押え板１０３に加えられた荷重を取り除いて、アノード２とカソード３との間に挟まれたｎ型半導体層１２及びｐ型半導体層１３のみを半導体製造装置１００から取り外す。そして、ｎ型半導体層１２及びｐ型半導体層１３を、例えば切削又はスパッタにより切り離す。スパッタの場合、ｎ型半導体層１２を切り離す場合にはｐ型半導体層１３をマスキングし、ｐ型半導体層１３を切り離す場合にはｎ型半導体層１２をマスキングしてから行う。
切り離したｎ型半導体層１２及びｐ型半導体層１３を取り出して、ｎ型半導体層１２をｎ型酸化アルミニウム半導体原料に、ｐ型半導体層１３をｐ型酸化アルミニウム半導体原料に、それぞれ、用いることが可能となる。溶融塩の流動により、形成された物質に、ｎ型半導体、ｐ型半導体、酸化アルミニウム及び金属アルミニウムのうちの少なくとも２つが混在している場合には、混在する物質の密度（ｇ／ｃｍ３）が互いに異なることを利用し、混在する各物質を集めることができる。具体的には、形成された物質を粉末状にしてから遠心分離により、混在する各物質単体の粉末を集める。これにより、ｎ型半導体粉末をｎ型酸化アルミニウム半導体原料に、ｐ型半導体粉末をｐ型酸化アルミニウム半導体原料に、それぞれ用いることが可能となる。
ｎ型酸化アルミニウム半導体原料及びｐ型酸化アルミニウム半導体原料と、絶縁性の酸化アルミニウム原料とを混合することにより、混合された原料のキャリア濃度を調整することができる。具体的には、分離工程Ｓ５の後に、調整工程Ｓ６が行われる。この調整工程Ｓ６においては、ｎ型半導体層１２と、通常の酸化アルミニウムとを同時にスパッタして成膜する。あるいは、遠心分離により集めたｎ型半導体粉末と通常の酸化アルミニウム粉末とを適切な比率で混合することにより、全量としてキャリア濃度を調整したｎ型酸化アルミニウム半導体を形成する。上述のスパッタによる成膜及び遠心分離による混合のいずれの場合であっても、形成される半導体層に若干のｐ型半導体が含まれていても問題はない。また、ｐ型半導体層１３と、通常の酸化アルミニウムとを同時にスパッタして成膜する。あるいは、遠心分離により集めたｐ型半導体粉末と通常の酸化アルミニウム粉末を適切な比率で混合することにより、全量としてキャリア濃度を調整したｐ型酸化アルミニウム半導体を形成する。上述のスパッタによる成膜及び遠心分離による混合のいずれの場合であっても、形成される半導体層に若干のｎ型半導体が含まれていても問題はない。
図２〜４に示すｐ型半導体層１３及びｎ型半導体層１２は、いずれも酸化アルミニウム半導体デバイスや半導体電池電極材の原料となる。また、図２〜４に示すｐ型半導体層１３及びｎ型半導体層１２を組み合わせた積層構成にすれば、ダイオード、トランジスタ、及びサイリスタなど様々な半導体デバイスを実現することができる。また、図２〜４に示すｐ型半導体層１３を正極材とし、ｎ型半導体層１２を負極材とすれば、半導体二次電池を実現することができる。
［半導体層の形成過程の推定］
以下、ｎ型半導体層１２及びｐ型半導体層１３が形成されるメカニズムについて説明する。
図５は、レーザ照射により絶縁体である基材１が溶融した状態を示している。基材１の、レーザ照射を受けた部分は、融点（この場合２０７２℃）以上の高温になり溶融塩となる。その結果、スイッチ１０６を閉じれば、図６に示したように溶融塩電解による電流Ｉが流れる。
溶融塩電解による電流Ｉが流れると、基材１のアノード２側では、以下の式（１）に示すアノード反応が起きる。また、基材１のカソード３側では、以下の式（２）に示すカソード反応が起きる。
Ａｌ→Ａｌ３＋＋３ｅ・・・式（１）
Ｏ２＋４ｅ→２Ｏ２−・・・式（２）
４Ａｌ＋３Ｏ２→４Ａｌ３＋＋６Ｏ２−・・・式（３）
上記のように融点以上の温度で式（１）及び式（２）に従って溶融塩電解が起きることにより、式（３）に示すように、Ａｌ３＋とＯ２−が基材１内に蓄積してｎ型半導体層１２の元となる溶融イオン層及びｐ型半導体層１３の元となる溶融イオン層が形成される。
レーザ照射が終了すると温度が下降する。温度下降速度は、ｎ型半導体層１２を形成する溶融イオン層及びｐ型半導体層１３を形成する溶融イオン層内で完全に均一ではない。このため、各溶融イオン層内では、固液が混在して部分的に凝固してＡｌ２Ｏ３を形成する。（ａ）溶融状態が残っている部分はまだイオン化していることにより、又は、（ｂ）固体のＡｌ２Ｏ３は室温では絶縁体であるが、融点近くの高温では電子伝導性が有ることにより、更には、（ｃ）これらの両方の理由により、図７に示すように、アノード反応及びカソード反応が引き続き起きる。ｎ型半導体層１２内では、Ｏ２−イオンが欠乏し、Ａｌ３＋イオンが過剰となり、電気的バランスが崩れる。電気的中性を保つため、ｎ型半導体層１２内に新たなドナー準位が形成される。一方、ｐ型半導体層１３内では、Ａｌ３＋イオンが欠乏し、Ｏ２−イオンが過剰となり、電気的バランスが崩れる。電気的中性を保つため、ｐ型半導体層１３内に新たなアクセプタ準位が形成される。
更に、温度が室温まで下降すると、図８に示したｎ型半導体層１２及びｐ型半導体層１３が形成されると考えられる。すなわち、ｎ型半導体層１２は、酸素欠乏もしくはアルミニウム過剰のｎ型半導体となる。一方、ｐ型半導体層１３は、アルミニウム欠乏もしくは酸素過剰のｐ型半導体となる。これらｎ型半導体層１２とｐ型半導体層１３との間の領域においては、絶縁性の酸化アルミニウム層１１が形成される。
ｐ型半導体層１３とｎ型半導体層１２とが面接触した場合にはｐｎ接合となり、その結合部には空乏層が生じる。空乏層の厚さは新たに生じたドナー準位のキャリア濃度及びアクセプタ準位のキャリア濃度により決定される。ｎ型半導体層１２及びｐ型半導体層１３の断面ＥＤＳ分析（Energy dispersive X-ray spectrometry：エネルギー分散型Ｘ線分析）結果等から、キャリア濃度の最大値は、極めて高い濃度（１０２１〜１０２３個／ｃｍ３）であると推定される。キャリア濃度が極めて高いため、空乏層の厚さは１ｎｍ以下になり、トンネル電流が流れやすいものとなる。また、空乏層内の電子状態が金属化して高い導電性が得られるものと考えられる。
以上説明したように、サイズ２０μｍ以上の半導体層を形成することができる。半導体層を集めることにより、サイズ０．１ｍｍ以上の半導体層を形成して実用デバイス材料を形成することができる。また、ｎ型半導体粉末及びｐ型半導体粉末を形成して、それぞれを固形化することにより、任意のサイズの実用デバイス及び半導体電池用電極材を形成することができる。
なお、図１及び図５に示した直流電源１０４のプラス側とマイナス側とを入れ替えると、アノード２がカソードとなり、カソード３がアノードとなる。その結果、上述の実施形態１とは逆反応が生じ、アノード２表面にはカソード反応により酸素過剰酸化アルミニウムのｐ型半導体が、カソード３表面にはアノード反応により酸素欠乏酸化アルミニウムのｎ型半導体が、それぞれ形成される。
〔実施形態２〕
次に、本発明の実施形態２に係る半導体製造方法及び半導体製造装置について、図６〜図１１を参照して説明する。なお、実体形態２に係る基材や半導体の状態図、あるいは半導体製造方法の処理手順を示すフローチャートについては、実施形態１の説明の際に使用した図６〜図９を再度用いることとする。また、説明の便宜上、上記した実施形態１にて説明した部材と同じ機能を有する部材については、同じ符号を付し、その説明を省略する場合がある。
実施形態１では、レーザ照射により基材１を溶融させ、基材１を貫通させていた。これに対し、実施形態２では、レーザ照射により基材１を貫通させるのではなく、レーザ照射により基材１の一主面を平面状に溶融させる。溶融させた一主面に接触させた、アノード２とカソード３との間に電流を流すことにより、溶融塩電解を生じさせる方法である。
［原材料］
実施形態２では、半導体層をレーザ法により形成するための原材料の基材１として、実施形態１と同様に、酸化アルミニウムを用いる。なお、基材１の材質としては、一般にアルミナと呼ばれる材料の他にも、単結晶の融点が２０４０℃であるサファイアでもよく、非結晶（アモルファス）や多結晶でもよい。基材１は、板状であるが、これに限られず、他にも、棒状、線状、粉末状等であってもよい。また、基材１に用いられる酸化アルミニウムの純度は高い方がよいが、比較的低純度でも構わない。例えば純度９９．４％以上の酸化アルミニウムや、４Ｎのサファイアを基材１に用いてもよい。
［半導体製造装置］
実施形態２の半導体製造装置１００は、図１０に示すように、絶縁体の押え板１１２の上に基材１を配置し、その上に板状のアノード２と板状のカソード３とを離間させて配置し、更にアノード２の上には絶縁体の押え板１１３を、カソード３の上には絶縁体の押え板１１４をそれぞれ配置した構造になっている。レーザ照射により基材１が溶融貫通する場合に備えて、押え板１１２の中央部には貫通孔４が開けられている。図１０には示していないが、押え板１１２、押え板１１３、押え板１１４、アノード２及びカソード３の位置関係がずれないように、それぞれは互いに固定されている。また、半導体製造装置１００は、基材１にレーザ光を照射するレーザ装置１０１と、アノード２とカソード３との間に電圧を印加するための直流電源１０４と、電流制限抵抗１０５と、スイッチ１０６とを備えて構成される。
アノード２は、基材１上面の一方の端部側（図１０では左側）に配置される。また、カソード３は、基材１の他方の端部側（図１０では右側）に配置される。押え板１１２及び押え板１１３にはアノード２を基材１と接触させるための治具を備え付ける。押え板１１２及び押え板１１４にはカソード３を基材１と接触させるための治具を備え付ける。
［アノード］
アノード２には、アルミニウム板を用いる。なお、アノード２の形状は、板状に限らず、他にも例えば棒状、粉末を板状又は棒状に固めたものでもよい。板状の場合、その厚さは０．０１〜１０ｍｍ程度であることが好ましい。レーザ照射により基材１が溶融した場合、アノード２の、基材１に接した部分も溶融すると考えられる。アノード２の板厚が大きければ、溶融した基材１の熱がアノード２を通じて外部に逃げに易くなる。その結果、アノード２の基材１との接触面の温度上昇が抑制されるので、アノード２も溶融しない、もしくは溶融しづらくなる。
一方、アノード２の厚さは０．２ｍｍ以下にすることがより好ましい。アノード２が溶融する時間が長くなると、アノード２としての構造が破壊される。適正なレーザ照射条件を設定する必要が生じる。
また、アノード２に用いるアルミニウムの純度は高い方がよいが、例えば１０８５材（９９．８５質量％、他はＦｅ、Ｓｉ等）のような他元素を含むアルミニウム合金を用いてもよい。
［カノード］
カソード３には、白金板を使用するものとする。なお、カソード３としては、他にも、ロジウム等の白金族金属、酸化イリジウム、酸化パラジウム又は酸化ルテニウム等の白金族酸化物、或いは、白金族化合物を用いることができる。また、カソード３としては、上述の白金族金属、白金族酸化物、又は白金族化合物を含む合金、或いは、上述の白金族金属、白金族酸化物、又は白金族化合物を含む混合物を用いても良い。さらに、カソード３としては、カーボンを用いてもよい。なお、白金の融点は、１７６８℃である。また、白金の純度は高い方がよく、市販の純度（９９．９％）があればカソード３としては十分機能する。カソード３の形状は、板状に限らず、他にも例えば棒状、粉末を板状や棒状に固めたものでもよい。板状の場合、その厚さは０．０１〜１０ｍｍ程度であることが好ましい。
また、カソード３として白金を用いた場合、その融点は基材１の融点（２０７２℃）よりも低いため、レーザ照射により基材１が溶融した場合、カソード３の、基材１に接した部分も溶融すると考えられる。カソード３が溶融する時間が長くなると、カソード３としての構造が破壊される。適正なレーザ照射条件を設定する必要が生じる。
レーザ装置１０１から基材１に対してレーザを照射する場合、レーザ光が、押え板１１３と押え板１１４との間、アノード２とカソード３との間を、この順に、通過し、基材１の表面に当たることになる。基材１の表面におけるレーザ光が当たる箇所は、レーザ装置１０１側から見ると、アノード２の先端２ｂとカソード３の先端３ｂとの間の中間の位置となる。
［レーザ装置］
レーザ装置１０１は、基材１にレーザ光を照射するための装置である。レーザ装置１０１が照射するレーザの種類には、ディスクレーザ（波長１０３０ｎｍ）、ファイバーレーザ（波長１０６４ｎｍ）、ＹＡＧレーザ（波長１０６４ｎｍ）、エキシマレーザ（波長はレーザ媒質のガスの種類により異なり、１９３２４８，３０８３５１ｎｍ等がある）、炭酸ガスレーザ（波長１．６μｍ）、半導体レーザ（波長は半導体の構成元素によって異なり、３７５〜２０００ｎｍ等がある）などがある。本実施形態に係るレーザ法においては、上記したいずれかのレーザを用いることが好ましい。実施形態２における酸化アルミニウム半導体層の形成実験を行うためには、炭酸ガスレーザを使うことがより好ましい。
［レーザを試料に照射する方法］
一般に、レーザ装置１０１を設定することによって、レーザ照射条件を細かく調整できるようになっている。例えば、照射エネルギー（ｍＪ）、パルス幅（ｍｓ）、周期（ｍｓ）、照射時間（ｓ）、焦点外し量（ｍｍ）等を適宜設定することができる。ディスクレーザやファイバーレーザ等の波長は、１０００ｎｍ程度で赤外域にあるので、原理的にはレーザ光は、基材１を透過してしまい加工はできないはずである。
しかし、実際には基材１の表面に凹凸や汚れがあると、局所的にレーザの熱が吸収され、そこを起点として熱が伝わり目的の加工（本実施形態では基材１の溶融）を行うことができる場合がある。ここで、安定した加工を可能とするためには、予め基材１の表面に極微量の黒鉛粉末を塗布することにより起点を確実に確保することが好ましい。炭酸ガスレーザでは基材１を透過することがなく平面状に溶解しやすいので、起点を設ける必要はない。
通常、レーザ装置１０１によって、１つの基材１に複数回レーザ照射を行う。レーザ照射する位置は、予めプログラミングしておくのが一般的である。レーザ照射する位置の位置合わせには、基材１を固定してミラーを使用したガルバノスキャナを用いたり、レーザ装置１０１を固定して基材１をＸＹＺステージで移動させたり、あるいはこの両方を用いても良い。
［レーザ照射セル］
実施形態２では、図１０に示すように、押え板１１２、基材１が、この順に積層され、更に、基材１の一端側にアノード２と押え板１１３が、この順に、基材１の他端側にカソード３と押え板１１４が、この順に、それぞれ積層されてセルが構成されている。
アノード２の先端２ｂと、カソード３の先端３ｂとの間の距離は０．０５〜５ｍｍに調整する。０．０５ｍｍ以下ではアノード２の先端２ｂ又はカソード３の先端３ｂに直接レーザ光が照射されることがあり好ましくない。５ｍｍよりも大きい場合にはレーザ照射により基材１に生じる熱が基材１を通じてアノード２の先端２ｂ又はカソード３の先端３ｂまで十分に伝搬しないため、アノード２の先端２ｂ又はカソード３の先端３ｂの溶融が生じないからである。好ましくは０．１５〜０．５ｍｍに調整する。基材１の表面におけるレーザ光が当たる箇所は、レーザ装置１０１側から見ると、アノード２の先端２ｂとカソード３の先端３ｂとの間の中間の位置となることが重要である。
上記したセルに電圧を印加するための直流電源１０４は、電流制限抵抗１０５、スイッチ１０６を通してプラス側がアノード２に、マイナス側がカソード３に接続される。スイッチ１０６については手動でＯＮ・ＯＦＦしてもよいが、レーザ光の照射のタイミングとスイッチ１０６のＯＮ・ＯＦＦとを同期させるか、あるいはスイッチ１０６をレーザ照射前にＯＮしておいて、レーザ光照射で溶融塩電解が生じた時に自動的に電流Ｉが流れるようにしてもよい。
［半導体製造方法］
次に、半導体製造装置１００を用いた半導体層の製造方法について、図９、図１０及び図１１を用いて説明する。なお、半導体製造装置１００の周囲の雰囲気を大気中、室温で作業したものとする。
まず、基材１の一主面にアノード２とカソード３を配置する（配置工程Ｓ１）。
続いて、アノード２とカソード３とを、それぞれ基材１と接触させた状態で、基材１を基材１の融点（２０７２℃）以上に加熱して溶融させる（加熱工程Ｓ２）。基材１の加熱は、図１１に示すように、レーザ装置１０１から基材１に対してレーザ光を照射することによって行われる。
以下、加熱工程Ｓ２について詳しく説明する。加熱工程Ｓ２では、最初にスイッチ１０６をＯＮにしてアノード２とカソード３との間に電圧を印加する。なお、アノード２とカソード３との間に電圧を印加した当初は、絶縁体である基材１には電流Ｉは流れない。
印加電圧の大きさは、上記したセルの構成材料又はレーザ照射条件により異なるが、１〜６０Ｖの範囲で設定するものとする。本実施形態においても、溶融塩電解の速度を抑えるため、直流電源１０４と直列に電流制限抵抗１０５を配置し、一定以上の電流Ｉが流れないようにしている。アノード２とカソード３との間を流れる電流Ｉの電気量を制御している。
そして、図１１に示すように、レーザ装置１０１から基材１へ向かう方向にレーザ光を出射する。アノード２の先端２ｂとカソード３の先端３ｂとの間の中間の位置にある、基材１の表面に、レーザ装置１０１からレーザ光が照射される。
加熱工程Ｓ２の後に、基材１の少なくとも一部が溶融している全期間において、図６に示すように、アノード２とカソード３との間に電流Ｉを流して、溶融塩電解を行う（溶融塩電解工程Ｓ３）。なお、溶融塩電解工程Ｓ３を行う期間は、基材１の少なくとも一部が溶融している全期間のうちの一部の期間だけであってもよい。
溶融塩電解工程Ｓ３では、基材１が融点以上に加熱されて溶融する。この熱は、基材１からアノード２の先端２ｂ及びカソード３の先端３ｂに伝搬する。基材１からアノード２の先端２ｂに伝搬した熱は、アノード２の先端２ｂの表面の一部を溶融する。溶融した基材１の表面と、溶融したアノード２の先端２ｂの表面とは密に接する。この界面においてアノード反応が進行する。
一方、基材１からカソード３の先端３ｂに伝搬した熱は、カソード３の先端３ｂの表面の一部を溶融する。溶融した基材１の表面と、溶融したカソード３の先端３ｂの表面とは密に接する。溶融した基材１の表面と溶融したカソード３の先端３ｂの表面との界面に、大気中の酸素が供給されることにより、この界面におけるカソード反応が進行する。
上述のアノード反応及びカソード反応により、基材１内に生成物５が形成される。アノード２に近接した生成物５の端部５ａは、酸素イオンが欠乏、またはアルミニウムイオンが過剰な状態になる。また、カソード３に近接した生成物５の端部５ｂは、酸素イオンが過剰、またはアルミニウムイオンが欠乏した状態になる。上記した溶融塩電解工程Ｓ３の後に、生成物５を冷却し、ｎ型半導体層１２及びｐ型半導体層１３を形成する（半導体形成工程Ｓ４）。具体的には、半導体形成工程Ｓ４では、レーザ装置１０１によるレーザ照射を終了する。レーザ照射が終了すると、生成物５の温度が下降する。生成物５の一部が凝固して固体に変化する。結果として、図８に示すように、アノード２側には、酸素が欠乏又はアルミニウムが過剰の状態となっているｎ型半導体層１２が形成される。また、カソード３側には、酸素が過剰又はアルミニウムが欠乏した状態となっているｐ型半導体層１３が形成される。
第２実施形態に係る半導体製造方法によって得られるｎ型半導体層１２及びｐ型半導体層１３の厚さは、基材１の厚さ、レーザ照射条件、アノード２とカソード３との間を流れる電流Ｉの電気量（電流×時間）等によって変更可能である。例えば、ｎ型半導体層１２及びｐ型半導体層１３の厚さは、それぞれ、１〜１００μｍの広い範囲で形成できる。また、溶融電解時の電解条件を調整することにより、ｎ型半導体層１２とｐ型半導体層１３とが面接触したｐｎ接合を形成することができる。
なお、図１０及び図１１に示した直流電源１０４のプラス側とマイナス側とを入れ替えると、アノード２がカソードとなり、カソード３がアノードとなる。その結果、上述の実施形態１とは逆反応が生じ、アノード２表面には酸素過剰酸化アルミニウムのｐ型半導体が、カソード３表面には酸素欠乏酸化アルミニウムのｎ型半導体が、それぞれ形成される。
図９に戻って、半導体形成工程Ｓ４後における製造工程について説明する。実施形態２においても、半導体形成工程Ｓ４後に、分離工程Ｓ５を行う。この分離工程Ｓ５においては、まず、押え板１１３、押え板１１４、アノード２及びカソード３を取り除いて、ｎ型半導体層１２及びｐ型半導体層１３が形成された基材１を半導体製造装置１００から取り外す。そして、ｎ型半導体層１２及びｐ型半導体層１３を、例えば切削やスパッタにより切り離す。スパッタの場合、ｎ型半導体層１２を切り離す場合にはｐ型半導体層１３をマスキングし、ｐ型半導体層１３を切り離す場合にはｎ型半導体層１２をマスキングしてから行う。また、生成物５に混在するｎ型半導体、p型半導体、酸化アルミニウム及び金属アルミニウムは、それぞれの密度（ｇ／ｃｍ３）が互いに異なるので、生成物５を多く集めて粉末状にしてから、遠心分離により、それぞれの単体の粉末を集めることも可能である。
切り離したｎ型半導体及びｐ型半導体を取り出して、ｎ型半導体をｎ型酸化アルミニウム半導体原料に、ｐ型半導体をｐ型酸化アルミニウム半導体原料に、それぞれ、用いることが可能となる。これらの酸化アルミニウム半導体原料と絶縁性の酸化アルミニウム原料を混合することによりキャリア濃度を調整することができる。
具体的には、分離工程Ｓ５の後に、調整工程Ｓ６が行われる。この調整工程Ｓ６においては、ｎ型半導体層１２と、通常の酸化アルミニウムとを同時にスパッタして成膜することにより、キャリア濃度を調整したｎ型酸化アルミニウム半導体層を形成する。あるいは、遠心分離により集めたｎ型半導体粉末と通常の酸化アルミニウム粉末とを適切な比率で混合することにより、全量としてキャリア濃度を調整したｎ型酸化アルミニウム半導体を形成する。上述のスパッタによる成膜及び遠心分離による混合のいずれの場合であっても、形成される半導体層に若干のｐ型半導体が含まれていても問題はない。また、ｐ型半導体層１３と、通常の酸化アルミニウムとを同時にスパッタして成膜する。あるいは、遠心分離により集めたｐ型半導体粉末と通常の酸化アルミニウム粉末を適切な比率で混合することにより、全量としてキャリア濃度を調整したｐ型酸化アルミニウム半導体を形成する。上述のスパッタによる成膜及び遠心分離による混合のいずれの場合であっても、形成される半導体層に若干のｎ型半導体が含まれていても問題はない。
ｐ型半導体層１３及びｎ型半導体層１２は、いずれも酸化アルミニウム半導体デバイス及び半導体電池電極材の原料となる。また、ｐ型半導体層１３及びｎ型半導体層１２を組み合わせた積層構成にすれば、ダイオード、トランジスタ、サイリスタなど様々な半導体デバイス及び半導体電池を実現することができる。また、ｎ型半導体粉末及びｐ型半導体粉末の場合、それら粉末を固形化することにより、任意のサイズの実用デバイス及び半導体電池用電極材を形成することができる。
〔実施例及び比較例〕
以下、実施例及び比較例について、図１８も参照しつつ説明する。
〔実施例１〕
以下、実施例１について、図１〜図９、及び図１８を参照して説明する。実施例１では、基材１として、サイズ５０×５０×０.５ｍｍで９９.６％の酸化アルミニウム板（アルミナ板）を用いた。アノード２として、サイズ５０×５０×０.５ｍｍの５Ｎのアルミニウム板を用いた。カソード３として、レーザ光を通すために直径１ｍｍの小孔３ａが中央部９か所に開けられたサイズ５０×５０×０．１ｍｍの４Ｎの白金板を用いた。
また、アノード２側の押え板１０２として、サイズ８０×８０×１０ｍｍのＳＵＳ３０４板を用いた。カソード３側の押え板１０３として、レーザ光を通すために直径１ｍｍの貫通孔１０３ａが中央部９か所に開けられたサイズ８０×８０×１０ｍｍのＳＵＳ３０４板を用いた。
図１に示すように、押え板１０２、アノード２、基材１、カソード３、孔開き押え板１０３が、この順に、積層されてセルが構成されている。
この際、カソード３の９箇所の小孔３ａと、押え板１０３の９箇所の貫通孔１０３ａの重なり精度を、０.１ｍｍ以内にしてレーザ光が基材１に当たるようにした。また、押え板１０２及び孔開き押え板１０３には、それぞれ例えばクランプ等を用いて荷重をかけて、押え板１０２及び孔開き押え板１０３を固定した。
このとき、クランプの挟み部全てに厚さ１ｍｍのテフロン（登録商標）からなる絶縁シートを入れることにより、押え板１０２及び孔開き押え板１０３どうしが電気的に絶縁されるようにした。なお、絶縁シートの材質は適宜変更してもよい。
レーザ装置１０１としては、ＴｒｕＤｉｓｋ１０００３（ＴＲＵＭＰＦ社製ディスクレーザ）を用いた。直流電源１０４としては、ＰＭＸ５００−０．１Ａ（菊水電子社製）を用いた。電圧及び電流の各変化を測定するオシロスコープに、ＤＳ−５４１２Ａ（岩崎通信機社製）を用いた。
はじめに、９箇所中１つ目の貫通孔１０３ａにて、図１のスイッチ１０６をＯＦＦの状態でレーザ照射出力５００Ｗ、スポットサイズφ０．３ｍｍ、照射時間５００ｍｓ、焦点外し量±０ｍｍの条件で照射を行った。このレーザ照射条件で酸化アルミニウム溶解が良好にできることを予め確認した。
次に、９箇所中２つ目の貫通孔１０３ａにて、直流電源１０４を６０Ｖの定電圧モードにして、図５に示すように、スイッチ１０６をＯＮにした直後に、上述と同じ条件でレーザ照射を行った。このとき、電流制限抵抗１０５は１０Ωとした。レーザ照射の時間で電流Ｉが流れることを確認してからスイッチ１０６をＯＦＦにした。これにより、直径約１．２ｍｍの生成物を得た。
図１２に、レーザ照射を行った際に得られた電圧及び電流の変化をオシロスコープで観察した結果を示す。横軸は、０．０秒よりも右側がレーザ照射を開始してからの時間、０．０秒よりも左側がレーザ照射を開始する前の時間、を示す。左側の縦軸は電圧を示し、右側の縦軸は電流を示す。
図１２に示すように、レーザ照射前（０．０秒よりも左側）では、電圧は、約６０Ｖであったが、レーザ照射直後、大きく低下した。その後、０．５秒までは０〜８Ｖであったが、０．５秒経過後、電圧は上昇し、０．５秒から２．２秒までの間１．２〜１．６Ｖを維持した。２．２秒経過後は略０Ｖとなった。
一方、電流は、レーザレーザ照射直後ピークとなり、すぐに０．１Ａとなった。その後、２．２秒まで０．１Ａを維持した。２．２秒経過後、急激に低下し、０．０Ａとなった。
以上から、０．０秒から１．０秒の間で図６に示したアノード反応及びカソード反応が生じ、１．０秒から２．２秒の間で図７に示したｐ型半導体層１３及びｎ型半導体層１２が形成されたものと考えられる。
セルを解体して基材１を取り出し、９箇所中２つ目の貫通孔１０３ａにレーザ照射して電流Ｉを流した場合に形成された試料のＳＥＭ観察及びＥＤＳ元素分析を行った。最初に、レーザ装置１０１の反対側（アノード２側）には、一部アルミニウムが付着していたのでこれを完全に取り除いた。次に、形成した試料を取り出し、断面を貫通孔１０３ａがほぼ２等分されるように基材１を手で２つに分割した。その片側試料の断面とその断面をアノード１２方向からのＳＥＭ観察及びＥＤＳ元素分析をした結果を図１３に示す。図１３の上側の３つの図（第一列）は、画像１３０１がＳＥＭ像で、画像１３０２が画像１３０１と同一場所におけるＡｌの元素マッピング像、画像１３０３が画像１３０１と同一場所におけるＯの元素マッピング像である。
図１３の下側の３つの図（第二列）は、画像１３０４がＳＥＭ像、画像１３０５が画像１３０４と同一場所におけるＡｌの元素マッピング像、画像１３０６が画像１３０４と同一場所におけるＯの元素マッピング像である。ただし、第二列の画像１３０４は元素マッピング像とは異なる時期に観察した像であり、他の全ての像にあるＣＴ（カーボンテープの粘着剤）は撮影されていない。
図１３において、「Ｂ」部はバルクを示す。「ａ」部については、Ａｌが強く検出されたがＯはほとんど検出されなかった部分でアルミニウム金属と判断できる。「ｖ」部については、Ａｌはバルクと同じだがＯの検出がバルクより小さく、酸素が欠乏したｎ型半導体と判断できる。「ｅ」部については、Ａｌはバルクと同じだがＯの検出がバルクよりも大きく酸素が過剰であるｐ型半導体と判断できる。なお、「ＣＴ」部は上述のようにカーボンテープの粘着剤がそれぞれ存在する場所を示す。
以上のことから本方法によりｐ型半導体、ｎ型半導体が形成されたことが判明した。ただし「ｖ」部のｎ型半導体、「ｅ」部のｐ型半導体の存在位置に規則性はなく、図２〜図４に示したきれいな層状ではなかった。この条件ではレーザ照射のエネルギーが大き過ぎたためと推測する。きれいな層状の半導体を形成するためには、アノード、カソードの構造、レーザ照射条件、通電電気量などを最適化する必要がある。なお、ｎ型半導体は酸素欠乏型酸化アルミニウム、ｐ型半導体は酸素過剰型酸化アルミニウムであるが、これらはいずれもアモルファスもしくは多結晶を若干含むアモルファスであることを電子線回折で確認した。
〔実施例２〕
次に、実施例２について、図１０〜図１８を参照して説明する。実施例２では、基材１として、サイズ２５×２５×０．５ｍｍで９９．６％の酸化アルミニウム板（アルミナ板）を用いた。アノード２として、サイズ２０×４０×０．１８ｍｍで１０８５材（９９．８５質量％、他はＦｅ、Ｓｉ等）のアルミニウム板を用いた。また、カソード３として、サイズ１．５×３０×０．２ｍｍの４Ｎ白金帯板を用いた。
図１０に示すように、押え板１１２上に基材１を配置し、基材１上面の一方の端部（図１０の左側）には、アノード２及び押え板１１３を、この順に重ねた。基材１上面の他方の端部側（図１０の右側）には、カソード３及び押え板１１４を、この順に重ねた。この際、アノード２の先端２ｂとカソード３の先端３ｂとが並行になるようにし、その間隔が０．２０ｍｍになるようにした。また、レーザ光が先端２ｂと先端３ｂとの間の中間を通って基材１に当たるようにした。
押え板１１２と押え板１１３との間に基材１及びアノード２を挟むように、また、押え板１１２と押え板１１４との間に基材１及びカソード３を挟むようにそれぞれをＳＵＳネジで固定した。この際、アノード２とカソード３とが電気的に接触しないようにした。
レーザ装置１０１として、澁谷工業社製の炭酸ガスレーザＳＰＬ２３０５−Ｅ４００を用いた。直流電源１０４として、菊水電子社製のＰＭＸ５００−０．１Ａを用いた。電圧及び電流の各変化を測定するオシロスコープに、ＤＳ−５４１２Ａ（岩崎通信機社製）を用いた。
最初に、基材１にアノード２、カソード３を装着しないでレーザを基材１に照射し、基材１の溶解形態が良好となるレーザ照射条件を決定した。この結果、照射パルスエネルギー１００ｍＪ、パルス幅０．１ｍｓ、周期１０ｍｓ、照射時間０．５ｓ、焦点外し量４．０ｍｍの照射条件にした場合、基材１の表面に直径約０.７ｍの溶融痕が得られ、酸化アルミニウム溶融が良好にできることを確認した。
次に、図１１に示すように、基材１にアノード２、カソード３を装着して、直流電源１０４を６０Ｖの定電圧モードにしてスイッチ１０６をＯＮにし、この直後、上述と同じ条件でレーザ照射を行った。電流制限抵抗１０５は０Ωとした。レーザ照射の時間で電流Ｉが流れることを確認してからスイッチ１０６をＯＦＦにした。
この際の電圧と電流のオシロスコープ観察結果を図１４に示した。横軸は、０．０秒よりも右側がレーザ照射を開始してからの時間、０．０秒よりも左側がレーザ照射を開始する前の時間、を示す。左側の縦軸は電圧を示し。右側の縦軸は電流を示す。なお、図１４に示した測定では、オシロスコープのトリガーレベルを電圧５８Ｖ以下に設定していたため、レーザ照射から０．２秒経過後にトリガーがかかった。よって、実際のレーザ照射からの経過時間は、時間軸の読みに０．２秒を加算した時間になる。
図１４に示すように、レーザ照射前（０．０秒よりも左側）では、電圧は、約６０Ｖを維持していたが、レーザ照射により、若干低下し不安定な状態が約２秒間継続した。その後、６０Ｖの電圧に復帰した。
一方、電流は、ほとんど測定できなかった。このようにオシロスコープでは電流はノイズに埋もれて検出できなかったが、電流計の直接の読み取りでは、０．０秒から２．０秒までは約４ｍＡ、２秒後では０ｍＡの電流が測定できた。この実験では０．１Ａ程度の電流が流れると予測していたが、実際には４ｍＡ程度であり半導体の形成もわずかであった。
電流が予測よりも小さかった理由について次のように考える。すなわち、基材１の溶融部の大きさに対してアノード２及びカソード３は大きく、また熱容量も大きいので、レーザ照射による基材１の溶融部熱はアノード２の先端２ｂ及びカソード３の先端３ｂを通じてアノード２及びカソード３に伝搬して放熱されやすい。そこで、先端２ｂ及び先端３ｂで溶融塩電解が生じるほど温度が上昇した部分は少なかったためか、あるいは、温度上昇した時間が非常に少なかったためと考えられる。
図１５に、形成した試料表面を光学顕微鏡にて撮影した画像を示す。基材１の中央にある黒ずんだ部分がレーザ照射による溶解部である。左側の破線で囲んだ部分がカソード３の板の位置、右側の破線で囲んだ部分がアノード２の板の位置である。カソード３の先端３ｂの位置とアノード２の先端２ｂの位置を示した。先端３ｂと先端２ｂとの間隔は０．２ｍｍである。溶融部の大きさは図の上下で約０．７ｍｍだった。これは上述のアノード２、カソード３を取り付けないでレーザ照射した場合とほぼ同じであった。
これに対して、形成した試料の左右の幅は約０．３ｍｍであった。カソード３側（左側）においては、溶融部の側のラインが先端３ｂのラインとほぼ一致したが、アノード２側（右側）においては、溶融部右側のラインは先端２ｂよりも右側に約０．１ｍｍはみ出していた。
図１６は、図１５と同一試料のＳＥＭ観察、ＥＤＳ元素分析の結果である。画像１６０１がＳＥＭ像、画像１６０２がＡｌの元素マッピング像、画像１６０３がＯの元素マッピング像である。
図１６からは、Ａｌ及びＯの強度の違いが分かりづらいので、図１６の画像１６０２及び画像１６０３のみを拡大して図１７に示した。画像１７０１が画像１６０２の拡大図、画像１７０２が画像１６０３の拡大図である。
図１７に示すように、破線の丸を画像１７０１及び画像１７０２の同一箇所に記した。「ｅ」で示した３つの丸内を比較すると、Ａｌの強度に対して僅かではあるがＯの強度が高く酸素過剰のｐ型半導体が形成されていることが分かった。また、図１５及び図１６を参照すると、カソード３の先端３ｂに沿ってｐ型半導体が形成されていた。
一方、「ｖ」で示した３つの丸内を比較すると、Ａｌの強度に対して僅かではあるがＯの強度が低く酸素欠乏のｎ型半導体が形成されていることが分かった。図１５及び図１６を参照すると、アノード２の先端２ｂ近傍と基材１との間にｎ型半導体が形成されていた。
実施例１と比較して実施例２の生成物量が非常に少ないが、この理由はレーザ照射時の電気量が、実施例１で０．１Ａ×２．２ｓだったのに対し、実施例２では４ｍＡ×２ｓであり、１／２７であったためである。アノード２及びカソード３の形態を板ではなく線にしてサイズを小さくすることなどによりレーダ照射で発生する熱の放熱量を減らし、実施例２の電気量を上げて半導体の生成量を増加することができる。
なお、ｎ型半導体は酸素欠乏型酸化アルミニウム、ｐ型半導体は酸素過剰型酸化アルミニウムであるが、これらはいずれもアモルファスもしくは多結晶を若干含むアモルファスであることを電子線回折で確認した。よってより正確に示すならば、ｎ型半導体は「酸素欠乏型アモルファス酸化アルミニウム」、ｐ型半導体は「酸素過剰型アモルファス酸化アルミニウム」である。
〔比較例１〕
以下、上記した実施例１、２の結果を分析するために行った比較例１について説明する。比較例１では、溶融塩電解工程Ｓ３を行っていない点が実施例１、２と異なる。
生成物の大きさは、実施例１と同じ程度で、直径１．２ｍｍであった。形成した物質のＥＤＳ元素分析を行った。レーザ装置１０１の反対側（アノード２側）には、一部アルミニウム金属が付着していたので、これを完全に取り除き基材１の表面と考えられる部分をＥＤＳ分析した。
その結果、元素としてＡｌとＯが検出された。参考のため、レーザ装置１０１によるレーザ照射をしていない部分の基材１においても、Ａｌ及びＯの測定を行ったところ、Ａｌ及びＯの強度に差はなかった。すなわち、比較例１では、半導体層は形成できなかった。
〔比較例２〕
次に、比較例２について説明する。比較例２では、レーザ装置１０１によるレーザ照射を行っていない点が実施例１〜３と異なる。
比較例２では、基材１として、サイズが２４×２４ｍｍで厚さ０．１ｍｍの５Ｎのアルミニウム板を用いた。そして、フルウチ化学製で５ＮのアルミニウムＡｌ（φ７６×６ｍｍ厚）をターゲット材とし、Ａｒ＋Ｏ２ガス、全圧０．４Ｐａの条件で約４０分間スパッタを行い、アルミニウム板上に約３０ｎｍの酸化アルミニウム膜を付与した。スパッタ装置として、日電アネルバ製ＳＰＣ−３５０型を用いた。
次に、日本電子社製の走査型プローブ顕微鏡ＪＳＰＭ−５２００に、プローブ（Budgetsensors社製）を用いて、スパーク法にて生成物形成を行った。アルミニウム板側をアノード２、プローブ側をカソード３として印加電圧を６０Ｖに設定し、約１０Ｖ／ｓのスキャニング速度で電圧を印加した。約２０Ｖの印加電圧でスパークした。これにより、比較例２では、直径約１μｍの大きさの非常に小さな生成物を形成した。
生成物の断面試料をＦＩＢ（Focused Ion Beam：集束イオンビーム）を使用して作製し、ＴＥＭ観察及びＥＤＳ元素分析を行った。その結果、元素としてＡｌとＯが検出された。生成物の表面側（カソード側）は、Ｏが多く、Ａｌが少なかったため、ｐ型半導体層が形成されたと考えられる。また、生成物のアルミニウム側（アノード側）にはＯが少なく、Ａｌが多かったため、ｎ型半導体層が形成されたと考えられる。
ｐ型半導体層１３とｎ型半導体層１２の間には絶縁体の酸化アルミニウム層１１が存在したが、一部にｐ型半導体層１３とｎ型半導体層１２が直接接触している部分があり、ここでｐｎ接合が生じていると考えられる。なお、ｎ型半導体は酸素欠乏型アモルファス酸化アルミニウム、ｐ型半導体は酸素過剰型アモルファス酸化アルミニウムである。
以上説明した、実施例１、実施例２、比較例１、及び比較例２の結果を図１８にまとめた。実施例１、及び実施例２において、基材１へのレーザ照射と通電による溶融塩電解で目的のｐ型半導体層１３及びｎ型半導体層１２を得ることができた。
これに対して、比較例１のように、レーザ装置１０１によるレーザ照射を行ったが、溶融塩電解を行わなかった場合には、半導体層が得られなかった。また、比較例２のように、スパークにより得られた生成物では半導体化はしたものの、そのサイズは１μｍ程度で小さく、大きな半導体層を得ることはできなかった。
〔まとめ〕
本発明の一実施形態における半導体製造方法では、酸化アルミニウムを含む基材１の一端に酸化反応を生じさせるアノード２と、他端に還元反応を生じさせるカソード３とを配置する配置工程Ｓ１と、アノード２を基材１の一端に、カソード３を基材１の他端に、それぞれ接触させた状態で、基材１を加熱して溶融させる加熱工程Ｓ２と、基材１の少なくとも一部が溶融している全期間又は一部の期間において、アノード２とカソード３との間に電流Ｉを流して溶融塩電解を行う溶融塩電解工程Ｓ３と、溶融塩電解工程Ｓ３の後に基材１を冷却してｐ型半導体層１３及びｎ型半導体層１２を形成する半導体形成工程Ｓ４と、を含む。
また、加熱工程Ｓ２における基材１の加熱には、レーザ光が用いられており、前記レーザ光は、ＹＡＧレーザ、ディスクレーザ、ファイバーレーザ、エキシマレーザ、炭酸ガスレーザ、半導体レーザのうちの少なくとも一つを含む。
上記構成によれば、基材１を効率よく加熱することができる。
また、アノード２は、アルミニウムからなり、カソード３は、白金からなる。
また、アノード２は、白金からなり、カソードは、アルミニウムからなる。
また、基材１は、粉末状又は板状の材質から形成される。
また、半導体形成工程Ｓ４で形成されたｐ型半導体層１３及びｎ型半導体層１２のみを分離する分離工程Ｓ５と、分離工程Ｓ５で分離されたｐ型半導体層１３及び／又はｎ型半導体層１２と、通常の酸化アルミニウムとを同時にスパッタして成膜することにより、キャリア濃度を調整した酸化アルミニウム半導体層を形成する調整工程Ｓ６と、を含む。
上記した半導体製造方法において用いられる半導体製造装置１００は、基材１の一端に酸化反応を生じさせるアノード２を、基材１の他端に還元反応を生じさせるカソード３を、それぞれ接触させるための押え板１０２及び孔開き押え板１０３と、アノード２とカソード３との間に電圧を印加するための直流電源１０４と、基材１にレーザ光を照射する光源としてのレーザ装置１０１と、を備えている。
なお、本発明は、上述した各実施形態及び各実施例に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
１ 基材
２ アノード
２ａ 小孔
２ｂ 先端
３ カソード
３ａ 小孔
３ｂ 先端
４ 貫通孔
５ 生成物
５ａ 端部
５ｂ 端部
１１ 酸化アルミニウム層
１２ ｎ型半導体層（ｎ型酸化アルミニウム半導体層）
１３ ｐ型半導体層（ｐ型酸化アルミニウム半導体層）
１００ 半導体製造装置
１０１ レーザ装置（光源）
１０２ 押え板
１０３ 孔開き押え板
１０３ａ 貫通孔
１０４ 直流電源
１０５ 電流制限抵抗
１０６ スイッチ
１１２ 押え板
１１３ 押え板
１１４ 押え板
Ｓ１ 配置工程
Ｓ２ 加熱工程
Ｓ３ 溶融塩電解工程
Ｓ４ 半導体形成工程
Ｓ５ 分離工程
Ｓ６ 調整工程

Claims (7)

  1. 酸化アルミニウムを含む基材の一端に酸化反応を生じさせるアノードを、前記基材の他端に還元反応を生じさせるカソードを、それぞれ配置する配置工程と、
    前記アノードを前記基材の一端に、前記カソードを前記基材の他端に、それぞれ、接触させた状態で、前記基材を加熱して溶融させる加熱工程と、
    前記基材の少なくとも一部が溶融している全期間又は一部の期間において、前記アノードと前記カソードとの間に電流を流して溶融塩電解を行う溶融塩電解工程と、
    前記溶融塩電解工程の後に前記基材を冷却してｐ型酸化アルミニウム半導体層及び／又はｎ型酸化アルミニウム半導体層を形成する半導体形成工程と、
    を含むことを特徴とする半導体製造方法。
  2. 前記加熱工程における前記基材の加熱には、レーザ光が用いられており、
    前記レーザ光は、ＹＡＧレーザ、ディスクレーザ、ファイバーレーザ、エキシマレーザ、炭酸ガスレーザ、半導体レーザのうちの少なくとも一つを含むことを特徴とする請求項１に記載の半導体製造方法。
  3. 前記アノードは、アルミニウム、又はアルミニウム合金からなり、
    前記カソードは、白金、又は少なくとも表面の一部が白金で被覆された金属からなることを特徴とする請求項１又は２に記載の半導体製造方法。
  4. 前記アノードは、白金、又は少なくとも表面の一部が白金で被覆された金属からなり、
    前記カソードは、アルミニウム、又はアルミニウム合金からなることを特徴とする請求項１又は２に記載の半導体製造方法。
  5. 前記基材は、粉末状又は板状の材質から形成されることを特徴とする請求項１〜４のいずれか一項に記載の半導体製造方法。
  6. 前記半導体形成工程で形成されたｐ型酸化アルミニウム半導体層及び／又はｎ型酸化アルミニウム半導体層のみを分離する分離工程と、
    前記分離工程で分離された前記ｐ型酸化アルミニウム半導体層及び／又は前記ｎ型酸化アルミニウム半導体層と、通常の酸化アルミニウムとを同時にスパッタして成膜することにより、キャリア濃度を調整した酸化アルミニウム半導体層を形成する調整工程と、
    を含むことを特徴とする請求項１〜５のいずれか一項に記載の半導体製造方法。
  7. 請求項１〜６に記載の半導体製造方法において用いられる半導体製造装置であって、
    前記基材の一端に酸化反応を生じさせるアノードを、前記基材の他端に還元反応を生じさせるカソードを、それぞれ接触させるための冶具と、
    前記アノードと前記カソードとの間に電圧を印加するための直流電源と、
    前記基材にレーザ光を照射する光源と、
    を備えたことを特徴とする半導体製造装置。
JP2020541192A 2018-09-03 2019-08-30 半導体製造方法及び半導体製造装置 Active JP7062776B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018164870 2018-09-03
JP2018164870 2018-09-03
PCT/JP2019/034248 WO2020050181A1 (ja) 2018-09-03 2019-08-30 半導体製造方法及び半導体製造装置

Publications (2)

Publication Number Publication Date
JPWO2020050181A1 true JPWO2020050181A1 (ja) 2021-08-26
JP7062776B2 JP7062776B2 (ja) 2022-05-06

Family

ID=69721625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020541192A Active JP7062776B2 (ja) 2018-09-03 2019-08-30 半導体製造方法及び半導体製造装置

Country Status (6)

Country Link
US (1) US11410850B2 (ja)
EP (1) EP3848957A4 (ja)
JP (1) JP7062776B2 (ja)
CN (1) CN112889137A (ja)
TW (1) TWI803691B (ja)
WO (1) WO2020050181A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7412702B2 (ja) * 2020-02-06 2024-01-15 三菱マテリアル株式会社 熱流スイッチング素子
US20230241718A1 (en) * 2022-01-31 2023-08-03 Lawrence Livermore National Security, Llc System and method for transformative interface/surface painting (trip) for arbitrary 3d surface/interface structures

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007235118A (ja) * 2006-02-02 2007-09-13 Semiconductor Energy Lab Co Ltd 半導体膜の結晶化方法、半導体装置の製造方法、及びレーザ照射装置
JP2013008817A (ja) * 2011-06-24 2013-01-10 Toshiba Corp 半導体発光素子及びその製造方法
WO2013035844A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子
JP5343224B1 (ja) * 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
JP2016143841A (ja) * 2015-02-04 2016-08-08 国立研究開発法人情報通信研究機構 半導体装置とその製造方法
WO2018225855A1 (ja) * 2017-06-09 2018-12-13 株式会社Uacj 半導体層、発振素子及び半導体層の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5343224B2 (ja) 1973-12-15 1978-11-17
US7563661B2 (en) 2006-02-02 2009-07-21 Semiconductor Energy Laboratory Co., Ltd. Crystallization method for semiconductor film, manufacturing method for semiconductor device, and laser irradiation apparatus
US20160312377A1 (en) * 2015-04-21 2016-10-27 Siemens Energy, Inc. Laser Deposit Surface Control Using Select Fluxes and Electrochemistry
JP2018107153A (ja) 2015-04-28 2018-07-05 株式会社Uacj 発振素子及び発振装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007235118A (ja) * 2006-02-02 2007-09-13 Semiconductor Energy Lab Co Ltd 半導体膜の結晶化方法、半導体装置の製造方法、及びレーザ照射装置
JP2013008817A (ja) * 2011-06-24 2013-01-10 Toshiba Corp 半導体発光素子及びその製造方法
WO2013035844A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子
JP5343224B1 (ja) * 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
JP2016143841A (ja) * 2015-02-04 2016-08-08 国立研究開発法人情報通信研究機構 半導体装置とその製造方法
WO2018225855A1 (ja) * 2017-06-09 2018-12-13 株式会社Uacj 半導体層、発振素子及び半導体層の製造方法

Also Published As

Publication number Publication date
EP3848957A1 (en) 2021-07-14
CN112889137A (zh) 2021-06-01
WO2020050181A1 (ja) 2020-03-12
US11410850B2 (en) 2022-08-09
EP3848957A4 (en) 2022-05-25
TWI803691B (zh) 2023-06-01
TW202018822A (zh) 2020-05-16
JP7062776B2 (ja) 2022-05-06
US20210272810A1 (en) 2021-09-02

Similar Documents

Publication Publication Date Title
JP7062776B2 (ja) 半導体製造方法及び半導体製造装置
Kozlov et al. Degradation effects in TlBr single crystals under prolonged bias voltage
US6337540B1 (en) High brightness point ion sources using liquid ionic compounds
GB2090465A (en) Production of P-N junctions by the electromigration method
TWI735786B (zh) 半導體層、振盪元件及半導體層的製造方法
Somerville et al. Electrode Phenomena in Transient Arcs
Yang et al. Fabrication of p-ZnO: Na/n-ZnO: Na homojunction by surface pulsed laser irradiation
Museur et al. Surface modification of monocrystalline zinc oxide induced by high-density electronic excitation
Lorusso et al. New configuration of metallic photocathodes prepared by pulsed laser deposition
Yu et al. Diffusion reactions at Al–MgAl 2 O 4 interfaces—and the effect of applied electric fields
Merli et al. Self annealing of ion implanted silicon: suggestion for an experiment
Krause et al. microPREPTM-A New Laser Tool for High-Throughput Sample Preparation
Oliva et al. Diamond detectors with graphite contacts
Kreider et al. Laser transformed SiC thin films
Ansari Femtosecond Laser Pulses and Thin Metallic Films: Mixing in the Vapor Dome and the Solid State
CN115096920A (zh) 一种电场调控异质金属界面组织演变的原位可视化方法
JPH09161702A (ja) 高輝度点イオン源
Kulanchikov et al. MAPbBr3 monocrystals under electron beam radiolysis and degradation revealed by cathodoluminescence spectroscopy
D'Anna et al. Reaction mechanisms of Si/Pt systems under pulsed heat flow
Hubbard Jr Visualizing the Invisible in Functioning Nanoelectronic Devices
Panitz Electrostatic removal of lithium fluoride from field‐emitter tips at elevated temperatures
Salmon Experimental Techniques for Growing Unidirectionally Solidified Oriented Eutectics
Zhai Effects of co-dopants on the microstructure and electroluminescence of ZnS: Mn thin film phosphors
Fernandes Ion-beam Sources Based on Superionic Solid Electrolytes
JPS62213051A (ja) 線状電子線発生装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220420

R150 Certificate of patent or registration of utility model

Ref document number: 7062776

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150