TWI735786B - 半導體層、振盪元件及半導體層的製造方法 - Google Patents

半導體層、振盪元件及半導體層的製造方法 Download PDF

Info

Publication number
TWI735786B
TWI735786B TW107119762A TW107119762A TWI735786B TW I735786 B TWI735786 B TW I735786B TW 107119762 A TW107119762 A TW 107119762A TW 107119762 A TW107119762 A TW 107119762A TW I735786 B TWI735786 B TW I735786B
Authority
TW
Taiwan
Prior art keywords
oxide film
aluminum oxide
semiconductor layer
aluminum
probe
Prior art date
Application number
TW107119762A
Other languages
English (en)
Other versions
TW201903904A (zh
Inventor
芦澤公一
Original Assignee
日商Ｕａｃｊ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Ｕａｃｊ股份有限公司 filed Critical 日商Ｕａｃｊ股份有限公司
Publication of TW201903904A publication Critical patent/TW201903904A/zh
Application granted granted Critical
Publication of TWI735786B publication Critical patent/TWI735786B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/479—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/242—AIBVI or AIBVII compounds, e.g. Cu2O, Cu I
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種半導體層，包含：pn結，其將n型半導體(Al2O3(n型))與p型半導體(Al2O3(p型))接合，其中，該n型半導體藉著於氧化鋁膜(Al2O3)過多地含有鋁(Al)以形成施子能階；該p型半導體藉著於氧化鋁膜過多地含有氧以形成受體能階。

Description

半導體層、振盪元件及半導體層的製造方法
本發明係關於半導體層、振盪元件及半導體層的製造方法。
於半導體領域中，追求高功率化、高耐電壓化、高溫運作以及高頻化，其中高耐電壓化特別重要，因此，比習知的矽型半導體還要更大帶隙(band gap)的寬帶隙半導體受到期待。相對於矽的帶隙1.12eV，作為寬帶隙半導體而受人注意的碳化矽(SiC)的帶隙為2.20~3.02eV；氮化鎵(GaN)的帶隙為3.39eV，此等比帶隙還大的寬帶隙的半導體持續地進行研發中。
此外，本案發明人於專利文獻1當中，在關於使用以氧化鋁作為基材的半導體層的振盪元件及振盪元件的製造方法上做了詳細的檢討。
[先前技術文獻]
[專利文獻]
[專利文獻1] 國際申請公開第2016/175251號公報
例如，作為寬帶隙半導體材料，帶隙為5.47eV的鑽石受到許多關注，但是由於鑽石並非半導體，因此必須注入離子以形成施子能階(donor level)及受體能階(acceptor level)。然而，注入離子至鑽石必須要在高溫高壓環境，無法輕易地執行。
此外，氧化鋁的帶隙為8.8eV，若能使其成為寬帶隙地半導體材料會具有其魅力之處，然而目前為止難以於帶隙內形成施子能階或受體能階。尤其是難以形成受體能階。因此，雖然氧化鋁作為極為優越的絕緣體而具有高度的信賴性，但是要形成使用氧化鋁的P型半導體及pn結係為困難。
因此，為了要獲得以具有大的帶隙的氧化鋁作為基材的半導體，以及使用其之半導體元件或是振盪元件，存在著將載子(career)填充至氧化鋁的帶隙中而獲得施子能階或受體能階之技術探究課題。此外，並沒有關於將氧化鋁半導體化的先前技術文獻、或是關於氧化鋁半導體的pn結的先前技術文獻。因此，課題為以氧化鋁作為基材的半導體功能原點之pn結的形成。
然而，如同專利文獻1所記載，本案發明人成功地製作出以氧化鋁為基材，且具有肖特基結(Schottky junction)的半導體層。此外，本發明人發現到，於此半導體層中將空乏層變成極薄，使穿隧電流(tunneling current)流經，並於逆偏方向施加電壓，藉此可發現到電流的振盪。此外，還確認到了此電流振盪係於特定的高電流密度以下發現。
本案發明人使用發明出的振盪元件，例如於設計將電池等的直流變成交流的變流器(inverter)時，理想的做法為藉著施加由順偏壓側跨至逆偏壓側且包含零偏壓的寬偏壓來產生電流振盪。
然而，此處的電流振盪只有在施加逆偏壓的時候才產生，並不產生於施加順偏壓或是零偏壓時。因此，使用此振盪元件的變流器具備複雜的電路結構。因而有了這樣的課題：找出一種振盪元件、以及其製造方法，可藉著施加由順偏壓側至逆偏壓側且包含零偏壓的寬偏壓，以產生電流振盪。
本發明的一態樣為，基於本發明人的進一步研究而創新地想到，其目的為實現相較於習知技術，具有更優越效能的半導體層、振盪元件及半導體層的製造方法。
為了解決上述問題，本發明一態樣的半導體層包含pn結，該pn結將n型半導體與p型半導體接合，其中，該n型半導體藉著於氧化鋁膜過多地含有鋁以形成施子能階；該p型半導體藉著於氧化鋁膜過多地含有氧以形成受體能階。
本發明另一態樣的半導體層，包含p型半導體，其藉著於氧化鋁膜過多地含有氧以形成受體能階。
本發明另一態樣的半導體層的製造方法為：使金屬鋁接觸氧化鋁膜一側的面，使探針接觸該氧化鋁膜的另一側的面，於大氣中、含有氧的氣體中或是氧氣中，於作為陽極的金屬鋁與作為陰極的探針之間，施加使該氧化鋁膜產生絕緣破壞的電壓，以使該氧化鋁膜熔融；且於該熔融的期間中，使該 氧化鋁膜產生熔融鹽電解反應，並使其冷卻，藉此分別使得該氧化鋁膜的金屬鋁側上產生n型半導體層；於該氧化鋁膜的探針側上產生p型半導體層，並使該n型半導體層與該p型半導體層接合。
本發明另一態樣的半導體層的製造方法為：使金屬鋁接觸氧化鋁膜一側的面，使探針接觸該氧化鋁膜的另一側的面，於大氣中、氣體中或是真空中，於作為陰極的金屬鋁與作為陽極的探針之間，施加使該氧化鋁膜產生絕緣破壞的電壓，以使該氧化鋁膜熔融；且於該熔融的期間中，使該氧化鋁膜產生熔融鹽電解反應，並使其冷卻，藉此分別使得該氧化鋁膜的金屬鋁側上產生p型半導體層；於該氧化鋁膜的探針側上產生n型半導體層，並使該n型半導體層與該p型半導體層接合。
較佳地，於使該氧化鋁膜產生熔融鹽電解反應時，藉由調整引起該熔融鹽電解反應的通電電量，使得該n型半導體的施子濃度或該p型半導體的受體濃度為可控制。
較佳地，於使該氧化鋁膜產生熔融鹽電解反應時，一邊使該探針接觸該氧化鋁膜一邊使該探針移動。
較佳地，於一邊使該探針接觸該氧化鋁膜一邊使該探針移動時，使施加的電壓(1)連續地變化(2)不連續地變化(3)極性變化為一方向或兩方向；或是組合(1)-(3)進行變化。
本發明的另一態樣之振盪元件包含pn結，該pn結將n型半導體與p型半導體接合，其中，該n型半導體藉著於氧化鋁膜過多地含有鋁以形成施子能階；該p型半導體藉著於氧化鋁膜過多地含有氧以形成受體能階。
本發明另一態樣的振盪元件的製造方法為：使金屬鋁接觸氧化鋁膜一側的面，使探針接觸該氧化鋁膜的另一側的面，於大氣中、含有氧的氣 體中或是氧氣中，作為陽極的金屬鋁與作為陰極的探針之間，施加使該氧化鋁膜產生絕緣破壞的電壓，以使該氧化鋁膜熔融；且於該熔融的期間中，使該氧化鋁膜產生熔融鹽電解反應，並且使其冷卻，藉此分別使得該氧化鋁膜的金屬鋁側上產生n型半導體層；於該氧化鋁膜的探針側上產生p型半導體層，並使該n型半導體層與該p型半導體層接合；其中，藉由該接合而形成的空乏層的厚度為1nm以下。
本發明另一態樣的振盪元件的製造方法為：使金屬鋁接觸氧化鋁膜一側的面，使探針接觸該氧化鋁膜的另一側的面，於大氣中、氣體中或是真空中，於作為陰極的金屬鋁與作為陽極的探針之間，施加使該氧化鋁膜產生絕緣破壞的電壓，以使該氧化鋁膜熔融；且於該熔融的期間中，使該氧化鋁膜產生熔融鹽電解反應，並使其冷卻，藉此分別使得該氧化鋁膜的金屬鋁側上產生p型半導體層；於該氧化鋁膜的探針側上產生n型半導體層，並使該n型半導體層與該p型半導體層接合；其中，藉由該接合而形成的空乏層的厚度為1nm以下。
較佳地，於使該氧化鋁膜產生熔融鹽電解反應時，一邊使該探針接觸該氧化鋁膜一邊使該探針移動。
根據本發明之一態樣，可達到實現比習知技術還要優越的半導體層、振盪元件及半導體層的製造方法之效果。
10:裝置
11:直流穩定化電源
12:示波器
13:開關器
14:分流電阻
15:限流電阻
20:手動探針
21:操縱器
22:開關
23:I-V測量器
101:探針
101a:探針前端
102:氧化鋁
103:金屬鋁
201:氧化鋁膜表面
202:半導體層
203:半導體層
301:氧化鋁膜表面
302:半導體層
303:半導體層
Al:鋁
e:電子
j:電流密度
p:質子
Pt:白金
〔圖1〕說明探針形狀及探針與測試材料之間位置關係的示意圖。
〔圖2〕表示測量裝置之概略構成的示意圖。
〔圖3〕表示將氧化鋁膜作電花(spark)處理時的電壓及電流特性的圖表。
〔圖4〕表示I-V特性測量結果的圖表。
〔圖5〕表示I-V特性測量結果的圖表。
〔圖6〕表示半導體層剖面的TEM觀察結果。
〔圖7〕表示半導體層的EDS分析結果。
〔圖8〕表示半導體層的概略構成之示意圖。
〔圖9〕表示以金屬鋁為陽極，以探針為陰極，以電花高溫熔融後的半導體層內的反應之示意圖。
〔圖10〕表示圖9的半導體層溫度下降至略低於融點時的半導體層內的反應之示意圖。
〔圖11〕表示圖10的半導體層溫度下降至室溫時的半導體層的構成之示意圖。
〔圖12〕表示以金屬鋁為陽極，以探針為陰極，藉由電花所形成的pn結二極體的構成之示意圖。
〔圖13〕表示包含於圖8的半導體層中的pn結的構成之示意圖。
〔圖14〕表示以金屬鋁為陰極，以探針為陽極，以電花高溫熔融後的半導體層內的反應之示意圖。
〔圖15〕表示圖14的半導體層的溫度下降至略低於融點時的半導體層內的反應之示意圖。
〔圖16〕表示圖15的半導體層的溫度下降至室溫時的半導體層的構成之示意圖。
〔圖17〕表示以金屬鋁為陰極，以探針為陽極，藉由電花所形成的pn結二極體的構成之示意圖。
〔圖18〕說明一邊掃描探針前端一邊產生氧化鋁膜的方法之示意圖。
〔圖19〕說明一邊掃描探針前端一邊分解氧化鋁層的方法之示意圖。
〔圖20〕表示探針前端的掃瞄圖形一例之示意圖。
〔圖21〕表示振盪元件構成之示意圖。
〔圖22〕表示於pn結當中空乏層的構成之示意圖。
〔圖23〕表示空乏層的厚度極薄時的圖22的空乏層的構成之示意圖。
〔圖24〕圖24a、24b為表示振盪時的I-V特性測量結果的圖表。
〔圖25〕表示振盪時的電流波形的圖表。
〔圖26〕表示低載子濃度當中空乏層內的電場狀況之示意圖。
〔圖27〕表示高載子濃度當中空乏層內的電場狀況之示意圖。
〔圖28〕說明高載子濃度當中最內側離子間產生的力之示意圖。
〔圖29〕說明高載子濃度當中最內側離子間產生的力之示意圖。
[材料]
用於以電花法形成半導體層的膜，可使用並非共價結合性而是離子結合性較大的金屬化合物，且若為絕緣體或是導電性極小的物質則皆可使用。例如，可使用氧化鋁或氧化鈦等金屬氧化物，羥化鋁等金屬羥化物、氮化鋁等金屬氮化物等。此外，更可使用例如水鋁石(boehmite)之於氧化鋁中包含水分子般的化合物。
此外，用於以電花法來形成半導體層的膜當中的金屬離子物種，可不需與其基板的金屬相同。例如，可為於金屬鋁上濺鍍氧化鋯成膜之物，或是亦可為於金屬鋁表面上藉由化學轉化處理而形成的膜。
當基板為金屬鋁時，可使用鋁合金作為金屬鋁來使用。也就是說，除了4N以上的高純度鋁或純鋁(1000型)之外，亦可使用鋁(Al)-錳(Mn)型合金(3000型)、鋁-矽(Si)型合金(4000型)、鋁-鎂(Mg)型合金(5000型)、鋁(Al)-銅(Cu)-鎂(Mg)型合金(2000型)、鋁-鎂-矽型(6000型)、鋁-鋅(Zn)-鎂型合金(7000型)的任何一種。
當膜的材料為金屬氧化物時，其多為透明氧化物。即使以電花法而半導體化，只要帶隙大的話就不會吸收於可視光域的能量，因而為透明氧化物半導體。
此外，作為用於接觸上述膜材料而進行電花處理的探針材料，可使用白金、不鏽鋼、銅、碳等導電性良好的物質。以使用可藉電花而成為高 溫的高耐熱性材料為佳。雖然白金為良好的材料但成本較高。可使用於矽芯材之最表面鍍白金的材料等。
[實施型態1]
根據圖1-圖17針對本發明實施型態1進行說明如下。此外，各實施型態當中，同一個部分標上同一個元件符號，於圖面中標上同一的符號者，適度地省略重複的說明。此外，於各實施型態所記載的構成的尺寸、材質、形狀、相對配置、加工法等僅為一例，不應因此等記載而限定解釋本發明的技術範圍。此外，圖面為概略性之物，尺寸比例、形狀與實際之物或與實際物體有異。
<半導體層>
針對本實施型態1的半導體層進行說明。本實施型態1之半導體層係以將氧化鋁膜作電花處理方法來形成。其一例示如下所示。
(測試材料及裝置)
如圖1所示，準備測試材料，其為於金屬鋁103的表面作氧化鋁膜102覆膜。自然氧化皮膜當中分散地存有直徑100nm程度的電流通過點。因此，若施加高電壓於使探針101接觸自然氧化皮膜後的測試材料，使得短路電流流經通過電流通過點，即使實施高施加電壓也不會產生電花。其結果為無法形成半導體層。因此，在金屬鋁103的表面預先形成氧化鋁膜102覆膜。氧化鋁膜102的覆膜方法可為濺鍍法、陽極氧化法、大氣加熱法、水鋁石處理法等。此外，覆膜 後的氧化鋁膜102當中，亦可能包含水而非純粹的氧化鋁。例如，水鋁石的分子式為Al2O3‧H2O，含有水一分子。氧化鋁膜102的膜厚為5~100nm。
接著，準備手動探針台20，安裝如圖1所示構成的探針101。探針101當中，刀削直徑0.2mm的白金線(H型材料)的探針前端101a，使得探針前端101a中與測試材料間的接觸面的直徑為0.02mm。探針基部捲繞成線圈狀，藉此，可藉由彈簧作用使探針的前端以低壓力接觸測試材料。
準備於圖2所示的裝置10，測量對測試材料之施加電壓以及測試材料的I-V特性。使探針前端接觸氧化鋁膜，施加電壓於金屬鋁及探針之間，產生基於電花的絕緣破壞。由直流穩定化電源11輸出的施加電壓為可變。圖2當中，金屬鋁側為陽極(正電)。當金屬鋁側為陰極(負電)時，將直流穩定化電源的極性反轉即可。如圖2所示，將開關盒13(內置舌簧繼電器)的正電側，透過限流電阻15而連接至安裝於手動探針台20的金屬鋁側；將開關盒13的負電側，透過電流測量用的分流電阻14而連接至探針。藉著切換開關22，將金屬鋁側及探針連接至I-V測量器23，測量測試材料的I-V特性。使用高耐壓‧浮動輸入示波器12來測量施加於測試材料的電壓以及流經測試材料的電流。
作為金屬鋁使用1085型材料(12mm*30mm，厚度20μm)，將測試材料表面進行水鋁石處理。水鋁石處理為將測試材料浸泡於95℃純水30s(秒)，藉由水洗、乾燥來進行。由於水鋁石皮膜具絕緣性，可以銼刀除去水鋁石皮膜使其變成可通電。使用圖1所示的探針，將測試材料安裝於圖2所示的手動探針台20，以操縱器21調整探針前端位置，使前端接觸水鋁石皮膜。探針前端上約0.01N的力施加於水鋁石皮膜。
(通電)
將圖2的限流電阻15設為100歐姆，分流電阻14設為100歐姆，將電流直流穩定化電源輸出設為36V，關閉開關盒13的開關。於探針前端與金屬鋁之間產生電花。使探針前端接觸的部分形成厚度30nm程度的半導體層。以示波器12測量此時施加於測試材料的電壓與流經測試材料的電流。其結果如圖3所示。
關閉開關的時間點為-0.28μs，實際為於電流值超過0.05A時按下觸發器，因此將按下觸發器的時間點設定為0μs。由於使用泛用的直流電源，-0.28-0μs之間為電源的待機狀態，因此於此期間中，輸出並非達到設定的36V輸出，而是輸出約20V的電壓。20V電壓下並不產生電花，幾乎沒有電流通過。
於0μs的一瞬間雖有電壓施加36V於測試材料，但電花的電流流經電壓立刻就會降低至約10V。電流值為約0.1A。以此狀態持續0.3μs。研判為此期間電花持續，使得皮膜為高溫成為熔融狀態而使得皮膜變厚。此外，於此期間電壓雖有大的振盪，但並不確定其為關閉開關時於裝置側的電感等電抗所致的過渡現象，或者基於材料固有特性。經過0.3μs之後電壓降低為約0V，電流增加為0.17A。圖3當中僅表示到經過1μs為止。其後雖然也維持此狀態，但是到60s都沒有電流與電壓的變化。研判0.3μs之後為穿隧電流流經半導體層；或是皮膜的電子狀態金屬化使得電流流經。其理由於後敘述。通電結束後，探針維持此狀態，圖2中的開關22的配線配到右側，也就是切換至I-V測量。
(I-V測量結果)
進行以此方式得到的半導體層的I-V測量。其結果如圖4所示。以0.1V/s的速度於-0.6~1.0V的電壓範圍掃描，於-0.55~+0.2V之間得到近乎直線關係。研判 為其為於此電壓範圍中金屬鋁與探針之間的穿隧電流流經；或是皮膜的電子狀態金屬化使得電流流經。於-0.55V以下與+0.2V~+0.55V間脫離直線關係而有大的電流流經。此外，於+0.55~+0.1V之間，幾乎沒有流經電流。雖然目前尚不清楚如此地於寬的電壓範圍脫離直線關係的理由，惟研判半導體層的載子作動處於不穩定的狀態。此外，若金屬鋁與探針之間短路，則I-V特性的全電壓區域應該全為直線關係。既然未於全電壓區域中呈直線關係，因此可說是-0.55V~+0.2V中的直線關係為所形成的半導體層的固有特性。
接著，將於圖2所示的限流電阻15由100歐姆調整至1k歐姆，移動探針前端，於相同測試材料的其他地方使探針前端接觸水鋁石膜，以與上述相同的方法作電花處理形成半導體層。此時測試材料的電壓、電流有了與圖3幾乎相同的作動，惟熔融鹽的電解時間減少至30ns程度，電流減少至0.03A程度。熔融鹽電解的反應所需的電量為上述例子的1/100之程度。於此產生的半導體層的I-V特性如圖5所示。電壓在-0.6V以下雖有負的電流流經，但其以上的電壓部分並未有電流流經，呈現所謂整流特性。pn結形成於半導體層中，半導體層的金屬鋁側成為n型半導體，探針側成為p型半導體。
此外，此處所指「熔融鹽」係以下述廣義意涵來使用。即，基於鋁離子與氧離子的電解所導致的移動(電泳)亦可非完全的熔融鹽，而是可為混合著固體狀態的固液混合體。即使為固液混合狀態，亦可稱為「熔融鹽」。
由上述二例的結果可知：當通電於電花所致熔融鹽電解的電量大時，半導體層的載子濃度變大，於pn接合部形成的空乏層的厚度變小，使得穿隧電流流經或是皮膜的電子狀態金屬化所致的電流流經；當通電於電花所致 融鹽電解的電量小時，半導體層的載子濃度變小，於pn接合部形成的空乏層的厚度變厚。
以上說明係表示以金屬鋁側為陽極(正電側)，探針側為陰極(負電側)並使氧化鋁膜產生電花而藉以形成半導體層的方法。其結果呈現出氧化鋁膜的金屬鋁側成為n型半導體，而氧化鋁膜的探針側成為p型半導體。
相對於此，以金屬鋁側為陰極(負電側)，探針側為陽極(正電側)並使氧化鋁膜產生電花而可藉以形成半導體層。於此情形下，氧化鋁膜的金屬鋁側為p型半導體，氧化鋁膜的探針側為n型半導體層。
(基於本方法的半導體構成之推定)
(半導體層的構成元素)
如上述般，本發明一實施型態中的半導體層係以電花對氧化鋁膜進行絕緣破壞而形成。為了確認藉由電花形成的半導體層的構成，進行半導體層的剖面TEM(穿透型電子顯微鏡)攝影與EDS分析(元素分析)。TEM攝影當中以FIB(Focused Ion Beam，聚焦型離子束)薄膜化並作為測試材料。
攝影後的測試材料如圖6所示。如圖6所示般，AA為金屬鋁的自然氧化皮膜的線條，線條的下方為金屬鋁的組織，線條的上方係為了於TEM觀察測試材料而使用的填充劑。以虛線框起的部分的中央部分為半導體層。金屬鋁具有大的凹陷，沿著凹陷的上方的層為半導體層。此厚度為5~100nm，最大的厚度部分的上方為探針前端的位置。
針對以圖6虛線圈起的部分之半導體層的最厚的部分與其周圍，進行EDS分析後的結果如圖7所示。BF(亮視區圖像)的中央為半導體層，其上部 的富士山型部分的頂點為探針前端位置。半導體層的下方為金屬鋁，上方為製作測試材料時使用的填充劑。其他五張圖為鋁(Al)、氧(O)、白金(Pt)、碳(C)、鎵(Ga)的EDS的分析結果。此外，最右側的圖為將各EDS分析結果的四角框的部分擴大，表示半導體的物質構成的示意圖。
若仔細看半導體層內的鋁(Al)與氧(O)的分布，鋁在下方之金屬鋁側為高濃度，氧在上方的填充劑側(成為分析測試材料前為大氣側)為高濃度。與BF圖像比較觀察鋁的分布，可發現鋁較濃部分約為15nm厚度，帶狀地存在於沿著鋁金屬表面。此部分研判為非化學計量，為Al2O3(氧化鋁)缺乏O2-而Al3+過多存在的部分(N++)。此外，觀察氧的分布，可發現氧的較濃部分約為15nm厚度，帶狀地存在於沿著半導體皮膜的表面。此部分研判為非化學計量，為Al2O3缺乏Al3+而O2-過多存在的部分(P++)。
圖8的左側為於圖7的半導體層的構成模式圖追加探針前端(Pt)後之情形。圖8的右側三個圖為基於通過半導體層的電流路徑不同的三種類的半導體層構成。包含半導體層的較厚部分(70nm程度)的aa剖面上，N++(Al3+過多部分)與P++(O2-過多部分)之間研判為存在化學計量或是接近化學計量組成的Al2O3。此Al2O3並沒有新的能階，因此不具導電性。此外，ab剖面為N++與P++接近的部分，研判如後述般此部分形成空乏層，形成有pn結。此外，ac剖面研判交叉混合存有N++與P++，Al3+過多部分與O2-過多部分產生離子結合，使得化學計量或是接近化學計量的Al2O3存在。因此，此剖面與aa剖面同樣不具導電性。
根據以上元素分析的結果可知：基於電花法形成的半導體層雖為氧化鋁膜，但為鋁偏析於金屬鋁側；氧偏析於半導體表面側之非常特殊的構造，且pn結存在於非常有限的部分。
此外，以本發明的電花法形成半導體層時，雖然前述ab的剖面面積小，但由於P++與N++的交叉部分必然存在，因此為非常具有重現性的製造方法。
基於本發明一實施型態所得的半導體層的構造為非晶質。此應為氧化鋁層藉由電花熔融後冷卻到成為固體的時間極短，難以結晶化所致。如矽半導體般的共價結合性的半導體的方向性在於結的大小，因此若無結晶性，則無法獲得載子傳導路徑；但如氧化鋁般的離子結合性強的半導體的方向性並不在於結的大小，因此即使是非晶質仍可確保載子的傳導路徑。因此即便為非晶質仍可得到半導體特性。
(半導體層的形成過程之推定)
(以金屬鋁為正電、探針為負電並作電花處理時的情形)
針對成為具此極為特殊元素構成的半導體層之理由進行推定。
首先，表示出電花處理時以金屬鋁為正電，以探針為負電時的情形。
圖9示出基於電花使得絕緣體的氧化鋁膜熔融的狀態。電花處理時，如圖3所示，於短時間內電花電流流經，於此期間，氧化鋁膜達到融點以上的高溫而成為熔融鹽。氧化鋁膜的融點為2072℃。以融點以上的溫度依照公式(1)及公式(2)產生熔融鹽電解，如公式(3)中鋁(Al3+)與氧(O2-)蓄積使得半導體層變厚。
陽極反應(鋁金屬側)Al→Al3++3e 公式(1)；陰極反應(探針側)O2+4e→2O2- 公式(2)； 全反應4Al+3O2→4Al3+6O2- 公式(3)。
當電花結束，溫度下降。但溫度下降速度於半導體層內並不完全均勻，固液體混和而部分地凝固形成氧化鋁(Al2O3)。殘留熔融狀態的部分由於尚為離子化；或者是雖然固體的氧化鋁(Al2O3)於室溫為絕緣體，但於接近融點的高溫中具有電子傳導性；或更可基於此等兩方的理由，如圖10所示地接連引起陽極反應、陰極反應。半導體層的金屬鋁側上雖然鋁(Al3+)離子過多，但為保持中性電性可於半導體層內產生新的施子能階。另一方面，探針側雖然氧(O2-)離子過多，但為了保持中性電性可於半導體內產生新的受體能階。
當溫度下降至室溫時，可形成如圖11所示構成的半導體層。半導體層的金屬鋁側為鋁(Al)濃度過多的n型半導體，探針側(Pt側)為氧(O)濃度過多的p型半導體。兩者成為pn結，於其結合部產生空乏層。空乏層的厚度由新產生的施子能階的載子濃度與受體能階的載子濃度決定，惟由半導體層剖面EDS分析結果等推定載子濃度的最大值為極高濃度(1027~1029個/m3)，空乏層的厚度為1nm以下而使得穿隧電流容易流過。此外，研判由於載子濃度極高，使得皮膜的電子狀態金屬化得到高導電性。
以金屬鋁為陽極，探針為陰極，以電花而形成的pn結二極體的例子示於圖12。
雖藉由以上的機制推定可形成pn結的二極體，但研判實際藉由電花法所得的pn結形成部分面積較小。將圖8所示的aa、ab、ac中的半導體構成90度翻轉示於圖13。於aa中間雖存在有Al2O3層，但此部分的載子濃度較低，研判不具導電性或是幾乎不具導電性。ab為前述pn結形成的狀態。ac為Al3+過多部與O2-過多部混和，其產生反應使得離子結合而產生Al2O3。與aa相同，此部 分的載子濃度較低，研判不具導電性或是幾乎不具導電性。推定實際的半導體元件係於ab部分作動。
(以金屬鋁為負電，以探針為正電而作電花處理時的情形)
接著敘述作電花處理時，以金屬鋁為負電，以探針為正電而作電花處理時的情形。
圖14表示金屬鋁上以可作電花處理範圍存在著厚的氧化鋁膜，且以電花使得屬於絕緣體的氧化鋁膜成為熔融狀態之情形。電花處理時雖於短時間內流過電花電流，於此期間氧化鋁膜達融點以上的高溫而成為熔融鹽。於融點以上的溫度依照公式(4)、(5)產生熔融鹽電解，如公式(6)般消耗鋁(Al3+)及氧(O2-)而成為金屬鋁與氧氣使得半導體層變薄。
陰極反應(金屬鋁側)Al3++3e→Al 公式(4)；陽極反應(探針側)2O2-→O2+4e 公式(5)；全反應4Al3++6O2-→4Al+3O2 公式(6)。
電花結束後溫度會下降，但溫度下降速度於半導體層內並非完全地均勻，固液體混和而部分地凝固形成Al2O3。藉著殘留熔融狀態的部分尚為離子化狀態；或是固體的氧化鋁(Al2O3)於室溫中雖為絕緣體但於接近融點的高溫具有電子傳導性；或是更可藉此兩方理由使得如圖15所示般持續進行該陰極反應、陽極反應。於半導體層的金屬鋁側氧離子(O2-)雖然過多，但為了保持中性電性可於半導體層內產生新的受體能階。另一方面，探針側Al3+離子雖然過多，但為了保持中性電性可於半導體層內產生新的施子能階。
溫度更進一步地降到室溫時，形成圖16所示構成的半導體層。半導體層的金屬鋁側為O(氧)濃度過多的p型半導體，探針側(Pt側)為Al(鋁)濃度過多的n型半導體。兩者成為pn結，其結合部產生空乏層。空乏層的厚度由新產生的施子能階的載子濃度與受體能階的載子濃度決定，推定半導體層的載子濃度的最大值為極高濃度(1027~1029個/m3)，空乏層的厚度為1nm以下穿隧電流容易流過。此外，由於載子濃度極高，皮膜的電子狀態金屬化因而可得高導電性。
以金屬鋁為陰極，探針為陽極，作電花處理而形成的pn結二極體的例子如圖17所示。省略半導體層剖面的說明。
[實施型態2]
(基於掃描法的半導體層的比例提升化)
關於本發明的實施型態2，可基於圖18~圖20說明如下。
(掃描的目的)
使探針接觸產生於金屬鋁上的氧化鋁膜時，將探針的位置固定並使電花電流流經金屬鋁與探針之間，則產生的半導體層或是分解的氧化鋁膜大的也就在直徑1-2μm之程度，不容易大於此。為了實現半導體層的比例提升，藉由一邊使電花電流流經一邊移動接觸氧化鋁膜的探針，可使半導體層的面積或體積變得更大。於此將本方法稱為「掃描法」，表示所產生的半導體層或是分解的氧化鋁膜與電花電量之間的關係及具體方法。
(掃描法的原理)
(電花時的電化學反應)
使探針接觸於金屬鋁上產生的氧化鋁膜，使電花電流流經金屬鋁與探針之間時，於1μs以下的極短時間氧化鋁膜熔融，且：當以金屬鋁側為陽極(正電)時產生公式(7)的熔融鹽反應，以金屬鋁側為陰極(負電)時產生公式(8)的熔融鹽反應。
以金屬鋁側為陽極時4Al+3O2→4Al3++6O2- 公式(7)，以金屬鋁側為陰極時4Al3++6O2-→4Al+3O2 公式(8)。
此反應相對於產生(公式7)或分解(公式8)1mol的氧化鋁(Al2O3，實際上為2Al3++3O2-)係消費6F(法拉)的電量。若設定氧化鋁(Al2O3)的分子量為M(101.96g/mol)、密度為ρ(4.0*106g/m3)，則每1mol的氧化鋁(Al2O3)的體積為M/ρ(m3/mol)。以1F所產生或分解的氧化鋁(Al2O3)的體積為M6ρ(m3/F)。將M、ρ代入後，以1C所產生或分解的氧化鋁(Al2O3)的體積為：M/(6ρFc)/=4.4×10-11(m3/C)。惟Fc為法拉第常數(1F=96500C)。
因此，以Q(C)的電量所產生的半導體層的體積或是分解的氧化鋁(Al2O3)的體積Vm(m3)為Vm=MQ/(6ρFc)=4.4×10-11‧Q 公式(9)。
接著，關於氧化鋁(Al2O3)的密度NAO(個/m3)，若以亞佛加厥數為AV(6.022*1023個/mol)，則NAO=ρAv/M3 公式(10)。
關於產生形成半導體的電量Q(C)，若以電流為i(A)，以通電時間為t(s)，則 Q=it 公式(11)。
以n個mol的氧化鋁(Al2O3)所產生的電量為Qn(C)，法拉第常數為Fc(c/mol)，則由於Qn=6Fcn，可得：n=Qn/(6Fc) 公式(12)。
基於公式(11)可得n=it/(6Fc) 公式(13)。
且，若n個mol的氧化鋁(Al2O3)的產生數、分解數為△NAO，則△NAO=Avn/Vm 公式(14)。
基於公式(13)可得△NAO=Avit/(6FcVm) 公式(15)。
由於相對於1mol的Al2O3，產生2mol的Al3+，因此若n個mol的Al產生數、分解數為△NAl，則△NAl=Avit/(3FcVm) 公式(16)。
由於相對於1mol的Al2O3，產生3mol的O2-，因此若n個mol的O產生數、分解數為△NO，則△NO=Avit/(2FcVm) (17)。
(以金屬鋁側為陽極時的熔融鹽反應)
接著說明關於將探針的前端位置於氧化鋁膜表面201上移動的其中一個掃描方法。圖18為使探針接觸金屬鋁上的氧化鋁膜表面201，並藉由以金屬鋁側為陽極的公式(7)之反應式掃描下所形成的半導體層(產生中的半導體層202及產生後的半導體層203)的概念圖。雖然實際上與氧化鋁膜表面201接觸的面積會比探 針前端面積還小，於此假定為以u1(m)*u2(m)的長方形區域接觸。一邊使電花電流i(A)流經金屬鋁與探針之間，一邊以固定速度v(m/s)將探針以箭頭方向掃描以產生半導體層。基於電花使半導體層的厚度增加而成長至h(m)。藉著連續進行掃描而形成寬度u2(m)、厚度h(m)的長方體狀的半導體層。電花電流i於實際操作中係將施加電壓固定進行掃描，因此雖有變動但大致上會穩定為一定值，於此方便起見設定為定電流。
基於電花電流i的半導體層產生時間，也就是通過探針前端的接觸面u1*u2區域的時間t為t=u1/v。
此外，通過的電量Q為：Q=u1i/v 公式(18)
由於以t時間產生的半導體層的體積Vm為Vm=u1u2h，因此可得：h=Vm/(u1u2) 公式(19)
將公式(9)及公式(18)代入公式(19)，可得：h=4.4×10-11‧i/(u2v) 公式(20)。
據此，可得：i=2.3×1010‧u2vh 公式(21)。
於此，以探針前端接觸面的掃描方向的垂直方向的寬度(u2)為10μm，掃描速度(v)為14.6μm/s，計算產生半導體層厚度(h)50nm所需的電花電流值(i)。將u2=1.0×10-5(m)、v=14.6×10-6(m/s)、h=5.0×10-8(m)代入公式(21)，則可得i≒1.7×10-7(A)，需要0.17μA的電花電流值。
(以金屬鋁側為陰極時的熔融鹽反應)
圖19為使探針接觸金屬鋁上的氧化鋁膜表面301，並且以金屬鋁側為陰極的公式(8)反應式掃描下形成的半導體層(分解中的半導體層302及分解後的半導體層303)的概念圖。於此情形，由於因氧化鋁膜的分解而形成半導體層，因此因掃描使得氧化鋁膜成為凹陷狀態。半導體層由殘留的氧化鋁膜而形成。因此，金屬鋁上的氧化鋁膜的厚度，於製作條件的選擇上必須要使其比掃描所致凹陷的高度還要厚。關於圖19的詳細說明，將前述圖18的詳細說明中的「產生」替代為「分解」即完全相同，因此於此省略。
(掃描方法)
掃描圖形的例子如圖20所示。為了要產生或分解半導體層，使探針以接觸著氧化鋁膜狀態下掃描，藉此於a(m)*b(m)區域形成半導體層。於一瞬間半導體層所形成的區域U為：探針的前端接觸氧化鋁膜，電花電流流經此部分整體的部分，即前述的u1*u2。將探針前端以速度v如箭頭般於a*b區域中一邊使電花電流i流經，一邊進行掃描。
第一次的掃描為：於圖20的起始地點移動探針，使探針前端接觸測試材料，施加電花電壓，開啟i直接沿著最上行m1由左移動到右的動作。於右端將V歸零暫時使探針離開測試材料，關閉i，做換行r1移到下一行，移動至第二行的左端。
第二次的掃瞄為：於第二行的左端再次使探針前端接觸測試材料，施加電壓V開啟i直接沿著第二行m2由左移動到右的動作。於右端將V歸零，使探針離開測試材料，關閉i，作換行r2移動至下行，移動到第三行的左端。
重複進行此往返，於探針前端抵達b的最末行右側時結束掃描。此時若縱軸的解析度為p，則縱軸的間距為b/p(m)。
於此，若存有u2=b/p的關係，則於計算上掃描後的a*b區域整體的半導體層的產生或是氧化鋁膜的分解係以均勻的厚度來產生。若存有u2<b/p的關係，則未產生半導體層的產生或是氧化鋁膜的分解的部分產生為線條狀；若存有u2>b/p的關係，則半導體層的產生過多部分或是氧化鋁膜的分解過多部分產生為線條狀。由於實際上或有與計算有偏差，因此可藉著反覆地試作與改變條件來形成比例提升後的半導體層。
(掃描的條件設定)
求相對於以電花電流形成的半導體層的載子濃度所設定的掃描條件之關係。載子濃度有隨著過多注入的Al3+濃度而增加的施子能階的施子密度；以及隨著過多注入的O2-氧濃度而增加的受體能階的受體密度，於此以施子密度，也就是Al3+離子濃度為例計算。
由於Al3+離子濃度CAl(個/m3)為基於氧化鋁膜的電花所致Al的產生或是分解濃度△NAl(個/m3)乘上效率ηAl的值，因此公式(16)變成如下公式：CAl=ηAl△NAl=ηAlAvit/(3FcVm) 公式(22)。於此，由於Vm=u1u2h，t=u1/v，因此將此等內容代入公式(22)後，可得CAl=ηAl‧Av/(3Fcu2h)‧i/v
因此，掃描當中探針的掃瞄速度v(m/s)、通電電流i(A)、氧化鋁膜的產生或是分解厚度h(m)、垂直於探針的掃瞄方向的寬度u2(m)、載子產生效率ηAl、Al3+離子濃度CAl(個/m3)如公式(23)所示。
CAl=2.08×1018‧i/(u2hv)‧ηAl 公式(23)。
(掃描裝置的規格)
於日本電子製掃描型探針顯微鏡JSPM-5200安裝導電性探針或可形成半導體層，對此裝置的規格進行了調查。調查結果，關於以掃描法形成半導體層的裝置規格如表1所示。
Figure 107119762-A0305-02-0025-1
於本裝置當中，於探針與測試材料之間施加定電壓的掃瞄可執行，但定電流掃描無法執行。然而，可藉測量電流的範圍設定而設定最大電流。
(基於掃描法的產生計算)
(高載子濃度半導體層之形成)
使用JSPM-5200，針對基於掃描法形成半導體層進行計算。作為一例子，以依照公式(7)的電流方向，以作為基礎的氧化鋁膜為自然氧化皮膜，以公式(23)作計算以CAl為高濃度1*1028(個/m3)時情形的電流值i。若探針前端寬度U2為1*106m(1.0μm)；半導體層形成高度h為2*10-8m(20nm)；掃描速度v為1.46*10-5m/s(14.6μm/s)；載子產生效率ηAl為0.1，則i=1.4*10-8(A)，也就是14nA。若使用最大電流10nA之範圍，則雖CAl稍有下降卻可形成半導體層。
(低載子濃度半導體層之形成)
檢討關於以依照公式(7)的電流方向，將CAl設為低濃度1*1025(個/m)3時的情形。由於濃度比前述高濃度的情形還要低了三位數，因此必須降低電流值三位數、或提高速度三位數、或是變更兩者的設定，然而不管是哪一種都超過了此裝置的規格範圍。因此，無法以本裝置形成低載子濃度半導體層。限定於高載子濃度。
(關於進一步擴大面積)
如上述般，由於掃描一次的範圍限定為25μm2，因此為了要增加範圍必須進一步地進行多次的掃描。惟，即便一次的測量時間為30分鐘，多次進行下也需要長時間。因此決定另外再檢討關於進一步擴大面積。
(其他的擴大面積法)
至此所示的半導體層為藉由電花法同時產生p型半導體及n型半導體，以形成pn結。實際上在形成二極體或電晶體等半導體元件或振盪元件時，此等的方法未必可說是適合其量產之方法。
本半導體元件中，以基於已知的半導體製造技術，即基於濺鍍之形成薄膜或基於光刻與蝕刻以形成元件構造為佳。因此於此表示以濺鍍而得到本發明的半導體層。
以濺鍍法形成的半導體層，如圖8所示般，最表面存在著O2-過多的p型半導體層。遮罩此部分(面)進行靶材與濺鍍處理，形成半導體元件。為 了得到Al3+過多的n型半導體層，可進行前述濺鍍處理且執行濺鍍到n型半導體層被抽出為止；或者是可將電花處理時的電流方向倒置，調換陽極與陰極，將表面設為n極半導體層，以其為靶材。此外，也可為了擴大靶材的面積而進行前述的掃描。
為了使用此方法而得到pn結，例如，作為Al3+過多的以半導體層為靶材，以濺鍍於鋁基板(兼作陰極集電材料)之上形成n型半導體的薄膜，接著以O2-過多的半導體層為靶材於該n型半導體薄膜之上以濺鍍形成p型半導體層薄膜，更可於p型半導體層安裝陰極端子。
藉著變更電花時的電量，可控制載子濃度。亦可使用其他材料反覆進行濺鍍、光刻、蝕刻，藉此可製造MOS-FET等的半導體元件。
[實施型態3]
(振盪元件)
關於本發明的實施型態3，可基於圖21-圖29進行如下說明。
(與專利文獻1的比較)
首先，在詳細說明關於本發明一態樣的半導體層之前，說明關於具備該半導體層的振盪元件的概要。本發明者於專利文獻1詳細地說明關於前述振盪元件。以下的關於振盪元件的說明為專利文獻1的揭露內容之一部分，更詳細的內容可參考專利文獻1。
圖21為略示本實施型態的振盪元件的主要部份構造的剖面圖。振盪元件的構造與前述示於圖17的基於電花法而形成的pn結的二極體相同。
空乏層的構成示於圖22。N型半導體當中，Al2O3缺乏O而Al過多，存在著為了與Al3+的陽離子保持電性中性的電子。P型半導體當中，Al2O3缺乏Al而O過多，存在著為了與O2-的陰離子保持電性中性的電洞。於n型半導體與p型半導體接合的附近，n型半導體的電子與p型半導體的電洞結合而消滅，產生既不存在電子也不存在電洞的部分，此部分即為空乏層。
可藉著將空乏層極薄化而形成振盪元件。其厚度必須為1nm以下。於此計算Al2O3一分子的大小。若亞佛加厥數為6.022*1023(1/mol)；Al2O3的分子量為101.96(g/mol)；密度為4.0*103(kg/m3)，則一分子所占的體積為4.23*10-29(m3)。假設此為立方體，計算其大概的一邊的長度dm為3.5*10-10(m)，也就是dm為0.35nm。研判振盪的條件為空乏層的厚度Xdep為dm的三倍以下。因此，空乏層的厚度Xdep以1nm以下為佳。
為了薄化空乏層，可藉由使p型半導體的載子(電洞)或n型半導體的載子，或p型n型兩半導體的載子濃度增加來實現。於此，若以受體能階為NA，施子濃度為ND，則p側的空乏層厚度Xp與n側空乏層厚度Xn可由下面公式來求得。惟，應該留意載子濃度若為高濃度則可能使誤差變大，因此僅為大略估值，並非嚴密的計算式。
Figure 107119762-A0305-02-0028-2
惟，
Figure 107119762-A0305-02-0029-3
於此，Vbi：內建電位(V)；ni：本質半導體的載子濃度(m-3)；Xp：p型區域的空乏層寬度(m)；Xn：n型區域的空乏層寬度(m)；KB：波茲曼常數(1.38*10-23(.J/K))；T：溫度(K)；q：基本電荷1.602*10-19(C)；εr：相對電容率、ε0：真空電容率為(8.854*10-12(F/m))。
若以偏壓為VD(V)，則空乏層整體的厚度Xdep如下表示。
Figure 107119762-A0305-02-0029-4
於此，設定N=NA=ND，求得Xdep為1nm的載子濃度N。若Al2O3的εr為8.9；VD=0(V)，則N=2.6*1027(m-3)。通常以離子注入法來增加載子濃度時，所謂高載子濃度多表示為1*1027(m-3)以上。因此，此N的值亦可說是高載子濃度。
另一方面，為使振盪電流的震幅為最大，必須如圖23般地使空乏層的厚度更薄。Xdep值以0.35nm程度為佳。此時同樣地求N，則N=2.3*1028(m-3)，為更高一位數的濃度。由於Al2O3分子當中的Al濃度可計算為4.73*1028(m-3)，O的濃度可計算為7.09*1028(m-3)，因此，此N值可說是超高濃度。於載子濃度極高的情形時可得振盪的最大電流振福及穩定的振盪。
振盪時的I-V特性的例子如圖24(a)、(b)所示。圖24分別地示出偏壓(橫軸)的負的區域為順偏壓側；正的區域為逆偏壓側的情形。於圖24(a)當 中的-0.1V~+0.1V之間；圖24(b)當中的-0.2~+0.17V分別產生電流振盪現象。圖24(a)的振盪波形如圖25所示。振盪電流產生大約-0.4~+0.4μA的振幅。於偏壓0V也以同樣大小的振幅來產生振盪電流。頻率為3.4kHz。
於圖24的I-V特性中，著眼於未產生振盪的偏壓(圖24(a)中-0.6~-0.1V及+0.1~+0.6V；圖24(b)中-0.6~-0.2V及+0.17~+0.6V)的電流，可發現其大致相對於原點而對稱，觀察不出整流性。若為一般的pn結則為二極體具有整流性，但由於本元件的載子濃度極高且空乏層的厚度為1nm以下，因此於p型及n型的接合面產生基於穿隧效果的通電；或是由於載子濃度極高，導致皮膜的電子狀態金屬化而具有高導電性，因此即使具pn結亦未呈現出整流特性。
(振盪機制的推定)
接著敘述關於發明人研判的振盪機制。需注意的是，本振盪元件的電流振盪的機制僅為假設，今後需進行更深入的研究，以知悉機制的全貌。
更進一步地說明圖22所示pn結當中的空乏層的構成。圖26表示載子濃度較低時的空乏層內的電場。電場大致上有兩種類。第一種的Ea為於a即空乏層內的陽離子面與陰離子面對峙互相相對的部分的電場fa的力互相吸引。陽離子與陰離子之間的距離以各中央部間來說為約0.35nm程度。第二種的Eb為於存在於空乏層外側的電子面(n型半導體側)與電洞面(p型半導體側)的電場fb的力互相吸引。距離為數nm程度。Ea與Eb的方向相反，Ea>>Eb因此fa>>fb，實質上為最內側的陽離子與陰離子之間的靜電力。
另一方面，圖27表示載子濃度非常高，空乏層的距離為0.35nm程度的情形。於此情形下Ea=Eb，作動於最內側離子之間(陽離子與陰離子)的力 與作動於最內側的電子‧電洞間的力為相等。也就是說，最內側的陽離子與陰離子由靜電力解放開來，兩者之間僅引力作動。關於此引力可舉例例如范德華力(van der Waals force)。因此最內側的陽離子與陰離子依照牛頓的運動方程式振盪。此振盪即使偏壓為0V亦會產生。
惟，推定關於圖24的I-V特性當中，振盪的偏壓(-0.1~+0.1V)與未產生振盪的偏壓(-0.6~0.1V及+0.1~+0.6V)之產生理由。如圖28所示，順向施加偏壓則依照公式(25)空乏層的厚度Xdep變小。施加0.1V則計算上Xdep變窄為0.34nm。於此情形Eb>Ea，由於電場作動，使得牛頓運動被抑制，因而未產生電流振盪。此外，如圖29所示，若逆向施加偏壓則依照公式(25)空乏層的厚度Xdep變大。若施加-0.1V則計算上Xdep變寬為0.36nm。於此情形Ea>Eb，研判由於電場作動使得牛頓運動被抑制而未產生電流振盪。以上為對於電流振盪的機制所做的推定。
以下將更詳細地說明本發明，惟，本發明不應被該實施例限定。
(實施例1)
首先準備鋁板(1085型材料、12*30mm、厚度0.2mm)。將此測試材料浸漬於加熱至95℃的純水中，於鋁板上形成厚度約20nm的水鋁石皮膜。接著準備手動探針台20。探針的部分，使用將直徑0.2mm的白金線(H型材料)的前端削成直徑0.2mm，白金線基部捲成線圈狀之物。如圖2所示準備裝置10並配線。
設定限流電阻15為100歐姆；分流電阻為100歐姆；電流直流穩定化電源的輸出為36V，使大氣中的探針前端接觸測試材料之後，關閉開關盒 13的開關。於探針前端與鋁板之間作電花處理。使探針前端接觸部分形成厚度30nm程度的半導體層。此時以示波器12測量施加於測試材料的電壓，以及流經測試材料的電流變化。通電後一瞬間測試材料雖有電壓施加36V至測試材料，但電壓立刻就下降至約10V程度。電流為約0.1A。此狀態持續0.3μs。
(I-V測量結果)
結束通電後探針維持此狀態，將圖2中的配線切換至I-V測量，對得到的半導體層進行I-V測量。其結果如圖4所示。以0.1V/s的速度掃描-0.6~1.0V的電壓範圍。於-0.55~+0.2V可得大致為直線關係。研判為於此電壓範圍中，鋁板與探針之間穿隧電流流經；或是皮膜的電子狀態的金屬化所致電流流經。於-0.55V以下與+0.2~+0.55V脫離直線關係而流經大電流。此外，於+0.55~+1.0V之間，電流幾乎未流經。如此地於寬電壓範圍脫離直線關係的理由目前尚未知悉，惟研判半導體層的載子作動處於不穩定的狀態。此外，假使鋁板與探針短路，則I-V特性的全部電壓區域應該都變成直線關係，但並未如其然，因此直線關係為半導體層固有的特性。
(實施例2)
與實施例1同樣地，準備鋁板(1085型材料、20*60mm、厚度0.18mm)。將此測試材料浸漬於加熱至95℃的純水中，於鋁板上形成厚度約20nm的水鋁石皮膜。
將圖2所示限流電阻15由100歐姆設定為1k歐姆，使探針前端接觸水鋁石處理膜，以與前述方法進行電花處理形成半導體層。此時測試材料的 電壓、電流雖然如同圖3作動，但熔融鹽的電解時間減少為30ns程度、電流減少為0.03A程度。關於熔融鹽電解的反應之電量為前述例子的1/100之程度。
(I-V測量結果)
於此產生的半導體層的I-V特性如圖5所示。雖電壓為-0.6V以下時有負的電流流經，但電壓為其值以上時則電流未流經，呈現整流特性。半導體層中形成pn結，形成半導體層的鋁板側為n型半導體、探針側為p型半導體的pn結二極體。
(實施例3)
首先準備下述測試材料。以鋁板(24*24mm、厚度0.1mm)為基板，Furuuchi化學公司製的5N鋁Al(φ76*6mm厚)為靶材，於氬(Ar)+氧(O2)氣體下，總壓力0.4Pa之條件下進行約40分鐘的濺鍍，於鋁板上製作了約30nm的氧化鋁膜。作為濺鍍裝置，使用日電Anelva製的SPC-350型。
接著，使用JSPM-5200基於掃描法以形成半導體層。準備前端寬度為1.0μm的探針，以掃描速度為14.6μm/s，電流值為10nA，進行掃描，形成25*25μm尺寸的元件。
(I-V測量之結果)
使與實施例1相同的探針接觸以濺鍍製作的元件表面，測量其I-V特性。於-0.5V~+0.5V之間可得直線關係。研判此為於此電壓範圍中鋁板與探針之間的穿隧電流流經；或是皮膜的電子狀態金屬化所致電流流經。於-0.5V以下及 +0.5V以上幾乎未有電流流經。雖然沒有整流作用，但載子濃度高時可得本半導體元件固有的I-V特性。
(關於低載子濃度半導體層之形成)
檢討關於使載子濃度成為低濃度(例如1*1025(m-3))的情況。由於濃度較前述高濃度時情形還要低了三位數，因此必須使電流值降低三位數、或提高速度三位數、或是改變此兩者的設定，不管為何種處理都超過了此裝置的規格範圍。因此，於本裝置中無法形成低載子濃度半導體層。限定為高載子濃度。
(實施例4)
準備如下的測試材料。以鋁板(24*24mm、厚度0.1mm)為基板，Furuuchi化學公司製的5N鋁Al(φ76*6mm厚)為靶材，於氬(Ar)+氧(O2)氣體下，總壓力0.4Pa之條件下進行約40分鐘的濺鍍，於鋁板上製作了約30nm的氧化鋁膜。作為濺鍍裝置，使用日電Anelva製的SPC-350型。
設定限流電阻15為100歐姆，分流電阻14為100歐姆，電流直流穩定化電源的輸出為60V，於大氣中使探針的前端接觸測試材料之後，關閉開關盒13的開關。於探針前端與鋁板之間進行電花處理。使探針前端接觸的部分形成厚度50nm程度的半導體層。此時以示波器12測量施加於測試材料的電壓，以及流經測試材料的電流變化。通電後一瞬間雖有電壓施加60V至測試材料，但電壓立刻就下降至約10V程度。電流為約0.2A。此狀態持續0.3μs。
(I-V測量的結果)
I-V特性的例子如圖24所示。此圖分別地示出偏壓(橫軸)的負的區域為順偏壓側；正的區域為逆偏壓側的情況。偏壓於-0.1V~+0.1V之間產生電流振盪現象。振盪波形如圖25所示。振盪電流產生大約-0.4~0.4μA的振幅。於偏壓0V也以同樣大小的振幅產生振盪電流。頻率為3.4kHz。
[本發明的用途]
有關本發明的作為半導體而產生的鋁氧化物，並非化學計量的氧化鋁(Al2O3，O/Al=1.5)，而是欠缺Al或是O過多(O/Al>1.5)的p型半導體，以及Al過多或是欠缺O(O/Al<1.5)的n型半導體。將p型半導體層及n型半導體層的各載子濃度調整為~1027/m3，作pn結後成為二極體。將適當調整載子濃度的p型半導體與n型半導體以及化學計量的氧化鋁等絕緣體進行立體式的組合即成為電晶體或閘流體(thyristor)等的半導體元件。可期待將這些利用於作為寬帶隙的功率半導體材料。此外，若組合透明氧化物半導體的特性，可適用至太陽能電池的組成材料、顯示器面板。
另一方面，若將p型半導體層及n型半導體層的各載子濃度設為1028~1029/m3並作pn結，則形成振盪元件並可期待將其利用於將直流電轉換為交流電的變流器。若於振盪元件上組合透明氧化物半導體的特性與紫外區段之發光二極體，則成為頻率可變型變流器，可拓展變流器的適用範圍。此外，此般高載子濃度下半導體層的電子狀態金屬化，因此可期待其作為具有良好導電性的高性能導電體。此外，若結合透明氧化物半導體的特性也可作為透明導電體來利用。
本發明的p型半導體層以及n型半導體層為極為高度的氧化劑或是還原劑，因此有望為新的化學物質。若組合透明氧化物半導體的特性，亦有可能活用於燃料電池用電極材料或是光合成電極。此外，亦可期待將其利用於半導體的靶材。
本發明並非限定於前述各實施型態，可於請求項中所示範圍內進行各種的變更，將分別於不同的實施型態中所揭露的技術手段做組合而成的實施型態也包含在本發明的技術範圍內。
Al:鋁
e:電子
j:電流密度
p:質子
Pt:白金

Claims (11)

  1. 一種半導體層，其特徵為包含：pn結，其將n型半導體與p型半導體接合，其中，該n型半導體藉著於氧化鋁膜過多地含有鋁以形成施子能階；且該p型半導體藉著於氧化鋁膜過多地含有氧以形成受體能階。
  2. 一種半導體層，其特徵為包含：p型半導體，其藉著於氧化鋁膜過多地含有氧以形成受體能階。
  3. 一種半導體層的製造方法，其特徵為：使金屬鋁接觸氧化鋁膜一側的面，使探針接觸該氧化鋁膜的另一側的面，於大氣中、含有氧的氣體中或是氧氣中，於作為陽極的金屬鋁與作為陰極的探針之間，施加使該氧化鋁膜產生絕緣破壞的電壓，以使該氧化鋁膜熔融；且於該熔融的期間中，使該氧化鋁膜產生熔融鹽電解反應，並使其冷卻，藉此分別使得該氧化鋁膜的金屬鋁側上產生n型半導體層；於該氧化鋁膜的探針側上產生p型半導體層，並使該n型半導體層與該p型半導體層接合。
  4. 一種半導體層的製造方法，其特徵為：使金屬鋁接觸氧化鋁膜一側的面，使探針接觸該氧化鋁膜的另一側的面，於大氣中、氣體中或是真空中，於作為陰極的金屬鋁與作為陽極的探針之間，施加使該氧化鋁膜產生絕緣破壞的電壓，以使該氧化鋁膜熔融；且 於該熔融的期間中，使該氧化鋁膜產生熔融鹽電解反應，並使其冷卻，藉此分別使得該氧化鋁膜的金屬鋁側上產生p型半導體層；於該氧化鋁膜的探針側上產生n型半導體層，並使該n型半導體層與該p型半導體層接合。
  5. 如請求項3或4所述之半導體層的製造方法，其中，於使該氧化鋁膜產生熔融鹽電解反應時，藉由調整引起該熔融鹽電解反應的通電電量，使得該n型半導體的施子濃度或該p型半導體的受體濃度為可控制。
  6. 如請求項3或4所述之半導體層的製造方法，其中，於使該氧化鋁膜產生熔融鹽電解反應時，一邊使該探針接觸該氧化鋁膜一邊使該探針移動。
  7. 如請求項3或4所述之半導體層的製造方法，其中，於一邊使該探針接觸該氧化鋁膜一邊使該探針移動時，使施加的電壓(1)連續地變化(2)不連續地變化(3)極性變化為一方向或兩方向；或是組合(1)-(3)進行變化。
  8. 一種振盪元件，其特徵為包含：pn結，其將n型半導體與p型半導體接合，其中，該n型半導體藉著於氧化鋁膜過多地含有鋁以形成施子能階；且該p型半導體藉著於氧化鋁膜過多地含有氧以形成受體能階。
  9. 一種振盪元件的製造方法，其特徵為：使金屬鋁接觸氧化鋁膜一側的面，使探針接觸該氧化鋁膜的另一側的面，於大氣中、含有氧的氣體中或是氧氣中，於作為陽極的 金屬鋁與作為陰極的探針之間，施加使該氧化鋁膜產生絕緣破壞的電壓，以使該氧化鋁膜熔融；且於該熔融的期間中，使該氧化鋁膜產生熔融鹽電解反應，並且使其冷卻，藉此分別使得該氧化鋁膜的金屬鋁側上產生n型半導體層；於該氧化鋁膜的探針側上產生p型半導體層，並使該n型半導體層與該p型半導體層接合，其中，藉由該接合而形成的空乏層的厚度為1nm以下。
  10. 一種振盪元件的製造方法，其特徵為：使金屬鋁接觸氧化鋁膜一側的面，使探針接觸該氧化鋁膜的另一側的面，於大氣中、氣體中或是真空中，於作為陰極的金屬鋁與作為陽極的探針之間，施加使該氧化鋁膜產生絕緣破壞的電壓，以使該氧化鋁膜熔融；且於該熔融的期間中，使該氧化鋁膜產生熔融鹽電解反應，並且使其冷卻，藉此分別使得該氧化鋁膜的金屬鋁側上產生p型半導體層；於該氧化鋁膜的探針側上產生n型半導體層，並使該n型半導體層與該p型半導體層接合，其中，藉由該接合而形成的空乏層的厚度為1nm以下。
  11. 如請求項9或10所述之振盪元件的製造方法，其中，於使該氧化鋁膜產生熔融鹽電解反應時，一邊使該探針接觸該氧化鋁膜一邊使該探針移動。
TW107119762A 2017-06-09 2018-06-08 半導體層、振盪元件及半導體層的製造方法 TWI735786B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-114559 2017-06-09
JP2017114559 2017-06-09

Publications (2)

Publication Number Publication Date
TW201903904A TW201903904A (zh) 2019-01-16
TWI735786B true TWI735786B (zh) 2021-08-11

Family

ID=64566039

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107119762A TWI735786B (zh) 2017-06-09 2018-06-08 半導體層、振盪元件及半導體層的製造方法

Country Status (7)

Country Link
US (1) US10930522B2 (zh)
EP (1) EP3637476A4 (zh)
JP (1) JP7282029B2 (zh)
KR (1) KR102263151B1 (zh)
CN (1) CN110741479B (zh)
TW (1) TWI735786B (zh)
WO (1) WO2018225855A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3848957A4 (en) * 2018-09-03 2022-05-25 UACJ Corporation SEMICONDUCTOR MANUFACTURING METHOD AND SEMICONDUCTOR MANUFACTURING DEVICE
JP7244386B2 (ja) * 2019-07-30 2023-03-22 株式会社Uacj 半導体電池、負極材、正極材及び半導体電池の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09215755A (ja) * 1996-02-09 1997-08-19 Poritoronikusu:Kk 皮接治療具
JP2016051825A (ja) * 2014-08-29 2016-04-11 高知県公立大学法人 量子井戸構造および半導体装置
US20160225889A1 (en) * 2013-10-18 2016-08-04 Furukawa Electric Co., Ltd. Nitride semiconductor device, production method thereof, diode, and field effect transistor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6022379A (ja) * 1983-07-19 1985-02-04 Nec Corp 半導体装置
US5944685A (en) 1996-02-09 1999-08-31 Polytronics, Ltd. Skin-contact type medical treatment apparatus
JP6655294B2 (ja) 2015-03-19 2020-02-26 株式会社デンソーウェーブ Ｐｌｃ操作装置の樹脂ケース
JP2018107153A (ja) 2015-04-28 2018-07-05 株式会社Uacj 発振素子及び発振装置
JP7065443B2 (ja) * 2016-06-30 2022-05-12 株式会社Flosfia ｐ型酸化物半導体及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09215755A (ja) * 1996-02-09 1997-08-19 Poritoronikusu:Kk 皮接治療具
US20160225889A1 (en) * 2013-10-18 2016-08-04 Furukawa Electric Co., Ltd. Nitride semiconductor device, production method thereof, diode, and field effect transistor
JP2016051825A (ja) * 2014-08-29 2016-04-11 高知県公立大学法人 量子井戸構造および半導体装置

Also Published As

Publication number Publication date
KR102263151B1 (ko) 2021-06-08
KR20200014908A (ko) 2020-02-11
US20200135494A1 (en) 2020-04-30
EP3637476A4 (en) 2021-03-10
US10930522B2 (en) 2021-02-23
TW201903904A (zh) 2019-01-16
EP3637476A1 (en) 2020-04-15
CN110741479A (zh) 2020-01-31
WO2018225855A1 (ja) 2018-12-13
JPWO2018225855A1 (ja) 2020-04-09
CN110741479B (zh) 2023-10-13
JP7282029B2 (ja) 2023-05-26

Similar Documents

Publication Publication Date Title
Tian et al. Bipolar electrochemical mechanism for mass transfer in nanoionic resistive memories
Hono et al. Broadening the applications of the atom probe technique by ultraviolet femtosecond laser
Lee et al. Tuning the crystallinity of thermoelectric Bi2Te3 nanowire arrays grown by pulsed electrodeposition
TWI735786B (zh) 半導體層、振盪元件及半導體層的製造方法
Yin et al. Memristive behavior enabled by amorphous–crystalline 2D oxide heterostructure
Wang et al. Electrochemical metallization switching with a platinum group metal in different oxides
Szymczak et al. Electrodeposition of stoichiometric bismuth telluride Bi2Te3 using a piperidinium ionic liquid binary mixture
Hamdan et al. Selective synthesis of 2D mesoporous CuO agglomerates by pulsed spark discharge in water
Ma et al. Protonic conductivity nanostructured ceramic film with improved resistance to carbon dioxide at elevated temperatures
Peng et al. Efficient and hysteresis-free field effect modulation of ambipolarly doped vanadium dioxide nanowires
TWI803691B (zh) 半導體製造方法及半導體製造裝置
JP2015012049A (ja) 全固体電気二重層を利用した可変電気伝導素子およびそれを用いた電子装置
Xiao et al. Electro-transport studies of electrodeposited (Bi1− xSbx) 2Te3 nanowires
Liu et al. Percolation network in resistive switching devices with the structure of silver/amorphous silicon/p-type silicon
Yamamoto et al. Electrodeposition of Co–Sb thermoelectric film from ethylene glycol–CoCl2–SbCl3 solution
CN103757688A (zh) 一种制备碲-碲化铅纳米晶组装超晶格纳米线阵列的方法
Huang et al. In situ synthesis of Bi/Bi2S3 heteronanowires with nonlinear electrical transport
Zeng et al. Cathode-Control Alloying at an Au-ZnSe Nanowire Contact via in Situ Joule Heating
Mibus et al. Anodic metal oxides for electrowetting systems
Hamidi et al. Electrochemical deposition of Zinc Oxide thin film using two-terminal setup
AKHIRUDDIN et al. Growth of ZnO Nanowires by Vapour Solid Mechanism
JP7244386B2 (ja) 半導体電池、負極材、正極材及び半導体電池の製造方法
Kandemir et al. Mott barrier behavior of metal–TlGaSe2 layered semiconductor junction
Chiang et al. Preparation of zinc oxide thin films by reactive pulsed arc molecular beam deposition
Yin et al. Memristive Behavior Enabled by Amorphous-Crystalline Two Dimensional Oxide Heterostructure