KR102263151B1 - 반도체층, 발진 소자 및 반도체층의 제조 방법 - Google Patents

반도체층, 발진 소자 및 반도체층의 제조 방법 Download PDF

Info

Publication number
KR102263151B1
KR102263151B1 KR1020207000475A KR20207000475A KR102263151B1 KR 102263151 B1 KR102263151 B1 KR 102263151B1 KR 1020207000475 A KR1020207000475 A KR 1020207000475A KR 20207000475 A KR20207000475 A KR 20207000475A KR 102263151 B1 KR102263151 B1 KR 102263151B1
Authority
KR
South Korea
Prior art keywords
oxide film
aluminum oxide
semiconductor layer
type semiconductor
aluminum
Prior art date
Application number
KR1020207000475A
Other languages
English (en)
Other versions
KR20200014908A (ko
Inventor
코이치 아시자와
Original Assignee
가부시키가이샤 유에이씨제이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 유에이씨제이 filed Critical 가부시키가이샤 유에이씨제이
Publication of KR20200014908A publication Critical patent/KR20200014908A/ko
Application granted granted Critical
Publication of KR102263151B1 publication Critical patent/KR102263151B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/479—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/242—AIBVI or AIBVII compounds, e.g. Cu2O, Cu I
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Abstract

산화 알루미늄막(Al2O3)에 알루미늄(Al)을 과잉 함유시킴으로써 도너 준위를 형성한 n형 반도체(Al2O3(n형))와, 산화 알루미늄막(Al2O3)에 산소(O)를 과잉 함유시킴으로써 억셉터 준위를 형성한 p형 반도체(Al2O3(p형))를 접합한 pn 접합을 포함하는 반도체층이다.

Description

반도체층, 발진 소자 및 반도체층의 제조 방법
본 발명은 반도체층, 발진 소자 및 반도체층의 제조 방법에 관한 것이다.
반도체 분야에서는 고전력화, 고내전압화, 고온 동작 및 고주파화가 요구되고 있다. 특히, 고내전압화가 중요한데, 이 때문에 종래의 Si계 반도체보다 밴드갭이 큰 와이드 밴드갭 반도체가 요구되고 있다. Si의 밴드갭이 1.12 eV인데 비해, 와이드 밴드갭 반도체로서 주목받고 있는 SiC의 밴드갭은 2.20∼3.02 eV이고, GaN의 밴드갭은 3.39 eV로서, 밴드갭이 보다 큰 와이드 밴드갭 반도체의 개발이 진행되고 있다.
또한, 본 발명자는 특허 문헌 1에서, 산화 알루미늄을 기재로 한 반도체층을 이용한 발진 소자 및 발진 소자의 제조 방법에 관하여 상세히 검토하고 있다.
특허 문헌 1: 국제 특허공개 제2016/175251호 공보
예를 들면, 와이드 밴드갭 반도체 재료로서 밴드갭이 5.47 eV인 다이아몬드가 주목받고 있지만, 다이아몬드는 반도체가 아니기 때문에, 이온을 주입해 도너 준위나 억셉터 준위를 형성할 필요가 있다. 그러나, 다이아몬드의 이온 주입에는 고온 고압이 필요하고 간단하게 실시할 수 없다.
또한, 산화 알루미늄의 밴드갭은 8.8 eV로, 와이드 밴드갭 반도체의 재료로 이용할 수 있다면 매력적이지만, 지금까지 밴드갭 내에 도너 준위나 억셉터 준위를 형성하는 것이 힘들었다. 특히, 억셉터 준위의 형성이 힘들었다. 이와 같은 이유로, 산화 알루미늄은 매우 우수한 절연체로서 높은 신뢰성을 얻고 있기는 하지만, 산화 알루미늄을 이용한 p형 반도체 및 pn 접합을 형성하는 것은 곤란했다.
이 때문에, 밴드갭이 큰 산화 알루미늄을 기재로 한 반도체 및 이를 이용한 반도체 소자나 발진 소자를 얻기 위해, 산화 알루미늄의 밴드 내에 캐리어를 충전해 도너 준위나 억셉터 준위를 생성하는 기술을 안출하는 것이 과제이다. 또한, 산화 알루미늄을 반도체화한 선행 기술 문헌이나 산화 알루미늄 반도체의 pn 접합에 관한 선행 기술 문헌이 존재하지 않는 것으로부터, 산화 알루미늄을 기재로 한 반도체 기능의 원점인 pn 접합을 형성하는 것이 과제이다.
그런데, 본 발명자는, 특허 문헌 1에 기재된 바와 같이, 산화 알루미늄을 기재로 하여 쇼트키 접합(Schottky junction)을 갖는 반도체층의 제작에 성공했다. 또한, 본 발명자는 이 반도체층에서 공핍층(depletion layer)의 두께를 극히 얇게 하고, 터널 전류를 흘려, 역바이어스 방향으로 전압을 인가함으로써 전류에 발진이 일어나는 것을 알아내고, 또한, 이 전류 발진이 소정의 고전류 밀도 이하에서 발현되는 것을 확인했다.
본 발명자가 발명한 발진 소자를 사용해, 예를 들면 전지 등의 직류를 교류로 하는 인버터를 설계하는 경우, 순바이어스 전압측으로부터 역바이어스 전압측에 걸친, 제로 바이어스 전압을 포함하는 넓은 바이어스 전압의 인가에 의해 전류 발진하는 것이 요구된다.
그러나, 이 전류 발진은 역바이어스 전압을 인가한 경우에만 발생하고, 순바이어스 전압 또는 제로 바이어스 전압의 인가에 의해서는 발생하지 않았다. 이 때문에, 이 발진 소자를 이용한 인버터 회로는 복잡한 회로 구성을 갖게 된다. 그러므로, 제로 바이어스 전압을 포함해 순바이어스 전압측으로부터 역바이어스 전압 측에 걸친 넓은 바이어스 전압의 인가에 의해 전류 발진하는 발진 소자 및 그 제조 방법을 찾아내는 것이 과제이다.
본 발명의 일 형태는, 본 발명자에 의한 계속된 연구에 기초해 새롭게 도출된 것으로, 종래보다 성능이 뛰어난 반도체층, 발진 소자 및 반도체층의 제조 방법을 실현하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명의 일 형태에 따른 반도체층은, 산화 알루미늄막에 알루미늄을 과잉 함유시킴으로써 도너 준위를 형성한 n형 반도체와, 산화 알루미늄막에 산소를 과잉 함유시킴으로써 억셉터 준위를 형성한 p형 반도체를 접합한 pn 접합을 포함한다.
본 발명의 다른 일 형태에 따른 반도체층은, 산화 알루미늄막에 산소를 과잉 함유시킴으로써 억셉터 준위를 형성한 p형 반도체를 포함한다.
본 발명의 다른 일 형태에 따른 반도체층의 제조 방법은, 산화 알루미늄막의 일면에 금속 알루미늄을, 상기 산화 알루미늄막의 타면에 프로브를 접촉시키고, 대기중, 산소 함유 가스중 또는 산소 가스중에서, 애노드로서의 상기 금속 알루미늄과 캐소드로서의 상기 프로브 사이에 상기 산화 알루미늄막의 절연 파괴가 생기는 전압을 인가해 상기 산화 알루미늄막을 용융시키고, 상기 용융 중에 상기 산화 알루미늄막에 용융염 전해 반응을 일으키고 냉각시킴으로써, 상기 산화 알루미늄막의 상기 금속 알루미늄측에 n형 반도체층을, 상기 산화 알루미늄막의 상기 프로브측에 p형 반도체층을 각각 생성하고, 또한, 상기 n형 반도체층과 상기 p형 반도체층을 접합한다.
본 발명의 다른 일 형태에 따른 반도체층의 제조 방법은, 산화 알루미늄막의 일면에 금속 알루미늄을, 상기 산화 알루미늄막의 타면에 프로브를 접촉시키고, 대기중, 가스중 또는 진공중에서, 캐소드로서의 상기 금속 알루미늄과 애노드로서의 상기 프로브 사이에 상기 산화 알루미늄막의 절연 파괴가 생기는 전압을 인가해 상기 산화 알루미늄막을 용융시키고, 상기 용융 중에 상기 산화 알루미늄막에 용융염 전해 반응을 일으키고 냉각시킴으로써, 상기 산화 알루미늄막의 상기 금속 알루미늄측에 p형 반도체층을, 상기 산화 알루미늄막의 상기 프로브측에 n형 반도체층을 각각 생성하고, 또한, 상기 n형 반도체층과 상기 p형 반도체층을 접합한다.
상기 산화 알루미늄막에 용융염 전해 반응을 일으킬 때, 상기 용융염 전해 반응을 일으키는 통전 전기량을 조정함으로써, 상기 n형 반도체의 도너 농도 또는 상기 p형 반도체의 억셉터 농도를 제어 가능하게 하는 것이 바람직하다.
상기 산화 알루미늄막에 용융염 전해 반응을 일으킬 때, 상기 프로브를 상기 산화 알루미늄막에 접촉시키면서 이동시키는 것이 바람직하다.
상기 프로브를 상기 산화 알루미늄막에 접촉시키면서 이동시킬 때, 상기 인가 전압을 (1) 연속적으로 변화시키거나, (2) 불연속적으로 변화시키거나, (3) 극성을 한방향 또는 양방향으로 변화시키거나, 또는, 상기 (1)∼(3)을 조합해 변화시키는 것이 바람직하다.
본 발명의 다른 일 형태에 따른 발진 소자는, 산화 알루미늄막에 알루미늄을 과잉 함유시킴으로써 도너 준위를 형성한 n형 반도체와, 산화 알루미늄막에 산소를 과잉 함유시킴으로써 억셉터 준위를 형성한 p형 반도체를 접합한 pn 접합을 포함한다.
본 발명의 다른 일 형태에 따른 발진 소자의 제조 방법은, 산화 알루미늄막의 일면에 금속 알루미늄을, 상기 산화 알루미늄막의 타면에 프로브를 접촉시키고, 대기중, 산소 함유 가스중 또는 산소 가스중에서, 애노드로서의 상기 금속 알루미늄과 캐소드로서의 상기 프로브 사이에 상기 산화 알루미늄막의 절연 파괴가 생기는 전압을 인가해 상기 산화 알루미늄막을 용융시키고, 상기 용융 중에 상기 산화 알루미늄막에 용융염 전해 반응을 일으키고 냉각시킴으로써, 상기 산화 알루미늄막의 상기 금속 알루미늄측에 n형 반도체층을, 상기 산화 알루미늄막의 상기 프로브측에 p형 반도체층을 각각 생성하고, 또한, 상기 n형 반도체층과 상기 p형 반도체층을 접합하고, 상기 접합에 의해 형성되는 공핍층의 두께는 1㎚ 이하이다.
본 발명의 다른 일 형태에 따른 발진 소자의 제조 방법은, 산화 알루미늄막의 일면에 금속 알루미늄을, 상기 산화 알루미늄막의 타면에 프로브를 접촉시키고, 대기중, 가스중 또는 진공중에서, 캐소드로서의 상기 금속 알루미늄과 애노드로서의 상기 프로브 사이에 상기 산화 알루미늄막의 절연 파괴가 생기는 전압을 인가해 상기 산화 알루미늄막을 용융시키고, 상기 용융 중에 상기 산화 알루미늄막에 용융염 전해 반응을 일으키고 냉각시킴으로써, 상기 산화 알루미늄막의 상기 금속 알루미늄측에 p형 반도체층을, 상기 산화 알루미늄막의 상기 프로브측에 n형 반도체층을 각각 생성하고, 또한, 상기 n형 반도체층과 상기 p형 반도체층을 접합하고, 상기 접합에 의해 형성되는 공핍층의 두께는 1㎚ 이하이다.
상기 산화 알루미늄막에 용융염 전해 반응을 일으킬 때, 상기 프로브를 상기 산화 알루미늄막에 접촉시키면서 이동시키는 것이 바람직하다.
본 발명의 일 형태에 의하면, 종래보다 성능이 뛰어난 반도체층, 발진 소자 및 반도체층의 제조 방법을 실현할 수 있다.
도 1은 프로브의 형상, 및 프로브와 시료의 위치 관계를 설명하는 모식도이다.
도 2는 측정 장치의 개략 구성을 나타낸 모식도이다.
도 3은 산화 알루미늄막에 스파크를 일으킨 경우의 전압 및 전류 특성을 나타낸 그래프이다.
도 4는 I-V 특성 측정 결과를 나타낸 그래프이다.
도 5는 I-V 특성 측정 결과를 나타낸 그래프이다.
도 6은 반도체층 단면의 TEM 관찰 결과이다.
도 7은 반도체층의 EDS 분석 결과이다.
도 8은 반도체층의 개략 구성을 나타낸 모식도이다.
도 9는 금속 알루미늄을 애노드, 프로브를 캐소드로 하고, 스파크에 의해 고온 용융한 경우의 반도체층 내의 반응을 나타낸 모식도이다.
도 10은 도 9의 반도체층이 융점보다 약간 낮을 때까지 온도 강하한 경우의 반도체층 내의 반응을 나타낸 모식도이다.
도 11은 도 10의 반도체층이 실온까지 온도 강하한 경우의 반도체층의 구성을 나타낸 모식도이다.
도 12는 금속 알루미늄을 애노드, 프로브를 캐소드로 하고, 스파크에 의해 형성한 pn 접합 다이오드의 구성을 나타낸 모식도이다.
도 13은 도 8의 반도체층에 포함되는 pn 접합의 구성을 나타낸 모식도이다.
도 14는 금속 알루미늄을 캐소드, 프로브를 애노드로 하고, 스파크에 의해 고온 용융한 경우의 반도체층 내의 반응을 나타낸 모식도이다.
도 15는 도 14의 반도체층이 융점보다 약간 낮을 때까지 온도 강하한 경우의 반도체층 내의 반응을 나타낸 모식도이다.
도 16은 도 15의 반도체층이 실온까지 온도 강하한 경우의 반도체층의 구성을 나타낸 모식도이다.
도 17은 금속 알루미늄을 캐소드, 프로브를 애노드로 하고, 스파크에 의해 형성한 pn 접합 다이오드의 구성을 나타낸 모식도이다.
도 18은 프로브 선단을 스캐닝하면서 산화 알루미늄막을 생성하는 방법을 설명하는 도면이다.
도 19는 프로브 선단을 스캐닝하면서 산화 알루미늄층을 분해하는 방법을 설명하는 도면이다.
도 20은 프로브 선단의 스캐닝 패턴의 일례를 나타낸 도면이다.
도 21은 발진 소자의 구성을 나타낸 모식도이다.
도 22는 pn 접합에서의 공핍층의 구성을 나타낸 모식도이다.
도 23은 공핍층의 두께가 극히 얇은 경우에서의, 도 22의 공핍층의 구성을 나타낸 모식도이다.
도 24의 (a) 및 (b)는 발진시의 I-V 특성 측정 결과를 나타낸 그래프이다.
도 25는 발진시의 전류 파형을 나타낸 그래프이다.
도 26은 저캐리어 농도에서의 공핍층 내의 전계의 상황을 나타낸 모식도이다.
도 27은 고캐리어 농도에서의 공핍층 내의 전계의 상황을 나타낸 모식도이다.
도 28은 고캐리어 농도에서 가장 안쪽 이온 사이에 걸리는 힘을 설명하는 모식도이다.
도 29는 고캐리어 농도에서 가장 안쪽 이온 사이에 걸리는 힘을 설명하는 모식도이다.
[재료]
반도체층을 스파크법에 의해 형성하기 위한 막은, 공유결합성보다 이온 결합성이 큰 금속 화합물이면서, 절연체 또는 도전성이 극히 작은 물질이라면 모두 이용할 수 있다. 예를 들면, 산화 알루미늄이나 산화 티탄 등의 금속 산화물, 수산화 알루미늄 등의 금속 수산화물, 질화 알루미늄 등의 금속 질화물 등이 사용 가능하다. 또한, 베마이트와 같이 산화 알루미늄에 물분자를 포함하는 것 같은 화합물을 사용할 수 있다.
또한, 반도체층을 스파크법에 의해 형성하기 위한 막에서의 금속 이온종은, 그 기판의 금속과 같지 않아도 된다. 예를 들면, 금속 알루미늄상에 산화 지르코늄을 스퍼터로 성막한 것, 또는, 금속 알루미늄 표면에 화성 처리에 의해 형성한 막이라도 가능하다.
기판이 금속 알루미늄인 경우, 금속 알루미늄으로서 알루미늄 합금을 사용할 수 있다. 즉, 4N 이상의 고순도 알루미늄이나 순알루미늄(1000계) 외에, Al-Mn계 합금(3000계), Al-Si계 합금(4000계), Al-Mg계 합금(5000계), Al-Cu-Mg계 합금(2000계), Al-Mg-Si계 합금(6000계), Al-Zn-Mg계 합금(7000계)을 모두 이용할 수 있다.
막의 재료가 금속 산화물인 경우 그 대부분이 투명 산화물이다. 스파크법에 의해 반도체화해도 밴드갭이 크면 가시광대역으로의 에너지 흡수가 없기 때문에, 투명 산화물 반도체가 된다.
또한, 전술한 막 재료에 접촉시켜 스파크를 일으키기 위한 프로브 재료로서, 백금, 스테인리스, 동, 카본 등 도전성이 양호한 물질을 사용할 수 있다. 스파크에 의해 고온이 되기 때문에 내열성이 높은 재료가 바람직하다. 백금은 뛰어난 재료이지만 비용이 높다. Si 코어재의 최표면을 백금 도금한 재료 등을 이용 가능하다.
[실시 형태 1]
본 발명의 실시 형태 1에 대해 도 1∼도 17을 참조해 설명하면 다음과 같다. 한편, 각 실시 형태에서는 동일한 부분에는 동일한 부호를 부여하고, 도면에서 동일한 부호를 부여한 것은 중복되는 설명을 적절히 생략한다. 또한, 각 실시 형태에 기재되어 있는 구성의 치수, 재질, 형상, 상대적 배치, 가공법 등은 어디까지나 일례에 지나지 않고, 이들 기재에 의해 본 발명의 기술적 범위가 한정 해석되어서는 안된다. 또한, 도면은 모식적인 것이며, 치수의 비율, 형상은 실제의 것과 상이한 경우도 있다.
＜반도체층＞
본 실시 형태 1에 따른 반도체층에 대해 설명한다. 본 실시 형태 1에 따른 반도체층은 산화 알루미늄막에 스파크를 일으키는 방법으로 형성한다. 그 일례를 다음에 나타낸다.
(시료 및 장치)
도 1에 나타낸 바와 같이, 금속 알루미늄(103)의 표면에 산화 알루미늄막(102)을 피복한 시료를 준비한다. 자연 산화 피막에는 직경 100㎚ 정도의 전류 통과점이 분산되어 존재한다. 이 때문에, 자연 산화 피막에 프로브(101)를 접촉시킨 시료에 고전압을 인가하면 전류 통과점을 통해 단락 전류가 흘러, 높은 인가 전압을 인가해도 스파크가 발생하지 않고, 그 결과 반도체층을 형성할 수 없다. 따라서, 금속 알루미늄(103)의 표면에 미리 산화 알루미늄막(102)을 피복해 둔다. 산화 알루미늄막(102)의 피복 방법은 스퍼터법, 애노드 산화법, 대기 가열법, 베마이트 처리법 등이 있다. 한편, 피복한 산화 알루미늄막(102) 내부는 물을 포함하고, 순수한 산화 알루미늄이 아닌 경우도 있다. 예를 들면, 베마이트의 분자식은 Al2O3·H2O이며, 물 1분자를 포함한다. 산화 알루미늄막(102)의 막두께는 5∼100㎚로 한다.
다음으로, 매뉴얼 프로버(20)를 준비하고, 도 1에 나타낸 구성의 프로브(101)를 장착했다. 프로브(101)에서는, 직경 0.2㎜의 백금선(H재)의 프로브 선단(101a)을 깎아내, 프로브 선단(101a)과 시료의 접촉면의 직경을 0.02㎜로 했다. 프로브의 기단은 코일상으로 감겨 있어, 이에 따라 스프링 작용에 의해 프로브의 선단을 낮은 압력으로 시료에 접촉시킬 수 있다.
도 2에 나타낸 장치(10)를 준비해, 시료로의 전압 인가와 시료의 I-V 특성을 측정했다. 프로브 선단을 산화 알루미늄막에 접촉시키고, 금속 알루미늄과 프로브 사이에 전압을 인가해 스파크에 의한 절연 파괴를 일으켰다. 직류 안정화 전원(11)으로부터 출력되는 인가 전압은 가변적이다. 도 2에서는, 금속 알루미늄측이 애노드(플러스)가 되도록 하고 있다. 금속 알루미늄측을 캐소드(마이너스)로 하는 경우에는, 직류 안정화 전원의 극성을 반대로 하면 된다. 도 2에 나타낸 바와 같이, 스위치 박스(13)(리드 릴레이 내장)의 플러스측을 전류 제한 저항(15)을 개재해 매뉴얼 프로버(20)에 장착한 금속 알루미늄측에 접속하고, 스위치 박스(13)의 마이너스측을 전류 측정용 션트 저항(14)을 개재해 프로브에 접속했다. 스위치(22)를 절환함으로써 금속 알루미늄측 및 프로브를 I-V 측정기(23)에 접속해, 시료의 I-V 특성을 측정한다. 시료에 인가되는 전압 및 시료에 흐르는 전류를 고내압(高耐壓)·플로팅 입력 오실로스코프(12)를 이용해 측정했다.
금속 알루미늄으로서 1085재(12㎜×30㎜, 두께 20㎛)를 이용하고, 시료 표면을 베마이트 처리했다. 베마이트 처리는 시료를 95℃의 순수에 30초 침지하고, 수세, 건조함으로써 행하였다. 베마이트 피막은 절연성이므로, 시료의 일부를 줄로 다듬어 베마이트 피막을 제거해 통전 가능하도록 했다. 도 1에 나타낸 프로브를 이용해, 도 2에 나타낸 매뉴얼 프로버(20)에 시료를 세팅하고, 매니퓰레이터(manipulator, 21)로 프로바 선단 위치를 조정해, 선단이 베마이트 처리 피막에 접촉하도록 했다. 프로브 선단의 약 0.01N의 힘이 베마이트 피막에 가해졌다.
(통전)
도 2의 전류 제한 저항(15)을 100Ω, 션트 저항(14)을 100Ω, 전류 직류 안정화 전원의 출력을 36V로 하고, 스위치 박스(13)의 스위치를 닫았다. 프로브 선단과 금속 알루미늄 사이에 스파크를 일으켰다. 프로브 선단을 접촉시킨 부분에는 두께 30㎚ 정도의 반도체층이 형성되었다. 이 때의 시료에 인가되는 전압과 시료에 흐르는 전류를 오실로스코프(12)로 측정했다. 그 결과를 도 3에 나타낸다.
스위치를 닫은 타이밍은 -0.28㎲이지만, 실제로 전류치가 0.05A를 넘는 시점에서 트리거를 가했으므로, 트리거를 가한 시점을 0㎲로 했다. 범용의 직류 전원을 이용했으므로, -0.28∼0㎲ 사이는 전원의 스탠바이 상태가 되어, 그 때문에 이 사이에서는 출력으로서 설정한 36V에 출력이 도달하지 않고, 약 20V의 전압이 출력되었다. 20V의 전압에서는 스파크가 발생하지 않고, 전류는 거의 흐르지 않았다.
0㎲에서 시료에 일순간 36V가 인가되었지만, 스파크 전류가 흐르자마자 전압은 약 10V 정도로 낮아졌다. 전류치는 약 0.1A였다. 이 상태는 0.3㎲ 계속되었다. 이 동안 스파크가 계속되어, 피막의 온도가 높아지고 용융 상태가 되어 피막이 두꺼워진 것으로 생각된다. 또한, 이 동안 전압에 큰 진동이 있지만, 이것이 스위치를 닫았을 때, 장치측의 인덕턴스 등 리액턴스에 기인하는 과도 현상이 나타난 것인지 아니면 재료 고유 특성에 의한 것인지는 불분명하다. 0.3㎲를 경과하면 전압은 약 0V로 저하하고, 전류는 0.17A로 증가했다. 도 3에는 1㎲ 경과까지만 나타내었다. 이후도 이 상태를 유지했지만, 60초까지는 전류와 전압에 변화가 없었다. 0.3㎲ 이후는 반도체층에 터널 전류가 흘렀거나 또는 피막의 전자 상태가 금속화되어 전류가 흐른 것으로 생각된다. 그 이유에 대해서는 후술한다. 통전 종료후, 프로브는 상태를 그대로 유지하고, 도 2에서의 스위치(22)의 결선을 우측, 즉 I-V 측정으로 절환하였다.
(I-V 측정 결과)
이와 같이 하여 얻어진 반도체층의 I-V 측정을 실시했다. 그 결과를 도 4에 나타낸다. -0.6∼1.0V의 전압 범위를 0.1 V/s의 속도로 주사했다. -0.55∼+0.2V에서 거의 직선 관계가 얻어졌다. 이 전압 범위에서는, 금속 알루미늄과 프로브 사이에 터널 전류 또는 피막의 전자 상태가 금속화한 것에 의한 전류가 흐른 것으로 생각된다. -0.55V 이하와 +0.2V∼+0.55V에서 직선 관계에서 벗어나 대전류가 흘렀다. 또한, +0.55∼+1.0V 사이에는 전류가 거의 흐르지 않았다. 이와 같이 넓은 전압 범위에서 직선 관계에서 벗어나는 이유는 현시점에서는 알 수 없지만, 반도체층의 캐리어 거동이 불안정한 상황에 있는 것으로 생각된다. 한편, 가령 금속 알루미늄과 프로브가 단락되어 있었다고 한다면, I-V 특성의 전체 전압 영역에서 직선 관계가 될 것이다. 전체 전압 영역에서 직선 관계가 되지 않는 이상, -0.55V∼+0.2V에서의 직선 관계는 형성한 반도체층 고유의 특성이라고 할 수 있다.
다음으로, 도 2에 나타낸 전류 제한 저항(15)을 100Ω에서 1㏀로 하고, 프로브 선단을 이동해, 같은 시료의 다른 장소에서 베마이트 처리막에 프로브 선단을 접촉시키고, 상기와 같은 방법으로 스파크를 일으켜 반도체층을 형성했다. 이 때의 시료의 전압, 전류는 도 3과 거의 동일한 거동이었지만, 용융염의 전해 시간은 30㎱ 정도로, 전류는 0.03A 정도로 감소했다. 용융염 전해 반응에 필요로 하는 전기량은 전술한 예의 1/100 정도였다. 여기에서 생성한 반도체층의 I-V 특성을 도 5에 나타낸다. 전압 -0.6V 이하에서 음의 전류가 흘렀지만 그 이상의 전압에서는 전류가 흐르지 않고, 이른바 정류 특성이 나타났다. 반도체층내에 pn 접합이 형성되어, 반도체층의 금속 알루미늄측이 n형 반도체, 프로브측이 p형 반도체가 되었다.
한편, 여기에서는 '용융염'을 다음과 같은 넓은 의미로 이용했다. 즉, 알루미늄 이온 및 산소 이온의 전해에 의한 이동(전기 영동)은 완전한 용융염이 아니라도, 고체 상태가 섞인 고액 혼합체라도 가능하다. 따라서 고액 혼합 상태라도 표현은 '용융염'이라고 했다.
전술한 두가지 예의 결과로부터 알 수 있는 것은, 스파크에 의한 용융염 전해에 통전하는 전기량이 크면 반도체층의 캐리어 농도가 높아지고 pn 접합부로 할 수 있는 공핍층의 두께가 얇아져 터널 전류 또는 피막의 전자 상태가 금속화됨으로써 전류가 흐르는 것, 스파크에 의한 용융염 전해에 통전하는 전기량이 작으면 반도체층의 캐리어 농도가 낮아지고 pn 접합부로 할 수 있는 공핍층의 두께가 두꺼워진다는 것이다.
이상의 설명은, 금속 알루미늄측을 애노드(플러스측), 프로브측을 캐소드(마이너스측)로 하고 산화 알루미늄막을 스파크시킴으로써 반도체층을 형성하는 방법에 대한 것으로, 그 결과, 산화 알루미늄막의 금속 알루미늄측이 n형 반도체가 되고, 산화 알루미늄막의 프로브측이 p형 반도체층이 되는 것을 나타냈다.
이에 대해, 금속 알루미늄측을 캐소드(마이너스측), 프로브측을 애노드(플러스측)로 하고 산화 알루미늄막을 스파크시키는 것에 의해서도 반도체층을 형성할 수 있다. 이 경우에는, 산화 알루미늄막의 금속 알루미늄측이 p형 반도체가 되고, 산화 알루미늄막의 프로브측이 n형 반도체층이 된다.
(본 방법에 의한 반도체 구성의 추정)
(반도체층의 구성 원소)
전술한 바와 같이, 본 발명의 일 실시 형태에 따른 반도체층은 스파크에 의해 산화 알루미늄막을 절연 파괴시킴으로써 형성한다. 스파크에 의해 형성한 반도체층의 구성을 확인하기 위해, 반도체층의 단면 TEM(투과형 전자현미경) 촬영과 EDS 분석(원소 분석)을 실시했다. TEM 촬영에서는 반도체층의 단면을 FIB(집속 이온 빔)로 박막화하여 시료로 했다.
촬영한 시료를 도 6에 나타낸다. 도 6에 나타낸 바와 같이, AA선이 금속 알루미늄의 자연 산화 피막의 라인으로, 라인 아래쪽이 금속 알루미늄의 조직, 라인 위쪽이 TEM 관찰 시료를 제작하기 위해 사용한 충전제이다. 점선으로 둘러싼 부분의 중앙 부분이 반도체층이다. 금속 알루미늄에 큰 함몰이 있고, 함몰을 따라 그 위쪽의 층이 반도체층이다. 그 두께는 5∼100㎚인데, 최대 두께 부분의 상측이 프로브 선단의 위치이다.
도 6의 점선으로 둘러싼 부분의 반도체층의 가장 두꺼운 부분과 그 주변에 대해 EDS 분석한 결과를 도 7에 나타낸다. BF(명시야상)의 중앙에 있는 것이 반도체층이고, 그 상부의 피라미드형 부분의 정점이 프로브 선단 위치이다. 반도체층의 아래쪽은 금속 알루미늄, 위쪽은 시료 제작시에 사용한 충전제이다. 그 외의 5매가 Al, O, Pt, C, Ga의 EDS 분석 결과이다. 또한, 가장 우측의 도면은 각 EDS 분석 결과의 사각 프레임 부분을 확대해, 반도체층의 물질 구성을 나타낸 모식도이다.
반도체층 내의 Al과 O의 분포를 자세히 보면, Al은 아래쪽의 금속 알루미늄측이 고농도이고, O는 위쪽의 충전제측(분석 시료로 하기 전에는 대기측)이 고농도로 되어 있다. BF상과 비교해 Al의 분포를 관찰하면, Al이 진한 부분이 대략 15㎚ 두께로 Al 금속 표면을 따라 띠형상으로 존재하고 있는 것처럼 보인다. 이 부분은 비화학량론적으로 Al2O3의 O2-가 결핍되어 Al3+가 과잉으로 존재하는 부분이라고 생각된다(N++). 또한, O의 분포를 관찰하면, O가 진한 부분이 대략 15㎚ 두께로 반도체층 피막의 표면을 따라 띠모양에 존재하고 있는 것처럼 보인다. 이 부분은 비화학량론적으로 Al2O3의 Al3+가 결핍되어 O2-가 과잉으로 존재하는 부분(P++)이라고 생각된다.
도 8의 좌측은 도 7에 나타낸 반도체층의 구성 모식도에 프로브 선단(Pt)을 추가한 것이다. 도 8의 우측 3개의 도면은 반도체층을 통과하는 전류 경로의 차이로부터 3종류의 반도체층 구성이 있는 것을 나타내고 있다. 반도체층의 두꺼운 부분(70㎚ 정도)을 포함하는 aa 단면에는 N++(Al3+ 과잉 부분)와 P++(O2- 과잉 부분) 사이에 화학량론적 또는 화학량론적에 가까운 조성의 Al2O3가 존재한다고 생각된다. 이 Al2O3는 새로운 에너지 준위가 없기 때문에 도전성은 없다. 또한, ab 단면은 N++와 P++가 근접하고 있는 부분으로, 후술하는 바와 같이 이 부분에서 공핍층이 형성되어 pn 접합이 형성되어 있다고 생각된다. 또한, ac 단면에서는 N++와 P++가 교차되어 혼재하고 있다고 생각된다. Al3+ 과잉 부분과 O2- 과잉 부분이 이온 결합을 일으켜, 화학량론적 또는 화학량론적에 가까운 조성의 Al2O3가 존재한다고 생각된다. 따라서, 이 단면도 aa 단면과 마찬가지로 도전성이 없다.
이상의 원소 분석 결과, 스파크법에 의해 형성한 반도체층은 산화 알루미늄막이지만, Al이 금속 알루미늄측에, O가 반도체층 표면측에 편석된 매우 특수한 구조이며, 또한 pn 접합이 매우 한정된 부분에 존재하는 것을 알 수 있었다.
한편, 본 발명의 스파크법으로 반도체층을 형성하는 경우, 상기 ab 단면의 면적은 작지만 P++와 N++가 교차된 부분에 반드시 존재하므로, 매우 재현성이 있는 제조법이다.
본 발명의 일 실시 형태에 의해 얻어진 반도체층의 구조는 비결정성(amorphous)이라고 생각된다. 산화 알루미늄층이 스파크에 의해 용융되고 나서 냉각되어 고체가 될 때까지의 시간이 극히 짧기 때문에 결정화되기 어렵다고 생각되기 때문이다. Si 반도체와 같이 공유결합성 반도체는 결합의 크기에 방향성이 있기 때문에 결정성이 없으면 캐리어 전도로를 확보할 수 없지만, 산화 알루미늄과 같이 이온 결합성이 강한 반도체는 결합의 크기에 방향성이 없기 때문에 비결정성이라도 캐리어 전도로를 확보할 수 있다. 이에 따라 비결정성이라도 반도체 특성을 얻을 수 있다.
(반도체층 형성 과정의 추정)
(금속 알루미늄을 플러스, 프로브를 마이너스로 하여 스파크를 일으킨 경우)
이와 같은 매우 특수한 원소 구성을 갖는 반도체층이 되는 이유에 대해 추정했다.
먼저, 스파크시, 금속 알루미늄을 플러스, 프로브를 마이너스로 한 경우에 대해 설명한다.
도 9는 스파크에 의해 절연체인 산화 알루미늄막이 용융된 상태를 나타낸다. 스파크시에는 도 3에 나타낸 바와 같이, 단시간 스파크 전류가 흐르지만, 그 동안에 산화 알루미늄막은 융점 이상의 고온이 되어 용융염이 된다. 산화 알루미늄막의 융점은 2072℃이다. 융점 이상의 온도에서 (1)식 및 (2)식에 따라 용융염 전해가 일어나고, (3)식과 같이 Al3+와 O2-가 축적되어 반도체층이 두꺼워진다.
애노드 반응(Al 금속측) Al → Al3++3e … (1)
캐소드 반응(프로브측) O2+4e → 2O2- … (2)
전체 반응 4Al+3O2 → 4Al3++6O2- … (3)
스파크가 종료되면 온도가 낮아지지만, 온도 하강 속도는 반도체층 내에서 완전하게 균일하지는 않고, 고액이 혼재해 부분적으로 응고되어 Al2O3를 형성한다. 용융 상태가 남아 있는 부분은 아직 이온화되어 있는 것에 의하거나, 고체의 Al2O3는 실온에서는 절연체이지만 융점 근처의 고온에서는 전자 전도성이 있는 것에 의하거나, 또는 이들 양쪽 모두의 이유에 의해, 도 10에 나타낸 바와 같이 상기 애노드 반응, 캐소드 반응이 계속해서 일어난다. 반도체층의 금속 알루미늄측에는 Al3+ 이온이 과잉이 되지만, 전기적 중성을 유지하기 위해 반도체층 내에 새로운 도너 준위가 생긴다. 한편, 프로브측에 O2- 이온이 과잉이 되지만, 전기적 중성을 유지하기 위해 반도체층 내에 새로운 억셉터 준위가 생긴다.
온도가 실온까지 더 낮아지면, 도 11에 나타낸 구성의 반도체층이 형성된다고 생각된다. 반도체층의 금속 알루미늄측은 Al 농도 과잉의 n형 반도체가 되고, 프로브측(Pt측)은 O 농도 과잉의 p형 반도체가 된다. 양자는 pn 접합이 되고, 그 결합부에는 공핍층이 생긴다. 공핍층의 두께는 새롭게 생긴 도너 준위의 캐리어 농도와 억셉터 준위의 캐리어 농도에 의해 결정되지만, 반도체층의 단면 EDS 분석 결과 등으로부터 캐리어 농도의 최대치는 극히 높은 농도(1027∼1029 개/㎥)로 추정되고, 공핍층의 두께는 1㎚ 이하가 되어 터널 전류가 흐르기 쉽다. 또는, 캐리어 농도가 극히 높기 때문에 피막의 전자 상태가 금속화되어 높은 도전성이 얻어진다고 생각된다.
금속 알루미늄을 애노드, 프로브를 캐소드로 하고, 스파크에 의해 형성한 pn 접합 다이오드의 예를 도 12에 나타낸다.
이상의 메커니즘에 의해 pn 접합의 다이오드가 형성된다고 추정하고 있지만, 스파크법에 의해 실제로 pn 접합이 이루어져 있는 부분의 면적은 작다고 생각된다. 도 8에 나타낸 aa, ab, ac에서의 반도체 구성을 종횡 반전해 도 13에 나타낸다. aa에는 중간에 Al2O3층이 존재하지만, 이 부분은 캐리어 농도가 낮고, 도전성이 없거나 또는 거의 없다고 생각된다. ab는 전술한 pn 접합이 이루어져 있는 상태이다. ac는 Al3+ 과잉부와 O2- 과잉부가 혼합되고 이들이 반응해 이온 결합해 Al2O3가 생성된다고 생각된다. aa와 마찬가지로 이 부분은 캐리어 농도가 낮고, 도전성이 없거나 또는 거의 없다고 생각된다. 실제의 반도체 소자는 ab의 부분에서 작동할 것으로 추정된다.
(금속 알루미늄을 마이너스, 프로브를 플러스로 하여 스파크 한 경우)
다음으로, 스파크시, 금속 알루미늄을 마이너스, 프로브를 플러스로 한 경우에 대해 설명한다.
도 14는, 금속 알루미늄상에 산화 알루미늄막이 스파크 가능한 범위에서 두껍게 존재하고, 스파크에 의해 절연체인 산화 알루미늄막이 용융된 상태를 나타낸다. 스파크시에 단시간 스파크 전류가 흐르지만, 그 동안에 산화 알루미늄막은 융점 이상의 고온이 되어 용융염이 된다. 융점 이상의 온도에서 (4)식, (5)식에 따라 용융염 전해가 일어나고, (6)식과 같이 Al3+와 O2-가 소비되어 금속 알루미늄과 산소가 되어 반도체층이 얇아진다.
캐소드 반응(금속 알루미늄측) Al3++3e → Al … (4)
애노드 반응(프로브측) 2O2- → O2+4e … (5)
전체 반응 4Al3++6O2- → 4Al+3O2 … (6)
스파크가 종료되면 온도가 낮아지지만, 온도 하강 속도는 반도체층 내에서 완전하게 균일하지는 않고, 고액이 혼재해 부분적으로 응고되어 Al2O3를 형성한다. 용융 상태가 남아 있는 부분은 아직 이온화되어 있는 것에 의하거나, 고체의 Al2O3는 실온에서는 절연체이지만 융점 근처의 고온에서는 전자 전도성이 있는 것에 의하거나, 또는 이들 양쪽 모두의 이유에 의해, 도 15에 나타낸 바와 같이 상기 캐소드 반응, 애노드 반응이 계속해서 일어난다. 반도체층의 금속 알루미늄측에는 O2- 이온이 과잉이 되지만, 전기적 중성을 유지하기 위해 반도체층 내에 새로운 억셉터 준위가 생긴다. 한편, 프로브측에 Al3+ 이온이 과잉이 되지만, 전기적 중성을 유지하기 위해 반도체층 내에 새로운 도너 준위가 생긴다.
온도가 실온까지 더 낮아지면, 도 16에 나타낸 구성의 반도체층이 형성된다고 생각된다. 반도체층의 금속 알루미늄측은 O(산소) 농도 과잉의 p형 반도체가 되고, 프로브측(Pt측)은 Al 농도 과잉의 n형 반도체가 된다. 양자는 pn 접합이 되고, 그 결합부에는 공핍층이 생긴다. 공핍층의 두께는 새롭게 생긴 도너 준위의 캐리어 농도와 억셉터 준위의 캐리어 농도에 의해 결정되지만, 반도체층의 캐리어 농도의 최대치는 극히 높은 농도(1027∼1029 개/㎥)로 추정되고, 공핍층의 두께는 1㎚ 이하가 되어 터널 전류가 흐르기 쉽다. 또는, 캐리어 농도가 극히 높기 때문에 피막의 전자 상태가 금속화되어 높은 도전성이 얻어진다고 생각된다.
금속 알루미늄을 캐소드, 프로브를 애노드로 하고, 스파크에 의해 형성한 pn 접합 다이오드의 예를 도 17에 나타낸다. 반도체층 단면의 설명은 생략한다.
[실시 형태 2]
(스캐닝법에 의한 반도체층의 스케일업화)
본 발명의 실시 형태 2에 대해 도 18∼도 20을 참조해 설명하면 다음과 같다.
(스캐닝의 목적)
금속 알루미늄상에 생성한 산화 알루미늄막에 프로브를 접촉시킬 때, 프로브의 위치를 고정하고 금속 알루미늄과 프로브 사이에 스파크 전류를 흘리면, 생성되는 반도체층 또는 분해되는 산화 알루미늄막은 크더라도 직경 1∼2㎛ 정도이고 이것을 크게 하기는 힘들다. 반도체층의 스케일업화를 실현하기 위해, 스파크 전류를 흘리면서 산화 알루미늄막에 접촉시킨 프로브를 이동시킴으로써 반도체층의 면적이나 체적을 더욱 크게 할 수 있을 것이라고 생각했다. 본 방법을 '스캐닝법'이라고 부르기로 하고, 생성되는 반도체층 또는 분해되는 산화 알루미늄막과 스파크 전기량의 관계와 그 구체적 방법에 대해 설명한다.
(스캐닝법의 원리)
(스파크시에서의 전기 화학 반응)
금속 알루미늄상에 생성한 산화 알루미늄막에 프로브를 접촉시키고, 금속 알루미늄과 프로브 사이에 스파크 전류를 흘렸을 경우, 1㎲ 이하의 극히 단시간에 산화 알루미늄막이 용융되고, 금속 알루미늄측을 애노드(플러스)로 한 경우에는 (7)식의 용융염 반응이, 금속 알루미늄측을 캐소드(마이너스)로 한 경우에는 (8)식의 용융염 반응이 각각 일어난다고 생각된다.
금속 알루미늄측을 애노드로 한 경우 4Al+3O2 → 4Al3++6O2- … (7)
금속 알루미늄측을 캐소드로 한 경우 4Al3++6O2- → 4Al+3O2 … (8)
이 반응은 1 ㏖의 Al2O3(실제는 2Al3++3O2-) 생성((7)식) 또는 분해((8)식)에 대해 6F(faraday)의 전기량이 소비된다. Al2O3의 분자량을 M(101.96 g/㏖), 밀도 ρ(4.0×106 g/㎥)으로 하면, 1 ㏖당 Al2O3의 체적은 M/ρ(㎥/㏖)이다. 1F로 생성 또는 분해하는 Al2O3의 체적은 M/6ρ(㎥/F)이다. M, ρ를 대입하면, 1C로 생성 또는 분해하는 Al2O3의 체적은,
M/(6ρFc)=4.4×10-11(㎥/C)
이 된다. 단, Fc는 패러데이 상수(1F=96500 C)이다.
따라서, Q(C)의 전기량으로 생성하는 반도체층의 체적 또는 분해하는 Al2O3의 체적 Vm(㎥)은,
Vm=MQ/(6ρFc)=4.4×10-11·Q … (9)
가 된다.
다음으로, Al2O3의 밀도 NAO(개/㎥)는 아보가드로의 수를 Av(6.022×1023 개/㏖)로 하면, NAO = ρAv/M … (10)
이다. 반도체 형성에 관여하는 전기량 Q(C)는 전류를 i(A), 통전 시간을 t(s)로 하면, Q=it … (11)
이고, n ㏖의 Al2O3를 생성하는 전기량을 Qn(C), 패러데이 상수를 Fc(c/㏖)로 하면, Qn=6Fcn으로부터,
n=Qn/(6Fc) … (12)
이 된다. (11)식으로부터,
n=it/(6Fc) … (13)
이고, 또한, n ㏖의 Al2O3의 생성수, 분해수를 ΔNAO라고 하면,
ΔNAO=Avn/Vm … (14)
이다. (13)식으로부터,
ΔNAO=Avit/(6FcVm) … (15)
이 된다. Al2O3 1 ㏖에 대해 Al3+는 2 ㏖ 발생하므로, n ㏖의 Al의 생성수, 분해수를 ΔNAl라고 하면,
ΔNAl=Avit/(3FcVm) … (16)
이다. Al2O3 1 ㏖에 대해 O2-는 3 ㏖ 발생하므로, n ㏖의 O의 생성수, 분해수를 ΔNO라고 하면,
ΔNO=Avit/(2FcVm) … (17)
된다.
(금속 알루미늄측을 애노드로 한 경우의 용융염 반응)
다음으로, 프로브의 선단 위치를 산화 알루미늄막 표면(201)상에서 이동시키는 방법의 하나로서 스캐닝시키는 방법에 대해 설명한다. 도 18은 금속 알루미늄상의 산화 알루미늄막 표면(201)에 프로브를 접촉시키고, 금속 알루미늄측을 애노드로 하여 (7)식의 반응식에 의해 스캐닝으로 형성한 반도체층(생성중인 반도체층(202) 및 생성한 반도체층(203))의 개념도를 나타낸다. 프로브 선단의 면적보다 실제로 산화 알루미늄막 표면(201)과 접촉하는 면적은 작아지지만, 여기에서는 u1(m)×u2(m)의 직사각형 영역에서 접촉한다고 가정한다. 금속 알루미늄과 프로브 사이에 스파크 전류 i(A)를 흘리면서, 프로브를 정속도 v(m/s)로 화살표 방향으로 스캐닝시켜 반도체층을 생성시킨다. 스파크에 의해 반도체층의 두께가 증가해 h(m)까지 성장한다. 스캐닝을 연속시킴으로써 폭 u2(m), 두께 h(m)의 직육면체 형상의 반도체층이 형성되어 간다. 스파크 전류 i는, 실제 조작에서는 인가 전압을 일정하게 해 스캐닝하므로 변동하면서 대략 일정치로 안정될 것으로 생각되지만, 여기에서는 편의적으로 정전류로 했다.
스파크 전류 i에 의해 반도체층이 생성되는 시간, 즉 프로브 선단의 접촉면이 u1×u2의 영역을 통과하는 시간 t는 t=u1/v가 된다.
또한, 통과하는 전기량 Q는,
Q=u1i/v … (18)
이 된다. t의 시간에 생성하는 반도체층의 체적 Vm은 Vm=u1u2h이므로,
h=Vm/(u1u2) … (19)
이 된다. (19)식에 (9)식 및 (18)식을 대입하면,
h=4.4×10-11·i/(u2v) … (20)
이 된다. 이로부터,
i=2.3×1010·u2vh … (21)
이 된다.
여기에서, 프로브 선단 접촉면의 스캔 방향으로 직각 방향의 폭(u2)을 10㎛, 스캔 속도(v)를 14.6㎛/s, 생성하는 반도체층의 두께(h)를 50㎚로 하여 필요한 스파크 전류치(i)를 계산한다. u2=1.0×10-5(m), v=14.6×10-6(m/s), h=5.0×10-8(m)을 (21)식에 대입하면, i≒1.7×10-7(A)이 되어, 0.17㎂의 스파크 전류치가 필요하다.
(금속 알루미늄측을 캐소드로 한 경우의 용융염 반응)
도 19는, 금속 알루미늄상의 산화 알루미늄막 표면(301)에 프로브를 접촉시키고, 금속 알루미늄측을 캐소드로 하여 (8)식의 반응식에 의해 스캐닝으로 형성한 반도체층(분해중인 반도체층(302) 및 분해한 반도체층(303))의 개념도를 나타낸다. 이 경우, 산화 알루미늄막의 분해에 의해 반도체층이 형성되므로, 스캐닝에 의해 산화 알루미늄막이 함몰된 상태가 된다. 반도체층은 남은 산화 알루미늄막으로부터 형성된다. 따라서, 금속 알루미늄상의 산화 알루미늄막의 두께는 스캐닝에 의해 함몰된 높이보다 두꺼워지도록 제작 조건을 선택할 필요가 있다. 도 19의 상세한 설명에 대해서는, 전술한 도 18의 상세한 설명에서의 '생성'을 '분해'로 바꾸면 모두 동일하므로 여기에서는 생략한다.
(스캐닝 방법)
스캐닝 패턴의 예를 도 20에 나타낸다. 반도체층을 생성 또는 분해하기 위해, 산화 알루미늄막에 프로브를 접촉한 채로 스캐닝함으로써 a(m)×b(m)의 영역에 반도체층을 형성시킨다. 임의의 순간에 반도체층이 형성되는 영역 U는 프로브의 선단이 산화 알루미늄막에 접촉해 스파크 전류가 이 부분 전체에 흐르는 부분으로, 전술한 u1×u2이다. 프로브 선단을 a×b 영역내에서 속도 v로 화살표와 같이 스파크 전류 i를 흘리면서 스캔한다.
1회째 스캐닝은, 도 20의 스타트 지점으로 프로브를 이동해 프로브 선단을 시료에 접촉시키고, 스파크 전압 V를 가해 i를 온으로 하고 즉시 최상단행 m1을 따라 왼쪽에서 오른쪽으로 이동시키는 동작이다. 우단에서 V를 제로로 한 후 일단 프로브를 시료로부터 떼어 놓아 i를 오프로 하고, 개행하여(r1) 하단행으로 옮겨 2행째의 좌단으로 이동시킨다.
2회째 스캐닝은, 2행째의 좌단에서 프로브 선단을 다시 시료에 접촉시켜 전압 V를 가해 i를 온으로 하고 즉시 2행째 m2를 따라 왼쪽에서 오른쪽으로 이동시키는 동작이다. 우단에서 V를 제로로 한 후 프로브를 시료로부터 떼어 놓아 i를 오프로 하고, 개행하여(r2) 하단행으로 옮겨 3행째의 좌단으로 이동시킨다.
이 왕복을 반복하여 프로브 선단이 b의 최종행 우단에 도달한 상태에서 스캐닝을 종료한다. 이 때 종축의 해상도를 p라고 하면, 종축의 피치는 b/p(m)이 된다.
여기에서, u2=b/p의 관계가 있으면, 계산상 스캔한 a×b 영역 전체에서 반도체층의 생성 또는 산화 알루미늄막의 분해가 균일한 두께로 생기게 된다. u2＜b/p의 관계가 있으면, 반도체층의 생성 또는 산화 알루미늄막의 분해가 생기지 않는 부분이 선상으로 발생하고, u2＞b/p의 관계이면, 반도체층의 과잉 생성 부분 또는 산화 알루미늄막의 과잉 분해 부분이 선상으로 발생한다. 실제로는 계산에서 벗어나는 경우가 있으므로, 시작(試作)과 조건 변경을 반복함으로써 스케일업한 반도체층을 형성할 수 있다.
(스캐닝 조건 설정)
여기에서 스파크 전류에 의해 형성하고자 하는 반도체층의 캐리어 농도에 대해 설정하는 스캐닝 조건과의 관계를 구한다. 캐리어 농도는 과잉 주입되는 Al3+ 이온 농도에 따라 증가하는 도너 준위의 도너 밀도와, 과잉 주입되는 O2- 이온 농도에 따라 증가하는 억셉터 준위의 억셉터 밀도가 있지만, 여기에서는 도너 밀도, 즉 Al3+ 이온 농도를 예로 들어 계산한다.
Al3+ 이온 농도 CAl(개/㎥)은 산화 알루미늄막의 스파크에 의한 Al의 생성 또는 분해 농도 ΔNAl(개/㎥)에 효율 ηAl을 곱한 값이므로, (16)식은 다음과 같이 된다.
CAl=ηAlΔNAl=ηAlAvit/(3FcVm) … (22)
여기에서, Vm=u1u2h, t=u1/v이므로, 이들을 (22)식에 대입하면,
CAl=ηAl·Av/(3Fcu2h)·i/v
따라서, 스캐닝에서의 프로브의 주사 속도 v(m/s), 통전 전류 i(A), 산화 알루미늄막의 생성 또는 분해 두께 h(m), 프로브의 주사 방향에 직각인 폭 u2(m), 캐리어 생성 효율 ηAl과, Al3+ 이온 농도 CAl(개/㎥)은 (23)식으로 나타내진다.
CAl=2.08×1018·i/(u2hv)·ηAl … (23)
(스캐닝 장치의 사양)
니혼덴시(日本電子) 제품 주사형 프로브 현미경 JSPM-5200에 도전성 프로브를 장착하여 반도체층을 형성 가능한지 장치의 사양을 조사했다. 이 결과 스캐닝법에 의한 반도체층 형성에 관련된 장치의 사양은 표 1에 나타낸 바와 같았다.
스캐닝법에 관련된 JSPM-5200의 사양
항목 사양
최대 인가 전압 ±60V
최대 전류 1㎂, 100㎁, 10㎁
스캐닝 최대 범위 25㎛×25㎛
분해능 512×512, 1024×1024
스캔 속도 488 ㎚/s~732 ㎛/s
본 장치에서는 프로브와 시료간에 정전압을 인가한 주사는 가능하지만 정전류 주사는 할 수 없다. 그러나, 측정 전류의 레인지 설정에 의해 최대 전류를 설정할 수 있다.
(스캐닝법에 의한 생성 계산)
(고캐리어 농도 반도체층의 형성)
JSPM-5200을 이용해 스캐닝법에 의한 반도체층의 형성에 대해 계산했다. 일례로서, (7)식에 따른 전류 방향으로, 베이스가 되는 산화 알루미늄막을 자연 산화 피막으로 하고, CAl을 고농도 1×1028(개/㎥)로 하는 경우의 전류치 i를 (23)식으로 계산했다. 프로브 선단폭 u2를 1×106m(1.0㎛), 반도체층 형성 높이 h를 2×10-8m(20㎚, 스캔 속도 v를 1.46×10-5 m/s(14.6㎛/s), 캐리어 생성 효율 ηAl을 0.1로 하면, i=1.4×10-8(A), 즉, 14 nA가 되었다. 최대 전류 10 nA의 레인지를 이용하면, CAl은 약간 낮아지지만 반도체층을 형성할 수 있다.
(저캐리어 농도 반도체층의 형성)
(7)식에 따른 전류 방향으로, CAl을 저농도 1×1025(개/㎥)로 하는 경우에 대해 검토했다. 농도는 상기 고농도의 경우보다 세 자릿수 낮기 때문에, 전류치를 세 자릿수 낮게 하거나, 속도를 세 자릿수 높이거나 또는 양자의 설정을 바꿀 필요가 있지만, 모두 이 장치의 사양 범위를 초과하는 설정이 된다. 따라서, 본 장치에서는 저캐리어 농도 반도체층의 형성은 불가능하고, 고캐리어 농도로 한정된다.
(면적을 더욱 확대하는 것에 대해)
전술한 바와 같이 1회의 스캐닝의 범위가 25㎛2에 한정되기 때문에, 더욱 범위를 넓히기 위해서는 복수의 스캐닝을 실시할 필요가 있다. 단, 1회의 측정 시간 30분의 경우라도 복수 회라면 장시간이 필요하다. 면적을 더욱 확대하는 것에 대해서는 별도로 검토하기로 한다.
(다른 면적 확대법)
지금까지 설명한 반도체층은 스파크법에 의해 p형 반도체와 n형 반도체를 동시에 생성하고, pn 접합을 형성하고 있다. 실제로 다이오드나 트랜지스터 등의 반도체 소자나 발진 소자로 하기 위해서는, 이들 방법은 반드시 양산에 적합한 방법이라고는 할 수 없다.
본 반도체 소자에 있어서도 기존의 반도체 제조 기술인 스퍼터에 의한 박막의 형성이나 포토리소그래피와 에칭에 의한 소자 구조의 형성을 가능하게 하는 것이 바람직하다. 따라서, 본 발명의 반도체층을 스퍼터로 얻는 방법을 설명한다.
스파크법으로 형성한 반도체층은, 예를 들면 도 8에 나타낸 바와 같이, 최표면에 O2-가 과잉인 p형 반도체층이 존재하고 있다. 이 부분(면) 이외를 마스크하고 타깃재와 스퍼터 처리를 실시해 반도체 소자를 형성한다. Al3+가 과잉인 n형 반도체층을 얻기 위해서는, 상기 스퍼터를 진행시켜 n형 반도체층이 추출될 때까지 스퍼터를 실시하거나, 또는, 스파크시의 전류 방향을 반대로 해 애노드와 캐소드를 바꾸어 표면을 n형 반도체층으로 하여 이것을 타깃재로 할 수 있다. 또한, 타깃재의 면적을 확대하기 위해, 전술한 스캐닝을 실시하는 것도 가능하다.
이 방법을 이용해 pn 접합을 얻기 위해서는, 예를 들면, Al3+가 과잉인 반도체층을 타깃재로 하여 스퍼터로 알루미늄 기판(캐소드 집전재를 겸한다) 위에 n형 반도체의 박막을 형성하고, 다음으로 O2-가 과잉인 반도체층을 타깃재로 하여 상기 n형 반도체 박막 위에 스퍼터로 p형 반도체 박막을 형성하고, 다시 p형 반도체층에 캐소드 단자를 마련하는 것에 의해 가능하다.
스파크시의 전기량을 바꿈으로써 반도체층의 캐리어 농도를 제어하는 것이 가능하다. 또한 다른 재료도 이용해 스퍼터와 포토리소그래피와 에칭을 반복함으로써 MOS-FET 등의 반도체 소자를 제조할 수도 있다.
[실시 형태 3]
(발진 소자)
본 발명의 실시 형태 3에 대해 도 21∼도 29를 참조해 설명하면 다음과 같다.
(특허 문헌 1과의 비교)
우선, 본 발명의 일 형태에 따른 반도체층에 대해 상세히 설명하기 전에, 당해 반도체층을 구비한 발진 소자의 개요에 대해 설명한다. 본 발명자는, 특허 문헌 1에서, 상기 발진 소자에 대해 상세히 설명하고 있다. 발진 소자에 대한 이하의 설명은 특허 문헌 1의 개시 내용의 일부이며, 보다 상세한 내용에 대해서는 특허 문헌 1을 참조하기 바란다.
도 21은 본 실시 형태의 발진 소자의 주요부 구조를 모식적으로 나타낸 단면도이다. 발진 소자의 구조는 전술한 도 17에 나타낸 스파크법으로 형성한 pn 접합의 다이오드와 동일하다.
공핍층의 구성을 도 22에 나타낸다. n형 반도체에는 Al2O3로부터 O가 결핍되어 Al 과잉이 되어, Al3+의 양이온과 전기적 중성을 유지하기 위한 전자가 존재하고 있다. p형 반도체에는 Al2O3로부터 Al이 결핍해 O 과잉이 되어, O2-의 음이온과 전기적 중성을 유지하기 위한 홀이 존재하고 있다. n형 반도체와 p형 반도체가 접합한 부근은 n형 반도체의 전자와 p형 반도체의 홀이 결합하여 소멸해 전자도 홀도 존재하지 않는 부분이 생기는데, 이 부분이 공핍층이다.
공핍층을 극히 얇게 함으로써 발진 소자를 형성할 수 있다. 그 두께는 1㎚ 이하일 필요가 있다. 여기에서 Al2O3 1분자의 크기를 계산한다. 아보가드로의 수는 6.022×1023(1/㏖), Al2O3의 분자량은 101.96(g/㏖)이며, 밀도를 4.0×103(㎏/㎥)으로 하면, 1분자가 차지하는 체적은 4.23×10-29(㎥)이다. 이것을 가령 정육면체로 하여 그 대략 한 변의 길이 dm을 계산하면 3.5×10-10(m), 즉 dm은 0.35㎚가 된다. 발진하기 위한 조건은 공핍층의 두께 xdep가 dm의 3배 이하라고 생각된다. 따라서, 공핍층의 두께 xdep는 1㎚ 이하인 것이 바람직하다.
공핍층을 얇게 하기 위해서는, p형 반도체의 캐리어(홀)나 n형 반도체의 캐리어, 또는 p형과 n형 두 반도체의 캐리어 농도를 높이는 것으로 실현할 수 있다. 여기에서, 억셉터 농도를 NA, 도너 농도를 ND으로 하면, p측의 공핍층 두께 Xp와 n측의 공핍층 두께 Xn은 다음 식에 의해 구할 수 있다. 단, 캐리어 농도가 고농도가 되면 오차는 커질 것으로 생각되며, 어디까지나 추산으로 엄밀한 계산식이 아니라는 점을 유의해야 한다.
Figure 112020001670190-pct00001
여기에서, Vbi: 빌트인 포텐셜(V), ni: 진성 반도체의 캐리어 농도(m-3), Xp: p형 영역의 공핍층폭(m), Xn: n형 영역의 공핍층폭(m), kB: 볼츠만 상수(1.38×10-23(J/K)), T: 온도(K), q: 기본전하 1.602×10-19(C), εr: 비유전률, ε0: 진공의 유전율(8.854×10-12(F/m))이다.
바이어스 전압을 VD(V)라고 하면, 공핍층 전체의 두께 xdep는 다음과 같이 표시된다.
Figure 112020001670190-pct00002
여기에서, N=NA=ND라고 하고, xdep가 1㎚가 되는 캐리어 농도 N을 구했다. Al2O3의 εr=8.9, VD=0(V)라고 하면, N=2.6×1027(m-3)이었다. 일반적으로 이온 주입법에 의해 캐리어 농도를 증가시키는 경우, 고캐리어 농도란 1×1027(m-3) 이상을 나타내는 경우가 많다. 따라서, 이 N의 값도 고캐리어 농도라고 할 수 있다.
한편, 발진 전류의 진폭을 최대로 하기 위해서는, 도 23과 같이 공핍층의 두께를 더욱 얇게 할 필요가 있다. xdep의 값을 0.35㎚ 정도로 하는 것이 바람직하다. 이때의 N을 마찬가지로 구하면, N=2.3×1028(m-3)이며, 한 자릿수 정도 더 높은 농도였다. Al2O3 분자에서의 Al의 농도는 4.73×1028(m-3), O의 농도는 7.09×1028(m-3)으로 계산할 수 있으므로, 이 N의 값은 초고캐리어 농도라고 할 수 있다. 캐리어 농도가 극히 높은 경우에 발진의 최대 전류 진폭이 얻어지고, 또한 안정적인 발진이 된다.
발진시의 I-V 특성의 예를 도 24의 (a), (b)에 나타낸다. 도 24에서는, 바이어스 전압(횡축)의 음의 영역이 순바이어스측, 양의 영역이 역바이어스측을 각각 나타낸다. 바이어스 전압이 (a)에서는 -0.1V∼+0.1V 사이에서, (b)에서는 -0.2∼+0.17V에서 각각 전류 발진 현상이 일어났다. (a)에서의 발진 파형을 도 25에 나타낸다. 발진 전류는 대략 -0.4∼+0.4㎂의 진폭으로 발생했다. 바이어스 전압 0V에서도 동일한 크기의 진폭으로 발진 전류가 발생했다. 주파수는 약 3.4㎑였다.
도 24의 I-V 특성에 있어서, 발진하지 않는 바이어스 전압((a)에서는 -0.6∼-0.1V 및 +0.1∼+0.6V, (b)에서는 -0.6∼-0.2V 및 +0.17∼+0.6V)의 전류에 착안하면, 원점에 대해 거의 대칭이며 정류성은 관찰되지 않았다. 통상 pn 접합이 있으면 다이오드가 되어 정류성을 갖지만, 본 소자는 캐리어 농도가 극히 높고 공핍층의 두께가 1㎚ 이하이기 때문에 p형과 n형의 접합면에서 터널 효과에 의한 통전이 생기거나, 또는 캐리어 농도가 극히 높기 때문에 피막의 전자 상태가 금속화해 높은 도전성이 얻어지는 것에 의해, pn 접합이 있어도 정류 특성을 나타내지 않는 것으로 생각된다.
(발진 메커니즘의 추정)
다음으로, 발명자가 생각하는 발진 메커니즘에 대해 설명한다. 본 발진 소자의 전류 발진의 메커니즘은 어디까지나 가설이며, 메커니즘의 전체를 해명하려면 향후 보다 깊이 연구할 필요가 있다는 점에 유의해야 한다.
도 22에 나타낸 pn 접합에서의 공핍층의 구성을 더욱 자세히 설명한다. 도 26은, 캐리어 농도가 비교적 낮은 경우에서의 공핍층 내의 전계를 나타낸다. 전계는 크게 2종류가 있는 것으로 생각된다. 첫번째인 Ea는 a의 공핍층 내의 양이온면과 음이온면이 대치해 마주보고 있는 부분에 발생하는 전계로 fa의 힘으로 서로 끌어당기고 있다. 양이온과 음이온의 거리는 각 중앙부 사이에서 대략 0.35㎚ 정도로 생각된다. 두번째인 Eb는 공핍층의 외측에 존재하는 전자면(n형 반도체측)과 홀면(p형 반도체측)에 발생하는 전계로 fb의 힘으로 서로 끌어당기고 있다. 거리는 수㎚ 정도이다. Ea와 Eb는 방향은 반대이고, Ea≫Eb이므로, fa≫fb가 되어, 실질적으로는 가장 안쪽의 양이온과 음이온 사이의 정전력이 된다.
한편, 캐리어 농도가 매우 높고, 공핍층의 거리가 0.35㎚ 정도인 경우를 도 27에 나타낸다. 이 경우는 Ea=Eb가 되어, 가장 안쪽의 이온 사이(양이온과 음이온)에 작용하는 힘과 가장 안쪽의 전자·홀 사이에 작용하는 힘이 동일해진다. 즉, 가장 안쪽의 양이온과 음이온은 정전력으로부터 해방되어, 양자 사이에는 인력만이 작용하게 된다. 이 인력에 대해서는, 예를 들면 반데르발스 힘(van der Waals forces)과 같은 힘이라고 생각된다. 따라서, 가장 안쪽의 양이온과 음이온은 뉴턴의 운동 방정식에 따라 진동한다. 이 진동은 바이어스 전압이 0V라도 발생한다.
그런데, 도 24의 I-V 특성에 있어서, 발진하는 바이어스 전압(-0.1∼+0.1V)과 발진하지 않는 바이어스 전압(-0.6∼-0.1V 및 +0.1∼+0.6V)이 발생하는 이유에 대해 추정했다. 도 28에 나타낸 바와 같이, 바이어스 전압을 순방향으로 가하면 (25)식에 따라 공핍층의 두께 xdep는 작아진다. 0.1V를 가하면 계산상 xdep는 0.34㎚로 좁아진다. 이 경우는 Eb＞Ea가 되고, 전계가 작용하기 때문에 뉴턴 운동은 억제되고 전류 발진은 생기지 않게 된다고 생각된다. 또한, 도 29에 나타낸 바와 같이, 바이어스 전압을 역방향으로 가하면 (25)식에 따라 공핍층의 두께 xdep는 커진다. -0.1V를 가하면 계산상 xdep는 0.36㎚로 넓어진다. 이 경우는 Ea＞Eb가 되고, 전계가 작용하기 때문에 뉴턴 운동은 억제되고 전류 발진은 생기지 않게 된다고 생각된다. 이상과 같이 전류 발진의 메커니즘을 추정했다.
이하, 실시예에 의해 본 발명을 보다 상세하게 설명하는데, 본 발명은 이들 실시예로 한정되는 것은 아니다.
(실시예 1)
먼저, 알루미늄판(1085재, 12×30㎜, 두께 0.2㎜)을 준비했다. 이 시료를 95℃로 가열한 순수에 침지해, 두께 약 20㎚의 베마이트 피막을 알루미늄판상에 형성했다. 다음으로, 매뉴얼 프로버(20)를 준비했다. 프로브로는 직경 0.2㎜의 백금선(H재)의 선단을 깎아 직경 0.02㎜로 하고, 백금선의 기단은 코일상으로 감은 것을 이용했다. 도 2에 나타낸 장치(10)를 준비해 결선했다.
전류 제한 저항(15)을 100Ω, 션트 저항(14)을 100Ω, 전류 직류 안정화 전원의 출력을 36V로 하고, 대기중에서 프로브 선단을 시료에 접촉시키고 나서 스위치 박스(13)의 스위치를 닫았다. 프로브 선단과 알루미늄판 사이에서 스파크를 일으켰다. 프로브 선단을 접촉시킨 부분에는 두께 30㎚ 정도의 반도체층이 형성되었다. 이때의 시료에 가해지는 전압과 시료에 흐르는 전류 변화를 오실로스코프(12)로 측정했다. 통전 직후, 시료에 일순간 36V가 인가되지만 곧바로 전압은 약 10V 정도로 낮아졌다. 전류는 약 0.1A였다. 이 상태는 0.3㎲ 계속되었다.
(I-V 측정 결과)
통전 종료후 프로브는 상태를 그대로 유지하고, 도 2에서의 결선을 I-V 측정으로 절환해 얻어진 반도체층의 I-V 측정을 실시했다. 그 결과를 도 4에 나타낸다. -0.6∼1.0V의 전압 범위를 0.1 V/s의 속도로 주사했다. -0.55∼+0.2V 사이에서 거의 직선 관계가 얻어졌다. 이 전압 범위에서는 알루미늄판과 프로브 사이에 터널 전류 또는 피막의 전자 상태가 금속화한 것에 의한 전류가 흐른 것으로 생각된다. -0.55V 이하와 +0.2V∼+0.55V에서 직선 관계에서 벗어나 대전류가 흘렀다. 또한, +0.55∼+1.0V 사이에는 전류가 거의 흐르지 않았다. 이와 같이 넓은 전압 범위에서 직선 관계에서 벗어나는 이유는 현시점에서는 알 수 없지만, 반도체층의 캐리어 거동이 불안정한 상황에 있는 것으로 생각된다. 한편, 가령 알루미늄판과 프로브가 단락되어 있었다고 한다면, I-V 특성의 전체 전압 영역에서 직선 관계가 될 것이지만, 그렇지 않기 때문에 직선 관계는 형성한 반도체층 고유의 특성이다.
(실시예 2)
실시예 1과 마찬가지로, 알루미늄판(1085재, 20×60㎜, 두께 0.18㎜)을 준비했다. 이 시료를 95℃로 가열한 순수에 침지해, 두께 약 20㎚의 베마이트 피막을 알루미늄판상에 형성했다.
도 2에 나타낸 전류 제한 저항(15)을 100Ω에서 1㏀로 하고, 프로브 선단을 베마이트 처리막에 접촉시켜, 전술한 방법과 같은 방법으로 스파크를 일으켜 반도체층을 형성했다. 이 때의 시료의 전압, 전류는 도 3과 같은 거동이었지만, 용융염의 전해 시간은 30㎱ 정도로, 전류는 0.03A 정도로 감소했다. 용융염 전해의 반응에 관련되는 전기량은 전술한 예의 1/100 정도였다.
(I-V 측정 결과)
여기에서 생성한 반도체층의 I-V 특성을 도 5에 나타낸다. 전압 -0.6V 이하에서 음의 전류가 흘렀지만 그 이상의 전압에서는 전류가 흐르지 않고, 정류 특성이 나타났다. 반도체층 내에 pn 접합이 형성되고, 반도체층의 알루미늄판측이 n형 반도체, 프로브측이 p형 반도체의 pn 접합 다이오드가 형성되었다.
(실시예 3)
우선 다음 시료를 준비했다. 알루미늄판(24×24㎜, 두께 0.1㎜)을 기판으로 하고, 후루우치 화학(Furuuchi Chemical) 제품 5N 알루미늄 Al(φ76×6㎜ 두께)을 타깃재로 하여 Ar+O2 가스, 전체압 0.4㎩의 조건으로 약 40분간 스퍼터를 실시해, 알루미늄판상에 약 30㎚의 산화 알루미늄막을 부여했다. 스퍼터 장치로는 니찌덴아넬바 제품 SPC-350형을 이용했다.
다음으로, JSPM-5200을 이용해 스캐닝법에 의한 반도체층을 형성했다. 선단폭이 1.0㎛인 프로브를 준비하고, 스캔 속도를 14.6 ㎛/s, 전류치를 10㎁로 하여 스캐닝을 실시해 25×25㎛ 사이즈의 소자를 형성했다.
(I-V 측정의 결과)
스퍼터로 제작한 소자의 표면에 실시예 1과 같은 프로브를 접촉시켜 I-V 특성을 측정했다. -0.5∼+0.5V 사이에서 직선 관계가 얻어졌다. 이 전압 범위에서는 알루미늄판과 프로브 사이에 터널 전류 또는 피막의 전자 상태의 금속화에 의한 전류가 흐른 것으로 생각된다. -0.5V 이하와 +0.5V 이상에서는 거의 전류가 흐르지 않았다. 정류 작용은 없었지만, 캐리어 농도가 높은 경우의 본 반도체 소자 고유의 I-V 특성을 얻을 수 있었다.
(저캐리어 농도 반도체층의 형성에 대해)
캐리어 농도를 저농도(예를 들면, 1×1025(m-3))로 하는 경우에 대해 검토했다. 농도는 상기 고농도의 경우보다 세 자릿수 낮기 때문에, 전류치를 세 자릿수 낮게 하거나, 속도를 세 자릿수 높이거나 또는 양자의 설정을 바꿀 필요가 있지만, 모두 이 장치의 사양 범위를 초과하는 설정이 된다. 따라서, 본 장치에서는 저캐리어 농도 반도체층의 형성은 불가능하고, 고캐리어 농도로 한정된다.
(실시예 4)
다음의 시료를 준비했다. 알루미늄판(24×24㎜, 두께 0.1㎜)을 기판으로 하고, 후루우치 화학 제품 5N 알루미늄 Al(φ76×6㎜ 두께)을 타깃재로 하여 Ar+O2 가스, 전체압 0.4㎩의 조건으로 약 40분간 스퍼터를 실시해, 알루미늄판상에 약 30㎚의 산화 알루미늄 박막을 부여했다. 스퍼터 장치로는 니찌덴아넬바 제품 SPC-350형을 이용했다.
전류 제한 저항(15)을 100Ω, 션트 저항(14)을 100Ω, 전류 직류 안정화 전원의 출력을 60V로 하고, 대기중에서 프로브 선단을 시료에 접촉시키고 나서 스위치 박스(13)의 스위치를 닫았다. 프로브 선단과 알루미늄판 사이에서 스파크를 일으켰다. 프로브 선단을 접촉시킨 부분에는 두께 50㎚ 정도의 반도체층이 형성되었다. 이때의 시료에 가해지는 전압과 시료에 흐르는 전류 변화를 오실로스코프(12)로 측정했다. 통전 직후, 시료에 일순간 60V가 인가되지만 곧바로 전압은 약 10V 정도로 낮아졌다. 전류는 약 0.2A였다. 이 상태는 0.3㎲ 계속되었다.
(I-V 측정의 결과)
I-V 특성의 예를 도 24에 나타내었다. 이 도면에서는 바이어스 전압(횡축)의 음의 영역이 순바이어스측, 양의 영역이 역바이어스측을 각각 나타낸다. 바이어스 전압이 -0.1V∼+0.1V 사이에서 전류 발진의 현상이 발생했다. 발진 파형을 도 25에 나타낸다. 발진 전류는 대략 -0.4∼+0.4㎂의 진폭으로 발생했다. 바이어스 전압 0V에서도 동일한 크기의 진폭으로 발진 전류가 발생했다. 주파수는 약 3.4㎑였다.
[본 발명의 용도]
본 발명에 따른, 반도체층으로서 생성한 알루미늄 산화물은 화학량론적 물질인 Al2O3(O/Al=1.5)가 아니라, Al 결핍 또는 O 과잉(O/Al＞1.5)의 p형 반도체, 및, Al 과잉 또는 O 결핍(O/Al＜1.5)의 n형 반도체이다. p형 반도체층 및 n형 반도체층의 각 캐리어 농도를 ∼1027/㎥으로 조정하고, pn 접합하면 다이오드가 된다. 캐리어 농도를 적절히 조정한 p형 반도체층 및 n형 반도체층과 화학량론적 산화 알루미늄 등의 절연체를 입체적으로 조합하면 트랜지스터나 사이리스터 등의 반도체 소자가 된다. 이들은 와이드 밴드갭의 파워 반도체로서의 이용을 기대할 수 있다. 또한, 투명 산화물 반도체의 특성을 조합하면 태양전지의 구성 재료, 디스플레이 패널에 적응할 수 있다.
한편, p형 반도체층 및 n형 반도체층의 각 캐리어 농도를 1028∼1029/㎥으로 하고 pn 접합하면 발진 소자가 되어, 직류 전류를 교류 전류로 변환하는 인버터에의 이용을 기대할 수 있다. 이 발진 소자에 투명 산화물 반도체의 특성과 자외대역의 발광 다이오드를 조합하면, 주파수 가변형 인버터가 되어 인버터의 적응 범위를 넓힐 수 있다. 또한, 이와 같은 높은 캐리어 농도에서는 반도체층의 전자 상태가 금속화되므로, 매우 양호한 도전성이 얻어져 고성능 도전체로서 기대할 수 있다. 또한, 투명 산화물 반도체의 특성을 조합하면, 투명 도전체로서도 이용할 수 있다.
본 발명에 따른 p형 반도체층 및 n형 반도체층은, 극히 높은 산화제 또는 환원제가 되므로, 새로운 화학물질로서도 유망하다. 투명 산화물 반도체의 특성을 조합하면 연료 전지용 전극재나 광합성 전극에 활용할 수 있을 가능성도 있다. 또한, 반도체의 타깃재로의 이용을 기대할 수 있다.
본 발명은 전술한 각 실시 형태로 한정되는 것이 아니라, 청구항에 나타낸 범위에서 여러 가지 변경이 가능하고, 다른 실시 형태에 각각 개시된 기술적 수단을 적절하게 조합해 얻어지는 실시 형태에 대해서도 본 발명의 기술적 범위에 포함된다.
10 장치
11 직류 안정화 전원
12 오실로스코프
13 스위치 박스
14 션트 저항
15 전류 제한 저항
20 매뉴얼 프로버
21 매니퓰레이터
22 스위치
23 I-V 측정기
101 프로브
101a 프로브 선단
102 산화 알루미늄막
103 금속 알루미늄
201, 301 산화 알루미늄막 표면
202, 203, 302, 303 반도체층

Claims (13)

  1. 산화 알루미늄막에 알루미늄을 과잉 함유시킴으로써 도너 준위를 형성한 n형 반도체층과, 산화 알루미늄막에 산소를 과잉 함유시킴으로써 억셉터 준위를 형성한 p형 반도체층을 접합한 pn 접합을 포함하고,
    상기 p형 반도체층은 용융된 산화 알루미늄이 냉각된 고체이고, 또한 비결정성 구조인 것을 특징으로 하는 반도체층.
  2. 산화 알루미늄막에 산소를 과잉 함유시킴으로써 억셉터 준위를 형성한 p형 반도체층을 포함하고,
    상기 p형 반도체층은 용융된 산화 알루미늄이 냉각된 고체이고, 또한 비결정성 구조인 것을 특징으로 하는 반도체층.
  3. 산화 알루미늄막의 일면에 금속 알루미늄을, 상기 산화 알루미늄막의 타면에 프로브를 접촉시키고, 대기중, 산소 함유 가스중 또는 산소 가스중에서, 애노드로서의 상기 금속 알루미늄과 캐소드로서의 상기 프로브 사이에 상기 산화 알루미늄막의 절연 파괴가 생기는 전압을 인가해 상기 산화 알루미늄막을 용융시키고,
    상기 용융 중에 상기 산화 알루미늄막에 용융염 전해 반응을 일으키고 냉각시킴으로써, 상기 산화 알루미늄막의 상기 금속 알루미늄측에 n형 반도체층을, 상기 산화 알루미늄막의 상기 프로브측에 p형 반도체층을 각각 생성하고, 상기 n형 반도체층과 상기 p형 반도체층을 접합하는 것을 특징으로 하는 반도체층의 제조 방법.
  4. 산화 알루미늄막의 일면에 금속 알루미늄을, 상기 산화 알루미늄막의 타면에 프로브를 접촉시키고, 대기중, 가스중 또는 진공중에서, 캐소드로서의 상기 금속 알루미늄과 애노드로서의 상기 프로브 사이에 상기 산화 알루미늄막의 절연 파괴가 생기는 전압을 인가해 상기 산화 알루미늄막을 용융시키고,
    상기 용융 중에 상기 산화 알루미늄막에 용융염 전해 반응을 일으키고 냉각시킴으로써, 상기 산화 알루미늄막의 상기 금속 알루미늄측에 p형 반도체층을, 상기 산화 알루미늄막의 상기 프로브측에 n형 반도체층을 각각 생성하고, 상기 n형 반도체층과 상기 p형 반도체층을 접합하는 것을 특징으로 하는 반도체층의 제조 방법.
  5. 제3항 또는 제4항에 있어서,
    상기 산화 알루미늄막에 용융염 전해 반응을 일으킬 때, 상기 용융염 전해 반응을 일으키는 통전 전기량을 조정함으로써, 상기 n형 반도체층의 도너 농도 또는 상기 p형 반도체층의 억셉터 농도를 제어 가능하게 하는 것을 특징으로 하는 반도체층의 제조 방법.
  6. 제3항 또는 제4항에 있어서,
    상기 산화 알루미늄막에 용융염 전해 반응을 일으킬 때, 상기 프로브를 상기 산화 알루미늄막에 접촉시키면서 이동시키는 것을 특징으로 하는 반도체층의 제조 방법.
  7. 제3항 또는 제4항에 있어서,
    상기 프로브를 상기 산화 알루미늄막에 접촉시키면서 이동시킬 때, 상기 인가 전압을 (1) 연속적으로 변화시키거나, (2) 불연속적으로 변화시키거나, (3) 극성을 한방향 또는 양방향으로 변화시키거나 또는 상기 (1)∼(3)을 조합해 변화시키는 것을 특징으로 하는 반도체층의 제조 방법.
  8. 산화 알루미늄막에 알루미늄을 과잉 함유시킴으로써 도너 준위를 형성한 n형 반도체층과, 산화 알루미늄막에 산소를 과잉 함유시킴으로써 억셉터 준위를 형성한 p형 반도체층을 접합한 pn 접합을 포함하고,
    상기 p형 반도체층은 용융된 산화 알루미늄이 냉각된 고체이고, 또한 비결정성 구조인 것을 특징으로 하는 발진 소자.
  9. 산화 알루미늄막의 일면에 금속 알루미늄을, 상기 산화 알루미늄막의 타면에 프로브를 접촉시키고, 대기중, 산소 함유 가스중 또는 산소 가스중에서, 애노드로서의 상기 금속 알루미늄과 캐소드로서의 상기 프로브 사이에 상기 산화 알루미늄막의 절연 파괴가 생기는 전압을 인가해 상기 산화 알루미늄막을 용융시키고,
    상기 용융 중에 상기 산화 알루미늄막에 용융염 전해 반응을 일으키고 냉각시킴으로써, 상기 산화 알루미늄막의 상기 금속 알루미늄측에 n형 반도체층을, 상기 산화 알루미늄막의 상기 프로브측에 p형 반도체층을 각각 생성하고, 상기 n형 반도체층과 상기 p형 반도체층을 접합하고,
    상기 접합에 의해 형성되는 공핍층의 두께가 1㎚ 이하인 것을 특징으로 하는 발진 소자의 제조 방법.
  10. 산화 알루미늄막의 일면에 금속 알루미늄을, 상기 산화 알루미늄막의 타면에 프로브를 접촉시키고, 대기중, 가스중 또는 진공중에서, 캐소드로서의 상기 금속 알루미늄과 애노드로서의 상기 프로브 사이에 상기 산화 알루미늄막의 절연 파괴가 생기는 전압을 인가해 상기 산화 알루미늄막을 용융시키고,
    상기 용융 중에 상기 산화 알루미늄막에 용융염 전해 반응을 일으키고 냉각시킴으로써, 상기 산화 알루미늄막의 상기 금속 알루미늄측에 p형 반도체층을, 상기 산화 알루미늄막의 상기 프로브측에 n형 반도체층을 각각 생성하고, 상기 n형 반도체층과 상기 p형 반도체층을 접합하고,
    상기 접합에 의해 형성되는 공핍층의 두께가 1㎚ 이하인 것을 특징으로 하는 발진 소자의 제조 방법.
  11. 제9항 또는 제10항에 있어서,
    상기 산화 알루미늄막에 용융염 전해 반응을 일으킬 때, 상기 프로브를 상기 산화 알루미늄막에 접촉시키면서 이동시키는 것을 특징으로 하는 발진 소자의 제조 방법.
  12. 산화 알루미늄막의 일면에 금속 알루미늄을, 상기 산화 알루미늄막의 타면에 프로브를 접촉시키고, 대기중, 산소 함유 가스중 또는 산소 가스중에서, 애노드로서의 상기 금속 알루미늄과 캐소드로서의 상기 프로브 사이에 상기 산화 알루미늄막의 절연 파괴가 생기는 전압을 인가해 상기 산화 알루미늄막을 용융시키고,
    상기 용융 중에 상기 산화 알루미늄막에 용융염 전해 반응을 일으키고 냉각시킴으로써, (1) 상기 산화 알루미늄막의 상기 금속 알루미늄측에 n형 반도체층을 생성하거나 또는 (2) 상기 산화 알루미늄막의 상기 프로브측에 p형 반도체층을 생성하는 것을 특징으로 하는 반도체층의 제조 방법.
  13. 산화 알루미늄막의 일면에 금속 알루미늄을, 상기 산화 알루미늄막의 타면에 프로브를 접촉시키고, 대기중, 가스중 또는 진공중에서, 캐소드로서의 상기 금속 알루미늄과 애노드로서의 상기 프로브 사이에 상기 산화 알루미늄막의 절연 파괴가 생기는 전압을 인가해 상기 산화 알루미늄막을 용융시키고,
    상기 용융 중에 상기 산화 알루미늄막에 용융염 전해 반응을 일으키고 냉각시킴으로써, (1) 상기 산화 알루미늄막의 상기 금속 알루미늄측에 p형 반도체층을 생성하거나 또는 (2) 상기 산화 알루미늄막의 상기 프로브측에 n형 반도체층을 생성하는 것을 특징으로 하는 반도체층의 제조 방법.
KR1020207000475A 2017-06-09 2018-06-08 반도체층, 발진 소자 및 반도체층의 제조 방법 KR102263151B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-114559 2017-06-09
JP2017114559 2017-06-09
PCT/JP2018/022013 WO2018225855A1 (ja) 2017-06-09 2018-06-08 半導体層、発振素子及び半導体層の製造方法

Publications (2)

Publication Number Publication Date
KR20200014908A KR20200014908A (ko) 2020-02-11
KR102263151B1 true KR102263151B1 (ko) 2021-06-08

Family

ID=64566039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207000475A KR102263151B1 (ko) 2017-06-09 2018-06-08 반도체층, 발진 소자 및 반도체층의 제조 방법

Country Status (7)

Country Link
US (1) US10930522B2 (ko)
EP (1) EP3637476A4 (ko)
JP (1) JP7282029B2 (ko)
KR (1) KR102263151B1 (ko)
CN (1) CN110741479B (ko)
TW (1) TWI735786B (ko)
WO (1) WO2018225855A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11410850B2 (en) * 2018-09-03 2022-08-09 Uacj Corporation Aluminum oxide semiconductor manufacturing method and aluminum oxide semiconductor manufacturing device
JP7244386B2 (ja) * 2019-07-30 2023-03-22 株式会社Uacj 半導体電池、負極材、正極材及び半導体電池の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016051825A (ja) 2014-08-29 2016-04-11 高知県公立大学法人 量子井戸構造および半導体装置
WO2016175251A1 (ja) * 2015-04-28 2016-11-03 株式会社Uacj 発振素子及び発振装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6022379A (ja) * 1983-07-19 1985-02-04 Nec Corp 半導体装置
US5944685A (en) 1996-02-09 1999-08-31 Polytronics, Ltd. Skin-contact type medical treatment apparatus
JPH09215755A (ja) * 1996-02-09 1997-08-19 Poritoronikusu:Kk 皮接治療具
JP6133191B2 (ja) * 2013-10-18 2017-05-24 古河電気工業株式会社 窒化物半導体装置、ダイオード、および電界効果トランジスタ
JP6655294B2 (ja) 2015-03-19 2020-02-26 株式会社デンソーウェーブ Ｐｌｃ操作装置の樹脂ケース
KR102404772B1 (ko) * 2016-06-30 2022-06-02 가부시키가이샤 플로스피아 ｐ형 산화물 반도체 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016051825A (ja) 2014-08-29 2016-04-11 高知県公立大学法人 量子井戸構造および半導体装置
WO2016175251A1 (ja) * 2015-04-28 2016-11-03 株式会社Uacj 発振素子及び発振装置

Also Published As

Publication number Publication date
JPWO2018225855A1 (ja) 2020-04-09
KR20200014908A (ko) 2020-02-11
US20200135494A1 (en) 2020-04-30
JP7282029B2 (ja) 2023-05-26
TW201903904A (zh) 2019-01-16
EP3637476A4 (en) 2021-03-10
US10930522B2 (en) 2021-02-23
EP3637476A1 (en) 2020-04-15
CN110741479B (zh) 2023-10-13
TWI735786B (zh) 2021-08-11
CN110741479A (zh) 2020-01-31
WO2018225855A1 (ja) 2018-12-13

Similar Documents

Publication Publication Date Title
Cahen et al. Room-temperature, electric field-induced creation of stable devices in CulnSe2 crystals
Jenkins A brief history of... semiconductors
KR102263151B1 (ko) 반도체층, 발진 소자 및 반도체층의 제조 방법
Takeuchi et al. High-voltage vacuum switch with a diamond p–i–n diode using negative electron affinity
US9324534B2 (en) Cold field electron emitters based on silicon carbide structures
Song et al. Electrodeposition of thermoelectric Bi2Te3 thin films with added surfactant
Jung et al. Thermoelectric generator based on a bismuth-telluride alloy fabricated by addition of ethylene glycol
TW202232875A (zh) 發電元件、發電裝置、電子機器、及發電元件的製造方法
TWI803691B (zh) 半導體製造方法及半導體製造裝置
Odobescu et al. Energy gap revealed by low-temperature scanning–tunnelling spectroscopy of the Si (111)-7× 7 surface in illuminated slightly doped crystals
DE102007039060B4 (de) Thermokraftelement oder Peltier-Elemente aus gesinterten Nanokristallen aus Silicium, Germanium oder Silicium-Germanium-Legierungen
US9388498B2 (en) Electrochemical liquid-liquid-solid deposition processes for production of group IV semiconductor materials
Zeng et al. Cathode-Control Alloying at an Au-ZnSe Nanowire Contact via in Situ Joule Heating
Kuo et al. Growth of anodic aluminum oxide templates and the application in fabrication of the BiSbTe-based thermoelectric nanowires
JP7244386B2 (ja) 半導体電池、負極材、正極材及び半導体電池の製造方法
Chiang et al. Preparation of zinc oxide thin films by reactive pulsed arc molecular beam deposition
Ohto et al. Nanoscale modifications of chalcogenide glasses using scanning tunneling microscopes
Sonoiki Novel designs, materials and techniques in plasma bipolar junction transistor (PBJT) fabrication and testing
Gudi Pulsed Laser Deposition of 2D Materials and Complex Perovskites
Chen et al. Dependence of local structural and electrical properties of nitride doped zinc oxide films on growth temperature
Mamedov Threshold switching in electrodeposited Cu1. 91Te and Cu1. 84Te layers with Al electrodes
Mohan et al. Electronic conductivity of mechanochemically synthesized nanocrystalline Ag 1− x Cu x I system using DC polarization technique
Aruppukottai Muruga Bhupathi Integrating nanoionics concepts in micro solid oxide fuel cells
Muthuvel Electrodeposition of compound semiconductors on indium phosphide (INP) using Electrochemical Atomic Layer Epitaxy (EC-ALE)
Mannam et al. Bismuth telluride nano-coolers for magnetic sensors

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant