TWI518748B - Semiconductor device or crystal - Google Patents

Semiconductor device or crystal Download PDF

Info

Publication number
TWI518748B
TWI518748B TW102134563A TW102134563A TWI518748B TW I518748 B TWI518748 B TW I518748B TW 102134563 A TW102134563 A TW 102134563A TW 102134563 A TW102134563 A TW 102134563A TW I518748 B TWI518748 B TW I518748B
Authority
TW
Taiwan
Prior art keywords
insulating film
semiconductor layer
substrate
type
layer
Prior art date
Application number
TW102134563A
Other languages
English (en)
Other versions
TW201421542A (zh
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flosfia Inc filed Critical Flosfia Inc
Publication of TW201421542A publication Critical patent/TW201421542A/zh
Application granted granted Critical
Publication of TWI518748B publication Critical patent/TWI518748B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/20—Aluminium oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

半導體裝置或結晶
本發明涉及適合用於電力用途的半導體裝置或結晶。
作為能夠實現高耐壓、低損失以及高耐熱的下一代的開關元件，使用帶隙大的碳化矽(SiC)以及氮化鎵(GaN)的半導體元件被認為是有希望的，期待能應用於反相器等電力用半導體裝置中。
特別是在以SiC作為材料的高耐壓半導體裝置中，正在進行與矽同樣地在基板表面上形成MOS結構的SiCMOSFET的開發。
但是，在SiC半導體裝置和GaN半導體裝置中，殘存多個應該解決的課題。其中，重大的課題是常閉型的元件結構困難的問題。
特別是在SiCMOSFET的MOS結構中，已知是由於難以形成良質的絕緣膜引起的。這是由於，過度關注形成結晶性良好的半導體層，而選擇被預期結晶性好且具良好的裝置特性的SiC等的半導體，而且，進行利用熱氧化等方法能夠實現的絕緣膜的選擇，並進行成膜工藝的研究。
【現有技術文獻】
【專利文獻】
【專利文獻1】日本特開平11-16900號公報
【非專利文獻】
【非專利文獻1】Materials Science Forum，Volumes600-603, p695-698
本發明是鑒於上述情況而完成的，其目的在於提供形成良好的絕緣膜的半導體裝置。
本發明為一種半導體裝置或結晶，其特徵在於，由具有剛玉型(corundum)結晶結構的底層基板、半導體層以及絕緣膜形成。在具有剛玉型結晶結構的材料中包括多種氧化膜，不僅能夠發揮作為絕緣膜的功能，而且底層基板、半導體層以及絕緣膜全部具有剛玉型結晶結構，由此，能夠在底層基板上實現良質的半導體層、絕緣膜。具有剛玉型結晶結構的底層基板、半導體層以及絕緣膜使用CVD成膜等方法進行結晶生長。
為了實現常閉型半導體裝置，不僅要求形成良質的絕緣膜層，而且要求在與具有不同組成的膜之間在關閉時沒有形成電子累積。也已知具有剛玉型(corundum)結晶結構的材料，在m軸及a軸等相對於c軸而言垂直的方位極化 非常小。因此，在底層基板、半導體層以及絕緣膜中存在的不同種材料介面上也不會發生電子累積，不會產生橫向裝置形成時的電流洩漏。這是與GaN系材料中利用在不同種材料介面上產生的二維電子氣體完全不同的性質。
作為具有剛玉型結晶結構的材料，包括：藍寶石(Al2O3)、氧化鎵(Ga2O3)、氧化銦(In2O3)、氧化鉻(Cr2O3)、氧化鐵(Fe2O3)、氧化鈦(Ti2O3)、氧化釩(V2O3)、氧化鈷(Co2O3)，另外，也包括將這些多種材料組合而成的混晶。
在利用將底層基板和半導體層以相同的半導體組成而構成的同質外延生長(homoepitaxial)，來形成的情況下，不會產生來自於晶格常數的不匹配的結晶缺陷，或者半導體層的晶格常數在底層基板的晶格常數的±15%以內的範圍內且通過不同的外延生長形成的情況下，難以產生來自晶格常數的不匹配的結晶缺陷。具有剛玉型結晶結構的材料的一部分具有比較大的帶隙值，在通過控制雜質種類以及雜質濃度作為半導體層並且絕緣層利用的情況下，能夠實現良好的特性。晶格常數差如果在5%以內，則更加難以產生來自晶格常數的不匹配的結晶缺陷。
例如如圖1所示，在α型氧化鋁．鎵AlX1GaY1O3(0X12、0Y12、X1+Y1=1.5~2.5)基板3上，作為半導體層形成摻雜有雜質的α型氧化鋁．鎵AlX2GaY2O3膜2(0X22、0Y22、X2+Y2=1.5~2.5)，進一步形成α型氧化鋁．鎵AlX3GaY3O3膜1作為絕緣膜。在此，各個X的值需要滿足晶格常數之差達到15%以內的條件，X1、Y1、X2、Y2、X3、Y3分別具體為例如0、0.1、0.2、0.3、0.4、 0.5、0.6、0.7、0.8、0.9、1、1.1、1.2、1.3、1.4、1.5、1.6、1.7、1.8、1.9、2，也可以為在此例示出的數值中的任意二個之間的範圍內。X+Y具體為例如1.5、1.6、1.7、1.8、1.9、2、2.1、2.2、2.3、2.4、2.5，也可以為在此例示出的數值中的任意二個之間的範圍內。
也可以使底層基板與半導體層、半導體層與絕緣膜、或底層基板與半導體層、絕緣膜全部由具有剛玉型結晶結構的不同的材料、不同的組成形成。
例如如圖2所示，可以在底層基板6上形成α型藍寶石Al2O3，在半導體層5上形成摻雜有雜質的α型InX1AlY1GaZ1O3(0X12、0Y12、0Z12、X1+Y1+Z1=1.5~2.5)，在絕緣膜4上形成α型AlX2GaY2O3(0X22、0Y22、X2+Y2=1.5~2.5)。另外，絕緣膜4可以為α型Inz2AlX2GaY2O3(0X22、0Y22、0Z22、X2+Y2+Z2=1.5~2.5)。
X1、Y1、Z1、X2、Y2、Z2分別具體為例如0、0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、1、1.1、1.2、1.3、1.4、1.5、1.6、1.7、1.8、1.9、2，也可以為在此例示出的數值中的任意二個之間的範圍內。X1+Y1+Z1、X2+Y2、X2+Y2+Z2分別具體為例如1.5、1.6、1.7、1.8、1.9、2、2.1、2.2、2.3、2.4、2.5，也可以為在此例示出的數值中的任意二個之間的範圍內，在底層基板、半導體層、絕緣膜的3個層中也可以僅1層由不同的材料、不同的組成形成。另外，底層基板6也可以使用具有剛玉型結晶結構的任意的基板。
需要說明的是，半導體層5在包含In或Ga的情況下容易作為半導體發揮作用，因此，優選為0.1X1或0.1Z1。另外，為了對半導體層5賦予導電性，形 成氧欠缺、氧過剩、金屬欠缺、或金屬過剩的狀態來代替摻雜雜質，由此，可以形成施體能級或受體能級(level)。該情況下，X1+Y1+Z1≠2。另外，半導體層5在包含In和Ga二者的情況下可以期待增大載體濃度、能夠控制遷移率的效果，因此，優選為0.1X1並且0.1Z1。另外，X1、Y1、Z1分別優選為0.1以上。
另外，在絕緣膜4中包含Al及Ga規定量以上的情況下，除了期待高絕緣擊穿電場之外，還與由α型InX1AlY1GaZ1O3構成的半導體層具有高親和性。因此，上述通式中，優選為0.1X2並且0.1Y2。另外，在表示絕緣膜的Al含有率的Y2大於表示半導體層的Al含有率的Y1的情況下，絕緣膜與半導體層相比帶隙增大，即使對在絕緣膜側形成的柵電極施加電壓，載體也在絕緣膜側移動而沒有蓄積，得到有助於在半導體-絕緣膜介面上形成載體滯留的優點，因此，優選為Y2>Y1。
在此所述的內容也同樣適用於本說明書的其他部分中所述的底層基板、半導體層及絕緣膜。
在以具有剛玉型結晶結構的不同的材料形成底層基板和半導體層的情況下，作為中間層，也可以形成具有剛玉型結晶結構的結晶性應力緩和層。結晶性應力緩和層使在不同的材料間的介面上產生的應力降低，並且良好地保持介面以及各層的結晶品質，因此是有效的。另外，在底層基板上存在不期待的電流通路的情況下，也有時可以期待使來自底層基板的電流洩漏降低的效果。通常，在底層基板與半導體層之間有時緩衝層由低溫生長而成的低結晶品質膜形 成，其特徵在於，結晶性應力緩和層具有與半導體層或底層基板變化不大的結晶性。相對於此，一般的緩衝層具有不同的結晶結構。
例如如圖3所示，底層基板10使用α型藍寶石Al2O3，作為結晶性應力緩和層9形成使Al量緩慢降低的α型AlX1GaY1O3(0X12、0Y12、X1+Y1=1.5~2.5)膜後，作為半導體層8形成摻雜有雜質的α型InX2AlY2GaZ2O3(0X22、0Y22、0Z22、X2+Y2+Z2=1.5~2.5)膜，另外，絕緣膜7可以形成α型AlX3GaY3O3(0X32、0Y32、X3+Y3=1.5~2.5)膜。
在此，結晶性應力緩和層的不同種材料總數只要為1以上即可。X1、Y1、X2、Y2、Z2、X3、Y3分別具體為例如0、0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、1、1.1、1.2、1.3、1.4、1.5、1.6、1.7、1.8、1.9、2，也可以為在此例示出的數值中的任意二個之間的範圍內。X1+Y1、X2+Y2+Z2、X3+Y3分別具體為例如1.5、1.6、1.7、1.8、1.9、2、2.1、2.2、2.3、2.4、2.5，也可以為在此例示出的數值中的任意二個之間的範圍內。
在由具有剛玉型結晶結構的不同的材料形成半導體層和絕緣膜的情況下，在半導體層與絕緣膜之間也可以形成具有剛玉型結晶結構的覆蓋層。覆蓋層的特徵在於，與在底層基板與半導體層之間形成的緩衝層不同，而是在半導體層與絕緣膜之間形成。在作為電力用半導體裝置利用的情況下，絕緣膜為了有效地傳遞通過對在絕緣膜上部形成的金屬施加的電壓而產生的電場，期待使膜厚變薄。因此，通過在半導體膜與絕緣膜的介面上存在的晶格常數的不匹配，在絕緣膜中產生的應力小，無需緩和應力。另外，以往是著眼於絕緣膜的結晶結 構，通過與半導體層相同的結晶結構來實現絕緣膜，由此，不能期待實現良質的剛玉型結晶膜。因此，在中間層原被預期具有良好應力緩和或良好結晶品質的效果，但對絕緣膜以及絕緣膜-半導體膜間的中間層卻不能再期待，因此不能形成覆蓋層，作為半導體層和絕緣膜間的中間層。
本發明中，該覆蓋層帶來使剛玉型結晶膜的可靠性提高的效果。能夠降低在半導體層與絕緣膜之間產生的電流通路。另外，由於能夠減少在剛玉型結晶膜中存在的小孔，因此，防止以氫原子為主的外因雜質的浸入。還具有減小絕緣膜與半導體層之間微量存在的電子累積的效果，其中電子累積是由絕緣膜以及半導體膜的小極化引起的，由此，也具有實現常閉型半導體裝置的效果。
例如如圖4所示，底層基板15使用α型藍寶石Al2O3，作為結晶性應力緩和層14形成使Al量緩慢降低的α型AlX1GaY1O3(0X12、0Y12、X1+Y1=1.5~2.5)膜後，作為半導體層13形成摻雜有雜質的α型InX2AlY2GaZ2O3(0X22、0Y22、0Z22、X2+Y2+Z2=1.5~2.5)膜，另外，作為覆蓋層12，可以形成緩慢地增大Al量的α型AlX3GaY3O3(0X32、0Y32、X3+Y3=1.5~2.5)膜，絕緣膜11可以形成α型AlX4GaY4O3(0X42、0Y42、X4+Y4=1.5~2.5)膜。在此，結晶性應力緩和層以及覆蓋層的不同種材料總數只要為1以上即可。X1、Y1、X2、Y2、Z2、X3、Y3、X4、Y4分別具體為例如0、0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、1、1.1、1.2、1.3、1.4、1.5、1.6、1.7、1.8、1.9、2，也可以為在此例示出的數值中的任意二個之間的範圍內。X1+Y1、X2+Y2+Z2、X3+Y3、X4+Y4分別具體為例如1.5、1.6、1.7、1.8、1.9、2、2.1、2.2、2.3、2.4、2.5，也可以為在此例示出的 數值中的任意二個之間的範圍內。
將底層基板與半導體層、或半導體層與絕緣膜由具有剛玉型結晶結構的不同的材料形成的情況下，在半導體層與絕緣膜、底層基板與半導體層、以及結晶性應力緩和層與半導體層、覆蓋層與絕緣膜之間也可以形成具有剛玉型結晶結構的結構相變防止層。形成結晶性應力緩和層、半導體層、覆蓋層、絕緣膜的各個結晶生長溫度高於該形成層的下層的結晶結構轉移溫度時，通過形成結構相變防止層，能夠防止從剛玉型結晶結構變化成不同的結晶結構。為了防止結晶結構的相變(phase transition)，在降低結晶性應力緩和層、半導體層、覆蓋層、絕緣膜的形成溫度的情況下，結晶性降低。因此，通過使成膜溫度降低，也難以抑制結晶結構的變化，形成結構相變防止層是有效的。
例如如圖5所示，半導體層18可以形成InX1AlY1GaZ1O3(0X12、0Y12、0Z12、X1+Y1+Z1=1.5~2.5)膜結構相變防止層17可以形成AlX2GaY2O3(0X22、0Y22、X2+Y2=1.5~2.5)膜，絕緣膜16可以形成AlX3GaY3O3(0X32、0Y32、X3+Y3=1.5~2.5)膜。該情況下，結構相變防止層17的Al含有率(X2值)大於半導體層中的Al含有率(Y1值)，小於絕緣膜中的Al含有率(X3值)。結構相變防止層的不同種材料總數只要為1以上即可。X1、Y1、Z1、X2、Y2、Z2、X3、Y3分別具體為例如0、0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、1、1.1、1.2、1.3、1.4、1.5、1.6、1.7、1.8、1.9、2，也可以為在此例示出的數值中的任意二個之間的範圍內。X1+Y1+Z1、X2+Y2、X3+Y3分別具體為例如1.5、1.6、1.7、1.8、1.9、2、2.1、2.2、2.3、2.4、2.5，也可以為在此例示出的數值中的任意二個之間 的範圍內。
上述半導體裝置的製造方法或結晶的製造方法沒有特別限定，作為一例，具備：將原料溶液進行霧化而生成的原料霧，所述原料溶液由作為所述半導體層及所述絕緣膜的原料的溶質在溶劑中溶解而形成，並將所述原料霧供給至成膜室的步驟。優選具備：使上述原料霧在上述成膜室中反應、在上述底層基板上形成上述半導體層及上述絕緣膜的步驟。優選上述半導體層和上述絕緣膜的至少一種由混晶膜構成，上述混晶膜使用2種以上的溶質在溶劑中溶解而成的原料溶液來形成。優選上述半導體層和上述絕緣膜的至少一種由混晶膜構成，上述混晶膜通過將2種以上的原料溶液分別進行霧化而生成的原料霧同時導入成膜室來形成。
通過剛玉型結晶形成包括底層基板、半導體層、絕緣膜的所有層後，向不是底層基板的一側的面粘貼支撐基板，然後，將底層基板經過氫離子注入或加熱處理等製程剝離，由此，也能夠形成半導體層和絕緣膜為剛玉型結晶但利用不是剛玉型結晶的支撐基板的半導體裝置。該方法具備：結晶形成步驟，在底層基板上以半導體層、絕緣膜的順序或相反的順序形成；粘貼步驟，在不是上述底層基板的一側的面上粘貼支撐基板；和剝離步驟，將上述底層基板剝離，其中上述底層基板、上述半導體層及上述絕緣膜均具有剛玉型結晶結構。優選上述支撐基板為SiC基板、Si基板、金屬基板、陶瓷基板、玻璃基板中的任意一種。優選上述支撐基板隔著接合層在不是上述底層基板的一側的面上粘貼。優選上述接合層由氧化矽膜形成。
通過上述方法，也可以使不是剛玉型結晶的基板作為支撐基板，因此，可以使用放熱性更優良的基板，或降低基板成本。在底層基板上形成絕緣膜，在其上形成半導體層等，也可以更換成膜的順序。由此，能夠簡化離子注入、蝕刻、光刻等裝置工藝的步驟。
1‧‧‧絕緣膜
2‧‧‧半導體層
3‧‧‧底層基板
4‧‧‧絕緣膜
5‧‧‧半導體層
6‧‧‧底層基板
7‧‧‧絕緣膜
8‧‧‧半導體層
9‧‧‧結晶性應力緩和層
10‧‧‧底層基板
11‧‧‧絕緣膜
12‧‧‧覆蓋層
13‧‧‧半導體層
14‧‧‧結晶性應力緩和層
15‧‧‧底層基板
16‧‧‧絕緣膜
17‧‧‧結構相變防止層
18‧‧‧半導體層
19‧‧‧成膜裝置
20‧‧‧被成膜試樣
21‧‧‧試樣台
22‧‧‧氮源
23‧‧‧流量調節閥
24‧‧‧霧產生源
24a‧‧‧溶液
25‧‧‧霧產生源
25a‧‧‧水
26‧‧‧超聲波振子
27‧‧‧成膜室
28‧‧‧加熱器
圖1是表示本發明的實施方式的例子的半導體裝置的剖面圖。
圖2是表示本發明的實施方式的其他例的半導體裝置的剖面圖。
圖3是表示本發明的實施方式的其他例的半導體裝置的剖面圖。
圖4是表示本發明的實施方式的其他例的半導體裝置的剖面圖。
圖5是表示本發明的實施方式的其他例的半導體裝置的剖面圖。
圖6是表示本發明的實施方式的例子的成膜裝置的構成圖。
圖7是表示本發明的實施方式的TEM圖像的一例的顯微鏡照片。
圖8是表示本發明的實施方式的TEM圖像的其他例的顯微鏡照片。
圖9是表示本發明的實施方式的X射線衍射譜的一例的圖。
圖10是表示本發明的實施方式的TEM圖像的其他例的顯微鏡照片。
以下，參考附圖，對本發明的半導體裝置及其製造方法的優選實施方式進 行說明。需要說明的是，各圖中，賦予相同的符號的構成要素是相同的。
[半導體裝置的製造方法、剛玉型結晶膜的成膜裝置]
對半導體裝置的製造方法以及使剛玉型結晶成膜時使用的成膜裝置10A進行說明。
圖6所示的成膜裝置19為霧化CVD裝置，具有下述的構成。即，成膜裝置19具備：底層基板等被成膜試樣20、試樣台21、氮源22、用於調節從氮源22送出的氮氣的流量的流量調節閥23、裝入有溶液24a的霧產生源24、裝入有水25a的容器25、在容器25的底面上安裝的超聲波振子26、石英管或不銹鋼等金屬、由氧化鋁等陶瓷構成的成膜室27、和在成膜室27的周邊部或下部設置的加熱器28。
在使用該成膜裝置19的剛玉型結晶膜的成膜中，首先，通過加熱器28使成膜室27升溫至規定溫度(例如300~550℃)。然後，在成膜室27內的試樣台21上配置底層基板等被成膜試樣20。
被成膜試樣20的配置完成時，通過預先從氮源22送來的氮氣，充分地置換成膜室內部的氣氛，然後，開始超聲波振子26的振動。超聲波振子26以規定頻率(例如2.4MHz)進行振動時，該振動通過水25a傳播至溶液24a，從溶液24a中產生霧。產生的霧被從氮源22送來的氮氣排出，導入升溫後的成膜室27中。 導入成膜室27的霧通過高溫被分解的同時到達使剛玉型結晶膜要成膜的被成膜試樣20的面。另外，在被成膜試樣20的表面上引起CVD反應，使剛玉型結晶膜成膜。其結果，霧到達的面的至少一部分通過剛玉型結晶膜包覆。例如溶液24a由作為溶質的乙醯丙酮鎵、和作為溶劑的超純水構成的情況下，使氧化鎵膜成膜。此外，成膜裝置19中，能夠使下表所示的剛玉型結晶膜成膜。
[剛玉型結晶材料以及組成]
表1中示出了具有剛玉型結晶結構的底層基板、半導體層、構成絕緣膜的結晶膜種例和用於成膜的溶質、溶劑的例子。
形成底層基板、半導體層、絕緣膜的剛玉型結晶膜可以均為單一組成膜，也可以為混晶膜。在形成混晶膜的情況下，可以由將2種以上的溶質混合而成的溶液13a產生霧，或將分別產生的2種以上的霧同時導入成膜室27。
[取出]
剛玉型結晶膜的成膜完成時，從成膜室27取出帶剛玉型結晶膜的底層基板。由上，本發明的半導體裝置的成膜製程結束，向離子注入或蝕刻、光刻等裝置工藝轉移。
[膜結構]
圖7以及圖8是表示使用成膜裝置10C通過霧化CVD法作為底層基板使用α型藍寶石Al2O3、作為半導體層使α型氧化鎵Ga2O3膜(圖7)以及α型Al1.1Ga0.9O3(Al=55%)成膜的結果的TEM圖像。作為α型藍寶石基板上的半導體層，可以使任意組成的α型InXAlYGaZO3(0X2、0Y2、0Z2、X+Y+Z=1.5~2.5)成膜。圖9中示出了成膜後的半導體膜的X射線衍射結果的一例。作為α型藍寶石基板上的半導體層形成任意組成的α型InXAlYGaZO3(0X2、0Y2、0Z2、X+Y+Z=1.5~2.5)後，進一步作為絕緣膜，可以形成任意組成的α型AlXGaYO3(0X2、0Y2、X+Y+Z=1.5~2.5)。圖10是表示在作為半導體層形成的α型氧化鎵Ga2O3膜上進一步作為絕緣膜使α型Al0.76Ga1.44O3(Al=38%)成膜的一例的TEM圖像。
只要是具有剛玉型結晶結構的膜，則可以使用各種材料、組成來形成底層 基板、半導體層以及絕緣膜，作為具有剛玉型結晶結構的膜，可以使用表1所述的任意的材料以及它們的混晶。
底層基板、半導體層、絕緣膜全部可以為相同的膜，或者也可以使用各個膜相對於基底層的晶格常數而言晶格常數差15%以內的半導體材料、半導體組成來形成。
在具有剛玉型結晶結構的底層基板、半導體層、絕緣膜的各層之間可以形成由不同的材料/組成形成的層。例如在底層基板與半導體層之間可以形成具有剛玉結晶結構的結晶性應力緩和層，在半導體層與絕緣膜之間可以形成具有剛玉型結晶結構的覆蓋層或結構相變防止層。或者，可以將這些結晶性應力緩和層與覆蓋層、結構相變防止層多種組合來形成。另外，形成底層基板、半導體層、絕緣膜的剛玉型結晶膜均可以為將單一組成膜或混晶膜多層層疊而得到的多層結構。如果形成多層結構，則可以提高結晶性，或增大電流，或使可靠性提高。
在半導體層為任意組成的α型InXAlYGaZO3(0X2、0Y2、0Z2、X+Y+Z=1.5~2.5)的情況下，作為底層基板，使用α型藍寶石Al2O3基板和α型Ga2O3基板，作為絕緣膜，可以使α型Al0.76Ga1.44O3(Al=38%)成膜。此時，作為結晶性應力緩和層，可以使用由具有剛玉結晶結構的1層以上形成、在α型藍寶石基板時使Al量緩慢降低、在α型Ga2O3基板時使Al量緩慢增加的、α型AlXGaYO3(0X2、0Y2、X+Y=1.5~2.5)膜。作為覆蓋層或結構相變防止層，可 以使用由1層以上形成、緩慢地增大Al量的α型AlXGaYO3(0X2、0Y2、X+Y=1.5~2.5)膜。結晶性應力緩和層可以期待對降低α型藍寶石基板與半導體層之間的來自於各個晶格常數差的刃形位錯、螺旋位錯、基底面位錯等各種位錯有效果，覆蓋層可以期待對降低半導體層與絕緣膜之間的來自於各個晶格常數差的刃形位錯、螺旋位錯、基底面位錯等各種位錯有效果。
結構相變防止層作為一例可以在以下的情況下形成。在α型藍寶石底層基板上作為半導體層形成α型Ga2O3膜，在其上作為絕緣膜希望形成結晶性優良的α型AlXGaYO3(0X2、0Y2、X+Y=1.5~2.5)膜時，在半導體與絕緣膜之間作為覆蓋層形成Al組成比小於絕緣膜的α型AlXGaYO3(0X2、0Y2、X+Y=1.5~2.5)膜。也可以使α型AlXGaYO3(0X2、0Y2、X+Y=1.5~2.5)膜的結晶生長溫度為500℃以下。但是，Al組成比大的情況下，通過達到530℃以上的成膜溫度，能夠進行結晶性更優良的成膜。另一方面，在530℃以上的成膜溫度的情況下，如果要使絕緣膜成膜而沒有覆蓋層，則有時半導體層以及絕緣膜的一部分達到結構相變成β型的狀態。因此，作為覆蓋層，臨時在500℃以下的溫度下使Al組成比小於絕緣膜的α型AlXGaYO3(0X2、0Y2、X+Y=1.5~2.5)膜成膜，然後，作為絕緣膜，在530℃以上的溫度下使Al組成比大於覆蓋層的α型AlXGaYO3(0X2、0Y2、X+Y=1.5~2.5)膜成膜。
底層基板、半導體層、絕緣膜可以從下側以底層基板、半導體層、絕緣膜的順序形成，也可以以底層基板、絕緣膜、半導體層的順序形成。因此，本實施方式的半導體裝置或結晶在底層基板上以半導體層、絕緣膜的順序或相反的 順序具備，上述底層基板、上述半導體層及上述絕緣膜均具有剛玉型結晶結構。
形成具有剛玉型結晶結構的底層基板、半導體層、絕緣膜的全部或一部分的層後，可以將底層基板剝離，在其他支撐基板上固定。作為一例，可以使用以下的順序。首先，使用α型藍寶石Al2O3基板，作為絕緣層形成α型AlXGaYO3(0X2、0Y2、X+Y=1.5~2.5)膜後，作為半導體層形成任意組成的α型InXAlYGaZO3(0X2、0Y2、0Z2、X+Y+Z=1.5~2.5)，然後，在半導體層上形成氧化矽膜。另外，準備在SiC基板上或Si基板上使氧化矽膜成膜後的支撐基板，與半導體層上的氧化矽膜接合後，將底層基板剝離。該氧化矽膜作為接合層發揮作用。為了將底層基板剝離，在半導體層上的氧化矽成膜後，直到底層基板的剝離期間可以使用氫離子等離子注入或加熱‧冷卻製程、電漿處理，也可以使用蝕刻等方法。作為底層基板，可以使用表1中包含的具有剛玉結晶結構的任意的金屬氧化膜，作為支撐基板，可以使用Si、SiC、GaAs、GaN等半導體基板或陶瓷膜、金屬基板、玻璃基板等。在具有剛玉型結晶結構的底層基板、半導體層、絕緣膜的各層之間可以形成由不同的材料/組成形成的層。例如在底層基板與半導體層之間可以形成具有剛玉結晶結構的結晶性應力緩和層，在半導體層與絕緣膜之間可以形成具有剛玉型結晶結構的覆蓋層或結構相變防止層。或者，也可以將這些結晶性應力緩和層、覆蓋層和結構相變防止層多種組合來形成。在底層基板的粘貼後，為了改善剛玉型結晶表面的結晶性，可以通過CMP等方法進行表面研磨，由此，可以除去結晶性應力緩和層、覆蓋層、結構相變防止層的一部分或全部。
本發明不限於上述實施方式，可以考慮各種變形例。關於例如霧化CVD的成膜方式，可以為利用數mm以下的通道作為反應區域的細通道法(fine channel)；在基板上設計直線狀的噴嘴、從該噴嘴對基板沿垂直方向地吹霧(以及載氣)，進而使噴嘴沿與直線狀的出口垂直的方向移動的線源法；將多種方式混合或派生的方式。在細通道法中，能夠實現均質的薄膜製作和原料的利用效率的提高，線性源(linear source)法中，能夠實現將來的大面積基板以及通過輥對輥的連續成膜。作為載氣，可以使氬氣、氧氣、臭氧、空氣等氣體流動而不是氮氣，也可以使成膜室進行加壓或減壓而不是大氣壓。
另外，上述實施方式中，通過霧化CVD法使剛玉型結晶膜成膜，但也可以通過其他方法成膜。作為能夠使剛玉型結晶膜成膜的其他方法，具有有機金屬氣相生長法、分子束外延法等。
需要說明的是，本發明中，可以在具有剛玉型結晶結構的底層基板、半導體膜、絕緣膜、結晶性應力緩和層、覆蓋層、結構相變防止層中摻雜對剛玉型結晶膜適合的元素(例如錫、矽、鎂)。由此，能夠調節導電性以及絕緣性。
另外，本發明中，可以在具有剛玉型結晶結構的半導體膜、絕緣膜、結晶性應力緩和層、覆蓋層、結構相變防止層的一部分中引入對於膜組成以及元素摻雜濃度而言的一定反復結構。由此，能夠調節應力緩和的促進、或載體濃度的增減、載體遷移率的大小。
4‧‧‧絕緣膜
5‧‧‧半導體層
6‧‧‧底層基板

Claims (28)

  1. 一種半導體裝置或結晶，在底層基板上以半導體層、絕緣膜的順序或相反的順序具備半導體層和絕緣膜，所述底層基板、所述半導體層及所述絕緣膜均具有剛玉型結晶結構，所述半導體層包含銦(In)或鎵(Ga)。
  2. 如請求項1所述的半導體裝置或結晶，其中，所述底層基板、所述半導體層、所述絕緣膜全部由藍寶石、氧化鎵、氧化銦、氧化鉻、氧化鐵、氧化鈦、氧化釩、氧化鈷中的任意一種；或由藍寶石、氧化鎵、氧化銦、氧化鉻、氧化鐵、氧化鈦、氧化釩、氧化鈷的多種混晶形成。
  3. 如請求項1所述的半導體裝置或結晶，其中，所述底層基板、所述半導體層、所述絕緣膜全部使用相同的、或晶格常數差15%以內的半導體材料及組成而形成。
  4. 如請求項3所述的半導體裝置或結晶，其中，所述底層基板、所述半導體層、所述絕緣膜全部由α型氧化鋁．鎵AlXGaYO3(0X2、0Y2、X+Y=1.5~2.5)形成。
  5. 如請求項1所述的半導體裝置或結晶，其中，所述底層基板、所述半導體層、所述絕緣膜中的至少一層具有不同組成。
  6. 如請求項1~5中任一項所述的半導體裝置或結晶，其中，所述底層基板及所述絕緣膜由藍寶石、氧化鎵、氧化銦、氧化鉻、氧化鐵、氧化鈦、氧化釩、氧化鈷中的任意一種、或它們的多種混晶形成，所述半導體層由α型InX1AlY1GaZ1O3(0X12、0Y12、0Z12、X1+Y1+Z1=1.5~2.5)形成。
  7. 如請求項6所述的半導體裝置或結晶，其中，0.1X1或0.1Z1。
  8. 如請求項6所述的半導體裝置或結晶，其中，0.1X1並且0.1Z1。
  9. 如請求項6所述的半導體裝置或結晶，其中，所述底層基板由α型藍寶石形成，所述絕緣膜由α型AlY2GaZ2O3(0Y22、0Z22、Y2+Z2=1.5~2.5)形成。
  10. 如請求項9所述的半導體裝置或結晶，其中，0.1X2並且0.1Y2。
  11. 如請求項1所述的半導體裝置或結晶，其中，在所述底層基板與所述半導體層之間具備具有剛玉型結晶結構的結晶性應力緩和層。
  12. 如請求項11所述的半導體裝置或結晶，其中，所述底層基板由α型藍寶石形成，所述結晶性應力緩和層由1層以上形成，由從所述底層基板朝向所述半導體層使Al量緩慢降低的α型AlX1GaY1O3(0X12、0Y12、X1+Y1=1.5~2.5)形成，所述半導體層由α型InX2AlY2GaZ2O3(0X22、0Y22、0Z22、X2+Y2+Z2=1.5~2.5)形成，所述絕緣膜由α型AlX3GaY3O3(0X32、0Y32、X3+Y3=1.5~2.5)形成。
  13. 如請求項1所述的半導體裝置或結晶，其中，在所述半導體層與所述絕緣膜之間具有覆蓋層，該覆蓋層含有所述半導體層和所述絕緣膜中所包含的元素的至少一部分元素。
  14. 如請求項13所述的半導體裝置或結晶，其中，所述底層基板由α型藍寶石形成，所述半導體層由摻雜有雜質的α型InX2AlY2GaZ2O3(0X22、0Y22、0Z22、X2+Y2+Z2=1.5~2.5)形成，所述覆蓋層由從所述半導體層朝向所述絕緣膜緩慢地增大Al量的α型 AlX3GaY3O3(0X32、0Y32、X3+Y3=1.5~2.5)形成，所述絕緣膜由α型AlX4GaY4O3(0X42、0Y42、X4+Y4=1.5~2.5)形成。
  15. 如請求項14所述的半導體裝置或結晶，其中，在所述底層基板與所述半導體層之間具備具有剛玉型結晶結構的結晶性應力緩和層，所述結晶性應力緩和層由1層以上形成，由從所述底層基板朝向所述半導體層使Al量緩慢降低的α型AlX1GaY1O3(0X12、0Y12、X1+Y1=1.5~2.5)形成。
  16. 如請求項1所述的半導體裝置或結晶，其中，在所述半導體層與所述絕緣膜之間具有結構相變防止層，且該結構相變防止層含有所述半導體層和所述絕緣膜中所包含的元素的至少一部分元素。
  17. 如請求項16所述的半導體裝置或結晶，其中，所述半導體層由摻雜有雜質的α型InX1AlY1GaZ1O3(0X12、0Y12、0Z12、X1+Y1+Z1=1.5~2.5)形成，所述結構相變防止層由從所述半導體層朝向所述絕緣膜緩慢地增大Al量的α型AlX2GaY2O3(0X22、0Y22、X2+Y2=1.5~2.5)形成，所述絕緣膜由α型AlX3GaY3O3(0X32、0Y32、X3+Y3=1.5~2.5)形成。
  18. 一種半導體裝置的製造方法或結晶的製造方法，用以製造一半導體裝置或結晶其為在底層基板上以半導體層、絕緣膜的順序或相反的順序具備半導體層和絕緣膜，且所述底層基板、所述半導體層及所述絕緣膜均具有剛玉型結晶結構，該製造方法具備：將原料溶液進行霧化而生成的原料霧，所述原料溶液由作為所述半導體層及所述絕緣膜的原料的溶質在溶劑中溶解而形成，並將所述原料霧供給至成膜室的步驟。
  19. 如請求項18所述的方法，其中，具備：使所述原料霧在所述成膜室中 反應，在所述底層基板上形成所述半導體層及所述絕緣膜的步驟。
  20. 如請求項18或19所述的方法，其中，所述半導體層和所述絕緣膜的至少一種由混晶膜構成，所述混晶膜使用2種以上的溶質在溶劑中溶解而成的原料溶液來形成。
  21. 如請求項18或19所述的方法，其中，所述半導體層和所述絕緣膜的至少一種由混晶膜構成，所述混晶膜通過將2種以上的原料溶液分別進行霧化而生成的原料霧同時導入成膜室來形成。
  22. 一種半導體裝置或結晶，其中，在支撐基板上以半導體層、絕緣膜的順序或相反的順序具備半導體層和絕緣膜，所述支撐基板具有或不具有剛玉型結晶結構，所述半導體層及所述絕緣膜均具有剛玉型結晶結構，在所述支撐基板與所述半導體層之間具有所述支撐基板與剛玉型結晶的接合層。
  23. 如請求項22所述的半導體裝置或結晶，其中，所述支撐基板由SiC基板、Si基板、金屬基板、陶瓷基板、玻璃基板中的任意一種形成。
  24. 如請求項22或23所述的半導體裝置或結晶，其中，所述接合層由氧化矽膜形成。
  25. 一種半導體裝置的製造方法或結晶的製造方法，具備：結晶形成步驟，在底層基板上以半導體層、絕緣膜的順序或相反的順序形成半導體層和絕緣膜；粘貼步驟，在不是所述底層基板的一側的面上粘貼支撐基板；和 剝離步驟，將所述底層基板剝離，其中所述底層基板、所述半導體層及所述絕緣膜均具有剛玉型結晶結構。
  26. 如請求項25所述的方法，其中，所述支撐基板為SiC基板、Si基板、金屬基板、陶瓷基板、玻璃基板中的任意一種。
  27. 如請求項25或26所述的方法，其中，所述支撐基板隔著接合層粘貼在不是所述底層基板的一側的面上。
  28. 如請求項27所述的方法，其中，所述接合層由氧化矽膜形成。
TW102134563A 2012-09-28 2013-09-25 Semiconductor device or crystal TWI518748B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012218891A JP5343224B1 (ja) 2012-09-28 2012-09-28 半導体装置および結晶

Publications (2)

Publication Number Publication Date
TW201421542A TW201421542A (zh) 2014-06-01
TWI518748B true TWI518748B (zh) 2016-01-21

Family

ID=49679227

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102134563A TWI518748B (zh) 2012-09-28 2013-09-25 Semiconductor device or crystal

Country Status (7)

Country Link
US (1) US9711590B2 (zh)
EP (1) EP2752869B1 (zh)
JP (1) JP5343224B1 (zh)
KR (1) KR101579460B1 (zh)
CN (2) CN104205296A (zh)
TW (1) TWI518748B (zh)
WO (1) WO2014050793A1 (zh)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2778252A3 (en) * 2013-03-15 2014-12-10 Apple Inc. Layered Coatings For Sapphire Structure
US9379190B2 (en) * 2014-05-08 2016-06-28 Flosfia, Inc. Crystalline multilayer structure and semiconductor device
KR102018329B1 (ko) * 2014-07-22 2019-09-04 가부시키가이샤 플로스피아 결정성 반도체막 및 판상체 및 반도체장치
JP6945120B2 (ja) * 2014-08-29 2021-10-06 株式会社Flosfia 金属膜形成方法
EP3190608B1 (en) * 2014-09-02 2020-11-25 Flosfia Inc. Laminated structure and method for manufacturing same
JP6647521B2 (ja) * 2014-10-09 2020-02-14 株式会社Flosfia 導電性積層構造体の製造方法
JP2016100593A (ja) * 2014-11-26 2016-05-30 株式会社Flosfia 結晶性積層構造体
JP6478020B2 (ja) * 2014-11-26 2019-03-06 株式会社Flosfia 結晶成長用基板、結晶性積層構造体およびそれらの製造方法ならびにエピタキシャル成長方法
JP6945119B2 (ja) * 2014-11-26 2021-10-06 株式会社Flosfia 結晶性積層構造体およびその製造方法
JP7344426B2 (ja) * 2014-11-26 2023-09-14 株式会社Flosfia 結晶性積層構造体
JP6478103B2 (ja) * 2015-01-29 2019-03-06 株式会社Flosfia 成膜装置および成膜方法
EP3051002A1 (en) * 2015-01-29 2016-08-03 Flosfia Inc. Apparatus and method for forming film
JP6533982B2 (ja) * 2015-02-25 2019-06-26 株式会社Flosfia 量子井戸構造、積層構造体および半導体装置
JP6980183B2 (ja) * 2015-02-25 2021-12-15 株式会社Flosfia 結晶性酸化物半導体膜、半導体装置
KR20160120601A (ko) 2015-04-08 2016-10-18 주식회사 에스바텍 광학 투명성 점착 시트
JP6967213B2 (ja) * 2015-04-10 2021-11-17 株式会社Flosfia 結晶性酸化物半導体膜および半導体装置
JP6945121B2 (ja) * 2015-09-30 2021-10-06 株式会社Flosfia 結晶性半導体膜および半導体装置
JP6890858B2 (ja) * 2015-11-11 2021-06-18 国立大学法人京都工芸繊維大学 基体および基体の製造方法
JP6732201B2 (ja) * 2015-11-11 2020-07-29 国立大学法人京都工芸繊維大学 発光素子
DE112017002579T5 (de) * 2016-05-20 2019-03-07 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung oder diese enthaltende Anzeigevorrichtung
JP6904517B2 (ja) * 2016-06-30 2021-07-14 株式会社Flosfia 結晶性酸化物半導体膜およびその製造方法
US10804362B2 (en) * 2016-08-31 2020-10-13 Flosfia Inc. Crystalline oxide semiconductor film, crystalline oxide semiconductor device, and crystalline oxide semiconductor system
US20180097073A1 (en) * 2016-10-03 2018-04-05 Flosfia Inc. Semiconductor device and semiconductor system including semiconductor device
JP2018137394A (ja) * 2017-02-23 2018-08-30 トヨタ自動車株式会社 半導体装置の製造方法
US10930743B2 (en) 2017-06-28 2021-02-23 Flosfia Inc. Layered structure, semiconductor device including layered structure, and semiconductor system including semiconductor device
JP6478425B2 (ja) * 2017-07-07 2019-03-06 株式会社Flosfia 結晶性半導体膜および半導体装置
CN109423690B (zh) * 2017-08-21 2022-09-16 株式会社Flosfia 用于制造结晶膜的方法
CN109423694B (zh) 2017-08-21 2022-09-09 株式会社Flosfia 结晶膜、包括结晶膜的半导体装置以及制造结晶膜的方法
CN114836833A (zh) * 2017-08-21 2022-08-02 株式会社Flosfia 用于制造结晶膜的方法
JP7011219B2 (ja) 2017-09-29 2022-01-26 株式会社Flosfia 積層構造体および半導体装置
CN109628910B (zh) 2017-10-07 2023-06-30 株式会社Flosfia 形成膜的方法
JP2019142756A (ja) * 2018-02-22 2019-08-29 トヨタ自動車株式会社 成膜方法
JP2019151922A (ja) 2018-02-28 2019-09-12 株式会社Flosfia 積層体および半導体装置
JP7404593B2 (ja) 2018-06-26 2023-12-26 株式会社Flosfia 成膜方法および結晶性積層構造体
WO2020004250A1 (ja) * 2018-06-26 2020-01-02 株式会社Flosfia 結晶性酸化物膜
TWI770407B (zh) * 2018-08-01 2022-07-11 日本商出光興產股份有限公司 化合物
US11410850B2 (en) 2018-09-03 2022-08-09 Uacj Corporation Aluminum oxide semiconductor manufacturing method and aluminum oxide semiconductor manufacturing device
JP6909191B2 (ja) * 2018-09-27 2021-07-28 信越化学工業株式会社 積層体、半導体装置及び積層体の製造方法
JP6857641B2 (ja) * 2018-12-19 2021-04-14 信越化学工業株式会社 成膜方法及び成膜装置
JP7315136B2 (ja) 2018-12-26 2023-07-26 株式会社Flosfia 結晶性酸化物半導体
WO2020157589A1 (en) * 2019-01-31 2020-08-06 King Abdullah University Of Science And Technology Semiconductor device with a group-iii oxide active layer
JP7159450B2 (ja) * 2019-03-28 2022-10-24 日本碍子株式会社 下地基板及びその製造方法
WO2020194763A1 (ja) * 2019-03-28 2020-10-01 日本碍子株式会社 半導体膜
CN113614293A (zh) * 2019-03-28 2021-11-05 日本碍子株式会社 基底基板
US11088242B2 (en) * 2019-03-29 2021-08-10 Flosfia Inc. Crystal, crystalline oxide semiconductor, semiconductor film containing crystalline oxide semiconductor, semiconductor device including crystal and/or semiconductor film and system including semiconductor device
EP3960914A4 (en) * 2019-04-24 2022-12-28 NGK Insulators, Ltd. SEMICONDUCTOR FILM
TW202100452A (zh) 2019-06-28 2021-01-01 日商Ｆｌｏｓｆｉａ股份有限公司 蝕刻處理方法
KR102676983B1 (ko) 2019-08-27 2024-06-20 신에쓰 가가꾸 고교 가부시끼가이샤 적층구조체 및 적층구조체의 제조방법
KR20220054668A (ko) 2019-09-03 2022-05-03 가부시키가이샤 플로스피아 결정막, 결정막을 포함하는 반도체 장치, 및 결정막의 제조 방법
JPWO2021065940A1 (zh) 2019-09-30 2021-04-08
WO2021064816A1 (ja) * 2019-09-30 2021-04-08 日本碍子株式会社 下地基板及びその製造方法
JP7290740B2 (ja) * 2019-09-30 2023-06-13 日本碍子株式会社 α－Ｇａ２Ｏ３系半導体膜
CN110896024B (zh) * 2019-10-14 2023-08-04 西安电子科技大学 碳化硅外延氧化镓薄膜方法及碳化硅外延氧化镓薄膜结构
CN110993505B (zh) * 2019-10-14 2023-08-04 西安电子科技大学 基于碳化硅衬底的半导体结构制备方法及半导体结构
JP7016489B2 (ja) * 2019-12-16 2022-02-07 株式会社Flosfia 結晶性酸化物半導体膜、半導体装置
KR20220127301A (ko) 2020-01-27 2022-09-19 가부시키가이샤 플로스피아 반도체 장치 및 반도체 장치의 제조 방법
US11694894B2 (en) 2020-04-24 2023-07-04 Flosfia Inc. Crystalline film containing a crystalline metal oxide and method for manufacturing the same under partial pressure
US11804519B2 (en) 2020-04-24 2023-10-31 Flosfia Inc. Crystalline multilayer structure, semiconductor device, and method of manufacturing crystalline structure
JP2022069302A (ja) 2020-10-23 2022-05-11 株式会社Flosfia 半導体装置
KR102537070B1 (ko) * 2020-11-30 2023-05-26 서울대학교산학협력단 알파-산화알루미늄갈륨을 활용한 알파-산화갈륨 박막의 제조방법
JPWO2022124404A1 (zh) 2020-12-11 2022-06-16
TW202306179A (zh) 2021-06-07 2023-02-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置
TW202315140A (zh) 2021-06-07 2023-04-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置
JPWO2023047895A1 (zh) 2021-09-22 2023-03-30
TW202346211A (zh) 2022-02-09 2023-12-01 日商Ｆｌｏｓｆｉａ股份有限公司 結晶性氧化物膜、層疊結構體、半導體裝置及半導體系統
WO2023200688A2 (en) * 2022-04-11 2023-10-19 Board Of Regents, The University Of Texas System Gallium-oxide-on-silicon (gaoxs)

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3222404B2 (ja) 1997-06-20 2001-10-29 科学技術振興事業団 半導体基板表面の絶縁膜の形成方法及びその形成装置
JP2972996B2 (ja) * 1997-12-02 1999-11-08 三井金属鉱業株式会社 Ｉｔｏ微粉末及びその製造方法
EP1115163A4 (en) * 1998-09-10 2001-12-05 Rohm Co Ltd SEMICONDUCTOR LEDS AND MANUFACTURING METHOD THEREOF
US6586819B2 (en) * 2000-08-14 2003-07-01 Nippon Telegraph And Telephone Corporation Sapphire substrate, semiconductor device, electronic component, and crystal growing method
US7141186B2 (en) * 2002-10-29 2006-11-28 Sumitomo Metal Mining Co., Ltd. Oxide sintered body and sputtering target, and manufacturing method for transparent conductive oxide film as electrode
WO2004064018A1 (ja) * 2003-01-15 2004-07-29 Semiconductor Energy Laboratory Co., Ltd. 剥離方法及びその剥離方法を用いた表示装置の作製方法
DE10304849A1 (de) * 2003-02-06 2004-08-19 Institut für Neue Materialien gemeinnützige Gesellschaft mit beschränkter Haftung Chemomechanische Herstellung von Funktionskolloiden
JP4427271B2 (ja) 2003-04-30 2010-03-03 株式会社神戸製鋼所 アルミナ保護膜およびその製造方法
EP1712662A4 (en) * 2003-06-30 2009-12-02 Kenichiro Miyahara SUBSTRATE FOR THE MANUFACTURE OF THIN FILMS, SUBSTRATE FOR THIN FILMS AND LIGHT EMITTING ELEMENT
US7033912B2 (en) * 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
JP2008504116A (ja) * 2004-06-21 2008-02-14 フエロ コーポレーション 不可視マークの形成方法および検出方法、当該方法に従ってマークされた物品
JP4907929B2 (ja) * 2005-06-27 2012-04-04 株式会社東芝 電界効果型半導体装置及び電界効果型半導体装置の製造方法
JP5575483B2 (ja) * 2006-11-22 2014-08-20 ソイテック Ｉｉｉ−ｖ族半導体材料の大量製造装置
US20110233689A1 (en) 2008-12-08 2011-09-29 Sumitomo Chemical Company, Limited Semiconductor device, process for producing semiconductor device, semiconductor substrate, and process for producing semiconductor substrate
US8419176B2 (en) * 2009-05-29 2013-04-16 Eastman Kodak Company Aqueous compositions with improved silicon corrosion characteristics
JP4988902B2 (ja) * 2009-07-31 2012-08-01 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置
KR101047652B1 (ko) * 2009-12-18 2011-07-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR20110088976A (ko) 2010-01-29 2011-08-04 주식회사 뉴로벤션 스텐트
KR101932576B1 (ko) * 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8936965B2 (en) * 2010-11-26 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8809852B2 (en) * 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
JP5775321B2 (ja) * 2011-02-17 2015-09-09 トランスフォーム・ジャパン株式会社 半導体装置及びその製造方法、電源装置
JP6142358B2 (ja) * 2011-09-08 2017-06-07 株式会社タムラ製作所 Ｇａ２Ｏ３系半導体素子

Also Published As

Publication number Publication date
CN104205296A (zh) 2014-12-10
JP2014072463A (ja) 2014-04-21
EP2752869A1 (en) 2014-07-09
EP2752869A4 (en) 2015-01-07
CN110071037A (zh) 2019-07-30
CN110071037B (zh) 2024-05-14
KR20140085414A (ko) 2014-07-07
US20150194479A1 (en) 2015-07-09
WO2014050793A1 (ja) 2014-04-03
US9711590B2 (en) 2017-07-18
TW201421542A (zh) 2014-06-01
JP5343224B1 (ja) 2013-11-13
KR101579460B1 (ko) 2015-12-22
EP2752869B1 (en) 2016-11-09

Similar Documents

Publication Publication Date Title
TWI518748B (zh) Semiconductor device or crystal
JP6067532B2 (ja) 半導体装置
JP5397795B1 (ja) 半導体装置及びその製造方法、結晶及びその製造方法
JP6281146B2 (ja) 結晶性半導体膜および板状体ならびに半導体装置
US9752255B2 (en) Base material on which single-crystal diamond is grown comprised of a base substrate, bonded single-crystal MgO layer, and heteroepitaxial film, and method for manufacturing a single-crystal diamond substrate on the base material
JP5528612B1 (ja) 半導体装置
US20120225308A1 (en) Multilayer substrate and method for producing the same, diamond film and method for producing the same
US10224463B2 (en) Film forming method, method of manufacturing semiconductor light-emitting device, semiconductor light-emitting device, and illuminating device
JP7078947B2 (ja) ダイヤモンド製膜用下地基板及びそれを用いたダイヤモンド基板の製造方法
TWI308365B (zh)
JP6281145B2 (ja) 半導体装置
EP4187576A1 (en) Heteroepitaxial structure with a diamond heat sink
JP7176099B2 (ja) 半導体膜
TW201005141A (en) Method for manufacturing nitrogen compound semiconductor substrate, nitrogen compound semiconductor substrate, method for manufacturing single crystal sic substrate, and single crystal sic substrate
WO2022181163A1 (ja) 窒化物半導体基板およびその製造方法
GB2605211A (en) A method of forming a graphene layer structure and a graphene substrate
TW202340507A (zh) 底層基板及單晶鑽石層積基板及該等之製造方法
CN117120662A (zh) 用于cvd生长均匀石墨烯的晶片及其制造方法
CN117577665A (zh) 二维重构铁电相宽带隙半导体材料及其制备方法
JP2012124530A (ja) 半導体エピタキシャル結晶基板及びその製造方法