TWI830750B - 半導體裝置及半導體系統 - Google Patents

半導體裝置及半導體系統 Download PDF

Info

Publication number
TWI830750B
TWI830750B TW108124328A TW108124328A TWI830750B TW I830750 B TWI830750 B TW I830750B TW 108124328 A TW108124328 A TW 108124328A TW 108124328 A TW108124328 A TW 108124328A TW I830750 B TWI830750 B TW I830750B
Authority
TW
Taiwan
Prior art keywords
type semiconductor
type
semiconductor layer
semiconductor
semiconductor device
Prior art date
Application number
TW108124328A
Other languages
English (en)
Other versions
TW202013749A (zh
Inventor
杉本雅裕
髙橋勲
四戸孝
雨堤耕史
Original Assignee
日商Ｆｌｏｓｆｉａ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Ｆｌｏｓｆｉａ股份有限公司 filed Critical 日商Ｆｌｏｓｆｉａ股份有限公司
Publication of TW202013749A publication Critical patent/TW202013749A/zh
Application granted granted Critical
Publication of TWI830750B publication Critical patent/TWI830750B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/406—Oxides of iron group metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4481—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by evaporation using carrier gas in contact with the source material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供了一種特別適用於功率元件之具有優異半導體特性的半導體裝置。在n型半導體層和電極之間設置有多個p型半導體(例如鎂摻雜的氧化鎵)的半導體裝置(例如接面能障肖特基二極體等)，該n型半導體層包括一具有剛玉結構的結晶性氧化物半導體作為主成分(例如α型氧化鎵等)，該些p型半導體設置有三個以上並且被埋入在該n型半導體層中。

Description

半導體裝置及半導體系統
本發明關於一種可用作功率元件等的半導體裝置，以及包括該半導體裝置的半導體系統。
傳統上，已知一種在半導體基板上設有肖特基能障電極的半導體裝置。為了增加反向崩潰電壓(reverse breakdown voltage)並進一步降低正向上升電壓等的目的，針對肖特基能障電極，正在進行各種的研究。
專利文獻1公開了一種技術，在半導體上的中央部，配置具有小能障高度(barrier height)的金屬，並且在半導體上的周邊部中，形成能障高度大的金屬和半導體的肖特基接觸，而增加反向崩潰電壓並進一步降低正向上升電壓。
另外，也研究了肖特基電極和歐姆電極的組合，例如，於專利文獻2記載了一種寬能帶隙半導體，其在基板上形成相同金屬構成的肖特基電極和歐姆電極，並且記載了，依據該構造可以提高當突波電流等的高電流沿正向流動時的熱破壞忍耐性。然而，它卻存在有：肖特基接合和歐姆接觸接合的各界面的密著性、或各接合彼此間的密著性的課題。而且，也必須限 制電極材料，進一步還存在有因溫度造成的能障高度的變化的問題等，這還不能夠令人滿意，因此需要一種接觸電阻低、具有低上升電壓和優異溫度穩定性的半導體裝置。
而且，專利文獻3記載了一種半導體裝置，導電型保護環經由短路部而與接合到肖特基電極的主接合部連接，並且記載了，這種半導體裝置能夠緩和電場集中，並且有助於提高耐電壓(withstand voltage)。然而，雖然安裝了多數的保護環，但因它與主接合部形成短路，而存在耐電壓反而惡化的問題。
【現有技術文獻】
【專利文獻】
專利文獻1，日本專利公開公報，特開昭52-101970
專利文獻2，日本專利公開公報，特開2014-78660
專利文獻3，日本專利公開公報，特開2014-107408
本發明的一目的是提供一種具有優異半導體特性的半導體裝置。
為實現上述目的而深入研究的結果，本案發明人發現，將在n型半導體層和電極之間設置有p型半導體的半導體裝置，構成該n型半導體層包括一具有剛玉結構的結晶性氧化物半導體作為主成分，該些p型半導體設置有三個以上並且被埋入在該n型半導體層中，可以降低接觸電阻，抑制電場集中，並且可以具有更優異的耐電壓。本案發明人還發現，這樣的半導體裝置，可以一舉解決上述習知問題。
而且，本發明人在獲得上述發現之後，進行了反復的研究而完成本發明。
亦即，本發明係關於以下的發明。
[1]一種半導體裝置包括：在n型半導體層和電極之間設置有多個p型半導體。而且，該n型半導體層包括一具有剛玉結構的結晶性氧化物半導體作為主成分，該些p型半導體設置有三個以上並且被埋入在該n型半導體層中。
[2]根據前述[1]所述的半導體裝置，其中，該p型半導體突出到該電極內。
[3]根據前述[1]或[2]所述的半導體裝置，其中，該結晶性氧化物半導體至少包括鎵。
[4]根據前述[1]~[3]任一項所述的半導體裝置，其中，該結晶性氧化物半導體是α-Ga2O3或其混晶。
[5]根據前述[1]~[4]任一項所述的半導體裝置，其中，該p型半導體是含有選自元素週期表第13和9族的一種或二種以上的金屬的氧化物半導體。
[6]根據前述[1]~[5]任一項所述的半導體裝置，其中，該p型半導體是 含有鎵的氧化物半導體。
[7]根據前述[1]~[6]任一項所述的半導體裝置，其中，該p型半導體為具有剛玉結構或六方晶結構的結晶性氧化物半導體。
[8]根據前述[1]~[7]任一項所述的半導體裝置，其中，該p型半導體設有10個以上。
[9]根據前述[1]~[8]任一項所述的半導體裝置，其中，該p型半導體在該n型半導體層上磊晶生長。
[10]根據前述[9]所述的半導體裝置，其中，該p型半導體包括橫向生長區域。
[11]根據前述[1]~[10]任一項所述的半導體裝置，其為二極體。
[12]根據前述[1]~[11]任一項所述的半導體裝置，其為接面能障肖特基二極體。
[13]根據前述[1]~[12]任一項所述的半導體裝置，其中，該半導體裝置為功率元件。
[14]一種半導體系統，包括半導體裝置，其中該半導體裝置為根據前述[1]至[13]任一項所述的半導體裝置。
本發明的半導體裝置具有優異的半導體特性。
1:p型半導體
2:電極(能障電極)
3:n型半導體層
4:歐姆電極
5:保護環
19:霧CVD裝置
20:基板
21:基座
22a:載氣供應裝置
22b:載氣(稀釋)供應裝置
23a:流量控制閥
23b:流量控制閥
24:霧產生源
24a:原料溶液
25:容器
25a:水
26:超音波振動子
27:供應管
28:加熱器
29:排氣口
51:成膜設備
52:石英筒
53:加熱器
54:原料設置台
55:原料
56:基板
57:基座
109:霧CVD設備
170:電源系統
171:電源裝置
172:電源裝置
173:控制電路
180:系統裝置
181:電子電路
182:電源系統
192:逆變器
193:變壓器
194:整流MOSFET
195:DCL
196:PWM控制電路
197:電壓比較器
圖1是示意地顯示本發明接面能障肖特基二極體(Junction Barrier Schottky，JBS)的一優選型態的圖。
圖2是用於說明圖1的接面能障肖特基二極體的優選的製造方法的圖。
圖3是示意地顯示本發明接面能障肖特基二極體的一優選型態的圖。
圖4是用於說明圖3的接面能障肖特基二極體的優選的製造方法的圖。
圖5是用於說明圖3的接面能障肖特基二極體的優選的製造方法的圖。
圖6是示意地顯示電源系統的一優選示例的圖。
圖7是示意地顯示系統裝置的一優選示例的圖。
圖8是示意地顯示電源裝置的電源電路圖的一優選示例的圖。
圖9是參考例中所使用的成膜裝置(霧CVD裝置)的示意結構圖。
圖10是示意地顯示本發明接面能障肖特基二極體的一優選型態的圖。
圖11是用於說明圖10的接面能障肖特基二極體的優選的製造方法的圖。
圖12是示意地顯示本發明接面能障肖特基二極體的一優選型態的圖。
圖13是示意地顯示本發明接面能障肖特基二極體的一優選型態的圖。
圖14是顯示參考例中的IV測量結果的圖。
圖15是實施例中使用的成膜裝置(霧CVD裝置)的示意結構圖。
圖16是顯示實施例及比較例中的IV測量結果的圖。
圖17是顯示實施例的TEM觀察結果的圖。
圖18是顯示用於形成p型半導體的成膜裝置的一示例的示意結構圖。
圖19是示意地顯示本發明的接面能障肖特基二極體的一優選型態的 圖。
本發明的半導體裝置是在n型半導體層和電極之間設置多個p型半導體的半導體裝置，n型半導體層包括一具有剛玉結構的結晶性氧化物半導體作為主成分，而且p型半導體設有三個以上且被埋入在n型半導體層中。在本發明中，優選的是，p型半導體被埋入半導體層中並突出到電極中。關於將p型半導體埋入在n型半導體層中的方法，可以依據習知方法將p型半導體之一部分埋入n型半導體層中。根據這樣的優選型態，可以進一步抑制電場集中，並且可以進一步降低接觸電阻。
電極沒有特別限制，可以是已知的電極。電極的構成材料，只要是可以用作電極即可，就沒有特別限制，可以是導電無機材料，也可以是導電有機材料。在本發明中，電極材料優選是金屬。金屬沒有特別限制，但優選為例如選自元素週期表第4-11族的至少一種金屬等。元素週期表第4族金屬，舉出例如鈦(Ti)、鋯(Zr)、鉿(Hf)等，其中優選為Ti。元素週期表第5族金屬，舉出例如釩(V)、鈮(Nb)、鉭(Ta)等。元素週期表第6族金屬，舉出例如選自鉻(Cr)、鉬(Mo)、鎢(W)等中的1種或2種以上的金屬。在本發明中，由於開關特性等的半導體特性得到進一步改善，因此優選為Cr。元素週期表第7族金屬，舉出例如錳(Mn)、鎝(Tc)、錸(Re)等。元素週期表第8族金屬，舉出例如鐵(Fe)、釕(Ru)、鋨(Os)等。元 素週期表第9族金屬，舉出例如鈷(Co)、銠(Rh)、銥(Ir)等。元素週期表第10族的金屬，舉出例如鎳(Ni)、鈀(Pd)、鉑(Pt)等，其中優選為Pt。元素週期表第11族金屬，舉出例如銅(Cu)、銀(Ag)、金(Au)等。作為電極的形成方法，例如，可以舉出公知的方法等，更具體而言，可以舉出例如乾式法或濕式法等。作為乾式法，舉出例如濺鍍、真空蒸鍍、CVD等的公知方法。作為濕式法，舉出例如絲網印刷、模塗(die coating)等。在本發明中，電極優選是形成肖特基能障的能障電極，該肖特基能障在與n型半導體層的界面處具有預定的能障高度。
n型半導體層只要包括一具有剛玉結構的結晶性氧化物半導體作為主成分即可，沒有特別限定。具有剛玉結構的結晶性氧化物半導體，可以舉出例如氧化鋁、氧化鎵、氧化銦、氧化鉻、氧化鐵、氧化鈦、氧化釩及氧化鈷、或者它們的混晶等。在本發明中，結晶性氧化物半導體，優選地包括選自鋁、銦和鎵中的一種或二種以上的金屬，較優選至少包含鎵，最優選其為α-Ga2O3或其混晶。在此，“主成分”是指例如，當結晶性氧化物半導體是α-Ga2O3時，以在n型半導體層中的金屬元素的鎵的原子比為0.5以上的比例，含有α-Ga2O3即可。在本發明中，n型半導體層中的金屬元素中的鎵的原子比優選為0.7以上，更優選為0.8以上。半導體層中的厚度沒有特別限制，可以為1μm以下，也可以為1μm以上。但是，在本發明中，優選為1μm~40μm，更優選為1μm~25μm。n型半導體層的表面積沒有特別限制，可以是1mm2以上，或1mm2以下。注意，結晶性氧化物半導體通常是單晶，但也可以是多晶。此外，n型半導體層可以是單層膜，也可以是多層膜。 在n型半導體層是多層膜的情況下，多層膜優選具有40μm以下的膜厚，並且是至少包含第一半導體層和第二半導體層的多層膜。在肖特基電極設置在第一半導體層上的情況下，優選地，是一種多層膜其第一半導體層的載體濃度小於第二半導體層的載體濃度。而且，在這種情況下，第二半導體層通常包含摻雜劑，而且半導體層的載體濃度可以通過調節摻雜量來適當地設定。此外，n型半導體層的主面的面方位沒有特別限制。n型半導體層的主面的面方位，可以舉出例如c面、m面、a面和r面等，在本發明中，優選為m面。
n型半導體層優選含有摻雜劑。摻雜劑沒有特別限制，可以是公知的摻雜劑。摻雜劑舉出例如錫、鍺、矽、鈦、鋯、釩或鈮等的n型摻雜劑等。在本發明中，摻雜劑優選是Sn、Ge或Si。摻雜劑的含有量，在半導體膜的組成中，優選為0.00001原子%以上，更優選為0.00001原子%至20原子%，最優選為0.00001原子%至10原子%。在本發明中，優選的情況是，當n型半導體層是包括第一半導體層和第二半導體層的多層膜時，第一半導體層所使用的摻雜劑是鍺、矽、鈦、鋯、釩或鈮，第二半導體層所使用的摻雜劑是錫，因而在不損及密著性下，半導體特性得到進一步改善。
n型半導體層例如通過霧CVD法等方法形成，更具體地，例如，將原料溶液霧化或液滴化(霧化．液滴形成步驟)，並且利用載氣將所獲得的霧或液體，輸送到基體上(輸送步驟)，然後使霧或液滴在成膜室中熱反應，藉以在基體上沈積包含結晶性氧化物半導體作為主成分的半導體膜(成膜步 驟)。
(霧化．液滴化步驟)
霧化．液滴化步驟，霧化或液滴化原料溶液。原料溶液的霧化方法或液滴化方法，只要能夠將原料溶液霧化或或液滴化即可，並沒有特別的限制，可以是公知方法。在本發明中，優選是使用超音波的霧化方法或液滴化方法。使用超音波獲得的霧或液滴，其初始速度為零並在空中浮遊，因此為優選，例如不是像噴霧一樣噴灑，而是使霧能夠在空間中浮遊，以氣體來輸送，而不會有因碰撞能量造成的損傷，因此非常地優選。液滴尺寸沒有特別的限制，可以是約數mm的液滴，優選為50μm以下，更優選為100nm~10μm。
(原料溶液)
原料溶液是能夠霧化或液滴化，只要是包含能夠形成n型半導體層的原料即可，沒有特別限制，可以是無機材料，也可以是有機材料，在本發明中，原料優選為金屬或金屬化合物，更優選為包含選自鎵、鐵、銦、鋁、釩、鈦、鉻、銠、鎳、鈷、鋅、鎂、鈣、矽、釔、鍶和鋇的一種或二種以上的金屬。
在本發明中，作為原料溶液，優選地可以採用，以錯合物或鹽的形態使金屬溶解或分散在有機溶劑或水中的溶液。錯合物的形態，舉出例如乙醯丙酮錯合物、羰基錯合物、氨錯合物、氫化物錯合物等。鹽的形態，舉 出例如有機金屬鹽(例如金屬乙酸鹽、金屬草酸鹽、金屬檸檬酸鹽等)、硫化金屬鹽、硝化金屬鹽、磷酸化金屬鹽、鹵化金屬鹽(例如氯化金屬鹽、溴化金屬鹽、碘化金屬鹽等)等。
另外優選地，在原料溶液中混合氫鹵酸(hydrohalic acid)或氧化劑等的添加劑。氫鹵酸舉出例如氫溴酸、鹽酸、氫碘酸等，其中，從得到更良好品質的膜的理由來看，優選是氫溴酸或氫碘酸。氧化劑舉出例如過氧化氫(H2O2)、過氧化鈉(Na2O2)、過氧化鋇(BaO2)、過氧化苯甲醯(C6H5CO)2O2等的過氧化物；次氯酸(HClO)；高氯酸；硝酸；臭氧水；過乙酸或硝基苯等的有機過氧化物等。
原料溶液可含有摻雜劑。通過使原料溶液包含摻雜劑，可以良好地進行摻雜。摻雜劑，只要不妨礙本發明的目的即可，沒有特別限制。摻雜劑舉出例如錫、鍺、矽、鈦、鋯、釩或鈮等的n型摻雜劑；或p型摻雜劑等。摻雜劑的濃度通常可以為約1×1016/cm3~1×1022/cm3，而且摻雜劑的濃度也可以設為例如約1×1017/cm3以下的低濃度。此外，根據本發明，也能夠以約1×1020/cm3以上的高濃度包含有摻雜劑。在本發明中，優選地以1×1017/cm3以上的載體濃度包含有摻雜劑。
原料溶液的溶劑，沒有特別限制，可以是例如水等的無機溶劑，也可以是例如乙醇等的有機溶劑，也可以是無機溶劑和有機溶劑的混合溶劑。在本發明中，優選地溶劑含有水，更優選為水、或水和乙醇的混合溶劑。
(輸送步驟)
在輸送步驟中，用載氣將霧或液滴輸送到成膜室內。作為載氣，只要不妨礙本發明的目的就沒有特別限制，作為優選的示例，可以舉出例如氧氣、臭氧、氮氣或氬氣等的惰性氣體；或氫氣或成形氣體(forming gas)等的還原氣體等。載氣的種類可以為1種，也可以是2種以上，可以進一步使用具有降低流量的稀釋氣體(例如，10倍稀釋氣體等)等，作為第2載氣。此外，載氣的供應位置不僅可以是1個，也可以是2個以上。載氣的流量沒有特別限制，但優選為0.01至20L/min，更優選為1至10L/min。關於稀釋氣體的情況，稀釋氣體的流量優選為0.001至2L/min，更優選為0.1至1L/min。
(成膜步驟)
在成膜步驟中，使霧或液滴在成膜室中熱反應，以在基體上沉積半導體膜。熱反應只要是利用熱使霧或液滴進行反應即可，並且反應條件等也沒有特別限制，只要不妨礙本發明的目的即可。在本步驟中，通常以溶劑的蒸發溫度以上的溫度，進行熱反應。優選為不太高的溫度(例如1000℃)以下，更優選為650℃以下，最優選為300℃~650℃。此外，只要不妨礙本發明的目的，也可以在真空、非氧環境氣、還原氣體環境氣以及氧環境氣的任一環境氣下進行，優選為在非氧環境氣下或在氧環境氣下進行。此外，也可以在大氣壓、加壓及減壓的任一條件下進行，但在本發明中，優選在大氣壓下進行。另外，可以通過調節成膜時間來設定膜厚度。
(基體)
基體沒有特別限制，只要其可以支撐半導體膜即可。對於基體的材料沒有特別限制，只要其不妨礙本發明的目的，可以是公知的基體，可以是有機化合物，也可以是無機化合物。基體的形狀可以是任何形狀，並且對任何形狀都有效，舉出例如平板或圓板等的板狀、纖維狀、棒狀、圓柱狀、棱柱狀、筒狀、螺旋狀、球狀、環狀等，但在本發明中，優選為基板。基板的厚度在本發明中沒有特別限制。
基板沒有特別限制，只要其為板的形狀並且用作半導體膜的支撐體即可，可以是絕緣基板，也可以是半導體基板，也可以是金屬基板或導電基板。優選地基板是絕緣基板，而且優選地是表面具有金屬膜的基板。作為基板，舉出例如包括具有剛玉結構的基板材料作為主成分的基底基板，包括具有β-加利亞結構(β-gallia structure)的基板材料作為主成分的基底基板，或包括具有六方晶結構的基板材料作為主成分的基底基板。在此，“主成分”是指：具有特定的結晶結構的基板材料，相對於基板材料的全部成分，原子比優選為50%以上，較優選為70%以上，更優選為90%以上，而且100%也可以。
基材材料沒有特別限制，只要不妨礙本發明的目的即可，並且可以是公知材料。作為具有的剛玉結構的基板材料，優選地舉出例如α-Al2O3(藍寶石基板)或α-Ga2O3。更優選的例子舉出a面藍寶石基板、m面藍寶石基板、r面藍寶石基板，c面藍寶石基板、或α型氧化鎵基板(a面、m面或r面) 等。包括具有β-加利亞結構的基板材料作為主成分的基底基板，舉出例如β-Ga2O3基板；或者包含Ga2O3和Al2O3並且Al2O3為多於0wt%且60wt%以下的混晶基板等。以具有六方結構的基板材料作為主成分的基底基板，舉出例如SiC基板、ZnO基板、GaN基板等。在本發明中，藍寶石基板優選是m面藍寶石基板。
在本發明中，可以在成膜步驟之後進行退火處理。退火處理溫度沒有特別限制，只要不妨礙本發明的目的，並且通常為300℃至650℃，優選為350℃至550℃。退火的處理時間通常為1分鐘至48小時，優選為10分鐘至24小時，更優選為30分鐘至12小時。而且，退火處理可以在任何環境氣下進行，只要不妨礙本發明的目的，優選為在非氧環境氣下，更優選在氮氣環境氣下。
在本發明中，半導體膜可以直接設置在基體上，或者半導體膜可以隔著緩衝層或應力鬆弛層等的其他層而設置在基板上。形成各層的方法沒有特別限制，可以是公知方法，但在本發明中，優選地是霧CVD法。
在本發明中，可以在使用從基體等剝離半導體膜的公知方法之後，將該半導體膜使用於半導體裝置作為n型半導體層。或者，也可以原樣地作為n型半導體層使用於半導體裝置。
p型半導體只要不損害本發明的目的即可，沒有特別限制。作為p型半 導體，可以舉出例如，被用p型摻雜劑(優選Mg、Zn、Ca)進行p型摻雜的結晶性氧化物半導體。作為p型摻雜劑，除了Mg、Zn、Ca之外，還舉出例如H、Li、Na、K、Rb、Cs、Fr、Be、Sr、Ba、Ra、Mn、Fe、Co、Ni、Pd、Cu、Ag、Au、Cd、Hg、Tl、Pb、N、P等，以及這些元素中的兩種以上。另外，p型半導體優選地具有剛玉結構或六方晶結構，更優選為具有剛玉結構。在本發明中，p型半導體優選是含有選自元素週期表第9和13族的一種或二種以上的金屬的氧化物半導體。作為元素週期表第9族金屬的實例，可舉出鈷、銠和銥等。在本發明中，優選為銥。作為元素週期表第13族金屬的實例，可出舉鋁、鎵和銦等。在本發明中，p型半導體優選為包含有鎵的氧化物半導體，更優選為以InAlGaO系半導體，最優選是以α-Ga2O3或其混晶。作為α-Ga2O3混晶，可舉出α-Ga2O3和一種或二種以上的金屬氧化物的混晶。金屬氧化物的合適例子，可舉出氧化鋁、氧化銦、氧化銥、氧化銠和氧化鐵等。在本發明中，α-Ga2O3混晶優選為α-Ga2O3和α-Ir2O3的混晶。p型半導體，能夠以例如將p型摻雜劑和氫溴酸加入到含有金屬的原料溶液，並以霧CVD方法來獲得。另外，關於霧CVD法的各步驟、各方法及各條件，可以相同於前述霧化．液滴化步驟，輸送步驟及成膜步驟的各步驟、各方法及各條件等。埋入n型半導體層中的p型半導體的數量，只要為3以上即可，沒有特別限制。在本發明中，由於埋入在n型半導體層中的p型半導體的數量是4以上，所以可以更有效地抑制電場集中，並且可以進一步改善半導體裝置的電特性。優選為10以上，最優選為40以上。根據這樣的優選型態，可以進一步降低半導體裝置的上升電壓，可以進一步提高溫度穩定性，並且可以進一步提高耐電壓，這是優選的。
從埋入n型半導體層的p型半導體到p型半導體的距離，只要不損害本發明的目的，就沒有特別限制，而在本發明中，優選地其為0.125μm至4μm。此外，埋入n型半導體層中的p型半導體的深度，只要不損害本發明的目的，沒有特別限制，而在本發明中，優選為0.125μm至4μm。在本發明中，p型半導體優選地在n型半導體層上磊晶生長，並且p型半導體優選地包括橫向生長區域。通過使用這種優選的p型半導體，例如，即使當結晶性氧化物半導體包含鎵時，也可以發現更良好的JBS二極體的性能。
此外，當p型半導體是包含銥的氧化物半導體時，優選地使用以下步驟進行，以形成p型半導體。使用如圖18所示的成膜裝置，使金屬氧化物氣體的固體物質(例如粉末等)昇華(昇華步驟)。然後，使獲得的金屬氧化物氣體，於基體上進行晶體生長(晶體生長步驟)。
(昇華步驟)
昇華步驟，係使金屬氧化物氣體的固體物質(例如粉末等)昇華而成為氣態，以得到金屬氧化物氣體。作為該金屬氧化物氣體，可舉出氣態的p型氧化物半導體膜所包含之金屬的金屬氧化物等，而該金屬氧化物的價數等，只要不阻礙本發明之目的則無特別限定，可為1價，亦可為2價，亦可為3價，亦可為4價。在本發明中，金屬氧化物優選含有元素週期表的第9族金屬，更優選含有銥。在p型氧化物半導體包括混晶的情況下，金屬氧化物優選包含銥和除銥之外的第9族金屬或第13族金屬。通過使用上述的優選金屬氧化物，可以獲得2.4eV以上的能隙，從而可以在p型半導體中發揮更寬的能隙 和更好的電特性。
在本發明中，當p型半導體是含銥的氧化物半導體時，優選使用IrO2氣體作為金屬氧化物氣體。作為昇華裝置的示例，可舉出加熱裝置。加熱溫度沒有特別限制，但優選為600℃至1200℃，更優選為800℃至1000℃。在本發明中，優選地用載氣將通過昇華獲得的金屬氧化物氣體，輸送到基體。載氣的種類，只要不損害本發明的目的就沒有特別限制，並且可以舉出例如氧氣；臭氧；氮氣和氬氣等的惰性氣體；或氫氣、合成氣體等的還原氣體等。在本發明中，優選使用氧氣作為載氣。使用氧的載氣的實例，可舉出空氣、氧氣和臭氧氣體等，特別優選氧氣和/或臭氧氣體。此外，載氣的種類可以是一種，但也可以是兩種以上，並且，可以更使用改變載氣濃度的稀釋氣體(例如，10倍稀釋的氣體)作為第二載氣。此外，載氣的供應位置不限於一個位置，而可以是兩個以上的位置。載氣的流量，沒有特別限制，但優選為0.01~20L/min，更優選為0.1~10L/min。
(結晶成長步驟)
結晶成長步驟中，使該金屬氧化物氣體在該基體表面附近結晶成長，而在基體表面的一部分或是整個面上成膜。結晶成長溫度，較佳為低於昇華步驟之加熱溫度的溫度，更佳為900℃以下，最佳為500℃~900℃。又，結晶成長只要不阻礙本發明之目的，則可在真空下、非氧環境下、還原氣體環境下及氧化環境下的任何一種環境氣下進行。又，可在大氣壓下、加壓下及減壓下的任何條件下進行，但本發明較佳係在氧化環境氣下進行， 較佳係在大氣壓下進行，更佳係在氧化環境氣且大氣壓下進行。另外，「氧化環境氣」，只要是可形成金屬氧化物的結晶或是混晶的環境氣則無特別限制，只要是在氧或是含氧化合物的存在下即可，可舉出例如使用含氧之載氣或使用氧化劑作為氧化環境氣等。又，膜厚可藉由調整成膜時間來設定。在本發明中，使金屬氧化物氣體中包含p型摻雜劑而附加於本步驟中，以進行p型摻雜。作為該p型摻雜劑，可舉出例如Mg、H、Li、Na、K、Rb、Cs、Fr、Be、Ca、Sr、Ba、Ra、Mn、Fe、Co、Ni、Pd、Cu、Ag、Au、Zn、Cd、Hg、Tl、Pb、N、P等及該等的2種以上的元素等。本發明中，該p型摻雜劑較佳為元素週期表的第1族金屬或是第2族金屬，更佳為第2族金屬，最佳為鎂(Mg)。又，本發明中，亦可對本步驟所得之p型半導體進行退火處理。
此外，本發明的半導體裝置通常包括歐姆電極。歐姆電極可以使用公知的電極材料，只要不妨礙本發明的目的就沒有特別限制，最好包括元素週期表第4族或第11族的金屬。用於歐姆電極的優選的元素週期表第4族或第11族的金屬，可以與肖特基電極中所包含的金屬相同。此外，歐姆電極可以包含單層的金屬層，也可以包含2層以上的金屬層。歐姆電極的形成方法，沒有特別限制，可以舉出真空蒸鍍方法和濺鍍方法等的公知方法。另外，構成歐姆電極的金屬可以是合金。在本發明中，優選地歐姆電極包含Ti或/和Au。
以下，將參考附圖，詳細描述本發明的優選實施例，但是本發明不限於這些實施例。
圖1顯示本發明一優選型態的接面能障肖特基二極體(JBS)。圖1的半導體裝置包含n型半導體層3、電極(能障電極)2及p型半導體1。電極(能障電極)2其被設置在n型半導體層3上且與n型半導體層3之間能夠形成肖特基能障。p型半導體1被設於電極(能障電極)2和n型半導體層3之間，而且在它與n型半導體層3之間，能夠形成一肖特基能障，該肖特基能障的能障高度大於電極(能障電極)2之肖特基能障的能障高度。而且，p型半導體1被埋入於n型半導體層3中。在本發明中，優選地每固定間隔設置有p型半導體。更優選的是，在電極(能障電極)的兩端和n型半導體層之間，分別設置p型半導體。根據這樣的優選型態所構成的JBS，具有更優異的熱穩定性和密著性，漏電流進一步降低，並且具有更優異的耐電壓等的半導體特性。而且，圖1的半導體裝置在n型半導體層3上設有歐姆電極4。
圖1的半導體裝置的每個層的形成方法，只要不妨礙本發明的目的，就沒有特別限制，並且可以是公知方法。可以舉出例如通過真空蒸鍍法、CVD法、濺鍍法、各種塗布技術等進行成膜後，通過光刻法進行圖案化的方法，或者使用印刷技術等直接圖案化的方法。
以下，參考圖2，說明圖1的半導體裝置的優選的製造步驟等。圖2(a)顯示一種層疊體，其在作為n型半導體層3的半導體基板上層疊歐姆電極4，並且在其相反側表面上形成多個溝槽(trench)。然後，對圖2(a)的層疊體，使用光刻法，如圖2(b)所示，在n型半導體層3的溝槽內形成p型半導 體1。在獲得圖2(b)的層疊體後，在p型半導體1和n型半導體層3上，通過前述乾式法(優選真空蒸鍍法或濺鍍)或濕式法等，形成電極(能障電極)2，而獲得圖2(c)的層疊體。圖2(c)層疊體的構造為，p型半導體1埋入在n型半導體層3內，因此耐電壓特別優異。
圖3顯示本發明一優選型態的接面能障肖特基二極體(JBS)。圖3的半導體裝置與圖1的半導體裝置的不同之處在於，在電極(能障電極)的外周邊部設置保護環5。通過這樣的構造，可以獲得具更優異之耐電壓等的半導體特性的半導體裝置。在本發明中，通過分別將保護環5的一部分埋入在n型半導體層3的表面，而可以更有效地使耐電壓良好。此外，將具有能障高度高的金屬使用於保護環，藉以能夠在電極(能障電極)的形成時一併設置保護環，這在工業上很有利，而且能夠在對n型半導體層沒有太多影響下，不使導通電阻惡化。
於保護環通常使用具有高能障高度的材料。用於保護環的材料，舉出例如，能障高度為1eV以上的導電材料，並且可以是與電極材料相同的材料。在本發明中，用於保護環的材料最好是前述金屬，因為在設計耐電壓結構時具有高度的自由度，可以設置多個保護環，並且可以靈活地使耐電壓更加良好。另外，保護環的形狀，沒有特別限制，並且舉出例如為口字形、圓形、
Figure 108124328-A0305-02-0021-1
字形、L字形或帶狀等。在本發明中，優選形狀為口字形或圓形。保護環的數量也沒有特別限制，但優選為3條以上，更優選為6條以上。在圖3的半導體裝置中，保護環設置在能障電極外側的外周邊部。在本發明 中，可以將保護環設置在肖特基電極的兩端和n型半導體層之間。
以下，將參考圖4和5，說明圖3的半導體裝置的優選的製造步驟等。圖4(a)顯示一種層疊體，其在作為n型半導體層3的半導體基板上層疊歐姆電極4，並且在其相反側表面上形成多個溝槽。然後，對圖4(a)的層疊體，使用光刻法，如同圖4(b)，在n型半導體層3上形成p型半導體1，然後，如同圖4(c)，露出n型半導體層3的表面。圖4(b)及(c)的層疊體，層疊有p型半導體1、n型半導體層3和歐姆電極4。在獲得圖4(c)的層疊體後，在p型半導體1和n型半導體層3上，通過前述乾式法(優選真空蒸鍍法或濺鍍)或濕式法等，形成電極(能障電極)2，而獲得圖4(d)的層疊體。
然後，對圖4(d)的層疊體，使用光刻法進行蝕刻，如圖5(e)所示，除去電極(能障電極)2的一部分和n型半導體層3的一部分。在獲得圖5(e)的層疊體後，在露出於表面的n型半導體層3上，通過前述乾式法(優選真空蒸鍍法或濺鍍)或濕式法等形成保護環5，而獲得圖5(f)的層疊體。圖5(f)的層疊體分別層疊了保護環5、電極(能障電極)2、p型半導體1、n型半導體層3和歐姆電極4。在獲得圖5(f)的層疊體之後，使用光刻法進行蝕刻，去除不需要的部分，以獲得圖5(g)的層疊體。圖5(g)的層疊體，由於p型半導體1被埋入於n型半導體層3，更包含有構成被埋入在n型半導體層3的周邊部的保護環5，因此具有更優異的耐電壓等。
在上述的說明中，最後形成保護環5。但是，在本發明中，在形成電極(能障電極)2之前形成的保護環5，也是優選的，通過以這種方式形成時， 能夠在電極形成時抑制起因於金屬的影響。
圖10顯示本發明一優選型態的接面能障肖特基二極體(JBS)。圖10的半導體裝置包含n型半導體層3、電極(能障電極)2及p型半導體1。電極(能障電極)2其被設置在n型半導體層3上且與n型半導體層3之間能夠形成肖特基能障。p型半導體1被設於電極(能障電極)2和n型半導體層3之間，而且在它與n型半導體層3之間，能夠形成一肖特基能障，該肖特基能障的能障高度大於電極(能障電極)2之肖特基能障的能障高度。而且，p型半導體1被埋入於n型半導體層3中，且從n型半導體層3突出到電極(能障電極)2內。在本發明中，優選地每固定間隔設置有p型半導體。更優選的是，在電極(能障電極)的兩端和n型半導體層之間，分別設置p型半導體。根據這樣的優選型態，JBS具有更優異的熱穩定性和密著性，漏電流進一步降低，更能抑制電場集中，而且接觸電阻更降低等的優異的半導體特性。而且，圖10的半導體裝置在與電極(能障電極)2側為相反側的n型半導體層3上設有歐姆電極4。
關於圖10的半導體裝置的各層的形成裝置，舉出上述各層的形成裝置等。
以下，參考圖11，說明圖10的半導體裝置的優選的製造步驟等。圖11(a)顯示一種作為n型半導體層3的半導體基板，在其表面上形成有多個溝槽。然後，在圖11(a)的半導體基板上，利用霧CVD沈積含有鎵的p型氧 化物半導體，作為p型半導體1，而得到圖11(b)所示的層疊體。針對所得到的層疊體，使用光刻法進行蝕刻，去除不需要的部分，以獲得圖11(c)所示的層疊體。在獲得圖11(c)的層疊體後，在p型半導體1和n型半導體層3上，通過前述乾式法(優選真空蒸鍍法或濺鍍)或濕式法等，形成電極(能障電極)2，而獲得圖11(d)的層疊體。圖11(d)的層疊體的構造為，p型半導體1埋入在n型半導體層3內，且突出到電極(能障電極)2內，因此有助於得到能夠抑制電場集中，降低接觸電阻，特別是具有優異之耐電壓的半導體裝置。
圖19顯示本發明一優選型態的接面能障肖特基二極體(JBS)。圖19的半導體裝置與圖10的半導體裝置的不同之處在於設置了十個以上的p型半導體1。在本發明中，優選設置40個以上的p型半導體1。通過這樣的構造，可以進一步改善半導體裝置的耐電壓。
圖12顯示本發明一優選型態的接面能障肖特基二極體(JBS)。圖12的半導體裝置與圖10的半導體裝置的不同之處在於，在電極(能障電極)的外周邊部設置保護環5。通過這樣的構造，可以獲得具更優異之耐電壓等的半導體特性的半導體裝置。而且，在本發明中，如圖13所示，通過分別將保護環5的一部分埋入在n型半導體層3的表面，而可以更有效地使耐電壓良好。此外，將具有高能障高度的金屬使用保護環，藉以能夠在電極(能障電極)的形成時一併設置保護環，這在工業上很有利，而且能夠在對n型半導體層沒有太多影響下，不使導通電阻惡化。
半導體裝置尤其可用於功率元件。作為半導體裝置，舉出例如，二極體或電晶體(例如，MESFET等)等，其中優選二極體，並且更優選為接面能障肖特基二極體(JBS)。
本發明的半導體裝置，優選地，除了上述的事項外，還使用公知方法而能夠用作功率模組(power module)、反向器(inverter)或轉換器(converter)，甚至優選地用於例如使用電源裝置的半導體系統等。可以使用公知方法，通過將該半導體裝置連接到佈線圖案等，從半導體裝置製得該電源裝置；或製得該電源裝置作為半導體裝置。圖6顯示電源系統的示例。圖6使用多個電源裝置171及172和控制電路173，來構成電源系統170。如圖7所示，前述電源系統可以與電子電路181及電源系統182組合，而使用於系統裝置180中。圖8顯示電源裝置的電源電路圖的一示例。圖8顯示包括功率電路和控制電路的電源裝置的電源電路，利用反向器192(MOSFET：以A~D構成)，將DC電壓以高頻率進行切換，以轉換到AC後，用變壓器(trans former)193來實施絕緣及變壓，用整流MOSFET 194(A~B’)進行整流後，用DCL 195(平滑線圈L1和L2)及電容器進行平滑，並輸出直流電壓。此時，用電壓比較器197將輸出電壓與基準電壓進行比較，並且以PWM控制電路196控制反向器192和整流MOSFET194，以形成所期望的輸出電壓。
【實施例】
(參考例1：通過p型半導體的形成和利用p型半導體調節能障高度)
在參考例1，針對在n型半導體層上形成p型半導體，和通過p型半導體調節能障高度，進行了評估。
1-1、形成p型半導體層
1-1-1、成膜裝置
參考圖9，說明在參考例中使用的霧CVD裝置19。霧CVD裝置19包括：基座(susceptor)21，用以放置基板20；載氣供應裝置22a，用以供應載氣；流量控制閥23a，用以調節從載氣供應裝置22a輸送的載氣的流量；載氣(稀釋)供應裝置22b，用以供應載氣(稀釋)；流量控制閥23b，用以調節從載氣(稀釋)供應裝置22b輸送的載氣的流量；霧產生源24，存儲有原料溶液24a；容器25，用以放置水25a；超音波振動子26，安裝在容器25的底面；供應管27，由內徑為40mm的石英管製成；加熱器28，設置在供應管27的周邊部。基座21由石英製成，基座21的放置有基板20的表面，從水平面傾斜。用作成膜室的供應管27和基座21均由石英製成，藉以抑制來自設備的雜質混入被形成在基板20上的膜的膜內。
1-1-2、原料溶液的製備
在超純水中混合溴化鎵和溴化鎂，調節水溶液使鎂與鎵的原子比為1：0.01，溴化鎵為0.1mol/L，此時，含有體積比為20%的氫鹵酸(hydrohalic acid)，將其作為原料溶液使用。
1-1-3、成膜準備
將在上述1-1-2得到的原料溶液24a收納在霧產生源24內。接下來，將藍寶石基板放置在基座21上作為基板20，其中在藍寶石基板的表面上具有利用霧CVD形成的N+型半導體層(α-Ga2O3)，並且啟動加熱器28以將成膜室27內的溫度升溫至520℃。接著，打開流量控制閥23a、23b，從作為載氣源的載氣供應裝置22a、22b，供應載氣到成膜室27內，用載氣充分地置換膜室27內的環境氣後，將載氣的流量調節至1L/min並將載氣(稀釋)的流量調節至1L/min。而且，使用氮氣作為載氣。
1-1-4、形成半導體薄膜
接著，以2.4MHz使超音波振動子26振動，該振動通過水25a傳播至原料溶液24a，藉以使原料溶液24a霧化而產生霧。利用載氣將該霧導入成膜室27內，並且在大氣壓和520℃下使霧在成膜室27中反應，並且在基板20上形成半導體膜。而且，成膜時間為60分鐘。
1-1-5、評估
使用XRD繞射裝置，鑑定在上述1-1-4所得到之膜的相，使用氫溴酸作為氫鹵酸所得到之膜為α-Ga2O3。
1-2、評價
為了確認在p型半導體層中鎂是否作為p型摻雜劑正常發揮作用，對上述1-1中得到的α-Ga2O3膜進行IV測量。IV測量結果顯示在圖4中。如從圖14可知，顯示了優異的整流性能，並且n+型半導體層和p型半導體層形成良好 的PN接面。此外可得知，由於鎂作為p型摻雜劑正常發揮作用，因此得知可以通過形成p型半導體來調節能障高度。
(參考例2：p型半導體(α-Ir2O3)的形成和依據p型半導體的能障高度調整)
在參考例2中，針對依據在n型半導體層上形成α-Ir2O3作為p型半導體、和依據p型半導體的能障高度調整，進行評價。
2-1、形成p型半導體層
2-1-1、成膜裝置
參考圖18，說明參考例中所使用的成膜裝置。圖18的成膜裝置51設有：石英筒52，與載氣供應源連結；以及石英製的原料用設置台54，設於石英筒2內。原料用設置台54上載置有原料55。原料用設置台周邊的石英筒52的筒外，圓筒狀地設置有加熱器3，且構成可將原料55加熱。又，石英筒52的內側設置有石英基板台以作為基座(Susceptor)57，並且調整設置位置，而使基座57在結晶成長溫度內。
2-1-2、成膜準備
原料用設置台54上載置有IrO2粉末作為原料55，將藍寶石基板設置在基座57上作為基板56。接著，將加熱器53的溫度升溫至850℃，將載置於原料用設置台54上的IrO2粉末加熱，使IrO2粉末昇華，而產生氣態的氧化銥。
2-1-3、形成膜
接著，將加熱器53的溫度保持於850℃，於此狀態下，從載氣供應源將載氣供應至石英筒52內，使上述2-1-2產生的金屬氧化物氣體(氣態的氧化銥)通過石英筒52而供應至基板56。另外，載氣的流量為1.0L/分鐘，使用氧作為載氣。該金屬氧化物氣體，在大氣壓下，於基板56的表面附近反應，藉此在基板上形成膜。另外，成膜時間為120分鐘。
2-2、評價
針對上述2-1所得之膜，使用X光繞射裝置進行膜的鑑定，結果所得之膜為α-Ir2O3膜。另外，在上述的2-1中獲得的p型半導體層上，通過使用霧CVD法形成由α-Ga2O3膜製成的n-型半導體層和n+型半導體層之後，進行IV測量。其結果顯示了優異的整流性能，並且n-型半導體層和p型半導體層形成良好的PN接面。此外可得知，通過形成p型半導體能夠調節能障高度。
(實施例1)JBS二極體的製備
1、形成n+型半導體層
1-1、成膜裝置
參考圖15，說明本實施例所使用的霧CVD裝置109。霧CVD裝置109包括：載氣供應裝置22a，用以供應載氣；流量控制閥23a，用以調節從載氣供應裝置22a輸送的載氣的流量；載氣(稀釋)供應裝置22b，用以供應載氣(稀釋)；流量控制閥23b，用以調節從載氣(稀釋)供應裝置22b輸送的載氣(稀釋)的流量；霧產生源24，存儲有原料溶液24a；容器25，用以放置 水25a；超音波振動子26，安裝在容器25的底面；成膜室30；石英製供應管27，從霧生成源24連接到成膜室30；熱板(加熱器)28，設置在成膜室30內。基板20安裝在熱板28上。
1-2、原料溶液的製備
在0.1mol/L溴化鎵水溶液中，溶解溴化錫，使得鎵和錫的質量比為1：0.12，此時，加入體積比為15%的氫溴酸。將其用作原料溶液。
1-3、成膜準備
將在上述1-2得到的原料溶液24a收納在霧產生源24內。接下來，使用在表面形成有未摻雜之α-Ga2O3層作為緩衝層的m面藍寶石基板，作為基板20，將其放置在熱板28上，啟動熱板28以將基板溫度升溫至600℃。接著，打開流量控制閥23a、23b，從作為載氣源的載氣供應裝置22a、22b，供應載氣到成膜室30內，用載氣充分地置換膜室30內的環境氣後，將載氣的流量調節至1.0L/min並將載氣(稀釋)的流量調節至1.0L/min。而且，使用氮氣作為載氣。
1-4、成膜
接著，以2.4MHz使超音波振動子26振動，該振動通過水25a傳播至原料溶液24a，藉以使原料溶液24a霧化而產生霧(霧化液滴)24b。利用載氣將該霧24b通過供應管27內部並導入成膜室27內，並且在大氣壓和600℃下使霧在基板20上熱反應，而在基板20上成膜。成膜時間為1小時。使用X光繞 射裝置鑑定所得到的膜，結果其為α-Ga2O3單晶膜。
2、形成n-型半導體層
作為原料溶液，將溴化鎵與超純水混合，製備水溶液，使溴化鎵為0.1mol/L，此時，添加體積比為10%的氫溴酸，且成膜時間為50分鐘。除了上述步驟之外，以與上述1.中相同的方式，在上述1.獲得的n+型半導體層上沉積n-型半導體層。使用X光繞射裝置鑑定所得到的膜，結果其為α-Ga2O3單晶膜。使用光罩，對n-型半導體層進行圖案化，從而露出n+型半導體層的一部分。
3、形成SiO2光罩圖案
在上述2.獲得到的n-型半導體層上沉積SiO2膜，然後通過進行光刻和濕式蝕刻，形成p型掩埋層形成用的光罩圖案。
4、p型半導體的掩埋的形成
在0.1mol/L溴化鎵水溶液中，溶解溴化鎂，使得鎵和鎂的質量比為1：0.1，此時，加入體積比為20%的氫溴酸，並將其用作原料溶液。成膜溫度為540℃，成膜時間為30分鐘，除了上述步驟之外，以與上述1.中相同的方式，在上述3.獲得的光罩圖案上形成p型半導體。並且，形成了位於肖特基電極的兩端和n-型半導體層之間的p型半導體，作為保護環。使用X光繞射裝置鑑定所得到的p型半導體，結果其為α-Ga2O3單晶。
5、n-型半導體層的再生長
通過蝕刻去除上述3.形成的SiO2光罩圖案之後，使n-型半導體層再生長，使得在上述4.獲得的p型半導體的一部分埋入在n-型半導體層內。除了成膜時間為25分鐘之外，其他以相同於上述2.的方法，進行n-型半導體層的生長。被埋入的p型半導體的數量為40個。
6、肖特基電極的形成
在上述5.中獲得的且埋入有p型半導體的n-型半導體層上，形成Co作為肖特基電極。另外，使用EB蒸鍍進行Co的成膜。膜厚為200nm。
7、形成歐姆電極
在於上述2中暴露出的n+型半導體層上，形成Ti作為歐姆電極。另外，使用EB蒸鍍進行Ti的成膜。膜厚為200nm。
8、剖面觀察
當用TEM觀察所獲得的JBS二極體的剖面的一部分時，如從圖17可以看出，p型半導體被埋入在n型半導體層中並突出到肖特基電極內，此外，還發現p型半導體包括良好的橫向生長區域。
(實施例2)JBS二極體的製作
1、形成n+型半導體層
作為原料溶液，將溴化鎵和溴化錫混合在超純水中，並調整成錫與鎵 的原子比為1：0.04，且溴化鎵為0.1mol/L，此時，使用含有體積比為15%之氫溴酸的水溶液，並且成膜時間為10分鐘。除了上述步驟之外，以與實施例1之1.中形成n+型半導體層的相同方法，進行成膜。使用X光繞射裝置鑑定所得到的膜，結果其為α-Ga2O3單晶膜。
2、形成n-型半導體層
除了成膜時間為20分鐘之外，以與實施例1之2.中形成n-型半導體層的相同方法，進行成膜。使用X光繞射裝置鑑定所得到的膜，結果其為α-Ga2O3單晶膜。
3、形成p型半導體埋入用的溝
使用光刻和乾蝕刻，在上述2.獲得的n-型半導體層，形成p型半導體埋入用的溝。
4、形成p型半導體的埋入狀
除了將成膜時間設定為14分鐘以外，其他以與實施例1之4.中埋入p型半導體相同的方法，沉積上述3.中形成的p型半導體。被埋入的p型半導體的數量為75。
5、形成肖特基電極
在上述4.中獲得的埋入有p型半導體的n-型半導體層上，以與實施例1之6.形成肖特基電極相同的方式，形成肖特基電極。
6、形成歐姆電極
在已用蝕刻暴露表面之一部分的n+型半導體層上，以與實施例1之7.形成歐姆電極相同的方式，形成歐姆電極。
7、剖面觀察
當以與實施例1中相同的方式，觀察所獲得的JBS二極體的剖面的一部分時，發現p型半導體埋入在n型半導體層中並突出到肖特基電極內。此外，還發現p型半導體包括良好的橫向生長區域。
(比較例1)肖特基能障二極體(SBD)的製造
除了未埋入有p型半導體之外，以與實施例1中相同的方式製造SBD。
(評價)
對實施例2和比較例1中得到的JBS二極體，進行IV測量。結果顯示於圖16。從圖16中可以看出，根據實施例2的JBS二極體，與比較例1的SBD相比，進一步抑制了電場集中並且具有優異的耐電壓。此外，從順方向的IV測量的結果發現，與比較例1的SBD相比，實施例2的JBS二極體的接觸電阻進一步降低。以相同的方式，對實施例1的JBS二極體進行IV測量時，發現具有與實施例2的JBS二極體相同的電特性。作為參考，當製造具有兩個p型半導體的JBS二極體並進行IV測量時，發現具有與比較例1的SBD相當程度的電特性。
【產業上利用的可能性】
本發明的半導體裝置，可以用於半導體(例如化合物半導體的電子裝置等)、電子元件和電氣機器部件、光學和電子照片相關裝置、工業部件等之所有領域，特別是有用功率元件。
1:p型半導體
2:電極(能障電極)
3:n型半導體層
4:歐姆電極

Claims (14)

  1. 一種半導體裝置包括：在n型半導體層和電極之間設置有多個p型半導體，其中，該n型半導體層包括一具有剛玉結構的結晶性氧化物半導體作為主成分，該些p型半導體設置有三個以上並且被埋入在該n型半導體層中，該些p型半導體之間的距離為0.125μm至4μm，且該些p型半導體的深度為0.125μm至4μm。
  2. 根據請求項1所述的半導體裝置，其中，該p型半導體突出到該電極內。
  3. 根據請求項1或2所述的半導體裝置，其中，該結晶性氧化物半導體至少包括鎵。
  4. 根據請求項1或2所述的半導體裝置，其中，該結晶性氧化物半導體是α-Ga2O3或其混晶。
  5. 根據請求項1或2所述的半導體裝置，其中，該p型半導體是含有選自元素週期表第13和9族的一種或二種以上的金屬的氧化物半導體。
  6. 根據請求項1或2所述的半導體裝置，其中，該p型半導體是含有鎵的氧化物半導體。
  7. 根據請求項1或2所述的半導體裝置，其中，該p型半導體為具有剛玉結構或六方晶結構的結晶性氧化物半導體。
  8. 根據請求項1或2所述的半導體裝置，其中，該p型半導體設有10個以上。
  9. 根據請求項1或2所述的半導體裝置，其中，該p型半導體在該n型半導體層上磊晶生長。
  10. 根據請求項9所述的半導體裝置，其中，該p型半導體包括橫向生長區域。
  11. 根據請求項1或2所述的半導體裝置，其為二極體。
  12. 根據請求項1或2所述的半導體裝置，其為接面能障肖特基二極體。
  13. 根據請求項1或2所述的半導體裝置，其為功率元件。
  14. 一種半導體系統，包括半導體裝置，其中該半導體裝置是根據請求項1-13任一項所述的半導體裝置。
TW108124328A 2018-07-12 2019-07-10 半導體裝置及半導體系統 TWI830750B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018132763 2018-07-12
JP2018-132763 2018-07-12

Publications (2)

Publication Number Publication Date
TW202013749A TW202013749A (zh) 2020-04-01
TWI830750B true TWI830750B (zh) 2024-02-01

Family

ID=69142057

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108124328A TWI830750B (zh) 2018-07-12 2019-07-10 半導體裝置及半導體系統

Country Status (6)

Country Link
US (1) US11495695B2 (zh)
EP (1) EP3823041A4 (zh)
JP (1) JPWO2020013244A1 (zh)
CN (1) CN112424948A (zh)
TW (1) TWI830750B (zh)
WO (1) WO2020013244A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7230743B2 (ja) * 2019-08-27 2023-03-01 株式会社デンソー 半導体装置の製造方法
WO2022030648A2 (ja) * 2020-08-07 2022-02-10 株式会社Flosfia ｐ型酸化物半導体及びｐ型酸化物半導体を含む半導体装置
WO2022030647A2 (ja) * 2020-08-07 2022-02-10 株式会社Flosfia 酸化物半導体及び酸化物半導体を含む半導体装置
TW202346211A (zh) * 2022-02-09 2023-12-01 日商Ｆｌｏｓｆｉａ股份有限公司 結晶性氧化物膜、層疊結構體、半導體裝置及半導體系統

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3174101A1 (en) * 2014-07-22 2017-05-31 Flosfia Inc. Crystalline semiconductor film, plate-like body and semiconductor device
WO2017111173A1 (ja) * 2015-12-25 2017-06-29 出光興産株式会社 積層体
WO2018004008A1 (ja) * 2016-06-30 2018-01-04 株式会社Flosfia 酸化物半導体膜及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52101970A (en) 1976-02-20 1977-08-26 Sumitomo Electric Ind Ltd Semiconductor element having schottoky barriercontact
US9117739B2 (en) * 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
JP2013102081A (ja) * 2011-11-09 2013-05-23 Tamura Seisakusho Co Ltd ショットキーバリアダイオード
JP2014078660A (ja) 2012-10-12 2014-05-01 Sumitomo Electric Ind Ltd ワイドギャップ半導体装置およびその製造方法
JP6064547B2 (ja) 2012-11-28 2017-01-25 サンケン電気株式会社 半導体装置
JP6586768B2 (ja) * 2015-04-27 2019-10-09 株式会社Flosfia 成膜方法
US10804362B2 (en) * 2016-08-31 2020-10-13 Flosfia Inc. Crystalline oxide semiconductor film, crystalline oxide semiconductor device, and crystalline oxide semiconductor system
WO2019013136A1 (ja) * 2017-07-08 2019-01-17 株式会社Flosfia 半導体装置
JP7248962B2 (ja) * 2017-08-24 2023-03-30 株式会社Flosfia 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3174101A1 (en) * 2014-07-22 2017-05-31 Flosfia Inc. Crystalline semiconductor film, plate-like body and semiconductor device
US20170200790A1 (en) * 2014-07-22 2017-07-13 Flosfia Inc. Crystalline semiconductor film, plate-like body and semiconductor device
WO2017111173A1 (ja) * 2015-12-25 2017-06-29 出光興産株式会社 積層体
WO2018004008A1 (ja) * 2016-06-30 2018-01-04 株式会社Flosfia 酸化物半導体膜及びその製造方法

Also Published As

Publication number Publication date
EP3823041A1 (en) 2021-05-19
US20210296511A1 (en) 2021-09-23
JPWO2020013244A1 (ja) 2021-07-15
CN112424948A (zh) 2021-02-26
EP3823041A4 (en) 2022-04-20
US11495695B2 (en) 2022-11-08
WO2020013244A1 (ja) 2020-01-16
TW202013749A (zh) 2020-04-01

Similar Documents

Publication Publication Date Title
TWI830750B (zh) 半導體裝置及半導體系統
JP7248962B2 (ja) 半導体装置
TWI783003B (zh) 半導體裝置
TWI660505B (zh) Semiconductor device
WO2020013242A1 (ja) 半導体装置
US20180097073A1 (en) Semiconductor device and semiconductor system including semiconductor device
JP7248961B2 (ja) 半導体装置
JP2018060992A (ja) 半導体装置
CN112424947A (zh) 半导体装置及包含半导体装置的半导体系统
JP6999106B2 (ja) 半導体装置
JP6999103B2 (ja) 半導体装置
JP6999105B2 (ja) 半導体装置の製造方法
TW202017192A (zh) 半導體裝置
JP2024079770A (ja) 半導体装置
JP2024079769A (ja) 半導体装置
US20220223737A1 (en) Semiconductor device
JP6999104B2 (ja) 半導体装置
JP2018032699A (ja) 半導体装置