TWI783003B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI783003B
TWI783003B TW107123564A TW107123564A TWI783003B TW I783003 B TWI783003 B TW I783003B TW 107123564 A TW107123564 A TW 107123564A TW 107123564 A TW107123564 A TW 107123564A TW I783003 B TWI783003 B TW I783003B
Authority
TW
Taiwan
Prior art keywords
semiconductor
energy barrier
semiconductor device
region
barrier height
Prior art date
Application number
TW107123564A
Other languages
English (en)
Other versions
TW201907572A (zh
Inventor
神原仁志
四戸孝
人羅俊實
杉本雅裕
髙橋勲
Original Assignee
日商Ｆｌｏｓｆｉａ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Ｆｌｏｓｆｉａ股份有限公司 filed Critical 日商Ｆｌｏｓｆｉａ股份有限公司
Publication of TW201907572A publication Critical patent/TW201907572A/zh
Application granted granted Critical
Publication of TWI783003B publication Critical patent/TWI783003B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)

Abstract

特別地，提供一種具有用於功率裝置的具優異半導體特性的半導體裝置。

一種半導體裝置至少包括：半導體區域、及設置在該半導體區域上的能障電極，其中，在該半導體區域和該能障電極之間，設有能障高度調節區域，該能障高度調節區域與該能障電極的能障高度，大於該半導體區域和該能障電極的界面處的能障高度，並且多數的該能障高度調節區域被埋入於該半導體區域表面。

Description

半導體裝置
本發明關於一種可用作功率裝置等的半導體裝置，以及包括該半導體裝置的半導體系統。
傳統上，已知一種在半導體基板上設有肖特基能障電極的半導體裝置。為了增加反向崩潰電壓並進一步降低正向上升電壓等的目的，針對肖特基能障電極，正在進行各種的研究。
專利文獻1公開了一種技術，在半導體的中央部，配置具有小能障高度(barrier height)的金屬，並且在半導體上的周邊部中，形成能障高度大的金屬和半導體的肖特基接觸，而增加反向崩潰電壓並進一步降低正向上升電壓。
另外，也研究了肖特基電極和歐姆電極的組合，例如，於專利文獻2記載了一種寬能帶隙半導體，其在基板上形成相同金屬構成的肖特基電極和歐姆電極，並且記載了，依據該構造可以提高當突波電流等的高電流沿正向流動時的熱破壞忍耐性。然而，其存在有：肖特基接合和歐姆接觸接合的各界面的密著性、或各接合彼此間的密著性的課題。而且，也必須限制 電極材料，進一步還存在有因溫度造成的能障高度的變化的問題等，這還不能夠令人滿意，因此需要一種具有低上升電壓和優異溫度穩定性的半導體裝置。
而且，專利文獻3記載了一種半導體裝置，導電型保護環經由短路部而與接合到肖特基電極的主接合部連接，並且記載了，這種半導體裝置能夠緩和電場集中，並且有助於提高崩潰電壓。然而，雖然安裝了多數的保護環，但因它與主接合部形成短路，而存在崩潰電壓反而惡化的問題。
【現有技術文獻】 【專利文獻】
專利文獻1，日本專利公開公報，特開昭52-101970
專利文獻2，日本專利公開公報，特開2014-78660
專利文獻3，日本專利公開公報，特開2014-107408
本發明的一目的是提供一種具有優異肖特基特性和半導體特性的半導體裝置。
為實現上述目的而深入研究的結果，本發明人發現，在至少包含有半導體區域和設置在該半導體區域上之能障電極的半導體裝置中，在該半導體區域和該能障電極之間設有能障高度調節區域，其中能障高度調節區域與該能障電極的能障高度，大於該半導體區域和該能障電極的界面處的能障高度，並將多數的能障高度調節區域埋入於該半導體區域表面，藉以降低上升電壓，能夠具有優異的溫度穩定性，並進一步具有更優異的崩潰電壓。本發明人還發現，這樣的半導體裝置，可以一舉解決上述習知問題。
而且，本發明人在獲得上述發現之後，進行了反復的研究而完成本發明。
亦即，本發明係關於以下的發明。
[1]一種半導體裝置至少包括：半導體區域、及設置在該半導體區域上的能障電極，其中，在該半導體區域和該能障電極之間，設有能障高度調節區域，該能障高度調節區域與該能障電極的能障高度，大於該半導體區域和該能障電極的界面處的能障高度，並且多數的該能障高度調節區域被設於該半導體區域表面。
[2]一種半導體裝置至少包括：半導體區域、及設置在該半導體區域上的能障電極，其中，在該半導體區域和該能障電極之間，設有能障高度調節區域，該能障高度調節區域與該能障電極的能障高度，大於該半導體區域和該能障電極的界面處的能障高度，並且多數的該能障高度調節區域被埋入於該半導體區域表面。
[3]根據前述[1]所述的半導體裝置，其中，該些能障高度調節區域分別 設置在該能障電極的兩端和該半導體區域之間。
[4]根據前述[1]所述的半導體裝置，其中，該能障高度調節區域突出到該能障電極內。
[5]根據前述[1]所述的半導體裝置，其中，在該能障電極的外周邊部設有保護環。
[6]根據前述[5]所述的半導體裝置，其中，該保護環的一部分或全部被埋入在該半導體區域表面。
[7]根據前述[1]所述的半導體裝置，其中，該能障電極與該能障高度調節區域的界面處的能障高度為1eV以上。
[8]根據前述[1]所述的半導體裝置，其中，該能障電極的電極材料為金屬。
[9]根據前述[1]所述的半導體裝置，其中，該半導體區域包含結晶性氧化物半導體作為主成分。
[10]根據前述[1]所述的半導體裝置，其中，該半導體區域包含鎵化合物作為主成分。
[11]根據前述[1]所述的半導體裝置，其中，該半導體區域包含α-Ga2O3或其混晶作為主成分。
[12]根據前述[1]或[2]所述的半導體裝置，其中，該能障高度調節區域包含p型氧化物半導體作為主成分。
[13]根據前述[1]或[2]所述的半導體裝置，其中，該能障高度調節區域包含剛玉結構或六方結構的p型氧化物半導體作為主成分。
[14]根據前述[1]所述的半導體裝置，其中，該半導體裝置為二極體。
[15]根據前述[1]所述的半導體裝置，其中，該半導體裝置為接面能障肖特基二極體。
[16]根據前述[1]所述的半導體裝置，其中，該半導體裝置為功率裝置。
[17]一種半導體系統，包括半導體裝置，其中該半導體裝置為根據前述[1]至[16]任一項所述的半導體裝置。
本發明的半導體裝置具有優異的肖特基特性和半導體特性。
1:能障高度調節層
2:能障電極
3:半導體區域
4:歐姆電極
5:保護環
19:霧CVD裝置
20:基板
21:基座
22a:載氣供給裝置
22b:載氣(稀釋)供給裝置
23a:流量控制閥
23b:流量控制閥
24:霧產生源
24a:原料溶液
25:容器
25a:水
26:超音波振動子
27:成膜室
28:加熱器
29:排氣口
圖1是示意地顯示本發明接面能障肖特基二極體(Junction Barrier Schottky，JBS)的一優選態樣的圖。
圖2是用於說明製造圖1的接面能障肖特基二極體的優選方法的圖。
圖3是示意地顯示本發明接面能障肖特基二極體的一優選態樣的圖。
圖4是用於說明製造圖3的接面能障肖特基二極體的優選方法的圖。
圖5是用於說明製造圖3的接面能障肖特基二極體的優選方法的圖。
圖6是示意地顯示電源系統的一優選示例的圖。
圖7是示意地顯示系統裝置的一優選示例的圖。
圖8是示意地顯示電源裝置的電源電路圖的一優選示例的圖。
圖9是參考例中所使用的成膜裝置(霧化CVD裝置)的示意結構圖。
圖10是顯示參考例中的IV測量結果的圖，(a)顯示正向測量結果，(b) 顯示反向測量結果。
圖11是示意地顯示本發明接面能障肖特基二極體的一優選態樣的圖。
圖12是用於說明製造圖11的接面能障肖特基二極體的優選方法的圖。
圖13是示意地顯示本發明接面能障肖特基二極體的一優選態樣的圖。
圖14是用於說明製造圖13的接面能障肖特基二極體的優選方法的圖。
圖15是示意地顯示本發明的接面能障肖特基二極體的一優選態樣的圖。
圖16是示意地顯示本發明的接面能障肖特基二極體的一優選態樣的圖。
圖17是示意地顯示本發明的接面能障肖特基二極體的一優選態樣的圖。
圖18是示意地顯示本發明的接面能障肖特基二極體的一優選態樣的圖。
本發明的半導體裝置至少包括：半導體區域、及設置在該半導體區域上的能障電極，其中，在該半導體區域和該能障電極之間設有能障高度調節區域，該能障高度調節區域與該能障電極的能障高度，大於該半導體區域和該能障電極的界面處的能障高度，並且多數的該能障高度調節區域被設於該半導體區域表面。
甚者，本發明的半導體裝置至少包括：半導體區域、及設置在該半導 體區域上之能障電極，其中，在該半導體區域和該能障電極之間設有能障高度調節區域，該能障高度調節區域與該能障電極的能障高度，大於該半導體區域和該能障電極的界面處的能障高度，並且將多數的該能障高度調節區域埋入於該半導體區域表面。
另外，在本發明中，優選的情況是，該能障高度調節區域突出到能障電極內，更優選是，該能障高度調節區域被埋入在該半導體區域表面，並且突出到能障電極內。根據上述優選態樣，更能夠抑制電場集中，並更能夠降低接觸電阻。
對能障電極沒有特別限制，只要其在與半導體區域的界面處形成有具有預定能障高度的肖特基能障即可。能障電極的電極材料沒有特別限制，只要是可以用作能障電極即可，即使是導電無機材料亦可，是導電有機材料亦可。在本發明中，電極材料優選是金屬。金屬沒有特別限制，但優選為選自周期表第4-11族的至少一種金屬等。元素週期表第4族金屬，舉例出例如鈦(Ti)、鋯(Zr)、鉿(Hf)等，其中Ti是的優選。元素週期表第5族金屬，舉例出例如釩(V)、鈮(Nb)、鉭(Ta)等。元素週期表第6族金屬，舉例出例如選自鉻(Cr)、鉬(Mo)、鎢(W)等中的1種或2種以上的金屬。在本發明中，由於開關特性等的半導體特性得到進一步改善，因此Cr是優選的。元素週期表第7族金屬，舉例出例如錳(Mn)、鍀(Tc)、錸(Re)等。元素週期表第8族金屬，舉例出例如鐵(Fe)、釕(Ru)、鋨(Os)等。元素週期表第9族金屬，舉例出例如鈷(Co)、銠(Rh)、銥(Ir)等。元素週期表第10族的金屬，舉例出例如鎳(Ni)、鈀(Pd)、鉑(Pt)等，其中 Pt是優選的。元素週期表第11族金屬，舉例出例如銅(Cu)、銀(Ag)、金(Au)等。作為能障電極的形成方法，例如，可以舉例出公知的方法等，更具體而言，可以舉例出例如乾式法或濕式法等。作為乾式法，舉例出例如濺鍍、真空蒸發、CVD等的公知方法。作為濕式法，舉例出例如絲網印刷、模塗等。
半導體區域只要是以半導體作為主成分即可，沒有特別限定。在本發明中，半導體區域優選包含結晶性氧化物半導體作為主成分，更優選地，是包含n型半導體作為主成分的n型半導體區域。結晶性氧化物半導體優選具有β-gallia結構或剛玉結構，更優選具有剛玉結構。另外，半導體區域優選含有鎵化合物作為主成分，更優選含有InAlGaO系半導體作為主成分，最優選含有α-Ga2O3或其混晶作為主成分。在此，“主成分”是指例如，當結晶性氧化物半導體是α-Ga2O3時，以在半導體區域中的金屬元素的鎵的原子比為0.5以上的比例，含有α-Ga2O3的話即可。在本發明中，半導體區域中的金屬元素中的鎵的原子比優選為0.7以上，更優選為0.8以上。而且，半導體區域通常是單相區域，但是只要不妨礙本發明的目的，也可以是由相異的半導體相構成的第2半導體區域或其他相等。此外，半導體區域通常為膜狀，可以是半導體膜。半導體區域中的半導體膜的厚度沒有特別限定，可以為1μm以下，也可以為1μm以上。但是，在本發明中，優選為1μm~40μm，更優選為1μm~25μm。半導體膜的表面積沒有特別限制，可以是1mm2以上，或1mm2以下。注意，結晶性氧化物半導體通常是單晶，但也可以是多晶。此外，半導體膜可以是單層膜，也可以是多層膜。在半導體膜是多 層膜的情況下，多層膜優選具有40μm以下的膜厚，並且是至少包含第1半導體層和第2半導體層的多層膜。在肖特基電極設置在第1半導體層上的情況下，優選地，是一種多層膜其第1半導體層的載體濃度小於第2半導體層的載體濃度。而且，在這種情況下，第2半導體層通常包含摻雜劑，而且半導體層的載體濃度可以通過調節摻雜量來適當地設定。
半導體膜優選含有摻雜劑。摻雜劑沒有特別限制，可以是公知的摻雜劑。摻雜劑舉例出，例如錫、鍺、矽、鈦、鋯、釩或鈮等的n型摻雜劑；或者p型摻雜劑。在本發明中，摻雜劑優選是Sn、Ge或Si。摻雜劑的含有量，在半導體膜的組成中，優選為0.00001原子%以上，更優選為0.00001原子%至20原子%，最優選為0.00001原子%至10原子%。在本發明中，優選的情況是，第1半導體層所使用的摻雜劑是鍺、矽、鈦、鋯、釩或鈮，第2半導體層所使用的摻雜劑是錫，因而在不損及密著性下，半導體特性得到進一步改善。
半導體膜例如通過霧化CVD法等手段形成，更具體地，例如，將原料溶液霧化或液滴化(霧化/液滴形成步驟)，並且利用載氣將所獲得的霧或液體，輸送到基體上(輸送步驟)，然後使霧或液滴在成膜室中熱反應，藉以在基體上沈積包含結晶性氧化物半導體作為主成分的半導體膜(成膜步驟)。
(霧化．液滴化步驟)
霧化．液滴化步驟，霧化或液滴化原料溶液。原料溶液的霧化手段或液滴化手段，只要能夠將原料溶液霧化或或液滴化即可，並沒有特別的限制，可以是公知的手段。在本發明中，優選是使用超音波的霧化手段或液滴化手段，使用超音波獲得的霧或液滴，其初始速度為零，並在空中浮遊，因此為優選，例如，不是像噴霧一樣噴灑，而是使霧能夠在空間中浮遊，以氣體來輸送，而不會有因碰撞能量造成的損傷，因此非常地優選。液滴尺寸沒有特別的限制，可以是約數mm的液滴，優選為50μm以下，更優選為100nm~10μm。
(原料溶液)
原料溶液是能夠霧化或液滴化，只要是包含能夠形成半導體區域的原料即可，沒有特別限定，可以是無機材料，也可以是有機材料，在本發明中，原料優選為金屬或金屬化合物，更優選為包含選自鎵、鐵、銦、鋁、釩、鈦、鉻、銠、鎳、鈷、鋅、鎂、鈣、矽、釔、鍶和鋇的一種或二種以上的金屬。
在本發明中，作為原料溶液，優選地可以採用，以錯合物或鹽的形態使金屬溶解或分散在有機溶劑或水中的溶液。錯合物的形態，舉例出例如乙醯丙酮錯合物、羰基錯合物、氨錯合物、氫化物錯合物等。鹽的形態，舉例出例如有機金屬鹽(例如金屬乙酸鹽、金屬草酸鹽、金屬檸檬酸鹽等)、硫化金屬鹽、硝化金屬鹽、磷酸化金屬鹽、鹵化金屬鹽(例如氯化金屬鹽、溴化金屬鹽、碘化金屬鹽等)等。
另外優選地，在原料溶液中混合氫鹵酸(hydrohalogenic acid)或氧化劑等的添加劑。氫鹵酸舉例出例如氫溴酸，鹽酸，氫碘酸等，其中，從得到更良好品質的膜的理由來看，優選是氫溴酸或氫碘酸。氧化劑舉例出例如過氧化氫(H2O2)、過氧化鈉(Na2O2)、過氧化鋇(BaO2)、過氧化苯甲醯(C6H5CO)2O2等的過氧化物；次氯酸(HClO)；高氯酸；硝酸；臭氧水；過乙酸或硝基苯等的有機過氧化物。
原料溶液可含有摻雜劑。通過使原料溶液包含摻雜劑，可以良好地進行摻雜。摻雜劑沒有特別限制，只要不妨礙本發明的目的即可。摻雜劑舉例出例如錫、鍺、矽、鈦、鋯、釩或鈮等的n型摻雜劑；或p型摻雜劑等。摻雜劑的濃度通常可以為約1×1016/cm3~1×1022/cm3，而且摻雜物的濃度也可以設為例如約1×1017/cm3以下的低濃度。此外，根據本發明，也能夠以約1×1020/cm3以上的高濃度包含有摻雜劑。在本發明中，優選地以1×1017/cm3以上的載體濃度包含有摻雜劑。
原料溶液的溶劑，沒有特別限定，可以是例如水的無機溶劑，也可以是例如醇的有機溶劑，也可以是無機溶劑和有機溶劑的混合溶劑。在本發明中，優選地溶劑含有水，更優選為水、或水和醇的混合溶劑。
(輸送步驟)
在輸送步驟中，用載氣將霧或液滴輸送到成膜室內。作為載氣，只要 不妨礙本發明的目的就沒有特別限制，作為優選的示例，可以舉例出例如氧氣，臭氧，氮氣或氬氣等的惰性氣體，或氫氣或成形氣體(forming gas)等的還原氣體等。載氣的種類可以為1種，也可以是2種以上，可以進一步使用具有降低流量的稀釋氣體(例如，10倍稀釋氣體等)等，作為第2載氣。此外，載氣的供給位置不僅可以是1個，也可以是2個以上。載氣的流量沒有特別限制，但優選為0.01至20L/min，更優選為1至10L/min。關於稀釋氣體的情況，稀釋氣體的流量優選為0.001至2L/min，更優選為0.1至1L/min。
(成膜步驟)
在成膜步驟中，使霧或液滴在成膜室中熱反應，以在基體上形成半導體膜。熱反應沒有特別限制，只要利用熱使霧或液滴進行反應即可，並且反應條件等也沒有特別限制，只要不妨礙本發明的目的即可。在本步驟中，通常以溶劑的蒸發溫度以上的溫度，進行熱反應。優選為不太高的溫度(例如1000℃)以下，更優選為650℃以下，最優選為300℃~650℃。此外，只要不妨礙本發明的目的，也可以在真空、非氧環境氣、還原氣體環境氣以及氧環境氣的任一環境下進行，優選為在非氧環境氣下或在氧環境氣下進行。此外，也可以在大氣壓、加壓及減壓的任一條件下進行，但在本發明中，優選在大氣壓下進行。另外，可以通過調節成膜時間來設定膜厚度。
(基體)
基體沒有特別限制，只要其可以支撐半導體膜即可。對於基體的材料沒有特別限制，只要其不妨礙本發明的目的，可以是公知的基體，可以是 有機化合物，也可以是無機化合物。基體的形狀可以是任何形狀，並且對任何形狀都有效，舉例出例如，平板或圓板等的板狀，纖維狀，棒狀，圓柱狀，棱柱狀，筒狀，螺旋狀，球狀，環狀等，但在本發明中，優選為基板。基板的厚度在本發明中沒有特別限制。
基板沒有特別限制，只要其為板的形狀並且用作半導體膜的支撐體即可，可以是絕緣基板、半導體基板、金屬基板或導電基板。優選地，基板是絕緣基板，而且優選地，是表面具有金屬膜的基板。作為基板，舉例出例如，包括具有剛玉結構的基板材料作為主成分的基底基板，包括具有β-gallia結構(β-gallia structure)的基板材料作為主成分的基底基板，或包括具有六方結構的基板材料作為主成分的基底基板。在此，“主成分”是指，具有特定的結晶結構的基板材料，相對於基板材料的全部成分，原子比優選為50%以上，較優選為70%以上，更優選為90%以上，而且100%也可以。
基材材料沒有特別限制，只要不妨礙本發明的目的即可，並且可以是公知材料。作為具有的剛玉結構的基板材料，優選地舉例出例如α-Al2O3(藍寶石基板)或α-Ga2O3。更優選的例子舉例出a面藍寶石基板、m面藍寶石基板、r面藍寶石基板，c面藍寶石基板、或α型氧化鎵基板(a面、m面或r面)等。包括具有β-gallia結構的基板材料作為主成分的基底基板，舉例出例如β-Ga2O3基板；或者包含Ga2O3和Al2O3並且Al2O3為多於0wt%且60wt%以下的混晶基板等。以具有六方結構的基板材料作為主成分的基底基板，舉例出例如SiC基板、ZnO基板、GaN基板等。
在本發明中，可以在成膜步驟之後進行退火處理。退火處理溫度沒有特別限制，只要不妨礙本發明的目的，並且通常為300℃至650℃，優選為350℃至550℃。退火的處理時間通常為1分鐘至48小時，優選為10分鐘至24小時，更優選為30分鐘至12小時。而且，退火處理可以在任何環境氣下進行，只要不妨礙本發明的目的，優選為在非氧環境氣下，更優選在氮氣環境氣下。
在本發明中，半導體膜可以直接設置在基板上，或者半導體膜可以隔著緩衝層或應力鬆弛層等的其他層而設置在基板上。形成各層的方法沒有特別限定，可以是公知的手段，但在本發明中，優選地是霧化CVD法。
在本發明中，可以在使用從基板等剝離半導體膜的公知手段之後，將半導體膜使用於半導體裝置作為半導體區域。或者，也可以就這樣直接使用於半導體裝置作為半導體區域。
能障高度調節區域，只要是它與能障電極或半導體區域的能障高度，大於半導體區域和能障電極之界面處的能障高度即可，沒有特別限制。能障高度調節區域通常以導電材料為主成分，其中該導電材料與能障電極或半導體區域的能障高度，大於半導體區域和能障電極之界面處的能障高度。在此，“主成分”是指，導電材料，相對於能障高度調節區域的全部成分，其原子比優選為50%以上，較優選為70%以上，更優選為90%以上， 而且100%也可以。導電材料沒有特別限制，只要不妨礙本發明的目的即可，並且優選是金屬氧化物或金屬。金屬氧化物舉例出例如作為半導體區域之主成分的金屬氧化物。金屬舉例出例如作為能障電極的金屬。此外，可以使用公知手段，控制氧濃度、雜質濃度、界面能態密度、終端結構、結晶結構和表面凹凸，或者調節功函數和電子親和力，來進行能障高度的調節。此外，在本發明中，優選的是，能障高度調節區域包含p型半導體作為主成分。作為p型半導體，可以舉例出例如，被用p型摻雜劑(優選Mg、Zn、Ca)進行p型摻雜的結晶性氧化物半導體。另外，p型半導體優選地具有剛玉結構或六方結構，更優選為具有剛玉結構。在本發明中，p型半導體優選為包含有鎵的氧化物半導體，更優選為以InAlGaO系半導體為主成分，最優選是以α-Ga2O3或其混晶作為主成分。優選的使用於能障高度調節層的p型半導體，能夠以例如將p型摻雜劑和氫溴酸加入到含有金屬的原料溶液，並以霧CVD方法來獲得。另外，關於霧CVD法的各步驟、各手段及各條件，可以相同於前述霧化．液滴化步驟，輸送步驟及成膜步驟的各步驟、各手段及各條件等。
在本發明中，優選地，將能障高度調節層和能障電極之間的肖特基能障的能障高度，調節為1eV以上。通過調節到這種優選的能障高度，可以進一步改善本發明的半導體裝置的半導體特性(例如開關特性等)。能障高度調節區域的數量，只要是2以上即可，沒有特別限制。在本發明中，能障高度調節區域的數量優選為3以上，這樣可以更有效地調節能障高度，並且可以使半導體裝置的半導體特性更加優異，而且更優選為4以上。
能障高度調節區域的形成手段，只要不妨礙本發明的目的即可，沒有特別限制，可以是公知手段。例如，舉例出一種手段，用以將多個溝槽，設置在與半導體區域的能障電極之間的界面側表面內，然後在該溝槽內形成由能障高度調節區域之主成分構成的膜。此外，再舉例出另一種手段，其對所述半導體區域中的一部分區域，使用公知的表面處理手段，例如乾蝕刻、濕蝕刻、等離子處理、紫外線處理、熱處理或者有機溶劑或有機酸等的表面處理，以實施表面改質，接著，通過在表面改質區域中形成能障電極，來調節能障高度，以形成能障高度調節區域；或者對所述半導體區域與能障電極所形成的接合的界面的一部分區域，在界面形成後或界面形成時，施以熱處理(例如電子束退火，雷射退火等)或紫外線處理等，來形成能障高度調節區域。此外，在本發明中，可以通過組合前述手段來形成能障高度調節區域。此外，形成能障高度調節區域的手段可以在真空環境下進行，也可以在大氣環境下進行，也可以在特定氣體的環境下進行。
此外，本發明的半導體裝置通常包括歐姆電極。歐姆電極可以使用公知的電極材料，只要不妨礙本發明的目的就沒有特別限制，最好包括元素週期表第4族或第11族的金屬。用於歐姆電極的優選的元素週期表第4族或第11族的金屬，可以與肖特基電極中所包含的金屬相同。此外，歐姆電極可以包含單層的金屬層，也可以包含2層以上的金屬層。歐姆電極的形成手段，沒有特別限制，可以舉例出執行真空蒸發方法和濺鍍方法等的公知手段。另外，構成歐姆電極的金屬可以是合金。在本發明中，優選地歐姆電極含有Ti或/和Au。
以下，將參考附圖詳細描述本發明的優選實施例，但是本發明不限於這些實施例。
圖1顯示本發明一優選態樣的接面能障肖特基二極體(JBS)。圖1的半導體裝置包含半導體區域3；能障電極2，其被設置在半導體區域3且與半導體區域3之間能夠形成肖特基能障；以及能障高度調節層1，被設於能障電極2和半導體區域3之間，而且在它與半導體區域3之間，能夠形成一肖特基能障，該肖特基能障的能障高度大於能障電極2的肖特基能障的能障高度。而且，能障高度調節層1被埋入於半導體區域3中。在本發明中，優選地每一定間隔設置有能障高度調節層，更優選的是，能障高度調節區域分別設置在能障電極的兩端和半導體區域之間。根據這樣的優選態樣所構成的JBS，具有更優異的熱穩定性和密著性，漏電流進一步降低，並且具有更優異的崩潰電壓等的半導體特性。注意，圖1的半導體裝置在半導體區域3上設有歐姆電極4。
圖1的半導體裝置的每個層的形成手段，只要不妨礙本發明的目的，不受特別限制，並且可以是公知的手段。可以舉例出例如，通過真空蒸鍍法、CVD法、濺鍍法，各種塗布技術等進行成膜後，通過光刻法進行圖案化的手段，或者使用印刷技術等直接圖案化的手段。
以下，參考圖2，說明圖1的半導體裝置的優選的製造步驟等。圖2(a) 顯示一種層疊體，其在作為半導體區域3的半導體基板上層疊歐姆電極4，並且在其相反側的表面上形成多個溝槽。然後，對圖2(a)的層疊體，使用光刻法，如圖2(b)所示，在半導體區域3的溝槽內形成能障高度調節層1。在獲得圖2(b)的層疊體後，在能障高度調節層1和半導體區域3上，通過前述乾式法(優選真空蒸鍍法或濺鍍)或濕式法等，形成能障電極2，而獲得圖2(c)的層疊體。圖2(c)層疊體的構造為，能障高度調節層1埋入在半導體區域3內，因此崩潰電壓特別優異。
圖3顯示本發明一優選態樣的接面能障肖特基二極體。圖3的半導體裝置與圖1的半導體裝置的不同之處在於，在能障電極的外周邊部設置保護環5。通過這樣的構造，可以獲得具更優異之崩潰電壓等的半導體特性的半導體裝置。在本發明中，通過分別將保護環5的一部分埋入在半導體區域3的表面，而可以更有效地使崩潰電壓良好。此外，保護環使用具有高能障高度的金屬，藉以能夠在能障電極的形成時一併設置保護環，這在工業上很有利，而且能夠在對半導體區域沒有太多影響下，不使導通電阻惡化。
於保護環通常使用具有高能障高度的材料。用於保護環的材料，舉例出例如，能障高度為1eV以上的導電材料，並且可以與電極材料相同。在本發明中，用於保護環的材料最好是前述金屬，這是因為在設計崩潰電壓結構時具有高度的自由度，可以設置多個保護環，並且可以靈活地使崩潰電壓更加良好。另外，保護環的形狀，沒有特別限制，並且舉例出例如為口字形、圓形、
Figure 107123564-A0305-02-0020-19
字形、L字形或帶狀等。在本發明中，優選形狀為口字形或 圓形。保護環的數量也沒有特別限制，但優選為3條以上，更優選為6條以上。
以下，將參考圖4和5，說明圖3的半導體裝置的優選的製造步驟等。圖4(a)顯示一種層疊體，其在作為半導體區域3的半導體基板上層疊歐姆電極4，並且在其相反側的表面上形成多個溝槽。然後，對圖4(a)的層疊體，使用光刻法，如同圖4(b)，在半導體區域3上形成能障高度調節區域1，然後，如同圖4(c)，露出半導體區域3的表面。圖4(b)及(c)的層疊體，層疊能障高度調節區域1、半導體區域3和歐姆電極4。在獲得圖4(c)的層疊體後，在能障高度調節層1和半導體區域3上，通過前述乾式法(優選真空蒸鍍法或濺鍍)或濕式法等，形成能障電極2，而獲得圖4(d)的層疊體。
然後，對圖4(d)的層疊體，使用光刻法進行蝕刻，如圖5(e)所示，除去能障電極2的一部分和半導體區域3的一部分。在獲得圖5(e)的層疊體後，在前述露出表面的半導體區域3上，通過前述乾式法(優選真空蒸鍍法或濺鍍)或濕式法等，形成保護環5，而獲得圖5(f)的層疊體。圖5(f)的層疊體分別層疊了保護環5、能障電極2、能障高度調節層1、半導體區域3和歐姆電極4。在獲得圖5(f)的層疊體之後，使用光刻法進行蝕刻，去除不需要的部分，以獲得圖5(g)的層疊體。圖5(g)的層疊體，由於它的能障高度調節層1被埋入於半導體區域3，更包含有構成被埋入在半導體區域3的周邊部的保護環5，因此具有更優異的崩潰電壓等。
在上述的說明中，最後形成保護環5，但是在本發明中，在形成能障電 極2之前形成的保護環5，也是優選的，通過以這種方式形成，能夠在電極形成時抑制金屬的影響。
圖11顯示本發明一優選態樣的接面能障肖特基二極體(JBS)。圖11的半導體裝置包含半導體區域3；能障電極2，其被設置在半導體區域3且與半導體區域3之間能夠形成肖特基能障；以及能障高度調節層1，被設於能障電極2和半導體區域3之間，而且在它與半導體區域3之間，能夠形成一肖特基能障，該肖特基能障的能障高度大於能障電極2的肖特基能障的能障高度。而且，能障高度調節層1被埋入於半導體區域3中，並且從半導體區域3突出到能障電極2內。在本發明中，優選地每一定間隔設置有能障高度調節層，更優選的是，能障高度調節區域分別設置在能障電極的兩端和半導體區域之間。根據這樣的優選態樣，因更優異的熱穩定性和密著性，漏電流進一步降低，更能抑制電場集中，而且接觸電阻更降低等的半導體特性，使該JBS更為優異。而且，圖11的半導體裝置在與能障電極2側為相反側的半導體區域3上設有歐姆電極4。
關於圖11的半導體裝置的各層的形成裝置，舉例出上述各層的形成裝置等。
以下，參考圖12，說明圖11的半導體裝置的優選的製造步驟等。圖12(a)顯示一種作為半導體區域3的半導體基板，在其表面上形成有多個溝槽。然後，在圖12(a)的半導體基板上，利用霧CVD，沈積含有鎵的p型 氧化物半導體，作為能障高度調節層1，而得到圖12(b)所示的層疊體。針對所得到的層疊體，使用光刻法進行蝕刻，去除不需要的部分，以獲得圖12(c)所示的層疊體。在獲得圖12(c)的層疊體後，在能障高度調節層1和半導體區域3上，通過前述乾式法(優選真空蒸鍍法或濺鍍)或濕式法等，形成能障電極2，而獲得圖12(d)的層疊體。圖12(d)的層疊體的構造為，能障高度調節層1埋入在半導體區域3內，且突出到能障電極2內，因此有助於得到能夠抑制電場集中，接觸電阻降低，特別是具有優異之崩潰電壓的半導體裝置。
圖13顯示本發明一優選態樣的接面能障肖特基二極體(JBS)。圖13的半導體裝置包含半導體區域3；能障電極2，其被設置在半導體區域3上且與半導體區域3之間能夠形成肖特基能障；以及能障高度調節層1，被設於能障電極2和半導體區域3之間，而且在它與半導體區域3之間，能夠形成一肖特基能障，該肖特基能障的能障高度大於能障電極2的肖特基能障的能障高度。而且，能障高度調節層1層疊於半導體區域3上，且突出到能障電極2內。在本發明中，優選地每一定間隔設置有能障高度調節層，更優選的是，能障高度調節區域分別設置在能障電極的兩端和半導體區域之間。根據這樣的優選態樣，因更優異的熱穩定性和密著性，漏電流進一步減少，更能抑制電場集中，甚至接觸電阻更降低等的半導體特性，使該JBS更為優異。而且，圖13的半導體裝置在與能障電極2側為相反側的半導體區域3上設有歐姆電極4。
關於圖13的半導體裝置的各層的形成手段，舉例出上述各層的形成手段等。
以下，參考圖14，說明圖13的半導體裝置的優選的製造步驟等。圖12(a)顯示一種作為半導體區域3的半導體基板。然後，在圖14(a)的半導體基板上，利用霧CVD，沈積含有鎵的p型氧化物半導體，作為能障高度調節層1，而得到圖14(b)所示的層疊體。針對所得到的層疊體，使用光刻法進行蝕刻，去除不需要的部分，以獲得圖14(c)所示的層疊體。在獲得圖14(c)的層疊體後，在能障高度調節層1和半導體區域3上，通過前述乾式法(優選真空蒸鍍法或濺鍍)或濕式法等，形成能障電極2，而獲得圖14(d)的層疊體。圖14(d)的層疊體的構造為，能障高度調節層1埋入於半導體區域3，且突出到能障電極2內，因此有助於得到能夠抑制電場集中，接觸電阻降低，特別是具有優異之崩潰電壓的半導體裝置。
圖15顯示本發明一優選態樣的接面能障肖特基二極體(JBS)。圖15的半導體裝置與圖11的半導體裝置的不同之處在於，在能障電極的外周邊部設置保護環5。通過這樣的構造，可以獲得具有更優異之崩潰電壓等的半導體特性的半導體裝置。而且，在本發明中，如圖17所示，通過分別將保護環5的一部分埋入在半導體區域3的表面，而可以更有效地使崩潰電壓良好。此外，保護環使用具有高能障高度的金屬，藉以能夠在能障電極的形成時一併設置保護環，這在工業上很有利，而且能夠在對半導體區域沒有太多影響下，不使導通電阻惡化。
圖16顯示本發明一優選態樣的接面能障肖特基二極體(JBS)。圖16的半導體裝置與圖13的半導體裝置的不同之處在於，在能障電極的外周邊部設置保護環5。通過這樣的構造，可以獲得具更優異之崩潰電壓等的半導體特性的半導體裝置。而且，在本發明中，如圖18所示，通過分別將保護環5的一部分埋入在半導體區域3的表面，而可以更有效地使崩潰電壓良好。此外，保護環使用具有高能障高度的金屬，藉以能夠在能障電極的形成時一併設置保護環，這在工業上很有利，而且能夠在對半導體區域沒有太多影響下，不使導通電阻惡化。
半導體裝置尤其可用於功率裝置。作為半導體裝置，舉例出例如，二極體或電晶體(例如，MESFET等)等，其中優選二極體，並且更優選為接面能障肖特基二極體(JBS)。
本發明的半導體裝置中，除了上述的事項外，優選地還使用公知的手段而能夠用作功率模塊、逆變器或變壓器，甚至優選地用於例如使用電源裝置的半導體系統等。可以使用公知的手段，連接到佈線圖案等，藉以由半導體裝置製造電源裝置，或者作為半導體裝置來製造電源裝置。圖6顯示電源系統的示例。圖6使用多個電源裝置和控制電路，來構成電源系統。如圖7所示，前述電源系統可以與電子電路組合以使用在系統裝置中。圖8顯示電源裝置的電源電路圖的示例。圖8顯示包括功率電路和控制電路的電源裝置的電源電路，利用逆變器(MOSFET：以A~D構成)，將DC電壓以高 頻率進行切換，以轉換到AC後，用變壓器來實施絕緣及變壓，用整流MOSFET(A~B’)進行整流後，用DCL(平滑線圈L1和L2)及電容器進行平滑，並輸出直流電壓。此時，用電壓比較器將輸出電壓與基準電壓進行比較，並且以PWM控制電路控制逆變器和整流MOSFET，以便獲得所需的輸出電壓。
【實施例】
(參考例1：通過退火調節能障高度)
1-1、形成n-型半導體層
1-1-1、成膜裝置
參考圖9，說明在參考例中使用的霧CVD裝置19。霧CVD裝置19包括：基座(susceptor)21，用以放置基板20；載氣供給裝置22a，用以供給載氣；流量控制閥23a，用以調節從載氣供給裝置22a輸送的載氣的流量；載氣(稀釋)供給裝置22b，用以供給載氣(稀釋)；流量控制閥23b，用以調節從載氣(稀釋)供給裝置22b輸送的載氣的流量；霧產生源24，存儲有原料溶液24a；容器25，用以放置水25a；超音波振動子26，安裝在容器25的底面；成膜室27，由內徑為40mm的石英管製成；加熱器28，設置在成膜室27的周邊部。基座21由石英製成，基座21的放置有基板20的表面，從水平面傾斜。 用作成膜室的成膜室27和基座21均由石英製成，藉以抑制來自設備的雜質混入形成在基板20上的膜內。
1-1-2、原料溶液的製備
使氫溴酸以體積比20%含有在0.1M溴化鎵水溶液中，並將該溶液用作原料溶液。
1-1-3、成膜準備
將在上述1-1-2得到的原料溶液24a放入霧產生源24內。接下來，將藍寶石基板放置在基座21上作為基板20，並且操作加熱器28以將成膜室27內的溫度升高至480℃。接著，打開流量控制閥23a，23b，從作為載氣源的載氣供給裝置22a，22b，供給載氣到成膜室27內，用載氣充分置換成膜室27內的環境氣後，將載氣的流量調節至5L/min並將載氣(稀釋)的流量調節至0.5L/min。而且，使用氮氣作為載氣。
1-1-4、形成半導體薄膜
接著，以2.4MHz使超音波振動子26振動，該振動通過水25a傳播至原料溶液24a，藉以使原料溶液24a霧化而產生霧。利用載氣將該霧導入成膜室27內，並且在大氣壓和510℃下使霧在成膜室27中反應，並且在基板20上形成半導體膜。而且，膜厚為2.5μm，成膜時間為180分鐘。
1-1-5、評估
使用XRD衍射裝置，鑑定在上述1-1-4所得到之膜的相，所得到之膜為α-Ga2O3。
1-2、形成n+型半導體層
使0.05M乙醯丙酮鎵水溶液含有體積比為1.5%的鹽酸和0.2%的氯化錫，並且將其用作原料溶液。此外，與上述1-1相同，在上述1-1得到的n-型半導體層上形成半導體膜。對於所得到的薄膜，使用XRD衍射裝置鑑定薄膜的相，所得到之薄膜為α-Ga2O3。
1-3、形成歐姆電極
在n+型半導體層上，通過電子束蒸鍍分別沈積Ti層和Au層。而且，Ti層的厚度為35nm，Au層的厚度為175nm。
1-4、形成肖特基電極
在剝離藍寶石基板之後，通過電子束蒸鍍將Pt層沈積在n-型半導體層上。然後，使用高速退火設備(RTA)，在氮氣環境氣中以400℃進行退火處理30秒，形成被退火處理後的Pt層。此外，還通過光刻和蝕刻處理形成未經過退火處理的Pt層。
1-5、評估
進行IV測量。結果，未退火處理的Pt層的能障高度為1.5eV，退火處理後的Pt層的能障高度為0.9eV。而且，退火處理後的Pt層的IV測量結果顯示於圖10中。
(參考例2：用p型半導體調節能障高度)
在參考例2中，評估了用p型半導體對能障高度的調節。
2-1、形成p型半導體層
作為基板，使用在表面上具有以霧化CVD形成的n+型半導體層的藍寶石基板。作為原料溶液，採用的溶液為使溴化鎵和溴化鎂混合於超純水，並將水溶液調節成鎂與鎵的原子比為1：0.01而且溴化鎵為0.1摩爾/L，此時，含有體積比為20%的氫鹵酸。載氣的流量為1L/min，載氣(稀釋)的流量為1L/min。將成膜溫度設為520℃。將成膜時間設為60分鐘。除上述之外，其他相同於1-1，形成半導體膜。對於所得到的薄膜，使用XRD衍射裝置鑑定薄膜的相，結果，使用氫溴酸作為氫鹵酸得到的薄膜為α-Ga2O3。
2-2、評估
為了確定在p型半導體層中，鎂是否能正常地發揮p型摻雜劑的作用。對在上述2-1得到的α-Ga2O3膜進行IV測定。結果，它顯示出優異的整流性能，並且n+型半導體層和p型半導體層形成良好的PN接面。從IV測量結果，可以清楚地看出，由於鎂正常地發揮p型摻雜劑的作用，因此通過p型半導體的形成，能夠調節能障高度。
【產業上利用的可能性】
本發明的半導體裝置，可以用於半導體(例如，化合物半導體的電子裝置等)、電子元件和電氣機器部件、光學和電子照片相關裝置、工業部件等之各種領域，特別是有用功率裝置。
1‧‧‧能障高度調節區域
2‧‧‧能障電極
3‧‧‧半導體區域
4‧‧‧歐姆電極

Claims (17)

  1. 一種半導體裝置，至少包括：半導體區域、及設置在該半導體區域上的能障電極，其中，該半導體區域包含氧化物半導體作為主成分，在該半導體區域和該能障電極之間，設有能障高度調節區域，該能障高度調節區域與該能障電極或該半導體區域的能障高度，大於該半導體區域和該能障電極的界面處的能障高度，並且多數的該能障高度調節區域被設於該半導體區域表面且包含p型氧化物半導體作為主成分。
  2. 一種半導體裝置，至少包括：半導體區域、及設置在該半導體區域上的能障電極，其中，該半導體區域包含氧化物半導體作為主成分，在該半導體區域和該能障電極之間，設有能障高度調節區域，該能障高度調節區域與該能障電極或該半導體區域的能障高度，大於該半導體區域和該能障電極的界面處的能障高度，並且多數的該能障高度調節區域被設於該半導體區域表面且包含金屬作為主成分。
  3. 根據請求項1或2所述的半導體裝置，其中，該些能障高度調節區域分別設置在該能障電極的兩端和該半導體區域之間。
  4. 根據請求項1或2所述的半導體裝置，其中，該能障高度調節區域突出到該能障電極內。
  5. 根據請求項1或2所述的半導體裝置，其中，在該能障電極的外周邊部設有保護環。
  6. 根據請求項5所述的半導體裝置，其中，該保護環的一部分或全部被埋入在該半導體區域表面。
  7. 根據請求項1或2所述的半導體裝置，其中，該能障電極與該能障高度調節區域的界面處的能障高度為1eV以上。
  8. 根據請求項1或2所述的半導體裝置，其中，該能障電極的電極材料為金屬。
  9. 根據請求項1或2所述的半導體裝置，其中，該半導體區域包含結晶性氧化物半導體作為主成分。
  10. 根據請求項1或2所述的半導體裝置，其中，該半導體區域包含鎵化合物作為主成分。
  11. 根據請求項1或2所述的半導體裝置，其中，該半導體區域包含α-Ga2O3或其混晶作為主成分。
  12. 根據請求項1或2所述的半導體裝置，其中，該能障高度調節區域被埋入於該半導體區域表面。
  13. 根據請求項1所述的半導體裝置，其中，該能障高度調節區域包含剛玉結構或六方結構的p型氧化物半導體作為主成分。
  14. 根據請求項1或2所述的半導體裝置，其中，該半導體裝置為二極體。
  15. 根據請求項1或2所述的半導體裝置，其中，該半導體裝置為接面能障肖特基二極體。
  16. 根據請求項1或2所述的半導體裝置，其中，該半導體裝置為功率裝置。
  17. 一種半導體系統，包括半導體裝置，其中該半導體裝置為根據請求項1至16任一項所述的半導體裝置。
TW107123564A 2017-07-08 2018-07-06 半導體裝置 TWI783003B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-134243 2017-07-08
JP2017134243 2017-07-08

Publications (2)

Publication Number Publication Date
TW201907572A TW201907572A (zh) 2019-02-16
TWI783003B true TWI783003B (zh) 2022-11-11

Family

ID=65002661

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107123564A TWI783003B (zh) 2017-07-08 2018-07-06 半導體裝置

Country Status (8)

Country Link
US (1) US11450774B2 (zh)
EP (1) EP3654387A4 (zh)
JP (2) JP7313609B2 (zh)
KR (2) KR20230044336A (zh)
CN (1) CN110870079B (zh)
SG (1) SG11202000144YA (zh)
TW (1) TWI783003B (zh)
WO (1) WO2019013136A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020013243A1 (ja) * 2018-07-12 2020-01-16 株式会社Flosfia 半導体装置
EP3823041A4 (en) * 2018-07-12 2022-04-20 Flosfia Inc. SEMICONDUCTOR DEVICE
US20210320179A1 (en) * 2018-07-12 2021-10-14 Flosfia Inc. Semiconductor device
JP7279587B2 (ja) * 2018-09-25 2023-05-23 豊田合成株式会社 半導体装置の製造方法
US11088242B2 (en) 2019-03-29 2021-08-10 Flosfia Inc. Crystal, crystalline oxide semiconductor, semiconductor film containing crystalline oxide semiconductor, semiconductor device including crystal and/or semiconductor film and system including semiconductor device
EP3823045A1 (en) 2019-11-14 2021-05-19 Flosfia Inc. Semiconductor device and system including semiconductor
JP2022061884A (ja) * 2020-10-07 2022-04-19 株式会社タムラ製作所 ショットキーダイオード
CN113066870B (zh) * 2021-03-25 2022-05-24 电子科技大学 一种具有终端结构的氧化镓基结势垒肖特基二极管

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110215338A1 (en) * 2010-03-08 2011-09-08 Qingchun Zhang Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US20160197202A1 (en) * 2013-08-19 2016-07-07 Idemitsu Kosan Co., Ltd. Oxide semiconductor substrate and schottky barrier diode
WO2017111173A1 (ja) * 2015-12-25 2017-06-29 出光興産株式会社 積層体
JP2017118090A (ja) * 2015-12-21 2017-06-29 株式会社Flosfia 積層構造体および半導体装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52101970A (en) 1976-02-20 1977-08-26 Sumitomo Electric Ind Ltd Semiconductor element having schottoky barriercontact
JPH0642541B2 (ja) 1988-04-22 1994-06-01 サンケン電気株式会社 ショットキバリア半導体装置
JPH05326925A (ja) * 1992-05-14 1993-12-10 Shindengen Electric Mfg Co Ltd ショットキバリア半導体装置
JPH1084120A (ja) * 1996-09-09 1998-03-31 Toshiba Corp 半導体装置
JP2006318956A (ja) 2005-05-10 2006-11-24 Sumitomo Electric Ind Ltd ショットキーダイオードを有する半導体装置
JP2006352028A (ja) 2005-06-20 2006-12-28 Sumitomo Electric Ind Ltd 整流素子およびその製造方法
JP2008172035A (ja) 2007-01-12 2008-07-24 Univ Of Fukui ショットキーダイオード
JP5414019B2 (ja) * 2008-04-01 2014-02-12 独立行政法人産業技術総合研究所 バリアハイト制御をしたダイヤモンド電子デバイス
JP5382763B2 (ja) * 2008-04-09 2014-01-08 独立行政法人産業技術総合研究所 半導体素子及びその製造方法と、該半導体素子を備えた電子デバイス
JP2010225914A (ja) * 2009-03-24 2010-10-07 Sanyo Electric Co Ltd ショットキーバリアダイオード
US8816468B2 (en) 2010-10-21 2014-08-26 Vishay General Semiconductor Llc Schottky rectifier
JP2012175090A (ja) * 2011-02-24 2012-09-10 Panasonic Corp ショットキーバリア型半導体装置
JP5306392B2 (ja) * 2011-03-03 2013-10-02 株式会社東芝 半導体整流装置
US9455326B2 (en) * 2012-02-15 2016-09-27 Fuji Electric Co., Ltd. Wide bandgap semiconductor device
JP6053103B2 (ja) * 2012-04-12 2016-12-27 富士電機株式会社 ワイドバンドギャップ半導体装置およびその製造方法
JP2014053393A (ja) 2012-09-06 2014-03-20 Sumitomo Electric Ind Ltd ワイドギャップ半導体装置およびその製造方法
JP2014078660A (ja) 2012-10-12 2014-05-01 Sumitomo Electric Ind Ltd ワイドギャップ半導体装置およびその製造方法
JP6064547B2 (ja) 2012-11-28 2017-01-25 サンケン電気株式会社 半導体装置
JP6242724B2 (ja) * 2014-03-20 2017-12-06 株式会社東芝 半導体装置およびその製造方法
KR102018329B1 (ko) * 2014-07-22 2019-09-04 가부시키가이샤 플로스피아 결정성 반도체막 및 판상체 및 반도체장치
JP6411258B2 (ja) 2015-03-19 2018-10-24 新電元工業株式会社 半導体装置
WO2016198388A1 (en) 2015-06-09 2016-12-15 Abb Schweiz Ag Method for manufacturing an edge termination for a silicon carbide power semiconductor device
JP6767705B2 (ja) * 2016-04-28 2020-10-14 パナソニックＩｐマネジメント株式会社 半導体素子
JP6967238B2 (ja) 2017-02-28 2021-11-17 株式会社タムラ製作所 ショットキーバリアダイオード

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110215338A1 (en) * 2010-03-08 2011-09-08 Qingchun Zhang Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US20160197202A1 (en) * 2013-08-19 2016-07-07 Idemitsu Kosan Co., Ltd. Oxide semiconductor substrate and schottky barrier diode
JP2017118090A (ja) * 2015-12-21 2017-06-29 株式会社Flosfia 積層構造体および半導体装置
WO2017111173A1 (ja) * 2015-12-25 2017-06-29 出光興産株式会社 積層体

Also Published As

Publication number Publication date
SG11202000144YA (en) 2020-02-27
CN110870079A (zh) 2020-03-06
WO2019013136A1 (ja) 2019-01-17
JP7313609B2 (ja) 2023-07-25
KR20230044336A (ko) 2023-04-03
CN110870079B (zh) 2024-01-09
JP2023068204A (ja) 2023-05-16
KR20200020785A (ko) 2020-02-26
US20200152805A1 (en) 2020-05-14
EP3654387A4 (en) 2021-03-31
JPWO2019013136A1 (ja) 2020-06-18
EP3654387A1 (en) 2020-05-20
US11450774B2 (en) 2022-09-20
TW201907572A (zh) 2019-02-16

Similar Documents

Publication Publication Date Title
TWI783003B (zh) 半導體裝置
CN109427867B (zh) 半导体装置
TWI667792B (zh) Semiconductor device
TWI830750B (zh) 半導體裝置及半導體系統
US20180097073A1 (en) Semiconductor device and semiconductor system including semiconductor device
CN109427915B (zh) 半导体装置
JP2018060992A (ja) 半導体装置
WO2020013242A1 (ja) 半導体装置
JP6999106B2 (ja) 半導体装置
JP6999103B2 (ja) 半導体装置
JP6999105B2 (ja) 半導体装置の製造方法
JP6999104B2 (ja) 半導体装置
TW202017192A (zh) 半導體裝置
US20220223737A1 (en) Semiconductor device
TW202101767A (zh) 半導體裝置
TW202118048A (zh) 疊層結構體及半導體裝置
JP2018032699A (ja) 半導体装置