CN110870079A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110870079A
CN110870079A CN201880045648.7A CN201880045648A CN110870079A CN 110870079 A CN110870079 A CN 110870079A CN 201880045648 A CN201880045648 A CN 201880045648A CN 110870079 A CN110870079 A CN 110870079A
Authority
CN
China
Prior art keywords
barrier
semiconductor
region
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880045648.7A
Other languages
English (en)
Other versions
CN110870079B (zh
Inventor
杉本雅裕
高桥勲
神原仁志
四戸孝
人罗俊实
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flosfia Inc
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flosfia Inc filed Critical Flosfia Inc
Publication of CN110870079A publication Critical patent/CN110870079A/zh
Application granted granted Critical
Publication of CN110870079B publication Critical patent/CN110870079B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)

Abstract

本发明提供一种特别对功率器件有用的半导体特性优异的半导体装置。一种半导体装置，至少具备半导体区域和设置在该半导体区域上的势垒电极，在所述半导体区域与所述势垒电极之间设置有势垒高度调整区域，与所述半导体区域与所述势垒电极的界面中的势垒高度相比，所述势垒高度调整区域与所述势垒电极之间的势垒高度更大，在所述半导体区域表面嵌入有多个所述势垒高度调整区域。

Description

半导体装置
技术领域
本发明涉及作为功率器件等有用的半导体装置以及具备该半导体装置的半导体系统。
背景技术
以往，众所周知在半导体基板上设置有肖特基势垒电极的半导体装置，以增大反向耐压，进一步减小正向上升电压等为目的，对肖特基势垒电极进行各种研究。
在专利文献1中记载了在半导体上的中央部配置势垒高度变小的金属，在半导体上的周边部形成势垒高度变大的金属与半导体的肖特基接触，增大反向耐压，进一步减小正向上升电压。
另外，对于肖特基电极与欧姆电极的组合也进行了研究，例如专利文献2中记载了由同种金属构成的肖特基电极与欧姆电极在基板上形成的宽带隙半导体装置，记载了通过这样的结构，能够提高当浪涌电流等高电流正向流动时的热破坏耐性。但是，在肖特基结与欧姆结的各界面的密合性和各结之间的密合性存在课题，另外，电极材料也需要限制，进而，还存在根据温度而造成势垒高度变化的问题等，并不总是令人满意。为此，期待一种上升电压低、温度稳定性也优异的半导体装置。
此外，在专利文献3中记载了经由短路部连接了导电型的保护环和与肖特基电极接合的主接合部的半导体装置，这种半导体装置缓和电场集中，对提高耐压有贡献。但是，即使设置了许多保护环，由于与主接合部发生短路，因此存在耐压反而恶化等问题。
专利文献1：日本专利特开昭52-101970号公报
专利文献2：日本专利特开2014-78660号公报
专利文献3：日本专利特开2014-107408号公报
发明内容
本发明的目的在于提供一种肖特基特性及半导体特性优异的半导体装置。
本发明人等为了实现上述目的而进行锐意研究的结果是，通过在至少具备半导体区域和设置在该半导体区域上的势垒电极的半导体装置中，在所述半导体区域与所述势垒电极之间，将与所述半导体区域与所述势垒电极的界面中的势垒高度相比，与所述势垒电极的势垒高度变大的多个势垒高度调整区域嵌入所述半导体区域表面，从而能够降低上升电压，使得温度稳定性优异，进而能够使得耐压更加优异，这种半导体装置能够一举解决上述现有的问题。
另外，发明人等在得到上述见解之后，进一步经过反复研究，终于完成了本发明。
即，本发明涉及以下的技术方案。
[1]一种半导体装置，至少具备半导体区域和设置在该半导体区域上的势垒电极，其特征在于，在所述半导体区域与所述势垒电极之间，设置有势垒高度调整区域，与所述半导体区域与所述势垒电极的界面中的势垒高度相比，所述势垒高度调整区域与所述势垒电极之间的势垒高度更大，在所述半导体区域表面设置有多个所述势垒高度调整区域。
[2]一种半导体装置，至少具备半导体区域和设置在该半导体区域上的势垒电极，其特征在于，在所述半导体区域与所述势垒电极之间，设置有势垒高度调整区域，与所述半导体区域与所述势垒电极的界面中的势垒高度相比，所述势垒高度调整区域与所述势垒电极之间的势垒高度更大，在所述半导体区域表面嵌入有多个所述势垒高度调整区域。
[3]根据所述[1]所述的半导体装置，其中，在所述势垒电极的两端与所述半导体区域之间，分别设置有所述势垒高度调整区域。
[4]根据所述[1]所述的半导体装置，其中，所述势垒高度调整区域在所述势垒电极内突出。
[5]根据所述[1]所述的半导体装置，其中，在所述势垒电极的外周边部设置有保护环。
[6]根据所述[5]所述的半导体装置，其中，所述保护环的一部分或全部被嵌入所述半导体区域表面。
[7]根据所述[1]所述的半导体装置，其中，所述势垒电极与所述势垒高度调整区域的界面中的势垒高度为1eV以上。
[8]根据所述[1]所述的半导体装置，其中，所述势垒电极的电极材料为金属。
[9]根据所述[1]所述的半导体装置，其中，所述半导体区域包括晶体性氧化物半导体作为主要成分。
[10]根据所述[1]所述的半导体装置，其中，所述半导体区域包括镓化合物作为主要成分。
[11]根据所述[1]所述的半导体装置，其中，所述半导体区域包括α-Ga2O3或其混晶作为主要成分。
[12]根据所述[1]或[2]所述的半导体装置，其中，所述势垒高度调整区域包括p型氧化物半导体作为主要成分。
[13]根据所述[1]或[2]所述的半导体装置，其中，所述势垒高度调整区域包括具有刚玉结构或六方晶结构的p型氧化物半导体作为主要成分。
[14]根据所述[1]所述的半导体装置，其中，其为二极管。
[15]根据所述[1]所述的半导体装置，其中，其为结势垒肖特基二极管。
[16]根据所述[1]所述的半导体装置，其中，其为功率器件。
[17]一种半导体系统，具备半导体装置，其中，所述半导体装置为所述[1]～[16]中任一项所述的半导体装置。
本发明的半导体装置的肖特基特性及半导体特性优异。
附图说明
图1是示意性地示出本发明的结势垒肖特基二极管(JBS)的优选的一个方案的图。
图2是说明图1的结势垒肖特基二极管(JBS)的优选的制造方法的图。
图3是示意性地示出本发明的结势垒肖特基二极管(JBS)的优选的一个方案的图。
图4是说明图3的结势垒肖特基二极管(JBS)的优选的制造方法的图。
图5是说明图3的结势垒肖特基二极管(JBS)的优选的制造方法的图。
图6示意性地示出电源系统的优选的一例的图。
图7示意性地示出系统装置的优选的一例的图。
图8示意性地示出电源装置的电源电路图的优选的一例的图。
图9是在参考例中使用的成膜装置(雾化CVD装置)的概略结构图。
图10是示出参考例中的IV测定结果的图，(a)示出正向测定结果，(b)示出反向测定结果。
图11是示意性地示出本发明的结势垒肖特基二极管(JBS)的优选的一个方案的图。
图12是说明图11的结势垒肖特基二极管(JBS)的优选的制造方法的图。
图13是示意性地示出本发明的结势垒肖特基二极管(JBS)的优选的一个方案的图。
图14是说明图13的结势垒肖特基二极管(JBS)的优选的制造方法的图。
图15是示意性地示出本发明的结势垒肖特基二极管(JBS)的优选的一个方案的图。
图16是示意性地示出本发明的结势垒肖特基二极管(JBS)的优选的一个方案的图。
图17是示意性地示出本发明的结势垒肖特基二极管(JBS)的优选的一个方案的图。
图18是示意性地示出本发明的结势垒肖特基二极管(JBS)的优选的一个方案的图。
具体实施方式
本发明的半导体装置至少具备半导体区域和设置在该半导体区域上的势垒电极，其特征在于，在所述半导体区域与所述势垒电极之间，设置有势垒高度调整区域，与所述半导体区域与所述势垒电极的界面中的势垒高度相比，所述势垒高度调整区域与所述势垒电极之间的势垒高度更大，在所述半导体区域表面设置有多个所述势垒高度调整区域。
另外，本发明的半导体装置至少具备半导体区域和设置在该半导体区域上的势垒电极，其特征在于，在所述半导体区域与所述势垒电极之间，设置有势垒高度调整区域，与所述半导体区域与所述势垒电极的界面中的势垒高度相比，所述势垒高度调整区域与所述势垒电极之间的势垒高度更大，在所述半导体区域表面嵌入有多个所述势垒高度调整区域。
另外，在本发明中，还优选地，所述势垒高度调整区域在所述势垒电极内突出，更优选地，所述势垒高度调整区域被嵌入所述半导体区域表面，且在势垒电极内突出。根据上述优选的方案，能够进一步抑制电场集中，且进一步降低接触电阻。
如果所述势垒电极在与所述半导体区域的界面形成具有规定的势垒高度的肖特基势垒，则不特别限定。如果所述势垒电极的电极材料能够用作势垒电极，则不特别限定，可以是导电性无机材料，也可以是导电性有机材料。在本发明中，优选地，所述电极材料为金属。作为所述金属，没有特别限定，但是优选地，例如可以举出选自元素周期表第4族～第11族中的至少一种金属等。作为元素周期表第4族的金属，例如可以举出钛(Ti)、锆(Zr)、铪(Hf)等，其中优选为Ti。作为元素周期表第5族的金属，例如可以举出钒(V)、铌(Nb)、钽(Ta)等。作为元素周期表第6族的金属，例如可以举出选自铬(Cr)、钼(Mo)和钨(W)等中的一种或两种以上的金属等，在本发明中，为了开关特性等半导体特性更加良好，因此优选为Cr。作为元素周期表第7族的金属，例如可以举出锰(Mn)、锝(Tc)、镭(Re)等。作为元素周期表第8族的金属，例如可以举出铁(Fe)、钌(Ru)、锇(Os)等。作为元素周期表第9族的金属，例如可以举出钴(Co)、铑(Rh)、铱(Ir)等。作为元素周期表第10族的金属，例如可以举出镍(Ni)、钯(Pd)、铂(Pt)等，其中优选为Pt。作为元素周期表第11族的金属，例如可以举出铜(Cu)、银(Ag)、金(Au)等。作为所述势垒电极的形成方式，例如可以举出公知的方式等，更具体地例如可以举出干法和湿法等。作为干法，例如可以举出溅射、真空蒸镀、CVD等公知的方式。作为湿法，例如可以举出丝网印刷和模压涂布等。
如果所述半导体区域将半导体作为主要成分，则不特别限定，在本发明中，优选地，所述半导体区域包括晶体性氧化物半导体作为主要成分，更优选地，是包括n型半导体作为主要成分的n型半导体区域。优选地，所述晶体性氧化物半导体具有β-gallia结构或刚玉结构，更优选地，具有刚玉结构。另外，优选地，所述半导体区域包括镓化合物作为主要成分，更优选地，将InAlGaO类半导体设为主要成分，最优选地，包括α-Ga2O3或其混晶作为主要成分。此外，“主要成分”例如在晶体性氧化物半导体为α-Ga2O3的情况下，以所述半导体区域中的金属元素中的镓的原子比为0.5以上的比例包含α-Ga2O3即可。在本发明中，优选地，所述半导体区域中的金属元素中的镓的原子比为0.7以上，更优选地，为0.8以上。另外，所述半导体区域通常是单相区域，但只要不阻碍本发明的目的，则还可以进一步具有由不同的半导体相构成的第二半导体区域或其他相等。另外，所述半导体区域通常是膜状，可以是半导体膜。所述半导体区域的半导体膜的厚度不特别限定，可以是1μm以下，也可以是1μm以上，但在本发明中，优选为1μm～40μm，更优选为1μm～25μm。所述半导体膜的表面积不特别限定，可以是1mm2以上，也可以是1mm2以下。此外，所述晶体性氧化物半导体通常是单晶，但也可以是多晶。另外，所述半导体膜可以是单层膜，也可以是多层膜。在所述半导体膜是多层膜的情况下，优选地，所述多层膜的膜厚为40μm以下，另外，还优选地，是至少包括第一半导体层和第二半导体层的多层膜，在第一半导体层上设置有肖特基电极的情况下，第一半导体层的载体浓度小于第二半导体层的载体浓度的多层膜。此外，在这种情况下，第二半导体层中通常包含掺杂物，并且能够通过调节掺杂物量，适当地设定所述半导体层的载体浓度。
优选地，所述半导体膜包含掺杂物。所述掺杂物不特别限定，可以是公知的物质。作为所述掺杂物，例如可以举出锡、锗、硅、钛、锆、钒或铌等n型掺杂物或p型掺杂物等。在本发明中，优选地，所述掺杂物为Sn、Ge或Si。关于掺杂物的含量，在所述半导体膜的组成中，优选为0.00001原子％以上，更优选为0.00001原子％～20原子％，最优选为0.00001原子％～10原子％。此外，在本发明中，用于第一半导体层的掺杂物为锗、硅、钛、锆、钒或铌，用于第二半导体层的掺杂物为锡，由于不损害密合性，半导体特性进一步良好，因此优选。
所述半导体膜例如使用雾化CVD法等方式形成，更具体地，例如通过使原料溶液雾化或液滴化(雾化·液滴化工序)，将得到的雾或液滴通过载气运送到基体上(运送工序)，然后在成膜室内通过使所述雾或液滴产生热反应，从而在基体上层叠包括晶体性氧化物半导体作为主要成分的半导体膜(成膜工序)而适当形成。
(雾化·液滴化工序)
雾化·液滴化工序使所述原料溶液雾化或液滴化。所述原料溶液的雾化方式或液滴化方式只要能使所述原料溶液雾化或液滴化则不特别限定，可以是公知的方式，在本发明中，优选使用超声波的雾化方式或液滴化方式。使用超声波得到的雾或液滴的初速度为零，在空中飘浮，因此优选，例如由于不是喷雾那样地吹动的雾，而是能够在空间中飘浮并作为气体进行运送的雾，因此没有因冲突能造成的损伤，所以非常适宜。液滴尺寸不特别限定，可以是数毫米左右的液滴，优选为50μm以下，更优选为100nm～10μm。
(原料溶液)
所述原料溶液能够雾化或液滴化，如果包括能够形成半导体区域的原料则不特别限定，可以是无机材料，也可以是有机材料，在本发明中，优选地，所述原料为金属或金属化合物，更优选地，包括选自镓、铁、铟、铝、钒、钛、铬、铑、镍、钴、锌、镁、钙、硅、铱、锶及钡中的一种或两种以上的金属。
在本发明中，作为所述原料溶液，能够适当使用使所述金属以络合物或盐的形态溶解或分散到有机溶剂或水中的物质。作为络合物的形态，例如可以举出乙酰丙酮络合物、羰基络合物、胺络合物、氢化物络合物等。作为盐的形态，例如可以举出有机金属盐(例如金属醋酸盐、金属草酸盐、金属柠檬酸盐等)、硫化金属盐、硝化金属盐、磷酸化金属盐、卤化金属盐(例如氯化金属盐、溴化金属盐、碘化金属盐等)等。
另外，优选地，在所述原料溶液中混合氢卤酸或氧化剂等添加剂。作为所述氢卤酸，例如可以举出氢溴酸、盐酸、氢碘酸等，其中，出于得到更优质的膜的理由，优选为氢溴酸或氢碘酸。作为所述氧化剂，例如可以举出过氧化氢(H2O2)、过氧化钠(Na2O2)、过氧化钡(BaO2)、过氧化苯甲酰(C6H5CO)2O2等的过氧化物，次氯酸(HClO)、过氯酸、硝酸、臭氧水、过醋酸和硝基苯等有机过氧化物等。
所述原料溶液中还可以包含掺杂物。通过使原料溶液中包含掺杂物，从而能够良好地进行掺杂。所述掺杂物只要不阻碍本发明的目的，则不特别限定。作为所述掺杂物，例如可以举出锡、锗、硅、钛、锆、钒或铌等n型掺杂物或p型掺杂物等。掺杂物的浓度通常可以是约1×1016/cm3～1×1022/cm3，另外，还可以使掺杂物的浓度例如为约1×1017/cm3以下的低浓度。另外，进而，根据本发明，可以使掺杂物以约1×1020/cm3以上的高浓度含有。在本发明中，优选以1×1017/cm3以上的载体浓度含有。
原料溶液的溶剂不特别限定，可以是水等无机溶剂，也可以是乙醇等有机溶剂，还可以是无机溶剂与有机溶剂的混合溶剂。在本发明中，优选地，所述溶剂包括水，更优选为水或水与乙醇的混合溶剂。
(运送工序)
在运送工序中，通过载气将所述雾或所述液滴运送到成膜室内。作为所述载气，只要不阻碍本发明的目的则不特别限定，例如可以举出氧、臭氧、氮或氩等非活性气体，或者氢气或合成气体等还原气体等作为适当的例子。另外，载气的种类可以为一种，但也可以为两种以上，还可以进一步将降低流量的稀释气体(例如10倍稀释气体等)等作为第二载气使用。另外，载气的供给部位不仅仅有一个，也可以有两个以上。载气的流量不特别限定，优选为0.01～20L/分钟，更优选为1～10L/分钟。在有稀释气体的情况下，稀释气体的流量优选为0.001～2L/分钟，更优选为0.1～1L/分钟。
(成膜工序)
在成膜工序中，通过在成膜室内使所述雾或液滴产生热反应，从而在基体上形成所述半导体膜。热反应只要通过热而使所述雾或液滴反应即可，反应条件等也只要不阻碍本发明的目的则不特别限定。在本工序中，通常以溶剂的蒸发温度以上的温度进行所述热反应，优选为不过高的温度(例如1000℃)以下，更优选为650℃以下，最优选为300℃～650℃。另外，热反应只要不阻碍本发明的目的，可以在真空下、非氧气氛下、还原气体气氛下以及氧气氛下的任意气氛下进行，优选在非氧气氛下或氧气氛下进行。另外，可以在大气压下、加压下及减压下的任意条件下进行，在本发明中，优选在大气压下进行。此外，通过调整成膜时间，能够设定膜厚。
(基体)
所述基体如果能够支撑所述半导体膜则不特别限定。所述基体的材料只要不阻碍本发明的目的，则不特别限定，可以是公知的基体，也可以是有机化合物，还可以是无机化合物。作为所述基体的形状，可以是任何形状的基体，对所有形状都是有效的，例如可以举出平板或圆板等板状、纤维状、棒状、圆柱状、角柱状、筒状、螺旋状、球状、环状等，在本发明中，优选为基板。基板的厚度在本发明中并不特别限定。
所述基板为板状，如果是作为所述半导体膜的支撑体的基板就不特别限定。可以是绝缘体基板，也可以是半导体基板，还可以是金属基板或导电性基板，优选地，所述基板为绝缘体基板，另外，还优选地，是在表面具有金属膜的基板。作为所述基板，例如可以举出包括具有刚玉结构的基板材料作为主要成分的基底基板、或者包括具有β-gallia结构的基板材料作为主要成分的基底基板、包括具有六方晶结构的基板材料作为主要成分的基底基板等。在此，“主要成分”是指具有所述特定的晶体结构的基板材料相对于基板材料的全部成分，优选以原子比计包含50％以上，更优选包含70％以上，进一步优选包含90％以上，也可以是100％。
基板材料只要不阻碍本发明的目的，则不特别限定，可以是公知的材料。作为所述的具有刚玉结构的基板材料，例如适当举出α-Al2O3(蓝宝石基板)或α-Ga2O3，可以举出a面蓝宝石基板、m面蓝宝石基板、r面蓝宝石基板、c面蓝宝石基板、α型氧化镓基板(a面、m面或r面)等作为更适当的例子。作为以具有β-gallia结构的基板材料作为主要成分的基底基板，例如可以举出β-Ga2O3基板，或者包括Ga2O3和Al2O3且Al2O3为大于0wt％且60wt％以下的混晶体基板等。另外，作为以具有六方晶结构的基板材料为主要成分的基底基板，例如可以举出SiC基板、ZnO基板、GaN基板等。
在本发明中，在所述成膜工序之后，还可以进行退火处理。关于退火的处理温度，只要不阻碍本发明的目的，则不特别限定，通常为300℃～650℃，优选为350℃～550℃。另外，退火的处理时间通常为1分钟～48小时，优选为10分钟～24小时，更优选为30分钟～12小时。另外，关于退火处理，只要不阻碍本发明的目的，可以在任何气氛下进行，优选为非氧气氛下，更优选为氮气氛下。
另外，在本发明中，可以直接在所述基体上设置所述半导体膜，也可以经由缓冲层(缓冲层)或应力缓和层等其他层设置所述半导体膜。各层的形成方式不特别限定，可以是公知的方式，在本发明中，优选为雾化CVD法。
在本发明中，也可以在使用了将所述半导体膜从所述基体等剥离等的公知的方式之后，作为所述半导体区域用于半导体装置，还可以直接作为所述半导体区域用于半导体装置。
与所述半导体区域与所述势垒电极的界面中的势垒高度相比，如果所述势垒高度调整区域是与所述势垒电极之间或与所述半导体区域之间的势垒高度更大的区域，则不特别限定。所述势垒高度调整区域通常以与所述半导体区域与所述势垒电极的界面中的势垒高度相比，与所述势垒电极或与所述半导体区域的势垒高度变大的导电性材料作为主要成分。在此，“主要成分”是指所述导电性材料相对于所述势垒高度调整区域的全部成分，优选以原子比计包含50％以上，更优选包含70％以上，进一步优选包含90％以上，还可以是100％以上。所述导电性材料只要不阻碍本发明的目的，则不特别限定，优选为金属氧化物或金属。作为所述金属氧化物，例如可以举出作为所述的半导体区域的主要成分示例的金属氧化物等。作为所述金属，可以举出作为所述的势垒电极示例的金属等。另外，还可以通过使用公知的方式来控制氧浓度、杂质浓度、界面态密度、末端结构、晶体结构或表面凹凸、调制工作函数和电子亲和力，来进行所述势垒高度的调整。另外，在本发明中，优选所述势垒高度调整区域以p型半导体作为主要成分。作为所述p型半导体，例如可以举出使用p型掺杂物(优选地，Mg、Zn、Ca)进行p型掺杂的晶体性氧化物半导体。另外，优选地，所述p型半导体具有刚玉结构或六方晶结构，更优选地，具有刚玉结构。另外，在本发明中，优选地，所述p型半导体为包括镓的氧化物半导体，更优选地，以InAlGaO类半导体作为主要成分，最优选地，包括α-Ga2O3或其混晶作为主要成分。适宜用于势垒高度调整层的所述p型半导体例如可以通过在包括金属的原料溶液中添加p型掺杂物和氢溴酸，并利用雾化CVD法来获得。此外，关于所述雾化CVD法的各工序以及各方式及各条件，可以与上述的雾化·液滴化工序、运送工序及成膜工序以及各方式及各条件等同样。
在本发明中，优选地，所述势垒高度调整层与所述势垒电极的肖特基势垒的势垒高度被调整为1eV以上。通过调整为这种优选的势垒高度，本发明的半导体装置的半导体特性(例如，开关特性等)可以更加良好。如果所述势垒高度调整区域的数量为2以上，则不特别限定。在本发明中，由于所述势垒高度调整区域的数量为3以上，能够更有效地进行所述势垒高度的调整，能够使所述半导体装置的半导体特性更优异，因此优选，更优选为4以上。
所述势垒高度调整区域的形成方式只要不阻碍本发明的目的，则不特别限定，也可以是公知的方式。例如，可以举出在与所述半导体区域的势垒电极的界面侧表面内设置多个沟道，然后在该沟道内形成包括势垒高度调整区域的主要成分的膜的方式。另外，例如还可以举出对于所述半导体区域的一部分区域，使用干法蚀刻、湿法蚀刻、等离子体处理、紫外线处理、热处理或者有机溶剂或有机酸等的表面处理等公知的表面处理方式实施表面改性，然后通过在该表面改性区域形成势垒电极来调整势垒高度并形成势垒高度调整区域的方式，或者对于所述半导体区域与势垒电极形成结的界面的一部分区域，在界面形成后或界面形成时，实施热处理(例如电子束退火或激光退火等)或者紫外线处理等来形成势垒高度调整区域的方式等。另外，进一步在本发明中，还可以组合上述的方式来形成势垒高度调整区域。另外，这些势垒高度调整区域的形成方式的实施还可以在真空气氛下进行，也可以在大气气氛下进行，另外还可以在特定的气体气氛下进行。
另外，本发明的半导体装置通常具备欧姆电极。所述欧姆电极可以使用公知的电极材料，只要不阻碍本发明的目的则并不特别限定，优选地，包括元素周期表第4族或第11族的金属。用于欧姆电极的适当的元素周期表第4族或第11族的金属可以与所述肖特基电极中包含的金属同样。另外，欧姆电极可以是单层的金属层，也可以包括两层以上的金属层。作为欧姆电极的形成方式，不特别限定，例如可以举出真空蒸镀法、溅射法等公知的方式等。另外，构成欧姆电极的金属也可以是合金。在本发明中，优选地，欧姆电极包括Ti或/和Au。
下面，使用附图对本发明的优选实施方式进行更详细说明，但本发明并不限定于这些实施方式。
图1示出作为本发明的优选实施方式之一的结势垒肖特基二极管(JBS)。图1的半导体装置包括：半导体区域3；势垒电极2，设置在所述半导体区域上且与所述半导体区域之间可形成肖特基势垒；以及势垒高度调整层，设置在势垒电极2与半导体区域3之间，且与所述半导体区域3之间可形成比势垒电极2的肖特基势垒的势垒高度更大的势垒高度的肖特基势垒。此外，势垒高度调整层1被嵌入半导体区域3。在本发明中，优选地，势垒高度调整层每隔一定间隔设置，更优选地，在所述势垒电极的两端与所述半导体区域之间分别设置有所述势垒高度调整区域。根据这种优选的方案，构成了热稳定性和密合性更优异、更减少泄漏电流、而且耐压等半导体特性更优异的JBS。此外，图1的半导体装置在半导体区域3上具备欧姆电极4。
图1的半导体装置的各层的形成方式只要不阻碍本发明的目的，则不特别限定，也可以是公知的方式。例如，可以举出通过真空蒸镀法或CVD法、溅射法、各种涂布技术等成膜后，通过光刻法进行图案化的方式、或者使用印刷技术等直接进行图案化的方式等。
以下，使用图2对图1的半导体装置的优选的制造工序等进行说明。图2的(a)示出在作为半导体区域3的半导体基板上层叠有欧姆电极4，在其相反侧表面形成有多个沟道的层叠体。并且，对于图2的(a)的层叠体，使用光刻法，如图2的(b)所示，在半导体区域3的沟道内形成势垒高度调整层1。在得到图2的(b)的层叠体之后，在势垒高度调整层1及半导体区域3上，通过所述干法(优选为真空蒸镀法或溅射)或所述湿法等形成势垒电极2，得到图2的(c)的层叠体。图2的(c)的层叠体由于为势垒高度调整层1被嵌入所述半导体区域3的结构，因此耐压特别优异。
图3示出作为本发明的优选实施方式之一的结势垒肖特基二极管(JBS)。图3的半导体装置与图1的半导体装置在势垒电极的外周边部设置有保护环5这一点上不同。通过这样构成，能够得到耐压等半导体特性更优异的半导体装置。另外，在本发明中，通过将保护环5的一部分分别嵌入半导体区域3表面，从而能够更有效地更良好地实现耐压。另外，进而通过保护环使用势垒高度高的金属，从而能够与势垒电极的形成相结合，在工业上有利地设置保护环，不会对半导体区域产生太大的影响，也能够不使导通电阻恶化而形成。
在所述保护环中，通常使用势垒高度高的材料。作为用于所述保护环的材料，例如可以举出势垒高度为1eV以上的导电性材料等，也可以是与所述电极材料相同的材料。在本发明中，由于所述保护环所使用的材料的耐压结构的设计自由度高，还能够设置多个保护环，能够灵活地使耐压更良好，因此优选为所述金属。另外，作为保护环的形状不特别限定，例如可以举出口字形、圆形、コ字形、L字形或带状等。在本发明中，优选为口字形状或圆形。保护环的数量也不特别限定，优选为3条以上，更优选为6条以上。
下面，使用图4及图5对图3的半导体装置的优选的制造工序等进行说明。图4的(a)示出在作为半导体区域3的半导体基板上层叠有欧姆电极4，并在其相反侧表面形成有多个沟道的层叠体。并且，对于图4的(a)的层叠体，通过光刻法，如图4的(b)所示，在将势垒高度调整区域1形成在半导体区域3上之后，如图4的(c)所示，使半导体区域3表面露出。图4的(b)及(c)的层叠体层叠有势垒高度调整区域1、半导体区域3和欧姆电极4。在得到图4的(c)的层叠体之后，在势垒高度调整层1及半导体区域3上，通过所述干法(优选为真空蒸镀法或溅射)或所述湿法等形成势垒电极2，得到图4的(d)的层叠体。
而且，对于图4的(d)的层叠体，进行使用了光刻法的蚀刻，如图5的(e)所示，去除势垒电极2的一部分及半导体区域3的一部分。在得到图5的(e)的层叠体之后，通过所述干法(优选为真空蒸镀法或溅射)或所述湿法等在露出表面的半导体区域3上形成保护环5，得到图5的(f)的层叠体。图5的(f)的层叠体分别层叠有保护环5、势垒电极2、势垒高度调整层1、半导体区域3和欧姆电极4。在得到图5的(f)的层叠体之后，进行使用了光刻法的蚀刻，去除不需要的部分，得到图5的(g)的层叠体。图5的(g)的层叠体由于势垒高度调整层1被嵌入半导体区域3，进而在半导体区域3的周边部具备嵌入结构的保护环5，因此在耐压等方面更优异。
在上述说明中，最后形成了保护环5，但在本发明中，还优选地，在形成势垒电极2之前形成保护环5，通过这样形成，能够抑制电极形成时的金属造成的影响。
图11示出作为本发明的优选实施方式之一的结势垒肖特基二极管(JBS)。图11的半导体装置包括：半导体区域3；势垒电极2，设置在所述半导体区域上且与所述半导体区域之间可形成肖特基势垒；以及势垒高度调整层，设置在势垒电极2与半导体区域3之间，且与所述半导体区域3之间可形成比势垒电极2的肖特基势垒的势垒高度更大的势垒高度的肖特基势垒。此外，势垒高度调整层1被嵌入半导体区域3，且从所述半导体区域3在势垒电极2内突出。在本发明中，优选地，势垒高度调整层每隔一定间隔设置，更优选地，在所述势垒电极的两端与所述半导体区域之间分别设置有所述势垒高度调整区域。根据这种优选的方案，JBS成为热稳定性和密合性更优异，更减少泄漏电流，更抑制电场集中，进而降低接触电阻等的半导体特性更优异的物质。此外，图11的半导体装置在与势垒电极2侧的相反侧的半导体区域3上具备欧姆电极4。
作为图11的半导体装置的各层的形成方式，可以举出上述的各层的形成方式等。
下面，使用图12对图11的半导体装置的优选的制造工序等进行说明。图12的(a)示出作为在表面形成有多个沟道的半导体区域3的半导体基板。并且，在图12的(a)的半导体基板上，作为势垒高度调整层1，通过雾化CVD成膜包括镓的p型氧化物半导体，得到图12的(b)所示的层叠体。对于得到的层叠体，进行使用了光刻法的蚀刻，去除不需要的部分，得到图12的(c)所示的层叠体。在得到图2的(c)的层叠体之后，在势垒高度调整层1及半导体区域3上通过所述干法(优选为真空蒸镀法或溅射)或所述湿法等形成势垒电极2，得到图12的(d)的层叠体。图12的(d)的层叠体由于是势垒高度调整层1被嵌入所述半导体区域3，且在势垒电极2内突出的结构，因此能够抑制电场集中，降低接触电阻，对耐压特别优异的半导体装置有用。
图13示出作为本发明的优选实施方式之一的结势垒肖特基二极管(JBS)。图13的半导体装置包括：半导体区域3；势垒电极2，设置在所述半导体区域上且与所述半导体区域之间可形成肖特基势垒；以及势垒高度调整层，设置在势垒电极2与半导体区域3之间，且与所述半导体区域3之间可形成比势垒电极2的肖特基势垒的势垒高度更大的势垒高度的肖特基势垒。此外，势垒高度调整层1层叠于半导体区域3上，且在势垒电极2内突出。在本发明中，优选地，势垒高度调整层每隔一定间隔设置，更优选地，在所述势垒电极的两端与所述半导体区域之间分别设置有所述势垒高度调整区域。根据这种优选的方案，JBS成为热稳定性和密合性更优异，更减少泄漏电流，更抑制电场集中，进而降低接触电阻等的半导体特性更优异的物质。此外，图13的半导体装置在与势垒电极2侧的相反侧的半导体区域3上具备欧姆电极4。
作为图13的半导体装置的各层的形成方式，可以举出上述的各层的形成方式等。
下面，使用图14对图13的半导体装置的优选的制造工序等进行说明。图12的(a)示出作为半导体区域3的半导体基板。并且，在图14的(a)的半导体基板上，作为势垒高度调整层1，通过雾化CVD成膜包括镓的p型氧化物半导体，得到图14的(b)所示的层叠体。对于得到的层叠体，进行使用了光刻法的蚀刻，去除不需要的部分，得到图14的(c)所示的层叠体。在得到图14的(c)的层叠体之后，在势垒高度调整层1及半导体区域3上，通过所述干法(优选为真空蒸镀法或溅射)或所述湿法等形成势垒电极2，得到图14的(d)的层叠体。图14的(d)的层叠体由于是势垒高度调整层1被嵌入所述半导体区域3，且在势垒电极2内突出的结构，因此能够抑制电场集中，降低接触电阻，对耐压特别优异的半导体装置有用。
图15示出作为本发明的优选实施方式之一的结势垒肖特基二极管(JBS)。图15的半导体装置与图11的半导体装置在势垒电极的外周边部设置有保护环5这一点上不同。通过这样构成，能够得到耐压等半导体特性更优异的半导体装置。此外，在本发明中，如图17所示，通过将保护环5的一部分分别嵌入半导体区域3表面，能够更有效地更良好地实现耐压。另外，进而通过在保护环使用势垒高度高的金属，从而能够与势垒电极的形成相结合，在工业上有利地设置保护环，不会对半导体区域产生太大的影响，也能够不使导通电阻恶化而形成。
图16示出作为本发明的优选实施方式之一的结势垒肖特基二极管(JBS)。图16的半导体装置与图13的半导体装置在势垒电极的外周边部设置有保护环5这一点上不同。通过这样构成，能够得到耐压等半导体特性更优异的半导体装置。此外，在本发明中，如图18所示，通过将保护环5的一部分分别嵌入半导体区域3表面，能够更有效地更良好地实现耐压。另外，进而通过在保护环使用势垒高度高的金属，从而能够与势垒电极的形成相结合，在工业上有利地设置保护环，不会对半导体区域产生太大的影响，也能够不使导通电阻恶化而形成。
所述半导体装置特别对功率器件有用。作为所述半导体装置，例如可以举出二极管或晶体管(例如，MESFET等)等，其中优选为二极管，更优选为结势垒肖特基二极管(JBS)。
本发明的半导体装置除了上述事项以外，进一步使用公知的方式，作为功率模块、逆变器或转换器来适当使用，进而，适当用于例如使用了电源装置的半导体系统等中。所述电源装置通过使用公知的方式来与布线图案等连接等，从而能够由所述半导体装置或者作为所述半导体装置来制作。图6示出电源系统的例子。图6使用多个所述电源装置和控制电路构成电源系统。如图7所示，所述电源系统能够与电子电路组合用于系统装置。此外，图8示出电源装置的电源电路图的一例。图8示出包括功率电路和控制电路的电源装置的电源电路，通过逆变器(由MOSFET：A～D构成)将DC(直流)电压以高频进行切换并转换为AC(交流)后，用变压器实施绝缘及变压，用整流MOSFET(A～B′)整流后，用DCL(平滑用线圈L1、L2)和电容器平滑，输出直流电压。此时，通过电压比较器将输出电压与基准电压进行比较，用PWM控制电路控制逆变器及整流MOSFET，以成为所希望的输出电压。
实施例
(参考例1：退火对势垒高度的调整)
1-1.n-型半导体层的形成
1-1-1.成膜装置
使用图9，对参考例中使用的雾化CVD装置19进行说明。雾化CVD装置19具备：载置基板20的基座21、供给载气的载气供给单元22a、用于调节从载气供给单元22a送出的载气的流量的流量调节阀23a、供给载气(稀释)的载气(稀释)供给单元22b、用于调节从载气(稀释)供给单元22b送出的载气的流量的流量调节阀23b、收容有原料溶液24a的雾发生源24、装有水25a的容器25、安装在容器25的底面的超声波振子26、由内径40mm的石英管构成的供给管27、以及设置在供给管27的周边部的加热器28。基座21由石英构成，载置有基板20的面从水平面倾斜。通过均由石英制作成为成膜室的供给管27和基座21，从而抑制在基板20上形成的膜内混入来自装置的杂质。
1-1-2.原料溶液的制作
在0.1M溴化镓水溶液中以体积比计含有20％的氢溴酸，将其作为原料溶液。
1-1-3.成膜准备
将由上述1-1-2.得到的原料溶液24a收容在雾发生源24内。接着，作为基板20，将蓝宝石基板设置在基座21上，启动加热器28并使成膜室27内的温度升温至480℃。接着，打开流量调节阀23a、23b，从作为载气源的载气供给单元22a、22b向成膜室27内供给载气，用载气充分替换成膜室27的气氛后，分别将载气的流量调节为5L/分钟，将载气(稀释)的流量调节为0.5L/分钟。此外，使用氮作为载气。
1-1-4.半导体膜形成
接着，使超声波振子26以2.4MHz振动，通过水25a使该振动传播到原料溶液24a，从而使原料溶液24a雾化而生成雾。该雾通过载气被导入到成膜室27内，在大气压下、510℃下，在成膜室27内雾发生反应，在基板20上形成了半导体膜。此外，膜厚为2.5μm，成膜时间为180分钟。
1-1-5.评价
使用XRD衍射装置，进行由上述1-1-4.得到的膜的相的同定的结果是得到的膜是α-Ga2O3。
1-2.n+型半导体层的形成
在0.05M乙酰丙酮镓水溶液中分别以体积比计含有1.5％盐酸和0.2％氯化锡，作为原料溶液，除此以外与上述1-1.同样，在由上述1-1.得到的n-型半导体层上形成半导体膜。对于得到的膜，使用XRD衍射装置，进行膜的相的同定的结果是得到的膜为α-Ga2O3。
1-3.欧姆电极的形成
在n+型半导体层上，分别通过电子束蒸镀层叠Ti层和Au层。此外，Ti层的厚度为35nm，Au层的厚度为175nm。
1-4.肖特基电极的形成
剥离蓝宝石基板后，在n-型半导体层上，通过电子束蒸镀层叠Pt层。并且，使用高速退火装置(RTA)在氮气氛下进行400℃、30秒的退火处理，形成了经退火处理的Pt层。另外，随着光刻和蚀刻处理，还形成了未经退火处理的Pt层。
1-5.评价
实施了IV测定。其结果是未经退火处理的Pt层的势垒高度为1.5eV，经退火处理的Pt层的势垒高度为0.9eV。此外，图10示出经退火处理的Pt层的IV测定结果。
(参考例2：p型半导体对势垒高度的调整)
在参考例2中，关于p型半导体对势垒高度的调整进行了评价。
2-1.p型半导体层的形成
作为基体，使用了在表面具有使用雾化CVD形成的n+型半导体层的蓝宝石基板；作为原料溶液，使用了如下的溶液：将溴化镓和溴化镁混合到超纯水中，调整水溶液以使镁与镓的原子比为1:0.01及溴化镓为0.1摩尔/L，此时，以体积比计含有20％的氢卤酸；将载气的流量设为1L/分钟，将载气(稀释)的流量设为1L/分钟；将成膜温度设为520℃；以及将成膜时间设为60分钟；除了这些以外，与上述1-1.同样，形成半导体膜。对于得到的膜，使用XRD衍射装置，进行了膜的相的同定的结果是作为氢卤酸使用氢溴酸得到的膜为α-Ga2O3。
2-2.评价
为了确认镁在p型半导体层中是否作为p型掺杂物正常发挥功能，对由上述2-1.得到的α-Ga2O3膜，实施了IV测定。其结果是示出优异的整流性，n+型半导体层与p型半导体层形成良好的PN结。从IV测定的结果可以看出，镁作为p型掺杂物正常发挥功能，因此通过p型半导体的形成能够调整势垒高度。
产业上的可利用性
本发明的半导体装置能够用于半导体(例如化合物半导体电子器件等)、电子部件·电器设备部件、光学·电子照片关联装置、工业部件等所有领域，特别对功率器件有用。
附图标记说明
1 势垒高度调整层
2 势垒电极
3 半导体区域
4 欧姆电极
5 保护环
19 雾化CVD装置
20 基板
21 基座
22a 载气供给单元
22b 载气(稀释)供给单元
23a 流量调节阀
23b 流量调节阀
24 雾发生源
24a 原料溶液
25 容器
25a 水
26 超声波振子
27 供给管
28 加热器
29 排气口

Claims (17)

1.一种半导体装置，至少具备半导体区域和设置在该半导体区域上的势垒电极，其特征在于，在所述半导体区域与所述势垒电极之间设置有势垒高度调整区域，与所述半导体区域与所述势垒电极的界面中的势垒高度相比，所述势垒高度调整区域与所述势垒电极之间的势垒高度更大，在所述半导体区域表面设置有多个所述势垒高度调整区域。
2.一种半导体装置，至少具备半导体区域和设置在该半导体区域上的势垒电极，其特征在于，在所述半导体区域与所述势垒电极之间设置有势垒高度调整区域，与所述半导体区域与所述势垒电极的界面中的势垒高度相比，所述势垒高度调整区域与所述势垒电极之间的势垒高度更大，在所述半导体区域表面嵌入有多个所述势垒高度调整区域。
3.根据权利要求1所述的半导体装置，其中，在所述势垒电极的两端与所述半导体区域之间，分别设置有所述势垒高度调整区域。
4.根据权利要求1所述的半导体装置，其中，所述势垒高度调整区域在所述势垒电极内突出。
5.根据权利要求1所述的半导体装置，其中，在所述势垒电极的外周边部设置有保护环。
6.根据权利要求5所述的半导体装置，其中，所述保护环的一部分或全部被嵌入所述半导体区域表面。
7.根据权利要求1所述的半导体装置，其中，所述势垒电极与所述势垒高度调整区域的界面中的势垒高度为1eV以上。
8.根据权利要求1所述的半导体装置，其中，所述势垒电极的电极材料为金属。
9.根据权利要求1所述的半导体装置，其中，所述半导体区域包括晶体性氧化物半导体作为主要成分。
10.根据权利要求1所述的半导体装置，其中，所述半导体区域包括镓化合物作为主要成分。
11.根据权利要求1所述的半导体装置，其中，所述半导体区域包括α-Ga2O3或其混晶作为主要成分。
12.根据权利要求1或2所述的半导体装置，其中，所述势垒高度调整区域包括p型氧化物半导体作为主要成分。
13.根据权利要求1或2所述的半导体装置，其中，所述势垒高度调整区域包括具有刚玉结构或六方晶结构的p型氧化物半导体作为主要成分。
14.根据权利要求1所述的半导体装置，其中，其为二极管。
15.根据权利要求1所述的半导体装置，其中，其为结势垒肖特基二极管。
16.根据权利要求1所述的半导体装置，其中，其为功率器件。
17.一种半导体系统，具备半导体装置，其中，所述半导体装置为权利要求1～16中任一项所述的半导体装置。
CN201880045648.7A 2017-07-08 2018-07-06 半导体装置 Active CN110870079B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-134243 2017-07-08
JP2017134243 2017-07-08
PCT/JP2018/025767 WO2019013136A1 (ja) 2017-07-08 2018-07-06 半導体装置

Publications (2)

Publication Number Publication Date
CN110870079A true CN110870079A (zh) 2020-03-06
CN110870079B CN110870079B (zh) 2024-01-09

Family

ID=65002661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880045648.7A Active CN110870079B (zh) 2017-07-08 2018-07-06 半导体装置

Country Status (8)

Country Link
US (1) US11450774B2 (zh)
EP (1) EP3654387A4 (zh)
JP (2) JP7313609B2 (zh)
KR (2) KR20230044336A (zh)
CN (1) CN110870079B (zh)
SG (1) SG11202000144YA (zh)
TW (1) TWI783003B (zh)
WO (1) WO2019013136A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210320179A1 (en) * 2018-07-12 2021-10-14 Flosfia Inc. Semiconductor device
WO2020013244A1 (ja) 2018-07-12 2020-01-16 株式会社Flosfia 半導体装置
EP3823043A4 (en) * 2018-07-12 2022-04-13 Flosfia Inc. SEMICONDUCTOR DEVICE
JP7279587B2 (ja) * 2018-09-25 2023-05-23 豊田合成株式会社 半導体装置の製造方法
US11088242B2 (en) 2019-03-29 2021-08-10 Flosfia Inc. Crystal, crystalline oxide semiconductor, semiconductor film containing crystalline oxide semiconductor, semiconductor device including crystal and/or semiconductor film and system including semiconductor device
EP3823045A1 (en) 2019-11-14 2021-05-19 Flosfia Inc. Semiconductor device and system including semiconductor
JP2022061884A (ja) * 2020-10-07 2022-04-19 株式会社タムラ製作所 ショットキーダイオード
CN113066870B (zh) * 2021-03-25 2022-05-24 电子科技大学 一种具有终端结构的氧化镓基结势垒肖特基二极管

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326925A (ja) * 1992-05-14 1993-12-10 Shindengen Electric Mfg Co Ltd ショットキバリア半導体装置
JPH1084120A (ja) * 1996-09-09 1998-03-31 Toshiba Corp 半導体装置
JP2006352028A (ja) * 2005-06-20 2006-12-28 Sumitomo Electric Ind Ltd 整流素子およびその製造方法
JP2009252776A (ja) * 2008-04-01 2009-10-29 National Institute Of Advanced Industrial & Technology バリアハイト制御をしたダイヤモンド電子デバイス
JP2009253142A (ja) * 2008-04-09 2009-10-29 National Institute Of Advanced Industrial & Technology 半導体素子及びその製造方法と、該半導体素子を備えた電子デバイス
US20110215338A1 (en) * 2010-03-08 2011-09-08 Qingchun Zhang Semiconductor devices with heterojunction barrier regions and methods of fabricating same
JP2012175090A (ja) * 2011-02-24 2012-09-10 Panasonic Corp ショットキーバリア型半導体装置
WO2015025499A1 (ja) * 2013-08-19 2015-02-26 出光興産株式会社 酸化物半導体基板及びショットキーバリアダイオード
JP2017118090A (ja) * 2015-12-21 2017-06-29 株式会社Flosfia 積層構造体および半導体装置
WO2017111173A1 (ja) * 2015-12-25 2017-06-29 出光興産株式会社 積層体

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52101970A (en) 1976-02-20 1977-08-26 Sumitomo Electric Ind Ltd Semiconductor element having schottoky barriercontact
JPH0642541B2 (ja) 1988-04-22 1994-06-01 サンケン電気株式会社 ショットキバリア半導体装置
JP2006318956A (ja) 2005-05-10 2006-11-24 Sumitomo Electric Ind Ltd ショットキーダイオードを有する半導体装置
JP2008172035A (ja) 2007-01-12 2008-07-24 Univ Of Fukui ショットキーダイオード
JP2010225914A (ja) * 2009-03-24 2010-10-07 Sanyo Electric Co Ltd ショットキーバリアダイオード
US8816468B2 (en) 2010-10-21 2014-08-26 Vishay General Semiconductor Llc Schottky rectifier
JP5306392B2 (ja) * 2011-03-03 2013-10-02 株式会社東芝 半導体整流装置
WO2013121532A1 (ja) * 2012-02-15 2013-08-22 富士電機株式会社 ワイドバンドギャップ半導体装置
JP6053103B2 (ja) * 2012-04-12 2016-12-27 富士電機株式会社 ワイドバンドギャップ半導体装置およびその製造方法
JP2014053393A (ja) 2012-09-06 2014-03-20 Sumitomo Electric Ind Ltd ワイドギャップ半導体装置およびその製造方法
JP2014078660A (ja) 2012-10-12 2014-05-01 Sumitomo Electric Ind Ltd ワイドギャップ半導体装置およびその製造方法
JP6064547B2 (ja) 2012-11-28 2017-01-25 サンケン電気株式会社 半導体装置
JP6242724B2 (ja) 2014-03-20 2017-12-06 株式会社東芝 半導体装置およびその製造方法
US10439028B2 (en) 2014-07-22 2019-10-08 Flosfia, Inc. Crystalline semiconductor film, plate-like body and semiconductor device
JP6411258B2 (ja) 2015-03-19 2018-10-24 新電元工業株式会社 半導体装置
WO2016198388A1 (en) 2015-06-09 2016-12-15 Abb Schweiz Ag Method for manufacturing an edge termination for a silicon carbide power semiconductor device
JP6767705B2 (ja) * 2016-04-28 2020-10-14 パナソニックＩｐマネジメント株式会社 半導体素子
JP6967238B2 (ja) 2017-02-28 2021-11-17 株式会社タムラ製作所 ショットキーバリアダイオード

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326925A (ja) * 1992-05-14 1993-12-10 Shindengen Electric Mfg Co Ltd ショットキバリア半導体装置
JPH1084120A (ja) * 1996-09-09 1998-03-31 Toshiba Corp 半導体装置
JP2006352028A (ja) * 2005-06-20 2006-12-28 Sumitomo Electric Ind Ltd 整流素子およびその製造方法
JP2009252776A (ja) * 2008-04-01 2009-10-29 National Institute Of Advanced Industrial & Technology バリアハイト制御をしたダイヤモンド電子デバイス
JP2009253142A (ja) * 2008-04-09 2009-10-29 National Institute Of Advanced Industrial & Technology 半導体素子及びその製造方法と、該半導体素子を備えた電子デバイス
US20110215338A1 (en) * 2010-03-08 2011-09-08 Qingchun Zhang Semiconductor devices with heterojunction barrier regions and methods of fabricating same
JP2012175090A (ja) * 2011-02-24 2012-09-10 Panasonic Corp ショットキーバリア型半導体装置
WO2015025499A1 (ja) * 2013-08-19 2015-02-26 出光興産株式会社 酸化物半導体基板及びショットキーバリアダイオード
JP2017118090A (ja) * 2015-12-21 2017-06-29 株式会社Flosfia 積層構造体および半導体装置
WO2017111173A1 (ja) * 2015-12-25 2017-06-29 出光興産株式会社 積層体

Also Published As

Publication number Publication date
WO2019013136A1 (ja) 2019-01-17
EP3654387A1 (en) 2020-05-20
TWI783003B (zh) 2022-11-11
EP3654387A4 (en) 2021-03-31
KR20200020785A (ko) 2020-02-26
US20200152805A1 (en) 2020-05-14
JP2023068204A (ja) 2023-05-16
KR20230044336A (ko) 2023-04-03
CN110870079B (zh) 2024-01-09
JPWO2019013136A1 (ja) 2020-06-18
US11450774B2 (en) 2022-09-20
TW201907572A (zh) 2019-02-16
SG11202000144YA (en) 2020-02-27
JP7313609B2 (ja) 2023-07-25

Similar Documents

Publication Publication Date Title
CN110870079B (zh) 半导体装置
CN109427867B (zh) 半导体装置
KR20180127299A (ko) 반도체 장치
JP2022137303A (ja) 半導体装置
TWI830750B (zh) 半導體裝置及半導體系統
CN109427915B (zh) 半导体装置
JP2018060992A (ja) 半導体装置
WO2020013242A1 (ja) 半導体装置
JP6999106B2 (ja) 半導体装置
JP6999103B2 (ja) 半導体装置
JP6999105B2 (ja) 半導体装置の製造方法
JP6999104B2 (ja) 半導体装置
JP2024079770A (ja) 半導体装置
US20220223737A1 (en) Semiconductor device
WO2021095474A1 (ja) 結晶性酸化物のエッチング方法およびトレンチ形成方法ならびに半導体装置の製造方法
JP2021082812A (ja) 半導体装置
JP2018032699A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40023886

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant