CN103915537B - 硅衬底上化合物半导体外延层生长方法及其器件结构 - Google Patents

硅衬底上化合物半导体外延层生长方法及其器件结构 Download PDF

Info

Publication number
CN103915537B
CN103915537B CN201310007991.1A CN201310007991A CN103915537B CN 103915537 B CN103915537 B CN 103915537B CN 201310007991 A CN201310007991 A CN 201310007991A CN 103915537 B CN103915537 B CN 103915537B
Authority
CN
China
Prior art keywords
aln
layer
layers
nucleating
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310007991.1A
Other languages
English (en)
Other versions
CN103915537A (zh
Inventor
马悦
黄占超
奚明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ideal Semiconductor Equipment Shanghai Co ltd
Original Assignee
Ideal Energy Equipment Shanghai Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ideal Energy Equipment Shanghai Ltd filed Critical Ideal Energy Equipment Shanghai Ltd
Priority to CN201310007991.1A priority Critical patent/CN103915537B/zh
Publication of CN103915537A publication Critical patent/CN103915537A/zh
Application granted granted Critical
Publication of CN103915537B publication Critical patent/CN103915537B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Abstract

本发明公开了一种硅衬底上生长氮化物外延层的方法及其器件结构，所述方法包括：提供单晶硅衬底；对所述单晶硅衬底进行表面处理；在所述单晶硅衬底上采用射频磁控溅射沉积方法分步沉积AlN层，具体地，所述AlN层包括一层用于控制AlN晶体取向的AlN成核层以及一层用于控制AlN晶体应力的AlN缓冲层，所述AlN缓冲层厚度大于所述AlN成核层的厚度；采用金属有机化学气相沉积方法或氢化物气相外延方法在所述AlN层上沉积AlN、GaN或AlGaN层。本发明有效地改善了因热失配和晶格失配所引起的裂纹及错位现象，提高了外延层的晶体质量，增强了器件性能。

Description

硅衬底上化合物半导体外延层生长方法及其器件结构
技术领域
本发明涉及半导体技术领域，特别是涉及一种硅衬底上化合物半导体外延层生长方法及其器件结构。
背景技术
氮化镓被认为是继硅之后最重要的半导体材料。氮化镓是一种宽禁带半导体材料，它的光谱覆盖了整个可见光区域，可以制成蓝光和白光发光二极管，用于显示、电视背光和普通照明；可以制成绿光/蓝光发光二极管，和AlGaInP基的红光发光二极管一起，用于全色显示；还可以制成紫外光激光器，用于数据存储。除了优异的光学性能，氮化镓的电学性能也十分出色：高电子迁移率(约为2000cm2/Vs)、高电子速度(2.5*107cm/s)、高临界电场(3.5*106V/cm)等等。因此，氮化镓也可以用于微波器件、高速的功率开关器件等。目前，基于氮化镓的半导体器件生产中的衬底材料主要是蓝宝石。
理论上来说，由于氮化镓的临界电场是硅材料的十倍以上，如果击穿电压相同的话，基于氮化镓的功率开关器件具有极低的开态电阻。但是，除了性能以外，器件能不能被市场接受，生产制造的成本也是一个十分重要的因素。相对于基于氮化镓的发光器件而言，氮化镓基的功率开关器件对生产成本更为敏感。从绿光到紫外(550nm-200nm)发光器件而言，氮化镓几乎是唯一的选择。但是，氮化镓基功率开关器件需要和硅基的MOSFET/CoolMOS/IGBT等型号的器件竞争，因此氮化镓器件需要在性能方面每个指标都达到或者超过硅基器件的水平，系统成本也需要降低到和硅基器件相比拟的程度。从这个角度讲，在大尺寸硅基板上生长氮化镓材料是唯一的选择。
基于大尺寸硅基衬底的LED生产较基于蓝宝石衬底的技术有无可比拟的成本优势，另外，基于硅基衬底的LED技术与集成电路技术非常相似，容易整合，因此对光电一体嵌入式芯片发展迅速有重要意义，可以为化合物半导体发展提供广阔的空间。在利用现有集成电路制程技术同时，切割等后段制程技术与资源都非常成熟与完备。此外，在生产HB和UHB LED产品进行所需的覆晶安装(flip chip mounting)时，硅晶材质比蓝宝石更易移除，不但生产周期可显著缩短，还能获得更佳的良率。由于硅基衬底的导热性好于蓝宝石衬底，部分封装技术甚至不需剥离衬底。成熟的硅基衬底GaN技术同时也是实现批量生产高性能功率器件的必备技术。
在硅上生长氮化镓材料是相当困难的，在硅和氮化镓材料之间存在着巨大的热失配，氮化镓的热膨胀系数为5.6*10-6K-1，而硅的热膨胀系数为2.6*10-6K-1，两者的失配高达56％，在硅衬底上生长氮化镓，从高温降到室温，将产生很大的拉应力，从而导致裂纹的产生，而这种裂纹直接影响到器件的可靠性和良品率；另外，由于氮化镓为六角晶系，其晶体常数为a＝0.3189nm；c＝0.5186nm，与硅的晶格间失配很大，因此，硅衬底上生长的氮化镓材料将会出现大量的位错，而这些位错将会导致器件性能与寿命的下降。
现有技术中已有许多技术用来消除外延生长的氮化镓薄膜表面的裂纹，如在硅衬底上制备规则方块图形，但效果并不理想，主要是因为衬底上的图像影响到外延层的晶体质量均匀性。在氮化镓外延层中插入氮化铝缓冲层可释放张应力，减少裂纹，提高晶体质量，是一个有效的方法。氮化铝的热膨胀系数介于硅和氮化镓材料之间(4.2-5.3*10-6K-1)，并可以通过薄膜生长条件调整来实现与硅和氮化镓材料的应力匹配。同时氮化铝也为六角晶系，其晶格常数也与氮化镓接近(a＝0.3131nm；c＝0.5012nm)，适于后续外延生长。当前绝大多数基于的氮化镓的器件外延层都是以相对复杂且昂贵的金属有机化学气相沉积方法或氢化物气相外延方法沉积而成。以金属有机化学气相沉积方法生长半导体发光二极管外延层为例，在工业化生产时通常多个衬底上多层生长(镓氮层、铟镓氮层、铝铟镓氮层)及掺杂(本征层、n型掺杂层、p型掺杂层)在同一个金属有机化学气相沉积腔内进行，并且在生长过程中只能对部分衬底的外延层的厚度和生长温度进行实时监测。每层的晶体质量、组份均匀性等参数只能在整个工艺完成后才可以获知，因此金属有机化学气相沉积方法工艺复杂而且可控性差。在以金属有机化学气相沉积方法作为生产半导体发光二极管外延层的制作工艺中再加入氮化铝缓冲层更增加了工艺困难，容易带来层与层间的交叉污染，同时制造成本也显著提高。
尽管氮化铝可以由其它简单、低成本方法沉积，然而用此类方法生成的氮化铝的晶体质量与以金属有机化学气相沉积方法生成的氮化铝的晶体质量相比较差。(Thequality of AlN buffer layer with different growth methods，Journal of CrystalGrowth(2002)237-239，Jeong Wook Lee,Sung Hoon Jung,Hui Youn Shin,In-Hwan Lee,Cheol Woong Yang,Sang Hak，Lee,Ji Beom Yoo)氮化铝的晶体质量将影响到后续的外延层质量。
因此，针对上述问题，有必要提供一种硅衬底上化合物半导体外延层生长方法及其器件结构，以改善硅基与氮化镓材料间热失配和晶格失配对器件造成的影响。
发明内容
物理气相沉积方法，如射频磁控溅射、间断式激光轰击氮化铝靶材等手段可以实现氮化铝在硅衬底上外延沉积。(Epitaxial growth of AlN thin films on silicon(111)substrate by pulsed laser deposition，J.Appl.Phys.77,(1995)4724-4728，R.D.Vispute,J.Narayan,H.Wu,and K.Jagannadham；Growth of AlN films on Si(100)and Si(111)substrates by reactive magnetron sputtering，Surface&CoatingsTechnology 198(2005)68–73，J.X.Zhang,H.Cheng,Y.Z.Chen,A.Uddin,Shu Yuan,S.J.Geng,S.Zhang)，然而只有进一步提高AlN在硅衬底上外延沉积的晶体质量，才能有效地将此类方法沉积的氮化铝层整合到现有的以金属有机化学气相沉积方法生产基于硅衬底的化合物半导体外延层制作工艺中。
有鉴于此，本发明的目的在于提供一种硅衬底上化合物半导体外延层生长方法及其器件结构，加入硅衬底处理步骤，利用射频磁控溅射方法(RF reactive magnetronsputtering)分步生长氮化铝缓冲层，再利用金属有机化学气相沉积方法或氢化物气相外延方法沉积氮化镓外延层，在不增加现有金属有机化学气相沉积方法或氢化物气相外延方法沉积氮化镓外延层工艺难度基础上，有效地改善了由于硅基与氮化镓材料间热失配和晶格失配对器件造成的影响。
为了实现上述目的，本发明提供的硅衬底上化合物半导体外延层的生长方法，包括：
S1、提供单晶硅衬底；
S2、对所述单晶硅衬底进行表面处理；
S3、在所述单晶硅衬底上采用射频磁控溅射沉积方法分步沉积AlN层，首先沉积一层用于控制AlN晶体取向的AlN成核层，再沉积一层用于控制AlN晶体应力的AlN缓冲层，所述AlN缓冲层厚度大于所述AlN成核层的厚度；
S4、采用金属有机化学气相沉积方法或氢化物气相外延方法在所述AlN层上沉积AlN、GaN或AlGaN外延层；
所述步骤S2和S3间还包括：
在所述单晶硅衬底上采用射频磁控溅射沉积方法分步沉积附加缓冲层，所述附加缓冲层为Ti、TiN、Ta、TaN、Mo、W、Co、SiC、SiN中的一种或多种的组合，首先沉积一层用于控制晶体取向的附加缓冲成核层，再沉积一层用于控制晶体应力的附加缓冲应力控制层，所述附加缓冲应力控制层厚度大于所述附加缓冲成核层的厚度。
与金属有机化学气相沉积技术相比，射频磁控溅射沉积技术中衬底温度通常较低，而比较蓝宝石衬底，硅衬底的表面化学性能更加活泼，一般会产生极薄的表面氧化层，并且容易被微量外来物质污染。部分所述污染物通常在高温条件下可以被去除。如金属有机化学气相沉积技术一般沉积开始前有一步高温衬底烘烤步骤，在外延生长时，任何表面污染都将对后续生长层的晶体质量带来负面影响，在实施射频磁控溅射沉积前必须被去除，而硅衬底的表面氧化物不具备晶体结构，也需要被去除，因此，对所述单晶硅衬底进行表面处理是重要的一步。
作为本发明的进一步改进，在所述步骤S2中采用氢氟酸、SC2、SC1、SPM、DSP、O3水、水、IPA、丙酮中一种或多种对单晶硅衬底进行表面处理。利用一系列湿法处理液体处理所述单晶硅衬底表面，其中包括以氢氟酸去除表面氧化层，以SC1去除微颗粒，以SC2去除金属污染，以SPM、DSP、O3水、或丙酮去除有机污染物，再以水与IPA对所述单晶硅衬底表面冲洗及干燥。
作为本发明的进一步改进，在所述步骤S2中采用低能溅射清洁方法对单晶硅衬底进行表面处理。
作为本发明的进一步改进，所述步骤S4前包括多次重复步骤S3以达到应力控制目的。
作为本发明的进一步改进，所述步骤S3和S4间还包括：
退火步骤，退火温度大于或等于700℃。
作为本发明的进一步改进，所述步骤S4后还包括：
采用金属有机化学气相沉积方法或氢化物气相外延方法沉积无掺杂、n型掺杂、或p型掺杂的GaN、AlGaN、InGaN、InAlGaN中一层或多层。
作为本发明的进一步改进，所述射频磁控溅射的腔体采用衬底加偏压的基座，所述腔体的靶材位于基座正上方。
作为本发明的进一步改进，所述基座电性连接有射频电压，射频电压的频率为60MHZ、13.56MHZ或2MHZ。
作为本发明的进一步改进，所述靶材和基座的距离大于100mm。
作为本发明的进一步改进，所述靶材采用直流或脉冲电流，脉冲电流包括正电压脉冲和负电压脉冲相结合的方式、或负压脉冲与0电压脉冲结合的方式。
作为本发明的进一步改进，所述靶材为单靶材或双靶材，当靶材为双靶材时，对两个靶材施加交流电压，一个靶材为正电压时另外一个靶材为负电压，通过控制正电压的幅度从而控制到达衬底表面的等离子体的密度。
作为本发明的进一步改进，所述AlN沉积时靶材为纯Al或Al合金或AlN。
作为本发明的进一步改进，所述靶材为圆形的滚动结构，衬底在靶材的正下方直线移动。
作为本发明的进一步改进，所述AlN层的沉积具体为：
通入氮气或氮气和氩气的混合气体，等到气体稳定后进行AlN层沉积，其中氮气的体积含量为10％到100％，所述氩气的体积含量为0-90％。
作为本发明的进一步改进，所述AlN成核层和AlN缓冲层分步沉积过程中，不同步骤间温度、压力、气氛、电压中至少一个参数改变。
作为本发明的进一步改进，所述AlN成核层的生长压力小于AlN缓冲层的生长压力。
作为本发明的进一步改进，所述AlN成核层的生长温度大于AlN缓冲层的生长温度。
作为本发明的进一步改进，所述AlN缓冲层生长的压力范围从0.1mbar到50mbar，AlN缓冲层的应力会从张应变变为压应变。
作为本发明的进一步改进，所述附加缓冲成核层和附加缓冲应力控制层分步沉积过程中，不同步骤间温度、压力、气氛、电压中至少一个参数改变。
作为本发明的进一步改进，所述附加缓冲应力控制层生长的压力范围从0.1mbar到50mbar，附加缓冲应力控制层的应力会从张应变变为压应变。
作为本发明的进一步改进，所述AlN缓冲层厚度大于30nm，防止高温生长AlN、GaN或AlGaN外延层的过程中附加缓冲层向AlN、GaN或AlGaN外延层中的扩散。
作为本发明的进一步改进，所述步骤S1后还包括：
对单晶硅衬底进行光刻或蚀刻，使衬底图形化。
一种在硅衬底上生长有化合物半导体外延层的器件结构，所述器件结构包括：
单晶硅衬底；
位于所述单晶硅衬底上的AlN层，所述AlN层包括AlN成核层及位于所述AlN成核层上的AlN缓冲层，所述AlN缓冲层厚度大于所述AlN成核层的厚度；
位于所述AlN层上的AlN、GaN或AlGaN外延层；
所述单晶硅衬底和AlN层之间还包括附加缓冲层，所述附加缓冲层为Ti、TiN、Ta、TaN、Mo、W、Co、SiC、SiN中的一种或多种的组合。
作为本发明的进一步改进，所述附加缓冲层包括附加缓冲成核层和位于所述附加缓冲成核层上的附加缓冲应力控制层，所述附加缓冲应力控制层厚度大于所述附加缓冲成核层的厚度。
作为本发明的进一步改进，所述AlN成核层与AlN缓冲层为多层交替层叠结构。
作为本发明的进一步改进，所述AlN、GaN或AlGaN外延层上还包括本征、n型掺杂、或p型掺杂的GaN、AlGaN、InGaN、InAlGaN中一层或多层。
作为本发明的进一步改进，所述附加缓冲层作用为光学镜面反射层。
本发明的有益效果是：本发明在单晶硅衬底上采用射频磁控溅射方法分步沉积用于控制晶体取向层的成核层和用于控制晶体应力的缓冲层，有效地释放单晶硅衬底与AlN、GaN或AlGaN外延层间的张力，解决了因热失配和晶格失配所引起的裂纹及错位现象，提高了外延层的晶体质量，增强了器件性能并延长了器件寿命。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一优选实施方式中硅衬底上化合物半导体外延层生长方法的流程示意图；
图2为本发明一优选实施方式中硅衬底上生长有化合物半导体外延层的器件结构示意图；
图3为本发明另一实施方式中硅衬底上生长有化合物半导体外延层的器件结构示意图；
图4为本发明再一实施方式中硅衬底上生长有化合物半导体外延层的器件结构示意图。
图5为本发明又一实施方式中硅衬底上生长有化合物半导体外延层的器件结构示意图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
此外，在不同的实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。
参图1所示，本发明的一种硅衬底上化合物半导体外延层的生长方法，包括：
S1、提供单晶硅衬底；
S2、对单晶硅衬底进行表面处理；
S3、在单晶硅衬底上采用射频磁控溅射沉积方法分步沉积AlN层，首先沉积一层用于控制AlN晶体取向的AlN成核层，再沉积一层用于控制AlN晶体应力的AlN缓冲层，其中AlN缓冲层厚度大于AlN成核层的厚度；
S4、采用金属有机化学气相沉积方法或氢化物气相外延方法在AlN层上沉积AlN、GaN或AlGaN外延层；
所述步骤S2和S3间还包括：
在所述单晶硅衬底上采用射频磁控溅射沉积方法分步沉积附加缓冲层，所述附加缓冲层为Ti、TiN、Ta、TaN、Mo、W、Co、SiC、SiN中的一种或多种的组合，首先沉积一层用于控制晶体取向的附加缓冲成核层，再沉积一层用于控制晶体应力的附加缓冲应力控制层，所述附加缓冲应力控制层厚度大于所述附加缓冲成核层的厚度。
比较金属有机化学气相沉积技术，射频磁控溅射沉积技术中衬底温度通常较低，而比较蓝宝石衬底，硅衬底的表面化学性能更加活泼，一般会产生极薄的表面氧化层，并且容易被微量外来物质污染。部分所述污染物通常在高温条件下可以被去除。(如金属有机化学气相沉积技术一般沉积开始前有一步高温衬底烘烤步骤)在外延生长时，任何表面污染都将对后续生长层的晶体质量带来负面影响，在实施射频磁反应控溅射沉积前必须被去除，而硅衬底的表面氧化物不具备晶体结构，也需要被去除。因此，步骤S2对单晶硅衬底进行表面处理是重要的一步。
在本发明中，步骤S3可以重复多次，生长若干AlN成核层和AlN缓冲层交替重叠的AlN层以达到应力控制的目的。步骤S3后需对衬底进行退火，退火温度大于或等于700℃。
一般情况下射频磁控溅射所得到的薄膜是一种多孔隙的晶柱结构，薄膜的孔隙率和晶柱大小可以通过控制衬底片的温度和气体的压力进行调整，但是对一些高温的金属材料来说变化不大。如果衬底采用高的偏置电压，等离子体中的离子被加速，在撞击外延膜后，外延膜的结构发生改变，外延膜可以变的很致密，并且外延膜的内在应力可以被改变，可以从张应力变为压应力。但是此过程中要保证被加速的离子有足够的动量。一种方法是保持等离子的密度不变，提高偏置电压。还有就是保持衬底偏压不变，在靶材上采用脉冲的电流，这样可以提高离子的能量。
本发明一优选实施方式中磁控溅射腔体的基本结构为：
磁控溅射的腔体可以采用衬底加偏压的基座，将RF电压连接到基座，频率采用60MHZ、13.56MHZ或2MHZ。腔体的靶材在基座正上方，并保持大的距离大于100mm，这样可以有足够的距离来加速离子，靶材采用直流直接驱动。
靶材电流也可以采用脉冲工作的方式，正电压脉冲和负电压脉冲相结合的方式，或者负压脉冲与0电压脉冲结合的方式。脉冲的时间和脉冲电压的大小可以根据实验结构进行调整。靶材也可以采用双靶材的配置结构，两个靶材施加AC电压，一个为正电压的时候另外一个靶材为负电压，控制正电压的幅度可以控制到达衬底表面的等离子体的密度。
靶材也可以为一种圆形的滚动结构，衬底在靶材的正下方从一个方向向另外一个移动。
如上所述，在磁控溅射中，提高反应的压力从1mbar～15mbar，附加缓冲应力控制层薄膜的应力可以从张应变变为压应变。
此外通过改变硅单晶衬底的偏置电压，可以改变磁控溅射等离子体中离子撞击外延薄膜的动量来改变成核层或缓冲层的应力。
以AlN层为例，磁控溅射生长AlN层过程中生长的压力为1～15mbar，沉积AlN层的温度低于650℃，生长过程为：
以纯Al或Al合金为靶材，通入氮气或者氮气及氩气的混合气体在反应腔中沉积AlN成核层，沉积时偏置功率小于50W，其中氮气的体积含量为10％～100％；
以纯Al或Al合金为靶材，通入氮气或者氮气及氩气的混合气体在同一个反应腔中沉积AlN缓冲层，沉积时偏置功率大于50W，其中氮气的体积含量为10％～100％。
AlN成核层和AlN缓冲层磁控溅射在同一个反应腔中进行，氮气和氩气的混合比例，根据AlN薄膜的性质进行调节。
整个AlN成核层和AlN缓冲层的应变可以通过改变生长的压力1～15mbar，硅衬底上的偏置电压，衬底的生长温度，衬底到靶材的高度来进行调整。
本实施方式中，与AlN、GaN或AlGaN外延层接触的AlN缓冲层厚度大于30nm，衬底具有较高的偏置功率，从而得到高致密的薄膜，防止后续高温GaN层的生长过程中，其余金属向AlN、GaN或AlGaN外延层中的扩散。
如上所述，附加缓冲成核层及附加缓冲应力控制层的生长方式与AlN成核层及AlN缓冲层的生长方式类似，在此不再赘述。
相应地，本发明还公开了一种在硅衬底上生长有化合物半导体外延层的器件结构，该器件结构包括：
单晶硅衬底；
位于单晶硅衬底上的AlN层，AlN层包括AlN成核层及位于AlN成核层上的AlN缓冲层，其中AlN缓冲层厚度大于AlN成核层的厚度；
位于AlN层上的AlN、GaN或AlGaN外延层。
进一步地，单晶硅衬底和AlN层之间还包括附加缓冲层，附加缓冲层作用为光学镜面反射层。附加缓冲层为Ti、TiN、Ta、TaN、Mo、W、Co、SiC、SiN中的一种或多种的组合。附加缓冲层包括附加缓冲成核层和位于附加缓冲成核层上的附加缓冲应力控制层，其中，附加缓冲应力控制层厚度大于附加缓冲成核层的厚度。
优选地，AlN成核层与AlN缓冲层为多层交替层叠结构，可以更有效地控制反应应力。
在AlN、GaN或AlGaN外延层上还包括无掺杂、n型掺杂、或p型掺杂的GaN、AlGaN、InGaN、InAlGaN中一层或多层。本发明中所指器件包括LED、HEMT、激光器件或功率器件等。
参图2所示为本发明一优选实施方式中硅衬底上生长有化合物半导体外延层的器件结构示意图。
首先对单晶硅衬底10进行表面处理，去除表面的污染。本实施例中采用低能溅射清洁(sputter clean)方法对单晶硅进行清洁；
本实施方式中采用低能溅射清洁方法对单晶硅衬底进行表面处理，包括以氢氟酸去除表面氧化层，以过氧化氢、氨水和水的混合物(SC1)去除微颗粒，以过氧化氢、盐酸和水的混合物(SC2)去除金属污染，以硫酸、过氧化氢和水的混合物(SPM)、含有少量氢氟酸的硫酸、过氧化氢和水的混合物(DSP)、含臭氧水(O3水)、或丙酮去除有机污染物这些方法中之一或多种，再以水与异丙醇(IPA)对所述单晶硅衬底表面冲洗及干燥。
然后在单晶硅衬底10上采用射频磁控溅射沉积方法沉积AlN层20，首先沉积一层用于控制晶体取向的AlN成核层21，再沉积一层用于控制晶体应力的AlN缓冲层22，AlN缓冲层22厚度大于AlN成核层21的厚度。沉积完AlN层进行退火步骤，在大于或等于700℃温度下进行退火；
最后在AlN层20中的缓冲层22上沉积GaN/AlGaN层30，沉积GaN/AlGaN层30时采用金属有机化学气相沉积(MOCVD，Metal-organic Chemical Vapor Deposition)方法或氢化物气相外延(HVPE，hydride vapor phase epitaxy)方法。由于前述步骤中生长了AlN缓冲层22，可以释放单晶硅衬底与AlN、GaN或AlGaN外延层间的张力，解决了因热失配和晶格失配所引起的裂纹及错位现象，提高了外延层的晶体质量，增大了器件性能与寿命。
本实施方式中磁控溅射沉积时，需将单晶硅衬底利用外部红外加热器加热到400℃后再进行沉积，沉积采用金属铝靶，并充入一定量的氮气作为反应气体，沉积时的温度在500℃左右。磁控溅射采用AC双靶，AC频率设为40kHz。本实施方式中利用磁控溅射沉积的生长速率约为48nm/min，最后沉积得到的AlN层20厚度为160nm～200nm。AlN成核层和AlN缓冲层分步沉积过程中，不同步骤间温度、压力、气体氛围、电压中至少一个参数改变。AlN缓冲层生长的压力范围从0.1mbar到50mbar，AlN缓冲层的应力会从张应变变为压应变。
参图3所示为本发明另一实施方式中硅衬底上生长有化合物半导体外延层的器件结构示意图。
首先对单晶硅衬底10进行表面处理，去除表面的污染，具体步骤与第一实施方式相同；
然后采用射频磁控溅射沉积方法沉积一层Mo层40，在其他实施方式中也可以为Ti、TiN、Ta、TaN、Mo、W、Co、SiC、SiN中的一种或多种的组合。沉积Mo层的具体步骤为首先沉积一层用于控制晶体取向的Mo成核层41，再沉积一层用于控制晶体应力的Mo应力控制层42，其中Mo应力控制层42的厚度大于Mo成核层41的厚度；
继而在Mo缓冲层42上采用射频磁控溅射沉积方法沉积AlN层20，首先沉积一层用于控制晶体取向的AlN成核层21，再沉积一层用于控制晶体应力的AlN缓冲层22，AlN缓冲层22厚度大于AlN成核层21的厚度。沉积完AlN层进行退火步骤，在大于或等于700℃温度下进行退火；
最后在AlN层20中的缓冲层22上沉积GaN/AlGaN层30，沉积GaN/AlGaN层30时采用金属有机化学气相沉积(MOCVD，Metal-organic Chemical Vapor Deposition)方法或氢化物气相外延(HVPE，hydride vapor phase epitaxy)方法。前述步骤中的Mo缓冲层可以进一步释放单晶硅衬底与AlN、GaN或AlGaN外延层间的张力。
参图4所示为本发明再一实施方式中硅衬底上生长有化合物半导体外延层的器件结构示意图。
首先对单晶硅衬底10进行表面处理，去除表面的污染，具体步骤与第一实施方式相同；
然后在单晶硅衬底10上采用磁控溅射沉积方法沉积AlN层20，首先沉积一层用于控制晶体取向的AlN成核层21，再沉积一层用于控制晶体应力的AlN缓冲层22，AlN缓冲层22厚度大于AlN成核层21的厚度；
继而在AlN缓冲层22上采用射频磁控溅射沉积方法沉积一层Mo层50，在其他实施方式中也可以为Ti、TiN、Ta、TaN、Mo、W、Co、SiC、SiN中的一种或多种的组合。沉积Mo层的具体步骤为首先沉积一层用于控制晶体取向的Mo成核层51，再沉积一层用于控制晶体应力的Mo应力控制层52，其中Mo应力控制层52厚度大于Mo成核层51的厚度；
进一步地在在Mo应力控制层52上采用射频磁控溅射沉积方法沉积AlN层60，首先沉积一层用于控制晶体取向的AlN成核层61，再沉积一层用于控制晶体应力的AlN缓冲层62，AlN缓冲层62厚度大于AlN成核层61的厚度。沉积完AlN层进行退火步骤，在大于或等于700℃温度下进行退火；
最后在AlN层60中的AlN缓冲层62上沉积GaN/AlGaN层30，沉积GaN/AlGaN层30时采用金属有机化学气相沉积(MOCVD，Metal-organic Chemical Vapor Deposition)方法或氢化物气相外延(HVPE，hydride vapor phase epitaxy)方法。前述步骤中的通过沉积具有缓冲层的AlN/Mo/AlN结构，可以有效释放单晶硅衬底与AlN、GaN或AlGaN外延层间的张力。
在本实施方式中，AlN层60还可以直接生长在AlN层20上，AlN层的层数也可以继续叠加，在两个AlN层之间可以插入Mo层或其他附加缓冲层，以达到进一步控制应力的目的。
参图5所示为本发明又一实施方式中硅衬底上生长有化合物半导体外延层的器件结构示意图。
首先对单晶硅衬底10进行表面处理，去除表面的污染，具体步骤与第一实施方式相同；
然后采用射频磁控溅射沉积方法沉积一层Mo层40，在其他实施方式中也可以为Ti、TiN、Ta、TaN、Mo、W、Co、SiC、SiN中的一种或多种的组合。沉积Mo层的具体步骤为首先沉积一层用于控制晶体取向的Mo成核层41，再沉积一层用于控制晶体应力的Mo应力控制层42，其中Mo应力控制层42的厚度大于Mo成核层41的厚度
继而在Mo缓冲层42上采用射频磁控溅射沉积方法沉积AlN层20，首先沉积一层用于控制晶体取向的AlN成核层21，再沉积一层用于控制晶体应力的AlN缓冲层22，AlN缓冲层22厚度大于AlN成核层21的厚度。沉积完AlN层进行退火步骤，在大于或等于700℃温度下进行退火；
进一步在AlN层20中的缓冲层22上沉积GaN/AlGaN层30，沉积GaN/AlGaN层30时采用金属有机化学气相沉积(MOCVD，Metal-organic Chemical Vapor Deposition)方法或氢化物气相外延(HVPE，hydride vapor phase epitaxy)方法。前述步骤中的Mo缓冲层可以进一步释放单晶硅衬底与AlN、GaN或AlGaN外延层间的张力。
最后在AlN、GaN或AlGaN外延层上采用金属有机化学气相沉积方法或氢化物气相外延方法沉积一层发光层70。沉积发光层的具体步骤为首先沉积一层n型掺杂的GaN 71，其上再沉积一层MQW层(量子阱发光层)72，然后沉积一层p型掺杂的GaN层73。应用该方法可以得到高质量的LED发光器件。在其他实施方式中，该方法可用于制备HEMT、激光器件或功率器件等。
由上述技术方案可以看出，本发明在单晶硅衬底上采用射频磁控溅射方法分步沉积用于控制晶体取向层的成核层和用于控制晶体应力的缓冲层，有效地释放单晶硅衬底与AlN、GaN或AlGaN外延层间的张力，解决了因热失配和晶格失配所引起的裂纹及错位现象，提高了外延层的晶体质量，增大了器件性能与寿命。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (27)

1.一种硅衬底上化合物半导体外延层的生长方法，其特征在于，所述方法包括：
S1、提供单晶硅衬底；
S2、对所述单晶硅衬底进行表面处理；
S3、在所述单晶硅衬底上采用射频磁控溅射沉积方法分步沉积AlN层，首先沉积一层用于控制AlN晶体取向的AlN成核层，再沉积一层用于控制AlN晶体应力的AlN缓冲层，所述AlN缓冲层厚度大于所述AlN成核层的厚度；
S4、采用金属有机化学气相沉积方法或氢化物气相外延方法在所述AlN层上沉积AlN、GaN或AlGaN外延层；
所述步骤S2和S3间还包括：
在所述单晶硅衬底上采用射频磁控溅射沉积方法分步沉积附加缓冲层，所述附加缓冲层为Ti、TiN、Ta、TaN、Mo、W、Co、SiC、SiN中的一种或多种的组合，首先沉积一层用于控制晶体取向的附加缓冲成核层，再沉积一层用于控制晶体应力的附加缓冲应力控制层，所述附加缓冲应力控制层厚度大于所述附加缓冲成核层的厚度。
2.根据权利要求1所述的方法，其特征在于，在所述步骤S2中采用氢氟酸、SC2、SC1、SPM、DSP、O3水、水、IPA、丙酮中一种或多种对单晶硅衬底进行表面处理。
3.根据权利要求1所述的方法，其特征在于，在所述步骤S2中采用低能溅射清洁方法对单晶硅衬底进行表面处理。
4.根据权利要求1所述的方法，其特征在于，所述步骤S4前包括多次重复步骤S3以达到应力控制目的。
5.根据权利要求1所述的方法，其特征在于，所述步骤S3和S4间还包括：
退火步骤，退火温度大于或等于700℃。
6.根据权利要求1所述的方法，其特征在于，所述步骤S4后还包括：
采用金属有机化学气相沉积方法或氢化物气相外延方法沉积本征、n型掺杂、或p型掺杂的GaN、AlGaN、InGaN、InAlGaN中一层或多层。
7.根据权利要求1所述的方法，其特征在于，所述射频磁控溅射的腔体采用衬底加偏压的基座，所述腔体的靶材位于基座正上方。
8.根据权利要求7所述的方法，其特征在于，所述基座电性连接有射频电压，射频电压的频率为60MHZ、13.56MHZ或2MHZ。
9.根据权利要求7所述的方法，其特征在于，所述靶材和基座的距离大于100mm。
10.根据权利要求7所述的方法，其特征在于，所述靶材采用直流或脉冲电流，脉冲电流包括正电压脉冲和负电压脉冲相结合的方式、或负压脉冲与0电压脉冲结合的方式。
11.根据权利要求10所述的方法，其特征在于，所述靶材为单靶材或双靶材，当靶材为双靶材时，对两个靶材施加交流电压，一个靶材为正电压时另外一个靶材为负电压，通过控制正电压的幅度从而控制到达衬底表面的等离子体的密度。
12.根据权利要求11所述的方法，其特征在于，所述AlN沉积时靶材为纯Al或Al合金或AlN。
13.根据权利要求12所述的方法，其特征在于，所述靶材为圆形的滚动结构，衬底在靶材的正下方直线移动。
14.根据权利要求12所述的方法，其特征在于，所述AlN层的沉积具体为：
通入氮气或氮气和氩气的混合气体，等到气体稳定后进行AlN层沉积，其中氮气的体积含量为10％到100％，所述氩气的体积含量为0-90％。
15.根据权利要求14所述的方法，其特征在于，所述AlN成核层和AlN缓冲层分步沉积过程中，不同步骤间温度、压力、气氛、电压中至少一个参数改变。
16.根据权利要求15所述的方法，其特征在于，所述AlN成核层的生长压力小于AlN缓冲层的生长压力。
17.根据权利要求15所述的方法，其特征在于，所述AlN成核层的生长温度大于AlN缓冲层的生长温度。
18.根据权利要求15所述的方法，其特征在于，所述AlN缓冲层生长的压力范围从0.1mbar到50mbar，AlN缓冲层的应力会从张应变变为压应变。
19.根据权利要求1所述的方法，其特征在于，所述附加缓冲成核层和附加缓冲应力控制层分步沉积过程中，不同步骤间温度、压力、气体氛围、电压中至少一个参数改变。
20.根据权利要求19所述的方法，其特征在于，所述附加缓冲应力控制层生长的压力范围从0.1mbar到50mbar，附加缓冲应力控制层的应力会从张应变变为压应变。
21.根据权利要求4所述的方法，其特征在于，所述AlN缓冲层厚度大于30nm，防止高温生长AlN、GaN或AlGaN外延层的过程中附加缓冲层向AlN、GaN或AlGaN外延层中的扩散。
22.根据权利要求1所述的方法，其特征在于，所述步骤S1后还包括：
对单晶硅衬底进行光刻或蚀刻，使衬底图形化。
23.一种采用权利要求1所述的方法制得的器件结构，其特征在于，所述器件结构包括：
单晶硅衬底；
位于所述单晶硅衬底上的AlN层，所述AlN层包括AlN成核层及位于所述AlN成核层上的AlN缓冲层，所述AlN缓冲层厚度大于所述AlN成核层的厚度；
位于所述AlN层上的AlN、GaN或AlGaN外延层；
所述单晶硅衬底和AlN层之间还包括附加缓冲层，所述附加缓冲层为Ti、TiN、Ta、TaN、Mo、W、Co、SiC、SiN中的一种或多种的组合。
24.根据权利要求23所述的器件结构，其特征在于，所述附加缓冲层包括附加缓冲成核层和位于所述附加缓冲成核层上的附加缓冲应力控制层，所述附加缓冲应力控制层厚度大于所述附加缓冲成核层的厚度。
25.根据权利要求23所述的器件结构，其特征在于，所述AlN成核层与AlN缓冲层为多层交替层叠结构。
26.根据权利要求23、25中任一项所述的器件结构，其特征在于，所述AlN、GaN或AlGaN外延层上还包括本征、n型掺杂、或p型掺杂的GaN、AlGaN、InGaN、InAlGaN中一层或多层。
27.根据权利要求24所述的器件结构，其特征在于，所述附加缓冲层作用为光学镜面反射层。
CN201310007991.1A 2013-01-09 2013-01-09 硅衬底上化合物半导体外延层生长方法及其器件结构 Active CN103915537B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310007991.1A CN103915537B (zh) 2013-01-09 2013-01-09 硅衬底上化合物半导体外延层生长方法及其器件结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310007991.1A CN103915537B (zh) 2013-01-09 2013-01-09 硅衬底上化合物半导体外延层生长方法及其器件结构

Publications (2)

Publication Number Publication Date
CN103915537A CN103915537A (zh) 2014-07-09
CN103915537B true CN103915537B (zh) 2017-04-19

Family

ID=51041067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310007991.1A Active CN103915537B (zh) 2013-01-09 2013-01-09 硅衬底上化合物半导体外延层生长方法及其器件结构

Country Status (1)

Country Link
CN (1) CN103915537B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104141171B (zh) * 2014-07-16 2016-09-28 中国科学院半导体研究所 一种GaN复合薄膜及在Si衬底上形成GaN复合薄膜的方法
CN104593772B (zh) * 2014-12-30 2016-10-19 吉林大学 一种在大晶格失配基底上异质外延生长锑化物半导体的方法
CN105225931B (zh) * 2015-09-30 2018-12-21 中国电子科技集团公司第四十八研究所 AlN模板及其生长方法、基于AlN模板的Si基GaN外延结构及其生长方法
CN105428426B (zh) * 2015-11-09 2019-07-19 江苏能华微电子科技发展有限公司 一种肖特基二极管用外延片及其制备方法
CN105679899B (zh) * 2016-03-02 2018-01-12 华灿光电(苏州）有限公司 一种发光二极管外延片及其制造方法
CN105655238B (zh) * 2016-03-08 2018-05-15 西安电子科技大学 基于石墨烯与磁控溅射氮化铝的硅基氮化镓生长方法
CN105633225B (zh) * 2016-03-08 2019-01-29 西安电子科技大学 基于石墨烯与磁控溅射氮化铝的氮化镓生长方法
CN105734530B (zh) * 2016-03-08 2018-05-25 西安电子科技大学 在石墨烯上基于磁控溅射氮化铝的氮化镓生长方法
CN105655387A (zh) * 2016-03-23 2016-06-08 安徽三安光电有限公司 一种半导体外延晶片及其制备方法
CN105932116A (zh) * 2016-05-04 2016-09-07 湘能华磊光电股份有限公司 A1n模板led外延生长方法
CN106025025A (zh) * 2016-06-08 2016-10-12 南通同方半导体有限公司 一种提高深紫外led发光性能的外延生长方法
CN106910675A (zh) * 2017-03-09 2017-06-30 东莞市中镓半导体科技有限公司 一种用于制备氮化物电子器件的复合衬底及其制备方法
CN107083539A (zh) * 2017-04-13 2017-08-22 北京大学 一种AlN外延薄膜制备方法
CN107293611A (zh) * 2017-07-04 2017-10-24 上海集成电路研发中心有限公司 短波红外二极管及其形成方法
CN107768234A (zh) * 2017-09-27 2018-03-06 中国科学院长春光学精密机械与物理研究所 一种获得高质量AlN模板的方法
CN107808916B (zh) * 2017-10-09 2019-12-13 浙江帅康电气股份有限公司 Led晶元及其制备方法和led灯
CN107910410B (zh) * 2017-11-16 2020-03-31 扬州乾照光电有限公司 一种芯片的制作方法
CN108597988A (zh) * 2018-05-09 2018-09-28 河源市众拓光电科技有限公司 一种生长在Si衬底上的AlGaN基深紫外LED外延片及其制备方法
CN110718610B (zh) * 2018-07-12 2021-07-30 江西兆驰半导体有限公司 一种紫外发光二极管外延结构层的制备方法
CN109860023A (zh) * 2018-12-29 2019-06-07 杭州士兰明芯科技有限公司 氮化镓晶体管及其制造方法
CN109768125A (zh) * 2018-12-29 2019-05-17 晶能光电（江西）有限公司 硅基外延片生长方法
CN111463326B (zh) * 2020-03-12 2023-03-31 深圳市汇芯通信技术有限公司 半导体器件及其制备方法
CN111341645B (zh) * 2020-03-31 2023-04-07 江西力特康光学有限公司 氮化铝半导体薄膜的制作方法及其结构
CN112877657A (zh) * 2021-01-12 2021-06-01 有研工程技术研究院有限公司 一种AlN薄膜的制备方法
EP4315434A1 (en) * 2021-04-02 2024-02-07 Applied Materials, Inc. Nucleation layers for growth of gallium-and-nitrogen-containing regions
CN114300592B (zh) * 2021-12-28 2024-01-09 福建兆元光电有限公司 一种Mini LED外延结构及其制造方法
CN117604471A (zh) * 2023-11-22 2024-02-27 松山湖材料实验室 一种硅基氮化铝复合衬底及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391748B1 (en) * 2000-10-03 2002-05-21 Texas Tech University Method of epitaxial growth of high quality nitride layers on silicon substrates
CN102208503A (zh) * 2011-01-25 2011-10-05 中山大学佛山研究院 一种发光二极管外延结构及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100616686B1 (ko) * 2005-06-10 2006-08-28 삼성전기주식회사 질화물계 반도체 장치의 제조 방법
US8409895B2 (en) * 2010-12-16 2013-04-02 Applied Materials, Inc. Gallium nitride-based LED fabrication with PVD-formed aluminum nitride buffer layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391748B1 (en) * 2000-10-03 2002-05-21 Texas Tech University Method of epitaxial growth of high quality nitride layers on silicon substrates
CN102208503A (zh) * 2011-01-25 2011-10-05 中山大学佛山研究院 一种发光二极管外延结构及其制造方法

Also Published As

Publication number Publication date
CN103915537A (zh) 2014-07-09

Similar Documents

Publication Publication Date Title
CN103915537B (zh) 硅衬底上化合物半导体外延层生长方法及其器件结构
CN104246980B (zh) 用于led制造的pvd缓冲层
CN105655238B (zh) 基于石墨烯与磁控溅射氮化铝的硅基氮化镓生长方法
CN104428441B (zh) 由物理气相沉积形成的氮化铝缓冲层和活性层
US7811902B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
TWI377703B (en) Production method of group iii nitride semiconductor light-emitting device
JP5444460B2 (ja) エピタキシャル膜形成方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
CN103872199B (zh) 硅衬底上生长氮化物外延层的方法及其半导体器件
EP2200099A1 (en) Group iii nitride semiconductor light-emitting device, method for manufacturing the same, and lamp
KR101650353B1 (ko) 에피택셜막 형성 방법, 스퍼터링 장치, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 및 조명 장치
US10224463B2 (en) Film forming method, method of manufacturing semiconductor light-emitting device, semiconductor light-emitting device, and illuminating device
JP5819978B2 (ja) 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
CN112802890A (zh) 一种半导体外延结构及其应用与制造方法
CN104508795A (zh) 用于沉积第iii族氮化物半导体膜的方法
JPWO2012090422A1 (ja) エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置
CN115101639A (zh) InGaN基光电子器件的复合衬底及其制备方法和应用
EP4187576A1 (en) Heteroepitaxial structure with a diamond heat sink
JP2003332234A (ja) 窒化層を有するサファイア基板およびその製造方法
JP2005001928A (ja) 自立基板およびその製造方法
JP3671215B2 (ja) サファイア基板上への窒化インジウム積層方法
KR100643155B1 (ko) 실리콘 기판-단결정 ＧａＮ 박막 적층체의 제조방법
JP5058642B2 (ja) 半導体基板の製造方法
JP3993830B2 (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法およびそれを含む半導体装置
JP2003171200A (ja) 化合物半導体の結晶成長法、及び化合物半導体装置
JP2004099405A (ja) 窒化物半導体積層体及びその成長方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190722

Address after: Building B, Building 4, 3255 Sixian Road, Songjiang District, Shanghai, 201620

Patentee after: DEPOSITION EQUIPMENT AND APPLICATIONS (SHANGHAI) Ltd.

Address before: 201203 Pudong New Area Zhangjiang Road, Shanghai, No. 1 Curie

Patentee before: Ideal Energy Equipment (Shanghai) Ltd.

TR01 Transfer of patent right
CP03 Change of name, title or address

Address after: Room 402, building 3, 3255 Sixian Road, Songjiang District, Shanghai, 201602

Patentee after: Ideal semiconductor equipment (Shanghai) Co.,Ltd.

Address before: Building B, Building 4, 3255 Sixian Road, Songjiang District, Shanghai, 201620

Patentee before: DEPOSITION EQUIPMENT AND APPLICATIONS (SHANGHAI) Ltd.

CP03 Change of name, title or address
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Growth method and device structure of compound semiconductor epitaxial layer on silicon substrate

Effective date of registration: 20230209

Granted publication date: 20170419

Pledgee: Agricultural Bank of China Limited Shanghai Songjiang Sub-branch

Pledgor: Ideal semiconductor equipment (Shanghai) Co.,Ltd.

Registration number: Y2023310000023

PE01 Entry into force of the registration of the contract for pledge of patent right