CN105655387A - 一种半导体外延晶片及其制备方法 - Google Patents
一种半导体外延晶片及其制备方法 Download PDFInfo
- Publication number
- CN105655387A CN105655387A CN201610167109.3A CN201610167109A CN105655387A CN 105655387 A CN105655387 A CN 105655387A CN 201610167109 A CN201610167109 A CN 201610167109A CN 105655387 A CN105655387 A CN 105655387A
- Authority
- CN
- China
- Prior art keywords
- layer
- reflecting layer
- epitaxial wafer
- substrate
- semiconductor epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 238000000034 method Methods 0.000 claims description 24
- 229910052681 coesite Inorganic materials 0.000 claims description 23
- 229910052906 cristobalite Inorganic materials 0.000 claims description 23
- 239000000377 silicon dioxide Substances 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052682 stishovite Inorganic materials 0.000 claims description 23
- 229910052905 tridymite Inorganic materials 0.000 claims description 23
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 15
- 238000002310 reflectometry Methods 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 13
- 229910009815 Ti3O5 Inorganic materials 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 230000008021 deposition Effects 0.000 claims description 9
- 230000001105 regulatory effect Effects 0.000 claims description 7
- 238000004020 luminiscence type Methods 0.000 claims description 6
- 230000000737 periodic effect Effects 0.000 claims description 6
- 235000012431 wafers Nutrition 0.000 claims 14
- 229910052594 sapphire Inorganic materials 0.000 abstract description 4
- 239000010980 sapphire Substances 0.000 abstract description 4
- 238000005520 cutting process Methods 0.000 abstract description 2
- 206010053615 Thermal burn Diseases 0.000 abstract 1
- 239000013078 crystal Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003698 laser cutting Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 238000005554 pickling Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
本发明提供一种半导体外延晶片及其制备方法，通过在蓝宝石衬底和外延层之间增设一第一反射层，当采用激光从所述衬底下表面进行扫射形成爆点时，所述第一反射层反射逸出并射向衬底上表面的激光，从而防止采用激光对外延晶片分割时，激光对外延片的灼伤。
Description
技术领域
本发明属于半导体领域，尤其涉及一种当采用激光从衬底下表面扫射形成爆点，可防止激光对外延晶片灼伤的半导体外延晶片及其制备方法。
背景技术
LED的常规制程为：在一衬底上采用外延工艺生长外延层，然后采用芯片工艺制备N电极和P电极形成晶片，最后采用激光切割技术和裂片技术将晶片分离形成复数个晶粒。
采用激光切割晶片时，尤其是采用隐形切割技术，即将半透明波长的激光束从衬底的下表面进入并聚焦在衬底内部扫射形成爆点，当激光聚焦形成爆点时，部分激光从多个方向逸出并射入衬底上表面，由于隐形切割时爆点距离外延层较近，该部分激光容易对外延层造成灼伤，进而影响LED的光电性能。
发明内容
本发明提供一种半导体外延晶片及其制备方法，通过在衬底和外延层之间设置第一反射层，当采用激光从衬底的下表面扫射形成爆点时，第一反射层反射逸出并射入衬底上表面的激光，从而防止激光对外延层的灼伤。
具体技术方案如下：
一种半导体外延晶片，包括依次堆叠的衬底、第一反射层和外延层，其特征在于：当采用激光从所述衬底下表面进行扫射形成爆点时，所述第一反射层反射逸出并射向衬底上表面的激光。
优选的，所述第一反射层为图案化结构，其由一系列等大的单元构成，每个单元等间距分布。
优选的，所述第一反射层对从所述衬底一侧入射的波长为1000~1300nm的红外线的反射率为80%以上。
优选的，所述第一反射层的材料为SiO2和TiO2，所述SiO2和TiO2周期性循环交替层叠形成所述第一反射层，通过调节所述SiO2层和TiO2层的厚度和循环周期数调节所述第一反射层对从所述衬底一侧入射的波长为1000~1300nm的红外线的反射率为80%以上。
优选的，所述第一反射层的厚度范围为2~6μm，所述第一反射层中SiO2层的厚度范围为0.1~0.3μm，TiO2层的厚度范围为0.1~0.3μm，循环周期数为10~50。
优选的，所述第一反射层为单层或多层膜结构，其可为金属膜层、透明导电膜层、电介质多层膜层或金属电介质复合膜层中的一种，可采用蒸镀法、溅射法、化学气相沉积法、喷涂法、真空吸附法或浸渍法制成。
优选的，所述第一反射层和外延层之间还插入一第二反射层，当所述外延晶片注入电流发光时，所述第二反射层反射从外延层一侧入射的光线。
优选的，所述第二反射层对从所述外延层一侧入射的光线的反射率为90%以上。
优选的，所述第二反射层的材料为SiO2和Ti3O5，所述SiO2和Ti3O5周期性循环交替层叠形成所述第二反射层，通过调节所述SiO2层和Ti3O5层的厚度和循环周期数调节所述第二反射层对从所述外延层一侧入射的光线的反射率为90%以上。
优选的，所述第二反射层的厚度范围为1~3μm，所述第二反射层中SiO2层的厚度范围为0.1~0.3μm，Ti3O5层的厚度范围为0.1~0.3μm，循环周期数为20~50。
优选的，所述外延层包括依次层叠的AlN缓冲层、N型层、发光层和P型层。
为制备上述的半导体外延晶片，本发明还提供一种半导体外延晶片的制作方法，制作方法如下：
一种半导体外延晶片的制作方法，用于制作权利要求1~8中的半导体外延晶片，制作方法如下：
提供一衬底；
于所述衬底上生长外延层；
其特征在于：于所述外延层的沉积步骤之前还包括第一反射层的沉积步骤，当采用激光从所述衬底下表面进行扫射形成爆点时，所述第一反射层反射逸出并射向衬底上表面的激光。
优选的，于所述第一反射层和外延层的沉积步骤之间还插入第二反射层的沉积步骤，当所述外延晶片注入电流发光时，所述第二反射层反射从外延层一侧入射的光线。
优选的，所述外延层通过下面步骤形成：首先采用PVD法沉积AlN缓冲层，其次采用MOCVD法于所述AlN缓冲层依次层叠N型层、发光层和外延层。
本发明至少具有以下有益效果：
现有技术中，半导体外延晶片采用激光从衬底下表面扫射形成爆点，进而将半导体外延晶片分割成多个独立的单元，而采用激光分割时，形成爆点时逸出并射入衬底上表面，从而对沉积于衬底之上的外延层造成灼伤。本发明中通过在衬底和外延层之间增加一第一反射层，第一反射层反射射入外延层的激光，从而防止激光对外延层的灼伤。同时，本发明还在第一反射层之上增加第二反射层，当半导体外延晶片注入电流时，第二反射层反射从外延层一侧射入的光线，从而防止该部分光线射入衬底内，减少了该部分光线的损失。
附图说明
图1为本发明实施例一之半导体外延晶片侧视结构示意图。
图2为本发明实施例一之第一反射层侧视结构示意图。
图3为本发明实施例一之衬底和第一反射层侧视结构示意图。
图4为本发明实施例一之半导体外延晶片的制备流程图。
图5为本发明实施例二之半导体外延晶片侧视结构示意图。
图6为本发明实施例二之第二反射层侧视结构示意图。
图7为本发明实施例二之半导体外延晶片的制备流程图。
附图标注：10.衬底；11：凸起；20.第一反射层；21.SiO2层；22.TiO2层；30.外延层；31.缓冲层；32.N型层；33.发光层；34.P型层；40.第二反射层；41.SiO2层；42.Ti3O5层。
具体实施方式
下面将结合示意图对发明进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
参看附图1和图2，为解决采用激光对半导体外延晶片分割时，激光对外延层的灼伤，本发明提供了一种半导体外延晶片，其包括依次堆叠的衬底10、第一反射层20和外延层30，其中，当采用激光从衬底10下表面进行扫射形成爆点时，第一反射层20反射逸出并射向衬底10上表面的激光。当该激光源为红外线时，第一反射层20对从衬底10一侧入射的波长为1000~1300nm的红外线的反射率为80%以上。第一反射层20可为单层或多层膜结构，其可选用金属膜层、透明导电膜层、电介质多层膜层或金属电介质复合膜层中的一种。本实施例中，优选第一反射层20的材料为SiO2和TiO2，并且SiO2和TiO2周期性循环交替层叠；通过调节所述SiO2层21和TiO2层22的厚度和循环周期数进而调节第一反射层20红外线的反射率。通过软件模拟，当第一反射层的厚度范围为2~6μm，其中SiO2层的厚度范围为0.1~0.3μm，TiO2层的厚度范围为0.1~0.3μm，循环周期数为10~50时，可实现对波长为1000~1300nm的红外线的反射率达80%以上。在其他实施例中，也可选用Ta2O5/SiO2多层膜结构或ZnS/SiO2多层膜结构的第一反射层20，并通过调节膜层厚度以及循环周期数实现第一反射层20反射激光的目的。衬底10为图案化结构或平片结构，为提高衬底10的出光，本实施例优选图案化衬底。外延层30包括依次层叠的AlN缓冲层31、N型层32、发光层33和P型层34。
参看附图3，第一反射层20为图案化结构，其由一系列等大的单元构成，每个单元等间距分布。在其一变形实施例中，衬底10为图案化衬底，其表面周期性分布有规则排列的凸起11，第一反射层20沉积于相邻凸起11之间的衬底10表面，而裸露出凸起11侧表面部分，使第一反射层20呈现出图案化结构。由于图案化的第一反射层20仅沉积与相邻凸起11的间隙面，而裸露出凸起11的侧表面部分，相比于第一反射层21的非晶体态，凸起11的晶体态与外延层晶体态及晶格常数更为接近，故后续外延层优选沉积于凸起11的侧表面，从而较好的解决了衬底10表面全覆盖第一反射层20导致后续外延层无法沉积的难题。
参看附图4，为制备上述的半导体外延晶片，本发明还提供一种制作方法，制作步骤如下：
S1、提供一衬底10；衬底10具有相对的上表面和下表面；衬底10为透明衬底，而由于蓝宝石材料价格低、易获得、稳定性好等优点，本实施例优选蓝宝石衬底；衬底10为平片衬底或图形化衬底，由于图形化衬底可以提高半导体元件的出光率，本实施例优选图形化蓝宝石衬底。
S2、于衬底10上沉积第一反射层20；当采用激光从衬底10下表面进行扫射形成爆点时，第一反射层20反射逸出并射向衬底10上表面的激光。
图案化第一反射层20的沉积步骤为：S21、于衬底10上涂覆光刻胶；S22、采用光刻和显影工艺裸露出衬底10的相邻凸起11之间的衬底10表面；S23、采用物理沉积法沉积第一反射层20；S24、去除光刻胶，裸露出凸起11的侧表面。
S3、于第一反射层20上生长外延层30；外延层30的采用下面的步骤生长：首先采用PVD法沉积AlN缓冲层31，其次采用MOCVD法于所述AlN缓冲层31依次层叠N型层32、发光层33和P型层34。N型层32和P型层34的材料可根据LED发光颜色的不同选用GaN、GaP或GaAs等材料。
实施例2
参看附图5和图6，本实施例与实施例1的区别在于，所述半导体外延晶片在第一反射层20和外延层30之间还插入一第二反射层40，当外延晶片注入电流发光时，第二反射层40反射从外延层30一侧入射的光线。第二反射层40对从外延层30一侧入射的光线的反射率为90%以上。本实施例中，第二反射层的材料选用SiO2和Ti3O5，其中SiO2和Ti3O5周期性循环交替层叠形成第二反射层40，通过调节SiO2层41和Ti3O5层42的厚度和循环周期数调节第二反射层40对从外延层30一侧入射的光线的反射率为90%以上。第二反射层40的厚度范围为1~3μm，其中SiO2层41的厚度范围为0.1~0.3μm，Ti3O5层42的厚度范围为0.1~0.3μm，循环周期数为20~50。
参看附图7，为制备上述的半导体外延晶片，本发明提供的一种制备方法步骤如下：
S1’、提供一衬底10；
S2’、于衬底10上沉积第一反射层20；
S3’、于第一反射层20上沉积第二反射层40；
S4’、于第二反射层40上生长外延层30。
其中，第一反射层20优选图案化结构，第二反射层40也优选图案化结构，两者的图案化结构均采用光刻工艺制作。当外延晶片注入电流发光时，第二反射层40反射从外延层30一侧入射的光线，且反射率达90%以上，从而防止从外延层30一侧入射的部分光线进入衬底10内，延长光传播路径，造成光衰减和损失。
Claims (11)
1.一种半导体外延晶片，包括依次堆叠的衬底、第一反射层和外延层，其特征在于：当采用激光从所述衬底下表面进行扫射形成爆点时，所述第一反射层反射逸出并射向衬底上表面的激光。
2.根据权利要求1所述的一种半导体外延晶片，其特征在于：所述第一反射层为图案化结构，其由一系列等大的单元构成，每个单元等间距分布。
3.根据权利要求1所述的一种半导体外延晶片，其特征在于：所述第一反射层对从所述衬底一侧入射的波长为1000~1300nm的红外线的反射率为80%以上。
4.根据权利要求3所述的一种半导体外延晶片，其特征在于：所述第一反射层的材料为SiO2和TiO2，所述SiO2和TiO2周期性循环交替层叠形成所述第一反射层，通过调节所述SiO2层和TiO2层的厚度和循环周期数调节所述第一反射层对从所述衬底一侧入射的波长为1000~1300nm的红外线的反射率为80%以上。
5.根据权利要求1所述的一种半导体外延晶片，其特征在于：所述第一反射层和外延层之间还插入一第二反射层，当所述外延晶片注入电流发光时，所述第二反射层反射从外延层一侧入射的光线。
6.根据权利要求5所述的一种半导体外延晶片，其特征在于：所述第二反射层对从所述外延层一侧入射的光线的反射率为90%以上。
7.根据权利要求6所述的一种半导体外延晶片，其特征在于：所述第二反射层的材料为SiO2和Ti3O5，所述SiO2和Ti3O5周期性循环交替层叠形成所述第二反射层，通过调节所述SiO2层和Ti3O5层的厚度和循环周期数调节所述第二反射层对从所述外延层一侧入射的光线的反射率为90%以上。
8.根据权利要求1所述的一种半导体外延晶片，其特征在于：所述外延层包括依次层叠的AlN缓冲层、N型层、发光层和P型层。
9.一种半导体外延晶片的制作方法，用于制作权利要求1~8中的半导体外延晶片，制作方法如下：
提供一衬底；
于所述衬底上生长外延层；
其特征在于：于所述外延层的沉积步骤之前还包括第一反射层的沉积步骤，当采用激光从所述衬底下表面进行扫射形成爆点时，所述第一反射层反射逸出并射向衬底上表面的激光。
10.根据权利要求1所述的一种半导体外延晶片的制作方法，其特征在于：于所述第一反射层和外延层的沉积步骤之间还插入第二反射层的沉积步骤，当所述外延晶片注入电流发光时，所述第二反射层反射从外延层一侧入射的光线。
11.根据权利要求1所述的一种半导体外延晶片的制作方法，其特征在于：所述外延层通过下面步骤形成：首先采用PVD法沉积AlN缓冲层，其次采用MOCVD法于所述AlN缓冲层依次层叠N型层、发光层和P型层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610167109.3A CN105655387A (zh) | 2016-03-23 | 2016-03-23 | 一种半导体外延晶片及其制备方法 |
| PCT/CN2016/111666 WO2017161936A1 (zh) | 2016-03-23 | 2016-12-23 | 一种半导体外延晶片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610167109.3A CN105655387A (zh) | 2016-03-23 | 2016-03-23 | 一种半导体外延晶片及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105655387A true CN105655387A (zh) | 2016-06-08 |
Family
ID=56494239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610167109.3A Pending CN105655387A (zh) | 2016-03-23 | 2016-03-23 | 一种半导体外延晶片及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN105655387A (zh) |
| WO (1) | WO2017161936A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017161936A1 (zh) * | 2016-03-23 | 2017-09-28 | 厦门市三安光电科技有限公司 | 一种半导体外延晶片及其制备方法 |
| CN110998872A (zh) * | 2019-03-01 | 2020-04-10 | 厦门市三安光电科技有限公司 | 发光二极管及其制作方法 |
| CN113540313A (zh) * | 2021-06-18 | 2021-10-22 | 泉州三安半导体科技有限公司 | 一种led芯片及其制造方法、半导体发光器件及显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6455340B1 (en) * | 2001-12-21 | 2002-09-24 | Xerox Corporation | Method of fabricating GaN semiconductor structures using laser-assisted epitaxial liftoff |
| CN102263181A (zh) * | 2010-05-29 | 2011-11-30 | 比亚迪股份有限公司 | 衬底、具有该衬底的led外延片、芯片及发光装置 |
| CN103022291A (zh) * | 2011-09-24 | 2013-04-03 | 山东浪潮华光光电子有限公司 | 一种具有全方位反射镜的图形衬底及其制备方法 |
| CN103094437A (zh) * | 2013-01-31 | 2013-05-08 | 马鞍山圆融光电科技有限公司 | 一种大功率led芯片的制作方法 |
| KR20150077784A (ko) * | 2013-12-30 | 2015-07-08 | 삼성전자주식회사 | 반도체 발광소자의 제조방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100380695C (zh) * | 2005-03-03 | 2008-04-09 | 乐清市亿昊科技发展有限公司 | 发光二极管管芯及其制造方法 |
| US9636782B2 (en) * | 2012-11-28 | 2017-05-02 | International Business Machines Corporation | Wafer debonding using mid-wavelength infrared radiation ablation |
| CN103915537B (zh) * | 2013-01-09 | 2017-04-19 | 理想能源设备(上海)有限公司 | 硅衬底上化合物半导体外延层生长方法及其器件结构 |
| TWI614914B (zh) * | 2014-07-11 | 2018-02-11 | 晶元光電股份有限公司 | 發光元件及其製造方法 |
| CN105023977B (zh) * | 2015-06-17 | 2017-10-31 | 安徽三安光电有限公司 | 一种led制程中的背划方法及其形成结构 |
| CN105655387A (zh) * | 2016-03-23 | 2016-06-08 | 安徽三安光电有限公司 | 一种半导体外延晶片及其制备方法 |
-
2016
- 2016-03-23 CN CN201610167109.3A patent/CN105655387A/zh active Pending
- 2016-12-23 WO PCT/CN2016/111666 patent/WO2017161936A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6455340B1 (en) * | 2001-12-21 | 2002-09-24 | Xerox Corporation | Method of fabricating GaN semiconductor structures using laser-assisted epitaxial liftoff |
| CN102263181A (zh) * | 2010-05-29 | 2011-11-30 | 比亚迪股份有限公司 | 衬底、具有该衬底的led外延片、芯片及发光装置 |
| CN103022291A (zh) * | 2011-09-24 | 2013-04-03 | 山东浪潮华光光电子有限公司 | 一种具有全方位反射镜的图形衬底及其制备方法 |
| CN103094437A (zh) * | 2013-01-31 | 2013-05-08 | 马鞍山圆融光电科技有限公司 | 一种大功率led芯片的制作方法 |
| KR20150077784A (ko) * | 2013-12-30 | 2015-07-08 | 삼성전자주식회사 | 반도체 발광소자의 제조방법 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017161936A1 (zh) * | 2016-03-23 | 2017-09-28 | 厦门市三安光电科技有限公司 | 一种半导体外延晶片及其制备方法 |
| CN110998872A (zh) * | 2019-03-01 | 2020-04-10 | 厦门市三安光电科技有限公司 | 发光二极管及其制作方法 |
| US11862752B2 (en) | 2019-03-01 | 2024-01-02 | Quanzhou San'an Semiconductor Technology Co., Ltd. | Light-emitting diode and method for manufacturing the same |
| CN113540313A (zh) * | 2021-06-18 | 2021-10-22 | 泉州三安半导体科技有限公司 | 一种led芯片及其制造方法、半导体发光器件及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2017161936A1 (zh) | 2017-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101631599B1 (ko) | 발광 소자 및 그 제조 방법 | |
| KR100631840B1 (ko) | 플립칩용 질화물 반도체 발광소자 | |
| CN102473801B (zh) | 利用粗糙化的活性层和共形包层的高亮度led | |
| CN102201512B (zh) | 一种图形化衬底 | |
| KR20080070696A (ko) | 질화물 반도체 발광소자 | |
| JP6347600B2 (ja) | 高効率発光ダイオード | |
| US20110198640A1 (en) | Semiconductor Light-Emitting Diode and Method for Producing a Semiconductor Light-Emitting Diode | |
| JP2012084692A (ja) | 発光素子 | |
| CN105655387A (zh) | 一种半导体外延晶片及其制备方法 | |
| CN103390711B (zh) | 一种具有电极反射层的led芯片及其制作方法 | |
| CN105742958A (zh) | 一种带有dbr掩膜的三族氮化物发光器件及制备方法 | |
| CN112467005A (zh) | 一种多复合层图形化蓝宝石衬底的制备方法 | |
| KR20110061911A (ko) | 발광 소자 및 그 제조 방법 | |
| US20150311389A1 (en) | Nitride Light Emitting Diode and Fabrication Method Thereof | |
| US20140203293A1 (en) | Nitride semiconductor light emitting device | |
| CN102881791A (zh) | 一种蓝宝石led图形衬底及其制备方法 | |
| CN104465925B (zh) | 一种led芯片外延层的制作方法及led芯片结构 | |
| JP2005191220A (ja) | 半導体発光素子およびその製造方法 | |
| US9412904B2 (en) | Structured substrate for LEDs with high light extraction | |
| CN106784217A (zh) | 复合衬底、半导体器件结构及其制备方法 | |
| JP2005191219A (ja) | 半導体発光素子およびその製造方法 | |
| JP2017059752A (ja) | 発光装置とその製造方法 | |
| US8912028B2 (en) | Semiconductor light emitting device and method for manufacturing the same | |
| CN101859835A (zh) | 发光二极管结构及其制造方法 | |
| JP2005197506A (ja) | 窒化ガリウム基ｉｉｉ−ｖ族化合物半導体発光ダイオードとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160608 |