JP2012134468A - 半導体膜、半導体素子、半導体装置およびそれらの作製方法 - Google Patents

半導体膜、半導体素子、半導体装置およびそれらの作製方法 Download PDF

Info

Publication number
JP2012134468A
JP2012134468A JP2011255776A JP2011255776A JP2012134468A JP 2012134468 A JP2012134468 A JP 2012134468A JP 2011255776 A JP2011255776 A JP 2011255776A JP 2011255776 A JP2011255776 A JP 2011255776A JP 2012134468 A JP2012134468 A JP 2012134468A
Authority
JP
Japan
Prior art keywords
crystal
film
semiconductor film
layer
crystal structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011255776A
Other languages
English (en)
Other versions
JP2012134468A5 (ja
JP5933890B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Masahiro Takahashi
正弘 高橋
Yoshiki Maruyama
哲紀 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011255776A priority Critical patent/JP5933890B2/ja
Publication of JP2012134468A publication Critical patent/JP2012134468A/ja
Publication of JP2012134468A5 publication Critical patent/JP2012134468A5/ja
Application granted granted Critical
Publication of JP5933890B2 publication Critical patent/JP5933890B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/515—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics
    • C04B35/58—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3284—Zinc oxides, zincates, cadmium oxides, cadmiates, mercury oxides, mercurates or oxide forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286—Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

【課題】特性が安定した半導体膜を提供することを目的の一とする。または、特性が安定した半導体素子を提供することを目的の一とする。または、特性が安定した半導体装置を提供することを目的の一とする。
【解決手段】具体的には、絶縁性の表面に一方の面を接する第１の結晶構造を有する結晶を含む種結晶層（シード層）と、当該種結晶層（シード層）の他方の面に異方性の結晶が成長した酸化物半導体膜を有する構成とすれば良く、このようなヘテロ構造とすることにより、当該半導体膜の電気特性を安定化することができる。
【選択図】図１

Description

本発明は、ヘテロ構造を有する半導体膜、ヘテロ構造を有する半導体膜を用いる半導体素子、およびヘテロ構造を有する半導体膜を用いる半導体装置に関する。
なお、本明細書中において半導体膜とは膜状の半導体であり、半導体素子とは半導体特性を利用することで機能する素子全般を指し、半導体装置とは半導体素子を用いた装置全般を指す。従って、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数ｎｍ以上数百ｎｍ以下程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。また、金属酸化物は多様に存在しさまざまな用途に用いられている。例えば、酸化インジウムはよく知られた材料であり、液晶ディスプレイなどで必要とされる透光性を有する電極材料に用いられている。
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては、例えば、酸化タングステン、酸化スズ、酸化インジウム、酸化亜鉛などがある。このような半導体特性を示す金属酸化物は、透明導電膜の他、センサまたはトランジスタ等の様々な半導体素子に用いることができる。金属酸化物を膜状に形成し、チャネル形成領域とする薄膜トランジスタが既に知られている（特許文献１及び特許文献２）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
ところで、半導体膜は特性が安定でありバラツキが少ないことが望まれる。特に、半導体素子はバラツキの少ない特性が求められ、半導体膜は欠陥が少なく、且つ均質であることが好ましい。
具体的には、酸化物半導体膜を用いてトランジスタを構成する場合、絶縁膜に接する酸化物半導体膜が該トランジスタの電気特性に影響する。特に、酸化物半導体膜が結晶性の低い領域でゲート電極側の絶縁膜と接すると、当該トランジスタの電気特性が低下する恐れがある。
本発明は、このような技術的背景のもとでなされたものである。したがって、その目的は、特性が安定した半導体膜を提供することを目的の一とする。
または、特性が安定した半導体素子を提供することを目的の一とする。
または、特性が安定した半導体装置を提供することを目的の一とする。
上記目的を達成するために、本発明は絶縁性の表面に接する半導体膜の表面に注目し、特にその結晶構造に着眼した。そして、絶縁性の表面に接する側の半導体膜の表面に、結晶性の高い領域を有する構成に想到し、上記課題の解決に至った。なぜなら、半導体膜が結晶性の高い領域で絶縁性の表面と接する構成とすることにより、絶縁性の表面と半導体膜の界面には未結合手に起因する界面準位が少なくなり、良好な界面状態を実現できるからである。
具体的には、絶縁性の表面に一方の面を接するｃ軸配向した第１の結晶構造を有する結晶を含む種結晶層（シード層）と、当該種結晶層（シード層）の他方の面にｃ軸配向した第２の結晶構造を有する結晶が接合した酸化物半導体膜を有する構成とすれば良く、このようなヘテロ構造とすることにより、当該半導体膜の電気特性を安定化することができる。なお、第１の結晶構造はウルツ鉱型であり、第２の結晶構造はウルツ鉱以外の六方晶の結晶構造、またはＹｂＦｅ２Ｏ４型構造、Ｙｂ２Ｆｅ３Ｏ７型構造及びその変形型構造とすればよい。なお、ｃ軸配向した第１の結晶構造を有する結晶には、第１の結晶構造のｃ軸が一定の方向（例えば、種結晶層を支持する基板面や種結晶層の表面などに垂直な方向）に揃っている結晶が含まれる。
すなわち、本発明の一態様は、絶縁表面に一方の面を接し、第１の結晶構造を有する結晶を含む種結晶層と、種結晶層の他方の面に接し、第２の結晶構造を有する結晶を含む酸化物半導体膜と、を有し、第１の結晶構造がウルツ鉱型の結晶構造であり、第２の結晶構造がウルツ鉱以外の六方晶であるヘテロ構造を有する半導体膜である。
また、本発明の一態様は、絶縁表面に一方の面を接し、第１の結晶構造を有する結晶を含む種結晶層と、種結晶層の他方の面に接し、第２の結晶構造を有する結晶を含む酸化物半導体膜と、を有し、第１の結晶構造がウルツ鉱型の結晶構造であり、第２の結晶構造がＹｂＦｅ２Ｏ４型構造、Ｙｂ２Ｆｅ３Ｏ７型構造及びその変形型構造のいずれか一であるヘテロ構造を有する半導体膜である。
上記本発明の一態様によれば、絶縁表面とｃ軸配向した第１の結晶構造を有する結晶を含む種結晶層が接して形成されているため、絶縁表面に接して電気特性が不安定な非晶質が形成され難い。さらに、ｃ軸配向した第１の結晶構造を有する結晶を含む種結晶層と接合して第２の結晶構造を有する結晶が成長した酸化物半導体膜を備えている。これにより、半導体膜が結晶性の高い種結晶層を絶縁性の表面に接する構成とすることができ、未結合手に起因する界面準位が少なくなり、良好な界面状態を備えたヘテロ構造を有する半導体膜を提供できる。
また、本発明の一態様は、種結晶層の厚さが０．１ｎｍ以上１０ｎｍ以下である、上記のヘテロ構造を有する半導体膜である。
また、本発明の一態様は、種結晶層が窒化インジウム、または窒化ガリウムを含む、上記のヘテロ構造を有する半導体膜である。
また、本発明の一態様は、種結晶層が亜鉛、インジウム、ガリウム、酸素、及び窒素を含む、上記のヘテロ構造を有する半導体膜である。
また、本発明の一態様は、種結晶層が、窒素を０．１原子％以上５原子％未満含む上記のヘテロ構造を有する半導体膜である。
また、本発明の一態様は、酸化物半導体膜が、窒素を１×１０１７／ｃｍ３以上５×１０１９／ｃｍ３未満含む上記のヘテロ構造を有する半導体膜である。
また、本発明の一態様は、ゲート電極と、ゲート電極と接する第１の絶縁膜と、第１の絶縁膜に接して、ゲート電極と重畳するヘテロ構造を有する半導体膜と、ヘテロ構造を有する半導体膜と接する第２の絶縁膜と、を有し、ヘテロ構造を有する半導体膜は、第１の絶縁膜と接して第１の結晶構造を有する結晶を含む種結晶層と、第２の絶縁膜と接してｃ軸配向した第２の結晶構造を有する異方性結晶を含む酸化物半導体膜と、を備える。さらに、第１の結晶構造がウルツ鉱型の結晶構造であり、第２の結晶構造がウルツ鉱以外の六方晶であるヘテロ構造を有する半導体素子である。
また、本発明の一態様は、ゲート電極と、ゲート電極と接する第１の絶縁膜と、第１の絶縁膜に接して、ゲート電極と重畳するヘテロ構造を有する半導体膜と、ヘテロ構造を有する半導体膜と接する第２の絶縁膜と、を有し、ヘテロ構造を有する半導体膜は、第１の絶縁膜と接して第１の結晶構造を有する結晶を含む種結晶層と、第２の絶縁膜と接してｃ軸配向した第２の結晶構造を有する異方性結晶を含む酸化物半導体膜と、を備える。さらに、第１の結晶構造がウルツ鉱型の結晶構造であり、第２の結晶構造がＹｂＦｅ２Ｏ４型構造、Ｙｂ２Ｆｅ３Ｏ７型構造及びその変形型構造のいずれか一であるヘテロ構造を有する半導体素子である。
上記本発明の一態様によれば、ゲート電極と接する第１の絶縁膜に接してｃ軸配向した第１の結晶構造を有する結晶を含む種結晶層が形成されている。さらに、異方性をもって成長した結晶を含む酸化物半導体膜を備えている。これにより、ヘテロ構造を有する半導体膜は良好な界面状態で第１の絶縁膜に接して、且つゲート電極に重畳する構成となり、電気特性が安定した半導体素子を提供できる。
また、本発明の一態様は、上記半導体素子を用いた半導体装置である。
上記本発明の一態様によれば、良好な界面状態で絶縁膜に接するヘテロ構造を有する半導体膜が適用された半導体素子を用いることにより、信頼性に優れた半導体装置を提供できる。
なお、本明細書においては、ｃ軸配向した結晶構造を有する層とは、その結晶構造のｃ軸が半導体積層の表面に対しておよそ垂直方向に配向する層であり、非単結晶の層である。
なお、本明細書においては、六方晶の結晶構造は六晶系（Ｃｒｙｓｔａｌ ｆａｍｉｌｙ）におけるものを指し、七晶系（Ｃｒｙｓｔａｌ ｓｙｓｔｅｍ）の三方晶と六方晶を含む。
また、発光装置とは画像表示デバイス、発光デバイス、もしくは光源（照明装置含む）を指す。また、発光装置にコネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または発光素子が形成された基板にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て発光装置に含むものとする。
本発明によれば、特性が安定した半導体膜を提供できる。
または、特性が安定した半導体素子を提供できる。
または、特性が安定した半導体装置を提供できる。
実施の形態に係わるヘテロ構造を有する半導体膜を説明する図。 実施の形態に係わる第１の結晶構造を説明する模式図。 実施の形態に係わるヘテロ構造を有する半導体膜を説明する図。 実施の形態に係わる結晶構造を説明するＨＡＡＤＦ−ＳＴＥＭの実観察像。 実施の形態に係わる結晶構造を説明するＨＡＡＤＦ−ＳＴＥＭの実観察像。 実施の形態に係わる結晶構造を説明するＸ線回折測定の回折図形。 実施の形態に係わるトランジスタの構成を説明する図。 実施の形態に係わるトランジスタの作製方法を説明する図。 実施の形態に係わるトランジスタの構成を説明する図。 実施の形態に係わるトランジスタの作製方法を説明する図。 実施の形態に係わるトランジスタの構成を説明する図。 実施の形態に係わるトランジスタの作製方法を説明する図。 実施の形態に係わるブロック図及び等価回路図を説明する図。 実施の形態に係わる画素部の構造を説明する断面図。 実施の形態に係わる電子機器を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、絶縁表面に一方の面を接する種結晶層と、該種結晶層の他方の面に接する酸化物半導体膜と、を備えるヘテロ構造を有し、種結晶層はｃ軸配向した第１の結晶構造を有する結晶を含み、酸化物半導体膜はｃ軸配向した第２の結晶構造を有する異方性結晶を含む、半導体膜について、図１、乃至図６を参照して説明する。
＜ヘテロ構造を有する半導体膜＞
本実施の形態で例示するヘテロ構造を有する半導体膜の模式図を図１に示す。
ヘテロ構造を有する半導体膜１３０は、種結晶層１３１と酸化物半導体膜１３２を有する。種結晶層１３１が基板１００上の絶縁表面１０２に接して設けられた、ヘテロ構造を有する半導体膜１３０の態様を図１（Ａ）に図示す。また、種結晶層１３１が基板１００上の酸化物半導体膜１３２に接して設けられた、ヘテロ構造を有する半導体膜１３０の態様を図１（Ｂ）に図示する。いずれの態様も、種結晶層１３１はｃ軸配向した第１の結晶構造を有する結晶を含み、酸化物半導体膜１３２はｃ軸配向した第２の結晶構造を有する異方性結晶を含み、種結晶層１３１は酸化物半導体膜１３２よりも結晶性が高い。
＜六方晶系の結晶構造＞
はじめに、六方晶系の結晶構造について説明する。
第１の結晶構造を、図２を用いて説明する。第１の結晶構造はウルツ鉱型である。第１の結晶構造のａ−ｂ面における構造を図２（Ａ）に、ｃ軸方向を縦方向とする構造を図２（Ｂ）に示す。
第１の結晶構造を備える結晶としては、例えば酸化亜鉛、窒化インジウム、窒化ガリウム等の結晶をその例に挙げることができる。また、窒素を含む酸化物半導体もｃ軸配向した第１の結晶構造を有する結晶を含む膜となる場合がある。
具体的には、窒素を５×１０１９ｃｍ−３以上、好ましくは１×１０２０ｃｍ−３以上７原子％未満含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜は、ｃ軸配向し、且つ第１の結晶構造を有する結晶を含む膜となり、金属サイトにはＩｎとＧａとＺｎがランダムに入っている。
次に、第２の結晶構造について説明する。第２の結晶構造はウルツ鉱以外の六方晶の結晶構造（非ウルツ鉱構造）、またはＹｂＦｅ２Ｏ４型構造、Ｙｂ２Ｆｅ３Ｏ７型構造及びその変形型構造とすればよい。
例えば、窒素を１×１０１７／ｃｍ３以上５×１０１９／ｃｍ３未満含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜はｃ軸配向した第２の結晶構造を有する結晶を含む膜となる。ｃ軸配向した第２の結晶構造を有する結晶を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜は、ａ−ｂ面にＩｎ−Ｏの結晶面（インジウムと酸素を含む結晶面）を備え、Ｉｎ−Ｏの結晶面とＩｎ−Ｏの結晶面との間に、ＧａおよびＺｎを有する二つの層を備える。なお、ＧａおよびＺｎを有する二つの層において、ＧａおよびＺｎは一方の層または双方の層に有すればよく、その位置は限定されない。
第１の結晶構造および第２の結晶構造は、いずれも六方晶系であり、ａ−ｂ面において原子が六角形に位置する。そして、第２の結晶構造を有する結晶が第１の結晶構造を有する結晶に接し、第２の結晶構造を有する結晶が第１の結晶構造を有する結晶に整合する。
第１の結晶構造を有する結晶上に、格子定数を同じくする第２の結晶構造を有する結晶が整合する様子を図３に示す。第２の結晶構造を図３（Ａ）に示し、第１の結晶構造を図３（Ｂ）に示す。また、第２の結晶構造を有する結晶が第１の結晶構造を有する結晶に接して、第２の結晶構造を有する結晶が第１の結晶構造を有する結晶に整合する模式図を図３（Ｃ）に模式的に示す。
従って、結晶性が高く、結晶化が容易なｃ軸配向した第１の結晶構造を有する結晶を含む層を種結晶層として形成し、次いで当該種結晶層に接して酸化物半導体膜を形成する構成とすることにより、種結晶層に含まれる第１の結晶構造を有する結晶が該酸化物半導体膜の結晶化を容易にするという効果を奏する。
＜種結晶層＞
次に、種結晶層について説明する。種結晶層はｃ軸配向した第１の結晶構造を有する結晶を含む。特に、種結晶層は酸化物半導体膜に比べて結晶性が高く、結晶化し易い材料を用いる。結晶性が高く、結晶化し易い材料を適用することにより、絶縁表面に接する表面近傍の結晶性を高めることができ、電気特性が不安定な非晶質が残存する現象を防ぐことができる。
種結晶層に用いることができるｃ軸配向した第１の結晶構造を有する結晶について説明する。
ｃ軸配向した第１の結晶構造を備え、種結晶層に用いることができる化合物としては、例えば窒化インジウム、窒化ガリウム等をその例に挙げることができる。また、窒素を５×１０１９ｃｍ−３以上、好ましくは１×１０２０ｃｍ−３以上７原子％未満含む酸化物半導体もｃ軸配向した第１の結晶構造を有する結晶を含む膜となる場合がある。
窒素を含む酸化物半導体を種結晶層に用いる場合、窒素濃度が５×１０１９ｃｍ−３以上、好ましくは１×１０２０ｃｍ−３以上７原子％未満となるように意図的に含ませる。窒素をこの範囲で意図的に含ませた酸化物半導体層は、窒素を意図的に含ませていない酸化物半導体層に比べてエネルギーギャップが小さく、キャリアを流しやすい。
なお、ｃ軸配向した第１の結晶構造のＨＡＡＤＦ（ｈｉｇｈ−ａｎｇｌｅ ａｎｎｕｌａｒ ｄａｒｋ ｆｉｅｌｄ）−ＳＴＥＭの実観察像には、輝点が互いちがいに現れる回折像が観察される場合がある。
ｃ軸配向した第１の結晶構造に基づいて計算により得たＨＡＡＤＦ−ＳＴＥＭの実観察像を図４（Ａ）に示す。
また、窒素のみを含む成膜ガスを用いて成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ膜のＨＡＡＤＦ−ＳＴＥＭの実観察像を図４（Ｂ）に示す。
図４（Ａ）または図４（Ｂ）に示すＨＡＡＤＦ−ＳＴＥＭの実観察像は、いずれも２周期性の層構造を有するｃ軸配向した第１の結晶構造を有することが確認できる。
なお、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜は、スパッタリング法を用いて石英ガラス基板上に３００ｎｍの厚さで成膜した。ターゲットとしてＩｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ比］を用い、基板−ターゲット間の距離を６０ｍｍとし、ＤＣ電源を用いて０．５ｋｗの電力で、圧力０．４Ｐａにて成膜した。また、成膜中の基板温度を４００℃とし、スパッタリングガスは窒素のみとし、成膜室に４０ｓｃｃｍの流量で流した。
＜酸化物半導体膜＞
次に、酸化物半導体膜について説明する。酸化物半導体膜は、非単結晶であり、酸化物半導体膜全体が非晶質状態（アモルファス状態）ではなく、少なくともｃ軸配向した第２の結晶構造を有する結晶を含み、種結晶層と接合した結晶を含む。酸化物半導体膜全体が非晶質状態（アモルファス状態）ではないため、電気特性が不安定な非晶質の形成が抑制される。
酸化物半導体膜に用いることができるｃ軸配向した第２の結晶構造を有する異方性結晶について説明する。
第２の結晶構造としては、ＹｂＦｅ２Ｏ４型構造、Ｙｂ２Ｆｅ３Ｏ７型構造及びその変形型構造をその例に挙げることができる。例えば、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏは、第２の結晶構造を有し、酸化物半導体膜に用いることができる。なお、酸化物半導体膜に用いることができるＩｎ−Ｇａ−Ｚｎ−Ｏ膜は、窒素を１×１０１７／ｃｍ３以上５×１０１９／ｃｍ３未満含んでいても良い。
三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏには、ＹｂＦｅ２Ｏ４型構造であるＩｎＧａＺｎＯ４や、Ｙｂ２Ｆｅ３Ｏ７型構造であるＩｎ２Ｇａ２ＺｎＯ７等があり、その変形型構造をとりうることが知られている（Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ、「Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３， ｐ．２９８−３１５）。なお、ＹｂＦｅ２Ｏ４型構造は、Ｙｂを含む層をＡ層としＦｅを含む層をＢ層とすると、ＡＢＢ｜ＡＢＢ｜ＡＢＢ｜の繰り返し構造を有し、その変形構造としては、例えば、ＡＢＢＢ｜ＡＢＢＢ｜の繰り返し構造を挙げることができる。また、Ｙｂ２Ｆｅ３Ｏ７型構造は、ＡＢＢ｜ＡＢ｜ＡＢＢ｜ＡＢ｜の繰り返し構造を有し、その変形構造としては、例えば、ＡＢＢＢ｜ＡＢＢ｜ＡＢＢＢ｜ＡＢＢ｜ＡＢＢＢ｜ＡＢＢ｜の繰り返し構造を挙げることができる。
また、酸化物半導体膜には四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ａｌ−Ｚｎ−Ｏ膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ膜、Ｓｎ−Ａｌ−Ｚｎ−Ｏ膜や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｚｎ−Ｏ膜、Ａｌ−Ｚｎ−Ｏ膜、Ｉｎ−Ｇａ−Ｏ膜などを用いることができる。また、上記酸化物半導体膜は珪素を含んでもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を含む酸化物膜である。
酸化物半導体膜は、種結晶層に接合して結晶が成長している。これにより、ヘテロ構造を有する半導体膜が結晶性の高い領域で絶縁性の表面と接する構成とすることができ、未結合手に起因する界面準位が少なくなり、良好な界面状態を備えたヘテロ構造を有する半導体膜を提供できる。
なお、ｃ軸配向した第２の結晶構造のＨＡＡＤＦ（ｈｉｇｈ−ａｎｇｌｅ ａｎｎｕｌａｒ ｄａｒｋ ｆｉｅｌｄ）−ＳＴＥＭの実観察像には、３つに一つの明暗を伴う回折像が観察される場合がある。
ｃ軸配向した第２の結晶構造に基づいて計算により得たＨＡＡＤＦ−ＳＴＥＭの実観察像を図５（Ａ）に示す。
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜のＨＡＡＤＦ−ＳＴＥＭの実観察像を図５（Ｂ）に示す。
図５（Ａ）または図５（Ｂ）に示すＨＡＡＤＦ−ＳＴＥＭの実観察像は、いずれも３つに一つの明暗を伴っており、９周期性の層構造を有するｃ軸配向した第２の結晶構造を有することが確認できる。
なお、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜は、スパッタリング法を用いて石英ガラス基板上に３００ｎｍの厚さで成膜した。ターゲットとしてＩｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ比］を用い、基板−ターゲット間の距離を６０ｍｍとし、ＤＣ電源を用いて０．５ｋｗの電力で、圧力０．４Ｐａにて成膜した。また、成膜中の基板温度を４００℃とし、スパッタリングガスは酸素のみとし、成膜室に４０ｓｃｃｍの流量で流した。
＜ｃ軸配向した第２の結晶構造を有する結晶を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜およびｃ軸配向した第１の結晶構造を有する結晶を含むＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ膜＞
窒素のみを含む成膜ガスを用いて成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ膜は、ｃ軸配向した第１の結晶構造を有する結晶を含み、結晶性が高く、種結晶層に好適である。また、酸素のみを含む成膜ガスを用いて成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ膜は、ｃ軸配向した第２の結晶構造を有する結晶を含み、且つ異方性をもって成長し易く、酸化物半導体膜に好適である。
窒素のみを含む成膜ガスを用いて成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ膜と酸素のみを含む成膜ガスを用いて成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ膜の格子定数が整合する程度を、Ｘ線回折法を用いて確認した結果を示す。
窒素のみを含む成膜ガスを用いて成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ膜と酸素のみを含む成膜ガスを用いて成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ膜のそれぞれについて、２θ法を用いて測定した回折図形を図６に示す。
図６（Ａ）に示すＯｕｔ−ｏｆ−ｐｌａｎｅ法による回折図形から、窒素のみを含む成膜ガスを用いて成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ膜は回折ピークが鋭く結晶性に優れていることが判る。また、窒素のみを含む成膜ガスを用いて成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ膜と酸素のみを含む成膜ガスを用いて成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ膜は回折ピークが良く一致することが判る。すなわち、窒素のみを含む成膜ガスを用いて成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ膜は、酸素のみを含む成膜ガスを用いて成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ膜と同様に六方晶系であり、且つ格子定数が近く、種結晶層として好適であることが確認できる。
なお、窒素のみを含む成膜ガスを用いて成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ膜と酸素のみを含む成膜ガスを用いて成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ膜のそれぞれについて、Ｉｎ−ｐｌａｎｅ法により測定した回折図形を図６（Ｂ）に示す。
図６（Ｂ）に示すＩｎ−ｐｌａｎｅ法による回折図形から、窒素のみを含む成膜ガスを用いて成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ膜は絶縁表面を有する基板表面に対し、およそ垂直にｃ軸が配向していることが確認できる。このことからも、窒素のみを含む成膜ガスを用いて成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ膜は酸素のみを含む成膜ガスを用いて成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ膜の種結晶層として好適であることが確認できる。
なお、窒素のみを含む成膜ガスを用いて成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ膜と酸素のみを含む成膜ガスを用いて成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ膜は、いずれも上述の方法で作製した。
本実施の形態で例示したヘテロ構造を有する半導体膜は、ｃ軸配向した第１の結晶構造を有する結晶を含む種結晶層が、絶縁表面に接して形成されているため、電気特性が不安定な非晶質が絶縁表面に接して形成され難い。さらに、ｃ軸配向した第１の結晶構造を有する結晶を含む種結晶層から、ｃ軸配向した第２の結晶構造を有する結晶が異方性をもって成長した酸化物半導体膜を、備えている。これにより、ヘテロ構造を有する半導体膜が結晶性の高い領域で絶縁性の表面と接する構成となり、未結合手に起因する界面準位が少なくなり、良好な界面状態を備えたヘテロ構造を有する半導体膜を提供できる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、ヘテロ構造を有する半導体膜をチャネルに用いたトップゲート型のトランジスタの構成及びその作製方法について、図７及び図８を用いて説明する。図７（Ｂ）は、半導体素子の構成の一形態であるトランジスタの構造を説明する断面図であり、上面図である図７（Ａ）の一点破線Ａ−Ｂの断面図に相当する。なお、図７（Ａ）において、基板２０１、酸化物絶縁膜２０２、ゲート絶縁膜２０７、及び絶縁膜２０９は省略している。図８は、図７（Ｂ）に示すトランジスタの作製工程を説明する断面図である。
図７（Ｂ）に示すトランジスタは、基板２０１上に形成された酸化物絶縁膜２０２と、酸化物絶縁膜２０２上に形成されたヘテロ構造を有する半導体膜２０５と、ヘテロ構造を有する半導体膜２０５上に形成されたソース電極及びドレイン電極として機能する一対の電極２０６と、酸化物絶縁膜２０２、ヘテロ構造を有する半導体膜２０５及び一対の電極２０６上に形成されたゲート絶縁膜２０７と、ゲート絶縁膜２０７を介してヘテロ構造を有する半導体膜２０５と重畳するゲート電極２０８とを有する。また、ゲート絶縁膜２０７及びゲート電極２０８を覆う絶縁膜２０９を有してもよい。
ヘテロ構造を有する半導体膜２０５は、酸化物絶縁膜２０２に接して第２の結晶構造を有する結晶を含む酸化物半導体膜２０５ａと、第２の結晶構造を有する結晶を含む酸化物半導体膜２０５ａに接する第１の結晶構造を有する結晶を含む種結晶層２０５ｂと、が積層されていることを特徴とする。
また、種結晶層２０５ｂに含まれる第１の結晶構造を有する結晶を種結晶として、酸化物半導体膜２０５ａに第２の結晶構造を有する結晶が結晶成長していることを特徴とする。
酸化物半導体膜２０５ａに含まれる第２の結晶構造を有する結晶は、六方晶である。即ち、第１の結晶構造とは異なる六方晶の結晶構造を有する。第２の結晶構造は、ホモロガス系列であってもよい。
また、種結晶層２０５ｂに含まれる第１の結晶構造を有する結晶は、六方晶である。
即ち、第１の結晶構造及び第２の結晶構造は、ともに六方晶であるので、ｃ軸方向からは六角形の格子像を確認できる。
なお、第２の結晶構造を有する結晶を含む酸化物半導体膜２０５ａ、第１の結晶構造を有する結晶を含む種結晶層２０５ｂはそれぞれ、非単結晶であり、且つ酸化物半導体膜全体が非晶質状態（アモルファス状態）ではなく、ｃ軸配向の結晶領域を有する。
次に、図７（Ｂ）に示すトランジスタの作製方法について、図８を用いて説明する。
図８（Ａ）に示すように、基板２０１上に酸化物絶縁膜２０２を形成した後、酸化物絶縁膜２０２上に第１の酸化物半導体膜２０３ａを形成し、第１の酸化物半導体膜２０３ａ上に後に種結晶層になる第２の酸化物半導体膜２０３ｂを形成する。
基板２０１は、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。基板２０１としてガラス基板を用いる場合、歪み点が７３０度以上のものを用いることが好ましい。ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられる。なお、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい。大量生産する上では、基板２０１は第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、または２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のマザーガラスを用いることが好ましい。マザーガラスは、処理温度が高く、処理時間が長いと大幅に収縮するため、マザーガラスを使用して大量生産を行う場合、作製工程の加熱処理は、６００度以下、好ましくは４５０度以下とすることが望ましい。
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いることができる。他にも、結晶化ガラスなどを用いることができる。さらには、シリコンウェハ等の半導体基板の表面や金属材料よりなる導電性の基板の表面に絶縁膜を形成したものを用いることもできる。
なお、アルカリ金属などの不純物を含むガラス基板を基板２０１として用いる場合、アルカリ金属の侵入防止のため、基板２０１及び酸化物絶縁膜２０２の間に窒化物絶縁膜として窒化シリコン膜、窒化アルミニウム膜などを形成してもよい。窒化物絶縁膜は、ＣＶＤ法、スパッタリング法等で形成することができる。リチウム、ナトリウム、カリウム等のアルカリ金属は、後に形成される酸化物半導体膜の不純物であるため含有量を少なくすることが好ましい。
酸化物絶縁膜２０２は、加熱により酸素の一部が放出する酸化物絶縁膜を用いて形成する。加熱により酸素の一部が放出する酸化物絶縁膜としては、化学量論比を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いることが好ましい。加熱により酸素の一部が放出する酸化物絶縁膜は、加熱により第１の酸化物半導体膜２０３ａ及び第２の酸化物半導体膜２０３ｂに酸素を拡散させることができる。酸化物絶縁膜２０２は、代表的には、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化ハフニウム、酸化イットリウム等で形成することができる。
化学量論比を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が放出する。このときの酸素の放出量は、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算しての酸素の放出量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である。
ここで、ＴＤＳ分析による、酸素原子に換算したときの酸素の放出量の測定方法について、以下に説明する。
ＴＤＳ分析したときの気体の放出量は、スペクトルの積分値に比例する。このため、酸化物絶縁膜のスペクトルの積分値と、標準試料の基準値に対する比とにより、気体の放出量を計算することができる。標準試料の基準値とは、所定の原子を含む試料の、スペクトルの積分値に対する原子の密度の割合である。
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、および酸化物絶縁膜のＴＤＳ分析結果から、酸化物絶縁膜の酸素分子の放出量（Ｎ（Ｏ２））は、数式１で求めることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるスペクトルの全てが酸素分子由来と仮定する。質量数３２のものとしてＣＨ３ＯＨがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
Ｎ（Ｏ２）＝Ｎ（Ｈ２）／Ｓ（Ｈ２）×Ｓ（Ｏ２）×α （数１）
Ｎ（Ｈ２）は、標準試料から脱離した水素分子を密度で換算した値である。Ｓ（Ｈ２）は、標準試料をＴＤＳ分析したときのスペクトルの積分値である。ここで、標準試料の基準値を、Ｎ（Ｈ２）／Ｓ（Ｈ２）とする。Ｓ（Ｏ２）は、酸化物絶縁膜をＴＤＳ分析したときのスペクトルの積分値である。αは、ＴＤＳ分析におけるスペクトル強度に影響する係数である。数式１の詳細に関しては、特開平６−２７５６９７号公報を参照する。なお、上記酸化物絶縁膜の酸素の放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１６ａｔｏｍｓ／ｃｍ３の水素原子を含むシリコンウェハを用いて測定する。
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
なお、Ｎ（Ｏ２）は酸素分子の放出量である。酸化物絶縁膜においては、酸素原子に換算したときの酸素の放出量は、酸素分子の放出量の２倍となる。
酸化物絶縁膜２０２は、５０ｎｍ以上、好ましくは２００ｎｍ以上５００ｎｍ以下とする。酸化物絶縁膜２０２を厚くすることで、酸化物絶縁膜２０２からの酸素放出量を増加させることができると共に、酸化物絶縁膜２０２及び後に形成される酸化物半導体膜との界面における欠陥を低減することが可能である。
酸化物絶縁膜２０２は、スパッタリング法、ＣＶＤ法等により形成する。なお、加熱により酸素の一部が放出する酸化物絶縁膜は、スパッタリング法を用いることで形成しやすいため好ましい。
加熱により酸素の一部が放出する酸化物絶縁膜をスパッタリング法により形成する場合は、成膜ガス中の酸素量が高いことが好ましく、酸素、または酸素及び希ガスの混合ガス等を用いることができる。代表的には、成膜ガス中の酸素濃度を６％以上１００％以下にすることが好ましい。
第１の酸化物半導体膜２０３ａは、加熱により、六方晶であり且つ第２の結晶構造となりうる酸化物半導体膜を用いて形成する。
第１の酸化物半導体膜２０３ａとしては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ａｌ−Ｚｎ−Ｏ膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ膜、Ｓｎ−Ａｌ−Ｚｎ−Ｏ膜や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｚｎ−Ｏ膜、Ａｌ−Ｚｎ−Ｏ膜、Ｉｎ−Ｇａ−Ｏ膜などを用いることができる。また、上記酸化物半導体にＳｉＯ２を含んでもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物膜である。
なお、第１の酸化物半導体膜２０３ａとして形成することが可能な金属酸化物は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。
第２の酸化物半導体膜２０３ｂは、加熱により、第１の結晶構造となりうる酸化物半導体膜を用いて形成する。第１の結晶構造となりうる酸化物半導体膜は、第２の結晶構造となりうる酸化物半導体膜と比較して、加熱処理により結晶化しやすく、また結晶性が高い。
第２の酸化物半導体膜２０３ｂとしては、酸化亜鉛、酸窒化物半導体等を用いることができる。酸窒化物半導体は、第１の酸化物半導体膜２０３ａに列挙した金属酸化物に、５×１０１９ｃｍ−３以上、好ましくは１×１０２０ｃｍ−３以上７原子％未満の窒素を添加して形成することができる。
第２の酸化物半導体膜２０３ｂは、第１の酸化物半導体膜２０３ａを結晶成長させるための種として用いるため、結晶成長する厚さとすればよく、代表的には一原子層以上１０ｎｍ以下、好ましくは２ｎｍ以上５ｎｍ以下でよい。第２の酸化物半導体膜２０３ｂの厚さを薄くすることで成膜処理及び加熱処理におけるスループットを高めることができる。
第１の酸化物半導体膜２０３ａ及び第２の酸化物半導体膜２０３ｂはそれぞれ、スパッタリング法、塗布法、印刷法、パルスレーザー蒸着法等により形成することができる。スパッタリング法により第１の酸化物半導体膜２０３ａ及び第２の酸化物半導体膜２０３ｂを成膜する場合は、ＡＣスパッタ装置、ＤＣスパッタ装置、またはＲＦスパッタ装置のいずれか一のスパッタ装置を用いる。
なお、スパッタリングにより第２の酸化物半導体膜２０３ｂを酸窒化物半導体で形成する場合、第１の酸化物半導体膜２０３ａを形成した後、スパッタリング装置に導入するガスの種類を切り替えることで、即ち窒素を導入することで、酸窒化物半導体を形成できる。即ち、連続的に第１の酸化物半導体膜２０３ａ及び第２の酸化物半導体膜２０３ｂを形成することが可能であり、量産性に優れている。
次に、第１の加熱処理を行う。第１の加熱処理温度は、１５０度以上６５０度以下、好ましくは２００℃以上５００℃以下である。また、第１の加熱処理の加熱時間は１分以上２４時間以下とする。なお、第１の加熱の温度を徐々に上昇させた後、一定温度としてもよい。５００度以上からの温度上昇速度を０．５度／ｈ以上３度／ｈ以下とすることで、徐々に第２の酸化物半導体膜２０３ｂが結晶成長するため、より結晶性を高めることができる。
第１の加熱処理においては、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、窒素雰囲気、乾燥空気雰囲気、または、希ガス（代表的にはアルゴン）及び酸素の混合雰囲気、若しくは希ガス及び窒素の混合雰囲気とすることが好適である。具体的には、水素などの不純物が、数ｐｐｍ程度、または数ｐｐｂ程度にまで除去された高純度ガス雰囲気とすることが好適である。
第１の加熱処理に用いる加熱処理装置は特に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、電気炉や、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。
第１の加熱処理により、第２の酸化物半導体膜２０３ｂの表面から第１の酸化物半導体膜２０３ａに向けて結晶成長が始まる。第２の酸化物半導体膜２０３ｂは結晶化されやすいため、第２の酸化物半導体膜２０３ｂが結晶化し、第１の結晶構造を有する結晶を含む種結晶層２０４ｂとなる。また、第２の酸化物半導体膜２０３ｂの表面から第１の酸化物半導体膜２０３ａに向けて結晶成長するため、ｃ軸配向した結晶領域となる。即ち、種結晶層２０４ｂに含まれる第１の結晶構造を有する結晶は、ａ−ｂ面において六角形をなす結合を有している。また、六角形の結合を有する結晶構造が膜厚方向（ｃ軸方向）に積層して結合されており、ｃ軸配向している。
引続き第１の加熱処理を行うことで、種結晶層２０４ｂに含まれる第１の結晶構造を有する結晶を種として、第１の酸化物半導体膜２０３ａの結晶成長が、種結晶層２０４ｂとの界面から酸化物絶縁膜２０２に向かって進む。種結晶層２０４ｂに含まれる第１の結晶構造を有する結晶は、ｃ軸配向しているため、当該種結晶層２０４ｂに含まれる第１の結晶構造を有する結晶を種とすることで、第１の結晶構造を有する結晶の結晶軸と概略同一となるように、第１の酸化物半導体膜２０３ａに結晶を結晶成長させることができる。即ち、第１の酸化物半導体膜２０３ａをｃ軸配向させながら結晶成長させることが可能である。即ち、第１の酸化物半導体膜２０３ａを結晶成長させてできた酸化物半導体膜２０４ａに含まれる第２の結晶構造を有する結晶は、ａ−ｂ面において六角形をなす結合をしている。また、六角形の結合を有する結晶構造が膜厚方向（ｃ軸方向）に積層して結合されており、ｃ軸配向している。以上の工程により、ｃ軸配向した第２の結晶構造を有する結晶を含む酸化物半導体膜２０４ａを形成することができる（図８（Ｂ）参照。）。
なお、第１の加熱処理により、第２の酸化物半導体膜２０３ｂの表面から垂直方向に結晶成長すると、第２の結晶構造を有する結晶を含む酸化物半導体膜２０４ａ及び第１の結晶構造を有する結晶を含む種結晶層２０４ｂのｃ軸は表面の概略垂直方向となる。
また、当該第１の加熱処理により、第１の酸化物半導体膜２０３ａ及び第２の酸化物半導体膜２０３ｂに含まれる水素が放出すると共に、酸化物絶縁膜２０２に含まれる酸素の一部が、第１の酸化物半導体膜２０３ａ及び第２の酸化物半導体膜２０３ｂと、酸化物絶縁膜２０２における第１の酸化物半導体膜２０３ａの界面近傍とに拡散する。当該工程により、第１の酸化物半導体膜２０３ａ及び第２の酸化物半導体膜２０３ｂ中に含まれる酸素欠陥を低減することができると共に、酸化物絶縁膜２０２における第１の酸化物半導体膜２０３ａの界面近傍に酸素を拡散させることで、酸化物絶縁膜２０２及び第１の酸化物半導体膜２０３ａの界面における欠陥を低減することができる。この結果、水素濃度及び酸素欠陥が低減された第２の結晶構造を有する結晶を含む酸化物半導体膜２０４ａ及び第１の結晶構造を有する結晶を含む種結晶層２０４ｂを形成することができる。
なお、スパッタリング法により第１の酸化物半導体膜２０３ａ及び第２の酸化物半導体膜２０３ｂを成膜する時に、スパッタリング装置の処理室のリークレートを１×１０−１０Ｐａ・ｍ３／秒以下とすることで、スパッタリング法による成膜途中における第１の酸化物半導体膜２０３ａ及び第２の酸化物半導体膜２０３ｂ中への、アルカリ金属、水素等の不純物の混入を低減することができる。また、排気系として吸着型の真空ポンプ（例えばクライオポンプなど）を用いることで、排気系からアルカリ金属、水素等の不純物の逆流を低減することができる。
また、第１の酸化物半導体膜２０３ａ及び第２の酸化物半導体膜２０３ｂを成膜する時に、スパッタリング装置の処理室に導入するガス、例えば窒素ガスや、酸素ガスや、アルゴンガスなどを加熱した状態で導入して、成膜を行ってもよい。この結果、第１の酸化物半導体膜２０３ａ及び第２の酸化物半導体膜２０３ｂに含まれる水素含有量を低減することができる。
また、スパッタリング法により第１の酸化物半導体膜２０３ａ及び第２の酸化物半導体膜２０３ｂを成膜する前に、スパッタリング装置、ターゲットの表面または内部に含まれる水分または水素を除去するために、プレヒート処理を行ってもよい。この結果、第１の酸化物半導体膜２０３ａ及び第２の酸化物半導体膜２０３ｂに含まれる水素含有量を低減することができる。
以上の工程より、第２の結晶構造を有する結晶を含む酸化物半導体膜２０４ａ及び第１の結晶構造を有する結晶を含む種結晶層２０４ｂを形成することができる。言い換えると、ヘテロ構造を有する半導体膜を形成することができる。また、第２の結晶構造を有する結晶を含む酸化物半導体膜２０４ａ、第１の結晶構造を有する結晶を含む種結晶層２０４ｂに含まれる水素濃度及び酸素欠陥を低減することができる。酸化物半導体及び水素の結合により、水素の一部がドナーとなり、キャリアである電子が生じてしまう。また、酸化物半導体中の酸素欠陥も同様に、ドナーとなり、キャリアである電子が生じてしまう。これらのため、第２の結晶構造を有する結晶を含む酸化物半導体膜２０４ａ、第１の結晶構造を有する結晶を含む種結晶層２０４ｂ中の水素濃度及び酸素欠陥量を低減することで、後に作製されるトランジスタのしきい値電圧のマイナスシフトを低減することができる。
次に、第１の結晶構造を有する結晶を含む種結晶層２０４ｂ上にマスクを形成した後、当該マスクを用いて第２の結晶構造を有する結晶を含む酸化物半導体膜２０４ａ、第１の結晶構造を有する結晶を含む種結晶層２０４ｂを選択的にエッチングして、第２の結晶構造を有する結晶を含む酸化物半導体膜２０５ａ、第１の結晶構造を有する結晶を含む種結晶層２０５ｂを形成する。なお、第２の結晶構造を有する結晶を含む酸化物半導体膜２０５ａ、第１の結晶構造を有する結晶を含む種結晶層２０５ｂをまとめて、ヘテロ構造を有する半導体膜２０５と示す。この後、マスクを除去する。
第２の結晶構造を有する結晶を含む酸化物半導体膜２０４ａ、第１の結晶構造を有する結晶を含む種結晶層２０４ｂをエッチングするためのマスクは、フォトリソグラフィ工程、インクジェット法、印刷法等を適宜用いることができる。また、第２の結晶構造を有する結晶を含む酸化物半導体膜２０４ａ、第１の結晶構造を有する結晶を含む種結晶層２０４ｂのエッチングは、ウエットエッチングまたはドライエッチングを適宜用いることができる。
次に、ヘテロ構造を有する半導体膜２０５に接する一対の電極２０６を形成する。次に、酸化物絶縁膜２０２、ヘテロ構造を有する半導体膜２０５、及び一対の電極２０６上にゲート絶縁膜２０７を形成する。次に、ゲート絶縁膜２０７上にゲート電極２０８を形成する。また、ゲート絶縁膜２０７及びゲート電極２０８上に絶縁膜２０９を形成してもよい（図８（Ｃ）参照。）。
一対の電極２０６は、ソース電極及びドレイン電極として機能する。
一対の電極２０６は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金などを用いて形成することができる。また、マンガン、マグネシウム、ジルコニウム、ベリリウムのいずれか一または複数から選択された金属元素を用いてもよい。また、一対の電極２０６は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造などがある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素を単数、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。なお、一対の電極２０６の材料の一つとして銅を用いる場合には、ヘテロ構造を有する半導体膜２０５と接して銅マグネシウムアルミニウム合金層を設け、その銅マグネシウムアルミニウム合金層に接して銅層を設けた積層を用いればよい。
また、一対の電極２０６は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
一対の電極２０６は、印刷法またはインクジェット法により形成する。若しくは、スパッタリング法、ＣＶＤ法、蒸着法等で導電膜を形成した後、該導電膜上にマスクを形成して導電膜をエッチングして形成する。導電膜上に形成するマスクは印刷法、インクジェット法、フォトリソグラフィ法を適宜用いることができる。
なお、第１の結晶構造を有する結晶を含む種結晶層２０４ｂ上に導電膜を形成した後、多階調フォトマスクによって、凹凸状のマスクを形成し、当該マスクを用いて、第２の結晶構造を有する結晶を含む酸化物半導体膜２０４ａ、第１の結晶構造を有する結晶を含む種結晶層２０４ｂ、並びに導電膜をエッチングした後、アッシングにより凹凸状のマスクを分離し、当該分離されたマスクにより導電膜を選択的にエッチングすることで、ヘテロ構造を有する半導体膜２０５及び一対の電極２０６を形成することができる。当該工程により、フォトマスク数及びフォトリソグラフィ工程数を削減することができる。
ゲート絶縁膜２０７は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、または酸化ガリウム膜を単層でまたは積層して形成することができる。なお、ゲート絶縁膜２０７は、ヘテロ構造を有する半導体膜２０５と接する部分が酸素を含むことが好ましく、特に好ましくは酸化物絶縁膜２０２と同様に加熱により酸素を放出する酸化物絶縁膜により形成する。酸化シリコン膜を用いることで、ヘテロ構造を有する半導体膜２０５に酸素を拡散させることができ、特性を良好にすることができる。
また、ゲート絶縁膜２０７として、ハフニウムシリケート（ＨｆＳｉＯｘ）膜、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）膜、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）膜、酸化ハフニウム膜、酸化イットリウム膜などのｈｉｇｈ−ｋ材料膜を用いることでゲートリークを低減できる。さらには、ｈｉｇｈ−ｋ材料膜と、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、及び酸化ガリウム膜のいずれか一以上との積層構造とすることができる。ゲート絶縁膜２０７の厚さは、１ｎｍ以上３００ｎｍ以下、より好ましくは５ｎｍ以上５０ｎｍ以下とするとよい。
ゲート絶縁膜２０７は、スパッタリング法、ＣＶＤ法等により形成する。
なお、ゲート絶縁膜２０７を形成する前に、ヘテロ構造を有する半導体膜２０５の表面を、酸素、オゾン、一酸化二窒素等の酸化性ガスのプラズマに曝し、ヘテロ構造を有する半導体膜２０５の表面を酸化して酸素欠陥を低減してもよい。
ゲート電極２０８は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、上述した金属元素を成分とする合金、上述した金属元素を組み合わせた合金などを用いて形成することができる。また、マンガン、マグネシウム、ジルコニウム、ベリリウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電極２０８は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造などがある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素を単数、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、ゲート電極２０８は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
また、ゲート電極２０８とゲート絶縁膜との間に、ゲート絶縁膜に接する材料層として、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＺｎＮなど）を設けることが好ましい。これらの膜は５ｅＶ、好ましくは５．５ｅＶ以上の仕事関数を有し、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。例えば、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いる場合、少なくとも酸化物半導体膜２０３ｂより高い窒素濃度、具体的には７原子％以上のＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いる。
ゲート電極２０８は、印刷法またはインクジェット法により形成する。若しくは、スパッタリング法、ＣＶＤ法、蒸着法等で導電膜を形成した後、該導電膜上にマスクを形成して導電膜をエッチングして形成する。導電膜上に形成するマスクは印刷法、インクジェット法、フォトリソグラフィ法を適宜用いることができる。
絶縁膜２０９は、ゲート絶縁膜２０７に列挙した絶縁膜を適宜用いて形成することができる。また、絶縁膜２０９としてスパッタリング法で得られる窒化シリコン膜を形成すると、外部からの水分やアルカリ金属の浸入を防止することが可能であり、ヘテロ構造を有する半導体膜２０５の不純物の含有量を低減することができる。
なお、ゲート絶縁膜２０７または絶縁膜２０９の形成の後、水素及び水分をほとんど含まない雰囲気下（窒素雰囲気、酸素雰囲気、乾燥空気雰囲気（例えば、水分については露点−４０℃以下、好ましくは露点−６０℃以下）など）で加熱処理（温度範囲１５０℃以上６５０℃以下、好ましくは２００℃以上５００℃以下）を行ってもよい。
以上の工程により、ａ−ｂ面において六角形の結合を有し、ｃ軸配向しているヘテロ構造を有する半導体膜をチャネルに有するトランジスタを作製することができる。
本実施の形態に示すヘテロ構造を有する半導体膜はゲート絶縁膜との界面近傍の領域において、結晶性が高く、均一性も高いため、電気的特性が安定であり、信頼性の高いトランジスタを得ることができる。また、ａ−ｂ面において六角形の結合を有し、ｃ軸配向しているヘテロ構造を有する半導体膜をトランジスタのチャネル領域に用いることで、トランジスタへの光照射前後、またはバイアス−熱ストレス（ＢＴ）試験前後においても、トランジスタのしきい値電圧の変化量が少なく、安定した電気的特性を有するトランジスタを作製することができる。
（実施の形態３）
本実施の形態では、実施の形態２と異なるトップゲート型トランジスタの構造及び作製方法について、図９及び図１０を用いて説明する。本実施の形態では、酸化物絶縁膜及びヘテロ構造を有する半導体膜の間に一対の電極が設けられる点が、実施の形態２と異なる。なお、上面図である図９（Ａ）の一点破線Ｃ−Ｄの断面図は図９（Ｂ）に相当する。図９（Ａ）において、基板２０１、酸化物絶縁膜２０２、ゲート絶縁膜２１７、及び絶縁膜２１９は省略している。図１０は、図９（Ｂ）に示すトランジスタの作製工程を説明する断面図である。
図９（Ｂ）に示すトランジスタは、基板２０１上に形成された酸化物絶縁膜２０２と、酸化物絶縁膜２０２上に形成されたソース電極及びドレイン電極として機能する一対の電極２１６と、酸化物絶縁膜２０２と、ソース電極及びドレイン電極として機能する一対の電極２１６とを覆うヘテロ構造を有する半導体膜２１５と、酸化物絶縁膜２０２、一対の電極２１６、及びヘテロ構造を有する半導体膜２１５上に形成されたゲート絶縁膜２１７と、ゲート絶縁膜２１７を介してヘテロ構造を有する半導体膜２１５と重畳するゲート電極２１８とを有する。また、ゲート絶縁膜２１７及びゲート電極２１８を覆う絶縁膜２１９を有してもよい。更には、絶縁膜２１９の開口部において、一対の電極２１６と接する一対の配線２２０を有してもよい。
ヘテロ構造を有する半導体膜２１５は、酸化物絶縁膜２０２及び一対の電極２１６に接する第２の結晶構造を有する結晶を含む酸化物半導体膜２１５ａと、第２の結晶構造を有する結晶を含む酸化物半導体膜２１５ａに接する第１の結晶構造を有する結晶を含む種結晶層２１５ｂと、が積層されていることを特徴とする。
また、種結晶層２１５ｂに含まれる第１の結晶構造を有する結晶を種結晶として、酸化物半導体膜２１５ａに第２の結晶構造を有する結晶が結晶成長していることを特徴とする。
酸化物半導体膜２１５ａに含まれる第２の結晶構造を有する結晶は六方晶である。即ち、第１の結晶構造とは異なる六方晶の結晶構造を有する。第２の結晶構造は、ホモロガス系列であってもよい。
実施の形態２と同様に、第１の結晶構造を有する結晶を含む種結晶層及び第２の結晶構造を有する結晶を含む酸化物半導体膜は、ともに六方晶であるので、ｃ軸方向からは六角形の格子像を確認できる。
なお、第２の結晶構造を有する結晶を含む酸化物半導体膜２１５ａ、第１の結晶構造を有する結晶を含む種結晶層２１５ｂはそれぞれ、非単結晶であり、且つ酸化物半導体膜全体が非晶質状態（アモルファス状態）ではなく、ｃ軸配向の結晶領域を有する。
次に、図９（Ｂ）に示すトランジスタの作製方法について、図１０を用いて説明する。
図１０（Ａ）に示すように、実施の形態２と同様に、基板２０１上に酸化物絶縁膜２０２を形成する。次に、酸化物絶縁膜２０２上に一対の電極２１６を形成する。次に、一対の電極２１６及び酸化物絶縁膜２０２上に、第１の酸化物半導体膜２１３ａ及び後に種結晶層になる第２の酸化物半導体膜２１３ｂを形成する。
一対の電極２１６は、実施の形態２に示す一対の電極２０６と同様の材料及び作製方法を適宜用いて形成することができる。
第１の酸化物半導体膜２１３ａ及び第２の酸化物半導体膜２１３ｂは、実施の形態２に示す第１の酸化物半導体膜２０３ａ及び第２の酸化物半導体膜２０３ｂと同様の材料及び作製方法を適宜用いて形成することができる。
次に、実施の形態２と同様に、第１の加熱処理を行う。第１の加熱処理により、第２の酸化物半導体膜２１３ｂの表面から第１の酸化物半導体膜２１３ａに向けて結晶成長が始まり、第２の酸化物半導体膜２１３ｂは第１の結晶構造を有する結晶を含む種結晶層２１４ｂとなる。また、第１の結晶構造を有する結晶を含む種結晶層２１４ｂは、ｃ軸配向した結晶を有する。
引続き第１の加熱処理を行うことで、種結晶層２１４ｂに含まれる第１の結晶構造を有する結晶を種として、第１の酸化物半導体膜２１３ａの結晶成長が、種結晶層２１４ｂとの界面から酸化物絶縁膜２０２に向かって進み、酸化物半導体膜２１４ａに第２の結晶構造を有する結晶が形成される。また、第２の結晶構造を有する結晶を含む酸化物半導体膜２１４ａはｃ軸配向した結晶を有する。（図１０（Ｂ）参照。）。
以上の工程より、第２の結晶構造を有する結晶を含む酸化物半導体膜２１４ａ、第１の結晶構造を有する結晶を含む種結晶層２１４ｂを形成することができる。
次に、第１の結晶構造を有する結晶を含む種結晶層２１４ｂ上にマスクを形成した後、当該マスクを用いて第２の結晶構造を有する結晶を含む酸化物半導体膜２１４ａ、第１の結晶構造を有する結晶を含む種結晶層２１４ｂを選択的にエッチングして、第２の結晶構造を有する結晶を含む酸化物半導体膜２１５ａ、第１の結晶構造を有する結晶を含む種結晶層２１５ｂを形成する。なお、第２の結晶構造を有する結晶を含む酸化物半導体膜２１５ａ、第１の結晶構造を有する結晶を含む種結晶層２１５ｂをまとめて、ヘテロ構造を有する半導体膜２１５と示す。この後、マスクを除去する。
次に、酸化物絶縁膜２０２、一対の電極２１６、及びヘテロ構造を有する半導体膜２１５上にゲート絶縁膜２１７を形成する。次に、ゲート絶縁膜２１７上にゲート電極２１８を形成する。
この後、ゲート絶縁膜２１７及びゲート電極２１８上に絶縁膜２１９を形成する。次に、絶縁膜２１９上にマスクを形成した後、ゲート絶縁膜２１７及び絶縁膜２１９の一部をエッチングして、開口部を形成する。次に、開口部を介して、一対の電極２１６に接続する配線２２０を形成してもよい（図１０（Ｃ）参照。）。
ゲート絶縁膜２１７は、実施の形態２に示すゲート絶縁膜２０７と同様の材料及び作製方法を適宜用いて形成することができる。
ゲート電極２１８は、実施の形態２に示すゲート電極２０８と同様の材料及び作製方法を適宜用いて形成することができる。
絶縁膜２１９は、実施の形態２に示す絶縁膜２０９と同様の材料及び作製方法を適宜用いて形成することができる。
配線２２０は、一対の電極２１６と同様の材料及び作製方法を適宜用いて形成することができる。
以上の工程により、ａ−ｂ面において六角形の結合を有し、ｃ軸配向している六方晶構造の結晶領域を有するヘテロ構造を有する半導体膜をチャネル領域に有するトランジスタを作製することができる。
本実施の形態に示すヘテロ構造を有する半導体膜はゲート絶縁膜との界面近傍の領域において、結晶性が高く、均一性も高いため、電気的特性が安定であり、信頼性の高いトランジスタを得ることができる。また、ａ−ｂ面において六角形の結合を有し、ｃ軸に配向している六方晶構造の結晶を有するヘテロ構造を有する半導体膜をトランジスタのチャネル領域に用いることで、トランジスタへの光照射前後、またはバイアス−熱ストレス（ＢＴ）試験前後においても、トランジスタのしきい値電圧の変化量が少なく、安定した電気的特性を有するトランジスタを作製することができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、実施の形態２及び実施の形態３と異なるトランジスタの構造及び作製方法について、図１１及び図１２を用いて説明する。本実施の形態では、酸化物絶縁膜及びゲート絶縁膜の間にゲート電極が設けられる点が、実施の形態２及び実施の形態３と異なる。即ち、実施の形態２及び実施の形態３では、トップゲート型のトランジスタを用いて説明したが、本実施の形態はボトムゲート型のトランジスタについて、説明する。なお、上面図である図１１（Ａ）の一点破線Ｅ−Ｆの断面図が図１１（Ｂ）に相当する。図１１（Ａ）において、基板２０１、酸化物絶縁膜２０２、ゲート絶縁膜２２７、及び絶縁膜２２９は省略している。図１２は、図１１（Ｂ）に示すトランジスタの作製工程を説明する断面図である。
図１１（Ｂ）に示すトランジスタは、基板２０１上に形成された酸化物絶縁膜２０２と、酸化物絶縁膜２０２上に形成されたゲート電極２２８と、酸化物絶縁膜２０２及びゲート電極２２８を覆うゲート絶縁膜２２７と、ゲート絶縁膜２２７を介してゲート電極２２８と重畳するヘテロ構造を有する半導体膜２２５と、ヘテロ構造を有する半導体膜２２５に接するソース電極及びドレイン電極として機能する一対の電極２２６とを有する。また、ゲート絶縁膜２２７、ヘテロ構造を有する半導体膜２２５及び一対の電極２２６を覆う絶縁膜２２９を有してもよい。
ヘテロ構造を有する半導体膜２２５は、ゲート絶縁膜２２７に接する第１の結晶構造を有する結晶を含む種結晶層２２５ｂと、第１の結晶構造を有する結晶を含む種結晶層２２５ｂに接する第２の結晶構造を有する結晶を含む酸化物半導体膜２２５ｃとが積層されていることを特徴とする。
また、種結晶層２２５ｂに含まれる第１の結晶構造を有する結晶を種結晶として、酸化物半導体膜２２５ｃに第２の結晶構造を有する結晶が結晶成長していることを特徴とする。
酸化物半導体膜２２５ｃに含まれる第２の結晶構造を有する結晶は、六方晶である。即ち、第１の結晶構造とは異なる六方晶の結晶構造を有する。また、種結晶層２２５ｂに含まれる第１の結晶構造を有する結晶は、六方晶である。
実施の形態２と同様に、第１の結晶構造及び第２の結晶構造はともに六方晶であるので、ｃ軸方向からは六角形の格子像を確認できる。
第１の結晶構造を有する結晶を含む種結晶層２２５ｂ、第２の結晶構造を有する結晶を含む酸化物半導体膜２２５ｃはそれぞれ、非単結晶であり、且つ酸化物半導体膜全体が非晶質状態（アモルファス状態）ではなく、ｃ軸配向の結晶領域を有する。
次に、図１１（Ｂ）に示すトランジスタの作製方法について、図１２を用いて説明する。
図１２（Ａ）に示すように、実施の形態２と同様に、基板２０１上に酸化物絶縁膜２０２を形成する。次に、酸化物絶縁膜２０２上にゲート電極２２８を形成する。次に酸化物絶縁膜２０２及びゲート電極２２８上に、ゲート絶縁膜２２７を形成する。次に、ゲート絶縁膜２２７上に第１の酸化物半導体膜２２３ｂを形成する。
ゲート電極２２８及びゲート絶縁膜２２７はそれぞれ、実施の形態２に示すゲート電極２０８及びゲート絶縁膜２０７と同様の材料及び作製方法を適宜用いて形成することができる。
後に種結晶層になる第１の酸化物半導体膜２２３ｂは、実施の形態２に示す第２の酸化物半導体膜２０３ｂと同様の材料及び作製方法を適宜用いて形成することができる。
次に、実施の形態２と同様に、第１の加熱処理を行う。第１の加熱処理により、第１の酸化物半導体膜２２３ｂの表面からゲート絶縁膜２２７に向けて結晶成長が始まり、第１の結晶構造を有する結晶を含む種結晶層２２４ｂとなる。また、第１の結晶構造を有する結晶を含む種結晶層２２４ｂは、ｃ軸配向した結晶領域を有する。
次に、第１の結晶構造を有する結晶を含む種結晶層２２４ｂ上に第２の酸化物半導体膜２２３ｃを形成する（図１２（Ｂ）参照。）第２の酸化物半導体膜２２３ｃは、実施の形態２に示す第１の酸化物半導体膜２０３ａと同様の材料及び作製方法を適宜用いて形成することができる。
次に、第２の加熱処理を行う。当該加熱処理により、第１の結晶構造を有する結晶を含む種結晶層２２４ｂとの界面から第２の酸化物半導体膜２２３ｃへ向けて結晶成長が始まり、第２の酸化物半導体膜２２３ｃは、第２の結晶構造を有する結晶を含む酸化物半導体膜２２４ｃとなる。また、第２の結晶構造を有する結晶を含む酸化物半導体膜２２４ｃは、ｃ軸配向した結晶領域を有する（図１２（Ｃ）参照。）。
以上の工程より、第１の結晶構造を有する結晶を含む種結晶層２２４ｂ、及び第２の結晶構造を有する結晶を含む酸化物半導体膜２２４ｃを形成することができる。
次に、第２の結晶構造を有する結晶を含む酸化物半導体膜２２４ｃ上にマスクを形成した後、当該マスクを用いて第１の結晶構造を有する結晶を含む種結晶層２２４ｂ、及び第２の結晶構造を有する結晶を含む酸化物半導体膜２２４ｃを選択的にエッチングして、第１の結晶構造を有する結晶を含む種結晶層２２５ｂ、及び第２の結晶構造を有する結晶を含む酸化物半導体膜２２５ｃを形成する。なお、第１の結晶構造を有する結晶を含む種結晶層２２５ｂ、及び第２の結晶構造を有する結晶を含む酸化物半導体膜２２５ｃをまとめて、ヘテロ構造を有する半導体膜２２５と示す。この後、マスクを除去する。
次に、実施の形態２と同様に、一対の電極２２６を形成する。
次に、ゲート絶縁膜２２７、一対の電極２２６、及びヘテロ構造を有する半導体膜２２５上に絶縁膜２２９を形成してもよい（図１２（Ｄ）参照。）。
絶縁膜２２９は、実施の形態２に示す絶縁膜２０９と同様の材料及び作製方法を適宜用いて形成することができる。
以上の工程により、ａ−ｂ面において六角形の結合を有し、ｃ軸配向している六方晶構造の結晶領域を有するヘテロ構造を有する半導体膜をチャネル領域に有するトランジスタを作製することができる。
なお、本実施の形態では、チャネルエッチング型のトランジスタを用いて説明したが、チャネル保護型のトランジスタに適用することができる。
ヘテロ構造を有する半導体膜はゲート絶縁膜との界面近傍の領域において、結晶性が高く、均一性も高いため、電気的特性が安定であり、信頼性の高いトランジスタを得ることができる。また、ａ−ｂ面において六角形の結合を有し、ｃ軸配向している六方晶構造の結晶を有するヘテロ構造を有する半導体膜をトランジスタのチャネル領域に用いることで、トランジスタへの光照射前後、またはバイアス−熱ストレス（ＢＴ）試験前後においても、トランジスタのしきい値電圧の変化量が少なく、安定した電気的特性を有するトランジスタを作製することができる。
なお、酸窒化物半導体は、酸化物半導体と比べてエネルギーギャップが小さく、キャリアを流しやすい。従って、ゲート絶縁膜２２７に接する第１の酸化物半導体膜２２３ｂを酸窒化物半導体膜で形成することで、良好な電気特性を有するトランジスタを作製することができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態５）
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置するトランジスタを有する表示装置を作製する例について以下に説明する。
画素部に配置するトランジスタは、実施の形態２または実施の形態３に従って形成する。また、実施の形態２または実施の形態３に示すトランジスタはｎチャネル型トランジスタであるため、駆動回路のうち、ｎチャネル型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同一基板上に形成する。
アクティブマトリクス型表示装置のブロック図の一例を図１３（Ａ）に示す。表示装置の基板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数の信号線が信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路５３０２、及び第２の走査線駆動回路５３０３から延伸して配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されている。また、表示装置の基板５３００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続されている。
図１３（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信号線駆動回路５３０４は、画素部５３０１と同じ基板５３００上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板５３００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続が増える。同じ基板５３００上に駆動回路を設けた場合、その配線間の接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。
また、画素部の回路構成の一例を図１３（Ｂ）に示す。ここでは、ＶＡ方式の液晶表示パネルの画素構造を示す。
この画素構造は、一つの画素に複数の画素電極層が有り、それぞれの画素電極層にトランジスタが接続されている。各トランジスタは、異なるゲート信号で駆動されるように構成されている。すなわち、マルチドメイン設計された画素において、個々の画素電極層に印加する信号を、独立して制御する構成を有している。
トランジスタ６２８のゲート配線６０２と、トランジスタ６２９のゲート配線６０３には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能するソース電極層又はドレイン電極層６１６は、トランジスタ６２８とトランジスタ６２９で共通に用いられている。トランジスタ６２８とトランジスタ６２９は実施の形態２または実施の形態３のトランジスタを適宜用いることができる。
第１の画素電極層と第２の画素電極層の形状は異なっており、スリットによって分離されている。Ｖ字型に広がる第１の画素電極層の外側を囲むように第２の画素電極層が形成されている。第１の画素電極層と第２の画素電極層に印加する電圧のタイミングを、トランジスタ６２８及びトランジスタ６２９により異ならせることで、液晶の配向を制御している。トランジスタ６２８はゲート配線６０２と接続し、トランジスタ６２９はゲート配線６０３と接続している。ゲート配線６０２とゲート配線６０３は異なるゲート信号を与えることで、トランジスタ６２８とトランジスタ６２９の動作タイミングを異ならせることができる。
また、容量配線６９０が設けられ、ゲート絶縁層を誘電体とし、第１の画素電極層または第２の画素電極層と電気的に接続する容量電極と保持容量を形成する。
第１の画素電極層と液晶層と対向電極層が重なり合うことで、第１の液晶素子６５１が形成されている。また、第２の画素電極層と液晶層と対向電極層が重なり合うことで、第２の液晶素子６５２が形成されている。また、一画素に第１の液晶素子６５１と第２の液晶素子６５２が設けられたマルチドメイン構造である。
なお、図１３（Ｂ）に示す画素構成は、これに限定されない。例えば、図１３（Ｂ）に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、又は論理回路などを追加してもよい。
また、本実施の形態では、ＶＡ方式の液晶表示パネルの例を示したが特に限定されず、様々な方式の液晶表示装置に応用することができる。例えば、視野角特性を改善する方法として、基板主表面に対して水平方向の電界を液晶層に印加する横電界方式（ＩＰＳ方式とも呼ぶ）に応用することができる。
例えば、ＩＰＳ方式の液晶表示パネルとして、配向膜を用いないブルー相を示す液晶を用いることが好ましい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶素子の液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成している各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術（例えばフィールドシーケンシャル方式など）もある。面光源として、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。面光源として、異なる色を呈する３種類以上の光源（例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青））を用いる場合は、カラーフィルタを用いなくともカラー表示が行える。また、面光源として、白色発光のＬＥＤを用いる場合は、カラーフィルタを設けてカラー表示を行う。独立して複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥＤの発光タイミングを同期させることもできる。ＬＥＤを部分的に消灯することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合には、消費電力の低減効果が図れる。
また、画素部の回路構成の一例を図１３（Ｃ）に示す。ここでは、有機ＥＬ素子を用いた表示パネルの画素構造を示す。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
図１３（Ｃ）は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１は、ゲート電極層が走査線６４０６に接続され、第１電極（ソース電極層及びドレイン電極層の一方）が信号線６４０５に接続され、第２電極（ソース電極層及びドレイン電極層の他方）が駆動用トランジスタ６４０２のゲート電極層に接続されている。駆動用トランジスタ６４０２は、ゲート電極層が容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続される。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル形成領域とゲート電極層との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲート電極層には、駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも高い電圧を駆動用トランジスタ６４０２のゲート電極層にかける。なお、信号線６４０５には、（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図１３（Ｃ）と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲート電極層に発光素子６４０４の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、図１３（Ｃ）に示す画素構成は、これに限定されない。例えば、図１３（Ｃ）に示す画素に新たにスイッチ、抵抗素子、容量素子、センサ、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図１４に示す画素の断面構造を用いて説明する。ここでは、発光素子駆動用トランジスタがｎチャネル型の場合を例に挙げて、画素の断面構造について説明する。図１４（Ａ）、図１４（Ｂ）、及び図１４（Ｃ）の半導体装置に用いられる発光素子駆動用トランジスタ７０１１、７０２１、及び７００１は、実施の形態４に示すトランジスタと同様に作製でき、窒素を含む酸化物半導体層をチャネル領域に用いるトランジスタである。
発光素子の第１の電極または第２の電極の少なくとの一方は可視光を透過する導電膜を用いて形成し、発光素子から発光を取り出す。発光を取り出す方向に着目した構造としては、発光素子とトランジスタが形成された基板を介することなく、基板の当該発光素子が形成された側から発光を取り出す上面射出構造、発光素子が形成された基板を介し、当該発光素子が形成されていない側に発光する下面射出構造、並びに基板の発光素子が形成された側及び基板を介して基板の他方の側に発光を取り出す両面射出構造がある。そして、図１３（Ｃ）に示す画素構成はどの射出構造の発光素子にも適用することができる。
下面射出構造の発光素子について、図１４（Ａ）を用いて説明する。下面射出構造の発光素子は、図１４（Ａ）に矢印で示す方向に光を発する。
図１４（Ａ）において、発光素子駆動用トランジスタ７０１１は実施の形態４に示すｎチャネル型のトランジスタを用いる例を示しているが、特に限定されない。
図１４（Ａ）では、発光素子駆動用トランジスタ７０１１のソース電極層またはドレイン電極層と電気的に接続された透光性を有する第１の電極７０１７上に、ＥＬ層７０１４、第２の電極７０１５が順に積層されている。
第１の電極７０１７は可視光を透過する導電膜を用いる。可視光を透過する導電膜としては、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯとする。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などを挙げることができる。また、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）の金属薄膜を用いることもできる。例えば２０ｎｍの膜厚を有するアルミニウム膜を他の透光性を有する導電膜に積層して用いることができる。
第２の電極７０１５はＥＬ層７０１４が発する光を効率よく反射する材料が好ましい。なぜなら光の取り出し効率を向上できるためである。なお、第２の電極７０１５を積層構造としてもよい。例えば、ＥＬ層７０１４に接する側に可視光を透過する導電膜を用い、他方に光を遮光する膜を積層して用いることもできる。光を遮光する膜としては、ＥＬ層が発する光を効率よく反射する金属膜等が好ましいが、例えば黒の顔料を添加した樹脂等を用いることもできる。
なお、第１の電極７０１７、又は第２の電極７０１５のいずれか一方は陽極として機能し、他方は陰極として機能する。陽極として機能する電極には、仕事関数の大きな物質が好ましく、陰極として機能する電極には仕事関数の小さな物質が好ましい。
仕事関数が大きい材料としては、例えば、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ等や、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、インジウム−亜鉛酸化物（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などを用いることができる。仕事関数が小さい材料としては、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等を用いることができる。
なお、消費電力を比較する場合、第１の電極７０１７を陰極として機能させ、第２の電極７０１５を陽極とするほうが、駆動回路部の電圧上昇を抑制でき、消費電力を少なくできるため好ましい。
ＥＬ層７０１４は、少なくとも発光層を含めば良く、単数の層で構成されていても、複数の層が積層されていてもよい。複数の層で構成されている構成としては、陽極側から正孔注入層、正孔輸送層、発光層、電子輸送層、並びに電子注入層が積層された構成を例に挙げることができる。なお、発光層を除くこれらの層はＥＬ層７０１４中に必ずしも全て設ける必要はない。また、これらの層は重複して設けることもできる。具体的にはＥＬ層７０１４中に複数の発光層を重ねて設けてもよく、電子注入層に重ねて正孔注入層を設けてもよい。また、中間層として電荷発生層の他、電子リレー層など他の構成を適宜加えることができる。
また、発光素子７０１２は第１の電極７０１７の端部を覆う隔壁７０１９を備える。隔壁７０１９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜の他、無機絶縁膜または有機ポリシロキサン膜を適用できる。特に、隔壁７０１９の側面が連続した曲率を持って形成される傾斜面となるように、感光性の樹脂材料を用いて形成することが好ましい。隔壁７０１９に感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。また、隔壁を無機絶縁膜で形成することもできる。無機絶縁膜を隔壁に用いることで、隔壁に含まれる水分量を低減できる。
なお、カラーフィルタ層７０３３が発光素子７０１２と基板７０１０の間に設けられている（図１４（Ａ）参照）。発光素子７０１２に白色に発光する構成を適用することにより、発光素子７０１２が発する光はカラーフィルタ層７０３３を通過し、第２のゲート絶縁層７０３１、第１のゲート絶縁層７０３０、及び基板７０１０を通過して、射出される。
複数の種類のカラーフィルタ層７０３３を形成してもよく、例えば画素毎に赤色のカラーフィルタ層、青色のカラーフィルタ層、緑色のカラーフィルタ層などを設けることができる。なお、カラーフィルタ層７０３３はインクジェット法などの液滴吐出法や、印刷法、またはフォトリソグラフィ技術を用いたエッチング法などでそれぞれ形成する。
また、カラーフィルタ層７０３３はオーバーコート層７０３４で覆われ、さらに保護絶縁層７０３５によって覆う。なお、図１４（Ａ）ではオーバーコート層７０３４は薄い膜厚で図示したが、オーバーコート層７０３４は、アクリル樹脂などの樹脂材料を用い、カラーフィルタ層７０３３に起因する凹凸を平坦化する機能を有している。
また、第２のゲート絶縁層７０３１、絶縁層７０３２、カラーフィルタ層７０３３、オーバーコート層７０３４、及び保護絶縁層７０３５に形成され、且つ、ドレイン電極層に達するコンタクトホールは、隔壁７０１９と重なる位置に配置する。
次に、両面射出構造の発光素子について、図１４（Ｂ）を用いて説明する。両面射出構造の発光素子は、図１４（Ｂ）に矢印で示す方向に光を発する。
図１４（Ｂ）において、発光素子駆動用トランジスタ７０２１は実施の形態４に示すｎチャネル型のトランジスタを用いる例を示しているが、特に限定されない。
図１４（Ｂ）では、発光素子駆動用トランジスタ７０２１のソース電極層またはドレイン電極層と電気的に接続された透光性を有する第１の電極７０２７上に、ＥＬ層７０２４、第２の電極７０２５が順に積層されている。
第１の電極７０２７、及び第２の電極７０２５は可視光を透過する導電膜を用いる。可視光を透過する導電膜としては、図１４（Ａ）の第１の電極７０１７に用いることができる材料を適用することができる。よって、詳細な説明は第１の電極７０１７の説明を援用する。
なお、第１の電極７０２７、又は第２の電極７０２５のいずれか一方は陽極として機能し、他方は陰極として機能する。陽極として機能する電極には、仕事関数の大きな物質が好ましく、陰極として機能する電極には仕事関数の小さな物質が好ましい。
ＥＬ層７０２４は単数の層で構成されていても、複数の層が積層されていても良い。ＥＬ層７０２４としては、図１４（Ａ）のＥＬ層７０１４に用いることができる構成、及び材料を適用することができる。よって、詳細な説明はＥＬ層７０１４の説明を援用する。
また、発光素子７０２２は第１の電極７０２７の端部を覆う隔壁７０２９を備える。隔壁７０２９は、図１４（Ａ）の隔壁７０１９に用いることができる構成、及び材料を適用することができる。よって、詳細な説明は隔壁７０１９の説明を援用する。
また、図１４（Ｂ）に示した素子構造の場合、発光素子７０２２から発せられる光は、矢印で示すように第２の電極７０２５側と第１の電極７０２７側の両方に射出し、第１の電極７０２７側に発せられる一方の光は、第２のゲート絶縁層７０４１、絶縁層７０４２、第１のゲート絶縁層７０４０、及び基板７０２０を通過して射出させる。
また、図１４（Ｂ）の構造においては、フルカラー表示を行う場合、例えば発光素子７０２２として緑色発光素子とし、隣り合う一方の発光素子を赤色発光素子とし、もう一方の発光素子を青色発光素子とする。また、３種類の発光素子だけでなく白色素子を加えた４種類の発光素子でフルカラー表示ができる発光表示装置を作製してもよい。
次に、上面射出構造の発光素子について、図１４（Ｃ）を用いて説明する。上面射出構造の発光素子は、図１４（Ｃ）に矢印で示す方向に光を発する。
図１４（Ｃ）において、発光素子駆動用トランジスタ７００１は実施の形態４に示すｎチャネル型のトランジスタを用いる例を示しているが、特に限定されない。
図１４（Ｃ）では、発光素子駆動用トランジスタ７００１のソース電極層またはドレイン電極層と電気的に接続された第１の電極７００３上に、ＥＬ層７００４、第２の電極７００５が順に積層されている。
第１の電極７００３はＥＬ層７００４が発する光を効率よく反射する材料が好ましい。なぜなら光の取り出し効率を向上できるためである。なお、第１の電極７００３を積層構造としてもよい。例えば、ＥＬ層７００４に接する側に可視光を透過する導電膜を用い、他方に光を遮光する膜を積層して用いることもできる。光を遮光する膜としては、ＥＬ層が発する光を効率よく反射する金属膜等が好ましいが、例えば黒の顔料を添加した樹脂等を用いることもできる。
第２の電極７００５は可視光を透過する導電膜を用いる。可視光を透過する導電膜としては、図１４（Ａ）の第１の電極７０１７に用いることができる材料を適用することができる。よって、詳細な説明は第１の電極７０１７の説明を援用する。
なお、第１の電極７００３、又は第２の電極７００５のいずれか一方は陽極として機能し、他方は陰極として機能する。陽極として機能する電極には、仕事関数の大きな物質が好ましく、陰極として機能する電極には仕事関数の小さな物質が好ましい。
ＥＬ層７００４は単数の層で構成されていても、複数の層が積層されていても良い。ＥＬ層７００４としては、図１４（Ａ）のＥＬ層７０１４に用いることができる構成、及び材料を適用することができる。よって、詳細な説明はＥＬ層７０１４の説明を援用する。
また、発光素子７００２は第１の電極７００３の端部を覆う隔壁７００９を備える。隔壁７００９は、図１４（Ａ）の隔壁７０１９に用いることができる構成、及び材料を適用することができる。よって、詳細な説明は隔壁７０１９の説明を援用する。
また、図１４（Ｃ）において、発光素子駆動用トランジスタ７００１のソース電極層またはドレイン電極層は、保護絶縁層７０５２及び絶縁層７０５５に設けられたコンタクトホールを介して第１の電極７００３と電気的に接続する。平坦化絶縁層７０５３は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の樹脂材料を用いることができる。また上記樹脂材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁層７０５３を形成してもよい。平坦化絶縁層７０５３の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法）、印刷法（スクリーン印刷、オフセット印刷等）等を用いることができる。
また、図１４（Ｃ）の構造においては、フルカラー表示を行う場合、例えば発光素子７００２として緑色発光素子とし、隣り合う一方の発光素子を赤色発光素子とし、もう一方の発光素子を青色発光素子とする。また、３種類の発光素子だけでなく白色素子を加えた４種類の発光素子でフルカラー表示ができる発光表示装置を作製してもよい。
また、図１４（Ｃ）の構造においては、配置する複数の発光素子を全て白色発光素子とし、且つ発光素子７００２上方にカラーフィルタなどを有する封止基板を配置する構成とし、フルカラー表示ができる発光表示装置を作製してもよい。白色などの単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。
もちろん単色発光の表示を行ってもよい。例えば、白色発光を用いて照明装置を形成してもよいし、単色発光を用いてエリアカラータイプの発光装置を形成してもよい。
また、必要があれば、円偏光板などの偏光フィルムなどの光学フィルムを設けてもよい。
なお、発光素子の駆動を制御するトランジスタ（発光素子駆動用トランジスタ）と発光素子が電気的に接続されている例を示したが、発光素子駆動用トランジスタと発光素子との間に電流制御用トランジスタが接続されている構成であってもよい。
なお本実施の形態で示す半導体装置は、図１４に示した構成に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。
（実施の形態６）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。上記実施の形態で説明した表示装置を具備する電子機器の例について説明する。
図１５（Ａ）は、携帯型の情報端末であり、本体３００１、筐体３００２、表示部３００３ａ、３００３ｂなどによって構成されている。表示部３００３ｂはタッチ入力機能を有するパネルとなっており、表示部３００３ｂに表示されるキーボードボタン３００４を触れることで画面操作や、文字入力を行うことができる。勿論、表示部３００３ａをタッチ入力機能を有するパネルとして構成してもよい。実施の形態２乃至実施の形態４で示したトランジスタをスイッチング素子として用い、実施の形態５に示す液晶パネルや有機発光パネルを作製して表示部３００３ａ、３００３ｂに適用することにより、携帯型の情報端末とすることができる。
図１５（Ａ）は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。
また、図１５（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
また、図１５（Ａ）に示す携帯型の情報端末は、２つの表示部３００３ａ、３００３ｂのうち、一方を取り外すことができ、取り外した場合の図を図１５（Ｂ）に示している。表示部３００３ａもタッチ入力機能を有するパネルとし、持ち運びの際、さらなる軽量化を図ることができ、片手で筐体３００２をもってもう片方の手で操作することができ、便利である。
さらに、図１５（Ｂ）に示す筐体３００２にアンテナやマイク機能や無線機能を持たせ、携帯電話として用いてもよい。
図１５（Ｃ）は、携帯電話機の一例を示している。図１５（Ｃ）に示す携帯電話機５００５は、筐体に組み込まれた表示部５００１の他、ヒンジ５００２に取り付けられた表示パネル５００３、操作ボタン５００４、スピーカ、マイクなどを備えている。
図１５（Ｃ）に示す携帯電話機５００５は、表示パネル５００３がスライドして、表示部５００１と重なるようになっており、透光性を有するカバーとしても機能する。表示パネル５００３は、実施の形態５の図１４（Ｂ）に示した、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子を用いた表示パネルである。
また、両面射出構造の発光素子を用いた表示パネル５００３であるため、表示部５００１と重ねた状態でも表示を行うことができ、使用者はどちらも表示し、どちらの表示も視認することもできる。表示パネル５００３は透光性を有し、表示パネルの向こう側が透けて見えるパネルである。例えば、地図の表示を表示部５００１で行い、使用者の所在地を表示パネル５００３に表示することによって、現在地を認識しやすい状態を提供することができる。
また、携帯電話機５００５に撮像素子を設け、テレビ電話として使用する場合、複数の相手の顔を表示しながら、複数の相手と会話ができるため、テレビ会議なども行うことができる。例えば、表示パネル５００３に一人または複数の相手の顔を表示し、さらに表示部５００１にもう一人の顔を表示させることで、使用者は２人以上の顔を見ながら会話を行うことができる。
また、表示パネル５００３に表示されたタッチ入力ボタン５００６を指などで触れることで、情報を入力することができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示パネル５００３をスライドさせて、操作ボタン５００４を指などで触れることにより行うことができる。
図１５（Ｄ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、ＣＰＵを内蔵したスタンド９６０５により筐体９６０１を支持した構成を示している。実施の形態２乃至実施の形態４で示したトランジスタを表示部９６０３に適用することにより、テレビジョン装置９６００とすることができる。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
また、テレビジョン装置９６００は、外部接続端子９６０４や、記憶媒体再生録画部９６０２、外部メモリスロットを備えている。外部接続端子９６０４は、ＵＳＢケーブルなどの各種ケーブルと接続可能であり、パーソナルコンピュータなどとのデータ通信が可能である。記憶媒体再生録画部９６０２では、ディスク状の記録媒体を挿入し、記録媒体に記憶されているデータの読み出し、記録媒体への書き込みが可能である。また、外部メモリスロットに差し込まれた外部メモリ９６０６にデータ保存されている画像や映像などを表示部９６０３に映し出すことも可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
１００ 基板
１０２ 絶縁表面
１３０ 半導体膜
１３１ 種結晶層
１３２ 酸化物半導体膜
２０１ 基板
２０２ 酸化物絶縁膜
２０３ａ 酸化物半導体膜
２０３ｂ 酸化物半導体膜
２０４ａ 酸化物半導体膜
２０４ｂ 種結晶層
２０５ 半導体膜
２０５ａ 酸化物半導体膜
２０５ｂ 種結晶層
２０６ 電極
２０７ ゲート絶縁膜
２０８ ゲート電極
２０９ 絶縁膜
２１３ａ 酸化物半導体膜
２１３ｂ 酸化物半導体膜
２１４ａ 酸化物半導体膜
２１４ｂ 種結晶層
２１５ 半導体膜
２１５ａ 酸化物半導体膜
２１５ｂ 種結晶層
２１６ 電極
２１７ ゲート絶縁膜
２１８ ゲート電極
２１９ 絶縁膜
２２０ 配線
２２３ｂ 酸化物半導体膜
２２３ｃ 酸化物半導体膜
２２４ｂ 種結晶層
２２４ｃ 酸化物半導体膜
２２５ 半導体膜
２２５ｂ 種結晶層
２２５ｃ 酸化物半導体膜
２２６ 電極
２２７ ゲート絶縁膜
２２８ ゲート電極
２２９ 絶縁膜
６０２ ゲート配線
６０３ ゲート配線
６１６ ドレイン電極層
６２８ トランジスタ
６２９ トランジスタ
６５１ 液晶素子
６５２ 液晶素子
６９０ 容量配線
３００１ 本体
３００２ 筐体
３００３ａ 表示部
３００３ｂ 表示部
３００４ キーボードボタン
５００１ 表示部
５００２ ヒンジ
５００３ 表示パネル
５００４ 操作ボタン
５００５ 携帯電話機
５００６ タッチ入力ボタン
５３００ 基板
５３０１ 画素部
５３０２ 走査線駆動回路
５３０３ 走査線駆動回路
５３０４ 信号線駆動回路
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７００１ 発光素子駆動用トランジスタ
７００２ 発光素子
７００３ 電極
７００４ ＥＬ層
７００５ 電極
７００９ 隔壁
７０１０ 基板
７０１１ 発光素子駆動用トランジスタ
７０１２ 発光素子
７０１４ ＥＬ層
７０１５ 電極
７０１７ 電極
７０１９ 隔壁
７０２０ 基板
７０２１ 発光素子駆動用トランジスタ
７０２２ 発光素子
７０２４ ＥＬ層
７０２５ 電極
７０２７ 電極
７０２９ 隔壁
７０３０ ゲート絶縁層
７０３１ ゲート絶縁層
７０３２ 絶縁層
７０３３ カラーフィルタ層
７０３４ オーバーコート層
７０３５ 保護絶縁層
７０４０ ゲート絶縁層
７０４１ ゲート絶縁層
７０４２ 絶縁層
７０５２ 保護絶縁層
７０５３ 平坦化絶縁層
７０５５ 絶縁層
９６００ テレビジョン装置
９６０１ 筐体
９６０２ 記憶媒体再生録画部
９６０３ 表示部
９６０４ 外部接続端子
９６０５ スタンド
９６０６ 外部メモリ

Claims (10)

  1. 絶縁表面に一方の面を接し、第１の結晶構造を有する結晶を含む種結晶層と、
    前記種結晶層の他方の面に接し、第２の結晶構造を有する結晶を含む酸化物半導体膜と、を有し、
    前記第１の結晶構造がウルツ鉱型の結晶構造であり、
    前記第２の結晶構造がウルツ鉱以外の六方晶であるヘテロ構造を有する半導体膜。
  2. 絶縁表面に一方の面を接し、第１の結晶構造を有する結晶を含む種結晶層と、
    前記種結晶層の他方の面に接し、第２の結晶構造を有する結晶を含む酸化物半導体膜と、を有し、
    前記第１の結晶構造がウルツ鉱型の結晶構造であり、
    前記第２の結晶構造がＹｂＦｅ２Ｏ４型構造、Ｙｂ２Ｆｅ３Ｏ７型構造及びその変形型構造のいずれか一であるヘテロ構造を有する半導体膜。
  3. 前記種結晶層の厚さが０．１ｎｍ以上１０ｎｍ以下である、請求項１または請求項２記載のヘテロ構造を有する半導体膜。
  4. 前記種結晶層が窒化インジウム、または窒化ガリウムを含む、請求項１乃至請求項３のいずれか一に記載のヘテロ構造を有する半導体膜。
  5. 前記種結晶層が亜鉛、インジウム、ガリウム、酸素、及び窒素を含む、請求項１乃至請求項３のいずれか一に記載のヘテロ構造を有する半導体膜。
  6. 前記種結晶層が、窒素を０．１原子％以上５原子％未満含む請求項１乃至請求項５のいずれか一に記載のヘテロ構造を有する半導体膜。
  7. 前記酸化物半導体膜が、窒素を１×１０１７／ｃｍ３以上５×１０１９／ｃｍ３未満含む請求項１乃至請求項６のいずれか一に記載のヘテロ構造を有する半導体膜。
  8. ゲート電極と、
    前記ゲート電極と接する第１の絶縁膜と、
    前記第１の絶縁膜に接して、前記ゲート電極と重畳するヘテロ構造を有する半導体膜と、
    前記ヘテロ構造を有する半導体膜と接する第２の絶縁膜と、を有し、
    前記ヘテロ構造を有する半導体膜は、
    前記第１の絶縁膜と接して第１の結晶構造を有する結晶を含む種結晶層と、
    前記第２の絶縁膜と接してｃ軸配向した第２の結晶構造を有する異方性結晶を含む酸化物半導体膜と、を備え、
    前記第１の結晶構造がウルツ鉱型の結晶構造であり、
    前記第２の結晶構造がウルツ鉱以外の六方晶であるヘテロ構造を有する半導体素子。
  9. ゲート電極と、
    前記ゲート電極と接する第１の絶縁膜と、
    前記第１の絶縁膜に接して、前記ゲート電極と重畳するヘテロ構造を有する半導体膜と、
    前記ヘテロ構造を有する半導体膜と接する第２の絶縁膜と、を有し、
    前記ヘテロ構造を有する半導体膜は、
    前記第１の絶縁膜と接して第１の結晶構造を有する結晶を含む種結晶層と、
    前記第２の絶縁膜と接してｃ軸配向した第２の結晶構造を有する異方性結晶を含む酸化物半導体膜と、を備え、
    前記第１の結晶構造がウルツ鉱型の結晶構造であり、
    前記第２の結晶構造がＹｂＦｅ２Ｏ４型構造、Ｙｂ２Ｆｅ３Ｏ７型構造及びその変形型構造のいずれか一であるヘテロ構造を有する半導体素子。
  10. 請求項８または請求項９記載の半導体素子を用いた半導体装置。
JP2011255776A 2010-11-30 2011-11-24 半導体膜、及び半導体装置 Expired - Fee Related JP5933890B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011255776A JP5933890B2 (ja) 2010-11-30 2011-11-24 半導体膜、及び半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010267924 2010-11-30
JP2010267924 2010-11-30
JP2011255776A JP5933890B2 (ja) 2010-11-30 2011-11-24 半導体膜、及び半導体装置

Publications (3)

Publication Number Publication Date
JP2012134468A true JP2012134468A (ja) 2012-07-12
JP2012134468A5 JP2012134468A5 (ja) 2014-12-25
JP5933890B2 JP5933890B2 (ja) 2016-06-15

Family

ID=46126015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011255776A Expired - Fee Related JP5933890B2 (ja) 2010-11-30 2011-11-24 半導体膜、及び半導体装置

Country Status (4)

Country Link
US (1) US8809852B2 (ja)
JP (1) JP5933890B2 (ja)
KR (1) KR101922854B1 (ja)
TW (1) TWI484565B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012216791A (ja) * 2011-03-25 2012-11-08 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置
JP2013128105A (ja) * 2011-11-18 2013-06-27 Semiconductor Energy Lab Co Ltd 半導体素子、及び半導体素子の作製方法、並びに半導体素子を用いた半導体装置
JP2014072533A (ja) * 2013-10-10 2014-04-21 Roca Kk 半導体装置
KR20150060205A (ko) * 2013-11-26 2015-06-03 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 그 제조방법
JP2016100592A (ja) * 2014-11-26 2016-05-30 株式会社Flosfia 結晶性積層構造体およびその製造方法
JP2017100939A (ja) * 2016-12-21 2017-06-08 株式会社Flosfia 半導体装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8816425B2 (en) 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
US9219159B2 (en) * 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9331206B2 (en) 2011-04-22 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
JP5917385B2 (ja) * 2011-12-27 2016-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP5343224B1 (ja) * 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
DE112013005331T5 (de) 2012-11-08 2015-11-19 Semiconductor Energy Laboratory Co., Ltd. Metalloxidfilm und Verfahren zur Bildung eines Metalloxidfilms
KR102495290B1 (ko) 2012-12-28 2023-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104167446B (zh) * 2014-07-14 2017-09-29 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板和显示装置
CN107464851A (zh) * 2017-08-10 2017-12-12 华南理工大学 一种氮化镓薄膜晶体管及其制造方法
EP3816330A4 (en) * 2018-06-26 2022-10-05 Flosfia Inc. CRYSTALLINE OXIDE FILM
KR20210009000A (ko) 2019-07-16 2021-01-26 삼성전자주식회사 반도체 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003041362A (ja) * 2001-07-27 2003-02-13 National Institute For Materials Science 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP2003137692A (ja) * 2001-11-05 2003-05-14 Japan Science & Technology Corp 自然超格子ホモロガス単結晶薄膜とその製造方法
JP2004103957A (ja) * 2002-09-11 2004-04-02 Japan Science & Technology Corp ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4415062B1 (ja) * 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP2010114423A (ja) * 2008-10-09 2010-05-20 Canon Inc ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Family Cites Families (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
US5625202A (en) 1995-06-08 1997-04-29 University Of Central Florida Modified wurtzite structure oxide compounds as substrates for III-V nitride compound semiconductor epitaxial thin film growth
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
CN1155995C (zh) * 1999-07-07 2004-06-30 松下电器产业株式会社 叠层体、叠层体的制备方法及半导体元件
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI272730B (en) * 2003-10-17 2007-02-01 Shang-Jr Gwo Method for growing group-III nitride semiconductor heterostructures on silicon substrate
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP5276769B2 (ja) 2004-10-01 2013-08-28 東京電波株式会社 六方晶系ウルツ鉱型単結晶、その製造方法、および六方晶系ウルツ鉱型単結晶基板
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
EP2323180A1 (en) * 2008-09-11 2011-05-18 Sumitomo Electric Industries, Ltd. Nitride semiconductor optical device, epitaxial wafer for nitride semiconductor optical device, and method for manufacturing semiconductor light-emitting device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
KR102111264B1 (ko) 2009-09-16 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR102443297B1 (ko) 2009-09-24 2022-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101680047B1 (ko) 2009-10-14 2016-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102484475B1 (ko) 2009-11-06 2023-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101945306B1 (ko) 2009-11-28 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
WO2011065244A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101329849B1 (ko) 2009-11-28 2013-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101945171B1 (ko) 2009-12-08 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101768433B1 (ko) 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
US8823092B2 (en) 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8816425B2 (en) * 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
US8629496B2 (en) 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003041362A (ja) * 2001-07-27 2003-02-13 National Institute For Materials Science 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP2003137692A (ja) * 2001-11-05 2003-05-14 Japan Science & Technology Corp 自然超格子ホモロガス単結晶薄膜とその製造方法
JP2004103957A (ja) * 2002-09-11 2004-04-02 Japan Science & Technology Corp ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP2010114423A (ja) * 2008-10-09 2010-05-20 Canon Inc ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP4415062B1 (ja) * 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012216791A (ja) * 2011-03-25 2012-11-08 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置
JP2013128105A (ja) * 2011-11-18 2013-06-27 Semiconductor Energy Lab Co Ltd 半導体素子、及び半導体素子の作製方法、並びに半導体素子を用いた半導体装置
US10026847B2 (en) 2011-11-18 2018-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, method for manufacturing semiconductor element, and semiconductor device including semiconductor element
JP2014072533A (ja) * 2013-10-10 2014-04-21 Roca Kk 半導体装置
KR20150060205A (ko) * 2013-11-26 2015-06-03 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 그 제조방법
KR102130516B1 (ko) * 2013-11-26 2020-07-06 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 그 제조방법
JP2016100592A (ja) * 2014-11-26 2016-05-30 株式会社Flosfia 結晶性積層構造体およびその製造方法
JP2017100939A (ja) * 2016-12-21 2017-06-08 株式会社Flosfia 半導体装置

Also Published As

Publication number Publication date
US8809852B2 (en) 2014-08-19
TW201234498A (en) 2012-08-16
KR101922854B1 (ko) 2018-11-28
KR20120059393A (ko) 2012-06-08
TWI484565B (zh) 2015-05-11
US20120132907A1 (en) 2012-05-31
JP5933890B2 (ja) 2016-06-15

Similar Documents

Publication Publication Date Title
JP6348204B2 (ja) 半導体装置
JP5933890B2 (ja) 半導体膜、及び半導体装置
JP5917105B2 (ja) 半導体装置
JP6267281B2 (ja) 半導体装置
JP5946633B2 (ja) 半導体装置およびその作製方法
KR20190089803A (ko) 반도체 장치의 제작 방법
JP7572469B2 (ja) 半導体装置
JP2019176183A (ja) 金属酸化物膜及び半導体装置
JP6392955B2 (ja) 金属酸化物膜
JP2018197399A (ja) 金属酸化物膜及び半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141110

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160504

R150 Certificate of patent or registration of utility model

Ref document number: 5933890

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees