JP5917105B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5917105B2
JP5917105B2 JP2011255911A JP2011255911A JP5917105B2 JP 5917105 B2 JP5917105 B2 JP 5917105B2 JP 2011255911 A JP2011255911 A JP 2011255911A JP 2011255911 A JP2011255911 A JP 2011255911A JP 5917105 B2 JP5917105 B2 JP 5917105B2
Authority
JP
Japan
Prior art keywords
layer
insulating layer
film
oxide semiconductor
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011255911A
Other languages
English (en)
Other versions
JP2012134470A (ja
JP2012134470A5 (ja
Inventor
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011255911A priority Critical patent/JP5917105B2/ja
Publication of JP2012134470A publication Critical patent/JP2012134470A/ja
Publication of JP2012134470A5 publication Critical patent/JP2012134470A5/ja
Application granted granted Critical
Publication of JP5917105B2 publication Critical patent/JP5917105B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

酸化物半導体を用いる半導体装置及びその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数ｎｍ以上数百ｎｍ以下程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。金属酸化物は多様に存在しさまざまな用途に用いられている。酸化インジウムはよく知られた材料であり、液晶ディスプレイなどで必要とされる透光性を有する電極材料として用いられている。
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては、例えば、酸化タングステン、酸化スズ、酸化インジウム、酸化亜鉛などがあり、このような半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られている（特許文献１及び特許文献２）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
トランジスタの電気的特性は、酸化物半導体層と、該酸化物半導体層と接する絶縁膜との界面状態に影響されやすい。トランジスタの製造中または製造後において、酸化物半導体層が絶縁膜と接する界面、即ち、酸化物半導体層のゲート電極側の界面が非晶質状態であると、トランジスタの電気的特性の低下を招く恐れがある。
そこで、本発明は、酸化物半導体層と該酸化物半導体層と接する絶縁膜との界面、即ち、酸化物半導体層のゲート電極側の界面状態が良好なトランジスタ及びその作製方法を提供することを課題の一つとする。
また、本発明は、電気的特性のバラツキの少ないトランジスタ及びその作製方法を提供することも課題の一つとする。
酸化物半導体層と該酸化物半導体層と接する絶縁膜（ゲート絶縁層）との界面状態を良好とするために、酸化物半導体層の界面近傍に窒素を添加する。具体的には酸化物半導体層に窒素の濃度勾配を作り、窒素を多く含む領域をゲート絶縁層との界面に設ける。この窒素の添加によって、酸化物半導体層の界面近傍に結晶性の高い領域を形成でき、安定した界面状態を得ることができる。
また、酸化物半導体層を積層構造とし、窒素を含む酸化物半導体層をゲート絶縁層との界面に設けてもよい。酸化物半導体層を積層構造とする場合、窒素を含む酸化物半導体層の膜厚は０．１ｎｍ以上１０ｎｍ以下、好ましくは１ｎｍ以上５ｎｍ以下とする。
また、酸化物半導体層と該酸化物半導体層と接する絶縁膜（保護絶縁層）との界面近傍は、酸素を多く含む領域とすることが好ましい。具体的には酸化物半導体層に酸素の濃度勾配を作り、酸素を多く含む領域を保護絶縁層との界面に設ける。
本発明の一形態は、ゲート電極層と、該ゲート電極層と接する第１の絶縁層と、該第１の絶縁層に接する酸化物半導体層と、該酸化物半導体層に接する第２の絶縁層とを有し、酸化物半導体層は、第１の絶縁層に近いほど高くなる窒素濃度の濃度勾配を有し、且つ、第２の絶縁層に近いほど高くなる酸素濃度の濃度勾配を有する半導体装置である。
上記構成において、酸化物半導体層のうち、第１の絶縁層との界面近傍の領域は他の領域に比べて結晶性が高いことを特徴の一つとする。ただし、酸化物半導体層は非単結晶であり、酸化物半導体層全体が非晶質状態（アモルファス状態）ではなく、酸化物半導体層内に少なくともｃ軸配向を有する結晶（ＣＡＡＣ：Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌともいう。）を有する。この結晶は、ｃ軸配向し、かつａｂ面、表面または界面の方向から見て三角形状または六角形状の原子配列を有し、ｃ軸においては金属原子が層状または金属原子と酸素原子とが層状に配列しており、ａｂ面においてはａ軸またはｂ軸の向きが異なる（ｃ軸を中心に回転）。酸化物半導体層のうち、ゲート電極層と接する第１の絶縁層との界面近傍の領域は、ｃ軸配向したウルツ鉱型の結晶構造を有し、第２の絶縁層との界面近傍の領域は、ウルツ鉱型とは異なる第２の結晶型の六方晶系の結晶を含む。なお、本明細書においては、六方晶の結晶構造は六晶系（Ｃｒｙｓｔａｌ ｆａｍｉｌｙ）におけるものを指し、七晶系（Ｃｒｙｓｔａｌ ｓｙｓｔｅｍ）の三方晶と六方晶を含む。
第２の結晶型の六方晶系の結晶としては、ＹｂＦｅ２Ｏ４型構造、Ｙｂ２Ｆｅ３Ｏ７型構造及びその変形型構造をその例に挙げることができる。
上記構成において、第１の絶縁層と酸化物半導体層の界面近傍の窒素濃度は、５×１０１９／ｃｍ３以上２０原子％以下であり、好ましくは１×１０２０／ｃｍ３以上７原子％未満であることを特徴の一つとする。また、第２の絶縁層と酸化物半導体層の界面近傍の窒素濃度は、１×１０１７／ｃｍ３以上５×１０１９／ｃｍ３未満であることを特徴の一つとする。酸化物半導体層において、窒素を多く含む領域は、窒素を多く含まない領域に比べてエネルギーギャップが小さく、キャリアを流しやすい。従って、トランジスタにおいて、酸化物半導体層のキャリアが流れる領域に窒素を多く含ませ、キャリアが流れていない領域に含まれる窒素を少なくする構造とする。
ゲート電極層を有するトランジスタの構造は特に限定されず、例えば、トップゲート型のトランジスタであれば、下地絶縁層が第２の絶縁層に相当する。トップゲート型のトランジスタの場合、第２の絶縁層上に酸化物半導体層を有し、該酸化物半導体層上にゲート絶縁層である第１の絶縁層を有し、該第１の絶縁層上にゲート電極層を有する。
また、ボトムゲート型のトランジスタであれば、保護絶縁層が第２の絶縁層に相当する。ボトムゲート型のトランジスタの場合、ゲート電極層上にゲート絶縁層である第１の絶縁層を有し、該第１の絶縁層上に酸化物半導体層を有し、該酸化物半導体層上に保護絶縁層である第２の絶縁層を有する。
トランジスタの酸化物半導体層において、窒素を含む領域の結晶性は、窒素を含まない領域に比べて高く、ゲート絶縁層との界面には未結合手に起因する界面準位が少なくなり、良好な界面状態を実現できる。
酸化物半導体層と接する絶縁膜との界面状態を良好なものとすることで、より電気的特性（電界効果移動度やしきい値など）の向上したトランジスタを得ることができる。ゲート絶縁層との界面近傍の領域は他の領域に比べて結晶性が高く、均一性も高いため、電気的特性のバラツキの少ないトランジスタを得ることができる。
本発明の一態様を示す断面図である。 本発明の一態様を示す濃度プロファイルのモデル図の一例である。 本発明の一態様を示す濃度プロファイルのモデル図の一例である。 本発明の一態様を示す窒素濃度プロファイルのモデル図の一例である。 本発明の一態様を示す積層構造を説明する図である。 本発明の一態様を示すウルツ鉱型の結晶構造を説明する模式図である。 本発明の一態様を示す異なる結晶構造の界面を説明する模式図である。 実施の形態に係わる結晶構造を説明するＨＡＡＤＦ−ＳＴＥＭの実観察像である。 実施の形態に係わる結晶構造を説明するＨＡＡＤＦ−ＳＴＥＭの実観察像である。 本発明の一態様を示すブロック図及び等価回路図である。 本発明の一態様を示す断面図である。 電子機器の一態様を示す図である。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本実施の形態では、図１（Ａ）に示すトップゲート型トランジスタの作製方法の一例を以下に示す。
まず、基板１００上に下地絶縁層１０１を形成する。
基板１００としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料を用いる。大量生産する上では、基板１００は第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、または２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のマザーガラスを用いることが好ましい。マザーガラスは、処理温度が高く、処理時間が長いと大幅に収縮するため、マザーガラスを使用して大量生産を行う場合、作製工程の加熱処理は、６００℃以下、好ましくは４５０℃以下とすることが望ましい。
下地絶縁層１０１としては、ＣＶＤ法やスパッタ法等を用いて、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化ハフニウム、酸化イットリウム等を単層でまたは積層して形成することができる。
次いで、下地絶縁層１０１上に酸化物半導体層１０２を形成する。酸化物半導体層１０２は、ＡＣスパッタ装置、ＤＣスパッタ装置、またはＲＦスパッタ装置のいずれか一のスパッタ装置を用いて成膜を行う。酸化物半導体層１０２としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ａｌ−Ｚｎ−Ｏ膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ膜、Ｓｎ−Ａｌ−Ｚｎ−Ｏ膜や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｚｎ−Ｏ膜、Ａｌ−Ｚｎ−Ｏ膜、Ｉｎ−Ｇａ−Ｏ膜などを用いることができる。また、上記酸化物半導体にＳｉＯ２を含んでもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物膜である。
また、酸化物半導体層の形成時に、スパッタリング装置の処理室の圧力を０．４Ｐａ以下とすることで、被成膜面及び被成膜物への、アルカリ金属、水素等の不純物の混入を低減することができる。なお、被成膜物に含まれる水素は、水素原子の他、水素分子、水、水酸基、または水素化物として含まれる場合もある。
また、酸化物半導体層の形成時に、基板とターゲットの間の距離（Ｔ−Ｓ間距離）を４０ｍｍ以上３００ｍｍ以下（好ましくは６０ｍｍ以上）とする。
また、スパッタリング法による酸化物半導体層の形成時において、被成膜面の温度は１５０℃以上４５０℃以下、好ましくは２５０℃以上３２０℃以下とする。２５０℃は、水、水素などの不純物の被成膜物中への混入を防ぎ、チャンバー内の気相へ不純物を放出する温度である。また、スパッタリング法による成膜時における被成膜面の温度の上限は、基板の熱処理上限温度、或いは成膜物の上限温度（その温度を超えると大きく成膜中の成分が変化する温度）とする。
また、酸化物半導体層の形成時に、スパッタリング装置の処理室のリークレートを１×１０−１０Ｐａ・ｍ３／秒以下とすることで、スパッタリング法による成膜途中における酸化物半導体層中への、アルカリ金属、水素化物等の不純物の混入を低減することができる。また、排気系として吸着型の真空ポンプ（例えばクライオポンプなど）を用いることで、排気系からアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等の不純物の逆流を低減することができる。
また、酸化物半導体層の形成時に、スパッタリング装置の処理室に導入するガス、例えば窒素ガスや、酸素ガスや、アルゴンガスなどを加熱した状態で導入して、成膜を行ってもよい。
また、酸化物半導体層の形成前に、スパッタ装置内壁や、ターゲット表面やターゲット材料中に残存している水分または水素を除去するためにプレヒート処理を行っても良い。プレヒート処理としては成膜チャンバー内を減圧下で２００℃〜６００℃に加熱する方法や、加熱しながら窒素や不活性ガスの導入と排気を繰り返す方法等がある。この場合のターゲット冷却液は、水ではなく油脂等を用いるとよい。加熱せずに窒素の導入と排気を繰り返しても一定の効果が得られるが、加熱しながら行うとなお良い。
下地絶縁層１０１、及び酸化物半導体層は大気に曝さずに連続的に形成することが好ましい。例えばマルチチャンバー方式の成膜装置を用いる。連続して成膜すると、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができる。
酸化物半導体層の形成後、必要であれば、水素及び水分をほとんど含まない雰囲気下（窒素雰囲気、酸素雰囲気、乾燥空気雰囲気（例えば、水分については露点−４０℃以下、好ましくは露点−６０℃以下）など）で加熱処理（温度範囲１５０℃以上６５０℃以下、好ましくは２００℃以上５００℃以下）を行ってもよい。この加熱処理は、酸化物半導体層中からＨ、ＯＨなどを脱離させる脱水化または脱水素化とも呼ぶことができる。
本実施の形態では、酸化物半導体層１０２を形成する際、成膜条件を複数回変更することによって、酸素の高濃度領域１０２ａ、中間領域１０２ｂ、窒素の高濃度領域１０２ｃを形成する。
例えば、酸素の高濃度領域１０２ａは、酸素ガスのみを用いてスパッタ法により成膜する。中間領域１０２ｂは、酸素ガスと希ガスの混合雰囲気、酸素と窒素の混合雰囲気、希ガスのみの雰囲気でのスパッタ法により形成する。中間領域１０２ｂの膜厚は、窒素の高濃度領域１０２ｃの膜厚よりも厚くする。窒素の高濃度領域１０２ｃは窒素ガスのみを用いてスパッタ法により成膜する。真空チャンバーに導入するガスの種類を切り換えることで酸素の高濃度領域１０２ａ、中間領域１０２ｂ、窒素の高濃度領域１０２ｃをそれぞれ形成することができるため、窒素濃度や酸素濃度を制御しやすく量産性に優れている。なお、窒素の高濃度領域１０２ｃの膜厚が１０ｎｍよりも厚い場合、窒素の高濃度領域１０２ｃが導電領域として機能する恐れがあるため、窒素の高濃度領域１０２ｃの厚さは１０ｎｍ以下とする。
次いで酸化物半導体層１０２のパターニングを行い、ソース電極層１０３及びドレイン電極層１０４の形成を行う。そして、酸化物半導体層１０２、ソース電極層１０３、及びドレイン電極層１０４を覆うゲート絶縁層１０５を形成する。そして、ゲート絶縁層上の酸化物半導体層１０２と重なる位置にゲート電極層１０６を形成してトランジスタ１１０を作製することができる。
ゲート電極層１０６の材料は、チタン、モリブデン、クロム、タンタル、タングステン、アルミニウム、銅などの金属材料またはその合金材料を用いて形成する。
また、ゲート電極層１０６とゲート絶縁層との間に、ゲート絶縁層に接する材料層として、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＺｎＮなど）を設けることが好ましい。これらの膜は５電子ボルト、好ましくは５．５電子ボルト以上の仕事関数を有し、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。例えば、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いる場合、窒素濃度は、１×１０２０／ｃｍ３以上２０原子％以下、少なくとも酸化物半導体層１０２より高い窒素濃度、例えば７原子％以上のＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いる。
なお、連続的にガス流量を変化させて酸化物半導体層１０２の成膜条件を変えることによって、図２（Ａ）に示す窒素濃度のプロファイルとすることができる。図２（Ａ）は図１（Ａ）において鎖線で切断した場合における膜厚方向における窒素濃度のプロファイルを示す模式図である。図２（Ａ）において、窒素濃度はゲート絶縁層側の領域が最も高く、ゲート絶縁層から遠ざかるにつれて窒素濃度が連続的に低くなる濃度勾配を有している。
また、酸素濃度のプロファイルを図２（Ｂ）に示すように成膜条件を適宜調節することもできる。図２（Ｂ）は図１（Ａ）において鎖線で切断した場合における膜厚方向における酸素濃度のプロファイルを示す模式図である。図２（Ｂ）において、酸素濃度はゲート絶縁層側の領域が最も低く、ゲート絶縁層から遠ざかるにつれて酸素濃度が連続的に高くなる濃度勾配を有している。なお、図２（Ｂ）において、点線で示した曲線は窒素濃度を示している。ただし、図２（Ｂ）において窒素濃度と酸素濃度はそれぞれ異なる濃度であり、図２（Ｂ）の窒素濃度プロファイルと酸素濃度のプロファイルはそれぞれの相対関係を示している模式図であり、どちらの濃度が高い、若しくは低いなどを示しているものではない。
例えば、同じターゲットを用い、段階的にガス流量を変化させて酸化物半導体層１０２の成膜条件を変えることによって、図３（Ａ）に示す窒素濃度のプロファイルとすることができる。図３（Ａ）において第１の絶縁層がゲート絶縁層であり、第２の絶縁層が下地絶縁層である。段階的にガス流量を変化させた場合は、窒素濃度プロファイルは、階段状となりやすい。図３（Ａ）において、窒素濃度はゲート絶縁層側の領域が最も高く、ゲート絶縁層から遠ざかるにつれて窒素濃度が階段状に低くなる濃度勾配を有している。段階的にガス流量を変化させて酸化物半導体層１０２の成膜条件を変える場合は、成膜条件毎にそれぞれの膜質が異なるため、積層と見なすこともできる。また、窒素の高濃度領域１０２ｃの結晶性は高いため、中間領域１０２ｂとの境界をＴＥＭ写真などで確認することができる。一方、酸素の高濃度領域１０２ａと中間領域１０２ｂとの境界は、ＴＥＭ写真などで確認することが困難である。
また、酸素濃度のプロファイルを図３（Ｂ）に示すように成膜条件を適宜調節することもできる。図３（Ｂ）は図１（Ａ）において鎖線で切断した場合における膜厚方向における酸素濃度のプロファイルを示す模式図である。図３（Ｂ）において、酸素濃度はゲート絶縁層側が最も低く、ゲート絶縁層から遠ざかるにつれて酸素濃度が階段状に高くなる濃度勾配を有している。なお、図３（Ｂ）において、点線で示した曲線は窒素濃度を示している。ただし、図３（Ｂ）において窒素濃度と酸素濃度はそれぞれ異なる濃度であり、図３（Ｂ）の窒素濃度プロファイルと酸素濃度のプロファイルはそれぞれの相対関係を示している模式図であり、どちらの濃度が高い、若しくは低いなどを示しているものではない。
また、窒素の高濃度領域１０２ｃは、中間領域１０２ｂと同じ条件で成膜した後に窒素プラズマ処理を表面に行うことで表面近傍に窒素を添加してもよく、その場合においては図４（Ａ）に示す窒素濃度のプロファイルとすることができる。また、窒素プラズマ処理を行う場合には、窒素プラズマ処理を行う前に減圧下で加熱処理を行うことが好ましい。なお、窒素プラズマ処理は、中間領域１０２ｂと同じ条件で成膜を行ったスパッタ成膜室内で行ってもよいし、その後に形成するゲート絶縁層を形成するプラズマＣＶＤ装置内でゲート絶縁層を形成する前に窒素プラズマ処理を行ってもよい。
具体的には、ゲート絶縁層と酸化物半導体層１０２の界面近傍の窒素濃度、即ち、窒素の高濃度領域１０２ｃの窒素濃度は、５×１０１９／ｃｍ３以上２０原子％以下、好ましくは１×１０２０／ｃｍ３以上７原子％未満とする。
また、窒素の最も高濃度である領域がゲート絶縁層との界面となることに限定されず、図４（Ｂ）に示す窒素濃度のプロファイルとすることもできる。図４（Ｂ）に示すように、ゲート絶縁層との界面から少し離れた領域が最高の窒素濃度を示すように成膜条件を調節してもよい。
また、具体的には、下地絶縁層と酸化物半導体層１０２の界面近傍の窒素濃度、即ち、酸素の高濃度領域１０２ａの窒素濃度は、１×１０１７／ｃｍ３以上５×１０１９／ｃｍ３未満とする。
段階的、或いは連続的に窒素のガス流量を変化させて、図２（Ａ）或いは図３（Ａ）に示す窒素濃度プロファイルを有する酸化物半導体層を用いたトランジスタ１１０は、ゲート絶縁層の界面近傍に窒素の高濃度領域１０２ｃを有し、その窒素の高濃度領域１０２ｃの結晶性は、他の領域に比べて高く、ｃ軸配向を有し、ゲート絶縁層との界面には未結合手に起因する界面準位が少なくなり、良好な界面状態を実現できる。従って、より電気的特性（電界効果移動度やしきい値など）の向上したトランジスタ１１０を得ることができる。ゲート絶縁層との界面近傍の領域は他の領域に比べて結晶性が高く、均一性も高いため、電気的特性のバラツキの少ないトランジスタ１１０を得ることができる。
また、窒素の高濃度領域１０２ｃに含まれる結晶は、六方晶のウルツ鉱型結晶構造であり、中間領域１０２ｂに含まれる結晶は、ウルツ鉱型でない六方晶の結晶構造（第２の結晶型結晶構造）である。ウルツ鉱型結晶構造と第２の結晶型結晶構造はともに六方晶であるので、ｃ軸方向からは六角形の格子像を確認できる。なお、中間領域１０２ｂの窒素濃度を高くすることによって中間領域１０２ｂもウルツ鉱型結晶構造とすることもできる。
基板平面に概略平行で、六角形の格子状の結合を有するａ−ｂ面を有し、基板平面に概略垂直なｃ軸を有している結晶性酸化物半導体膜をチャネル領域に有するトランジスタを作製することで、光照射試験前後、またはバイアス−熱ストレス（ＢＴ）試験前後においてもトランジスタのしきい値電圧の変化量が低減でき、安定した電気的特性を有するトランジスタを作製することができる。
（実施の形態２）
実施の形態１ではトップゲート型のトランジスタの例を示したが、本実施の形態では、図１（Ｂ）に示すボトムゲート型のトランジスタの例を説明する。なお、図１（Ａ）と同じ箇所には同じ符号を用いて説明する。
まず、基板１００上にゲート電極層１０６を形成する。
ゲート電極層１０６は、チタン、モリブデン、クロム、タンタル、タングステン、アルミニウム、銅などの金属材料またはその合金材料を用いて形成する。ゲート電極層１０６は、スパッタ法や真空蒸着法で基板１００上に導電膜を形成し、当該導電膜上にフォトリソグラフィ技術またはインクジェット法によりマスクを形成し、当該マスクを用いて導電膜をエッチングすることで、形成することができる。
また、ゲート電極層１０６とゲート絶縁層との間に、ゲート絶縁層に接する材料層として、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＺｎＮなど）を用いることが好ましい。これらの膜は５電子ボルト、好ましくは５．５電子ボルト以上の仕事関数を有し、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。例えば、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いる場合、少なくとも酸化物半導体層１０２より高い窒素濃度のＩｎ−Ｇａ−Ｚｎ−Ｏ膜、具体的には７原子％以上のＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いる。
次いで、ゲート電極層１０６を覆うゲート絶縁層１０５を形成する。ゲート絶縁層１０５は、窒素を含む絶縁膜、例えば、酸化窒化珪素膜（ＳｉＯｘＮｙとも呼ぶ、ただし、ｘ＞ｙ＞０）や、窒化酸化珪素膜（ＳｉＮｘＯｙとも呼ぶ、ただし、ｘ＞ｙ＞０）を用いることが好ましい。なお、ゲート絶縁層１０５として、酸化珪素膜や、酸化珪素膜と窒化珪素膜の積層も用いることができる。また、ゲート絶縁層１０５として、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化ハフニウム、酸化イットリウム等などを用いてもよい。ただし、これらの絶縁膜を用い、後で窒素プラズマ処理を行う場合、ゲート絶縁層として十分機能するように膜厚などを調節することが好ましい。
次いで、ゲート絶縁層１０５上に接して酸化物半導体層１０２を形成する。酸化物半導体層１０２において、ゲート絶縁層１０５上に接する領域は、窒素の高濃度領域１０２ｃである。窒素の高濃度領域１０２ｃ上には中間領域１０２ｂを形成し、その上には酸素の高濃度領域１０２ａを形成する。
ゲート絶縁層１０５、及び酸化物半導体層１０２は大気に曝さずに連続的に形成することが好ましい。例えばマルチチャンバー方式の成膜装置を用いる。連続して成膜すると、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができる。特に、酸化物半導体層１０２の窒素濃度及びゲート絶縁層１０５の窒素濃度が重要であるため、酸化物半導体層１０２やゲート絶縁層１０５が成膜室内の残留窒素や、窒素雰囲気などと触れることによって窒素濃度が変化しないように、マルチチャンバー方式の成膜装置を用いることが好ましい。また、ゲート絶縁層１０５の形成後にプラズマＣＶＤ装置を用いて窒素プラズマ処理を表面に行うことで表面近傍に窒素を添加してもよい。また、酸化物半導体層１０２形成前に、窒素プラズマ処理を表面に行うことでゲート絶縁層１０５の表面近傍に窒素を添加してもよく、スパッタ装置を用いて窒素プラズマ処理を行ってもよい。
次いで酸化物半導体層１０２のパターニングを行い、ソース電極層１０３及びドレイン電極層１０４の形成を行う。ソース電極層１０３及びドレイン電極層１０４となる金属導電膜の材料としては、Ａｌ、Ｃｕ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの金属材料、または該金属材料を成分とする合金材料で形成する。また、Ａｌ、Ｃｕなどの金属層の下側もしくは上側の一方または双方にＣｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの高融点金属層を積層させた構成としても良い。
例えば、金属導電膜としては、チタン層上にアルミニウム層と、該アルミニウム層上にチタン層が積層された三層の積層構造、またはモリブデン層上にアルミニウム層と、該アルミニウム層上にモリブデン層を積層した三層の積層構造とすることが好ましい。また、金属導電膜としてアルミニウム層とタングステン層を積層した二層の積層構造、アルミニウム層とモリブデン層を積層した二層の積層構造とすることもできる。勿論、金属導電膜として単層、または４層以上の積層構造としてもよい。なお、金属導電膜の材料の一つとして銅を用いる場合には、酸化物半導体層と接して銅マグネシウムアルミニウム合金層を設け、その銅マグネシウムアルミニウム合金層に接して銅層を設けた積層を用いればよい。
次いで、酸化物半導体層１０２を保護するため、酸化物半導体層１０２の露出部を覆うように、保護絶縁層１０７を形成する。保護絶縁層１０７としては、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化アルミニウムガリウム、及び酸化ガリウムのいずれか一以上の積層構造を用いることができる。
なお、保護絶縁層１０７の膜厚は、５０ｎｍ以上、好ましくは２００ｎｍ以上５００ｎｍ以下とする。保護絶縁層を厚くすることで、保護絶縁層１０７からの酸素放出量を増加させることができると共に、その増加によって保護絶縁層１０７及び酸化物半導体層１０２との界面における欠陥を低減することが可能である。なお、加熱により酸素の一部が放出する保護絶縁層１０７は、スパッタリング法を用いることで形成しやすいため好ましい。加熱により酸素の一部が放出する保護絶縁層１０７をスパッタリング法により形成する場合は、成膜ガス中の酸素量が高いことが好ましく、酸素、または酸素及び希ガスの混合ガス等を用いることができる。代表的には、成膜ガス中の酸素濃度を６％以上１００％以下にすることが好ましい。
保護絶縁層１０７の形成前、必要であれば、酸素プラズマ処理を行い、酸化物半導体層１０２の露出部に酸素を添加してもよい。
保護絶縁層１０７の形成後、必要であれば、水素及び水分をほとんど含まない雰囲気下（窒素雰囲気、酸素雰囲気、乾燥空気雰囲気（例えば、水分については露点−４０℃以下、好ましくは露点−６０℃以下）など）で加熱処理（温度範囲１５０℃以上６５０℃以下、好ましくは２００℃以上５００℃以下）を行ってもよい。
以上の工程で図１（Ｂ）に示すトランジスタ１１１が形成される。トランジスタ１１１は、結晶性酸化物半導体膜表面に概略垂直なｃ軸を有している六方晶構造の結晶を有する結晶性酸化物半導体膜をチャネル領域に有するトランジスタである。
図１（Ｂ）に示すトランジスタ１１１においても連続的にガス流量を変化させて酸化物半導体層１０２の成膜条件を変えることによって、図２（Ａ）に示す窒素濃度のプロファイルとすることができる。ただし、実施の形態１と異なりボトムゲート構造であり、酸化物半導体層は第１の絶縁層であるゲート絶縁層と第２の絶縁層である保護絶縁層で挟まれている。
具体的には、ゲート絶縁層と酸化物半導体層１０２の界面近傍の窒素濃度、即ち、窒素の高濃度領域１０２ｃの窒素濃度は、５×１０１９／ｃｍ３以上２０原子％以下であり、好ましくは１×１０２０／ｃｍ３以上７原子％未満とする。
また、具体的には、保護絶縁層と酸化物半導体層１０２の界面近傍の窒素濃度、即ち、酸素の高濃度領域１０２ａの窒素濃度は、５×１０１９／ｃｍ３未満、好ましくは１×１０１７／ｃｍ３以上５×１０１９／ｃｍ３未満とする。
また、酸素濃度のプロファイルを図２（Ｂ）に示すように成膜条件を適宜調節することもできる。
また、段階的にガス流量を変化させて酸化物半導体層１０２の成膜条件を変えることによって、図３（Ａ）に示す窒素濃度のプロファイルとすることもできる。また、酸素濃度のプロファイルを図３（Ｂ）に示すように成膜条件を適宜調節することもできる。
段階的、或いは連続的に窒素のガス流量を変化させて、図２（Ａ）或いは図３（Ａ）に示す窒素濃度プロファイルを有する酸化物半導体層を用いたトランジスタ１１１は、ゲート絶縁層の界面近傍に窒素の高濃度領域１０２ｃを有し、その窒素の高濃度領域１０２ｃの結晶性は、他の領域に比べて高く、ｃ軸配向を有し、ゲート絶縁層との界面には未結合手に起因する界面準位が少なくなり、良好な界面状態を実現できる。従って、より電気的特性（電界効果移動度やしきい値など）の向上したトランジスタ１１１を得ることができる。ゲート絶縁層との界面近傍の領域は他の領域に比べて結晶性が高く、均一性も高いため、電気的特性のバラツキの少ないトランジスタ１１１を得ることができる。なお、窒素の高濃度領域１０２ｃに含まれる結晶は、六方晶のウルツ鉱型結晶構造であり、中間領域１０２ｂに含まれる結晶は、ウルツ鉱型でない六方晶の結晶構造（第２の結晶型結晶構造）である。なお、中間領域１０２ｂの窒素濃度を高くすることによって中間領域１０２ｂもウルツ鉱型結晶構造とすることもできる。
また、本実施の形態は、図１（Ｂ）に示すボトムゲート型のトランジスタ構造に限定されず、図１（Ｃ）に示すトランジスタ１１２や、図１（Ｄ）に示すトランジスタ１１３に適用することができる。
図１（Ｃ）に示すトランジスタ１１２は、逆コプラナ型（ボトムコンタクト型）とも呼ばれる構造の一つである。トランジスタ１１１とはソース電極層１０３及びドレイン電極層１０４の形成と、酸化物半導体層１０２の形成の順序が異なる例であり、ソース電極層１０３及びドレイン電極層１０４上に酸化物半導体層１０２を有する構造である。
また、図１（Ｄ）に示すトランジスタ１１３は、チャネルストップ型とも呼ばれる構造の一つである。トランジスタ１１１とはソース電極層１０３及びドレイン電極層１０４の形成と、保護絶縁層１０７の形成の順序が異なる例である。トランジスタ１１３の保護絶縁層１０７が、酸化物半導体層及びゲート絶縁層１０５を介してゲート電極層１０６と重なる位置に形成され、チャネルストッパーとして機能する。
また、本実施の形態は、実施の形態１と自由に組み合わせることができる。
（実施の形態３）
本実施の形態では、ウルツ鉱型（第１の結晶型）の結晶を含む酸化物半導体膜と、第１の結晶型とは異なる第２の結晶型の六方晶系の異方性結晶を含む酸化物半導体膜の積層について図５乃至図９を参照して説明する。
本実施の形態で例示する異なる結晶構造の積層を有する半導体膜の断面模式図を図５に示す。
半導体膜１３２は、基板１３０に設けられた絶縁層１３１上に酸素の高濃度領域１３２ａ、中間領域１３２ｂ、窒素の高濃度領域１３２ｃを順に積層した構造を有する。その態様を図５（Ａ）に図示している。
また、図５（Ｂ）では基板１００上に窒素の高濃度領域１３２ｃ、中間領域１３２ｂ、酸素の高濃度領域１３２ａを順に積層した構造を有する。
図５（Ａ）及び図５（Ｂ）のいずれにおいても、窒素の高濃度領域１３２ｃは、その他の領域である中間領域１３２ｂ、酸素の高濃度領域１３２ａよりも結晶性が高い。
窒素の高濃度領域１３２ｃは、ｃ軸配向し、且つ、ウルツ鉱型の結晶構造を有する。ウルツ鉱型の結晶構造を、図６を用いて説明する。ウルツ鉱型の結晶について、ａ−ｂ面での原子の配置を図６（Ａ）に、ｃ軸方向を縦方向とする構造を図６（Ｂ）に示す。
ウルツ鉱型の結晶構造を備える結晶としては、例えば窒化インジウム、窒化ガリウム等をその例に挙げることができる。また、窒素を含む酸化物半導体もウルツ鉱型の結晶を含む膜となる場合がある。
具体的には、窒素を５×１０１９／ｃｍ３以上、好ましくは１×１０２０／ｃｍ３以上７原子％未満含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜は、ｃ軸配向し、且つ、ウルツ鉱型の結晶を含む膜となり、金属サイトにはＩｎとＧａとＺｎがランダムに入っている。
一方、中間領域１３２ｂ、及び酸素の高濃度領域１３２ａは、ｃ軸配向し、且つ、第２の結晶型の六方晶系の結晶構造を有する。
例えば、窒素を１×１０１７／ｃｍ３以上５×１０１９／ｃｍ３以下含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜はｃ軸配向し、且つ第２の結晶型の六方晶系の結晶を含む膜となる。第２の結晶型の六方晶系の結晶を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜は、ａ−ｂ面にＩｎ−Ｏの結晶面（インジウムと酸素を含む結晶面）を備え、Ｉｎ−Ｏの結晶面とＩｎ−Ｏの結晶面との間に、ＧａおよびＺｎを有する二つの層を備える。なお、ＧａおよびＺｎを有する二つの層において、ＧａおよびＺｎは一方の層または双方の層に有すればよく、その位置は限定されない。
ウルツ鉱型の結晶構造および第２の結晶型の六方晶系の結晶構造は、いずれも六方晶系であり、ａ−ｂ面において原子が六角形に位置する。そして、第２の結晶型の六方晶系の結晶がウルツ鉱型の結晶に接し、第２の結晶型の六方晶系の結晶がウルツ鉱型の結晶に整合する。
ウルツ鉱型の結晶上に、格子定数を同じくする第２の結晶型の六方晶系の結晶が整合する様子を図７に示す。第２の結晶型の六方晶系の構造を図７（Ａ）に示し、ウルツ鉱型の結晶の構造を図７（Ｂ）に示す。また、第２の結晶型の六方晶系の結晶がウルツ鉱型の結晶に接して、第２の結晶型の六方晶系の結晶がウルツ鉱型の結晶に整合する模式図を図７（Ｃ）に模式的に示す。なお、この積層構造は、図５（Ｂ）に対応している。
従って、結晶性が高く、結晶化が容易なウルツ鉱型の結晶を含む窒素の高濃度領域１３２ｃを形成し、次いで当該窒素の高濃度領域１３２ｃに接して中間領域１３２ｂを形成する構成とすることにより、窒素の高濃度領域１３２ｃに含まれるウルツ鉱型の結晶が該中間領域１３２ｂの結晶化を容易にするという効果を奏する。
次に、窒素の高濃度領域１３２ｃについて説明する。窒素の高濃度領域１３２ｃはｃ軸配向し、且つ、ウルツ鉱型の結晶を含む。特に、窒素の高濃度領域１３２ｃは他の領域に比べて結晶性が高く、結晶化し易い材料を用いる。
窒素の高濃度領域１３２ｃに含まれるウルツ鉱型の結晶について説明する。
ウルツ鉱型の結晶構造を備える材料としては、例えば窒化インジウム、窒化ガリウム等をその例に挙げることができる。また、窒素を５×１０１９／ｃｍ３以上、好ましくは１×１０２０／ｃｍ３以上７原子％未満含む酸化物半導体もウルツ鉱型の結晶を含む膜となる場合がある。
なお、ウルツ鉱型の結晶構造のＨＡＡＤＦ（ｈｉｇｈ−ａｎｇｌｅ ａｎｎｕｌａｒ ｄａｒｋ ｆｉｅｌｄ）−ＳＴＥＭの実観察像には、輝点が互いちがいに現れる回折像が観察される場合がある。
ウルツ鉱型の結晶構造に基づいて計算により得たＨＡＡＤＦ−ＳＴＥＭの像を図８（Ａ）に示す。
また、窒素のみを含む成膜ガスを用いて成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ膜のＨＡＡＤＦ−ＳＴＥＭの実観察像を図８（Ｂ）に示す。
図８（Ａ）に示すＨＡＡＤＦ−ＳＴＥＭの像、または図８（Ｂ）に示すＨＡＡＤＦ−ＳＴＥＭの実観察像は、いずれも２周期性の層構造を有するウルツ鉱型の結晶構造を有することが確認できる。
窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜は、スパッタリング法を用いて石英ガラス基板上に３００ｎｍの厚さで成膜した。ターゲットとしてＩｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ比］を用い、基板−ターゲット間の距離を６０ｍｍとし、ＤＣ電源を用いて０．５ｋｗの電力で、圧力０．４Ｐａにて成膜した。また、成膜中の基板温度を４００℃とし、スパッタリングガスは窒素のみとし、成膜室に４０ｓｃｃｍの流量で流した。
次に、中間領域１３２ｂ、及び酸素の高濃度領域１３２ａについて説明する。中間領域１３２ｂ、及び酸素の高濃度領域１３２ａは、少なくともｃ軸配向し、且つ、第２の結晶型の六方晶系の結晶を含む。
第２の結晶型の六方晶系の異方性結晶について説明する。
第２の結晶型（非ウルツ鉱型）の六方晶系の結晶としては、ＹｂＦｅ２Ｏ４型構造、Ｙｂ２Ｆｅ３Ｏ７型構造及びその変形型構造をその例に挙げることができる。例えば、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏは、第２の結晶型の六方晶系の結晶を備え、中間領域１３２ｂ、及び酸素の高濃度領域１３２ａに用いることができる。なお、中間領域１３２ｂ、及び酸素の高濃度領域１３２ａに用いることができるＩｎ−Ｇａ−Ｚｎ−Ｏ膜は、窒素を１×１０１７／ｃｍ３以上５×１０１９／ｃｍ３以下含んでいても良い。
三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏには、ＹｂＦｅ２Ｏ４型構造であるＩｎＧａＺｎＯ４や、Ｙｂ２Ｆｅ３Ｏ７型構造であるＩｎ２Ｇａ２ＺｎＯ７等があり、その変形型構造をとりうる（Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ、「Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３， ｐ．２９８−３１５）。なお、ＹｂＦｅ２Ｏ４型構造は、Ｙｂを含む層をＡ層としＦｅを含む層をＢ層とすると、ＡＢＢ｜ＡＢＢ｜ＡＢＢ｜の繰り返し構造を有し、その変形構造としては、例えば、ＡＢＢＢ｜ＡＢＢＢ｜の繰り返し構造を挙げることができる。また、Ｙｂ２Ｆｅ３Ｏ７型構造は、ＡＢＢ｜ＡＢ｜ＡＢＢ｜ＡＢ｜の繰り返し構造を有し、その変形構造としては、例えば、ＡＢＢＢ｜ＡＢＢ｜ＡＢＢＢ｜ＡＢＢ｜ＡＢＢＢ｜ＡＢＢ｜の繰り返し構造を挙げることができる。
また、中間領域１３２ｂ、及び酸素の高濃度領域１３２ａには四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ａｌ−Ｚｎ−Ｏ膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ膜、Ｓｎ−Ａｌ−Ｚｎ−Ｏ膜や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｚｎ−Ｏ膜、Ａｌ−Ｚｎ−Ｏ膜、Ｉｎ−Ｇａ−Ｏ膜などを用いることができる。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を含む酸化物膜である。
なお、第２の結晶型の六方晶系の結晶構造のＨＡＡＤＦ（ｈｉｇｈ−ａｎｇｌｅ ａｎｎｕｌａｒ ｄａｒｋ ｆｉｅｌｄ）−ＳＴＥＭの実観察像には、３つに一つの明暗を伴う回折像が観察される場合がある。
第２の結晶型の六方晶系の結晶構造に基づいて計算により得たＨＡＡＤＦ−ＳＴＥＭの像を図９（Ａ）に示す。
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜のＨＡＡＤＦ−ＳＴＥＭの実観察像を図９（Ｂ）に示す。
図９（Ａ）に示すＨＡＡＤＦ−ＳＴＥＭの像、または図９（Ｂ）に示すＨＡＡＤＦ−ＳＴＥＭの実観察像は、いずれも３つに一つの明暗を伴っており、９周期性の層構造を有する第２の結晶型の六方晶系の結晶構造を有することが確認できる。
なお、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜は、スパッタリング法を用いて石英ガラス基板上に３００ｎｍの厚さで成膜した。ターゲットとしてＩｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ比］を用い、基板−ターゲット間の距離を６０ｍｍとし、ＤＣ電源を用いて０．５ｋｗの電力で、圧力０．４Ｐａにて成膜した。また、成膜中の基板温度を４００℃とし、スパッタリングガスは酸素のみとし、成膜室に４０ｓｃｃｍの流量で流した。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置するトランジスタを有する表示装置を作製する例について以下に説明する。
画素部に配置するトランジスタは、実施の形態１または実施の形態２に従って形成する。また、実施の形態１または実施の形態２に示すトランジスタはｎチャネル型トランジスタであるため、駆動回路のうち、ｎチャネル型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同一基板上に形成する。
アクティブマトリクス型表示装置のブロック図の一例を図１０（Ａ）に示す。表示装置の基板上５３００には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数の信号線が信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路５３０２、及び第２の走査線駆動回路５３０３から延伸して配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されている。また、表示装置の基板５３００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続されている。
図１０（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信号線駆動回路５３０４は、画素部５３０１と同じ基板５３００上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板５３００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増える。同じ基板５３００上に駆動回路を設けた場合、その配線間の接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。
また、画素部の回路構成の一例を図１０（Ｂ）に示す。ここでは、ＶＡ方式の液晶表示パネルの画素構造を示す。
この画素構造は、一つの画素に複数の画素電極層が有り、それぞれの画素電極層にトランジスタが接続されている。各トランジスタは、異なるゲート信号で駆動されるように構成されている。すなわち、マルチドメイン設計された画素において、個々の画素電極層に印加する信号を、独立して制御する構成を有している。
トランジスタ６２８のゲート配線６０２と、トランジスタ６２９のゲート配線６０３には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能するソース電極層又はドレイン電極層６１６は、トランジスタ６２８とトランジスタ６２９で共通に用いられている。トランジスタ６２８とトランジスタ６２９は実施の形態１または実施の形態２のトランジスタを適宜用いることができる。
第１の画素電極層と第２の画素電極層の形状は異なっており、スリットによって分離されている。Ｖ字型に広がる第１の画素電極層の外側を囲むように第２の画素電極層が形成されている。第１の画素電極層と第２の画素電極層に印加する電圧のタイミングを、トランジスタ６２８及びトランジスタ６２９により異ならせることで、液晶の配向を制御している。トランジスタ６２８はゲート配線６０２と接続し、トランジスタ６２９はゲート配線６０３と接続している。ゲート配線６０２とゲート配線６０３は異なるゲート信号を与えることで、トランジスタ６２８とトランジスタ６２９の動作タイミングを異ならせることができる。
また、容量配線６９０が設けられ、ゲート絶縁層を誘電体とし、第１の画素電極層または第２の画素電極層と電気的に接続する容量電極と保持容量を形成する。
第１の画素電極層と液晶層と対向電極層が重なり合うことで、第１の液晶素子６５１が形成されている。また、第２の画素電極層と液晶層と対向電極層が重なり合うことで、第２の液晶素子６５２が形成されている。また、一画素に第１の液晶素子６５１と第２の液晶素子６５２が設けられたマルチドメイン構造である。
なお、図１０（Ｂ）に示す画素構成は、これに限定されない。例えば、図１０（Ｂ）に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、又は論理回路などを追加してもよい。また、トランジスタの酸化物半導体層にバックライトの光や外光などの光が照射されないように遮光層を設ける。遮光層は、画素電極層と酸化物半導体層の間に設けてもよいし、遮光層を有する光学フィルム（カラーフィルタなど）として基板に接着してもよい。
また、本実施の形態では、ＶＡ方式の液晶表示パネルの例を示したが特に限定されず、様々な方式の液晶表示装置に応用することができる。例えば、視野角特性を改善する方法として、基板主表面に対して水平方向の電界を液晶層に印加する横電界方式（ＩＰＳ方式とも呼ぶ）に応用することができる。
例えば、ＩＰＳ方式の液晶表示パネルとして、配向膜を用いないブルー相を示す液晶を用いることが好ましい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶素子の液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成している各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術（例えばフィールドシーケンシャル方式など）もある。面光源として、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。面光源として、異なる色を呈する３種類以上の光源（例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青））を用いる場合は、カラーフィルタを用いなくともカラー表示が行える。また、面光源として、白色発光のＬＥＤを用いる場合は、カラーフィルタを設けてカラー表示を行う。独立して複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥＤの発光タイミングを同期させることもできる。ＬＥＤを部分的に消灯することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合には、消費電力の低減効果が図れる。
また、画素部の回路構成の一例を図１０（Ｃ）に示す。ここでは、有機ＥＬ素子を用いた表示パネルの画素構造を示す。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
図１０（Ｃ）は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１は、ゲート電極層が走査線６４０６に接続され、第１電極（ソース電極層及びドレイン電極層の一方）が信号線６４０５に接続され、第２電極（ソース電極層及びドレイン電極層の他方）が駆動用トランジスタ６４０２のゲート電極層に接続されている。駆動用トランジスタ６４０２は、ゲート電極層が容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続される。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル形成領域とゲート電極層との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲート電極層には、駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも高い電圧を駆動用トランジスタ６４０２のゲート電極層にかける。なお、信号線６４０５には、（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図１０（Ｃ）と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲート電極層に発光素子６４０４の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、図１０（Ｃ）に示す画素構成は、これに限定されない。例えば、図１０（Ｃ）に示す画素に新たにスイッチ、抵抗素子、容量素子、センサ、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図１１に示す画素の断面構造を用いて説明する。ここでは、発光素子駆動用トランジスタがｎチャネル型の場合を例に挙げて、画素の断面構造について説明する。図１１（Ａ）、図１１（Ｂ）、及び図１１（Ｃ）の半導体装置に用いられる発光素子駆動用トランジスタ７０１１、７０２１、及び７００１は、実施の形態１または実施の形態２に示すトランジスタと同様に作製でき、ゲート絶縁層と酸化物半導体層の界面に高濃度の窒素を含むトランジスタである。
発光素子の第１の電極または第２の電極の少なくとの一方は可視光を透過する導電膜を用いて形成し、発光素子から発光を取り出す。発光を取り出す方向に着目した構造としては、発光素子とトランジスタが形成された基板を介することなく、基板の当該発光素子が形成された側から発光を取り出す上面射出構造、発光素子が形成された基板を介し、当該発光素子が形成されていない側に発光する下面射出構造、並びに基板の発光素子が形成された側及び基板を介して基板の他方の側に発光を取り出す両面射出構造がある。そして、図１０（Ｃ）に示す画素構成はどの射出構造の発光素子にも適用することができる。
下面射出構造の発光素子について、図１１（Ａ）を用いて説明する。下面射出構造の発光素子は、図１１（Ａ）に矢印で示す方向に光を発する。
図１１（Ａ）において、発光素子駆動用トランジスタ７０１１は実施の形態２に示すトランジスタ１１１を用いる例を示しているが、特に限定されない。
図１１（Ａ）では、発光素子駆動用トランジスタ７０１１のソース電極またはドレイン電極と電気的に接続された透光性を有する第１の電極７０１７上に、ＥＬ層７０１４、第２の電極７０１５が順に積層されている。
第１の電極７０１７は可視光を透過する導電膜を用いる。可視光を透過する導電膜としては、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯとする。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などを挙げることができる。また、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）の金属薄膜を用いることもできる。例えば２０ｎｍの膜厚を有するアルミニウム膜を他の透光性を有する導電膜に積層して用いることができる。
第２の電極７０１５はＥＬ層７０１４が発する光を効率よく反射する材料が好ましい。なぜなら光の取り出し効率を向上できるためである。なお、第２の電極７０１５を積層構造としてもよい。例えば、ＥＬ層７０１４に接する側に可視光を透過する導電膜を用い、他方に光を遮光する膜を積層して用いることもできる。光を遮光する膜としては、ＥＬ層が発する光を効率よく反射する金属膜等が好ましいが、例えば黒の顔料を添加した樹脂等を用いることもできる。
なお、第１の電極７０１７、又は第２の電極７０１５のいずれか一方は陽極として機能し、他方は陰極として機能する。陽極として機能する電極には、仕事関数の大きな物質が好ましく、陰極として機能する電極には仕事関数の小さな物質が好ましい。
仕事関数が大きい材料としては、例えば、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ等や、ＩＴＯ、ＩＺＯ（登録商標）などを用いることができる。仕事関数が小さい材料としては、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等を用いることができる。
なお、消費電力を比較する場合、第１の電極７０１７を陰極として機能させ、第２の電極７０１５を陽極とするほうが、駆動回路部の電圧上昇を抑制でき、消費電力を少なくできるため好ましい。
ＥＬ層７０１４は、少なくとも発光層を含めば良く、単数の層で構成されていても、複数の層が積層されていてもよい。複数の層で構成されている構成としては、陽極側から正孔注入層、正孔輸送層、発光層、電子輸送層、並びに電子注入層が積層された構成を例に挙げることができる。なお、発光層を除くこれらの層はＥＬ層７０１４中に必ずしも全て設ける必要はない。また、これらの層は重複して設けることもできる。具体的には、ＥＬ層７０１４中に複数の発光層を重ねて設けてもよく、電子注入層に重ねて正孔注入層を設けてもよい。また、中間層として電荷発生層の他、電子リレー層など他の構成を適宜加えることができる。
また、発光素子７０１２は第１の電極７０１７の端部を覆う隔壁７０１９を備える。隔壁７０１９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜の他、無機絶縁膜または有機ポリシロキサン膜を適用できる。特に、隔壁７０１９の側面が連続した曲率を持って形成される傾斜面となるように、感光性の樹脂材料を用いて形成することが好ましい。隔壁７０１９に感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。また、隔壁を無機絶縁膜で形成することもできる。無機絶縁膜を隔壁に用いることで、隔壁に含まれる水分量を低減できる。
なお、カラーフィルタ層７０３３が発光素子７０１２と基板７０１０の間に設けられている（図１１（Ａ）参照）。発光素子７０１２に白色に発光する構成を適用することにより、発光素子７０１２が発する光はカラーフィルタ層７０３３を通過し、第２のゲート絶縁層７０３１、第１のゲート絶縁層７０３０、及び基板７０１０を通過して、射出される。
複数の種類のカラーフィルタ層７０３３を形成してもよく、例えば画素毎に赤色のカラーフィルタ層、青色のカラーフィルタ層、緑色のカラーフィルタ層などを設けることができる。なお、カラーフィルタ層７０３３はインクジェット法などの液滴吐出法や、印刷法、またはフォトリソグラフィ技術を用いたエッチング法などでそれぞれ形成する。
また、カラーフィルタ層７０３３はオーバーコート層７０３４で覆われ、さらに保護絶縁層７０３５によって覆う。なお、図１１（Ａ）ではオーバーコート層７０３４は薄い膜厚で図示したが、オーバーコート層７０３４は、アクリル樹脂などの樹脂材料を用い、カラーフィルタ層７０３３に起因する凹凸を平坦化する機能を有している。
また、第２のゲート絶縁層７０３１、絶縁層７０３２、カラーフィルタ層７０３３、オーバーコート層７０３４、及び保護絶縁層７０３５に形成され、且つ、ドレイン電極層に達するコンタクトホールは、隔壁７０１９と重なる位置に配置する。
次に、両面射出構造の発光素子について、図１１（Ｂ）を用いて説明する。両面射出構造の発光素子は、図１１（Ｂ）に矢印で示す方向に光を発する。
図１１（Ｂ）において、発光素子駆動用トランジスタ７０２１は実施の形態２に示すトランジスタ１１１を用いる例を示しているが、特に限定されない。
図１１（Ｂ）では、発光素子駆動用トランジスタ７０２１のソース電極またはドレイン電極と電気的に接続された透光性を有する第１の電極７０２７上に、ＥＬ層７０２４、第２の電極７０２５が順に積層されている。
第１の電極７０２７、及び第２の電極７０２５は可視光を透過する導電膜を用いる。可視光を透過する導電膜としては、図１１（Ａ）の第１の電極７０１７に用いることができる材料を適用することができる。よって、詳細な説明は第１の電極７０１７の説明を援用する。
なお、第１の電極７０２７、又は第２の電極７０２５のいずれか一方は陽極として機能し、他方は陰極として機能する。陽極として機能する電極には、仕事関数の大きな物質が好ましく、陰極として機能する電極には仕事関数の小さな物質が好ましい。
ＥＬ層７０２４は単数の層で構成されていても、複数の層が積層されていても良い。ＥＬ層７０２４としては、図１１（Ａ）のＥＬ層７０１４に用いることができる構成、及び材料を適用することができる。よって、詳細な説明はＥＬ層７０１４の説明を援用する。
また、発光素子７０２２は第１の電極７０２７の端部を覆う隔壁７０２９を備える。隔壁７０２９は、図１１（Ａ）の隔壁７０１９に用いることができる構成、及び材料を適用することができる。よって、詳細な説明は隔壁７０１９の説明を援用する。
また、図１１（Ｂ）に示した素子構造の場合、発光素子７０２２から発せられる光は、矢印で示すように第２の電極７０２５側と第１の電極７０２７側の両方に射出し、第１の電極７０２７側に発せられる一方の光は、第２のゲート絶縁層７０４１、絶縁層７０４２、第１のゲート絶縁層７０４０、及び基板７０２０を通過して射出させる。
また、図１１（Ｂ）の構造においては、フルカラー表示を行う場合、例えば発光素子７０２２として緑色発光素子とし、隣り合う一方の発光素子を赤色発光素子とし、もう一方の発光素子を青色発光素子とする。また、３種類の発光素子だけでなく白色素子を加えた４種類の発光素子でフルカラー表示ができる発光表示装置を作製してもよい。
次に、上面射出構造の発光素子について、図１１（Ｃ）を用いて説明する。上面射出構造の発光素子は、図１１（Ｃ）に矢印で示す方向に光を発する。
図１１（Ｃ）において、発光素子駆動用トランジスタ７００１は実施の形態２に示すトランジスタ１１１を用いる例を示しているが、特に限定されない。
図１１（Ｃ）では、発光素子駆動用トランジスタ７００１のソース電極またはドレイン電極と電気的に接続された第１の電極７００３上に、ＥＬ層７００４、第２の電極７００５が順に積層されている。
第１の電極７００３はＥＬ層７００４が発する光を効率よく反射する材料が好ましい。なぜなら光の取り出し効率を向上できるためである。なお、第１の電極７００３を積層構造としてもよい。例えば、ＥＬ層７００４に接する側に可視光を透過する導電膜を用い、他方に光を遮光する膜を積層して用いることもできる。光を遮光する膜としては、ＥＬ層が発する光を効率よく反射する金属膜等が好ましいが、例えば黒の顔料を添加した樹脂等を用いることもできる。
第２の電極７００５は可視光を透過する導電膜を用いる。可視光を透過する導電膜としては、図１１（Ａ）の第１の電極７０１７に用いることができる材料を適用することができる。よって、詳細な説明は第１の電極７０１７の説明を援用する。
なお、第１の電極７００３、又は第２の電極７００５のいずれか一方は陽極として機能し、他方は陰極として機能する。陽極として機能する電極には、仕事関数の大きな物質が好ましく、陰極として機能する電極には仕事関数の小さな物質が好ましい。
ＥＬ層７００４は単数の層で構成されていても、複数の層が積層されていても良い。ＥＬ層７００４としては、図１１（Ａ）のＥＬ層７０１４に用いることができる構成、及び材料を適用することができる。よって、詳細な説明はＥＬ層７０１４の説明を援用する。
また、発光素子７００２は第１の電極７００３の端部を覆う隔壁７００９を備える。隔壁７００９は、図１１（Ａ）の隔壁７０１９に用いることができる構成、及び材料を適用することができる。よって、詳細な説明は隔壁７０１９の説明を援用する。
また、図１１（Ｃ）において、発光素子駆動用トランジスタ７００１のソース電極またはドレイン電極は、保護絶縁層７０５２及び絶縁層７０５５に設けられたコンタクトホールを介して第１の電極７００３と電気的に接続する。平坦化絶縁層７０５３は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の樹脂材料を用いることができる。また上記樹脂材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁層７０５３を形成してもよい。平坦化絶縁層７０５３の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）等を用いることができる。
また、図１１（Ｃ）の構造においては、フルカラー表示を行う場合、例えば発光素子７００２として緑色発光素子とし、隣り合う一方の発光素子を赤色発光素子とし、もう一方の発光素子を青色発光素子とする。また、３種類の発光素子だけでなく白色素子を加えた４種類の発光素子でフルカラー表示ができる発光表示装置を作製してもよい。
また、図１１（Ｃ）の構造においては、配置する複数の発光素子を全て白色発光素子とし、且つ発光素子７００２上方にカラーフィルタなどを有する封止基板を配置する構成とし、フルカラー表示ができる発光表示装置を作製してもよい。白色などの単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。
もちろん単色発光の表示を行ってもよい。例えば、白色発光を用いて照明装置を形成してもよいし、単色発光を用いてエリアカラータイプの発光装置を形成してもよい。
また、必要があれば、円偏光板などの偏光フィルムなどの光学フィルムを設けてもよい。
なお、発光素子の駆動を制御するトランジスタ（発光素子駆動用トランジスタ）と発光素子が電気的に接続されている例を示したが、発光素子駆動用トランジスタと発光素子との間に電流制御用トランジスタが接続されている構成であってもよい。
なお本実施の形態で示す半導体装置は、図１１に示した構成に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。
（実施の形態５）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。上記実施の形態で説明した表示装置を具備する電子機器の例について説明する。
図１２（Ａ）は、携帯型の情報端末であり、本体３００１、筐体３００２、表示部３００３ａ、３００３ｂなどによって構成されている。表示部３００３ｂはタッチ入力機能を有するパネルとなっており、表示部３００３ｂに表示されるキーボードボタン３００４を触れることで画面操作や、文字入力を行うことができる。勿論、表示部３００３ａをタッチ入力機能を有するパネルとして構成してもよい。実施の形態１で示したトランジスタ１１０をスイッチング素子として用い、実施の形態４に示す液晶パネルや有機発光パネルを作製して表示部３００３ａ、３００３ｂに適用することにより、携帯型の情報端末とすることができる。
図１２（Ａ）は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。
また、図１２（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
また、図１２（Ａ）に示す携帯型の情報端末は、２つの表示部３００３ａ、３００３ｂのうち、一方を取り外すことができ、取り外した場合の図を図１２（Ｂ）に示している。表示部３００３ａもタッチ入力機能を有するパネルとし、持ち運びの際、さらなる軽量化を図ることができ、片手で筐体３００２をもってもう片方の手で操作することができ、便利である。
さらに、図１２（Ｂ）に示す筐体３００２にアンテナやマイク機能や無線機能を持たせ、携帯電話として用いてもよい。
図１２（Ｃ）は、携帯電話の一例を示している。図１２（Ｃ）に示す携帯電話機５００５は、筐体に組み込まれた表示部５００１の他、ヒンジ５００２に取り付けられた表示パネル５００３、操作ボタン５００４、スピーカ、マイクなどを備えている。
図１２（Ｃ）に示す携帯電話機５００５は、表示パネル５００３がスライドして、表示部５００１と重なるようになっており、透光性を有するカバーとしても機能する。表示パネル５００３は、実施の形態４の図１１（Ｂ）に示した、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子を用いた表示パネルである。
また、両面射出構造の発光素子を用いた表示パネル５００３であるため、表示部５００１と重ねた状態でも表示を行うことができ、使用者はどちらも表示し、どちらの表示も視認することもできる。表示パネル５００３は透光性を有し、表示パネルの向こう側が透けて見えるパネルである。例えば、地図の表示を表示部５００１で行い、使用者の所在地ポイントを表示パネル５００３で表示することによって現在地を認識しやすい状態を提供することができる。
また、携帯電話機５００５に撮像素子を設け、テレビ電話として使用する場合、複数の相手の顔を表示しながら、複数の相手と会話ができるため、テレビ会議なども行うことができる。例えば、表示パネル５００３に一人または複数の相手の顔を表示し、さらに表示部５００１にもう一人の顔を表示させることで、使用者は２人以上の顔を見ながら会話を行うことができる。
また、表示パネル５００３に表示されたタッチ入力ボタン５００６を指などで触れることで、情報を入力することができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示パネル５００３をスライドさせて、操作ボタン５００４を指などで触れることにより行うことができる。
図１２（Ｄ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、ＣＰＵを内蔵したスタンド９６０５により筐体９６０１を支持した構成を示している。実施の形態２で示したトランジスタ１１１を表示部９６０３に適用することにより、テレビジョン装置９６００とすることができる。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
また、テレビジョン装置９６００は、外部接続端子９６０４や、記憶媒体再生録画部９６０２、外部メモリスロットを備えている。外部接続端子９６０４は、ＵＳＢケーブルなどの各種ケーブルと接続可能であり、パーソナルコンピュータなどとのデータ通信が可能である。記憶媒体再生録画部９６０２では、ディスク状の記録媒体を挿入し、記録媒体に記憶されているデータの読み出し、記録媒体への書き込みが可能である。また、外部メモリスロットに差し込まれた外部メモリ９６０６にデータ保存されている画像や映像などを表示部９６０３に映し出すことも可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
１００：基板
１０１：下地絶縁層
１０２：酸化物半導体層
１０２ａ：酸素の高濃度領域
１０２ｂ：中間領域
１０２ｃ：窒素の高濃度領域
１０３：ソース電極層
１０４：ドレイン電極層
１０５：ゲート絶縁層
１０６：ゲート電極層
１０７：保護絶縁層
１１０：トランジスタ
１１１：トランジスタ
１１２：トランジスタ
１１３：トランジスタ
３００１ 本体
３００２ 筐体
３００３ａ 表示部
３００３ｂ 表示部
３００４ キーボードボタン
５００１ 表示部
５００２ ヒンジ
５００３ 表示パネル
５００４ 操作ボタン
５００５ 携帯電話
５００６ タッチ入力ボタン
７００１ 発光素子駆動用トランジスタ
７００２ 発光素子
７００３ 電極
７００４ ＥＬ層
７００５ 電極
７００８ 電極
７００９ 隔壁
７０１０ 基板
７０１１ 発光素子駆動用トランジスタ
７０１２ 発光素子
７０１４ ＥＬ層
７０１５ 電極
７０１６ 遮蔽膜
７０１７ 電極
７０１９ 隔壁
７０２０ 基板
７０２１ 発光素子駆動用トランジスタ
７０２２ 発光素子
７０２４ ＥＬ層
７０２５ 電極
７０２７ 電極
７０２９ 隔壁
７０３０ ゲート絶縁層
７０３１ ゲート絶縁層
７０３２ 絶縁層
７０３３ カラーフィルタ層
７０３４ オーバーコート層
７０３５ 保護絶縁層
７０４０ ゲート絶縁層
７０４１ ゲート絶縁層
７０４２ 絶縁層
７０５２ 保護絶縁層
７０５３ 平坦化絶縁層
７０５５ 絶縁層
９６００ テレビジョン装置
９６０１ 筐体
９６０２ 記憶媒体再生録画部
９６０３ 表示部
９６０４ 外部接続端子
９６０５ スタンド
９６０６ 外部メモリ

Claims (5)

  1. ゲート電極層と、
    該ゲート電極層と接する第１の絶縁層と、
    該第１の絶縁層に接する酸化物半導体層と、
    該酸化物半導体層に接する第２の絶縁層とを有し、
    前記酸化物半導体層は、非単結晶であり、
    前記酸化物半導体層は、前記第１の絶縁層に近いほど高くなる窒素濃度の濃度勾配を有し、且つ、前記第２の絶縁層に近いほど高くなる酸素濃度の濃度勾配を有することを特徴とする半導体装置。
  2. 請求項１において、前記酸化物半導体層のうち、前記第１の絶縁層との界面近傍の領域は他の領域に比べて結晶性が高いことを特徴とする半導体装置。
  3. 請求項１または請求項２において、前記酸化物半導体層のうち、前記第１の絶縁層との界面近傍の領域は、ウルツ鉱型の結晶構造を有することを特徴とする半導体装置。
  4. 請求項１乃至３のいずれか一において、前記第１の絶縁層と前記酸化物半導体層の界面近傍の窒素濃度は、１×１０２０／ｃｍ３以上７原子％未満であることを特徴とする半導体装置。
  5. 請求項１乃至４のいずれか一において、前記第２の絶縁層と前記酸化物半導体層の界面近傍の窒素濃度は、１×１０１７／ｃｍ３以上５×１０１９／ｃｍ３未満であることを特徴とする半導体装置。
JP2011255911A 2010-11-30 2011-11-24 半導体装置 Active JP5917105B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011255911A JP5917105B2 (ja) 2010-11-30 2011-11-24 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010267908 2010-11-30
JP2010267908 2010-11-30
JP2011255911A JP5917105B2 (ja) 2010-11-30 2011-11-24 半導体装置

Publications (3)

Publication Number Publication Date
JP2012134470A JP2012134470A (ja) 2012-07-12
JP2012134470A5 JP2012134470A5 (ja) 2014-12-11
JP5917105B2 true JP5917105B2 (ja) 2016-05-11

Family

ID=46126013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011255911A Active JP5917105B2 (ja) 2010-11-30 2011-11-24 半導体装置

Country Status (4)

Country Link
US (2) US8823092B2 (ja)
JP (1) JP5917105B2 (ja)
KR (1) KR101742967B1 (ja)
TW (1) TWI527225B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8823092B2 (en) * 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8629496B2 (en) 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8816425B2 (en) 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8809852B2 (en) 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
US8916867B2 (en) 2011-01-20 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor element and semiconductor device
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6022838B2 (ja) * 2012-07-20 2016-11-09 株式会社半導体エネルギー研究所 酸化物半導体膜の評価方法
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6283191B2 (ja) * 2012-10-17 2018-02-21 株式会社半導体エネルギー研究所 半導体装置
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP5951442B2 (ja) * 2012-10-17 2016-07-13 株式会社半導体エネルギー研究所 半導体装置
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9594281B2 (en) * 2012-11-30 2017-03-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9171960B2 (en) 2013-01-25 2015-10-27 Qualcomm Mems Technologies, Inc. Metal oxide layer composition control by atomic layer deposition for thin film transistor
JP6386323B2 (ja) * 2013-10-04 2018-09-05 株式会社半導体エネルギー研究所 半導体装置
JP6101357B2 (ja) * 2013-10-09 2017-03-22 シャープ株式会社 半導体装置およびその製造方法
CN103500710B (zh) * 2013-10-11 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管制作方法、薄膜晶体管及显示设备
JP2015188062A (ja) * 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
US10008609B2 (en) 2015-03-17 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
KR102446301B1 (ko) * 2017-12-11 2022-09-23 엘지디스플레이 주식회사 지지층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
WO2020245925A1 (ja) * 2019-06-04 2020-12-10 堺ディスプレイプロダクト株式会社 薄膜トランジスタおよびその製造方法、ならびに表示装置

Family Cites Families (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
US5625202A (en) 1995-06-08 1997-04-29 University Of Central Florida Modified wurtzite structure oxide compounds as substrates for III-V nitride compound semiconductor epitaxial thin film growth
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP3859148B2 (ja) 2002-10-31 2006-12-20 信越半導体株式会社 Ｚｎ系半導体発光素子の製造方法
JP2004235180A (ja) * 2003-01-28 2004-08-19 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP5276769B2 (ja) 2004-10-01 2013-08-28 東京電波株式会社 六方晶系ウルツ鉱型単結晶、その製造方法、および六方晶系ウルツ鉱型単結晶基板
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US20070287221A1 (en) 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JPWO2009034953A1 (ja) 2007-09-10 2010-12-24 出光興産株式会社 薄膜トランジスタ
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP5510767B2 (ja) * 2008-06-19 2014-06-04 出光興産株式会社 薄膜トランジスタおよびその製造方法
JP5537787B2 (ja) 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101603303B1 (ko) 2008-10-31 2016-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 도전성 산질화물 및 도전성 산질화물막의 제작 방법
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US8704216B2 (en) * 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI556323B (zh) 2009-03-13 2016-11-01 半導體能源研究所股份有限公司 半導體裝置及該半導體裝置的製造方法
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
EP2544237B1 (en) 2009-09-16 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR101914026B1 (ko) 2009-09-24 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101779349B1 (ko) 2009-10-14 2017-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102691611B1 (ko) 2009-11-06 2024-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101803553B1 (ko) 2009-11-28 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102426613B1 (ko) 2009-11-28 2022-07-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
EP2504855A4 (en) 2009-11-28 2016-07-20 Semiconductor Energy Lab STACKED OXIDE MATERIAL, SEMICONDUCTOR ELEMENT AND METHOD FOR PRODUCING SEMICONDUCTOR ELEMENT
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101835300B1 (ko) 2009-12-08 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN104658598B (zh) * 2009-12-11 2017-08-11 株式会社半导体能源研究所 半导体器件、逻辑电路和cpu
KR101768433B1 (ko) 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
US8629496B2 (en) 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8816425B2 (en) 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
US8823092B2 (en) * 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US8823092B2 (en) 2014-09-02
US9202927B2 (en) 2015-12-01
US20140346507A1 (en) 2014-11-27
TW201230339A (en) 2012-07-16
TWI527225B (zh) 2016-03-21
US20120132905A1 (en) 2012-05-31
KR20120059416A (ko) 2012-06-08
JP2012134470A (ja) 2012-07-12
KR101742967B1 (ko) 2017-06-02

Similar Documents

Publication Publication Date Title
JP5917105B2 (ja) 半導体装置
JP6267281B2 (ja) 半導体装置
JP5946633B2 (ja) 半導体装置およびその作製方法
JP6348204B2 (ja) 半導体装置
JP5933890B2 (ja) 半導体膜、及び半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141027

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160406

R150 Certificate of patent or registration of utility model

Ref document number: 5917105

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250