JP2022082182A - 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法 - Google Patents

窒化物半導体発光素子及び窒化物半導体発光素子の製造方法 Download PDF

Info

Publication number
JP2022082182A
JP2022082182A JP2020193593A JP2020193593A JP2022082182A JP 2022082182 A JP2022082182 A JP 2022082182A JP 2020193593 A JP2020193593 A JP 2020193593A JP 2020193593 A JP2020193593 A JP 2020193593A JP 2022082182 A JP2022082182 A JP 2022082182A
Authority
JP
Japan
Prior art keywords
layer
less
arcsec
buffer layer
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020193593A
Other languages
English (en)
Other versions
JP7245214B2 (ja
Inventor
一史 ▲高▼尾
Kazufumi Takao
勇介 松倉
Yusuke Matsukura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikkiso Co Ltd
Original Assignee
Nikkiso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikkiso Co Ltd filed Critical Nikkiso Co Ltd
Priority to JP2020193593A priority Critical patent/JP7245214B2/ja
Priority to TW110141470A priority patent/TWI806227B/zh
Priority to US17/523,011 priority patent/US20220165915A1/en
Publication of JP2022082182A publication Critical patent/JP2022082182A/ja
Priority to JP2023001185A priority patent/JP7421667B2/ja
Application granted granted Critical
Publication of JP7245214B2 publication Critical patent/JP7245214B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】単一量子井戸構造を採用した窒化物半導体発光素子において、発光効率を向上させることができる窒化物半導体発光素子及び窒化物半導体発光素子の制御方法を提供する。【解決手段】基板１０と、基板１０上に形成させたバッファ層２０と、バッファ層２０上に形成させたｎ型クラッド層３０と、ｎ型クラッド層３０上に形成された、単一量子井戸構造５０Ａを有する活性層５０と、を備え、バッファ層２０における（１０２）面に対するＸ線ロッキングカーブの半値幅が、３６９．４ａｒｃｓｅｃ以上４９２．５ａｒｃｓｅｃ以下である。【選択図】図１

Description

本発明は、窒化物半導体発光素子及び窒化物半導体発光素子の製造方法に関する。
近年、紫外光を出力する発光ダイオードやレーザダイオード等の窒化物半導体発光素子が提供されており、発光効率を向上させた窒化物半導体発光素子の開発が進められている（特許文献１参照。）。
特許文献１に記載の窒化物半導体発光素子は、サファイア基板と、サファイア基板上に形成されたバッファ層と、バッファ層上に形成されたｎ型半導体層（ｎ型クラッド層）と、ｎ型半導体層上に形成されると共に、１つの障壁層及び１つの井戸層により構成された単一量子井戸構造を含む活性層と、活性層上に形成された電子ブロック層と、電子ブロック層上に形成されたｐ型半導体層（ｐ型クラッド層及びｐ型コンタクト層）と、ｐ型半導体層上に形成されたｐ側電極と、ｎ型半導体層の一部の領域上に形成されたｎ側電極と、を備えたものである。
特開２０２０－２１７９８号公報
特許文献１においては、ｎ型半導体層と電子ブロック層との間に、１つの障壁層と１つの井戸層とにより構成された単一量子井戸構造が設けられていることにより、中心波長が２９０ｎｍから３６０ｎｍの紫外光を発光する窒化物半導体発光素子の発光効率を向上することが可能となっている。また、その窒化物半導体発光素子では、ｎ型半導体層の厚さやＡｌ組成比が、適正範囲に調整されることにより、発光効率が向上されている。
しかしながら、近年の窒化物半導体発光素子に要求される発光効率は、より高くなっており、特許文献１に開示された窒化物半導体発光素子では、市場要求に対して十分に対応できているとは言えない場合もあった。
そこで、本発明は、単一量子井戸構造を採用した窒化物半導体発光素子において、発光効率を向上させることができる窒化物半導体発光素子及び窒化物半導体発光素子の製造方法を提供することを目的とする。
本発明は、上記目的を達成するために、基板と、前記基板上に形成させたバッファ層と、前記バッファ層上に形成させたｎ型半導体層と、前記ｎ型半導体層上に形成された、単一量子井戸構造を有する活性層と、を備え、前記バッファ層における（１０２）面に対するＸ線ロッキングカーブの半値幅が、３６９．４ａｒｃｓｅｃ以上４９２．５ａｒｃｓｅｃ以下であることを特徴とする窒化物半導体発光素子を提供する。
また、本発明は、上記目的を達成するために、基板上に、バッファ層を成長させるバッファ層成長工程と、前記バッファ層上に、ｎ型半導体層を成長させるｎ型半導体層成長工程と、前記ｎ型半導体層上に、単一量子井戸構造を有する活性層を成長させる活性層成長工程と、を有し、前記バッファ層成長工程では、前記バッファ層における（１０２）面に対するＸ線ロッキングカーブの半値幅が、３６９．４ａｒｃｓｅｃ以上４９２．５ａｒｃｓｅｃ以下になるように、前記バッファ層を成長させることを特徴とする窒化物半導体発光素子の製造方法を提供する。
本発明によれば、単一量子井戸構造を採用した窒化物半導体発光素子において、発光効率を向上させることができる窒化物半導体発光素子及び窒化物半導体発光素子の制御方法を提供することができる。
本発明の一実施形態に係る発光素子の構成の一例を概略的に示した断面図である。 窒化物半導体発光素子の製造装置を示した概略図である。 窒化物半導体発光素子の製造工程を示したフローチャートである。 実施例及び比較例における発光出力の測定結果を示した表である。 実施例及び比較例におけるｎ型クラッド層の（１０２）面半値幅と発光出力との関係を示したグラフである。 実施例及び比較例におけるバッファ層の（１０２）面半値幅と発光出力との関係を示したグラフである。 実施例及び比較例におけるバッファ層の（１０２）面半値幅とｎ型クラッド層の（１０２）面半値幅との関係を示したグラフである。 実施例及び比較例におけるサセプタの堆積物の厚さと発光出力との関係を示したグラフである。 実施例及び比較例におけるサセプタの堆積物の厚さとバッファ層の（１０２）面半値幅との関係を示したグラフである。 多重量子井戸型の窒化物半導体発光素子におけるｎ型クラッド層の（１０２）面半値幅と発光出力との関係を示したグラフである。
［実施形態］
本発明の実施形態について、図面を参照して説明する。なお、以下に説明する実施形態は、本発明を実施する上での好適な具体例として示すものであり、技術的に好ましい種々の技術的事項を具体的に例示している部分もあるが、本発明の技術的範囲は、この具体的態様に限定されるものではない。また、各図面における各構成要素の寸法比は、必ずしも実際の窒化物半導体発光素子の寸法比と一致するものではない。
（窒化物半導体発光素子の構成）
図１は、本発明の一実施形態に係る窒化物半導体発光素子１の構成の一例を概略的に示した断面図である。窒化物半導体発光素子１（以下、単に「発光素子１」とも呼称）には、例えば、レーザダイオードや発光ダイオード（Light Emitting Diode：ＬＥＤ）が含まれる。本実施形態では、発光素子１として、中心波長が２９０ｎｍ～３６５ｎｍ（好ましくは、３００ｎｍ～３３０ｎｍ）の紫外光を発する発光ダイオード（ＬＥＤ）を例に挙げて説明する。
図１に示すように、発光素子１は、基板１０と、基板１０上に形成されたバッファ層２０と、バッファ層２０上に形成されたｎ型クラッド層３０と、ｎ型クラッド層３０上に形成され、単一量子井戸構造５０Ａを有する活性層５０と、活性層５０上に形成された電子ブロック層６０と、電子ブロック層６０上に形成されたｐ型クラッド層７０と、ｐ型クラッド層７０上に形成されたｐ型コンタクト層８０と、ｎ型クラッド層３０の一部の領域上に形成されたｎ側電極９０と、ｐ型コンタクト層８０上に形成されたｐ側電極９２と、を含んでいる。すなわち、発光素子１は、ｎ型クラッド層３０で構成されたｎ型半導体層と、ｐ型クラッド層７０及びｐ型コンタクト層８０で構成されたｐ型半導体層とによって、単一量子井戸構造５０Ａを有する活性層５０を挟み込んでなる単一量子井戸型の発光ダイオードの構成を有している。また、ｎ型クラッド層３０は、バッファ層２０を介して基板１０上に形成され、ｐ型クラッド層７０は、電子ブロック層６０を介して活性層５０上に形成され、ｐ型コンタクト層８０は、電子ブロック層６０及びｐ型クラッド層７０を介して、活性層５０上に形成されているといえる。
発光素子１を構成する半導体には、例えば、ＡｌｘＧａ１－ｘＮ（０≦ｘ≦１）にて表される２元系又は３元系のIII族窒化物半導体を用いることができる。また、窒素（Ｎ）の一部をリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）等で置き換えても良い。
基板１０は、サファイア（Ａｌ２Ｏ３）単結晶を含むサファイア基板である。基板１０には、サファイア基板の他に、例えば、窒化アルミニウム（ＡｌＮ）基板や、窒化アルミニウムガリウム（ＡｌＧａＮ）基板を用いても良い。なお、基板１０のＣ面がオフ角度を有していても良い。
バッファ層２０は、窒化アルミニウムにより形成されている。なお、基板１０が、窒化アルミニウムガリウム基板である場合、バッファ層２０は、窒化アルミニウムガリウムにより形成されていても良い。より言えば、基板１０がサファイア基板もしくは窒化アルミニウム基板である場合には、バッファ層２０は、窒化アルミニウムにより形成されていることが好ましく、基板１０が窒化アルミニウムガリウムである場合には、バッファ層２０は、基板１０のＡｌ組成比の±５％程度のＡｌ組成比を有する窒化アルミニウムガリウムにより形成されていることが好ましい。
また、バッファ層２０は、（１０２）面に対するＸ線ロッキングカーブの半値幅が、３６９．４ａｒｃｓｅｃ以上４９２．５ａｒｃｓｅｃ以下である。好ましくは、３７８．２ａｒｃｓｅｃ以上４９２．５ａｒｃｓｅｃ以下である。より好ましくは、４２０．４ａｒｃｓｅｃ以上４９２．５ａｒｃｓｅｃ以下である。なお、「（１０２）面に対するＸ線ロッキングカーブの半値幅」は、Ｘ線ロッキングカーブ測定によって、（１０２）面を対象に測定を行った測定値の半値幅であり、結晶品質の指標となる数値である。以下、「（１０２）面に対するＸ線ロッキングカーブの半値幅」を、「（１０２）面半値幅」と呼称する。
なお、基板１０が窒化アルミニウム基板や窒化アルミニウムガリウム基板である場合には、Ｘ線ロッキングカーブ測定におけるバッファ層２０と基板１０との識別が困難であるため、バッファ層２０及び基板１０を合わせた（１０２）面半値幅を、バッファ層２０の（１０２）面半値幅とする。別の言い方をすれば、基板１０が窒化アルミニウム基板や窒化アルミニウムガリウム基板である場合、バッファ層２０及び基板１０から成る下地構造体の（１０２）面半値幅が、３６９．４ａｒｃｓｅｃ以上４９２．５ａｒｃｓｅｃ以下である。好ましくは、３７８．２ａｒｃｓｅｃ以上４９２．５ａｒｃｓｅｃ以下である。より好ましくは、４２０．４ａｒｃｓｅｃ以上４９２．５ａｒｃｓｅｃ以下である。
また、バッファ層２０は、０．０１μｍ以上２．５μｍ以下の厚さを有している。好ましくは、１．４μｍ以上２．１μｍ以下の厚さを有している。より好ましくは、１．４μｍ以上１．６μｍ以下の厚さを有している。
また、詳細は後述するが、本実施形態では、サセプタ１０３上の堆積物Ｄの厚さＴを４５μｍ以上２５０μｍ以下にした状態において、バッファ層２０を成長させることにより、バッファ層２０が形成されている。これにより、バッファ層２０の（１０２）面半値幅を上記所定の範囲にすることができ、これに係り、発光素子１の発光効率を向上させることができる。
ｎ型クラッド層３０は、ｎ型の不純物としてシリコン（Ｓｉ）がドープされたＡｌｑＧａ１－ｑＮ（０＜ｑ≦１）層であり、本実施形態では、ｎ型のＡｌＧａＮ（以下、単に「ｎ型ＡｌＧａＮ」ともいう）により形成されている。ｎ型クラッド層３０のドーパント濃度（Ｓｉ濃度）は、０．５×１０１９［ａｔｏｍｓ／ｃｍ３］以上２．５×１０１９［ａｔｏｍｓ／ｃｍ３］以下である。なお、ｎ型の不純物としては、ゲルマニウム（Ｇｅ）、セレン（Ｓｅ）、テルル（Ｔｅ）等を用いても良い。
また、ｎ型クラッド層３０を形成するｎ型ＡｌＧａＮのＡｌ組成比（「Ａｌ含有率」や「Ａｌモル分率」ともいう）は、５０％以下である（０≦ｑ≦０．５）と共に、井戸層５２のＡｌ組成比よりも大きい（ｑ＞ｓ）。好ましくは、２５％以上５０％以下である（０．２５≦ｑ≦０．５）。なお、ｎ型クラッド層３０を形成するＡｌＧａＮのＡｌ組成比は、井戸層５２のＡｌ組成比よりも大きい範囲で可能な限り小さい値であることが好ましい。また、ｎ型クラッド層３０は、１μｍ以上４μｍ以下の厚さを有している。好ましくは、２．５μｍ以上３．５μｍ以下の厚さを有している。より好ましくは、３μｍの厚さを有している。ｎ型クラッド層３０は、単層でも良く、多層構造でも良い。
さらに、ｎ型クラッド層３０は、（１０２）面半値幅が、６６２．１ａｒｃｓｅｃ以下である。好ましくは、５２８．１ａｒｃｓｅｃ以下である。
なお、本実施形態では、ｎ型半導体層を、ｎ型クラッド層３０のみで構成しているが、ｎ型半導体層を、ｎ型クラッド層３０及びｎ型コンタクト層で構成しても良い。
また、バッファ層２０とｎ型クラッド層３０との間にアンドープのＡｌＧａＮ層が形成されていても良い。かかる場合、当該ＡｌＧａＮ層を形成するＡｌＧａＮのＡｌ組成比は、バッファ層２０のＡｌ組成比とｎ型クラッド層３０のＡｌ組成比との間の範囲である。好ましくは、当該ＡｌＧａＮ層のＡｌ組成比は、ｎ型クラッド層３０と同一のＡｌ組成比である。
活性層５０は、ｎ型クラッド層３０側に位置する単一の障壁層５１と、電子ブロック層６０側（すなわち、厚さ方向におけるｎ型クラッド層３０の反対側）に位置する単一の井戸層５２により構成された単一量子井戸構造５０Ａを含んで構成されている。また、活性層５０は、波長３６５ｎｍ以下（好ましくは、３５５ｎｍ以下）の紫外光を出力するためにバンドギャップが３．４ｅＶ以上となるように構成されている。
障壁層５１は、アンドープのＡｌｒＧａ１－ｒＮ（０＜ｒ≦１）層である。障壁層５１を形成するＡｌＧａＮのＡｌ組成比は、９０％以下である（０≦ｒ≦０．９）と共に、井戸層５２のＡｌ組成比よりも大きい（ｒ＞ｓ）。好ましくは、５０％以上８０％以下である（０．５≦ｒ≦０．８）。また、障壁層５１は、３ｎｍ以上５０ｎｍ以下の厚さを有している。好ましくは、１０ｎｍ以上２０ｎｍ以下の厚さを有している。障壁層５１は、井戸層５２に電子や正孔を閉じ込め、井戸層５２の発光効率を向上させる役割を担っている。なお、障壁層５１は、ｎ型不純物やｐ型不純物を含んだ層であっても良い。
井戸層５２は、アンドープのＡｌｓＧａ１－ｓＮ（０≦ｓ＜１）層である。井戸層５２を形成するＡｌＧａＮのＡｌ組成比は、４５％以下である（０≦ｓ≦０．４５）。また、井戸層５２は、２ｎｍ以上１０ｎｍ以下の厚さを有している。好ましくは、３ｎｍ以上６ｎｍ以下の厚さを有している。
なお、単一量子井戸構造５０Ａ内における障壁層５１及び井戸層５２の配置は、上記したものに限定されるものではなく、配置の順序は上記した順序と逆でも良い。すなわち、障壁層５１が、電子ブロック層６０側に位置し、井戸層５２が、ｎ型クラッド層３０側に位置している構成であっても良い。
電子ブロック層６０は、ｐ型のＡｌＧａＮ（以下、単に「ｐ型ＡｌＧａＮ」ともいう）により形成された層であり、Ａｌ組成比が１００％である第１電子ブロック層と、Ａｌ組成比が５７％以上６７％以下である第２電子ブロック層とにより構成されている。電子ブロック層６０は、ｐ型クラッド層７０への電子の流れを抑制することで、活性層５０の発光効率を向上させる役割を担っている。なお、電子ブロック層６０は、必ずしもｐ型の半導体層に限られず、アンドープの半導体層でも良い。また、電子ブロック層６０を省略し、活性層５０上に直接ｐ型クラッド層７０を形成する構成であっても良い。
ｐ型クラッド層７０は、ｐ型の不純物としてマグネシウム（Ｍｇ）がドープされたＡｌｔＧａ１－ｔＮ（０≦ｔ≦１）層であり、本実施形態においては、ｐ型ＡｌＧａＮにより形成されている。なお、ｐ型の不純物としては、亜鉛（Ｚｎ）、ベリリウム（Ｂｅ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、炭素（Ｃ）等を用いても良い。また、ｐ型クラッド層７０を形成するＡｌＧａＮのＡｌ組成比は、７０％以下である（０≦ｔ≦０．７）。好ましくは、ｎ型クラッド層３０を形成するｎ型ＡｌＧａＮのＡｌ組成比の±１０％の範囲である（ｑ－０．１≦ｔ≦ｑ＋０．１）。より好ましくは、ｎ型クラッド層３０を形成するｎ型ＡｌＧａＮのＡｌ組成比と同一である（ｔ＝ｑ）。また、ｐ型クラッド層７０は、１０ｎｍ以上１０００ｎｍ以下の厚さを有している。好ましくは、２０ｎｍ以上１５０ｎｍ以下の厚さを有している。
ｐ型コンタクト層８０は、Ｍｇ等の不純物が高濃度にドープされたｐ型のＡｌｕＧａ１－ｕＮ（０≦ｕ≦１）層であり、本実施形態においては、ｐ型ＡｌＧａＮにより形成されているｐ型コンタクト層８０のドーパント濃度（Ｍｇ濃度）は、５×１０１８［ａｔｏｍｓ／ｃｍ３］以上５×１０２１［ａｔｏｍｓ／ｃｍ３］以下である。ｐ型コンタクト層８０を形成するＡｌＧａＮのＡｌ組成比は、１０％以下である（０≦ｕ≦０．１）。好ましくは、０％である（ｕ＝０）。また、ｐ型コンタクト層８０は、５ｎｍ以上１０００ｎｍ以下の厚さを有している。
なお、本実施形態においては、ｐ型半導体層を、ｐ型コンタクト層８０及びｐ型クラッド層７０で構成しているが、ｐ型半導体層を、ｐ型コンタクト層８０のみで構成しても良い。
ｎ側電極９０は、ｎ型クラッド層３０の上に順にチタン（Ｔｉ）／アルミニウム（Ａｌ）／チタン／金（Ａｕ）が積層された多層膜で形成される。
ｐ側電極９２は、ｐ型コンタクト層８０の上に順にニッケル（Ｎｉ）／金が積層された多層膜で形成される。
（発光素子の製造装置）
ここで図２を参照して、発光素子１の製造に用いる発光素子１の製造装置１０１について説明する。本製造装置１０１は、縦型の有機金属気相成長装置（ＭＯＣＶＤ装置）であり、ＡｌＧａＮ系の窒化物半導体を成長させて、発光素子１を製造するものである。
図２に示すように、製造装置１０１は、原料ガスを導入する導入口１０２ａ、及び原料ガスを排出する排出口１０２ｂを有するリアクタ１０２と、リアクタ１０２内に収容され、ウエハＷをセットするサセプタ１０３（トレイ）と、サセプタ１０３の下部に配置され、サセプタ１０３を加熱するヒータ１０４と、サセプタ１０３に取り付けられた回転軸１１２を有する回転機構（図示省略）と、を備えている。製造装置１０１を用いた発光素子１の製造工程では、基板１０となるウエハＷをサセプタ１０３にセットした状態で、回転軸１１２によってサセプタ１０３を設定の回転数で回転させつつ、ヒータ１０４によってサセプタ１０３を加熱して温度条件を設定の温度にする。その状態で、導入口１０２ａから原料ガスを導入することで、ウエハＷ上に各層を成長させる。
サセプタ１０３は、全体として略円板状に形成されており、その表面（上面）に、複数のウエハＷを収容する複数のポケット１１１が凹設されている。各ポケット１１１は、凹状且つ平面視（上面視）で円形状に形成されており、基板１０となる複数の円板状のウエハＷは、各ポケット１１１の底面に載置され、複数のポケット１１１に収容されるようにセットされる。すなわち、ポケット１１１の底面が、基板１０がセットされる載置面である。
符号Ｄは、ポケット１１１の部分を除くサセプタ１０３の表面（上面）上に堆積された堆積物である。すなわち、この堆積物Ｄは、サセプタ１０３上の、ポケット１１１の底面以外の位置に堆積したものである。この堆積物Ｄは、製造工程における各成長工程において、原料（主にＡｌＮ及びＡｌＧａＮ）がサセプタ１０３の表面に結晶成長し堆積して形成されたものである。すなわち、堆積物Ｄは、ＡｌＧａＮを主成分とするものであり、ｎ型の不純物であるシリコンや、ｐ型の不純物であるマグネシウムを含んでいる。また、堆積物Ｄの結晶構造は、単結晶又は多結晶、若しくは、単結晶と多結晶とが混在したものである。なお、堆積物Ｄ中の組成比等も一定である必要はなく、分布を有していても良い。
本製造装置１０１は、サセプタ１０３に堆積物Ｄが堆積した状態で、ウエハＷを交換可能に構成されている。そして、製造装置１０１を用いた発光素子１の製造工程では、この堆積物Ｄの厚さＴを４５μｍ以上２５０μｍ以下にした状態で、各層の成長工程が行われる。なお、「２５０μｍ」という値は、これを超えるとサセプタ１０３から堆積物Ｄが剥がれやすくなり、各層の成長工程中に堆積物Ｄが剥がれてウエハＷを汚す可能性が高くなる値である。また、ここにいう「堆積物Ｄの厚さＴ」は、サセプタ１０３の表面上に堆積した堆積物Ｄの高さであり、すなわちサセプタ１０３の表面から堆積物Ｄの表面（上面）までの上下方向の距離である。
（発光素子の製造工程）
次に図３を参照して、発光素子１の製造工程（製造方法）について説明する。図３に示すように、発光素子１の製造工程では、堆積物調整工程Ｓ１～Ｓ３と、ウエハセット工程Ｓ４と、バッファ層成長工程Ｓ５と、ｎ型クラッド層成長工程Ｓ６（ｎ型半導体層成長工程）と、活性層成長工程Ｓ７～Ｓ８と、電子ブロック層成長工程Ｓ９と、ｐ型半導体層成長工程Ｓ１０～Ｓ１１と、領域除去工程Ｓ１２と、ｎ側電極形成工程Ｓ１３と、ｐ側電極形成工程Ｓ１４と、ダイシング工程Ｓ１５と、を順に実行する。なお、各成長工程における各層の成長は、有機金属化学気相成長法（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ）によって行われる。また、原料ガスを構成するトリメチルアルミニウム（ＴＭＡ）やトリメチルガリウム（ＴＭＧ）等の組成等が調整され、各層のＡｌ組成比が目的とする値になるように制御が行われる。
堆積物調整工程Ｓ１～Ｓ３では、サセプタ１０３の堆積物Ｄの厚さＴを、４５μｍ以上２５０μｍ以下に調整する。具体的には、まず、現状のサセプタ１０３の堆積物Ｄの厚さＴが、４５μｍ以上２５０μｍ以下であるか、４５μｍ未満であるか、２５０μｍを超えているかが判定される（Ｓ１）。現状のサセプタ１０３の堆積物Ｄの厚さＴは、今回の製造工程前に実行された成長工程の回数と、各成長工程で形成される成長層の膜厚と、から推測できる。この推測値が、４５μｍ以上２５０μｍ以下であるか、４５μｍ未満であるか、２５０μｍを超えているかが判定される。判定の結果、サセプタ１０３の堆積物Ｄの厚さＴが、４５μｍ以上２５０μｍ以下であると判定された場合（Ｓ１：Ａ）には、何もせずに、次の工程（Ｓ４）に移行する。
一方、判定の結果、サセプタ１０３の堆積物Ｄの厚さＴが、４５μｍ未満であると判定された場合（Ｓ１：Ｂ）には、サセプタ１０３の堆積物Ｄの厚さＴが４５μｍになるように、予備成長処理が行われる（Ｓ２）。すなわち、ダミーのウエハＷをサセプタ１０３にセットし、発光素子１の製造工程における一連の成長工程Ｓ５～Ｓ１１を、堆積物Ｄの厚さＴが４５μｍとなるまで、繰り返し実行される。なお、予備成長処理において、追加する堆積物Ｄの厚さが０．５μｍ以下であるとき、上記一連の成長工程Ｓ５～Ｓ１１のうち、ｐ型クラッド層成長工程Ｓ１０（後述する）を省略する構成であっても良い。
なお、予備成長処理時における、堆積する堆積物Ｄの厚さの計算や、上記判定工程Ｓ１における、上記推測値の計算では、ｐ型コンタクト層成長工程Ｓ１１において堆積する堆積物Ｄの厚さを０（ゼロ）として計算する。これは、ｐ型コンタクト層成長工程Ｓ１１において堆積する分の堆積物Ｄが、一連の成長工程Ｓ５～Ｓ１１を行う際の加熱工程によって分解するためである。また、同様の理由で、これらの計算では、ｐ型クラッド層成長工程Ｓ１０において成長させるｐ型クラッド層７０のＡｌ組成比が１０％以下の場合、ｐ型クラッド層成長工程Ｓ１０において堆積する堆積物Ｄの厚さＴを０として計算する。さらに、これらの計算では、一連の成長工程Ｓ５～Ｓ１１のうち、成長させる成長層の膜厚が０．５μｍ以下の工程についても、堆積する堆積物Ｄの厚さを０として計算する。
また、判定の結果、２５０μｍを超えていると判定された場合（Ｓ１：Ｃ）には、リアクタ１０２からサセプタ１０３が取り出され、サセプタ１０３の堆積物Ｄが研磨され、堆積物Ｄの厚さＴが４５μｍに調整される（Ｓ３）。なお、前述した調整に代えて、サセプタ１０３の堆積物Ｄが全て除去された後、Ｓ２と同様、製造工程における一連の成長工程Ｓ５～Ｓ１１を、堆積物Ｄの厚さＴが４５μｍとなるまで、繰り返し実行する構成であっても良い。これらの工程Ｓ１～Ｓ３によって、サセプタ１０３の堆積物Ｄの厚さＴが、４５μｍ以上２５０μｍ以下に調整される。
ウエハセット工程Ｓ４では、堆積物調整工程Ｓ１～Ｓ３によって堆積物Ｄの厚さＴが調整されたサセプタ１０３にウエハＷをセットする。すなわち、ポケット１１１の底面にウエハＷが載置され、サセプタ１０３のポケット１１１にウエハＷが収容される。
バッファ層成長工程Ｓ５では、ウエハセット工程Ｓ４によってサセプタ１０３にセットされたウエハＷ上（ウエハＷの表面）に、バッファ層２０を１０００℃以上１４００℃以下の高温成長でエピタキシャル成長させる。バッファ層成長工程Ｓ５では、堆積物調整工程Ｓ１～Ｓ３によってサセプタ１０３の堆積物Ｄの厚さＴが４５μｍ以上２５０μｍ以下に調整された状態で、バッファ層２０を成長させることになる。別の言い方をすれば、バッファ層成長工程Ｓ５では、サセプタ１０３上に４５μｍ以上２５０μｍ以下の厚さＴを備える堆積物Ｄを堆積させた状態にて、バッファ層２０を成長させるといえる。また、バッファ層成長工程Ｓ５では、バッファ層２０の厚さが０．０１μｍ以上２．５μｍ以下（好ましくは、１．４μｍ以上２．１μｍ以下、より好ましくは１．４μｍ以上１．６μｍ以下）となるように、バッファ層２０を成長させる。さらに、バッファ層成長工程Ｓ５では、バッファ層２０の（１０２）面半値幅が、３６９．４ａｒｃｓｅｃ以上４９２．５ａｒｃｓｅｃ以下（好ましくは、３７８．２ａｒｃｓｅｃ以上４９２．５ａｒｃｓｅｃ以下、より好ましくは、４２０．４ａｒｃｓｅｃ以上４９２．５ａｒｃｓｅｃ以下）になるように、バッファ層２０を成長させる。
ｎ型クラッド層成長工程Ｓ６では、バッファ層成長工程Ｓ５によって成長させたバッファ層２０上（バッファ層２０の表面）に、ｎ型クラッド層３０を１０２０℃以上１１８０℃以下の温度条件でエピタキシャル成長させる。また、ｎ型クラッド層成長工程Ｓ６では、ｎ型クラッド層３０のＡｌ組成比が５０％以下（好ましくは、２５％以上５０％以下）となり且つｎ型クラッド層３０の厚さが１μｍ以上４μｍ以下（好ましくは、２．５μｍ以上３．５μｍ以下、より好ましくは、３μｍ）となるように、ｎ型クラッド層３０を成長させる。さらに、ｎ型クラッド層成長工程Ｓ６では、ｎ型クラッド層３０の（１０２）面半値幅が、６６２．１ａｒｃｓｅｃ以下（好ましくは、５２８．１ａｒｃｓｅｃ以下）になるように、ｎ型クラッド層３０を成長させる。
活性層成長工程では、障壁層成長工程Ｓ７と、井戸層成長工程Ｓ８と、が実行される。障壁層成長工程Ｓ７では、ｎ型クラッド層成長工程Ｓ６によって成長させたｎ型クラッド層３０上（ｎ型クラッド層３０の表面）に、障壁層５１を１０００℃以上１１００℃以下の温度条件でエピタキシャル成長させる。また、障壁層成長工程Ｓ７では、障壁層５１のＡｌ組成比が９０％以下（好ましくは、５０％以上８０％以下）となり且つ障壁層５１の厚さが３ｎｍ以上５０ｎｍ以下（１０ｎｍ以上２０ｎｍ以下）となるように、障壁層５１を成長させる。
井戸層成長工程Ｓ８では、障壁層成長工程Ｓ７によって成長させた障壁層５１上（障壁層５１の表面）に、井戸層５２を１０００℃以上１１００℃以下の温度条件でエピタキシャル成長させる。また、井戸層成長工程Ｓ８では、井戸層５２のＡｌ組成比が４５％以下となり且つ井戸層５２の厚さが２ｎｍ以上１０ｎｍ以下（好ましくは、３ｎｍ以上６ｎｍ以下）となるように、井戸層５２を成長させる。
電子ブロック層成長工程Ｓ９では、活性層成長工程Ｓ７～Ｓ８によって成長させた活性層５０上（活性層５０の表面）に、電子ブロック層６０を１０００℃以上１１００℃以下の温度条件でエピタキシャル成長させる。
ｐ型半導体層成長工程Ｓ１０～Ｓ１１では、ｐ型クラッド層成長工程Ｓ１０と、ｐ型コンタクト層成長工程Ｓ１１と、が実行される。ｐ型クラッド層成長工程Ｓ１０では、電子ブロック層成長工程Ｓ９によって成長させた電子ブロック層６０上（電子ブロック層６０の表面）に、ｐ型クラッド層７０を１０００℃以上１１００℃以下の温度条件でエピタキシャル成長させる。また、ｐ型クラッド層成長工程Ｓ１０では、ｐ型クラッド層７０のＡｌ組成比が７０％以下（好ましくは、ｎ型クラッド層３０のＡｌ組成比の±１０％の範囲、より好ましくは、ｎ型クラッド層３０のＡｌ組成比と同一）になり且つｐ型クラッド層７０の厚さが１０ｎｍ以上１０００ｎｍ以下（好ましくは、２０ｎｍ以上１５０ｎｍ以下）になるように、ｐ型クラッド層７０を成長させる。
ｐ型コンタクト層成長工程Ｓ１１では、ｐ型クラッド層成長工程Ｓ１０によって成長させたｐ型クラッド層７０上（ｐ型クラッド層７０の表面）に、ｐ型コンタクト層８０を９００℃以上１１００℃以下の温度条件でエピタキシャル成長させる。また、ｐ型コンタクト層成長工程Ｓ１１では、ｐ型コンタクト層８０のＡｌ組成比が１０％以下（好ましくは、０％）になり且つｐ型コンタクト層８０の厚さが５ｎｍ以上１０００ｎｍ以下になるように、ｐ型コンタクト層８０を成長させる。
領域除去工程Ｓ１２では、ｐ型コンタクト層成長工程Ｓ１１によって成長させたｐ型コンタクト層８０の上にマスクが形成され、活性層５０、電子ブロック層６０、ｐ型クラッド層７０及びｐ型コンタクト層８０において、マスクが形成されていないそれぞれの露出領域が除去される。
ｎ側電極形成工程Ｓ１３では、ｎ型クラッド層３０の露出面３０ａ（図１参照）上にｎ側電極９０が形成される。ｐ側電極形成工程Ｓ１４では、マスクを除去したｐ型コンタクト層８０上にｐ側電極９２が形成される。ｎ側電極９０及びｐ側電極９２は、例えば、電子ビーム蒸着法やスパッタリング法などの周知の方法により形成することができる。
ダイシング工程Ｓ１５では、ウエハＷ（ウエハＷ上に各層及び各電極を形成した積層構造体）を所定の寸法に切り分ける。これにより、図１に示す発光素子１が形成される。
（実施例）
次に上記実施形態の具体例である各実施例（第１実施例～第９実施例）について説明する。各実施例の構成は、特筆しない部分については、上記実施形態を準拠するものとする。
第１実施例では、バッファ層成長工程Ｓ５において、サセプタ１０３の堆積物Ｄの厚さＴを１８２μｍにした状態で且つバッファ層２０の厚さが２μｍとなるように、バッファ層２０を成長させると共に、ｎ型クラッド層成長工程Ｓ６において、ｎ型クラッド層３０の厚さが２９００ｎｍ以上３５００ｎｍ以下となり且つＡｌ組成比が４６．５％以上４９．５％以下となるように、ｎ型クラッド層３０を成長させた。その結果、第１実施例の発光素子１は、バッファ層２０の（１０２）面半値幅が、４１０．８ａｒｃｓｅｃであり、ｎ型クラッド層３０の（１０２）面半値幅が、５２８．１ａｒｃｓｅｃである。
第２実施例では、バッファ層成長工程Ｓ５において、サセプタ１０３の堆積物Ｄの厚さＴを５３μｍにした状態で且つバッファ層２０の厚さが２μｍとなるように、バッファ層２０を成長させると共に、ｎ型クラッド層成長工程Ｓ６において、ｎ型クラッド層３０の厚さが２９００ｎｍ以上３５００ｎｍ以下となり且つＡｌ組成比が４６．５％以上４９．５％以下となるように、ｎ型クラッド層３０を成長させた。その結果、第２実施例の発光素子１は、バッファ層２０の（１０２）面半値幅が、３７５．２ａｒｃｓｅｃであり、ｎ型クラッド層３０の（１０２）面半値幅が、５５６．７ａｒｃｓｅｃである。
第３実施例では、バッファ層成長工程Ｓ５において、サセプタ１０３の堆積物Ｄの厚さＴを６６μｍにした状態で且つバッファ層２０の厚さが２μｍとなるように、バッファ層２０を成長させると共に、ｎ型クラッド層成長工程Ｓ６において、ｎ型クラッド層３０の厚さが２９００ｎｍ以上３５００ｎｍ以下となり且つＡｌ組成比が４６．５％以上４９．５％以下となるように、ｎ型クラッド層３０を成長させた。その結果、第３実施例の発光素子１は、バッファ層２０の（１０２）面半値幅が、３７８．２ａｒｃｓｅｃであり、ｎ型クラッド層３０の（１０２）面半値幅が、６０５．４ａｒｃｓｅｃである。
第４実施例では、バッファ層成長工程Ｓ５において、サセプタ１０３の堆積物Ｄの厚さＴを８０μｍにした状態で且つバッファ層２０の厚さが２μｍとなるように、バッファ層２０を成長させると共に、ｎ型クラッド層成長工程Ｓ６において、ｎ型クラッド層３０の厚さが２９００ｎｍ以上３５００ｎｍ以下となり且つＡｌ組成比が４６．５％以上４９．５％以下となるように、ｎ型クラッド層３０を成長させた。その結果、第４実施例の発光素子１は、バッファ層２０の（１０２）面半値幅が、３６９．４ａｒｃｓｅｃであり、ｎ型クラッド層３０の（１０２）面半値幅が、６６２．１ａｒｃｓｅｃである。
第５実施例では、バッファ層成長工程Ｓ５において、サセプタ１０３の堆積物Ｄの厚さＴを１８６μｍにした状態で且つバッファ層２０の厚さが２μｍとなるように、バッファ層２０を成長させると共に、ｎ型クラッド層成長工程Ｓ６において、ｎ型クラッド層３０の厚さが２９００ｎｍ以上３５００ｎｍ以下となり且つＡｌ組成比が４６．５％以上４９．５％以下となるように、ｎ型クラッド層３０を成長させた。その結果、第５実施例の発光素子１は、バッファ層２０の（１０２）面半値幅が、４２０．４ａｒｃｓｅｃであり、ｎ型クラッド層３０の（１０２）面半値幅が、５０１．９ａｒｃｓｅｃである。
第６実施例では、バッファ層成長工程Ｓ５において、サセプタ１０３の堆積物Ｄの厚さＴを１９４μｍにした状態で且つバッファ層２０の厚さが２μｍとなるように、バッファ層２０を成長させると共に、ｎ型クラッド層成長工程Ｓ６において、ｎ型クラッド層３０の厚さが２９００ｎｍ以上３５００ｎｍ以下となり且つＡｌ組成比が４６．５％以上４９．５％以下となるように、ｎ型クラッド層３０を成長させた。その結果、第６実施例の発光素子１は、バッファ層２０の（１０２）面半値幅が、４３０ａｒｃｓｅｃであり、ｎ型クラッド層３０の（１０２）面半値幅が、４８７．２ａｒｃｓｅｃである。
第７実施例では、バッファ層成長工程Ｓ５において、サセプタ１０３の堆積物Ｄの厚さＴを１００μｍにした状態で且つバッファ層２０の厚さが１．５μｍとなるように、バッファ層２０を成長させると共に、ｎ型クラッド層成長工程Ｓ６において、ｎ型クラッド層３０の厚さが２９００ｎｍ以上３５００ｎｍ以下となり且つＡｌ組成比が４６．５％以上４９．５％以下となるように、ｎ型クラッド層３０を成長させた。その結果、第７実施例の発光素子１は、バッファ層２０の（１０２）面半値幅が、４６３．５ａｒｃｓｅｃであり、ｎ型クラッド層３０の（１０２）面半値幅が、４８１．１ａｒｃｓｅｃである。
第８実施例では、バッファ層成長工程Ｓ５において、サセプタ１０３の堆積物Ｄの厚さＴを１１６μｍにした状態で且つバッファ層２０の厚さが１．５μｍとなるように、バッファ層２０を成長させると共に、ｎ型クラッド層成長工程Ｓ６において、ｎ型クラッド層３０の厚さが２９００ｎｍ以上３５００ｎｍ以下となり且つＡｌ組成比が４６．５％以上４９．５％以下となるように、ｎ型クラッド層３０を成長させた。その結果、第８実施例の発光素子１は、バッファ層２０の（１０２）面半値幅が、４８６ａｒｃｓｅｃであり、ｎ型クラッド層３０の（１０２）面半値幅が、４９１．４ａｒｃｓｅｃである。
第９実施例では、バッファ層成長工程Ｓ５において、サセプタ１０３の堆積物Ｄの厚さＴを１２４μｍにした状態で且つバッファ層２０の厚さが１．５μｍとなるように、バッファ層２０を成長させると共に、ｎ型クラッド層成長工程Ｓ６において、ｎ型クラッド層３０の厚さが２９００ｎｍ以上３５００ｎｍ以下となり且つＡｌ組成比が４６．５％以上４９．５％以下となるように、ｎ型クラッド層３０を成長させた。その結果、第９実施例の発光素子１は、バッファ層２０の（１０２）面半値幅が、４９２．５ａｒｃｓｅｃであり、ｎ型クラッド層３０の（１０２）面半値幅が、５０３．７ａｒｃｓｅｃである。
（測定結果）
上記各実施例に比較例（第１比較例及び第２比較例）を加えて、発光出力の測定を行ったところ、図４の表に示す結果が得られた。また、図４の表から、図５乃至図９のグラフが得られた。図４における発光波長は、発光出力を計測した波長である。また、発光出力は、種々の公知の方法で測定することが可能であるが、本測定では、一例として、ウエハＷの中心部とエッジ部にそれぞれＩｎ電極を付けて電流を流し、光検出器により測定した。
また、第１比較例では、バッファ層成長工程Ｓ５において、サセプタ１０３の堆積物Ｄの厚さＴを１６μｍにした状態で且つバッファ層２０の厚さが２μｍとなるように、バッファ層２０を成長させると共に、ｎ型クラッド層成長工程Ｓ６において、ｎ型クラッド層３０の厚さが２９００ｎｍ以上３５００ｎｍ以下となり且つＡｌ組成比が４６．５％以上４９．５％以下となるようにｎ型クラッド層３０を成長させた。その結果、第１比較例の発光素子１は、バッファ層２０の（１０２）面半値幅が、３５４．５ａｒｃｓｅｃであり、ｎ型クラッド層３０の（１０２）面半値幅が、７５８．９ａｒｃｓｅｃである。
第２比較例では、バッファ層成長工程Ｓ５において、サセプタ１０３の堆積物Ｄの厚さＴを８μｍにした状態で且つバッファ層２０の厚さが２μｍとなるように、バッファ層２０を成長させると共に、ｎ型クラッド層成長工程Ｓ６において、ｎ型クラッド層３０の厚さが２９００ｎｍ以上３５００ｎｍ以下となり且つＡｌ組成比が４６．５％以上４９．５％以下となるようにｎ型クラッド層３０を成長させた。その結果、第２比較例の発光素子１は、バッファ層２０の（１０２）面半値幅が、３５６．１ａｒｃｓｅｃであり、ｎ型クラッド層３０の（１０２）面半値幅が、７８２．８ａｒｃｓｅｃである。なお、第１比較例及び第２比較例の構成は、特筆しない部分については、上記実施形態を準拠し、上記実施例と同一の構成である。
図５は、実施例及び比較例におけるｎ型クラッド層３０の（１０２）面半値幅と発光出力との関係を示したグラフである。図５に示すように、ｎ型クラッド層３０の（１０２）面半値幅が、６６２．１ａｒｃｓｅｃ以下であれば、発光出力が、０．９［ａ．ｕ．］以上となる。また、ｎ型クラッド層３０の（１０２）面半値幅が、５２８．１ａｒｃｓｅｃ以下であれば、発光出力が、０．９５［ａ．ｕ．］以上となる。すなわち、ｎ型クラッド層３０の（１０２）面半値幅を、６６２．１ａｒｃｓｅｃ以下とすることで、高い発光出力を得ることができ、ｎ型クラッド層３０の（１０２）面半値幅を、５２８．１ａｒｃｓｅｃ以下とすることで、より高い発光出力を得ることができる。なお、発光出力が向上する理由は、ｎ型クラッド層３０の（１０２）面半値幅を上記所定の範囲とすると、活性層５０に係る応力が最適値になり、活性層５０の結晶品質が向上されること、また、最も活性層５０中の転位が少なくなるため、転位による非発光性再結合が抑制されることであると推測される。
図６は、実施例及び比較例におけるバッファ層２０の（１０２）面半値幅と発光出力との関係を示したグラフである。図６に示すように、バッファ層２０の（１０２）面半値幅が、３６９．４ａｒｃｓｅｃ以上４９２．５ａｒｃｓｅｃ以下であれば、発光出力が、０．９［ａ．ｕ．］以上となる。また、バッファ層２０の（１０２）面半値幅が、３７８．２ａｒｃｓｅｃ以上４９２．５ａｒｃｓｅｃ以下であれば、発光出力が、０．９５［ａ．ｕ．］以上となる。さらに、バッファ層２０の（１０２）面半値幅が、４２０．４ａｒｃｓｅｃ以上４９２．５ａｒｃｓｅｃ以下であれば、発光出力が、１［ａ．ｕ．］以上となる。すなわち、バッファ層２０の（１０２）面半値幅を、３６９．４ａｒｃｓｅｃ以上４９２．５ａｒｃｓｅｃ以下とすることで、高い発光出力を得ることができ、バッファ層２０の（１０２）面半値幅を、３７８．２ａｒｃｓｅｃ以上４９２．５ａｒｃｓｅｃ以下とすることで、より高い発光出力を得ることができる。さらに、バッファ層２０の（１０２）面半値幅を、４２０．４ａｒｃｓｅｃ以上４９２．５ａｒｃｓｅｃ以下とすることで、より高い発光出力を得ることができる。
図７は、実施例及び比較例におけるバッファ層２０の（１０２）面半値幅とｎ型クラッド層３０の（１０２）面半値幅との関係を示したグラフである。図７に示すように、バッファ層２０の（１０２）面半値幅が、３６９．４ａｒｃｓｅｃ以上４９２．５ａｒｃｓｅｃ以下であれば、ｎ型クラッド層３０の（１０２）面半値幅が、６６２．１ａｒｃｓｅｃ以下となる（又はなりやすい）。
図５乃至図７を考慮すると、バッファ層２０の（１０２）面半値幅を上記所定の範囲にすると高い発光出力が得られる理由は、バッファ層２０の（１０２）面半値幅を上記所定の範囲にすると、ｎ型クラッド層３０の（１０２）面半値幅が上記所定の範囲となり、その結果、発光出力が向上したものと推測される。
図８は、サセプタ１０３の堆積物Ｄの厚さＴと発光出力との関係を示したグラフである。図８に示すように、バッファ層成長工程Ｓ５におけるサセプタ１０３の堆積物Ｄの厚さＴが、４５μｍ以上２５０μｍ以下であれば、発光出力が、０．９［ａ．ｕ．］以上となる。また、サセプタ１０３の堆積物Ｄの厚さＴが、６６μｍ以上２５０μｍ以下であれば、発光出力が、０．９５［ａ．ｕ．］以上となる。さらに、サセプタ１０３の堆積物Ｄの厚さＴが、４５μｍ以上２５０μｍ以下であり且つバッファ層２０の厚さが１．４μｍ以上１．６μｍ以下であれば、発光出力が、１［ａ．ｕ．］以上となる。すなわち、サセプタ１０３の堆積物Ｄの厚さＴを、４５μｍ以上２５０μｍ以下にすることで、高い発光出力を得ることができ、サセプタ１０３の堆積物Ｄの厚さＴを、６６μｍ以上２５０μｍ以下にすることで、より高い発光出力を得ることができる。さらに、サセプタ１０３の堆積物Ｄの厚さＴを４５μｍ以上２５０μｍ以下にし且つバッファ層２０の厚さを１．４μｍ以上１．６μｍ以下にすれば、より高い発光出力を得ることができる。
図９は、サセプタ１０３の堆積物Ｄの厚さＴとバッファ層２０の（１０２）面半値幅との関係を示したグラフである。図９に示すように、バッファ層成長工程Ｓ５におけるサセプタ１０３の堆積物Ｄの厚さＴが、４５μｍ以上２５０μｍ以下であれば、バッファ層２０の（１０２）面半値幅が、３６９．４ａｒｃｓｅｃ以上４９２．５ａｒｃｓｅｃ以下となる（又はなりやすい）。また、サセプタ１０３の堆積物Ｄの厚さＴが、４５μｍ以上２５０μｍ以下であり且つバッファ層２０の厚さが１．４μｍ以上１．６μｍ以下であれば、バッファ層２０の（１０２）面半値幅が、４２０．４ａｒｃｓｅｃ以上４９２．５ａｒｃｓｅｃ以下となる（又はなりやすい）。なお、サセプタ１０３の堆積物Ｄの厚さＴが上記所定の範囲となると、バッファ層２０の（１０２）面半値幅が上記所定の範囲になる理由は、バッファ層成長工程Ｓ５において、堆積物Ｄにより内部雰囲気の汚染等が生じ、バッファ層２０の結晶品質が悪化したものであると推測される。
また、図５乃至図９を考慮すると、サセプタ１０３の堆積物Ｄの厚さＴを上記所定の範囲にすると高い発光出力が得られる理由は、サセプタ１０３の堆積物Ｄの厚さＴを上記所定の範囲にすると、バッファ層２０の（１０２）面半値幅が上記所定の範囲になり、これにより、ｎ型クラッド層３０の（１０２）面半値幅が上記所定の範囲となる。これによって、発光出力が向上したものと推測される。
（実施形態の作用及び効果）
以上、上記実施形態によれば、バッファ層２０の（１０２）面半値幅を３６９．４ａｒｃｓｅｃ以上４９２．５ａｒｃｓｅｃ以下にしたことで、単一量子井戸構造５０Ａを採用した発光素子１において、発光素子１の高い発光出力が得られ、発光効率の向上が図られることになる。また、ｎ型クラッド層３０の（１０２）面半値幅を６６２．１ａｒｃｓｅｃ以下にしたことで、単一量子井戸構造５０Ａを採用した発光素子１において、高い発光出力が得られ、発光効率の向上が図られることになる。なお、本発明は、バッファ層２０の結晶品質が、ｎ型クラッド層３０の結晶品質に影響し、ｎ型クラッド層３０の結晶品質が、発光素子１の発光出力に影響する知見を得て、想起されたものである。
（変形例）
なお、上記実施形態では、ｎ型クラッド層３０の（１０２）面半値幅が、６６２．１ａｒｃｓｅｃ以下（好ましくは５２８．１ａｒｃｓｅｃ以下）である構成であったが、ｎ型クラッド層３０の（１０２）面半値幅が、５００ａｒｃｓｅｃ以上６６２．１ａｒｃｓｅｃ以下（好ましくは５００ａｒｃｓｅｃ以上５２８．１ａｒｃｓｅｃ以下）である構成であっても良い。すなわち、ｎ型クラッド層３０の（１０２）面半値幅が、５００ａｒｃｓｅｃ以上６６２．１ａｒｃｓｅｃ以下（好ましくは５００ａｒｃｓｅｃ以上５２８．１ａｒｃｓｅｃ以下）である発光素子１において、活性層５０の量子井戸構造として、単一量子井戸構造５０Ａを採用する構成であっても良い。かかる構成によれば、ｎ型クラッド層３０の（１０２）面半値幅が、５００ａｒｃｓｅｃ以上であっても、高い発光出力を得ることができる。すなわち、図１０は、ｎ型クラッド層３０の（１０２）面半値幅が異なる複数の多重量子井戸型の発光素子の発光出力を測定した測定結果における、ｎ型クラッド層３０の（１０２）面半値幅と発光出力との関係を示したグラフである。高い発光出力を得ることができるとして一般的に利用されている多重量子井戸型の発光素子では、同図に示すように、ｎ型クラッド層３０の（１０２）面半値幅が５００ａｒｃｓｅｃ以上であると発光出力が低下してしまうところ、単一量子井戸型の発光素子１を採用したことで、図５に示すように、ｎ型クラッド層３０の（１０２）面半値幅が、５００ａｒｃｓｅｃ以上であっても、高い発光出力を得ることができ、発光素子１の発光効率を向上させることができる。なお、本発明は、一般的に用いられている多重量子井戸型の発光素子では、ｎ型クラッド層３０の（１０２）面半値幅が、５００ａｒｃｓｅｃ以上であると発光出力が低下するのに対し、単一量子井戸型の発光素子１では、図５に示すように、ｎ型クラッド層３０の（１０２）面半値幅が、５００ａｒｃｓｅｃ以上であっても発光出力が低下しないことを発見し、これを採用したものである。
（実施形態のまとめ）
次に、以上説明した実施形態から把握される技術思想について、実施形態における符号等を援用して記載する。ただし、以下の記載における各符号等は、特許請求の範囲における構成要素を実施形態に具体的に示した部材等に限定するものではない。
［１］基板（１０）と、前記基板（１０）上に形成させたバッファ層（２０）と、前記バッファ層（２０）上に形成させたｎ型半導体層（３０）と、前記ｎ型半導体層（３０）上に形成された、単一量子井戸構造（５０Ａ）を有する活性層（５０）と、を備え、前記バッファ層（２０）における（１０２）面に対するＸ線ロッキングカーブの半値幅が、３６９．４ａｒｃｓｅｃ以上４９２．５ａｒｃｓｅｃ以下であることを特徴とする窒化物半導体発光素子（１）。
［２］前記バッファ層（２０）は、（１０２）面に対するＸ線ロッキングカーブの半値幅が、３７８．２ａｒｃｓｅｃ以上４９２．５ａｒｃｓｅｃ以下であることを特徴とする［１］に記載の窒化物半導体発光素子（１）。
［３］前記バッファ層（２０）は、（１０２）面に対するＸ線ロッキングカーブの半値幅が、４２０．４ａｒｃｓｅｃ以上４９２．５ａｒｃｓｅｃ以下であることを特徴とする［２］に記載の窒化物半導体発光素子（１）。
［４］前記ｎ型半導体層は、（１０２）面に対するＸ線ロッキングカーブの半値幅が、６６２．１ａｒｃｓｅｃ以下であることを特徴とする［１］乃至［３］のいずれか１つに記載の窒化物半導体発光素子（１）。
［５］基板（１０）上に、バッファ層（２０）を成長させるバッファ層成長工程（Ｓ５）と、前記バッファ層上に、ｎ型半導体層を成長させるｎ型半導体層成長工程（Ｓ６）と、前記ｎ型半導体層（３０）上に、単一量子井戸構造（５０Ａ）を有する活性層（５０）を成長させる活性層成長工程（Ｓ７～Ｓ８）と、を有し、前記バッファ層成長工程（Ｓ５）では、前記バッファ層（２０）における（１０２）面に対するＸ線ロッキングカーブの半値幅が、３６９．４ａｒｃｓｅｃ以上４９２．５ａｒｃｓｅｃ以下になるように、前記バッファ層（２０）を成長させることを特徴とする窒化物半導体発光素子（１）の製造方法。
１：窒化物半導体発光素子、 １０：基板、 ２０：バッファ層、 ３０：ｎ型クラッド層、 ５０：活性層、 ５０Ａ：単一量子井戸構造、 Ｓ５：バッファ層成長工程、 Ｓ６：ｎ型クラッド層成長工程、 Ｓ７～Ｓ８：活性層成長工程

Claims (5)

  1. 基板と、
    前記基板上に形成させたバッファ層と、
    前記バッファ層上に形成させたｎ型半導体層と、
    前記ｎ型半導体層上に形成された、単一量子井戸構造を有する活性層と、を備え、
    前記バッファ層における（１０２）面に対するＸ線ロッキングカーブの半値幅が、３６９．４ａｒｃｓｅｃ以上４９２．５ａｒｃｓｅｃ以下であることを特徴とする窒化物半導体発光素子。
  2. 前記バッファ層における（１０２）面に対するＸ線ロッキングカーブの半値幅が、３７８．２ａｒｃｓｅｃ以上４９２．５ａｒｃｓｅｃ以下であることを特徴とする請求項１に記載の窒化物半導体発光素子。
  3. 前記バッファ層における（１０２）面に対するＸ線ロッキングカーブの半値幅が、４２０．４ａｒｃｓｅｃ以上４９２．５ａｒｃｓｅｃ以下であることを特徴とする請求項２に記載の窒化物半導体発光素子。
  4. 前記ｎ型半導体層における（１０２）面に対するＸ線ロッキングカーブの半値幅が、６６２．１ａｒｃｓｅｃ以下であることを特徴とする請求項１乃至３のいずれか１項に記載の窒化物半導体発光素子。
  5. 基板上に、バッファ層を成長させるバッファ層成長工程と、
    前記バッファ層上に、ｎ型半導体層を成長させるｎ型半導体層成長工程と、
    前記ｎ型半導体層上に、単一量子井戸構造を有する活性層を成長させる活性層成長工程と、を有し、
    前記バッファ層成長工程では、前記バッファ層における（１０２）面に対するＸ線ロッキングカーブの半値幅が、３６９．４ａｒｃｓｅｃ以上４９２．５ａｒｃｓｅｃ以下になるように、前記バッファ層を成長させることを特徴とする窒化物半導体発光素子の製造方法。
JP2020193593A 2020-11-20 2020-11-20 窒化物半導体発光素子の製造方法 Active JP7245214B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020193593A JP7245214B2 (ja) 2020-11-20 2020-11-20 窒化物半導体発光素子の製造方法
TW110141470A TWI806227B (zh) 2020-11-20 2021-11-08 氮化物半導體發光元件及氮化物半導體發光元件的製造方法
US17/523,011 US20220165915A1 (en) 2020-11-20 2021-11-10 Nitride semiconductor light-emitting element and method for manufacturing nitride semiconductor light-emitting element
JP2023001185A JP7421667B2 (ja) 2020-11-20 2023-01-06 窒化物半導体発光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020193593A JP7245214B2 (ja) 2020-11-20 2020-11-20 窒化物半導体発光素子の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023001185A Division JP7421667B2 (ja) 2020-11-20 2023-01-06 窒化物半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2022082182A true JP2022082182A (ja) 2022-06-01
JP7245214B2 JP7245214B2 (ja) 2023-03-23

Family

ID=81657476

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020193593A Active JP7245214B2 (ja) 2020-11-20 2020-11-20 窒化物半導体発光素子の製造方法
JP2023001185A Active JP7421667B2 (ja) 2020-11-20 2023-01-06 窒化物半導体発光素子の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023001185A Active JP7421667B2 (ja) 2020-11-20 2023-01-06 窒化物半導体発光素子の製造方法

Country Status (3)

Country Link
US (1) US20220165915A1 (ja)
JP (2) JP7245214B2 (ja)
TW (1) TWI806227B (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006134966A (ja) * 2004-11-02 2006-05-25 Sharp Corp 半導体層の層厚制御方法
JP2006134967A (ja) * 2004-11-02 2006-05-25 Sharp Corp 半導体層の組成制御方法
JP2008056553A (ja) * 2006-08-01 2008-03-13 Ngk Insulators Ltd 窒化アルミニウム単結晶
JP2013016711A (ja) * 2011-07-05 2013-01-24 Panasonic Corp 窒化物半導体発光素子の製造方法、ウェハ、窒化物半導体発光素子
WO2013021464A1 (ja) * 2011-08-09 2013-02-14 創光科学株式会社 窒化物半導体紫外線発光素子
JP2014093369A (ja) * 2012-11-01 2014-05-19 Panasonic Corp エピタキシャルウェハ及びその製造方法
WO2015115266A1 (ja) * 2014-01-28 2015-08-06 シャープ株式会社 窒化物半導体素子
JP2019121655A (ja) * 2017-12-28 2019-07-22 日機装株式会社 窒化物半導体素子及び窒化物半導体素子の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6454712B2 (ja) * 2014-08-05 2019-01-16 住友化学株式会社 窒化物半導体テンプレート、発光素子、及び窒化物半導体テンプレートの製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006134966A (ja) * 2004-11-02 2006-05-25 Sharp Corp 半導体層の層厚制御方法
JP2006134967A (ja) * 2004-11-02 2006-05-25 Sharp Corp 半導体層の組成制御方法
JP2008056553A (ja) * 2006-08-01 2008-03-13 Ngk Insulators Ltd 窒化アルミニウム単結晶
JP2013016711A (ja) * 2011-07-05 2013-01-24 Panasonic Corp 窒化物半導体発光素子の製造方法、ウェハ、窒化物半導体発光素子
WO2013021464A1 (ja) * 2011-08-09 2013-02-14 創光科学株式会社 窒化物半導体紫外線発光素子
JP2014093369A (ja) * 2012-11-01 2014-05-19 Panasonic Corp エピタキシャルウェハ及びその製造方法
WO2015115266A1 (ja) * 2014-01-28 2015-08-06 シャープ株式会社 窒化物半導体素子
JP2019121655A (ja) * 2017-12-28 2019-07-22 日機装株式会社 窒化物半導体素子及び窒化物半導体素子の製造方法

Also Published As

Publication number Publication date
JP2023036965A (ja) 2023-03-14
JP7245214B2 (ja) 2023-03-23
TW202226612A (zh) 2022-07-01
JP7421667B2 (ja) 2024-01-24
US20220165915A1 (en) 2022-05-26
TWI806227B (zh) 2023-06-21

Similar Documents

Publication Publication Date Title
US6939733B2 (en) Group III nitride compound semiconductor device and method of producing the same
US6830949B2 (en) Method for producing group-III nitride compound semiconductor device
US7227172B2 (en) Group-III-element nitride crystal semiconductor device
JP3700492B2 (ja) Ｉｉｉ族窒化物系化合物半導体素子
JP3846150B2 (ja) Ｉｉｉ族窒化物系化合物半導体素子および電極形成方法
US11444222B2 (en) Nitride semiconductor light-emitting element and production method for nitride semiconductor light-emitting element
US9899213B2 (en) Group III nitride semiconductor, and method for producing same
US9899564B2 (en) Group III nitride semiconductor and method for producing same
JP7421667B2 (ja) 窒化物半導体発光素子の製造方法
JP7168635B2 (ja) 窒化物半導体発光素子の製造方法
JP7023398B2 (ja) 窒化物半導体発光素子の製造方法
TW201931623A (zh) 氮化物半導體元件以及氮化物半導體元件的製造方法
JP2021166308A (ja) 窒化物半導体発光素子の製造方法
US10731274B2 (en) Group III nitride laminate and vertical semiconductor device having the laminate
JP7405902B2 (ja) 窒化物半導体発光素子
JP7340047B2 (ja) 窒化物半導体発光素子の製造方法
JP7450081B1 (ja) 窒化物半導体発光素子
JP7448626B1 (ja) 窒化物半導体発光素子の製造方法
US20230246120A1 (en) Susceptor and method for manufacturing nitride semiconductor light-emitting element
JP7434416B2 (ja) 窒化物半導体発光素子
JP2022066094A (ja) 窒化物半導体発光素子
JP2021027193A (ja) 窒化物半導体発光素子の製造方法
JP2004146499A (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230106

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20230106

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230126

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20230131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230310

R150 Certificate of patent or registration of utility model

Ref document number: 7245214

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150