CN116745888A - 衬底及其制作方法 - Google Patents

衬底及其制作方法 Download PDF

Info

Publication number
CN116745888A
CN116745888A CN202080106938.5A CN202080106938A CN116745888A CN 116745888 A CN116745888 A CN 116745888A CN 202080106938 A CN202080106938 A CN 202080106938A CN 116745888 A CN116745888 A CN 116745888A
Authority
CN
China
Prior art keywords
edge portion
substrate
silicon
silicon substrate
grown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080106938.5A
Other languages
English (en)
Inventor
程凯
向鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Enkris Semiconductor Inc
Original Assignee
Enkris Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Enkris Semiconductor Inc filed Critical Enkris Semiconductor Inc
Publication of CN116745888A publication Critical patent/CN116745888A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一种衬底及其制作方法，衬底包括：硅衬底(10)以及保护层(11)，其中，硅衬底(10)包括中间部分(101)与边缘部分(102)，中间部分(101)的厚度大于边缘部分(102)的厚度；中间部分(101)具有待生长面(10a)，待生长面(10a)与边缘部分(102)的表面的晶向不同；保护层(11)覆盖于边缘部分(102)，用于防止高温制程中边缘部分(102)的缺陷向中间部分(101)延伸。一方面，保护层(11)可防止III‑Ⅴ族化合物材料外延生长的金属源和硅衬底(10)的边缘部分(102)发生反应，使得硅衬底边缘部分(102)的III‑Ⅴ族化合物材料缺陷减少；另一方面，保护层(11)可防止高温制程中硅衬底边缘部分(102)的缺陷向硅衬底中间部分(101)延伸，从而不会引发边缘区域的III‑Ⅴ族化合物材料的缺陷向中间区域的III‑Ⅴ族化合物材料延伸，实现减少III‑Ⅴ族化合物材料的缺陷，尤其是边缘区域的缺陷的目的。

Description

衬底及其制作方法 技术领域
本申请涉及半导体技术领域，尤其涉及一种衬底及其制作方法。
背景技术
宽禁带半导体材料III-Ⅴ族化合物作为第三代半导体材料的典型代表，具有禁带宽带大、耐高压、耐高温、电子饱和速度和漂移速度高、容易形成高质量异质结构的优异特性，非常适合制造高温、高频、大功率电子器件。
III-Ⅴ族化合物材料可以通过外延生长工艺形成在硅衬底上。实际产品中，外延生长在硅衬底上的III-Ⅴ族化合物材料容易产生各种缺陷，如回熔、裂纹、颗粒、凹坑等，质量较差。
发明内容
本发明的发明目的是提供一种衬底及其制作方法，提高外延生长在其上的III-Ⅴ族化合物材料的质量。
为实现上述目的，本发明的第一方面提供一种衬底的制作方法，包括：
提供硅衬底，所述硅衬底包括中间部分与边缘部分，所述中间部分的厚度大于所述边缘部分的厚度；所述中间部分具有待生长面，所述待生长面与所述边缘部分的表面的晶向不同；在所述边缘部分上形成覆盖层，所述覆盖层为保护层。
可选地，所述覆盖层还形成在所述待生长面和/或所述硅衬底的背面；抛光所述覆盖层，暴露所述待生长面，保留在所述边缘部分上的所述覆盖层 形成所述保护层。
可选地，所述覆盖层采用热氧化所述硅衬底形成。
可选地，所述覆盖层采用沉积工艺形成，所述沉积工艺包括：物理气相沉积法、化学气相沉积法、等离子体增强化学气相沉积法、低压化学蒸发沉积法或原子层沉积法。
可选地，抛光所述覆盖层，还暴露所述硅衬底的背面。
可选地，所述覆盖层的材料包括：二氧化硅、氮化硅、三氧化二铝、碳化硅、氮氧化硅与氮氧化铝中至少的一种。
可选地，所述覆盖层采用局部热氧化法形成。
可选地，所述覆盖层为单层结构。
可选地，在所述硅衬底的竖剖面上，所述边缘部分的侧表面呈外凸弧形、台阶状、梯形、直角、锐角或钝角。
可选地，所述待生长面的晶向为[111]，所述边缘部分的表面的晶向为[110]。
本发明的第二方面提供一种衬底，包括：
硅衬底，所述硅衬底包括中间部分与边缘部分，所述中间部分的厚度大于所述边缘部分的厚度；所述中间部分具有待生长面，所述待生长面与所述边缘部分的表面的晶向不同；
保护层，覆盖于所述边缘部分，用于防止高温制程中所述边缘部分的缺陷向所述中间部分延伸。
可选地，所述保护层的材料包括：二氧化硅、氮化硅、三氧化二铝、碳化硅、氮氧化硅与氮氧化铝中的至少一种。
可选地，所述保护层为单层结构。
可选地，在所述硅衬底的竖剖面上，所述边缘部分的侧表面呈外凸弧形、台阶状、梯形、直角、锐角或钝角。
可选地，所述待生长面的晶向为[111]，所述边缘部分的表面的晶向为[110]。
与现有技术相比，本发明的有益效果在于：
1)在硅衬底边缘部分覆盖保护层，该保护层用于防止高温制程中硅衬底边缘部分的缺陷向硅衬底中间部分延伸。一方面，保护层可防止III-Ⅴ族化合物材料外延生长的金属源和硅衬底的边缘部分发生反应，使得硅衬底边缘部分的III-Ⅴ族化合物材料缺陷减少；另一方面，保护层可防止高温制程中硅衬底边缘部分的缺陷向硅衬底中间部分延伸，从而不会引发边缘区域的III-Ⅴ族化合物材料的缺陷向中间区域的III-Ⅴ族化合物材料延伸，实现减少III-Ⅴ族化合物材料的缺陷，尤其是边缘区域的缺陷的目的。
2)可选方案中，保护层的材料包括：二氧化硅、氮化硅、三氧化二铝、碳化硅、氮氧化硅与氮氧化铝中的至少一种。上述材料在高温下稳定，不会分解或额外引发缺陷。
3)可选方案中，保护层为单层结构。相对于叠层结构，单层结构不会出现材料热膨胀系数不匹配问题，也能降低成本。
附图说明
图1是本发明第一实施例的衬底的制作方法的流程图；
图2(a)至图4是图1中的流程对应的中间结构示意图；
图5与图6是本发明第二实施例的衬底的制作方法对应的中间结构示意图；
图7是本发明第三实施例的衬底的制作方法对应的中间结构示意图；
图8是本发明第四实施例的衬底的制作方法对应的中间结构示意图。
为方便理解本发明，以下列出本发明中出现的所有附图标记：
硅衬底10 中间部分101
边缘部分102 待生长面10a
背面10b 保护层11
覆盖层12
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明第一实施例的衬底的制作方法的流程图；图2(a)至图4是图1中的流程对应的中间结构示意图。
首先，参照图1中的步骤S1以及图2(a)至图2(d)所示，提供硅衬底10，硅衬底10包括中间部分101与边缘部分102，中间部分101的厚度大于边缘部分102的厚度；中间部分101具有待生长面10a，待生长面10a与边缘部分102的表面的晶向不同；参照图3所示，在待生长面10a以及边缘部分102上形成覆盖层12。
参照图2(a)至图2(d)所示，硅衬底10的材料为单晶硅，包括相对的待生长面10a与背面10b。待生长面10a用于外延生长III-Ⅴ族化合物材料。
硅衬底10的中间部分101的厚度大致均等。边缘部分102的厚度小于中间部分101的厚度，在硅衬底10的竖剖面上，边缘部分102的侧表面可以呈多种形状。例如，如图2(a)所示，呈弧形，且为外凸的弧形；或如图2(b)所示，呈梯形；或如图2(c)所示，呈台阶状；或如图2(d)所示，呈尖角。图2(d)中的尖角可以为直角、锐角或钝角。其它实施例中，边缘部分102的侧表 面还可以为坡面，本实施例对边缘部分102的侧表面的形状不加以限定。
以下以图2(a)所示的硅衬底10形状继续介绍后续步骤。
待生长面10a的晶向可以为[111]，边缘部分102的表面的晶向可以为[110]。
覆盖层12的材料可以包括：二氧化硅、氮化硅、三氧化二铝、碳化硅、氮氧化硅与氮氧化铝中的至少一种，对应采用物理气相沉积法(PVD)、化学气相沉积法(CVD)、等离子体增强化学气相沉积法(PECVD)、低压化学蒸发沉积法(LPCVD)或原子层沉积法(ALD)形成。
参照图3所示，本实施例中，覆盖层12为单层结构。其它实施例中，覆盖层12也可以为叠层结构。相对于叠层结构，单层结构不会出现材料热膨胀系数不匹配问题，也能降低成本。
接着，参照图1中的步骤S2以及图4所示，抛光覆盖层12，暴露待生长面10a，保留在边缘部分102上的覆盖层12形成保护层11。
抛光覆盖层12可通过化学机械研磨法(CMP)实现。
参照图4所示，本实施例的衬底包括：
硅衬底10，硅衬底10包括中间部分101与边缘部分102，中间部分101的厚度大于边缘部分102的厚度；中间部分101具有待生长面10a，待生长面10a与边缘部分102的表面的晶向不同；
保护层11，覆盖于边缘部分102，用于防止高温制程中边缘部分102的缺陷向中间部分101延伸。
保护层11的好处在于：一方面，可防止III-Ⅴ族化合物材料外延生长的金属源和硅衬底10的边缘部分102发生反应，使得硅衬底边缘部分102的III-Ⅴ族化合物材料缺陷减少；另一方面，保护层11可防止高温制程中硅衬底边缘部分102的缺陷向硅衬底中间部分101延伸，从而不会引发边缘区域的 III-Ⅴ族化合物材料的缺陷向中间区域的III-Ⅴ族化合物材料延伸，实现减少III-Ⅴ族化合物材料的缺陷，尤其是边缘区域的缺陷的目的。
图5与图6是本发明第二实施例的衬底的制作方法对应的中间结构示意图。参照图5与图6所示，本实施例的衬底的制作方法与实施例一的衬底的制作方法大致相同，区别仅在于：步骤S1中，参照图5所示，覆盖层12通过热氧化硅衬底10形成。换言之，覆盖层12的材料为二氧化硅。
热氧化硅衬底10可通过将硅衬底10放置在加热炉中加热，使得硅衬底10各表面氧化实现。因而，覆盖层12还形成在硅衬底10的背面10b与侧表面。
一些实施例中，形成在硅衬底10的背面10b和/或侧表面的覆盖层12还可以通过实施例一的沉积工艺形成，沉积时可将硅衬底10通过顶针等支撑方式悬空在沉积工艺腔室内。
本实施例中，参照图6所示，仅抛光硅衬底10的待生长面10a的覆盖层12。
图7是本发明第三实施例的衬底的制作方法对应的中间结构示意图。参照图7所示，本实施例的衬底的制作方法与实施例二的衬底的制作方法大致相同，区别仅在于：步骤S2'中，抛光覆盖层12，还暴露硅衬底10的背面10b。换言之，还抛光硅衬底10的背面10b的覆盖层12。
图8是本发明第四实施例的衬底的制作方法对应的中间结构示意图。参照图8所示，本实施例的衬底的制作方法与实施例二、三的衬底的制作方法大致相同，区别仅在于：覆盖层12采用局部热氧化法形成。
局部热氧化时，可在不需形成覆盖层12的区域形成掩膜层，例如氮化硅等，后续湿法腐蚀去除上述掩膜层。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保 护范围应当以权利要求所限定的范围为准。

Claims (15)

  1. 一种衬底的制作方法，其特征在于，包括：
    提供硅衬底(10)，所述硅衬底(10)包括中间部分(101)与边缘部分(102)，所述中间部分(101)的厚度大于所述边缘部分(102)的厚度；所述中间部分(101)具有待生长面(10a)，所述待生长面(10a)与所述边缘部分(102)的表面的晶向不同；在所述边缘部分(102)上形成覆盖层(12)，所述覆盖层(12)为保护层(11)。
  2. 根据权利要求1所述的衬底的制作方法，其特征在于，所述覆盖层(12)还形成在所述待生长面(10a)和/或硅衬底(10)的背面(10b)；抛光所述覆盖层(12)，暴露所述待生长面(10a)，保留在所述边缘部分(102)上的所述覆盖层(12)形成所述保护层(11)。
  3. 根据权利要求1或2所述的衬底的制作方法，其特征在于，所述覆盖层(12)采用热氧化所述硅衬底(10)形成。
  4. 根据权利要求1或2所述的衬底的制作方法，其特征在于，所述覆盖层(12)采用沉积工艺形成，所述沉积工艺包括：物理气相沉积法、化学气相沉积法、等离子体增强化学气相沉积法、低压化学蒸发沉积法或原子层沉积法。
  5. 根据权利要求2所述的衬底的制作方法，其特征在于，抛光所述覆盖层(12)，还暴露所述硅衬底(10)的背面(10b)。
  6. 根据权利要求1所述的衬底的制作方法，其特征在于，所述覆盖层(12)的材料包括：二氧化硅、氮化硅、三氧化二铝、碳化硅、氮氧化硅与氮氧化铝中至少的一种。
  7. 根据权利要求1所述的衬底的制作方法，其特征在于，所述覆盖层(12)采用局部热氧化法形成。
  8. 根据权利要求1所述的衬底的制作方法，其特征在于，所述覆盖层(12)为单层结构。
  9. 根据权利要求1所述的衬底的制作方法，其特征在于，在所述硅衬底(10)的竖剖面上，所述边缘部分(102)的侧表面呈外凸弧形、台阶状、梯形、直角、锐角或钝角。
  10. 根据权利要求1所述的衬底的制作方法，其特征在于，所述待生长面(10a)的晶向为[111]，所述边缘部分(102)的表面的晶向为[110]。
  11. 一种衬底，其特征在于，包括：
    硅衬底(10)，所述硅衬底(10)包括中间部分(101)与边缘部分(102)，所述中间部分(101)的厚度大于所述边缘部分(102)的厚度；所述中间部分(101)具有待生长面(10a)，所述待生长面(10a)与所述边缘部分(102)的表面的晶向不同；
    保护层(11)，覆盖于所述边缘部分(102)，用于防止高温制程中所述边缘部分(102)的缺陷向所述中间部分(101)延伸。
  12. 根据权利要求11所述的衬底，其特征在于，所述保护层(11)的材料包括：二氧化硅、氮化硅、三氧化二铝、碳化硅、氮氧化硅与氮氧化铝中的至少一种。
  13. 根据权利要求11或12所述的衬底，其特征在于，所述保护层(11)为单层结构。
  14. 根据权利要求11所述的衬底，其特征在于，在所述硅衬底(10)的竖剖面上，所述边缘部分(102)的侧表面呈外凸弧形、台阶状、梯形、直角、锐角或钝角。
  15. 根据权利要求11所述的衬底，其特征在于，所述待生长面(10a)的晶向为[111]，所述边缘部分(102)的表面的晶向为[110]。
CN202080106938.5A 2020-11-13 2020-11-13 衬底及其制作方法 Pending CN116745888A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/128770 WO2022099635A1 (zh) 2020-11-13 2020-11-13 衬底及其制作方法

Publications (1)

Publication Number Publication Date
CN116745888A true CN116745888A (zh) 2023-09-12

Family

ID=81602054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080106938.5A Pending CN116745888A (zh) 2020-11-13 2020-11-13 衬底及其制作方法

Country Status (3)

Country Link
US (1) US20230402282A1 (zh)
CN (1) CN116745888A (zh)
WO (1) WO2022099635A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012036030A (ja) * 2010-08-05 2012-02-23 Sanken Electric Co Ltd 半導体ウェハの製造方法
CN103187250B (zh) * 2011-12-31 2016-02-03 中芯国际集成电路制造(上海)有限公司 多次外延生长方法
US9245736B2 (en) * 2013-03-15 2016-01-26 Semiconductor Components Industries, Llc Process of forming a semiconductor wafer
CN104835720B (zh) * 2015-04-13 2017-09-19 成都士兰半导体制造有限公司 一种半导体结构及其形成方法
US20190067081A1 (en) * 2016-03-30 2019-02-28 Intel Corporation Wafer edge protection for crack-free material growth
US10546748B2 (en) * 2017-02-17 2020-01-28 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
US20200064670A1 (en) * 2018-08-22 2020-02-27 Innolux Corporation Electronic device and method for manufacturing the same

Also Published As

Publication number Publication date
WO2022099635A1 (zh) 2022-05-19
US20230402282A1 (en) 2023-12-14

Similar Documents

Publication Publication Date Title
JP2827885B2 (ja) 半導体単結晶基板およびその製造方法
WO2019128524A1 (zh) 一种消除晶圆翘曲的方法及复合衬底
TWI531081B (zh) 半導體裝置的製造方法
KR101878754B1 (ko) 대면적 갈륨 나이트라이드 기판 제조방법
CN101661876B (zh) 一种制备氮化物自支撑衬底的方法
US20150035123A1 (en) Curvature compensated substrate and method of forming same
GB2510248A (en) High thermal conductivity heat dissipating synthetic diamond wafers for gallium nitride based semiconductor devices
CN116745888A (zh) 衬底及其制作方法
JP4196542B2 (ja) 気相成長用サセプタ及びこれを用いた気相成長方法
JP2009218272A (ja) 化合物半導体基板およびその製造方法
JP7290182B2 (ja) 窒化物半導体基板及びその製造方法
JP7207588B1 (ja) Ｉｉｉ族窒化物半導体ウエーハ及びその製造方法
WO2023017712A1 (ja) 窒化物半導体基板及びその製造方法
KR20010062215A (ko) 단결정 실리콘층, 그 에피택셜 성장 방법 및 반도체 장치
JP2005223215A (ja) Ｓｉ基板上への炭化珪素単結晶膜の製造方法及びそれを用いて製造される炭化珪素半導体装置
US20240347601A1 (en) Composite substrates, semiconductor structures, and methods for manufacturing composite substrates
KR20230142717A (ko) 질화물 반도체기판 및 그의 제조방법
WO2023047864A1 (ja) 窒化物半導体基板及びその製造方法
US6599758B2 (en) Post-epitaxial thermal oxidation for reducing microsteps on polished semiconductor wafers
TWI457985B (zh) Semiconductor structure with stress absorbing buffer layer and manufacturing method thereof
CN111952151A (zh) 半导体复合晶圆及制造方法
CN118668303A (zh) 碳化硅外延片的前处理方法
TW202338994A (zh) 用於形成半導體構件之半導體晶圓
CN116446041A (zh) GaN与金刚石复合散热结构的膜层及其制备方法
JPH0613337A (ja) アルミニウムドーパント分布の形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination