JP2009259952A - ショットキーバリアダイオードおよびその製造方法 - Google Patents

Abstract

【課題】良好な特性を示す、メサ構造部を備えたショットキーバリアダイオードおよびその製造方法を提供する。
【解決手段】ショットキーバリアダイオードの製造方法では、ＧａＮ基板上に、当該基板の表面の一部を覆うと共に側面が基板の表面に対して順テーパ状になっている第１のマスク層を形成する工程（Ｓ１０）を実施する。第１のマスク層の側面に接触するように、第２のマスク層となるべき膜を形成する工程（Ｓ２０）を実施する。第１のマスク層を除去することにより、上記膜からなる第２のマスク層を形成する工程（Ｓ３０，Ｓ４０）を実施する。第２のマスク層をマスクとして、基板上にメサ構造部を構成するエピタキシャル膜を選択成長させる工程（Ｓ５０）を実施する。第２のマスク層を除去する工程（Ｓ６０）を実施する。
【選択図】図２

Description

この発明は、ショットキーバリアダイオードおよびその製造方法に関し、より特定的には、メサ構造部を備えるショットキーバリアダイオードおよびその製造方法に関する。

従来、ショットキーバリアダイオードにおいてメサ構造部を備えるものが知られている（たとえば、特開平９−６４３８１号公報：以下、特許文献１と呼ぶ）。上述のようなショットキーバリアダイオードにおいては、半導体層をウェットエッチングなどにより部分的に除去することによりメサ構造部を形成している。

ここで、いわゆるワイドバンドギャップ半導体がその優れた特性からショットキーバリアダイオードを構成する材料として注目されている。たとえば、ワイドバンドギャップ半導体の１つである窒化ガリウム（ＧａＮ）を用いて、ショットキーバリアダイオードを形成することを考える。この場合、ＧａＮからなる半導体層において上記のようにメサ構造部を形成する必要がある。しかし、ＧａＮに対しては十分なエッチング速度を実現できる有効なウェットエッチング方法が確立していないため、当該ＧａＮからなる半導体層に対してドライエッチングやミリングなどの加工方法を用いてメサ構造部を形成することになる。だが、このような加工方法では、形成されたメサ構造部の表面に加工によるダメージが発生し、耐圧の低下などショットキーバリアダイオードの特性に悪影響を与える可能性が考えられる。

このため、たとえば特開平６−９７１８６号公報（以下、特許文献２と呼ぶ）に開示されているように、マスク層を用いて形成した選択エピタキシャル成長によりメサ構造部を形成することが考えられる。なお、特許文献２ではシリコン基板を用いた半導体装置が開示されている。
特開平９−６４３８１号公報 特開平６−９７１８６号公報

しかし、上記特許文献２に開示された方法によりメサ構造部を形成する場合、以下のような問題があった。図９は、従来のメサ構造部の製造方法を説明するための断面模式図である。図９を参照して、従来のメサ構造部の製造方法における問題点を説明する。

図９に示すように、ＧａＮ基板１０２の主表面上に、メサ構造部が形成されるべき領域に開口部が形成されたマスク層１０１を形成する。当該マスク層１０１は、たとえば予めマスク層となるべき酸化珪素膜などの膜を形成し、当該膜上にレジストパターンを形成してから、当該レジストパターンをマスクとしてエッチングにより上記膜を部分的に除去することにより形成する。その後、当該マスク層１０１をマスクとしてＧａＮ層を選択エピタキシャル成長させることにより、メサ構造部１０４を形成する。この場合、マスク層１０１の側壁１１５は、基板１０２の主表面に対して順テーパ状になっていることがある。そして、このような順テーパ状のマスク層１０１を用いて選択エピタキシャル成長法によりメサ構造部１０４を形成すると、メサ構造部１０４の側壁が基板１０２の主表面に対して逆テーパ状に傾斜した状態となる。また、図９に示すようにマスク層１０１の側壁１１５に沿って、メサ構造部１０４の端部に突出部１０３が形成される場合もある。このような突出部１０３は、メサ構造部１０４上への他の膜の形成時に、均一な膜の形成を阻害したり、あるいは当該メサ構造部１０４の端部での電界集中を助長したりする。この結果、形成されたショットキーバリアダイオードが良好な特性を示さないという問題が発生するおそれがあった。

この発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、良好な特性を示す、メサ構造部を備えたショットキーバリアダイオードおよびその製造方法を提供することである。

この発明に従ったショットキーバリアダイオードの製造方法では、基板上に、当該基板の表面の一部を覆うと共に側面が基板の表面に対して順テーパ状になっている第１のマスク層を形成する工程を実施する。第１のマスク層の側面に接触するように、第２のマスク層となるべき膜を形成する工程を実施する。第１のマスク層を除去することにより、上記膜からなる第２のマスク層を形成する工程を実施する。第２のマスク層をマスクとして、基板上にメサ構造部を構成するエピタキシャル膜を選択成長させる工程を実施する。第２のマスク層を除去する工程を実施する。

このようにすれば、メサ構造部を形成するためにドライエッチングなどを用いないため、メサ構造部の表面に当該ドライエッチングなどによる加工ダメージ層が形成されることを防止できる。このため、メサ構造部における加工ダメージ層の存在に起因するショットキーバリアダイオードの性能劣化を防止できる。たとえば、ダメージ層の存在に起因する耐圧の低下を抑制し、高い耐圧を示すショットキーバリアダイオードを得ることができる。

また、第１のマスクの側壁が順テーパ状の形状となっているため、結果的に第２のマスク層の側壁が逆テーパ状となり、当該第２のマスク層を利用して形成されるメサ構造部の側壁を順テーパ状とすることができる。

上記ショットキーバリアダイオードの製造方法において、第２のマスク層となるべき膜を形成する工程では、窒化ケイ素（ＳｉＮ）、酸窒化ケイ素（ＳｉＯＮ）、酸化珪素（ＳｉＯ_２）、窒化アルミニウム（ＡｌＮ）、および融点が１４００℃以上の金属（たとえばタングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）などの金属）からなる群から選択される１つを材料とする膜を形成してもよい。この場合、メサ構造部を構成するエピタキシャル膜として、高い成膜温度が必要な材料、たとえばＧａＮやＡｌＧａＮなどを用いることができる。

上記ショットキーバリアダイオードの製造方法において、第２のマスク層となるべき膜を形成する工程では、プラズマＣＶＤ法、熱ＣＶＤ法、スパッタ法、電子線蒸着法、エピタキシャル成長法のいずれか１つを用いて上記膜を形成してもよい。このようにすれば、第２のマスク層となるべき膜の特性に合わせて、当該膜の形成に用いる方法を選択することができる。

上記ショットキーバリアダイオードの製造方法では、基板としてワイドバンドギャップ半導体基板を用いてもよく、たとえば窒化ガリウム（ＧａＮ）からなる基板（ＧａＮ基板）を用いてもよい。

この発明に従ったショットキーバリアダイオードは、ワイドバンドギャップ半導体からなる基板と、基板上に選択エピタキシャル成長法により形成されたメサ構造部とを備える。

このようにすれば、メサ構造部が選択エピタキシャル成長法により形成されるため、メサ構造部の表面にドライエッチングなどによる加工ダメージ層が形成されることを防止できる。このため、メサ構造部における加工ダメージ層の存在に起因するショットキーバリアダイオードの性能劣化を防止できる。たとえば、ダメージ層の存在に起因する耐圧の低下を抑制し、高い耐圧を示すショットキーバリアダイオードを得ることができる。

上記ショットキーバリアダイオードにおいて、メサ構造部の底壁と、メサ構造部の底壁下に位置する下地層との界面は、下地層においてメサ構造部の側方に位置する領域の上部表面と同一平面上に位置してもよい。この場合、下地層の形成工程とは別にメサ構造部を形成することになるので、メサ構造部の形状や組成を下地層の組成などと別個に制御することが可能になる。

上記ショットキーバリアダイオードにおいて、基板の転位密度は１×１０^８ｃｍ^−２以下であってもよい。また、基板のキャリア濃度は１×１０^１７ｃｍ^−３以上１×１０^１９ｃｍ^−３以下であってもよい。この場合、基板上に転位密度の低い高品質なエピタキシャル層を形成することができるとともに、基板自体でのリーク電流を減少させることができるため、結果的に優れた耐圧特性のショットキーバリアダイオードを得ることができる。なお、基板の転位密度を１×１０^８ｃｍ^−２以下としたのは、転位が多いほどリーク電流が増加するという理由による。また、キャリア濃度の下限は、基板の抵抗値を十分小さくするために必要なキャリア濃度の値に基づき決定されている。また、キャリア濃度の上限の決定理由は、上述したキャリア濃度の上限値を超える濃度のキャリアをドープする場合には基板の結晶性を維持できなくなる恐れがあるというものである。

なお、上記基板の転位密度の範囲は、好ましくは１×１０^−６ｃｍ^−２以下、より好ましくは１×１０^−５ｃｍ^−２以下である。

上記ショットキーバリアダイオードにおいて、メサ構造部の高さは０．２μｍ以上２０μｍ以下であってもよい。このようにすれば、十分に高い耐圧を示すショットキーバリアダイオードを得ることができる。なお、メサ構造部の高さの下限の決定理由は、高さが０．２μｍ未満では電界緩和効果が小さく耐圧向上を図ることができないというものである。また、当該高さの上限の決定理由は、上記高さを超えるとエピ成長時のパーティクルの混入が多くなるというものである。

上記ショットキーバリアダイオードにおいて、メサ構造部でのキャリア濃度は１×１０^１４ｃｍ^−３以上１×１０^１７ｃｍ^−３以下であってもよい。この結果、ショットキーバリアダイオードのオン抵抗の上昇を抑制するとともに、耐圧の向上を図ることができる。なお、キャリア濃度の下限の決定理由は、上述した下限値よりキャリア濃度が低下すると、ショットキーバリアダイオードのオン抵抗が急激に高くなる、というものである。また、キャリア濃度の上限の決定理由は、上述した上限値よりキャリア濃度が高くなると、十分な耐圧が得られなくなる、というものである。

また、上記キャリア濃度の範囲は、好ましくは１×１０^１５ｃｍ^−３以上１×１０^１７ｃｍ^−３以下である。

本発明によれば、良好な特性のショットキーバリアダイオードを得ることができる。

以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。

図１は、本発明によるショットキーバリアダイオードの実施の形態を示す断面模式図である。図２は、図１に示したショットキーバリアダイオードの製造方法を説明するためのフローチャートである。図３〜図８は、図２に示したショットキーバリアダイオードの製造方法を説明するための断面模式図である。図１〜図８を参照して、本発明によるショットキーバリアダイオード及びその製造方法を説明する。

図１に示すように、ショットキーバリアダイオード１では、ワイドバンドギャップ半導体からなる基板としてのＧａＮ基板２の主表面上にバッファ層３が形成されている。このバッファ層３上にＧａＮエピタキシャル層からなる（選択エピタキシャル成長法により形成された）メサ構造部４が形成されている。メサ構造部４の上部表面にはショットキー電極５が形成されている。また、ＧａＮ基板２においてバッファ層３が形成された表面と反対側の表面（裏面）には、オーミック電極６が形成されている。

メサ構造部４の側壁７、８は、それぞれＧａＮ基板２の主表面に対して順テーパ状に傾斜している。つまり、メサ構造部４の断面形状は図１に示すように台形状になっている。

図１に示したショットキーバリアダイオード１では、後述するようにメサ構造部４が選択エピタキシャル成長法により形成されるため、メサ構造部４の表面にドライエッチングなどによる加工ダメージ層が形成されることを防止できる。このため、メサ構造部４における加工ダメージ層の存在に起因するショットキーバリアダイオードの性能劣化を防止できる。

上記ショットキーバリアダイオード１において、メサ構造部４の底壁と、メサ構造部４の底壁下に位置する下地層としてのバッファ層３との界面は、バッファ層３においてメサ構造部４の側方に位置する領域の上部表面と同一平面上に位置する。この場合、バッファ層３の形成工程とは別にメサ構造部４を形成することになるので、メサ構造部４の形状や組成をバッファ層３の組成などと別個に制御することが可能になる。

また、上記ショットキーバリアダイオード１において、ＧａＮ基板の転位密度は１×１０^８ｃｍ^−２以下である。また、ＧａＮ基板２のキャリア濃度は１×１０^１７ｃｍ^−３以上１×１０^１９ｃｍ^−３以下であることが好ましい。この場合、ＧａＮ基板２上に転位密度の低い高品質なエピタキシャル層からなるメサ構造部４を形成することができるとともに、ＧａＮ基板２自体でのリーク電流を減少させることができる。このため、結果的に優れた耐圧特性のショットキーバリアダイオード１を得ることができる。

また、ショットキーバリアダイオード１において、メサ構造部４のバッファ層３表面からの高さは０．２μｍ以上２０μｍ以下でることが好ましい。このようにすれば、十分に高い耐圧を示すショットキーバリアダイオード１を得ることができる。また、上記ショットキーバリアダイオード１において、メサ構造部４でのキャリア濃度は１×１０^１４ｃｍ^−３以上１×１０^１７ｃｍ^−３以下であることが好ましい。この結果、ショットキーバリアダイオード１のオン抵抗の上昇を抑制するとともに、耐圧の向上を図ることができる。

次に、図２〜図８を参照して、図１に示したショットキーバリアダイオード１の製造方法を説明する。

まず、ＧａＮ基板２（図３参照）を準備する。その後、ＧａＮ基板２の主表面上に、ＧａＮからなるバッファ層３（図３参照）を形成する。当該バッファ層３は、たとえばエピタキシャル成長法を用いて形成することができる。なお、基板としてはＧａＮ基板に代えて、ＳｉＣ基板など他のワイドバンドギャップ半導体基板を用いてもよい。ここで、ワイドバンドギャップ半導体基板の材料としては、たとえば上述したＳｉＣのほかに、ＡｌＧａＮなどを用いてもよい。

その後、図３に示すように、メサのパターン膜形成工程（Ｓ１０）を実施する。具体的には、バッファ層３上にレジストを塗布する。その後、当該レジストに対してアライナー露光を行ない、現像処理を行なうことにより、図３に示すようなレジスト膜からなるメサパターン膜１１を形成する。このメサパターン膜１１は、形成するべきメサパターンの形状とほぼ同一となっており、その側壁１４はＧａＮ基板２の主表面に対して順テーパ状になるよう傾斜している。つまり、形成されたメサパターン膜１１では、底辺の幅より上部表面の幅の方が狭くなっている。このようにして、基板としてのＧａＮ基板２上に、当該ＧａＮ基板２の表面の一部を覆うと共に側面がＧａＮ基板２の表面に対して順テーパ状になっている第１のマスク層としてのメサパターン膜１１を形成する工程が実施される。

次に、マスク層形成工程（Ｓ２０）を実施する。具体的には、メサパターン膜１１を覆うようにマスク層１２としてのシリコン酸化膜（ＳｉＯ_２膜）を形成する。当該マスク層１２の形成方法としては任意の方法を用いることができるが、たとえばスパッタ法を用いて形成することができる。この結果、図４に示す構造を得る。なお、マスク層１２としては、上述したシリコン酸化膜に代えて、窒化ケイ素（ＳｉＮ）膜、酸窒化ケイ素（ＳｉＯＮ）膜、ケイ素（Ｓｉ）膜、窒化アルミニウム（ＡｌＮ）膜、酸化アルミニウム（Ａｌ_２Ｏ_３）膜を用いることもできる。このような材料であれば、後述する工程（Ｓ５０）においてＧａＮ系のエピタキシャル膜を形成するときの高い成膜温度に十分耐えることが可能なマスク層１２を得ることができる。また、上記工程（Ｓ２０）では、マスク層１２を形成するための方法として、プラズマＣＶＤ法、熱ＣＶＤ法、スパッタ法、電子線蒸着法、エピタキシャル成長法など、形成するマスク層１２の材質に合せて任意の方法を用いることができる。

図４に示すように、マスク層１２においては、メサパターン膜１１の側壁上に形成された部分と、他の領域上に形成された部分（たとえばメサパターン膜１１の上部表面上やバッファ層３上に形成された部分）とでは、その厚みや膜質が異なる。そのため、この膜質や厚みの違いを利用して、次にメサ側壁上のマスク層を除去する工程（Ｓ３０）を実施する。具体的には、メサパターン膜１１の側壁上に形成されたマスク層１２の部分のエッチングレートが他の部分のエッチングレートより大きくなるような条件で、エッチングを行なう。たとえば緩衝フッ酸（ＢＨＦ）などを用いたウエットエッチングにより、メサパターン膜１１の側壁上に形成されていたマスク層１２の部分を除去する。この結果、図５に示すような構造を得る。このように、上記工程（Ｓ２０）および工程（Ｓ３０）により、第１のマスク層としてのメサパターン膜１１の側面に接触するように、第２のマスク層となるべき膜としてのマスク層１２を形成する工程が実施される。

次に、パターン膜除去工程（Ｓ４０）を実施する。具体的には、剥離液などの薬液を用いて、レジスト膜からなるメサパターン膜１１（図５参照）を除去する。この結果、メサパターン膜１１上に残存していたマスク層１２の部分も除去され、結果的に図６に示すような構造を得る。ここで、残存するマスク層１２の側壁１５は、メサパターン膜１１の側壁１４（図３参照）の形状を反映し、逆テーパ状の傾斜面となっている。このようにして、第１のマスク層としてのメサパターン膜１１を除去することにより、上記膜としてのマスク層１２（図５参照）からなる第２のマスク層１２（図６参照）を形成する工程を実施する。

次に、選択成長工程（Ｓ５０）を実施する。具体的には、たとえばＭＯＣＶＤ法（有機金属気相成長法）により、バッファ層３上にＧａＮのエピタキシャル膜１６を成長させる。このようにして、第２のマスク層（図６のマスク層１２）をマスクとして、ＧａＮ基板２上にメサ構造部４を構成するエピタキシャル膜を選択成長させる工程を実施する。なお、ＭＢＥ法（分子線エピタキシー法）を用いてエピタキシャル膜１６を形成する場合には、マスク層１２上にも当該エピタキシャル膜１６が形成されるため、図７に示すような構造となる。

その後、マスク層を除去する工程（Ｓ６０）を実施する。この工程（Ｓ６０）では、第２のマスク層としてのマスク層１２を除去することが可能な薬液を用いたウエットエッチングなどを実施する。この結果、図７に示すようにマスク層１２上にエピタキシャル膜１６が形成されている場合でも、当該マスク層１２上のエピタキシャル膜をマスク層１２と同時に除去（リフトオフ）できる。この結果、図８に示すような構造を得る。図８に示すように、バッファ層３上に形成されたメサ構造部４は、その側壁が順テーパ状に傾斜している。

次に、後工程（Ｓ７０）を実施する。具体的には、メサ構造部４の上部表面およびＧａＮ基板２の裏面（バッファ層３が形成された表面と反対側の裏面）にそれぞれショットキー電極５、オーミック電極６を形成する。ショットキー電極５としては、たとえば金（Ａｕ）からなる電極を形成することができる。また、オーミック電極６としては、たとえばチタン（Ｔｉ）などを含む複数の金属層からなる多層構造の電極とすることができる。このようにして、図１に示した半導体装置としてのショットキーバリアダイオードを得ることができる。

また、上述したショットキーバリアダイオードの製造方法では、メサ構造部４を形成するためにドライエッチングなどを用いないため、メサ構造部４の表面に当該ドライエッチングなどによる加工ダメージ層が形成されることを防止できる。このため、メサ構造部４における加工ダメージ層の存在に起因するショットキーバリアダイオードの性能劣化を防止でき、高い耐圧を示すショットキーバリアダイオードを得ることができる。

また、メサパターン膜１１の側壁が順テーパ状の形状となっているため、結果的にマスク層１２の側壁が逆テーパ状となり、当該マスク層１２を利用して形成されるメサ構造部４の側壁を順テーパ状とすることができるとともに、図９に示したような突出部１０３の形成を抑制できる。

（実施例）
上述した半導体装置の製造方法を用いて、ショットキーバリアダイオードを形成した。

まず、ＧａＮ基板として、キャリア濃度３×１０^１８ｃｍ^−３、厚さが４００μｍ、平面形状が円形状でサイズが２インチのｎ型ＧａＮ基板を準備した。そして、当該ＧａＮ基板の主表面上に、ＭＯＣＶＤ法を用いてバッファ層を形成した。バッファ層の膜厚は０．５μｍとした。

次に、図２のメサのパターン膜形成工程（Ｓ１０）として、レジストを塗布した。レジストの塗布膜厚は４μｍとした。そして、形成するべきメサ構造部の平面形状と同じパターンをアライナー露光により当該レジストに転写し、現像処理を行なうことで図３に示すようなメサパターン膜１１を形成した。メサパターン膜１１の高さは３μｍ、底辺の幅は２５０μｍ、上部表面の幅は２００μｍであった。

次に、マスク層形成工程（Ｓ２０）として、スパッタリング法によりＳｉＯ_２膜をマスク層１２としてＧａＮ基板の表面全体に形成した。このＳｉＯ_２からなるマスク層１２の厚みは１μｍとした。なお、このＳｉＯ２膜の形成条件としては、スパッタリング装置のパワーを５００Ｗ、雰囲気圧力を０．５Ｐａ、雰囲気ガスとしてのアルゴン（Ａｒ）ガスの流量を２０ｓｃｃｍ、酸素分圧を１０％とした。この結果、図４に示したような構造を得た。

次に、図２に示した工程（Ｓ３０）として、ＢＨＦ（緩衝フッ酸）を用いてエッチング処理を行ない、メサパターン膜１１の側壁上に位置するＳｉＯ_２からなるマスク層１２の部分を除去した。ＢＨＦによるエッチングでは、メサパターン膜１１の側壁上に形成されたＳｉＯ_２膜のエッチングレートが他の領域に形成されたＳｉＯ_２膜のエッチングレートより大きいことから、図５に示したような構造を得た。

次に、図２に示した工程（Ｓ４０）として、剥離液などの薬液を用いて、レジスト膜からなるメサパターン膜１１（図５参照）を除去した。また、同時にメサパターン膜１１上に残存していたマスク層１２の部分も除去（リフトオフ）された。この結果、図６に示すようなＳｉＯ２膜からなるマスク層１２のみが残存した構造を得た。

次に、選択成長工程（Ｓ５０）として、ＭＯＣＶＤ法により、バッファ層３上にＧａＮのエピタキシャル膜１６を成長させた。成膜条件としては、基板温度を１０００℃以上１２００℃以下、具体的には１０５０℃とし、雰囲気圧力を１００Ｔｏｒｒ以上４００Ｔｏｒｒ以下、具体的には３００Ｔｏｒｒとし、原料ガスとしてトリメチルガリウム（ＴＭＧ）、アンモニア（ＮＨ_３）、ドーピングガスとしてシラン（ＳｉＨ_４）を使用した。

その後、マスク層を除去する工程（Ｓ６０）として、ＢＨＦによりＳｉＯ_２からなるマスク層１２を除去した。この結果、図８に示すようなメサ構造部４を得た。

次に、後工程（Ｓ７０）として、メサ構造部の上部表面およびＧａＮ基板の裏面にそれぞれ電極を形成した。具体的には、ＧａＮ基板の裏面を有機洗浄してから、さらに１０％塩酸により洗浄した後、ＧａＮ基板の裏面にオーミック電極を形成した。当該オーミック電極としては、ＧａＮ基板側からチタン（Ｔｉ）：２０ｎｍ／アルミニウム（Ａｌ）：１００ｎｍ／Ｔｉ：２０ｎｍ／金（Ａｕ）：２００ｎｍという積層構造の電極を蒸着法により形成した。また、このような積層構造の電極を形成した後、ＲＴＡにより加熱温度６００℃、加熱時間２分の合金化処理を行なった。

また、メサ構造部側について有機洗浄を行ない、１０％塩酸にて３分間洗浄した後、金からなるショットキー電極をメサ構造部の上部表面に蒸着法により形成した。具体的には、予めショットキー電極が形成されるべき領域に開口パターンが形成されたレジストパターンをフォトリソグラフィ法により形成した後、レジストパターン全面にショットキー電極を構成する金（Ａｕ）膜（厚み４００ｎｍ）を蒸着法により形成する。この後、レジストパターンを除去することにより、レジストパターン上に形成されたＡｕ膜を除去（リフトオフ）する。このようにして、ショットキー電極をメサ構造部の上部表面に形成した。なお、当該ショットキー電極の平面形状はたとえば直径２００μｍの円形状とした。このようにして、メサ構造部を備えるショットキーバリアダイオードを形成することができた。

今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明は、メサ構造部を備えるショットキーバリアダイオードに特に有利に適用される。

本発明によるショットキーバリアダイオードの実施の形態を示す断面模式図である。 図１に示したショットキーバリアダイオードの製造方法を説明するためのフローチャートである。 図２に示したショットキーバリアダイオードの製造方法を説明するための断面模式図である。 図２に示したショットキーバリアダイオードの製造方法を説明するための断面模式図である。 図２に示したショットキーバリアダイオードの製造方法を説明するための断面模式図である。 図２に示したショットキーバリアダイオードの製造方法を説明するための断面模式図である。 図２に示したショットキーバリアダイオードの製造方法を説明するための断面模式図である。 図２に示したショットキーバリアダイオードの製造方法を説明するための断面模式図である。 従来のメサ構造部の製造方法を説明するための断面模式図である。

符号の説明

１ ショットキーバリアダイオード、２ ＧａＮ基板、３ バッファ層、４，１０４ メサ構造部、５ ショットキー電極、６ オーミック電極、７，８，１４，１５，１１５ 側壁、１１ メサパターン膜、１２，１０１ マスク層、１６ エピタキシャル膜、１０２ 基板、１０３ 突出部。

Claims (8)

1. 基板上に、前記基板の表面の一部を覆うと共に側面が前記基板の表面に対して順テーパ状になっている第１のマスク層を形成する工程と、
   前記第１のマスク層の前記側面に接触するように、第２のマスク層となるべき膜を形成する工程と、
   前記第１のマスク層を除去することにより、前記膜からなる前記第２のマスク層を形成する工程と、
   前記第２のマスク層をマスクとして、前記基板上にメサ構造部を構成するエピタキシャル膜を選択成長させる工程と、
   前記第２のマスク層を除去する工程と、を備える、ショットキーバリアダイオードの製造方法。
2. 前記第２のマスク層となるべき膜を形成する工程では、窒化ケイ素、酸窒化ケイ素、酸化珪素、窒化アルミニウム、および融点が１４００℃以上の金属からなる群から選択される１つを材料とする膜を形成する、請求項１に記載のショットキーバリアダイオードの製造方法。
3. 前記第２のマスク層となるべき膜を形成する工程では、プラズマＣＶＤ法、熱ＣＶＤ法、スパッタ法、電子線蒸着法、エピタキシャル成長法のいずれか１つを用いて前記膜を形成する、請求項２に記載のショットキーバリアダイオードの製造方法。
4. ワイドバンドギャップ半導体からなる基板と、
   前記基板上に選択エピタキシャル成長法により形成されたメサ構造部とを備える、ショットキーバリアダイオード。
5. 前記メサ構造部の底壁と、前記メサ構造部の底壁下に位置する下地層との界面は、前記下地層において前記メサ構造部の側方に位置する領域の上部表面と同一平面上に位置する、請求項４に記載のショットキーバリアダイオード。
6. 前記基板の転位密度は１×１０^８ｃｍ^−２以下であり、前記基板のキャリア濃度は１×１０^１７ｃｍ^−３以上１×１０^１９ｃｍ^−３以下である、請求項４または５に記載のショットキーバリアダイオード。
7. 前記メサ構造部の高さは０．２μｍ以上２０μｍ以下である、請求項４〜６のいずれか１項に記載のショットキーバリアダイオード。
8. 前記メサ構造部でのキャリア濃度は１×１０^１４ｃｍ^−３以上１×１０^１７ｃｍ^−３以下である、請求項４〜７のいずれか１項に記載のショットキーバリアダイオード。

Images