WO2023228868A1 - 電子デバイス用基板及びその製造方法 - Google Patents

電子デバイス用基板及びその製造方法 Download PDF

Info

Publication number
WO2023228868A1
WO2023228868A1 PCT/JP2023/018662 JP2023018662W WO2023228868A1 WO 2023228868 A1 WO2023228868 A1 WO 2023228868A1 JP 2023018662 W JP2023018662 W JP 2023018662W WO 2023228868 A1 WO2023228868 A1 WO 2023228868A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
single crystal
silicon single
oxide film
bonded
Prior art date
Application number
PCT/JP2023/018662
Other languages
English (en)
French (fr)
Inventor
和徳 萩本
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2022144862A external-priority patent/JP2023174446A/ja
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Publication of WO2023228868A1 publication Critical patent/WO2023228868A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy

Definitions

  • the present invention relates to a substrate for electronic devices and a method for manufacturing the same, and particularly to a substrate for electronic devices in which a nitride semiconductor is formed on a silicon substrate and a method for manufacturing the same.
  • Nitride semiconductors such as GaN and AlN can be used to fabricate high electron mobility transistors (HEMT) and high voltage electronic devices using two-dimensional electron gas.
  • HEMT high electron mobility transistors
  • nitride semiconductor wafer in which these nitride semiconductors are grown on a substrate, and conventionally, a sapphire substrate or a SiC substrate has been used as a growth substrate.
  • a sapphire substrate or a SiC substrate has been used as a growth substrate.
  • epitaxial growth of nitride semiconductors by vapor phase growth on silicon single crystal substrates has also been performed.
  • the production of epitaxial growth films of nitride semiconductors by vapor phase growth on silicon single crystal substrates is advantageous in that it allows the use of larger diameter substrates than sapphire or SiC substrates, resulting in higher device productivity and ease of processing. It is.
  • an AlN buffer layer is stacked on a bare Si substrate, and a GaN-HEMT structure epitaxial layer is stacked on top of the bare Si substrate to produce an epitaxial substrate for power devices or RF devices.
  • a GaN-HEMT structure epitaxial layer is stacked on top of the bare Si substrate to produce an epitaxial substrate for power devices or RF devices.
  • a method of increasing the thickness of a silicon single crystal substrate is to bond two silicon single crystal substrates together.
  • Patent Document 1 discloses that the thickness of the bonded substrates is 2 mm or more. Further, Patent Document 2 discloses a combination of two substrates to be bonded together, in which a bond wafer has a ⁇ 111 ⁇ surface orientation, a base wafer has a ⁇ 100 ⁇ surface orientation, and a resistivity of 0.1 ⁇ cm or less. has been done.
  • the present invention has been made in order to solve the above problems, and provides a substrate for electronic devices in which a nitride semiconductor is formed on a silicon single crystal, which has higher breaking strength, and a method for manufacturing the same.
  • the purpose is to provide.
  • the present invention provides a substrate for an electronic device in which a nitride semiconductor film is formed on a silicon single crystal bonded substrate, wherein the bonded substrate has a crystal plane orientation of ⁇ 111 ⁇ .
  • a first silicon single crystal substrate and a second silicon single crystal substrate whose crystal plane orientation is ⁇ 111 ⁇ are bonded via an oxide film, and the thickness of the oxide film is 2 nm or more and 470 nm or less.
  • a substrate for an electronic device characterized by the following.
  • the bonded substrate is a substrate bonded through an oxide film, and the thickness of the oxide film is If the thickness is as thin as 2 nm or more and 470 nm or less, the substrate for electronic devices can have higher breaking strength.
  • the present invention also provides a substrate for an electronic device in which a nitride semiconductor film is formed on a silicon single crystal bonded substrate, wherein the bonded substrate is made of a first silicon single crystal whose crystal plane orientation is ⁇ 111 ⁇ .
  • a substrate for an electronic device is provided, wherein a substrate and a second silicon single crystal substrate are bonded via an oxide film, and the oxide film has a thickness of 2 nm or more and 470 nm or less.
  • the bonded substrate is a substrate bonded via an oxide film, and the oxide film is If the film thickness is as thin as 2 nm or more and 470 nm or less, the substrate for electronic devices can have higher breaking strength.
  • the crystal plane orientation of the second silicon single crystal substrate can be set to ⁇ 100 ⁇ .
  • the thickness of the oxide film can be 2 nm or more and 190 nm or less.
  • the electronic device substrate of the present invention by setting the thickness of the oxide film within this range, the electronic device substrate can have high breaking strength.
  • the bonded substrate may be a substrate in which the notch of the first silicon single crystal substrate and the notch of the second silicon single crystal substrate are bonded with a rotational deviation of 15° to 165°. preferable.
  • the electronic device substrate will have higher breaking strength.
  • the diameter of the bonded substrate may be 300 mm or more.
  • the substrate with high breaking strength of the present invention is particularly effective for substrates for electronic devices with a large diameter, such as a diameter of 300 mm or more.
  • the present invention also provides a method for manufacturing an electronic device substrate in which a nitride semiconductor film is formed on a silicon single crystal bonded substrate, the first silicon single crystal substrate having a crystal plane orientation of ⁇ 111 ⁇ ; A step of preparing a second silicon single crystal substrate having a ⁇ 111 ⁇ plane orientation, and a step of forming an oxide film on the surface of at least one of the first silicon single crystal substrate and the second silicon single crystal substrate.
  • the first silicon single crystal substrate and the second silicon single crystal substrate are overlapped with the oxide film interposed therebetween, and heat treatment is performed to separate the first silicon single crystal substrate and the second silicon single crystal substrate.
  • the film thickness of the oxide film formed in the step of forming the oxide film is set such that the film thickness of the oxide film via the first silicon single crystal substrate and the second silicon single crystal substrate is 2 nm or more and 470 nm or less.
  • a method for manufacturing a substrate for an electronic device characterized by forming a substrate for an electronic device.
  • the bonding substrate is a substrate bonded via an oxide film, and the oxide film is as thin as 2 nm or more and 470 nm or less. Therefore, it is possible to manufacture an electronic device substrate with higher breaking strength.
  • the present invention also provides a method for manufacturing an electronic device substrate in which a nitride semiconductor film is formed on a silicon single crystal bonded substrate, comprising: a first silicon single crystal substrate having a crystal plane orientation of ⁇ 111 ⁇ ; a step of preparing a second silicon single crystal substrate; a step of forming an oxide film on the surface of at least one of the first silicon single crystal substrate and the second silicon single crystal substrate; bonding the first silicon single crystal substrate and the second silicon single crystal substrate by overlapping the crystal substrate and the second silicon single crystal substrate via the oxide film and performing heat treatment; a step of producing the bonded substrate; and a step of epitaxially growing the nitride semiconductor film on the surface of the first silicon single crystal substrate of the bonded substrate, and forming the oxide film in the step of forming the oxide film.
  • the film thickness of the oxide film is formed such that the film thickness of the oxide film via the first silicon single crystal substrate and the second silicon single crystal substrate is 2 nm or more and 470 nm or less.
  • the bonded substrate is a substrate bonded via an oxide film, and the thickness of the oxide film is 2 nm or more and 470 nm or less. Since it can be made as thin as possible, it is possible to manufacture a substrate for electronic devices with higher breaking strength.
  • the crystal plane orientation of the second silicon single crystal substrate can be set to ⁇ 100 ⁇ .
  • first silicon single crystal substrate and the second silicon single crystal substrate have such a combination of crystal plane orientations, an electronic device substrate with high fracture strength can be manufactured.
  • the film thickness of the oxide film formed in the step of forming the oxide film may be adjusted between the first silicon single crystal substrate and the second silicon single crystal substrate.
  • the intervening oxide film can be formed to have a thickness of 2 nm or more and 190 nm or less.
  • an electronic device substrate with high breaking strength can be manufactured by setting the thickness of the oxide film within such a range.
  • the notch of the first silicon single crystal substrate and the notch of the second silicon single crystal substrate are connected with a rotational shift of 15° to 165°.
  • the diameters of the first silicon single crystal substrate and the second silicon single crystal substrate to be prepared can be 300 mm or more.
  • a substrate with high breaking strength such as the electronic device substrate manufactured by the manufacturing method of the present invention, is particularly effective for manufacturing large diameter electronic device substrates such as 300 mm or more in diameter.
  • the bonding substrate is a substrate bonded via an oxide film, and the oxide film has a thin film thickness of 2 nm or more and 470 nm or less, so that it is more susceptible to destruction.
  • a substrate for electronic devices with high strength can be provided.
  • the method for manufacturing an electronic device substrate of the present invention can manufacture such an electronic device substrate. Therefore, the quality of the electronic device substrate on which the nitride semiconductor film is formed can be improved, and productivity can be increased.
  • FIG. 1 is a schematic cross-sectional view showing an example of an electronic device substrate of the present invention.
  • FIG. 2 is a conceptual diagram illustrating the positional relationship of notches in a first silicon single crystal substrate and a second silicon single crystal substrate when viewed from the main surface side of a bonded substrate in the electronic device substrate of the present invention.
  • 1 is a flow diagram schematically showing an example of a method for manufacturing a substrate for an electronic device according to the present invention. It is a schematic diagram showing the state of a breaking load test. (a) It is a view seen from above in the vertical direction. (b) It is a view seen from the side.
  • Examples 1 is a graph showing the results of Examples 1-1 to 1-9 and Comparative Examples 1-1 and 1-2, as well as Examples 3-1 to 3-8 and Comparative Examples 3-1 and 3-2.
  • 2 is a graph showing the results of Examples 2-1 to 2-8 and Examples 4-1 to 4-8.
  • a nitride semiconductor film 21 is formed on a silicon single crystal bonded substrate 10.
  • the silicon single crystal bonded substrate 10 is also simply referred to as a "bonded substrate.”
  • the first silicon single crystal substrate 11 whose crystal plane orientation is ⁇ 111 ⁇ and the second silicon single crystal substrate 12 whose crystal plane orientation is ⁇ 111 ⁇ have an oxide film 13.
  • the substrate is bonded through the substrate.
  • nitride semiconductor film 21 is formed on first silicon single crystal substrate 11.
  • the electronic device substrate 20 of the present invention is characterized in that the oxide film 13 has a thickness of 2 nm or more and 470 nm or less.
  • the bonded substrate 10 may be a substrate in which a first silicon single crystal substrate 11 whose crystal plane orientation is ⁇ 111 ⁇ and a second silicon single crystal substrate 12 are bonded via an oxide film 13.
  • the nitride semiconductor film 21 is formed on the first silicon single crystal substrate 11, as shown in FIG.
  • the electronic device substrate 20 of the present invention is characterized in that the oxide film 13 has a thickness of 2 nm or more and 470 nm or less.
  • the crystal plane orientation of the second silicon single crystal substrate 12 can be set to ⁇ 100 ⁇ .
  • ⁇ means a generic term for equivalent crystal plane orientations, and () means each crystal plane orientation.
  • ⁇ > indicates a generic term for equivalent crystal axis directions, and [] means each direction of the crystal axis directions.
  • the crystal plane orientations of the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 may each have an off angle of several degrees (approximately 5 degrees or less).
  • the thickness of the epitaxial layer of electronic devices for example, by increasing the thickness of the GaN epitaxial layer. It is necessary to fabricate a thick GaN on Si). In order to increase the thickness of the epitaxial layer, it is sufficient to increase the thickness of a silicon single crystal substrate and perform epitaxial growth.
  • One way to increase the thickness of a silicon substrate is to create a bonded substrate by bonding two silicon single crystal substrates together, but when such a bonded substrate (bonded substrate) is used, A substrate with strong breaking strength was desired.
  • the thickness of the oxide film 13 is set to be 2 nm or more and 470 nm or less, as described above.
  • the fracture strength of the bonded substrate 10 can be improved by using the bonded substrate 10 with the oxide film 13 interposed therebetween having a film thickness within this range, compared to a case where no oxide film is formed. Therefore, even if the nitride semiconductor film 21 is formed on the bonded substrate 10, the breaking strength can be improved. It is considered that the presence of the oxide film 13 allows the oxide film 13 to function as a buffer layer when stress is applied.
  • the thickness of the oxide film 13 is preferably 2 nm or more and 190 nm or less in view of the magnitude of the effect and ease of controlling the oxide film thickness. Even if the thickness of the oxide film 13 is made thicker, such as exceeding 470 nm, the effect of forming the oxide film 13 will be moderately reduced, and the oxidation time for forming the oxide film 13 will also become longer, which is an advantage. There is no.
  • the silicon single crystal bonded substrate 10 is bonded with the notch of the first silicon single crystal substrate 11 and the notch of the second silicon single crystal substrate 12 rotated 15° to 165°. It is preferable that the substrate is made of aluminum. In this way, by shifting the position of the notch in the bonded substrate 10, the breaking strength can be further improved.
  • the diameter of the bonded substrate may be 300 mm or more.
  • the substrate with high breaking strength of the present invention is particularly effective for substrates for electronic devices with a large diameter, such as a diameter of 300 mm or more.
  • the combined substrate 10 (and the electronic device substrate 20) can also have a large diameter of 300 mm or more. Conventionally, such a large-diameter substrate may not have sufficient substrate strength and cracks may occur, but in the present invention, as described above, the electronic device substrate 20 has a higher breaking strength. can do.
  • the upper limit of the diameter of the bonded substrate 10 (and the electronic device substrate 20) is not particularly limited, it can be, for example, 450 mm or less.
  • the diameters of the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 are also 300 mm or more.
  • the respective thicknesses of the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 are not particularly limited, but those that meet standards can be suitably used. In particular, for a diameter of 300 mm, the thickness may be 775 ⁇ m.
  • Such silicon single crystal substrates are commonly used as substrates for devices, are inexpensive, and can be used without any particular problems.
  • the thickness of the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 may be, for example, 500 ⁇ m to 1500 ⁇ m.
  • the thickness of the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 may not be the same, that is, the thickness of the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12
  • the ratio is not limited to 1. Even if this thickness ratio is other than 1, the same effect can be obtained as long as the total thickness of the bonded substrate 10 is the same.
  • the thickness of the bonded substrate 10 in which the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 are bonded is not limited to 775 ⁇ m ⁇ 2. It is known that the thicker the substrate, the stronger the strength against breaking load. Therefore, in the configuration of the present invention, for example, if the bonded bonded substrate 10 is made to correspond to the spec thickness of 775 ⁇ m of one commonly available substrate with a diameter of 300 mm, the configuration of the present invention both has a first thickness of 775 ⁇ m. Although the strength is not as strong as that of a bonded silicon single crystal substrate 11 and a second silicon single crystal substrate 12 (thickness is approximately 1550 ⁇ m), the strength is greater than that of a single substrate of the same thickness (775 ⁇ m).
  • the thickness ratio between the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 is not limited to 1.
  • two thin first silicon single crystal substrates 11 and second silicon single crystal substrates 12 may be bonded to have a total thickness of 775 ⁇ m, The thickness may be adjusted to 775 ⁇ m by bonding and grinding two sheets of normal specification products (thickness: 775 ⁇ m).
  • the crystal plane orientation of the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 is ⁇ 111 ⁇ , and as an example, the notch position is ⁇ 110>. It shows something that is a direction.
  • the notch position is not rotated (0° rotation), 10° rotation, 15° rotation, and 20°, respectively. Rotation, 30° rotation, and 60° rotation are shown. That is, in each of the figures of FIGS.
  • the position of the notch of the first silicon single crystal substrate 11 is shown facing directly downward, and the position of the notch of the second silicon single crystal substrate 11 is shown with a broken line.
  • the position of the notch on the substrate 12 is shifted depending on the angle of each figure.
  • the breaking strength can be further increased.
  • the angle of rotational deviation is preferably 15° or more, as shown in FIGS. 2(c) to 2(f), rather than 10° in FIG. 2(b). Further, it is preferable that the rotational deviation between the positions of the notch of the first silicon single crystal substrate 11 and the notch of the second silicon single crystal substrate 12 is 15° or more and 165° or less.
  • the orientations of the notches in the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 are not particularly limited.
  • the positions of the notches of the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 are not limited to the ⁇ 110> direction, but may be placed in other directions.
  • the difference in strength due to the angular deviation of the notch is caused by the relative position of the notch, which is physically weak against the breaking load.
  • the present invention has similar effects.
  • the nitride semiconductor film 21 is formed on the surface of the first silicon single crystal substrate 11 whose crystal plane orientation is ⁇ 111 ⁇ , good nitridation is possible. A physical semiconductor film 21 is now formed.
  • a first silicon single crystal substrate 11 and a second silicon single crystal substrate 12 are prepared (step S11).
  • silicon single crystal substrates having a crystal plane orientation of ⁇ 111 ⁇ are prepared as both the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12.
  • the diameters of the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 to be prepared can be 300 mm or more.
  • step S11 a first silicon single crystal substrate 11 whose crystal plane orientation is ⁇ 111 ⁇ is prepared, and a second silicon single crystal substrate 12 whose crystal plane orientation is not ⁇ 111 ⁇ is prepared. You can also prepare.
  • the crystal plane orientation of the second silicon single crystal substrate 12 is preferably ⁇ 100 ⁇ . Even with such a combination of the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12, the subsequent steps can be performed in the same manner.
  • first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 are bonded together to form a single silicon single crystal substrate bonded substrate 20, the first silicon single crystal substrate 11 is a bonded wafer,
  • the second silicon single crystal substrate 12 can also be called a base wafer.
  • each of the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 is not particularly limited, but one that conforms to the standard can be suitably used. Further, the resistivity and impurity concentration of each of the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 can be set as appropriate.
  • an oxide film is formed on the surface of at least one of the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 (step S12).
  • the oxide film formed here will become the oxide film 13 shown in FIG. 1 after both silicon single crystal substrates are bonded.
  • the method for forming this oxide film is not particularly limited, but for example, an oxide film (thermal oxide film) can be formed on the surface by performing oxidation heat treatment.
  • the thickness of the oxide film is determined by bonding the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 together in step S13, which will be described later.
  • the oxide film 13 is formed so that the thickness of the oxide film 13 through the substrate 12 is 2 nm or more and 470 nm or less.
  • An oxide film may be formed on each of the two silicon single crystal substrates, or an oxide film may be formed on one of the silicon single crystal substrates. Further, the oxide film formed here may be formed as a natural oxide film as long as it has a thickness of 2 nm or more upon bonding.
  • the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 are bonded (step S13).
  • the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 are placed on top of each other via the oxide film formed in step S12, and are bonded by heat treatment. Thereby, the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 are firmly bonded, and a bonded substrate 10 (see FIG. 1) is produced.
  • the thickness of the oxide film formed in the step of forming an oxide film in step S12 is the thickness of the oxide film 13 formed through the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12.
  • the thickness of the oxide film 13 after bonding both substrates in step S13 can be made to be 2 nm or more and 470 nm or less.
  • the thickness of the oxide film formed in this step S12 is such that the thickness of the oxide film 13 via the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 is 2 nm or more and 190 nm or less. It is preferable.
  • the conditions (atmosphere, temperature, time, etc.) for the heat treatment are not particularly limited as long as the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 can be bonded.
  • the temperature of this bonding heat treatment can be, for example, 400° C. or higher and 1200° C. or lower in a nitrogen atmosphere for 1 to 12 hours.
  • the notch of the first silicon single crystal substrate 11 and the notch of the second silicon single crystal substrate 12 are bonded with a rotational deviation of 15° to 165°. is preferred (see Figure 2).
  • the bonded substrate 10 After this bonding heat treatment, it is preferable to clean the surface of the bonded substrate 10 before epitaxial growth of a nitride semiconductor film, which will be described later. In particular, it is preferable to remove the oxide film formed on the surface of the bonded substrate 10 (particularly on the surface of the first silicon single crystal substrate 11) by hydrofluoric acid spin cleaning or the like.
  • a nitride semiconductor film 21 (see FIG. 1) is epitaxially grown on the surface of the silicon single crystal substrate 11 (step S14).
  • both sides may be polished before this bonding, or even if both sides are not polished before bonding, one side of the main surface to be grown may be polished after bonding and before epitaxial growth. can be applied.
  • the second silicon single crystal substrate 12 may also be polished on both sides.
  • an AlN layer, a GaN layer, an AlGaN layer, etc. can be formed.
  • This nitride semiconductor film 21 can be formed by a normal method. Further, an intermediate layer (buffer layer) may be formed as appropriate. In this way, the electronic device substrate 20 shown in FIG. 1 can be manufactured.
  • Example 1-1 to 1-9 Comparative Example 1-1
  • the electronic device substrate 20 shown in FIG. 1 was manufactured according to the method for manufacturing an electronic device substrate of the present invention shown in FIG.
  • a silicon single crystal substrate is polished on both sides, has a diameter of 300 mm, a thickness of 775 ⁇ m, has a crystal plane orientation of ⁇ 111 ⁇ , p-type, has a resistivity of 5000 ⁇ cm, and has a notch formed in the ⁇ 110> direction.
  • the second silicon single crystal substrate 12 a double-sided polished silicon single crystal with a diameter of 300 mm, a thickness of 775 ⁇ m, a crystal plane orientation of ⁇ 111 ⁇ , p-type, a resistivity of 5000 ⁇ cm, and a notch in the ⁇ 110> direction.
  • a substrate was prepared (step S11). Note that the interstitial oxygen concentration Oi was 16 ppm (JEIDA standard) for both the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12.
  • a surface oxide film was formed on these two prepared silicon single crystal substrates (step S12).
  • the film thickness of the oxide film was 2 nm (Example 1-1), 23 nm (Example 1-2), 80 nm (Example 1-3), and 150 nm (Example 1-3) when two silicon single crystal substrates were bonded together.
  • Example 1-4 190 nm (Example 1-5), 220 nm (Example 1-6), 280 nm (Example 1-7), 350 nm (Example 1-8), 470 nm (Example 1-9) , 600 nm (Comparative Example 1-1).
  • a natural oxide film was formed.
  • Example 1-9 the oxidation heat treatment in Examples 1-2 to 1-9 and Comparative Example 1-1 was performed using a pyrogenic oxidation method.
  • the conditions for the pyrogenic oxidation method were 900°C for 15 minutes (Example 1-2), 900°C for 60 minutes (Example 1-3), 900°C for 142 minutes (Example 1-4), and 900°C for 199 minutes, respectively.
  • Example 1-5 214 minutes at 900°C (Example 1-6), 256 minutes at 900°C (Example 1-7), 301 minutes at 900°C (Example 1-8), 213 minutes at 1000°C (Example 1-8).
  • Example 1-9) and 1000°C for 275 minutes Comparative Example 1-1).
  • Step S13 the two silicon single crystal substrates were overlapped with their notch positions aligned, and a bonding heat treatment was performed at 500° C. in a nitrogen atmosphere to produce a bonded substrate 10 (Step S13). Thereafter, the bonded substrate 10 was subjected to hydrofluoric acid spin cleaning to remove the oxide film on the surface of the bonded substrate 10.
  • a GaN layer of 1000 nm, an AlGaN layer of 20 nm, and a GaN layer of 3 nm were epitaxially grown to a total thickness of 1.8 ⁇ m (step S14).
  • the nitride semiconductor film 21 could be formed without cracking or the like. In this way, the electronic device substrate 20 was manufactured.
  • bonded substrates before forming the nitride semiconductor film were prepared under the same conditions as in Examples 1-1 to 1-9 and Comparative Example 1-1, and the strength of each bonded substrate was measured. .
  • FIG. 4(a) is a diagram seen from above in the vertical direction
  • FIG. 4(b) is a diagram seen from the side.
  • Example 1-2 A bonded substrate was manufactured in the same manner as in Example 1-1, but the following points were changed. After preparing the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12, the oxide film formation in step S12 was not performed on both substrates. Furthermore, the natural oxide film on the bonding surface of both substrates was removed by HF spin cleaning. Thereafter, both substrates were bonded with the natural oxide film removed. The breaking load of this substrate (bonded substrate without an oxide film) was investigated in the same manner as above.
  • Example 1-3 One first silicon single crystal substrate 11 similar to Example 1-1 was prepared. The breaking load of this single board was investigated in the same manner as above.
  • the strength of the bonded substrate 10 in Examples 1-1 to 1-9 was higher than that in Comparative Examples 1-1 to 1-3.
  • the strength when two silicon single crystal substrates are bonded without an oxide film in Comparative Example 1-2 is approximately twice the strength of one non-bonded silicon single crystal substrate in Comparative Example 1-3. I had no choice but to do it.
  • the strength in Examples 1-1 to 1-9 using the bonded substrate 10 bonded via the oxide film 13 was far more than twice that of a single non-bonded silicon single crystal substrate. It can be seen that the strength has been significantly improved.
  • Comparative Example 1-1 600 nm
  • the oxide film thickness exceeded 470 nm the effect of the oxide film was attenuated, sufficient strength could not be obtained, and it took a long time to form the oxide film.
  • Example 2-1 The electronic device substrate 20 was manufactured by performing steps S11 to S14 in the same manner as in Example 1-1 (natural oxide film formation, thickness of oxide film 13 after bonding: 2 nm).
  • Examples 2-2 to 2-8 An electronic device substrate 20 was manufactured in the same manner as in Example 2-1, except that the positions of the notches in the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 were rotated and shifted.
  • the magnitude of the rotational deviation is 10° (Example 2-2), 15° (Example 2-3), 20° (Example 2-4), 30° (Example 2-5), and 60° ( Example 2-6), 170° (Example 2-7), and 180° (Example 2-8).
  • the nitride semiconductor film 21 could be formed without cracking or the like.
  • the bonded substrate 10 before forming the nitride semiconductor film was prepared under the same conditions as in each of Examples 2-1 to 2-8, and the strength (breaking load) of each bonded substrate was measured.
  • the strength measurement of each bonded substrate 10 was carried out in the same manner as in Examples 1-1 to 1-9 and Comparative Examples 1-1 to 1-3.
  • the above breaking load (strength) results are summarized in Table 2 and FIG. 6 (FIG. 6 also shows Examples 4-1 to 4-8, which will be described later).
  • the bonded substrates 10 of Examples 2-3 to 2-6 have particularly high strength, and the rotational deviation of the notches of both substrates is smaller than 15°. The strength was even higher than -2.
  • the rotational deviation of the notch of both substrates is 170° and 180°, and these are 10° and 0°, respectively (i.e., in Example 2-2, 2-1), the notch is located on the opposite side of the substrate. Comparing the intensities of Example 2-1 (0°) and Example 2-8 (180°), they are close values, and the intensities of Example 2-2 (10°) and Example 2-7 (170°) are similar. When compared, the values were close. Therefore, it is considered that when the rotational deviation of the notches on both substrates is 170° and 180°, it is equivalent to when the rotational deviation of the notches on both substrates is 10° and 0°, respectively.
  • Examples 3-1 to 3-8 Comparative Example 3-1
  • the electronic device substrate 20 shown in FIG. 1 was manufactured according to the method for manufacturing an electronic device substrate of the present invention shown in FIG.
  • the second silicon single crystal substrate 12 used was one in which the crystal plane orientation was ⁇ 100 ⁇ and a notch was formed in the ⁇ 100> direction.
  • a silicon single crystal substrate is polished on both sides, has a diameter of 300 mm, a thickness of 775 ⁇ m, has a crystal plane orientation of ⁇ 111 ⁇ , p-type, has a resistivity of 5000 ⁇ cm, and has a notch formed in the ⁇ 110> direction.
  • the second silicon single crystal substrate 12 a double-sided polished silicon single crystal with a diameter of 300 mm, a thickness of 775 ⁇ m, a crystal plane orientation of ⁇ 100 ⁇ , p-type, a resistivity of 5000 ⁇ cm, and a notch formed in the ⁇ 100> direction.
  • a substrate was prepared (step S11). Note that the interstitial oxygen concentration Oi was 16 ppm (JEIDA standard) for both the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12.
  • a surface oxide film was formed on these two prepared silicon single crystal substrates (step S12).
  • the film thickness of the oxide film was 2 nm (Example 3-1), 25 nm (Example 3-2), 83 nm (Example 3-3), and 148 nm (Example 3-2) when two silicon single crystal substrates were bonded together.
  • a natural oxide film was formed.
  • Example 3-2 the oxidation heat treatment in Examples 3-2 to 3-8 was performed using a pyrogenic oxidation method.
  • the conditions for the pyrogenic oxidation method were 900°C for 15 minutes (Example 3-2), 900°C for 60 minutes (Example 3-3), 900°C for 142 minutes (Example 3-4), and 900°C for 199 minutes, respectively.
  • Example 3-5 900°C 214 minutes (Example 3-6), 900°C 256 minutes (Example 3-7), 1000°C 213 minutes (Example 3-8), 1000°C 275 minutes (comparison) Example 3-1).
  • Step S13 the two silicon single crystal substrates were overlapped with their notch positions aligned, and a bonding heat treatment was performed at 500° C. in a nitrogen atmosphere to produce a bonded substrate 10 (Step S13). Thereafter, the bonded substrate 10 was subjected to hydrofluoric acid spin cleaning to remove the oxide film on the surface of the bonded substrate 10.
  • a GaN layer of 1000 nm, an AlGaN layer of 20 nm, and a GaN layer of 3 nm were epitaxially grown to a total thickness of 1.8 ⁇ m (step S14).
  • the nitride semiconductor film 21 could be formed without cracking or the like. In this way, the electronic device substrate 20 was manufactured.
  • a bonded substrate before forming a nitride semiconductor film was prepared under the same conditions as in Examples 3-1 to 3-8 and Comparative Example 3-1, and the strength was measured in the same manner as above. .
  • Example 3-2 The process up to the production of a bonded substrate was carried out in the same manner as in Example 3-1, but the following points were changed. After preparing the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12, the oxide film formation in step S12 was not performed on both substrates. Furthermore, the natural oxide film on the bonding surface of both substrates was removed by HF spin cleaning. Thereafter, both substrates were bonded with the natural oxide film removed. The breaking load of this substrate (bonded substrate without an oxide film) was investigated in the same manner as above.
  • the strength of the bonded substrate 10 in Examples 3-1 to 3-8 was higher than that in Comparative Examples 3-1 and 3-2.
  • the strength when two silicon single crystal substrates are bonded without an oxide film in Comparative Example 3-2 is approximately twice the strength of one non-bonded silicon single crystal substrate in Comparative Example 1-3. I had no choice but to do it.
  • the strength in Examples 3-1 to 3-8 using bonded substrates 10 bonded via oxide film 13 was far more than twice that of a single non-bonded silicon single crystal substrate. It can be seen that the strength has been significantly improved.
  • Example 4-1 The electronic device substrate 20 was manufactured by performing steps S11 to S14 in the same manner as in Example 3-1 (formation of natural oxide film, thickness of oxide film 13 after bonding: 2 nm).
  • Examples 4-2 to 4-8 An electronic device substrate 20 was manufactured in the same manner as in Example 4-1, except that the positions of the notches in the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 were rotated and shifted.
  • the magnitude of the rotational deviation is 10° (Example 4-2), 15° (Example 4-3), 20° (Example 4-4), 30° (Example 4-5), and 60° ( Example 4-6), 170° (Example 4-7), and 180° (Example 4-8).
  • the nitride semiconductor film 21 could be formed without any cracks or the like.
  • the bonded substrate 10 before forming the nitride semiconductor film was prepared under the same conditions as in each of Examples 4-1 to 4-8, and the strength (breaking load) of each bonded substrate was measured.
  • the strength measurement of each bonded substrate 10 was carried out in the same manner as in Examples 1-1 to 1-9 and Comparative Examples 1-1 to 1-3.
  • the above breaking load (strength) results are summarized in Table 4 and shown in FIG.
  • Example 4-1 to 4-8 all had improved strength compared to Comparative Examples 3-1, 3-2, and 1-3. Note that although Example 4-1 was under the same conditions as Example 3-1, differences in data occurred due to experimental variations.
  • the bonded substrates 10 of Examples 4-3 to 4-6 have particularly high strength, and the rotational deviation of the notches of both substrates is less than 15°. The strength was even higher than -1 and 4-2.
  • the rotational deviation of the notch on both substrates is 170° and 180°, and these are 10° and 0°, respectively (i.e., in Example 4-2, 4-1), the notch is located on the opposite side of the substrate. Comparing the intensities of Example 4-1 (0°) and Example 4-8 (180°), they are close values, and the intensities of Example 4-2 (10°) and Example 4-7 (170°) are similar. When compared, the values were close. Therefore, it is considered that when the rotational deviation of the notches on both substrates is 170° and 180°, it is equivalent to when the rotational deviation of the notches on both substrates is 10° and 0°, respectively.
  • Example 5 After bonding, the bonded substrate 10 manufactured under the conditions of Example 2-5 was adjusted to a thickness of 775 ⁇ m by grinding, polishing, and etching. The strength (breaking load) of this bonded substrate 10 was measured in the same manner as in Examples 1-1 to 1-9 and Comparative Examples 1-1 to 1-3. As a result, the breaking load (strength) of Example 5 was 912N. The breaking load (strength) of Comparative Example 1-3 (that is, the same as Example 5 with a total thickness of 775 ⁇ m but consisting of one substrate) was 305 N as shown in Table 1, so the The breaking load of Example 5 was improved compared to Comparative Examples 1-3.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本発明は、シリコン単結晶の結合基板上に窒化物半導体膜が形成された電子デバイス用基板であって、前記結合基板は、結晶面方位が｛１１１｝である第一のシリコン単結晶基板と、結晶面方位が｛１１１｝である第二のシリコン単結晶基板が、酸化膜を介して結合された基板であり、前記酸化膜の膜厚が２ｎｍ以上４７０ｎｍ以下である電子デバイス用基板である。これにより、シリコン単結晶上に窒化物半導体が形成された電子デバイス用基板であって、より破壊強度が高い電子デバイス用基板が提供される。

Description

電子デバイス用基板及びその製造方法
　本発明は、電子デバイス用基板及びその製造方法に関し、特に、シリコン基板上に窒化物半導体が形成された電子デバイス用基板及びその製造方法に関する。
　ＧａＮやＡｌＮをはじめとする窒化物半導体は、２次元電子ガスを用いた高電子移動度トランジスタ（ＨＥＭＴ）や高耐圧電子デバイスの作製に用いることができる。
　これらの窒化物半導体を基板上に成長させた窒化物半導体ウェーハを製作することは難しく、従来、成長用基板としてサファイア基板やＳｉＣ基板が用いられている。しかし、基板の大直径化（大口径化）のためや基板のコストを抑えるために、シリコン単結晶基板上への気相成長による窒化物半導体のエピタキシャル成長も行われてきている。シリコン単結晶基板上への気相成長による窒化物半導体のエピタキシャル成長膜の作製は、サファイア基板やＳｉＣ基板に比べて大直径の基板が使用できるのでデバイスの生産性が高く、加工しやすい点で有利である。ただし、シリコン単結晶基板上への窒化物半導体の気相成長では、格子定数差や熱膨張係数差による応力により、反りの増大やスリップ、割れ等が発生しやすく、成長条件や緩和層による応力低減が行われている。
　例えば、シリコン単結晶基板上へのエピタキシャル成長では、ベアＳｉ基板上にＡｌＮバッファ層を積み、ＧａＮ－ＨＥＭＴ構造エピタキシャル層を積み、パワーデバイス用やＲＦデバイス用のエピタキシャル基板とすることが行われている。特に、パワーデバイス用のエピタキシャル基板を高耐圧にするには、ＧａＮのエピタキシャル層の厚さを厚くしたＧａＮ　ｏｎ　Ｓｉ（シリコン単結晶上のＧａＮ）を作製する必要がある。エピタキシャル層の厚さを厚くするには、成長用基板であるシリコン単結晶基板を厚くしてエピタキシャル成長すれば良い。そして、シリコン単結晶基板を厚くする方法として、２枚のシリコン単結晶基板を貼り合わせることが行われている。特許文献１では、貼り合せた基板の厚さを２ｍｍ以上とすることが開示されている。また、特許文献２では、貼り合わせる２枚の基板の組み合わせとして、ボンドウェーハが、面方位｛１１１｝であり、ベースウェーハが、面方位｛１００｝、抵抗率０．１Ωｃｍ以下であるものが開示されている。
特開２０２１－０１４３７６号公報 特開２０２１－０２７１８６号公報
　上記のように、特許文献１、特許文献２に開示されたような、２枚の基板を結合した結合基板（貼り合わせ基板）を成長用基板として用いることが知られている。しかしながら、さらなる破壊強度が高い電子デバイス用基板が望まれていた。
　本発明は、上記課題を解決するためになされたもので、シリコン単結晶上に窒化物半導体が形成された電子デバイス用基板であって、より破壊強度が高い電子デバイス用基板及びその製造方法を提供することを目的とする。
　上記課題を解決するために、本発明は、シリコン単結晶の結合基板上に窒化物半導体膜が形成された電子デバイス用基板であって、前記結合基板は、結晶面方位が｛１１１｝である第一のシリコン単結晶基板と、結晶面方位が｛１１１｝である第二のシリコン単結晶基板が、酸化膜を介して結合された基板であり、前記酸化膜の膜厚が２ｎｍ以上４７０ｎｍ以下であることを特徴とする電子デバイス用基板を提供する。
　このように、シリコン単結晶の結合基板上に窒化物半導体膜が形成された電子デバイス用基板において、結合基板が酸化膜を介して結合された基板であり、かつ、該酸化膜の膜厚が２ｎｍ以上４７０ｎｍ以下のように薄いものであれば、より破壊強度が高い電子デバイス用基板とすることができる。
　また、本発明は、シリコン単結晶の結合基板上に窒化物半導体膜が形成された電子デバイス用基板であって、前記結合基板は、結晶面方位が｛１１１｝である第一のシリコン単結晶基板と、第二のシリコン単結晶基板が、酸化膜を介して結合された基板であり、前記酸化膜の膜厚が２ｎｍ以上４７０ｎｍ以下であることを特徴とする電子デバイス用基板を提供する。
　このような態様においても、シリコン単結晶の結合基板上に窒化物半導体膜が形成された電子デバイス用基板において、結合基板が酸化膜を介して結合された基板であり、かつ、該酸化膜の膜厚が２ｎｍ以上４７０ｎｍ以下のように薄いものであれば、より破壊強度が高い電子デバイス用基板とすることができる。
　この場合、前記第二のシリコン単結晶基板の結晶面方位を｛１００｝とすることができる。
　第一のシリコン単結晶基板と第二のシリコン単結晶基板を、このような結晶面方位の組み合わせとしても、破壊強度が高い電子デバイス用基板とすることができる。
　また、本発明の電子デバイス用基板においては、前記酸化膜の膜厚が２ｎｍ以上１９０ｎｍ以下とすることができる。
　本発明の電子デバイス用基板では、酸化膜の膜厚をこのような範囲として、破壊強度が高い電子デバイス用基板とすることができる。
　この場合、前記結合基板は、前記第一のシリコン単結晶基板のノッチと、前記第二のシリコン単結晶基板のノッチが、１５°～１６５°回転ズレした状態で結合された基板であることが好ましい。
　このようなものであれば、より破壊強度が高い電子デバイス用基板となる。
　また、前記結合基板の直径が３００ｍｍ以上であるものとすることができる。
　このように、本発明の破壊強度の高い基板は、直径３００ｍｍ以上といった大直径の電子デバイス用基板に特に有効である。
　また本発明は、シリコン単結晶の結合基板上に窒化物半導体膜を形成する電子デバイス用基板の製造方法であって、結晶面方位が｛１１１｝である第一のシリコン単結晶基板と、結晶面方位が｛１１１｝である第二のシリコン単結晶基板を準備する工程と、前記第一のシリコン単結晶基板及び前記第二のシリコン単結晶基板の少なくとも一方の表面に酸化膜を形成する工程と、前記第一のシリコン単結晶基板と前記第二のシリコン単結晶基板を、前記酸化膜を介して重ね合わせて、熱処理を行うことで、前記第一のシリコン単結晶基板と前記第二のシリコン単結晶基板を結合し、前記結合基板を作製する工程と、前記結合基板の前記第一のシリコン単結晶基板の表面上に、前記窒化物半導体膜をエピタキシャル成長させる工程と、を有し、前記酸化膜を形成する工程において形成する酸化膜の膜厚を、前記第一のシリコン単結晶基板と前記第二のシリコン単結晶基板を介した酸化膜の膜厚が２ｎｍ以上４７０ｎｍ以下になるように形成することを特徴とする電子デバイス用基板の製造方法を提供する。
　このような本発明の電子デバイス用基板の製造方法であれば、結合基板が酸化膜を介して結合された基板であり、かつ、該酸化膜の膜厚を２ｎｍ以上４７０ｎｍ以下のように薄いものとすることができるので、より破壊強度が高い電子デバイス用基板を製造することができる。
　また、本発明は、シリコン単結晶の結合基板上に窒化物半導体膜を形成する電子デバイス用基板の製造方法であって、結晶面方位が｛１１１｝である第一のシリコン単結晶基板と、第二のシリコン単結晶基板を準備する工程と、前記第一のシリコン単結晶基板及び前記第二のシリコン単結晶基板の少なくとも一方の表面に酸化膜を形成する工程と、前記第一のシリコン単結晶基板と前記第二のシリコン単結晶基板を、前記酸化膜を介して重ね合わせて、熱処理を行うことで、前記第一のシリコン単結晶基板と前記第二のシリコン単結晶基板を結合し、前記結合基板を作製する工程と、前記結合基板の前記第一のシリコン単結晶基板の表面上に、前記窒化物半導体膜をエピタキシャル成長させる工程と、を有し、前記酸化膜を形成する工程において形成する酸化膜の膜厚を、前記第一のシリコン単結晶基板と前記第二のシリコン単結晶基板を介した酸化膜の膜厚が２ｎｍ以上４７０ｎｍ以下になるように形成することを特徴とする電子デバイス用基板の製造方法を提供する。
　このような態様においても、本発明の電子デバイス用基板の製造方法であれば、結合基板が酸化膜を介して結合された基板であり、かつ、該酸化膜の膜厚を２ｎｍ以上４７０ｎｍ以下のように薄いものとすることができるので、より破壊強度が高い電子デバイス用基板を製造することができる。
　この場合、前記第二のシリコン単結晶基板の結晶面方位を｛１００｝とすることができる。
　第一のシリコン単結晶基板と第二のシリコン単結晶基板を、このような結晶面方位の組み合わせとしても、破壊強度が高い電子デバイス用基板を製造することができる。
　また、本発明の電子デバイス用基板の製造方法においては、前記酸化膜を形成する工程において形成する酸化膜の膜厚を、前記第一のシリコン単結晶基板と前記第二のシリコン単結晶基板を介した酸化膜の膜厚が２ｎｍ以上１９０ｎｍ以下になるように形成することができる。
　本発明では、酸化膜の膜厚をこのような範囲として、破壊強度が高い電子デバイス用基板を製造することができる。
　この場合、前記第一のシリコン単結晶基板のノッチと、前記第二のシリコン単結晶基板のノッチが、１５°～１６５°回転ズレした状態で結合することが好ましい。
　このような製造方法であれば、より破壊強度が高い電子デバイス用基板を製造することができる。
　また、前記準備する第一のシリコン単結晶基板及び前記第二のシリコン単結晶基板の直径を、３００ｍｍ以上とすることができる。
　本発明の製造方法によって製造された電子デバイス用基板のような破壊強度の高い基板は、直径３００ｍｍ以上といった大直径の電子デバイス用基板を製造するのに特に有効である。
　本発明のような電子デバイス用基板は、結合基板が酸化膜を介して結合された基板であり、かつ、該酸化膜の膜厚が２ｎｍ以上４７０ｎｍ以下のように薄いものであるので、より破壊強度が高い電子デバイス用基板を提供することができる。また、本発明の電子デバイス用基板の製造方法は、そのような電子デバイス用基板を製造することができる。よって、窒化物半導体膜が形成された電子デバイス用基板の品質を向上するとともに生産性を上げることができる。
本発明の電子デバイス用基板の一例を示す概略断面図である。 本発明の電子デバイス用基板における結合基板の主面側から見た第一のシリコン単結晶基板及び第二のシリコン単結晶基板のノッチの位置関係を説明する概念図である。 本発明の電子デバイス用基板の製造方法の一例の概略を示すフロー図である。 破断荷重試験の様子を示す概略図である。（ａ）鉛直方向の上側から見た図である。（ｂ）側方から見た図である。 実施例１－１～１－９及び比較例１－１、１－２の結果、並びに、実施例３－１～３－８及び比較例３－１、３－２を示すグラフである。 実施例２－１～２－８、並びに、実施例４－１～４－８の結果を示すグラフである。
　以下、本発明について図を参照して詳細に説明するが、本発明はこれらに限定されるものではない。
［電子デバイス用基板］
　図１に示したように、本発明の電子デバイス用基板２０は、シリコン単結晶の結合基板１０上に窒化物半導体膜２１が形成されている。本発明の説明において、シリコン単結晶の結合基板１０を単に「結合基板」とも称する。このとき、結合基板１０は、結晶面方位が｛１１１｝である第一のシリコン単結晶基板１１と、結晶面方位が｛１１１｝である第二のシリコン単結晶基板１２が、酸化膜１３を介して結合された基板である。図１に示すように、窒化物半導体膜２１は第一のシリコン単結晶基板１１上に形成されている。本発明の電子デバイス用基板２０は、酸化膜１３の膜厚が２ｎｍ以上４７０ｎｍ以下であることを特徴とする。
　また、結合基板１０は、結晶面方位が｛１１１｝である第一のシリコン単結晶基板１１と、第二のシリコン単結晶基板１２が、酸化膜１３を介して結合された基板としてもよい。この場合も、図１に示すように、窒化物半導体膜２１は第一のシリコン単結晶基板１１上に形成されている。本発明の電子デバイス用基板２０は、酸化膜１３の膜厚が２ｎｍ以上４７０ｎｍ以下であることを特徴とする。
　この場合、第二のシリコン単結晶基板１２の結晶面方位は｛１００｝とすることができる。
　また、ミラー指数の表記については通常の通りである。すなわち、｛｝は等価な結晶面方位の総称を、（）は結晶面方位の各方位を意味する。また、＜＞は等価な結晶軸方向の総称を示し、［］は結晶軸方向の各方向を意味する。
　また、第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２の結晶面方位は、それぞれ、数度（５°以下程度）のオフ角を有していてもよい。
　ここで、上述したようにパワーデバイス用のエピタキシャル基板を高耐圧にするには、シリコン単結晶基板上に窒化物半導体膜を厚く形成した電子デバイス用基板（例えば、ＧａＮのエピタキシャル層の厚さを厚くしたＧａＮ　ｏｎ　Ｓｉ）を作製する必要がある。エピタキシャル層の厚さを厚くするには、シリコン単結晶基板を厚くしてエピタキシャル成長すれば良い。そして、シリコン基板を厚くする方法として、２枚のシリコン単結晶基板を貼り合せた結合基板とすることが行われているが、このような結合基板（貼り合わせ基板）を用いた場合に、より破壊強度の強い基板が望まれていた。
　本発明では、より破壊強度の強い電子デバイス用基板２０とするため、上記のように、酸化膜１３の膜厚が２ｎｍ以上４７０ｎｍ以下であるものとする。酸化膜を形成しない場合よりも、このような範囲の膜厚を有する酸化膜１３を介在させた結合基板１０を用いることで、結合基板１０の破壊強度を向上させることができる。そのため、窒化物半導体膜２１が結合基板１０上に形成されていても、破壊強度を向上させることができる。酸化膜１３が介在することにより、応力が加わった時に酸化膜１３が緩衝層の役割を果たすことができると考えられる。酸化膜１３の膜厚は、効果の大きさ、酸化膜厚の制御しやすさから２ｎｍ以上１９０ｎｍ以下とすることが好ましい。酸化膜１３の膜厚を、４７０ｎｍを超えた膜厚のように厚くしても、酸化膜１３を形成する効果は穏やかに減少し、酸化膜１３の形成のための酸化時間も長くなり、メリットがない。
　さらに、本発明では、シリコン単結晶の結合基板１０は、第一のシリコン単結晶基板１１のノッチと、第二のシリコン単結晶基板１２のノッチが、１５°～１６５°回転ズレした状態で結合された基板であることが好ましい。このように、結合基板１０においてノッチの位置をずらすことで、より破壊強度を向上させることができる。
　また、前記結合基板の直径が３００ｍｍ以上であるものとすることができる。
　このように、本発明の破壊強度の高い基板は、直径３００ｍｍ以上といった大直径の電子デバイス用基板に特に有効である。
　本発明の電子デバイス用基板２０では、上記のように基板強度が高いため、結合基板１０（及び、電子デバイス用基板２０）の直径を３００ｍｍ以上の大直径のものとすることもできる。このような大直径の基板は、従来、基板強度が十分ではない場合があり、割れ等の発生があったが、本発明では、上記のように、より破壊強度が高い電子デバイス用基板２０とすることができる。結合基板１０（及び、電子デバイス用基板２０）の直径の上限は特に限定されないが、例えば、４５０ｍｍ以下とすることができる。
　結合基板１０（及び、電子デバイス用基板２０）の直径が３００ｍｍ以上である場合、第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２の直径も３００ｍｍ以上である。第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２のそれぞれの厚さは特に限定されないが、規格に応じたものを好適に用いることができる。特に、直径が３００ｍｍの場合、厚さは７７５μｍのものとすることができる。このようなシリコン単結晶基板は通常のデバイス用基板として用いられており、安価であり、特に問題なく用いることができる。第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２の厚さとしては、例えば、５００μｍ～１５００μｍのものを用いることができる。第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２の厚さは同じでなくてもよく、すなわち、第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２の厚さの比は１に限定されない。この厚さの比が１以外であっても結合基板１０の総厚さが同じであれば、同等の効果が得られる。
　また、第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２を接合した結合基板１０の厚さも７７５μｍ×２に限定されない。破断荷重に対する強度は基板厚さが厚いほど強いことがわかっている。よって、本発明の構成で、例えば、接合した結合基板１０を、通常流通している直径３００ｍｍ基板１枚のスペック厚さ７７５μｍに相当するようにした場合、本発明の構成でともに７７５μｍの第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２を接合したもの（厚さは約１５５０μｍ）の強度には及ばないが、同厚さ（７７５μｍ）の１枚の基板に比べ強度は大きく増大する。もちろん、この場合も、第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２の厚さ比は１に限定されない。このような厚さ７７５μｍの結合基板１０を製造する方法としては、薄い第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２を２枚接合して合計厚さ７７５μｍとしてもよいし、通常スペック品（厚さ７７５μｍ）２枚を接合して研削することによって厚さを７７５μｍに調整してもよい。
　結合基板１０における、第一のシリコン単結晶基板１１のノッチと、第二のシリコン単結晶基板１２のノッチの位置関係を、図２を参照して説明する。図２（ａ）～（ｆ）は、いずれも、第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２の結晶面方位が｛１１１｝であり、例としてノッチ位置が＜１１０＞方向であるものを示している。図２（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）、（ｆ）について、それぞれ、ノッチ位置について回転なし（０°回転）、１０°回転、１５°回転、２０°回転、３０°回転、６０°回転を示している。すなわち、図２（ａ）～（ｆ）の各図中では、便宜上第一のシリコン単結晶基板１１のノッチの位置を真下方向に向けて示しており、破線で表した第二のシリコン単結晶基板１２のノッチの位置は、各図の角度に応じてズレている。
　本発明の電子デバイス用基板２０では、上記のように酸化膜１３を介して結合された結合基板１０を有するものとすることに加えて、第一のシリコン単結晶基板１１のノッチと、第二のシリコン単結晶基板１２のノッチが図２（ｂ）～（ｆ）のように回転ズレしたものであることにより、さらに破壊強度が高いものとすることができる。回転ズレの角度は、図２（ｂ）の１０°よりも、特に、図２（ｃ）～（ｆ）のように、１５°以上回転ズレさせたものであることが好ましい。また、第一のシリコン単結晶基板１１のノッチと、第二のシリコン単結晶基板１２のノッチの位置の回転ズレは、１５°以上１６５°以下であることが好ましい。
　第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２のそれぞれのノッチの方位は特に限定されない。第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２のノッチの位置は＜１１０＞方向に限らず、その他の方向に付されたものでもよい。ノッチの角度ズレによる強度の違いは、ノッチという破断荷重に対して物理的に弱い特徴を持つ箇所の相対的位置により発生したものであるから、＜１１０＞方向以外の他の方位にノッチがあっても、本発明は、同様の効果がある。
　また、本発明の電子デバイス用基板２０では、結晶面方位が｛１１１｝である第一のシリコン単結晶基板１１の表面状に窒化物半導体膜２１が形成されたものであるため、良好な窒化物半導体膜２１が形成されたものとなる。
［電子デバイス用基板の製造方法］
　以下、上記のような本発明の電子デバイス用基板２０を製造する方法を、図３を参照して説明する。
　まず、図３のＳ１１に示したように、第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２を準備する（工程Ｓ１１）。このとき、第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２として、ともに、結晶面方位が｛１１１｝であるシリコン単結晶基板を準備する。このとき、準備する第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２の直径を、３００ｍｍ以上とすることができる。
　また、他の態様として、工程Ｓ１１では、結晶面方位が｛１１１｝である第一のシリコン単結晶基板１１を準備するとともに、結晶面方位が｛１１１｝ではない第二のシリコン単結晶基板１２を準備することもできる。この場合、第二のシリコン単結晶基板１２の結晶面方位は｛１００｝とすることが好ましい。このような第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２の組み合わせであっても、以後の工程は同様に行うことができる。
　なお、第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２は貼り合わせて一枚のシリコン単結晶基板の結合基板２０とするため、第一のシリコン単結晶基板１１はボンドウェーハ、第二のシリコン単結晶基板１２はベースウェーハと称することもできる。
　第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２のそれぞれの厚さは特に限定されないが、規格に応じたものを好適に用いることができる。また、第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２のそれぞれの抵抗率や不純物濃度は適宜設定することができる。
　次に、図３のＳ１２に示したように、第一のシリコン単結晶基板１１及び前記第二のシリコン単結晶基板１２の少なくとも一方の表面に酸化膜を形成する（工程Ｓ１２）。ここで形成する酸化膜は、両シリコン単結晶基板の結合後に、図１に示した酸化膜１３となるものである。この酸化膜形成の手法は特に限定されないが、例えば、酸化熱処理を行って表面に酸化膜（熱酸化膜）を形成することができる。酸化膜の厚さは、後述の工程Ｓ１３において、第一のシリコン単結晶基板１１と第二のシリコン単結晶基板１２を結合した後に、第一のシリコン単結晶基板１１と第二のシリコン単結晶基板１２を介する酸化膜１３の膜厚が２ｎｍ以上４７０ｎｍ以下になるように形成する。２枚のシリコン単結晶基板それぞれに酸化膜を形成してもよいし、いずれか一方のシリコン単結晶基板に酸化膜を形成するようにしてもよい。また、ここで形成する酸化膜は、貼り合わせ時に２ｎｍ以上となるものであれば、自然酸化膜として形成してもよい。
　次に、図３のＳ１３に示したように、第一のシリコン単結晶基板１１と第二のシリコン単結晶基板１２を結合する（工程Ｓ１３）。このとき、工程Ｓ１２で形成した酸化膜を介して第一のシリコン単結晶基板１１と第二のシリコン単結晶基板１２を重ね合わせて、熱処理を行うことで結合を行う。これにより、第一のシリコン単結晶基板１１と第二のシリコン単結晶基板１２を強固に結合し、結合基板１０（図１参照）を作製する。
　上記のように、工程Ｓ１２の酸化膜を形成する工程において形成する酸化膜の膜厚を、第一のシリコン単結晶基板１１と第二のシリコン単結晶基板１２を介した酸化膜１３の膜厚が２ｎｍ以上４７０ｎｍ以下になるように形成することにより、当然ながら、工程Ｓ１３で両基板を結合した後の酸化膜１３の膜厚を２ｎｍ以上４７０ｎｍ以下とすることができる。この工程Ｓ１２において形成する酸化膜の膜厚は、第一のシリコン単結晶基板１１と第二のシリコン単結晶基板１２を介した酸化膜１３の膜厚が２ｎｍ以上１９０ｎｍ以下となるように形成することが好ましい。
　熱処理（結合熱処理）の条件（雰囲気、温度、時間等）は、第一のシリコン単結晶基板１１と第二のシリコン単結晶基板１２の結合ができれば特に限定されない。この結合熱処理の温度は、例えば、窒素雰囲気で４００℃以上１２００℃以下、１～１２時間の結合熱処理とすることができる。
　また、この工程Ｓ１３の両基板の結合工程において、第一のシリコン単結晶基板１１のノッチと、第二のシリコン単結晶基板１２のノッチが、１５°～１６５°回転ズレした状態で結合することが好ましい（図２参照）。
　この結合熱処理後、後述の窒化物半導体膜のエピタキシャル成長の前に、結合基板１０の表面の洗浄を行うことが好ましい。特に、結合基板１０の表面（特に第一のシリコン単結晶基板１１の表面）に生じた酸化膜をフッ酸スピン洗浄等により除去することが好ましい。
　このようにして、第一のシリコン単結晶基板１１と第二のシリコン単結晶基板１２を結合し、結合基板１０を作製した後、図３のＳ１４に示したように、結合基板１０の第一のシリコン単結晶基板１１の表面上に、窒化物半導体膜２１（図１参照）をエピタキシャル成長させる（工程Ｓ１４）。なお、第一のシリコン単結晶基板１１に関して、この結合前に両面ポリッシュしていても良いし、たとえ結合前に両面ポリッシュしていなくとも、結合後でエピタキシャル成長前に、成長させる主面に片面ポリッシュを施しておくことができる。当然、第二のシリコン単結晶基板１２についても両面ポリッシュが施されていても良い。
　窒化物半導体膜２１としては、ＡｌＮ層、ＧａＮ層及びＡｌＧａＮ層等を成膜することができる。この窒化物半導体膜２１は通常の方法で成膜することができる。また、適宜中間層（バッファ層）を形成してもよい。このようにして、図１に示した電子デバイス用基板２０を製造することができる。
　以下、実施例及び比較例を示し、本発明をより具体的に説明するが、本発明は下記の実施例に制限されるものではない。
（実施例１－１～１－９、比較例１－１）
　図３に示した本発明の電子デバイス用基板の製造方法に沿って、図１に示した電子デバイス用基板２０を製造した。
　まず、第一のシリコン単結晶基板１１として、両面ポリッシュした直径３００ｍｍ、厚さ７７５μｍ、結晶面方位｛１１１｝、ｐ型、抵抗率５０００Ωｃｍで＜１１０＞方向にノッチが形成されたシリコン単結晶基板、及び、第二のシリコン単結晶基板１２として、両面ポリッシュした直径３００ｍｍ、厚さ７７５μｍ、結晶面方位｛１１１｝、ｐ型、抵抗率５０００Ωｃｍで＜１１０＞方向にノッチが形成されたシリコン単結晶基板を準備した（工程Ｓ１１）。なお、格子間酸素濃度Ｏｉは、第一のシリコン単結晶基板１１、第二のシリコン単結晶基板１２ともに１６ｐｐｍ（ＪＥＩＤＡ基準）であった。
　これらの準備した２枚のシリコン単結晶基板に対して、表面酸化膜を形成した（工程Ｓ１２）。酸化膜の膜厚は、２枚のシリコン単結晶基板を貼り合わせた際に２ｎｍ（実施例１－１）、２３ｎｍ（実施例１－２）、８０ｎｍ（実施例１－３）、１５０ｎｍ（実施例１－４）、１９０ｎｍ（実施例１－５）、２２０ｎｍ（実施例１－６）、２８０ｎｍ（実施例１－７）、３５０ｎｍ（実施例１－８）、４７０ｎｍ（実施例１－９）、６００ｎｍ（比較例１－１）となるように、形成した。具体的な形成方法は、まず、実施例１－１は、自然酸化膜として形成されたものである。また、実施例１－２～１－９、比較例１－１の酸化熱処理は、パイロジェニック酸化法とした。パイロジェニック酸化法の条件は、それぞれ、９００℃１５分（実施例１－２）、９００℃６０分（実施例１－３）、９００℃１４２分（実施例１－４）、９００℃１９９分（実施例１－５）、９００℃２１４分（実施例１－６）、９００℃２５６分（実施例１－７）、９００℃３０１分（実施例１－８）、１０００℃２１３分（実施例１－９）、１０００℃２７５分（比較例１－１）であった。
　次に、２枚のシリコン単結晶基板のノッチ位置を合わせて重ね合わせ、窒素雰囲気で５００℃の結合熱処理を行い、結合基板１０を作製した（工程Ｓ１３）。その後、結合基板１０に対してフッ酸スピン洗浄し、結合基板１０の表面の酸化膜を除去した。
　次に、結合基板１０の第一のシリコン単結晶基板１１の表面上に、窒化物半導体膜２１としてＡｌＮ層１５０ｎｍ、ＡｌＧａＮ層１６０ｎｍ、ＧａＮ層とＡｌＮ層を交互に２５組積層した超格子構造、ＧａＮ層１０００ｎｍ、ＡｌＧａＮ層２０ｎｍ、ＧａＮ層３ｎｍを総膜厚１．８μｍエピタキシャル成長させた（工程Ｓ１４）。
　その結果、実施例１－１～実施例１－９では、割れ等の発生なく、窒化物半導体膜２１を形成することができた。このようにして、電子デバイス用基板２０を製造した。
　また、実施例１－１～実施例１－９及び比較例１－１のそれぞれと同様の条件により、窒化物半導体膜を形成する前の結合基板を作製し、各結合基板の強度を測定した。
　この結合基板の強度測定では、図４に示すようにインストロン社製　精密万能試験機にて破断荷重を調査した。図４（ａ）は、鉛直方向上側から見た図であり、図４（ｂ）は横から見た図である。
　図４（ａ）、（ｂ）に示すように、３本の支点治具Ｊ（圧着点の曲率半径Ｒは１５ｍｍである）を３本、結合基板の上下に配置した。結合基板において、ノッチ位置が強度的に弱いため、ノッチ位置Ｎは、中央の支点治具Ｊの真下の位置となるように設置した（図４（ａ）、（ｂ）参照）。
（比較例１－２）
　実施例１－１と同様にして結合基板の作製まで行ったが、以下の点を変更した。第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２を準備した後、両基板ともに、工程Ｓ１２の酸化膜形成を行わなかった。また、両基板に対し、ＨＦスピン洗浄により、接合面の自然酸化膜を除去した。その後、自然酸化膜を除去した状態で、両基板を結合した。この基板（酸化膜を介さない結合基板）に対して、上記と同様に破断荷重を調査した。
（比較例１－３）
　実施例１－１と同様の第一のシリコン単結晶基板１１を１枚準備した。この基板１枚に対して、上記と同様に破断荷重を調査した。
　以上の破断荷重（強度）の結果を表１にまとめた。また、実施例１－１～１－９、比較例１－１、１－２については、結果をプロットした図５を示した（図５中には後述の実施例３－１～３－８、比較例３－１、３－２も示している）。
Figure JPOXMLDOC01-appb-T000001
　このように、実施例１－１～実施例１－９における結合基板１０の強度は、比較例１－１～１－３よりも高かった。また、比較例１－２の酸化膜なしで２枚のシリコン単結晶基板を結合した場合の強度は、比較例１－３の非接合の１枚のシリコン単結晶基板の強度の約２倍にしかならなかった。これに対し、酸化膜１３を介して結合した結合基板１０を用いた実施例１－１～実施例１－９では、非接合の１枚のシリコン単結晶基板の強度の２倍を大きく超えて大幅に強度が向上したことがわかる。また、酸化膜の厚さが４７０ｎｍを超える比較例１－１（６００ｎｍ）では、酸化膜による効果が減衰し、十分な強度が得られなかった上に、酸化膜の形成に時間がかかった。
（実施例２－１）
　実施例１－１（自然酸化膜形成、結合後の酸化膜１３の厚さ２ｎｍ）と同様にして、工程Ｓ１１～Ｓ１４を行って、電子デバイス用基板２０を製造した。
（実施例２－２～２－８）
　実施例２－１と同様にして、ただし、第一のシリコン単結晶基板１１と、第二のシリコン単結晶基板１２のノッチの位置を回転してずらして、電子デバイス用基板２０を製造した。回転ズレの大きさは、１０°（実施例２－２）、１５°（実施例２－３）、２０°（実施例２－４）、３０°（実施例２－５）、６０°（実施例２－６）、１７０°（実施例２－７）、１８０°（実施例２－８）とした。
　実施例２－１～実施例２－８では、割れ等の発生なく、窒化物半導体膜２１を形成することができた。
　また、実施例２－１～実施例２－８のそれぞれと同様の条件により、窒化物半導体膜を形成する前の結合基板１０を作製し、各結合基板の強度（破断荷重）を測定した。各結合基板１０の強度測定は、実施例１－１～実施例１－９及び比較例１－１～１－３と同様に行った。以上の破断荷重（強度）の結果を表２及び図６にまとめた（図６中には後述の実施例４－１～４－８も示している）。
Figure JPOXMLDOC01-appb-T000002
　実施例２－１～実施例２－８の結合基板１０は、いずれも、比較例１－１～１－３よりも強度が向上した。
　実施例２－１～２－８のうち、実施例２－３～２－６の結合基板１０は特に強度が高く、両基板のノッチの回転ズレが１５°より小さい実施例２－１、２－２よりもさらに強度が高いものとなった。
　また、実施例２－７、２－８は、両基板のノッチの回転ズレが１７０°、１８０°であり、これらは、それぞれ、１０°、０°の場合（すなわち、実施例２－２、２－１）と、ノッチが基板の反対側に位置する。実施例２－１（０°）と実施例２－８（１８０°）の強度を比較すると近い値であり、実施例２－２（１０°）と実施例２－７（１７０°）の強度を比較すると近い値であった。そのため、両基板のノッチの回転ズレが１７０°、１８０°のときは、それぞれ、両基板のノッチの回転ズレが１０°、０°のときと同等であると考えられる。このことから、例えば、両基板のノッチの回転ズレが１５°のときと、１６５°のときも、同等と考えられる。以上のことから、両基板のノッチの回転ズレは、１５°～１６５°とすることが好ましいと考えられる。
（実施例３－１～３－８、比較例３－１）
　図３に示した本発明の電子デバイス用基板の製造方法に沿って、図１に示した電子デバイス用基板２０を製造した。ここでは、実施例１－１等とは異なり、第二のシリコン単結晶基板１２として、結晶面方位｛１００｝とし、＜１００＞方向にノッチが形成されたものを用いた。
　まず、第一のシリコン単結晶基板１１として、両面ポリッシュした直径３００ｍｍ、厚さ７７５μｍ、結晶面方位｛１１１｝、ｐ型、抵抗率５０００Ωｃｍで＜１１０＞方向にノッチが形成されたシリコン単結晶基板、及び、第二のシリコン単結晶基板１２として、両面ポリッシュした直径３００ｍｍ、厚さ７７５μｍ、結晶面方位｛１００｝、ｐ型、抵抗率５０００Ωｃｍで＜１００＞方向にノッチが形成されたシリコン単結晶基板を準備した（工程Ｓ１１）。なお、格子間酸素濃度Ｏｉは、第一のシリコン単結晶基板１１、第二のシリコン単結晶基板１２ともに１６ｐｐｍ（ＪＥＩＤＡ基準）であった。
　これらの準備した２枚のシリコン単結晶基板に対して、表面酸化膜を形成した（工程Ｓ１２）。酸化膜の膜厚は、２枚のシリコン単結晶基板を貼り合わせた際に２ｎｍ（実施例３－１）、２５ｎｍ（実施例３－２）、８３ｎｍ（実施例３－３）、１４８ｎｍ（実施例３－４）、１８９ｎｍ（実施例３－５）、２２３ｎｍ（実施例３－６）、２９５ｎｍ（実施例３－７）、４６８ｎｍ（実施例３－８）、５９９ｎｍ（比較例３－１）となるように、形成した。具体的な形成方法は、まず、実施例３－１は、自然酸化膜として形成されたものである。また、実施例３－２～３－８の酸化熱処理は、パイロジェニック酸化法とした。パイロジェニック酸化法の条件は、それぞれ、９００℃１５分（実施例３－２）、９００℃６０分（実施例３－３）、９００℃１４２分（実施例３－４）、９００℃１９９分（実施例３－５）、９００℃２１４分（実施例３－６）、９００℃２５６分（実施例３－７）、１０００℃２１３分（実施例３－８）、１０００℃２７５分（比較例３－１）であった。
　次に、２枚のシリコン単結晶基板のノッチ位置を合わせて重ね合わせ、窒素雰囲気で５００℃の結合熱処理を行い、結合基板１０を作製した（工程Ｓ１３）。その後、結合基板１０に対してフッ酸スピン洗浄し、結合基板１０の表面の酸化膜を除去した。
　次に、結合基板１０の第一のシリコン単結晶基板１１の表面上に、窒化物半導体膜２１としてＡｌＮ層１５０ｎｍ、ＡｌＧａＮ層１６０ｎｍ、ＧａＮ層とＡｌＮ層を交互に２５組積層した超格子構造、ＧａＮ層１０００ｎｍ、ＡｌＧａＮ層２０ｎｍ、ＧａＮ層３ｎｍを総膜厚１．８μｍエピタキシャル成長させた（工程Ｓ１４）。
　その結果、実施例３－１～実施例３－８では、割れ等の発生なく、窒化物半導体膜２１を形成することができた。このようにして、電子デバイス用基板２０を製造した。
　また、実施例３－１～実施例３－８、比較例３－１のそれぞれと同様の条件により、窒化物半導体膜を形成する前の結合基板を作製し、上記と同様に強度を測定した。
（比較例３－２）
　実施例３－１と同様にして結合基板の作製まで行ったが、以下の点を変更した。第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２を準備した後、両基板ともに、工程Ｓ１２の酸化膜形成を行わなかった。また、両基板に対し、ＨＦスピン洗浄により、接合面の自然酸化膜を除去した。その後、自然酸化膜を除去した状態で、両基板を結合した。この基板（酸化膜を介さない結合基板）に対して、上記と同様に破断荷重を調査した。
　以上の破断荷重（強度）の結果を表３にまとめた。また、実施例３－１～実施例３－８、比較例３－１、３－２については、結果を図５中にプロットして示した。
Figure JPOXMLDOC01-appb-T000003
　このように、実施例３－１～実施例３－８における結合基板１０の強度は、比較例３－１及び３－２よりも高かった。また、比較例３－２の酸化膜なしで２枚のシリコン単結晶基板を結合した場合の強度は、比較例１－３の非接合の１枚のシリコン単結晶基板の強度の約２倍にしかならなかった。これに対し、酸化膜１３を介して結合した結合基板１０を用いた実施例３－１～実施例３－８では、非接合の１枚のシリコン単結晶基板の強度の２倍を大きく超えて大幅に強度が向上したことがわかる。
（実施例４－１）
　実施例３－１（自然酸化膜形成、結合後の酸化膜１３の厚さ２ｎｍ）と同様にして、工程Ｓ１１～Ｓ１４を行って、電子デバイス用基板２０を製造した。
（実施例４－２～４－８）
　実施例４－１と同様にして、ただし、第一のシリコン単結晶基板１１と、第二のシリコン単結晶基板１２のノッチの位置を回転してずらして、電子デバイス用基板２０を製造した。回転ズレの大きさは、１０°（実施例４－２）、１５°（実施例４－３）、２０°（実施例４－４）、３０°（実施例４－５）、６０°（実施例４－６）、１７０°（実施例４－７）、１８０°（実施例４－８）とした。
　実施例４－１～実施例４－８では、割れ等の発生なく、窒化物半導体膜２１を形成することができた。
　また、実施例４－１～実施例４－８のそれぞれと同様の条件により、窒化物半導体膜を形成する前の結合基板１０を作製し、各結合基板の強度（破断荷重）を測定した。各結合基板１０の強度測定は、実施例１－１～実施例１－９及び比較例１－１～１－３と同様に行った。以上の破断荷重（強度）の結果を表４にまとめ、図６中に示した。
Figure JPOXMLDOC01-appb-T000004
　実施例４－１～実施例４－８の結合基板１０は、いずれも、比較例３－１、比較例３－２、比較例１－３よりも強度が向上した。なお、実施例４－１は実施例３－１と同様の条件であるが、実験上のばらつきによるデータの差が生じた。
　実施例４－１～実施例４－８のうち、実施例４－３～実施例４－６の結合基板１０は特に強度が高く、両基板のノッチの回転ズレが１５°より小さい実施例４－１、４－２よりもさらに強度が高いものとなった。
　また、実施例４－７、４－８は、両基板のノッチの回転ズレが１７０°、１８０°であり、これらは、それぞれ、１０°、０°の場合（すなわち、実施例４－２、４－１）と、ノッチが基板の反対側に位置する。実施例４－１（０°）と実施例４－８（１８０°）の強度を比較すると近い値であり、実施例４－２（１０°）と実施例４－７（１７０°）の強度を比較すると近い値であった。そのため、両基板のノッチの回転ズレが１７０°、１８０°のときは、それぞれ、両基板のノッチの回転ズレが１０°、０°のときと同等であると考えられる。このことから、例えば、両基板のノッチの回転ズレが１５°のときと、１６５°のときも、同等と考えられる。以上のことから、両基板のノッチの回転ズレは、１５°～１６５°とすることが好ましいと考えられる。
（実施例５）
　実施例２－５の条件で製造した結合基板１０を、接合後、厚さ７７５μｍに研削、研磨、エッチングにより調整した。この結合基板１０の強度（破断荷重）を実施例１－１～実施例１－９及び比較例１－１～１－３と同様に測定した。その結果、実施例５の破断荷重（強度）は、９１２Ｎであった。比較例１－３（すなわち、総厚さが７７５μｍと実施例５と同じだが１枚の基板からなる例）の破断荷重（強度）は、表１中に示したように３０５Ｎであるので、実施例５の破断荷重は比較例１－３よりも向上した。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (12)

  1. 　シリコン単結晶の結合基板上に窒化物半導体膜が形成された電子デバイス用基板であって、
    　前記結合基板は、結晶面方位が｛１１１｝である第一のシリコン単結晶基板と、結晶面方位が｛１１１｝である第二のシリコン単結晶基板が、酸化膜を介して結合された基板であり、
    　前記酸化膜の膜厚が２ｎｍ以上４７０ｎｍ以下であることを特徴とする電子デバイス用基板。
  2. 　シリコン単結晶の結合基板上に窒化物半導体膜が形成された電子デバイス用基板であって、
    　前記結合基板は、結晶面方位が｛１１１｝である第一のシリコン単結晶基板と、第二のシリコン単結晶基板が、酸化膜を介して結合された基板であり、
    　前記酸化膜の膜厚が２ｎｍ以上４７０ｎｍ以下であることを特徴とする電子デバイス用基板。
  3. 　前記第二のシリコン単結晶基板の結晶面方位が｛１００｝であることを特徴とする請求項２に記載の電子デバイス用基板。
  4. 　前記酸化膜の膜厚が２ｎｍ以上１９０ｎｍ以下であることを特徴とする請求項１又は請求項２に記載の電子デバイス用基板。
  5. 　前記結合基板は、前記第一のシリコン単結晶基板のノッチと、前記第二のシリコン単結晶基板のノッチが、１５°～１６５°回転ズレした状態で結合された基板であることを特徴とする請求項１又は請求項２に記載の電子デバイス用基板。
  6. 　前記結合基板の直径が３００ｍｍ以上であることを特徴とする請求項１又は請求項２に記載の電子デバイス用基板。
  7. 　シリコン単結晶の結合基板上に窒化物半導体膜を形成する電子デバイス用基板の製造方法であって、
    　結晶面方位が｛１１１｝である第一のシリコン単結晶基板と、結晶面方位が｛１１１｝である第二のシリコン単結晶基板を準備する工程と、
    　前記第一のシリコン単結晶基板及び前記第二のシリコン単結晶基板の少なくとも一方の表面に酸化膜を形成する工程と、
    　前記第一のシリコン単結晶基板と前記第二のシリコン単結晶基板を、前記酸化膜を介して重ね合わせて、熱処理を行うことで、前記第一のシリコン単結晶基板と前記第二のシリコン単結晶基板を結合し、前記結合基板を作製する工程と、
    　前記結合基板の前記第一のシリコン単結晶基板の表面上に、前記窒化物半導体膜をエピタキシャル成長させる工程と、
    　を有し、前記酸化膜を形成する工程において形成する酸化膜の膜厚を、前記第一のシリコン単結晶基板と前記第二のシリコン単結晶基板を介した酸化膜の膜厚が２ｎｍ以上４７０ｎｍ以下になるように形成することを特徴とする電子デバイス用基板の製造方法。
  8. 　シリコン単結晶の結合基板上に窒化物半導体膜を形成する電子デバイス用基板の製造方法であって、
    　結晶面方位が｛１１１｝である第一のシリコン単結晶基板と、第二のシリコン単結晶基板を準備する工程と、
    　前記第一のシリコン単結晶基板及び前記第二のシリコン単結晶基板の少なくとも一方の表面に酸化膜を形成する工程と、
    　前記第一のシリコン単結晶基板と前記第二のシリコン単結晶基板を、前記酸化膜を介して重ね合わせて、熱処理を行うことで、前記第一のシリコン単結晶基板と前記第二のシリコン単結晶基板を結合し、前記結合基板を作製する工程と、
    　前記結合基板の前記第一のシリコン単結晶基板の表面上に、前記窒化物半導体膜をエピタキシャル成長させる工程と、
    　を有し、前記酸化膜を形成する工程において形成する酸化膜の膜厚を、前記第一のシリコン単結晶基板と前記第二のシリコン単結晶基板を介した酸化膜の膜厚が２ｎｍ以上４７０ｎｍ以下になるように形成することを特徴とする電子デバイス用基板の製造方法。
  9. 　前記第二のシリコン単結晶基板の結晶面方位を｛１００｝とすることを特徴とする請求項８に記載の電子デバイス用基板の製造方法。
  10. 　前記酸化膜を形成する工程において形成する酸化膜の膜厚を、前記第一のシリコン単結晶基板と前記第二のシリコン単結晶基板を介した酸化膜の膜厚が２ｎｍ以上１９０ｎｍ以下になるように形成することを特徴とする請求項７又は請求項８に記載の電子デバイス用基板の製造方法。
  11. 　前記第一のシリコン単結晶基板のノッチと、前記第二のシリコン単結晶基板のノッチが、１５°～１６５°回転ズレした状態で結合することを特徴とする請求項７又は請求項８に記載の電子デバイス用基板の製造方法。
  12. 　前記準備する第一のシリコン単結晶基板及び前記第二のシリコン単結晶基板の直径を、３００ｍｍ以上とすることを特徴とする請求項７又は請求項８に記載の電子デバイス用基板の製造方法。
PCT/JP2023/018662 2022-05-27 2023-05-18 電子デバイス用基板及びその製造方法 WO2023228868A1 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2022087075 2022-05-27
JP2022-087075 2022-05-27
JP2022-144862 2022-09-12
JP2022144862A JP2023174446A (ja) 2022-05-27 2022-09-12 電子デバイス用基板及びその製造方法

Publications (1)

Publication Number Publication Date
WO2023228868A1 true WO2023228868A1 (ja) 2023-11-30

Family

ID=88919212

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/018662 WO2023228868A1 (ja) 2022-05-27 2023-05-18 電子デバイス用基板及びその製造方法

Country Status (1)

Country Link
WO (1) WO2023228868A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170652A (ja) * 2008-01-16 2009-07-30 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
JP2021014376A (ja) * 2019-07-11 2021-02-12 信越半導体株式会社 電子デバイス用基板およびその製造方法
JP2021027186A (ja) * 2019-08-06 2021-02-22 信越半導体株式会社 電子デバイス用基板およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170652A (ja) * 2008-01-16 2009-07-30 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
JP2021014376A (ja) * 2019-07-11 2021-02-12 信越半導体株式会社 電子デバイス用基板およびその製造方法
JP2021027186A (ja) * 2019-08-06 2021-02-22 信越半導体株式会社 電子デバイス用基板およびその製造方法

Similar Documents

Publication Publication Date Title
TWI795293B (zh) 工程基板結構
JP7190244B2 (ja) 加工基板に集積されているｒｆデバイス
WO2021024654A1 (ja) 電子デバイス用基板およびその製造方法
US9233844B2 (en) Graded aluminum—gallium—nitride and superlattice buffer layer for III-V nitride layer on silicon substrate
WO2018016350A1 (ja) 半導体基板及びその製造方法
JP2009501434A (ja) 電力用途へのウェハーボンディングを介して得られた多層基板
KR20130023207A (ko) 실리콘 에피텍셜 웨이퍼 및 그 제조방법, 그리고 접합 ｓｏｉ 웨이퍼 및 그 제조방법
WO2015103976A1 (zh) 半导体衬底、半导体器件及半导体衬底制造方法
WO2021005872A1 (ja) 電子デバイス用基板およびその製造方法
CN108695341B (zh) 外延基板及其制造方法
WO2023228868A1 (ja) 電子デバイス用基板及びその製造方法
JP2023174446A (ja) 電子デバイス用基板及びその製造方法
TWI636165B (zh) 磊晶晶圓
WO2023199616A1 (ja) 電子デバイス用基板及びその製造方法
US20130154049A1 (en) Integrated Circuits on Ceramic Wafers Using Layer Transfer Technology
WO2023100577A1 (ja) 電子デバイス用基板及びその製造方法
JP2017139266A (ja) 複合基板、半導体装置、およびこれらの製造方法
TW202417698A (zh) 電子元件用基板及其製造方法
JP2023156965A (ja) 電子デバイス用基板及びその製造方法
WO2021079745A1 (ja) 半導体基板の製造方法及び半導体基板
JP2023081820A (ja) 電子デバイス用基板及びその製造方法
CN110491827B (zh) 一种半导体薄膜层的转移方法及复合晶圆的制备方法
WO2023090019A1 (ja) 窒化物半導体基板及び窒化物半導体基板の製造方法
WO2024101019A1 (ja) 高周波デバイス用基板およびその製造方法
JPWO2017158747A1 (ja) エピタキシャル基板の製造方法および半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23811741

Country of ref document: EP

Kind code of ref document: A1