WO2023100577A1 - 電子デバイス用基板及びその製造方法 - Google Patents

電子デバイス用基板及びその製造方法 Download PDF

Info

Publication number
WO2023100577A1
WO2023100577A1 PCT/JP2022/040820 JP2022040820W WO2023100577A1 WO 2023100577 A1 WO2023100577 A1 WO 2023100577A1 JP 2022040820 W JP2022040820 W JP 2022040820W WO 2023100577 A1 WO2023100577 A1 WO 2023100577A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
single crystal
silicon single
crystal substrate
electronic device
Prior art date
Application number
PCT/JP2022/040820
Other languages
English (en)
French (fr)
Inventor
和徳 萩本
孝世 菅原
一平 久保埜
浩司 阿賀
徹 石塚
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2022097956A external-priority patent/JP2023081820A/ja
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Publication of WO2023100577A1 publication Critical patent/WO2023100577A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Definitions

  • the present invention relates to an electronic device substrate and its manufacturing method, and more particularly to an electronic device substrate in which a nitride semiconductor is formed on a silicon substrate and its manufacturing method.
  • Nitride semiconductors such as GaN and AlN can be used to fabricate high electron mobility transistors (HEMTs) using two-dimensional electron gas and high-voltage electronic devices.
  • HEMTs high electron mobility transistors
  • nitride semiconductor wafers by growing these nitride semiconductors on a substrate, and conventionally, sapphire substrates and SiC substrates have been used as growth substrates.
  • epitaxial growth of nitride semiconductors by vapor phase growth on silicon single crystal substrates has also been performed.
  • the production of epitaxially grown films of nitride semiconductors by vapor phase growth on silicon single crystal substrates is advantageous in terms of high device productivity and ease of processing because substrates with a larger diameter can be used than sapphire substrates and SiC substrates. is.
  • stress due to differences in lattice constants and thermal expansion coefficients is likely to cause increased warpage, slippage, and cracking. Reductions are being made.
  • the silicon single crystal substrate which is the substrate for growth, should be thickened for epitaxial growth.
  • Patent Document 1 discloses that the thickness of the bonded substrates is set to 2 mm or more.
  • the bond wafer has a plane orientation of ⁇ 111 ⁇ and a resistivity of 1 k ⁇ cm or more, and the base wafer has a plane orientation of ⁇ 100 ⁇ and a resistivity of 0.1 ⁇ cm or less.
  • a bonded substrate as a substrate for growth, as disclosed in Patent Document 1 and Patent Document 2.
  • bonded substrates even if these bonded substrates are used, it is not possible to completely suppress the increase in warpage and the occurrence of slips, cracks, and the like.
  • slips, cracks, and the like often occur at the notch portion of the ⁇ 111 ⁇ silicon single crystal substrate epitaxially grown.
  • ⁇ 111 ⁇ silicon single crystal substrates are formed with notches in the ⁇ 110> direction, and ⁇ 100 ⁇ silicon single crystal substrates are formed in the ⁇ 011> or ⁇ 001> direction.
  • the present invention has been made to solve the above-mentioned problems, and provides a substrate for an electronic device in which a nitride semiconductor is formed on a silicon single crystal, and has high breaking strength in which the occurrence of slips, cracks, etc. is suppressed.
  • An object of the present invention is to provide an electronic device substrate and a manufacturing method thereof.
  • the present invention provides an electronic device substrate in which a nitride semiconductor film is formed on a silicon single crystal bonding substrate, wherein the crystal plane orientation of the bonding substrate is ⁇ 111 ⁇ .
  • a first silicon single crystal substrate and a second silicon single crystal substrate having a ⁇ 100 ⁇ crystal plane orientation are bonded together via an oxide film, and the first silicon single crystal substrate is ⁇
  • a notch is formed in the 110> direction
  • the second silicon single crystal substrate is formed with a notch in the ⁇ 011> direction or the ⁇ 001> direction
  • the first silicon single crystal substrate is formed with a notch in the ⁇ 011> direction or the ⁇ 001> direction.
  • the ⁇ 110> direction and the ⁇ 011> direction of the second silicon single crystal substrate are coupled within an angle range of -15° to 15°, and the first silicon single crystal substrate of the coupling substrate Provided is an electronic device substrate comprising a surface on which the nitride semiconductor film is formed.
  • the positional relationship between the cleavage planes of the first silicon single crystal substrate and the second silicon single crystal substrate prevents the occurrence of slips, cracks, etc., and provides an electronic device with high breaking strength.
  • the diameter of the combined substrate can be 300 mm or more.
  • the substrate with high breaking strength of the present invention is particularly effective for electronic device substrates with a large diameter of 300 mm or more.
  • the present invention also provides a method for manufacturing an electronic device substrate in which a nitride semiconductor film is formed on a bonded substrate of silicon single crystal, wherein a notch is formed in the ⁇ 110> direction and the crystal plane orientation is ⁇ 111 ⁇ .
  • a method for manufacturing an electronic device substrate comprising:
  • An electronic device substrate having high strength can be manufactured.
  • the diameters of the first silicon single crystal substrate and the second silicon single crystal substrate to be prepared can be 300 mm or more.
  • a substrate having high breaking strength such as an electronic device substrate manufactured by the manufacturing method of the present invention, is particularly effective for manufacturing a large-diameter electronic device substrate of 300 mm or more.
  • the fracture strength in which the occurrence of cracks and the like is suppressed due to the positional relationship between the cleavage planes of the first silicon single crystal substrate and the second silicon single crystal substrate is possible to provide an electronic device substrate having a high
  • FIG. 1 is a schematic view showing an example of a cleaved surface of a first silicon single crystal substrate and a second silicon single crystal substrate in the electronic device substrate of the present invention
  • FIG. It is a schematic diagram showing an example of a cleaved surface of a first silicon single crystal substrate and a second silicon single crystal substrate in a comparative example.
  • 1 is a schematic cross-sectional view showing an example of an electronic device substrate of the present invention
  • FIG. BRIEF DESCRIPTION OF THE DRAWINGS It is a flowchart which shows the outline of an example of the manufacturing method of the board
  • FIG. 4 is a photograph showing how two silicon single crystal substrates are superimposed and heat-treated in an example and a comparative example.
  • FIG. It is the schematic which shows the state of a breaking load and bending strength test.
  • the inventors of the present invention conducted repeated studies on electronic device substrates with high breaking strength in which the occurrence of slips, cracks, etc., is suppressed, and found that electronic device substrates in which a nitride semiconductor film is formed on a silicon single crystal bonded substrate.
  • a substrate obtained by bonding two silicon single crystal substrates is used as a base substrate (seed crystal). It has been found that by shifting, it is possible to obtain an electronic device substrate with high breaking strength in which the occurrence of slips, cracks, etc. is suppressed, and the present invention has been completed.
  • the present invention provides an electronic device substrate in which a nitride semiconductor film is formed on a silicon single crystal bonding substrate, wherein the bonding substrate is a first silicon single crystal substrate having a crystal plane orientation of ⁇ 111 ⁇ . and a second silicon single crystal substrate having a crystal plane orientation of ⁇ 100 ⁇ is a substrate coupled through an oxide film, and the first silicon single crystal substrate has a notch formed in the ⁇ 110> direction.
  • the second silicon single crystal substrate is formed with a notch in the ⁇ 011> direction or the ⁇ 001> direction, and the ⁇ 110> direction of the first silicon single crystal substrate and the second silicon single crystal substrate are notches.
  • a substrate for an electronic device characterized by being a substrate on which a film is formed.
  • the monocrystalline silicon bonding substrate 10 is also simply referred to as a "bonding substrate".
  • the combined substrate 10 consists of a first silicon single crystal substrate 11 having a crystal plane orientation of ⁇ 111 ⁇ and a second silicon single crystal substrate 12 having a crystal plane orientation of ⁇ 100 ⁇ . substrates bonded together via Further, the first silicon single crystal substrate 11 is formed with a notch in the ⁇ 110> direction, and the second silicon single crystal substrate 12 is formed with a notch in the ⁇ 011> or ⁇ 001> direction. It is a thing. Also, in the combined substrate 10, the ⁇ 110> direction of the first silicon single crystal substrate 11 and the ⁇ 011> direction of the second silicon single crystal substrate 12 are coupled within an angle range of -15° to 15°.
  • ⁇ ⁇ means a generic term for equivalent crystal plane orientations, and ( ) means each orientation of crystal plane orientations.
  • ⁇ > indicates a generic term for equivalent crystal axis directions, and [ ] means each direction of the crystal axis directions.
  • the state of bonding of the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 will be described with reference to FIG. 1 as a diagram viewed from the main surface side of each substrate.
  • the crystal plane orientation is ⁇ 111 ⁇ and the notch is at the position of [1-10]
  • the crystal plane orientation is ⁇ 100 ⁇ and the notch is at the position of [0-11] will be described as an example.
  • the cleaved plane of the first silicon single crystal substrate 11 and the cleaved plane of the second silicon single crystal substrate 12 are schematically shown by dotted lines and dashed lines, respectively.
  • the cleavage planes are shifted in the vertical direction in the figure.
  • the strength of the combined substrate 10 is improved due to the effect of the displacement of the cleaved planes in the vertical direction in the entirety of the combined substrate 10 .
  • the electronic device has high breaking strength in which the occurrence of slips, cracks, etc. is suppressed. can be a substrate 20 for
  • the nitride semiconductor film 21 is formed on the surface of the first silicon single crystal substrate 11 having a crystal plane orientation of ⁇ 111 ⁇ . Then, the physical semiconductor film 21 is formed.
  • FIG. 2 shows an example of a bonding substrate that is not the present invention.
  • the crystal plane orientation is ⁇ 111 ⁇ and the notch is at the position of [1-10]
  • the crystal plane orientation is ⁇ 100 ⁇ and the notch is at the position of [001].
  • the crystal axis direction in which the notch of the second silicon single crystal substrate is formed is different from that in FIG. 1, but the rest is the same as in FIG.
  • FIG. 2 when the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 are overlaid, all cleaved planes are close to each other.
  • the strength of the combined substrate and the electronic device substrate is increased. The strength is inferior to the case of FIG. 1 shown.
  • the inventors further conducted the following experiment to investigate the breaking load and bending strength in the angle range between FIGS. 1 and 2.
  • the notches of the ⁇ 111 ⁇ crystal plane orientation silicon single crystal substrate formed with the notch in the ⁇ 110> direction and the ⁇ 100 ⁇ crystal plane orientation silicon single crystal substrate formed with the ⁇ 011> direction notch are aligned. 5°, 10°, 15°, 20°, 5°, 10°, 15°, 20° from the state where the angle between the ⁇ 110> direction of the ⁇ 111 ⁇ silicon single crystal substrate and the ⁇ 011> direction of the ⁇ 100 ⁇ silicon single crystal substrate is 0°.
  • Each breaking load was investigated by shifting the angle to 30°, 40°, and 45°.
  • FIG. 6(b) is a side view of FIG. 6(a) viewed from above in the vertical direction.
  • the ⁇ 110> direction of the ⁇ 111 ⁇ silicon single crystal substrate and the ⁇ 011> direction of the ⁇ 100 ⁇ silicon single crystal substrate are -15° to 15° (0° to 15° and 15° to 0°). are equivalent from the crystal symmetry), the breaking load and bending strength are increased, indicating that the substrate strength is high.
  • the diameter of the combined substrate 10 (and the electronic device substrate 20) can be made as large as 300 mm or more. Conventionally, such a large-diameter substrate may not have sufficient substrate strength, and slips, cracks, etc. have occurred. be able to.
  • the upper limit of the diameter of the combined substrate 10 (and the electronic device substrate 20) is not particularly limited, it can be, for example, 450 mm or less.
  • the diameters of the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 are also 300 mm or more.
  • the thickness of each of the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 is not particularly limited, but those conforming to the standard can be preferably used. In particular, for a diameter of 300 mm, the thickness can be 775 ⁇ m.
  • Such a silicon single crystal substrate is used as a normal device substrate, is inexpensive, and can be used without any particular problems.
  • the thickness of the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 can be, for example, 500 ⁇ m to 1500 ⁇ m.
  • a first silicon single crystal substrate 11 and a second silicon single crystal substrate 12 are prepared (step S11).
  • the first silicon single crystal substrate 11 a silicon single crystal substrate having a ⁇ 111 ⁇ crystal plane orientation and a notch formed in the ⁇ 110> direction is prepared.
  • the second silicon single crystal substrate 12 a silicon single crystal substrate having a ⁇ 100 ⁇ crystal plane orientation and a notch formed in the ⁇ 011> direction or the ⁇ 001> direction is prepared.
  • the diameters of the first silicon single crystal substrate and the second silicon single crystal substrate to be prepared can be 300 mm or more.
  • the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 are bonded together to form a single bonded substrate 20 of silicon single crystal substrates
  • the first silicon single crystal substrate 11 is a bond wafer
  • the second silicon single crystal substrate 12 can also be called a base wafer.
  • each of the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 is not particularly limited, a thickness conforming to the standard can be preferably used. Moreover, the resistivity and impurity concentration of each of the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 can be appropriately set.
  • the oxide film formed here becomes the oxide film 13 shown in FIG. 3 after the two silicon single crystal substrates are bonded.
  • the method of forming this oxide film is not particularly limited, for example, an oxidation heat treatment can be performed to form an oxide film having a thickness of about 100 nm on the surface.
  • the thickness of the oxide film is not particularly limited, it can be, for example, 10 nm or more and 1000 nm or less.
  • An oxide film may be formed on each of the two silicon single crystal substrates, or an oxide film may be formed on either one of the silicon single crystal substrates.
  • the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 are bonded (step S13).
  • the first silicon single-crystal substrate 11 and the ⁇ 011> direction of the second silicon single-crystal substrate 12 are in the angle range of -15° to 15°.
  • a crystal substrate 11 and a second silicon single crystal substrate 12 are overlaid.
  • both silicon single crystal substrates are overlapped via the oxide film formed in step S12.
  • the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 are bonded to form the bonded substrate 10 (see FIG. 3).
  • the conditions (atmosphere, temperature, time, etc.) of the heat treatment are not particularly limited as long as the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 can be bonded.
  • the bonding heat treatment can be performed at a temperature of, for example, 400° C. or more and 1200° C. or less in a nitrogen atmosphere for 1 to 12 hours.
  • the bonding substrate 10 After this bonding heat treatment, it is preferable to clean the surface of the bonding substrate 10 before epitaxial growth of a nitride semiconductor film, which will be described later. In particular, it is preferable to remove the oxide film formed on the surface of the bonding substrate 10 (especially the surface of the first silicon single crystal substrate 11) by hydrofluoric acid spin cleaning or the like.
  • a nitride semiconductor film 21 (see FIG. 3) is epitaxially grown on the surface of the silicon single crystal substrate 11 (step S14).
  • the nitride semiconductor film 21 an AlN layer, a GaN layer, an AlGaN layer, or the like can be formed.
  • This nitride semiconductor film 21 can be formed by a normal method. Further, an intermediate layer (buffer layer) may be formed as appropriate.
  • the electronic device substrate 20 shown in FIG. 3 can be manufactured.
  • Example 2 The electronic device substrate 20 shown in FIG. 3 was manufactured according to the electronic device substrate manufacturing method of the present invention shown in FIG.
  • first silicon single crystal substrate 11 a double-sided polished silicon single crystal substrate having a diameter of 300 mm, a thickness of 775 ⁇ m, a crystal plane orientation of ⁇ 111 ⁇ , a resistivity of 5500 ⁇ cm, and a notch formed in the [1-10] direction;
  • second silicon single crystal substrate 12 a double-sided polished silicon single crystal substrate having a diameter of 300 mm, a thickness of 775 ⁇ m, a crystal plane orientation of ⁇ 100 ⁇ , a resistivity of 10 ⁇ cm, and a notch formed in the [0-11] direction was used.
  • Such a second silicon single crystal substrate 12 is sometimes called a "0° notch substrate".
  • Each of the first silicon single crystal substrate 11 and the second silicon single crystal substrate 12 has a cleavage plane as conceptually shown in FIG.
  • the two prepared silicon single crystal substrates were subjected to oxidation heat treatment to form oxide films each having a thickness of 100 nm (step S12).
  • step S13 the bonded substrate 10 was spin-washed with hydrofluoric acid to remove the oxide film on the surface.
  • an AlN layer of 150 nm, an AlGaN layer of 160 nm, and a superlattice structure in which 50 sets of GaN layers and AlN layers are alternately laminated A GaN layer of 1000 nm, an AlGaN layer of 20 nm, and a GaN layer of 3 nm were epitaxially grown to a total thickness of 1.8 ⁇ m (step S14).
  • the electronic device substrate 20 was manufactured.
  • an electronic device substrate was manufactured in the same manner as in the example except that a second silicon single crystal substrate in which the crystal axis in which the notch was formed was different from that in the example was used.
  • first silicon single crystal substrate a double-sided polished silicon single crystal substrate having a diameter of 300 mm, a thickness of 775 ⁇ m, a crystal plane orientation of ⁇ 111 ⁇ , a resistivity of 5500 ⁇ cm, and a notch formed in the [1-10] direction
  • second silicon single crystal substrate 12 a double-sided polished silicon single crystal substrate having a diameter of 300 mm, a thickness of 775 ⁇ m, a crystal plane orientation of ⁇ 100 ⁇ , a resistivity of 21 ⁇ cm and a notch formed in the [001] direction was prepared.
  • Such a second silicon single crystal substrate is sometimes called a "45° notch substrate".
  • Each of the first silicon single crystal substrate and the second silicon single crystal substrate has a cleavage plane as conceptually shown in FIG.
  • An oxidation heat treatment was performed on these two prepared silicon single crystal substrates to form an oxide film with a thickness of 100 nm on each.
  • the notch positions of the two silicon single crystal substrates were aligned and bonded together, and a bonding heat treatment was performed at 500°C in a nitrogen atmosphere (see Fig. 5) to produce a bonded substrate.
  • this heat treatment step was performed at the same time as the bonding heat treatment step in the example.
  • the bonded substrate 10 was spin-washed with hydrofluoric acid to remove the oxide film on the surface.
  • a GaN film as a nitride semiconductor film was epitaxially grown on the surface of the first silicon single crystal substrate of the bonding substrate under the same conditions as in the example.
  • GaN could be formed, but slip occurred in the notch.
  • the present invention is not limited to the above embodiments.
  • the above-described embodiment is an example, and any device having substantially the same configuration as the technical idea described in the claims of the present invention and exhibiting the same effect is the present invention. included in the technical scope of

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

本発明は、シリコン単結晶の結合基板上に窒化物半導体膜が形成された電子デバイス用基板であって、前記結合基板は、結晶面方位が｛１１１｝である第一のシリコン単結晶基板と、結晶面方位が｛１００｝である第二のシリコン単結晶基板が、酸化膜を介して結合された基板であり、前記第一基板は＜１１０＞方向に、前記第二基板は＜０１１＞方向または＜００１＞方向にノッチが形成されたものであり、前記第一基板の＜１１０＞方向と前記第二基板の＜０１１＞方向が－１５°～１５°の角度範囲で結合されているものであり、前記結合基板の前記第一基板の表面上に、前記窒化物半導体膜が形成されたものである電子デバイス用基板である。これにより、シリコン単結晶上に窒化物半導体が形成された電子デバイス用基板であって、スリップ、割れ等の発生が抑制された破壊強度が高い電子デバイス用基板及びその製造方法が提供される。

Description

電子デバイス用基板及びその製造方法
　本発明は、電子デバイス用基板及びその製造方法に関し、特に、シリコン基板上に窒化物半導体が形成された電子デバイス用基板及びその製造方法に関する。
　ＧａＮやＡｌＮをはじめとする窒化物半導体は、２次元電子ガスを用いた高電子移動度トランジスタ（ＨＥＭＴ）や高耐圧電子デバイスの作製に用いることができる。
　これらの窒化物半導体を基板上に成長させた窒化物半導体ウェーハを製作することは難しく、従来、成長用基板としてサファイア基板やＳｉＣ基板が用いられている。しかし、基板の大直径化（大口径化）のためや基板のコストを抑えるために、シリコン単結晶基板上への気相成長による窒化物半導体のエピタキシャル成長も行われてきている。シリコン単結晶基板上への気相成長による窒化物半導体のエピタキシャル成長膜の作製は、サファイア基板やＳｉＣ基板に比べて大直径の基板が使用できるのでデバイスの生産性が高く、加工しやすい点で有利である。ただし、シリコン単結晶基板上への窒化物半導体の気相成長では、格子定数差や熱膨張係数差による応力により、反りの増大やスリップ、割れ等が発生しやすく、成長条件や緩和層による応力低減が行われている。
　特に、パワーデバイス用のエピタキシャル基板を高耐圧にするには、ＧａＮのエピタキシャル層の厚さを厚くしたＧａＮ　ｏｎ　Ｓｉ（シリコン単結晶上のＧａＮ）を作製する必要がある。エピタキシャル層の厚さを厚くするには、成長用基板であるシリコン単結晶基板を厚くしてエピタキシャル成長すれば良い。そして、シリコン単結晶基板を厚くする方法として、２枚のシリコン単結晶基板を貼り合わせることが行われている。特許文献１では、貼り合せた基板の厚さを２ｍｍ以上とすることが開示されている。また、特許文献２では、貼り合わせる２枚の基板の組み合わせとして、ボンドウェーハが、面方位｛１１１｝、抵抗率１ｋΩｃｍ以上であり、ベースウェーハが、面方位｛１００｝、抵抗率０．１Ωｃｍ以下であるものが開示されている。
特開２０２１－０１４３７６号公報 特開２０２１－０２７１８６号公報
　上記のように、特許文献１、特許文献２に開示されたような、貼り合わせ基板を成長用基板として用いることが知られている。しかしながら、これらの貼り合せ基板を用いても、反りの増大やスリップ、割れ等の発生を完全に抑制することはできていない。また、スリップ、割れ等は、主にエピタキシャル成長させる｛１１１｝シリコン単結晶基板のノッチ部で発生することが多かった。一般的に｛１１１｝シリコン単結晶基板には＜１１０＞方向にノッチが形成されており、｛１００｝シリコン単結晶基板には＜０１１＞方向または＜００１＞方向に形成されている。
　本発明は、上記課題を解決するためになされたもので、シリコン単結晶上に窒化物半導体が形成された電子デバイス用基板であって、スリップ、割れ等の発生が抑制された破壊強度が高い電子デバイス用基板及びその製造方法を提供することを目的とする。
　上記課題を解決するために、本発明は、シリコン単結晶の結合基板上に窒化物半導体膜が形成された電子デバイス用基板であって、前記結合基板は、結晶面方位が｛１１１｝である第一のシリコン単結晶基板と、結晶面方位が｛１００｝である第二のシリコン単結晶基板が、酸化膜を介して結合された基板であり、前記第一のシリコン単結晶基板は、＜１１０＞方向にノッチが形成されたものであり、前記第二のシリコン単結晶基板は＜０１１＞方向または＜００１＞方向にノッチが形成されたものであり、前記第一のシリコン単結晶基板の＜１１０＞方向と前記第二のシリコン単結晶基板の＜０１１＞方向が－１５°～１５°の角度範囲で結合されているものであり、前記結合基板の前記第一のシリコン単結晶基板の表面上に、前記窒化物半導体膜が形成されたものであることを特徴とする電子デバイス用基板を提供する。
　このような電子デバイス用基板であれば、第一のシリコン単結晶基板と第二のシリコン単結晶基板の劈開面の位置関係により、スリップ、割れ等の発生が抑制された破壊強度が高い電子デバイス用基板とすることができる。
　この場合、前記結合基板の直径を３００ｍｍ以上のものとすることができる。
　このように、本発明の破壊強度の高い基板は、直径３００ｍｍ以上といった大直径の電子デバイス用基板に特に有効である。
　また、本発明は、シリコン単結晶の結合基板上に窒化物半導体膜を形成する電子デバイス用基板の製造方法であって、＜１１０＞方向にノッチが形成された、結晶面方位が｛１１１｝である第一のシリコン単結晶基板、及び、＜０１１＞方向または＜００１＞方向にノッチが形成された、結晶面方位が｛１００｝である第二のシリコン単結晶基板を準備する工程と、前記第一のシリコン単結晶基板及び前記第二のシリコン単結晶基板の少なくとも一方を熱酸化して表面に酸化膜を形成する工程と、前記第一のシリコン単結晶基板の＜１１０＞方向と前記第二のシリコン単結晶基板の＜０１１＞方向が－１５°～１５°の角度範囲となるように、前記酸化膜を介して重ね合わせて、熱処理を行うことで、前記第一のシリコン単結晶基板と前記第二のシリコン単結晶基板を結合し、前記結合基板を作製する工程と、前記結合基板の前記第一のシリコン単結晶基板の表面上に、前記窒化物半導体膜をエピタキシャル成長させる工程と、を有することを特徴とする電子デバイス用基板の製造方法を提供する。
　このような電子デバイス用基板の製造方法であれば、貼り合わせる第一のシリコン単結晶基板と第二のシリコン単結晶基板の劈開面の位置関係により、スリップ、割れ等の発生が抑制された破壊強度が高い電子デバイス用基板を製造することができる。
　この場合、前記準備する第一のシリコン単結晶基板及び前記第二のシリコン単結晶基板の直径を、３００ｍｍ以上とすることができる。
　本発明の製造方法によって製造された電子デバイス用基板のような破壊強度の高い基板は直径３００ｍｍ以上といった大直径の電子デバイス用基板を製造するのに特に有効である。
　本発明のような電子デバイス用基板及びその製造方法であれば、第一のシリコン単結晶基板と第二のシリコン単結晶基板の劈開面の位置関係により、割れ等の発生が抑制された破壊強度が高い電子デバイス用基板を提供することができる。
本発明の電子デバイス用基板における第一のシリコン単結晶基板及び第二のシリコン単結晶基板の劈開面の一例を示す概略図である。 比較例における第一のシリコン単結晶基板及び第二のシリコン単結晶基板の劈開面の一例を示す概略図である。 本発明の電子デバイス用基板の一例を示す概略断面図である。 本発明の電子デバイス用基板の製造方法の一例の概略を示すフロー図である。 実施例及び比較例において、２枚のシリコン単結晶基板を重ね合わせて熱処理する様子の写真である。 破断荷重及び曲げ強さ試験の様子を示す概略図である。
　以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
　上述したようにパワーデバイス用のエピタキシャル基板を高耐圧にするには、シリコン単結晶基板上に窒化物半導体膜を厚く形成した電子デバイス用基板（例えば、ＧａＮのエピタキシャル層の厚さを厚くしたＧａＮ　ｏｎ　Ｓｉ）を作製する必要がある。エピタキシャル層の厚さを厚くするには、シリコン単結晶基板を厚くしてエピタキシャル成長すれば良い。そして、シリコン基板を厚くする方法として、２枚のシリコン単結晶基板を貼り合せることが行われているが、貼り合わせ基板を用いてもスリップ、割れ等の発生を完全に抑制することはできていなかった。
　本発明者らが、スリップ、割れ等の発生が抑制された破壊強度が高い電子デバイス用基板について検討を重ねたところ、シリコン単結晶の結合基板上に窒化物半導体膜が形成された電子デバイス用基板において、２枚のシリコン単結晶基板を結合したものを下地基板（種結晶）として用い、さらに、２枚のシリコン単結晶基板の主面の結晶面方位だけでなく、各基板の劈開面をずらすことにより、スリップ、割れ等の発生が抑制された破壊強度が高い電子デバイス用基板とすることができることが判り、本発明を完成させた。
［電子デバイス用基板］
　本発明は、シリコン単結晶の結合基板上に窒化物半導体膜が形成された電子デバイス用基板であって、前記結合基板は、結晶面方位が｛１１１｝である第一のシリコン単結晶基板と、結晶面方位が｛１００｝である第二のシリコン単結晶基板が、酸化膜を介して結合された基板であり、前記第一のシリコン単結晶基板は、＜１１０＞方向にノッチが形成されたものであり、前記第二のシリコン単結晶基板は＜０１１＞方向または＜００１＞方向にノッチが形成されたものであり、前記第一のシリコン単結晶基板の＜１１０＞方向と前記第二のシリコン単結晶基板の＜０１１＞方向が－１５°～１５°の角度範囲で結合されているものであり、前記結合基板の前記第一のシリコン単結晶基板の表面上に、前記窒化物半導体膜が形成されたものであることを特徴とする電子デバイス用基板である。
　以下、図を用いて本発明について更に詳細に説明する。
　図３に示したように、本発明の電子デバイス用基板２０は、シリコン単結晶の結合基板１０上に窒化物半導体膜２１が形成されている。本発明の説明において、シリコン単結晶の結合基板１０を単に「結合基板」とも称する。このとき、結合基板１０は、結晶面方位が｛１１１｝である第一のシリコン単結晶基板１１と、結晶面方位が｛１００｝である第二のシリコン単結晶基板１２が、酸化膜１３を介して結合された基板である。さらに、第一のシリコン単結晶基板１１は、＜１１０＞方向にノッチが形成されたものであり、第二のシリコン単結晶基板１２は、＜０１１＞方向または＜００１＞方向にノッチが形成されたものである。また、結合基板１０は、第一のシリコン単結晶基板１１の＜１１０＞方向と第二のシリコン単結晶基板１２の＜０１１＞方向が－１５°～１５°の角度範囲で結合されている。
　なお、本明細書では、通常のミラー指数の表記で数字の上に付ける線を、数字の前の「－」で代用する。すなわち、例えば、［１－１０］という表記は、
Figure JPOXMLDOC01-appb-M000001
 と同義である。
　また、ミラー指数の表記については通常の通りである。すなわち、｛｝は等価な結晶面方位の総称を、（）は結晶面方位の各方位を意味する。また、＜＞は等価な結晶軸方向の総称を示し、［］は結晶軸方向の各方向を意味する。
　第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２の結合の様子について、各基板の主表面側から見た図として、図１を参照して説明する。ここでは、第一のシリコン単結晶基板１１として、結晶面方位が｛１１１｝であり、ノッチが［１－１０］の位置にあるもの、第二のシリコン単結晶基板１２として、結晶面方位が｛１００｝であり、ノッチが［０－１１］の位置にあるものを例として説明する。
　図１では、第一のシリコン単結晶基板１１の劈開面を点線で、第二のシリコン単結晶基板１２の劈開面を破線で、それぞれ概略的に示している。図１に示すように、第一のシリコン単結晶基板１１と第二のシリコン単結晶基板１２を重ね合わせると、図中縦方向の劈開面がずれていることがわかる。図中横方向の劈開面は重なっているが、結合基板１０全体では、図中縦方向の劈開面がずれていることによる効果により、結合基板１０の基板強度が向上する。その結果、結合基板１０の第一のシリコン単結晶基板１１の表面上に形成された窒化物半導体膜２１が存在していても、スリップ、割れ等の発生が抑制された破壊強度が高い電子デバイス用基板２０とすることができる。
　また、本発明の電子デバイス用基板２０では、結晶面方位が｛１１１｝である第一のシリコン単結晶基板１１の表面状に窒化物半導体膜２１が形成されたものであるため、良好な窒化物半導体膜２１が形成されたものとなる。
　図２には、本発明ではない結合基板の例を示した。図２では、第一のシリコン単結晶基板として、結晶面方位が｛１１１｝であり、ノッチが［１－１０］の位置にあるもの、第二のシリコン単結晶基板として、結晶面方位が｛１００｝であり、ノッチが［００１］の位置にあるものを例として説明する。この場合、第二のシリコン単結晶基板のノッチが形成された結晶軸方向が図１の場合と異なるが、その他は図１と同様である。図２からわかるように、第一のシリコン単結晶基板１１と第二のシリコン単結晶基板１２を重ね合わせると、劈開面が全て近い位置関係となっている。このような図２の場合でも結晶面方位がそれぞれ｛１１１｝と｛１００｝という２枚のシリコン単結晶基板を接合するため、結合基板及び電子デバイス用基板の強度は高くなるが、本発明を示した図１の場合よりも強度は劣る。
　本発明者らは、更に図１と図２の間の角度範囲で破断荷重及び曲げ強さを調べるため次のような実験を行った。
　＜１１０＞方向にノッチが形成された結晶面方位が｛１１１｝のシリコン単結晶基板と、＜０１１＞方向にノッチが形成された結晶面方位が｛１００｝のシリコン単結晶基板のノッチを一致させた状態即ち｛１１１｝のシリコン単結晶基板の＜１１０＞方向と｛１００｝のシリコン単結晶基板の＜０１１＞方向の角度０°の状態から５°、１０°、１５°、２０°、３０°、４０°、４５°と角度をずらしてそれぞれの破断荷重を調査した。
　この結合基板の強度測定では、図６に示すようにインストロン社製　精密万能試験機にて破断荷重及び曲げ強さを調査した。図６（ｂ）は、鉛直方向上側から見た図６（ａ）を横から見た図である。
　図６（ａ）、（ｂ）に示すように、３本の支点治具Ｊ（圧着点の曲率半径Ｒは１５ｍｍである）を３本、結合基板の上下に配置した。結合基板において、｛１１１｝のシリコン単結晶基板のノッチ位置が強度的に弱いため、｛１１１｝のシリコン単結晶基板のノッチ位置Ｎが中央の支点治具Ｊの真下の位置となるように設置した（図６（ａ）、（ｂ）参照）。曲げ強さの計算式は以下の通りである。
　　　　曲げ強さ＝３ＰＬ／２ＷＴ２　（計算式）
　　　　Ｐ：破断荷重、
　　　　Ｌ＝支点間距離（１５０ｍｍ）
　　　　Ｗ：幅３００ｍｍ
　　　　Ｔ：厚さ１．５５ｍｍ
　調査したところ表１のような結果となった。
Figure JPOXMLDOC01-appb-T000002
　このように｛１１１｝のシリコン単結晶基板の＜１１０＞方向と｛１００｝のシリコン単結晶基板の＜０１１＞方向が－１５°～１５°（０°～１５°と１５°～０°とは結晶の対称性から同等）の角度範囲で結合された基板は破断荷重及び曲げ強さが大きくなっており基板強度が高いことが分かる。
　本発明の電子デバイス用基板２０では、上記のように基板強度が高いため、結合基板１０（及び、電子デバイス用基板２０）の直径を３００ｍｍ以上の大直径のものとすることもできる。このような大直径の基板は、従来、基板強度が十分ではない場合があり、スリップ、割れ等の発生があったが、本発明ではこれらが抑制された破壊強度が高い電子デバイス用基板とすることができる。結合基板１０（及び、電子デバイス用基板２０）の直径の上限は特に限定されないが、例えば、４５０ｍｍ以下とすることができる。
　結合基板１０（及び、電子デバイス用基板２０）の直径が３００ｍｍ以上である場合、第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２の直径も３００ｍｍ以上である。第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２のそれぞれの厚さは特に限定されないが、規格に応じたものを好適に用いることができる。特に、直径が３００ｍｍの場合、厚さは７７５μｍのものとすることができる。このようなシリコン単結晶基板は通常のデバイス用基板として用いられており、安価であり、特に問題なく用いることができる。第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２の厚さとしては、例えば、５００μｍ～１５００μｍのものを用いることができる。
［電子デバイス用基板の製造方法］
　以下、上記のような本発明の電子デバイス用基板２０を製造する方法を、図４を参照して説明する。
　まず、図４のＳ１１に示したように、第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２を準備する（工程Ｓ１１）。このとき、第一のシリコン単結晶基板１１として、結晶面方位が｛１１１｝であり、＜１１０＞方向にノッチが形成されたシリコン単結晶基板を準備する。また、第二のシリコン単結晶基板１２として、結晶面方位が｛１００｝であり、＜０１１＞方向または＜００１＞方向にノッチが形成されたシリコン単結晶基板を準備する。このとき、準備する第一のシリコン単結晶基板及び前記第二のシリコン単結晶基板の直径を、３００ｍｍ以上とすることができる。
　なお、第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２は貼り合わせて一枚のシリコン単結晶基板の結合基板２０とするため、第一のシリコン単結晶基板１１はボンドウェーハ、第二のシリコン単結晶基板１２はベースウェーハと称することもできる。
　第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２のそれぞれの厚さは特に限定されないが、規格に応じたものを好適に用いることができる。また、第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２のそれぞれの抵抗率や不純物濃度は適宜設定することができる。
　次に、図４のＳ１２に示したように、第一のシリコン単結晶基板１１及び前記第二のシリコン単結晶基板１２の少なくとも一方を熱酸化して表面に酸化膜を形成する（工程Ｓ１２）。ここで形成する酸化膜は、両シリコン単結晶基板の結合後に、図３に示した酸化膜１３となるものである。この酸化膜形成の手法は特に限定されないが、例えば、酸化熱処理を行って表面に１００ｎｍ程度の厚さの酸化膜を形成することができる。酸化膜の厚さは特に限定されないが、例えば、１０ｎｍ以上１０００ｎｍ以下とすることができる。２枚のシリコン単結晶基板それぞれに酸化膜を形成してもよいし、いずれか一方のシリコン単結晶基板に酸化膜を形成するようにしてもよい。
　次に、図４のＳ１３に示したように、第一のシリコン単結晶基板１１と第二のシリコン単結晶基板１２を結合する（工程Ｓ１３）。このとき、第一のシリコン単結晶基板１１の＜１１０＞方向と第二のシリコン単結晶基板１２の＜０１１＞方向が－１５°～１５°の角度範囲となるように、第一のシリコン単結晶基板１１と第二のシリコン単結晶基板１２を重ね合わせる。その際、工程Ｓ１２で形成した酸化膜を介して両シリコン単結晶基板を重ね合わせる。この状態で熱処理を行うことで、第一のシリコン単結晶基板１１と第二のシリコン単結晶基板１２を結合し、結合基板１０（図３参照）を作製する。
　熱処理（結合熱処理）の条件（雰囲気、温度、時間等）は、第一のシリコン単結晶基板１１と第二のシリコン単結晶基板１２の結合ができれば特に限定されない。この結合熱処理の温度例えば、窒素雰囲気で４００℃以上１２００℃以下、１～１２時間の結合熱処理とすることができる。
　この結合熱処理後、後述の窒化物半導体膜のエピタキシャル成長の前に、結合基板１０の表面の洗浄を行うことが好ましい。特に、結合基板１０の表面（特に第一のシリコン単結晶基板１１の表面）に生じた酸化膜をフッ酸スピン洗浄等により除去することが好ましい。
　このようにして、第一のシリコン単結晶基板１１と第二のシリコン単結晶基板１２を結合し、結合基板１０を作製した後、図４のＳ１４に示したように、結合基板１０の第一のシリコン単結晶基板１１の表面上に、窒化物半導体膜２１（図３参照）をエピタキシャル成長させる（工程Ｓ１４）。窒化物半導体膜２１としては、ＡｌＮ層、ＧａＮ層及びＡｌＧａＮ層等を成膜することができる。この窒化物半導体膜２１は通常の方法で成膜することができる。また、適宜中間層（バッファ層）を形成してもよい。このようにして、図３に示した電子デバイス用基板２０を製造することができる。
　以下、実施例及び比較例を示し、本発明をより具体的に説明するが、本発明は下記の実施例に制限されるものではない。
（実施例）
　図４に示した本発明の電子デバイス用基板の製造方法に沿って、図３に示した電子デバイス用基板２０を製造した。
　まず、第一のシリコン単結晶基板１１として、両面ポリッシュした直径３００ｍｍ、厚さ７７５μｍ、結晶面方位｛１１１｝、抵抗率５５００Ωｃｍで［１－１０］方向にノッチが形成されたシリコン単結晶基板、及び、第二のシリコン単結晶基板１２として、両面ポリッシュした直径３００ｍｍ、厚さ７７５μｍ、結晶面方位｛１００｝、抵抗率１０Ωｃｍで［０－１１］方向にノッチが形成されたシリコン単結晶基板を準備した（工程Ｓ１１）。このような第二のシリコン単結晶基板１２は、「０°ノッチ基板」と称されることがある。これらの第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２は、それぞれ、図１に概念図として示したような劈開面を有する。
　これら準備した２枚のシリコン単結晶基板に酸化熱処理を行い、それぞれ厚さ１００ｎｍの酸化膜を形成した（工程Ｓ１２）。
　次に、２枚のシリコン単結晶基板のノッチ位置を合わせて貼り合せ、窒素雰囲気で５００℃の結合熱処理を行い（図５参照）、結合基板１０を作製した（工程Ｓ１３）。その後、結合基板１０に対してフッ酸スピン洗浄し表面の酸化膜を除去した。
　次に、結合基板１０の第一のシリコン単結晶基板１１の表面上に、窒化物半導体膜２１としてＡｌＮ層１５０ｎｍ、ＡｌＧａＮ層１６０ｎｍ、ＧａＮ層とＡｌＮ層を交互に５０組積層した超格子構造、ＧａＮ層１０００ｎｍ、ＡｌＧａＮ層２０ｎｍ、ＧａＮ層３ｎｍを総膜厚１．８μｍエピタキシャル成長させた（工程Ｓ１４）。
　その結果、割れ、スリップの発生がなく、ＧａＮを形成することができた。このようにして、電子デバイス用基板２０を製造した。
（比較例）
　以下のように、第二のシリコン単結晶基板として、ノッチが形成された結晶軸方向が実施例のものと異なるものを用いた他は、実施例と同様にして電子デバイス用基板を製造した。
　まず、第一のシリコン単結晶基板として、両面ポリッシュした直径３００ｍｍ、厚さ７７５μｍ、結晶面方位｛１１１｝、抵抗率５５００Ωｃｍで［１－１０］方向にノッチが形成されたシリコン単結晶基板、及び、第二のシリコン単結晶基板１２として、両面ポリッシュした直径３００ｍｍ、厚さ７７５μｍ、結晶面方位｛１００｝、抵抗率２１Ωｃｍで［００１］方向にノッチが形成されたシリコン単結晶基板を準備した。このような第二のシリコン単結晶基板は、「４５°ノッチ基板」と称されることがある。これらの第一のシリコン単結晶基板及び第二のシリコン単結晶基板は、それぞれ、図２に概念図として示したような劈開面を有する。
　これら準備した２枚のシリコン単結晶基板に酸化熱処理を行い、それぞれ厚さ１００ｎｍの酸化膜を形成した。
　次に、２枚のシリコン単結晶基板のノッチ位置を合わせて貼り合せ、窒素雰囲気で５００℃の結合熱処理を行い（図５参照）、結合基板を作製した。なお、この熱処理工程は図５に示したように、実施例における結合熱処理工程と同時に行った。その後、結合基板１０に対してフッ酸スピン洗浄し表面の酸化膜を除去した。
　次に、結合基板の第一のシリコン単結晶基板の表面上に、窒化物半導体膜としてＧａＮ膜を、実施例と同じ条件でエピタキシャル成長させた。
　その結果、ＧａＮを形成することができたが、ノッチ部にスリップが発生した。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (4)

  1. 　シリコン単結晶の結合基板上に窒化物半導体膜が形成された電子デバイス用基板であって、
    　前記結合基板は、結晶面方位が｛１１１｝である第一のシリコン単結晶基板と、結晶面方位が｛１００｝である第二のシリコン単結晶基板が、酸化膜を介して結合された基板であり、
    　前記第一のシリコン単結晶基板は、＜１１０＞方向にノッチが形成されたものであり、
    　前記第二のシリコン単結晶基板は＜０１１＞方向または＜００１＞方向にノッチが形成されたものであり、
    　前記第一のシリコン単結晶基板の＜１１０＞方向と前記第二のシリコン単結晶基板の＜０１１＞方向が－１５°～１５°の角度範囲で結合されているものであり、
    　前記結合基板の前記第一のシリコン単結晶基板の表面上に、前記窒化物半導体膜が形成されたものであることを特徴とする電子デバイス用基板。
  2. 　前記結合基板の直径が３００ｍｍ以上であることを特徴とする請求項１に記載の電子デバイス用基板。
  3. 　シリコン単結晶の結合基板上に窒化物半導体膜を形成する電子デバイス用基板の製造方法であって、
    　＜１１０＞方向にノッチが形成された、結晶面方位が｛１１１｝である第一のシリコン単結晶基板、及び、＜０１１＞方向または＜００１＞方向にノッチが形成された、結晶面方位が｛１００｝である第二のシリコン単結晶基板を準備する工程と、
    　前記第一のシリコン単結晶基板及び前記第二のシリコン単結晶基板の少なくとも一方を熱酸化して表面に酸化膜を形成する工程と、
    　前記第一のシリコン単結晶基板の＜１１０＞方向と前記第二のシリコン単結晶基板の＜０１１＞方向が－１５°～１５°の角度範囲となるように、前記酸化膜を介して重ね合わせて、熱処理を行うことで、前記第一のシリコン単結晶基板と前記第二のシリコン単結晶基板を結合し、前記結合基板を作製する工程と、
    　前記結合基板の前記第一のシリコン単結晶基板の表面上に、前記窒化物半導体膜をエピタキシャル成長させる工程と、
    　を有することを特徴とする電子デバイス用基板の製造方法。
  4. 　前記準備する第一のシリコン単結晶基板及び前記第二のシリコン単結晶基板の直径を、３００ｍｍ以上とすることを特徴とする請求項３に記載の電子デバイス用基板の製造方法。
PCT/JP2022/040820 2021-12-01 2022-10-31 電子デバイス用基板及びその製造方法 WO2023100577A1 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2021195583 2021-12-01
JP2021-195583 2021-12-01
JP2022097956A JP2023081820A (ja) 2021-12-01 2022-06-17 電子デバイス用基板及びその製造方法
JP2022-097956 2022-06-17

Publications (1)

Publication Number Publication Date
WO2023100577A1 true WO2023100577A1 (ja) 2023-06-08

Family

ID=86611896

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/040820 WO2023100577A1 (ja) 2021-12-01 2022-10-31 電子デバイス用基板及びその製造方法

Country Status (2)

Country Link
TW (1) TW202340552A (ja)
WO (1) WO2023100577A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63193517A (ja) * 1987-02-06 1988-08-10 Nec Corp 複合単結晶基板
JPH07335511A (ja) * 1994-06-13 1995-12-22 Nippon Telegr & Teleph Corp <Ntt> 張り合わせウエハ
JP2017507478A (ja) * 2014-01-07 2017-03-16 蘇州晶湛半導体有限公司Ｅｎｋｒｉｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． 半導体基板、半導体デバイス、および半導体基板の製造方法
JP2021027186A (ja) * 2019-08-06 2021-02-22 信越半導体株式会社 電子デバイス用基板およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63193517A (ja) * 1987-02-06 1988-08-10 Nec Corp 複合単結晶基板
JPH07335511A (ja) * 1994-06-13 1995-12-22 Nippon Telegr & Teleph Corp <Ntt> 張り合わせウエハ
JP2017507478A (ja) * 2014-01-07 2017-03-16 蘇州晶湛半導体有限公司Ｅｎｋｒｉｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． 半導体基板、半導体デバイス、および半導体基板の製造方法
JP2021027186A (ja) * 2019-08-06 2021-02-22 信越半導体株式会社 電子デバイス用基板およびその製造方法

Also Published As

Publication number Publication date
TW202340552A (zh) 2023-10-16

Similar Documents

Publication Publication Date Title
WO2021024654A1 (ja) 電子デバイス用基板およびその製造方法
TWI474397B (zh) Method for forming silicon oxide film of SOI wafer
US20140001439A1 (en) Graded Aluminum-Gallium-Nitride and Superlattice Buffer Layer for III-V Nitride Layer on Silicon Substrate
TWI569444B (zh) 高品質ＧａＮ高電壓矽異質結構場效電晶體
WO2015019707A1 (ja) 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
US10388518B2 (en) Epitaxial substrate and method of manufacturing the same
WO2015103976A1 (zh) 半导体衬底、半导体器件及半导体衬底制造方法
WO2021005872A1 (ja) 電子デバイス用基板およびその製造方法
JP7426642B2 (ja) 炭化珪素エピタキシャルウェハの製造方法
WO2023100577A1 (ja) 電子デバイス用基板及びその製造方法
JP4633962B2 (ja) 窒化物半導体基板の製造方法
JP2023165996A (ja) 炭化珪素エピタキシャルウェハ
JP2023081820A (ja) 電子デバイス用基板及びその製造方法
JP2011171639A (ja) 半導体装置、半導体ウェハ、半導体装置の製造方法及び半導体ウェハの製造方法
WO2023199616A1 (ja) 電子デバイス用基板及びその製造方法
JP2023156965A (ja) 電子デバイス用基板及びその製造方法
WO2013140871A1 (ja) 炭化珪素半導体装置の製造方法
WO2023228868A1 (ja) 電子デバイス用基板及びその製造方法
WO2022038826A1 (ja) 窒化物半導体ウェーハの製造方法及び窒化物半導体ウェーハ
JP2023174446A (ja) 電子デバイス用基板及びその製造方法
WO2021210354A1 (ja) 気相成長用のシリコン単結晶基板、気相成長基板及びこれらの製造方法
JP6450282B2 (ja) 化合物半導体基板および化合物半導体基板の製造方法
WO2023026847A1 (ja) 窒化物半導体基板及びその製造方法
JP2005001961A (ja) Ｉｉｉ族窒化物系化合物半導体基板
TW202329207A (zh) 氮化物半導體基板及氮化物半導體基板的製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22901010

Country of ref document: EP

Kind code of ref document: A1