JP2023081820A - 電子デバイス用基板及びその製造方法 - Google Patents

Abstract

【課題】 シリコン単結晶上に窒化物半導体が形成された電子デバイス用基板であって、スリップ、割れ等の発生が抑制された破壊強度が高い電子デバイス用基板及びその製造方法を提供する。【解決手段】 シリコン単結晶の結合基板上に窒化物半導体膜が形成された電子デバイス用基板であって、前記結合基板は、結晶面方位が｛１１１｝である第一のシリコン単結晶基板と、結晶面方位が｛１００｝である第二のシリコン単結晶基板が、酸化膜を介して結合された基板であり、前記第一基板は＜１１０＞方向に、前記第二基板は＜０１１＞方向または＜００１＞方向にノッチが形成されたものであり、前記第一基板の＜１１０＞方向と前記第二基板の＜０１１＞方向が－１５°～１５°の角度範囲で結合されているものであり、前記結合基板の前記第一基板の表面上に、前記窒化物半導体膜が形成されたものである電子デバイス用基板。【選択図】図１

Description

本発明は、電子デバイス用基板及びその製造方法に関し、特に、シリコン基板上に窒化物半導体が形成された電子デバイス用基板及びその製造方法に関する。

ＧａＮやＡｌＮをはじめとする窒化物半導体は、２次元電子ガスを用いた高電子移動度トランジスタ（ＨＥＭＴ）や高耐圧電子デバイスの作製に用いることができる。

これらの窒化物半導体を基板上に成長させた窒化物半導体ウェーハを製作することは難しく、従来、成長用基板としてサファイア基板やＳｉＣ基板が用いられている。しかし、基板の大直径化（大口径化）のためや基板のコストを抑えるために、シリコン単結晶基板上への気相成長による窒化物半導体のエピタキシャル成長も行われてきている。シリコン単結晶基板上への気相成長による窒化物半導体のエピタキシャル成長膜の作製は、サファイア基板やＳｉＣ基板に比べて大直径の基板が使用できるのでデバイスの生産性が高く、加工しやすい点で有利である。ただし、シリコン単結晶基板上への窒化物半導体の気相成長では、格子定数差や熱膨張係数差による応力により、反りの増大やスリップ、割れ等が発生しやすく、成長条件や緩和層による応力低減が行われている。

特に、パワーデバイス用のエピタキシャル基板を高耐圧にするには、ＧａＮのエピタキシャル層の厚さを厚くしたＧａＮ ｏｎ Ｓｉ（シリコン単結晶上のＧａＮ）を作製する必要がある。エピタキシャル層の厚さを厚くするには、成長用基板であるシリコン単結晶基板を厚くしてエピタキシャル成長すれば良い。そして、シリコン単結晶基板を厚くする方法として、２枚のシリコン単結晶基板を貼り合わせることが行われている。特許文献１では、貼り合せた基板の厚さを２ｍｍ以上とすることが開示されている。また、特許文献２では、貼り合わせる２枚の基板の組み合わせとして、ボンドウェーハが、面方位｛１１１｝、抵抗率１ｋΩｃｍ以上であり、ベースウェーハが、面方位｛１００｝、抵抗率０．１Ωｃｍ以下であるものが開示されている。

特開２０２１－０１４３７６号公報 特開２０２１－０２７１８６号公報

上記のように、特許文献１、特許文献２に開示されたような、貼り合わせ基板を成長用基板として用いることが知られている。しかしながら、これらの貼り合せ基板を用いても、反りの増大やスリップ、割れ等の発生を完全に抑制することはできていない。また、スリップ、割れ等は、主にエピタキシャル成長させる｛１１１｝シリコン単結晶基板のノッチ部で発生することが多かった。一般的に｛１１１｝シリコン単結晶基板には＜１１０＞方向にノッチが形成されており、｛１００｝シリコン単結晶基板には＜０１１＞方向または＜００１＞方向に形成されている。

本発明は、上記課題を解決するためになされたもので、シリコン単結晶上に窒化物半導体が形成された電子デバイス用基板であって、スリップ、割れ等の発生が抑制された破壊強度が高い電子デバイス用基板及びその製造方法を提供することを目的とする。

上記課題を解決するために、本発明は、シリコン単結晶の結合基板上に窒化物半導体膜が形成された電子デバイス用基板であって、前記結合基板は、結晶面方位が｛１１１｝である第一のシリコン単結晶基板と、結晶面方位が｛１００｝である第二のシリコン単結晶基板が、酸化膜を介して結合された基板であり、前記第一のシリコン単結晶基板は、＜１１０＞方向にノッチが形成されたものであり、前記第二のシリコン単結晶基板は＜０１１＞方向または＜００１＞方向にノッチが形成されたものであり、前記第一のシリコン単結晶基板の＜１１０＞方向と前記第二のシリコン単結晶基板の＜０１１＞方向が－１５°～１５°の角度範囲で結合されているものであり、前記結合基板の前記第一のシリコン単結晶基板の表面上に、前記窒化物半導体膜が形成されたものであることを特徴とする電子デバイス用基板を提供する。

このような電子デバイス用基板であれば、第一のシリコン単結晶基板と第二のシリコン単結晶基板の劈開面の位置関係により、スリップ、割れ等の発生が抑制された破壊強度が高い電子デバイス用基板とすることができる。

この場合、前記結合基板の直径を３００ｍｍ以上のものとすることができる。

このように、本発明の破壊強度の高い基板は、直径３００ｍｍ以上といった大直径の電子デバイス用基板に特に有効である。

また、本発明は、シリコン単結晶の結合基板上に窒化物半導体膜を形成する電子デバイス用基板の製造方法であって、＜１１０＞方向にノッチが形成された、結晶面方位が｛１１１｝である第一のシリコン単結晶基板、及び、＜０１１＞方向または＜００１＞方向にノッチが形成された、結晶面方位が｛１００｝である第二のシリコン単結晶基板を準備する工程と、前記第一のシリコン単結晶基板及び前記第二のシリコン単結晶基板の少なくとも一方を熱酸化して表面に酸化膜を形成する工程と、前記第一のシリコン単結晶基板の＜１１０＞方向と前記第二のシリコン単結晶基板の＜０１１＞方向が－１５°～１５°の角度範囲となるように、前記酸化膜を介して重ね合わせて、熱処理を行うことで、前記第一のシリコン単結晶基板と前記第二のシリコン単結晶基板を結合し、前記結合基板を作製する工程と、前記結合基板の前記第一のシリコン単結晶基板の表面上に、前記窒化物半導体膜をエピタキシャル成長させる工程と、を有することを特徴とする電子デバイス用基板の製造方法を提供する。

このような電子デバイス用基板の製造方法であれば、貼り合わせる第一のシリコン単結晶基板と第二のシリコン単結晶基板の劈開面の位置関係により、スリップ、割れ等の発生が抑制された破壊強度が高い電子デバイス用基板を製造することができる。

この場合、前記準備する第一のシリコン単結晶基板及び前記第二のシリコン単結晶基板の直径を、３００ｍｍ以上とすることができる。

本発明の製造方法によって製造された電子デバイス用基板のような破壊強度の高い基板は直径３００ｍｍ以上といった大直径の電子デバイス用基板を製造するのに特に有効である。

本発明のような電子デバイス用基板及びその製造方法であれば、第一のシリコン単結晶基板と第二のシリコン単結晶基板の劈開面の位置関係により、割れ等の発生が抑制された破壊強度が高い電子デバイス用基板を提供することができる。

本発明の電子デバイス用基板における第一のシリコン単結晶基板及び第二のシリコン単結晶基板の劈開面の一例を示す概略図である。 比較例における第一のシリコン単結晶基板及び第二のシリコン単結晶基板の劈開面の一例を示す概略図である。 本発明の電子デバイス用基板の一例を示す概略断面図である。 本発明の電子デバイス用基板の製造方法の一例の概略を示すフロー図である。 実施例及び比較例において、２枚のシリコン単結晶基板を重ね合わせて熱処理する様子の写真である。 破断荷重及び曲げ強さ試験の様子を示す概略図である。

以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。

上述したようにパワーデバイス用のエピタキシャル基板を高耐圧にするには、シリコン単結晶基板上に窒化物半導体膜を厚く形成した電子デバイス用基板（例えば、ＧａＮのエピタキシャル層の厚さを厚くしたＧａＮ ｏｎ Ｓｉ）を作製する必要がある。エピタキシャル層の厚さを厚くするには、シリコン単結晶基板を厚くしてエピタキシャル成長すれば良い。そして、シリコン基板を厚くする方法として、２枚のシリコン単結晶基板を貼り合せることが行われているが、貼り合わせ基板を用いてもスリップ、割れ等の発生を完全に抑制することはできていなかった。

本発明者らが、スリップ、割れ等の発生が抑制された破壊強度が高い電子デバイス用基板について検討を重ねたところ、シリコン単結晶の結合基板上に窒化物半導体膜が形成された電子デバイス用基板において、２枚のシリコン単結晶基板を結合したものを下地基板（種結晶）として用い、さらに、２枚のシリコン単結晶基板の主面の結晶面方位だけでなく、各基板の劈開面をずらすことにより、スリップ、割れ等の発生が抑制された破壊強度が高い電子デバイス用基板とすることができることが判り、本発明を完成させた。

［電子デバイス用基板］
本発明は、シリコン単結晶の結合基板上に窒化物半導体膜が形成された電子デバイス用基板であって、前記結合基板は、結晶面方位が｛１１１｝である第一のシリコン単結晶基板と、結晶面方位が｛１００｝である第二のシリコン単結晶基板が、酸化膜を介して結合された基板であり、前記第一のシリコン単結晶基板は、＜１１０＞方向にノッチが形成されたものであり、前記第二のシリコン単結晶基板は＜０１１＞方向または＜００１＞方向にノッチが形成されたものであり、前記第一のシリコン単結晶基板の＜１１０＞方向と前記第二のシリコン単結晶基板の＜０１１＞方向が－１５°～１５°の角度範囲で結合されているものであり、前記結合基板の前記第一のシリコン単結晶基板の表面上に、前記窒化物半導体膜が形成されたものであることを特徴とする電子デバイス用基板である。

以下、図を用いて本発明について更に詳細に説明する。

図３に示したように、本発明の電子デバイス用基板２０は、シリコン単結晶の結合基板１０上に窒化物半導体膜２１が形成されている。本発明の説明において、シリコン単結晶の結合基板１０を単に「結合基板」とも称する。このとき、結合基板１０は、結晶面方位が｛１１１｝である第一のシリコン単結晶基板１１と、結晶面方位が｛１００｝である第二のシリコン単結晶基板１２が、酸化膜１３を介して結合された基板である。さらに、第一のシリコン単結晶基板１１は、＜１１０＞方向にノッチが形成されたものであり、第二のシリコン単結晶基板１２は、＜０１１＞方向または＜００１＞方向にノッチが形成されたものである。また、結合基板１０は、第一のシリコン単結晶基板１１の＜１１０＞方向と第二のシリコン単結晶基板１２の＜０１１＞方向が－１５°～１５°の角度範囲で結合されている。

なお、本明細書では、通常のミラー指数の表記で数字の上に付ける線を、数字の前の「－」で代用する。すなわち、例えば、［１－１０］という表記は、

と同義である。

また、ミラー指数の表記については通常の通りである。すなわち、｛｝は等価な結晶面方位の総称を、（）は結晶面方位の各方位を意味する。また、＜＞は等価な結晶軸方向の総称を示し、［］は結晶軸方向の各方向を意味する。

第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２の結合の様子について、各基板の主表面側から見た図として、図１を参照して説明する。ここでは、第一のシリコン単結晶基板１１として、結晶面方位が｛１１１｝であり、ノッチが［１－１０］の位置にあるもの、第二のシリコン単結晶基板１２として、結晶面方位が｛１００｝であり、ノッチが［０－１１］の位置にあるものを例として説明する。

図１では、第一のシリコン単結晶基板１１の劈開面を点線で、第二のシリコン単結晶基板１２の劈開面を破線で、それぞれ概略的に示している。図１に示すように、第一のシリコン単結晶基板１１と第二のシリコン単結晶基板１２を重ね合わせると、図中縦方向の劈開面がずれていることがわかる。図中横方向の劈開面は重なっているが、結合基板１０全体では、図中縦方向の劈開面がずれていることによる効果により、結合基板１０の基板強度が向上する。その結果、結合基板１０の第一のシリコン単結晶基板１１の表面上に形成された窒化物半導体膜２１が存在していても、スリップ、割れ等の発生が抑制された破壊強度が高い電子デバイス用基板２０とすることができる。

また、本発明の電子デバイス用基板２０では、結晶面方位が｛１１１｝である第一のシリコン単結晶基板１１の表面状に窒化物半導体膜２１が形成されたものであるため、良好な窒化物半導体膜２１が形成されたものとなる。

図２には、本発明ではない結合基板の例を示した。図２では、第一のシリコン単結晶基板として、結晶面方位が｛１１１｝であり、ノッチが［１－１０］の位置にあるもの、第二のシリコン単結晶基板として、結晶面方位が｛１００｝であり、ノッチが［００１］の位置にあるものを例として説明する。この場合、第二のシリコン単結晶基板のノッチが形成された結晶軸方向が図１の場合と異なるが、その他は図１と同様である。図２からわかるように、第一のシリコン単結晶基板１１と第二のシリコン単結晶基板１２を重ね合わせると、劈開面が全て近い位置関係となっている。このような図２の場合でも結晶面方位がそれぞれ｛１１１｝と｛１００｝という２枚のシリコン単結晶基板を接合するため、結合基板及び電子デバイス用基板の強度は高くなるが、本発明を示した図１の場合よりも強度は劣る。

本発明者らは、更に図１と図２の間の角度範囲で破断荷重及び曲げ強さを調べるため次のような実験を行った。

＜１１０＞方向にノッチが形成された結晶面方位が｛１１１｝のシリコン単結晶基板と、＜０１１＞方向にノッチが形成された結晶面方位が｛１００｝のシリコン単結晶基板のノッチを一致させた状態即ち｛１１１｝のシリコン単結晶基板の＜１１０＞方向と｛１００｝のシリコン単結晶基板の＜０１１＞方向の角度０°の状態から５°、１０°、１５°、２０°、３０°、４０°、４５°と角度をずらしてそれぞれの破断荷重を調査した。

この結合基板の強度測定では、図６に示すようにインストロン社製 精密万能試験機にて破断荷重及び曲げ強さを調査した。図６（ｂ）は、鉛直方向上側から見た図６（ａ）を横から見た図である。

図６（ａ）、（ｂ）に示すように、３本の支点治具Ｊ（圧着点の曲率半径Ｒは１５ｍｍである）を３本、結合基板の上下に配置した。結合基板において、｛１１１｝のシリコン単結晶基板のノッチ位置が強度的に弱いため、｛１１１｝のシリコン単結晶基板のノッチ位置Ｎが中央の支点治具Ｊの真下の位置となるように設置した（図６（ａ）、（ｂ）参照）。曲げ強さの計算式は以下の通りである。

曲げ強さ＝３ＰＬ／２ＷＴ^２ （計算式）
Ｐ：破断荷重、
Ｌ＝支点間距離（１５０ｍｍ）
Ｗ：幅３００ｍｍ
Ｔ：厚さ１．５５ｍｍ

調査したところ表１のような結果となった。

このように｛１１１｝のシリコン単結晶基板の＜１１０＞方向と｛１００｝のシリコン単結晶基板の＜０１１＞方向が－１５°～１５°（０°～１５°と１５°～０°とは結晶の対称性から同等）の角度範囲で結合された基板は破断荷重及び曲げ強さが大きくなっており基板強度が高いことが分かる。

本発明の電子デバイス用基板２０では、上記のように基板強度が高いため、結合基板１０（及び、電子デバイス用基板２０）の直径を３００ｍｍ以上の大直径のものとすることもできる。このような大直径の基板は、従来、基板強度が十分ではない場合があり、スリップ、割れ等の発生があったが、本発明ではこれらが抑制された破壊強度が高い電子デバイス用基板とすることができる。結合基板１０（及び、電子デバイス用基板２０）の直径の上限は特に限定されないが、例えば、４５０ｍｍ以下とすることができる。

結合基板１０（及び、電子デバイス用基板２０）の直径が３００ｍｍ以上である場合、第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２の直径も３００ｍｍ以上である。第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２のそれぞれの厚さは特に限定されないが、規格に応じたものを好適に用いることができる。特に、直径が３００ｍｍの場合、厚さは７７５μｍのものとすることができる。このようなシリコン単結晶基板は通常のデバイス用基板として用いられており、安価であり、特に問題なく用いることができる。第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２の厚さとしては、例えば、５００μｍ～１５００μｍのものを用いることができる。

［電子デバイス用基板の製造方法］
以下、上記のような本発明の電子デバイス用基板２０を製造する方法を、図４を参照して説明する。

まず、図４のＳ１１に示したように、第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２を準備する（工程Ｓ１１）。このとき、第一のシリコン単結晶基板１１として、結晶面方位が｛１１１｝であり、＜１１０＞方向にノッチが形成されたシリコン単結晶基板を準備する。また、第二のシリコン単結晶基板１２として、結晶面方位が｛１００｝であり、＜０１１＞方向または＜００１＞方向にノッチが形成されたシリコン単結晶基板を準備する。このとき、準備する第一のシリコン単結晶基板及び前記第二のシリコン単結晶基板の直径を、３００ｍｍ以上とすることができる。

なお、第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２は貼り合わせて一枚のシリコン単結晶基板の結合基板２０とするため、第一のシリコン単結晶基板１１はボンドウェーハ、第二のシリコン単結晶基板１２はベースウェーハと称することもできる。

第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２のそれぞれの厚さは特に限定されないが、規格に応じたものを好適に用いることができる。また、第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２のそれぞれの抵抗率や不純物濃度は適宜設定することができる。

次に、図４のＳ１２に示したように、第一のシリコン単結晶基板１１及び前記第二のシリコン単結晶基板１２の少なくとも一方を熱酸化して表面に酸化膜を形成する（工程Ｓ１２）。ここで形成する酸化膜は、両シリコン単結晶基板の結合後に、図３に示した酸化膜１３となるものである。この酸化膜形成の手法は特に限定されないが、例えば、酸化熱処理を行って表面に１００ｎｍ程度の厚さの酸化膜を形成することができる。酸化膜の厚さは特に限定されないが、例えば、１０ｎｍ以上１０００ｎｍ以下とすることができる。２枚のシリコン単結晶基板それぞれに酸化膜を形成してもよいし、いずれか一方のシリコン単結晶基板に酸化膜を形成するようにしてもよい。

次に、図４のＳ１３に示したように、第一のシリコン単結晶基板１１と第二のシリコン単結晶基板１２を結合する（工程Ｓ１３）。このとき、第一のシリコン単結晶基板１１の＜１１０＞方向と第二のシリコン単結晶基板１２の＜０１１＞方向が－１５°～１５°の角度範囲となるように、第一のシリコン単結晶基板１１と第二のシリコン単結晶基板１２を重ね合わせる。その際、工程Ｓ１２で形成した酸化膜を介して両シリコン単結晶基板を重ね合わせる。この状態で熱処理を行うことで、第一のシリコン単結晶基板１１と第二のシリコン単結晶基板１２を結合し、結合基板１０（図３参照）を作製する。

熱処理（結合熱処理）の条件（雰囲気、温度、時間等）は、第一のシリコン単結晶基板１１と第二のシリコン単結晶基板１２の結合ができれば特に限定されない。この結合熱処理の温度例えば、窒素雰囲気で４００℃以上１２００℃以下、１～１２時間の結合熱処理とすることができる。

この結合熱処理後、後述の窒化物半導体膜のエピタキシャル成長の前に、結合基板１０の表面の洗浄を行うことが好ましい。特に、結合基板１０の表面（特に第一のシリコン単結晶基板１１の表面）に生じた酸化膜をフッ酸スピン洗浄等により除去することが好ましい。

このようにして、第一のシリコン単結晶基板１１と第二のシリコン単結晶基板１２を結合し、結合基板１０を作製した後、図４のＳ１４に示したように、結合基板１０の第一のシリコン単結晶基板１１の表面上に、窒化物半導体膜２１（図３参照）をエピタキシャル成長させる（工程Ｓ１４）。窒化物半導体膜２１としては、ＡｌＮ層、ＧａＮ層及びＡｌＧａＮ層等を成膜することができる。この窒化物半導体膜２１は通常の方法で成膜することができる。また、適宜中間層（バッファ層）を形成してもよい。このようにして、図３に示した電子デバイス用基板２０を製造することができる。

以下、実施例及び比較例を示し、本発明をより具体的に説明するが、本発明は下記の実施例に制限されるものではない。

（実施例）
図４に示した本発明の電子デバイス用基板の製造方法に沿って、図３に示した電子デバイス用基板２０を製造した。

まず、第一のシリコン単結晶基板１１として、両面ポリッシュした直径３００ｍｍ、厚さ７７５μｍ、結晶面方位｛１１１｝、抵抗率５５００Ωｃｍで［１－１０］方向にノッチが形成されたシリコン単結晶基板、及び、第二のシリコン単結晶基板１２として、両面ポリッシュした直径３００ｍｍ、厚さ７７５μｍ、結晶面方位｛１００｝、抵抗率１０Ωｃｍで［０－１１］方向にノッチが形成されたシリコン単結晶基板を準備した（工程Ｓ１１）。このような第二のシリコン単結晶基板１２は、「０°ノッチ基板」と称されることがある。これらの第一のシリコン単結晶基板１１及び第二のシリコン単結晶基板１２は、それぞれ、図１に概念図として示したような劈開面を有する。

これら準備した２枚のシリコン単結晶基板に酸化熱処理を行い、それぞれ厚さ１００ｎｍの酸化膜を形成した（工程Ｓ１２）。

次に、２枚のシリコン単結晶基板のノッチ位置を合わせて貼り合せ、窒素雰囲気で５００℃の結合熱処理を行い（図５参照）、結合基板１０を作製した（工程Ｓ１３）。その後、結合基板１０に対してフッ酸スピン洗浄し表面の酸化膜を除去した。

次に、結合基板１０の第一のシリコン単結晶基板１１の表面上に、窒化物半導体膜２１としてＡｌＮ層１５０ｎｍ、ＡｌＧａＮ層１６０ｎｍ、ＧａＮ層とＡｌＮ層を交互に５０組積層した超格子構造、ＧａＮ層１０００ｎｍ、ＡｌＧａＮ層２０ｎｍ、ＧａＮ層３ｎｍを総膜厚１．８μｍエピタキシャル成長させた（工程Ｓ１４）。

その結果、割れ、スリップの発生がなく、ＧａＮを形成することができた。このようにして、電子デバイス用基板２０を製造した。

（比較例）
以下のように、第二のシリコン単結晶基板として、ノッチが形成された結晶軸方向が実施例のものと異なるものを用いた他は、実施例と同様にして電子デバイス用基板を製造した。

まず、第一のシリコン単結晶基板として、両面ポリッシュした直径３００ｍｍ、厚さ７７５μｍ、結晶面方位｛１１１｝、抵抗率５５００Ωｃｍで［１－１０］方向にノッチが形成されたシリコン単結晶基板、及び、第二のシリコン単結晶基板１２として、両面ポリッシュした直径３００ｍｍ、厚さ７７５μｍ、結晶面方位｛１００｝、抵抗率２１Ωｃｍで［００１］方向にノッチが形成されたシリコン単結晶基板を準備した。このような第二のシリコン単結晶基板は、「４５°ノッチ基板」と称されることがある。これらの第一のシリコン単結晶基板及び第二のシリコン単結晶基板は、それぞれ、図２に概念図として示したような劈開面を有する。

これら準備した２枚のシリコン単結晶基板に酸化熱処理を行い、それぞれ厚さ１００ｎｍの酸化膜を形成した。

次に、２枚のシリコン単結晶基板のノッチ位置を合わせて貼り合せ、窒素雰囲気で５００℃の結合熱処理を行い（図５参照）、結合基板を作製した。なお、この熱処理工程は図５に示したように、実施例における結合熱処理工程と同時に行った。その後、結合基板１０に対してフッ酸スピン洗浄し表面の酸化膜を除去した。

次に、結合基板の第一のシリコン単結晶基板の表面上に、窒化物半導体膜としてＧａＮ膜を、実施例と同じ条件でエピタキシャル成長させた。

その結果、ＧａＮを形成することができたが、ノッチ部にスリップが発生した。

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

１０…シリコン単結晶の結合基板、
１１…第一のシリコン単結晶基板、
１２…第二のシリコン単結晶基板、
１３…酸化膜、
２０…電子デバイス用基板、
２１…窒化物半導体膜。

Claims (4)

1. シリコン単結晶の結合基板上に窒化物半導体膜が形成された電子デバイス用基板であって、
   前記結合基板は、結晶面方位が｛１１１｝である第一のシリコン単結晶基板と、結晶面方位が｛１００｝である第二のシリコン単結晶基板が、酸化膜を介して結合された基板であり、
   前記第一のシリコン単結晶基板は、＜１１０＞方向にノッチが形成されたものであり、
   前記第二のシリコン単結晶基板は＜０１１＞方向または＜００１＞方向にノッチが形成されたものであり、
   前記第一のシリコン単結晶基板の＜１１０＞方向と前記第二のシリコン単結晶基板の＜０１１＞方向が－１５°～１５°の角度範囲で結合されているものであり、
   前記結合基板の前記第一のシリコン単結晶基板の表面上に、前記窒化物半導体膜が形成されたものであることを特徴とする電子デバイス用基板。
2. 前記結合基板の直径が３００ｍｍ以上であることを特徴とする請求項１に記載の電子デバイス用基板。
3. シリコン単結晶の結合基板上に窒化物半導体膜を形成する電子デバイス用基板の製造方法であって、
   ＜１１０＞方向にノッチが形成された、結晶面方位が｛１１１｝である第一のシリコン単結晶基板、及び、＜０１１＞方向または＜００１＞方向にノッチが形成された、結晶面方位が｛１００｝である第二のシリコン単結晶基板を準備する工程と、
   前記第一のシリコン単結晶基板及び前記第二のシリコン単結晶基板の少なくとも一方を熱酸化して表面に酸化膜を形成する工程と、
   前記第一のシリコン単結晶基板の＜１１０＞方向と前記第二のシリコン単結晶基板の＜０１１＞方向が－１５°～１５°の角度範囲となるように、前記酸化膜を介して重ね合わせて、熱処理を行うことで、前記第一のシリコン単結晶基板と前記第二のシリコン単結晶基板を結合し、前記結合基板を作製する工程と、
   前記結合基板の前記第一のシリコン単結晶基板の表面上に、前記窒化物半導体膜をエピタキシャル成長させる工程と、
   を有することを特徴とする電子デバイス用基板の製造方法。
4. 前記準備する第一のシリコン単結晶基板及び前記第二のシリコン単結晶基板の直径を、３００ｍｍ以上とすることを特徴とする請求項３に記載の電子デバイス用基板の製造方法。

Images