TW202417698A - 電子元件用基板及其製造方法 - Google Patents

電子元件用基板及其製造方法 Download PDF

Info

Publication number
TW202417698A
TW202417698A TW112119030A TW112119030A TW202417698A TW 202417698 A TW202417698 A TW 202417698A TW 112119030 A TW112119030 A TW 112119030A TW 112119030 A TW112119030 A TW 112119030A TW 202417698 A TW202417698 A TW 202417698A
Authority
TW
Taiwan
Prior art keywords
substrate
single crystal
silicon single
crystal substrate
oxide film
Prior art date
Application number
TW112119030A
Other languages
English (en)
Inventor
萩本和德
Original Assignee
日商信越半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2022144862A external-priority patent/JP7563434B2/ja
Application filed by 日商信越半導體股份有限公司 filed Critical 日商信越半導體股份有限公司
Publication of TW202417698A publication Critical patent/TW202417698A/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明是一種電子元件用基板，其為矽單晶的黏合基板上形成有氮化物半導體膜而成，該電子元件用基板的特徵在於：前述黏合基板是隔著氧化膜黏合有晶面取向為{111}的第一矽單晶基板與晶面取向為{111}的第二矽單晶基板而成之基板，前述氧化膜的膜厚為2 nm以上且470 nm以下。藉此可提供一種電子元件用基板，其是矽單晶上形成有氮化物半導體而成並且破壞強度更高。

Description

電子元件用基板及其製造方法
本發明關於一種電子元件用基板及其製造方法，特別是關於一種電子元件用基板及其製造方法，該電子元件用基板是矽基板上形成有氮化物半導體而成。
以GaN和AlN為首的氮化物半導體，能夠用於使用了二維電子氣體之高電子遷移率電晶體(HEMT，High Electron Mobility Transistor)和高耐壓電子元件的製作。
製作在基板上使該等氮化物半導體成長而成之氮化物半導體晶圓是困難的，以往作為成長用基板，使用有藍寶石基板和SiC基板。但是為了基板的大直徑化(大口徑化)和抑制基板的成本，也實行有藉由對矽單晶基板上的氣相成長產生的氮化物半導體的磊晶成長。藉由對矽單晶基板上的氣相成長產生的氮化物半導體的磊晶成長膜的製作，比起藍寶石基板和SiC基板，能夠使用大直徑基板，所以元件的生產性高並且在容易加工這點上是有利的。但是，在對矽單晶基板上的氮化物半導體的氣相成長中，會由於晶格常數差和熱膨脹係數差產生的應力，容易發生翹曲的增加和滑移(slip)、破裂等，而實行有藉由成長條件和緩和層進行的應力降低。
例如，針對對矽單晶基板上的磊晶成長，會實行如下方法：將AlN緩衝層堆積於外露Si基板上，堆積GaN-HEMT結構磊晶層，來作成功率元件用和RF元件用的磊晶基板。特別是，要使功率元件用的磊晶基板變得高耐壓，需要製作GaN的磊晶層的厚度增厚之GaN on Si(矽單晶上的GaN)。要使磊晶層的厚度增厚，只要使成長用基板也就是矽單晶基板增厚來進行磊晶成長即可。並且，作為使矽單晶基板增厚的方法，實行有將2片的矽單晶基板進行貼合的方法。專利文獻1中揭示了將經貼合的基板的厚度作成2 mm以上。此外，專利文獻2中揭示了如下技術：作為要貼合的2片基板之組合，為接合晶圓為面取向{111}並且基底基圓為面取向{100}且電阻率0.1 Ωcm以下者。 [先前技術文獻] (專利文獻)
專利文獻1：日本特開2021-014376號公報。 專利文獻2：日本特開2021-027186號公報。
[發明所欲解決的問題] 如同上述，已知如專利文獻1、專利文獻2所揭示那樣地將2片的基板黏合而成之黏合基板(貼合基板)用作成長用基板的技術。然而，仍期望一種電子元件用基板，其具有進一步高的破壞強度。
本發明係用以解決上述問題而成者，目的在於提供一種電子元件用基板及其製造方法，該電子元件用基板為矽單晶上形成有氮化物半導體而成之電子元件用基板且破壞強度更高。 [解決問題的技術手段]
為了解決上述問題，本發明提供一種電子元件用基板，其為矽單晶的黏合基板上形成有氮化物半導體膜而成，該電子元件用基板的特徵在於： 前述黏合基板是隔著氧化膜黏合有晶面取向為{111}的第一矽單晶基板與晶面取向為{111}的第二矽單晶基板而成之基板，前述氧化膜的膜厚為2 nm以上且470 nm以下。
如此操作，只要在矽單晶的黏合基板上形成有氮化物半導體膜之電子元件用基板中，黏合基板為隔著氧化膜黏合而成之基板且該氧化膜的膜厚薄至2 nm以上且470 nm以下，即能夠作成破壞強度更高的電子元件用基板。
此外，本發明提供一種電子元件用基板，其為矽單晶的黏合基板上形成有氮化物半導體膜而成，該電子元件用基板的特徵在於： 前述黏合基板是隔著氧化膜黏合有晶面取向為{111}的第一矽單晶基板與第二矽單晶基板而成之基板，前述氧化膜的膜厚為2 nm以上且470 nm以下。
在這樣的態樣中，只要是在矽單晶的黏合基板上形成有氮化物半導體膜之電子元件用基板中，黏合基板為隔著氧化膜黏合而成之基板且該氧化膜的膜厚薄至2 nm以上且470 nm以下，也能夠作成破壞強度更高的電子元件用基板。
此時，能夠將前述第二矽單晶基板的晶面取向設為{100}。
將第一矽單晶基板與第二矽單晶基板作成這樣的晶面取向的組合，也能夠作成破壞強度高的電子元件用基板。
此外，在本發明的電子元件用基板中，前述氧化膜的膜厚能夠設為2 nm以上且190 nm以下。
在本發明的電子元件用基板中，將氧化膜膜厚作成這樣的範圍，能夠作成破壞強度高的電子元件用基板。
此時，前述黏合基板較佳是：前述第一矽單晶基板的刻痕與前述第二矽單晶基板的刻痕在15°～165°旋轉錯位的狀態下黏合而成之基板。
只要是這樣的基板，即能夠作成破壞強度更高的電子元件用基板。
此外，前述黏合基板的直徑能夠設為300 mm以上。
如此操作，本發明的破壞強度高的基板，對直徑300 mm以上這樣大直徑的電子元件用基板方面特別有效。
此外，本發明提供一種電子元件用基板的製造方法，該電子元件用基板為矽單晶的黏合基板上形成有氮化物半導體膜者，該製造方法的特徵在於： 準備晶面取向為{111}的第一矽單晶基板與晶面取向為{111}的第二矽單晶基板的步驟； 將氧化膜形成於前述第一矽單晶基板及前述第二矽單晶基板中的至少一表面的步驟； 製作前述黏合基板的步驟，其是隔著前述氧化膜使前述第一矽單晶基板與前述第二矽單晶基板重合，然後藉由實行熱處理來黏合前述第一矽單晶基板與前述第二矽單晶基板；及， 磊晶成長步驟，其使前述氮化物半導體膜磊晶成長於前述前述黏合基板的前述第一矽單晶基板的表面上；並且， 將在前述形成氧化膜的步驟中所形成的氧化膜的膜厚，以隔開前述第一矽單晶基板與前述第二矽單晶基板的氧化膜的膜厚成為2 nm以上且470 nm以下的方式來形成。
只要是這樣的本發明的電子元件用基板的製造方法，即能夠作成黏合基板隔著氧化膜黏合而成之基板，且將該氧化膜膜厚作成薄至2 nm以上且470 nm以下，因此能夠製造出破壞強度更高的電子元件用基板。
此外，本發明提供一種電子元件用基板的製造方法，該電子元件用基板為矽單晶的黏合基板上形成有氮化物半導體膜者，該製造方法的特徵在於： 準備晶面取向為{111}的第一矽單晶基板及第二矽單晶基板的步驟； 將氧化膜形成於前述第一矽單晶基板及前述第二矽單晶基板中的至少一表面的步驟； 製作前述黏合基板的步驟，其是隔著前述氧化膜使前述第一矽單晶基板與前述第二矽單晶基板重合，然後藉由實行熱處理來黏合前述第一矽單晶基板與前述第二矽單晶基板；及， 磊晶成長步驟，其使前述氮化物半導體膜磊晶成長於前述黏合基板的前述第一矽單晶基板的表面上；並且， 將在前述形成氧化膜的步驟中所形成的氧化膜的膜厚，以隔開前述第一矽單晶基板與前述第二矽單晶基板的氧化膜的膜厚成為2 nm以上且470 nm以下的方式來形成。
即便在這樣的態樣下，只要是本發明的電子元件用基板的製造方法，即能夠作成黏合基板隔著氧化膜黏合而成之基板，且將該氧化膜膜厚作成薄至2 nm以上且470 nm以下，因此能夠製造出破壞強度更高的電子元件用基板。
此時，能夠將前述第二矽單晶基板的晶面取向設為{100}。
即便將第一矽單晶基板與第二矽單晶基板設為這樣的晶面取向的組合，仍能夠製造破壞強度高的電子元件用基板。
此外，在本發明的電子元件用基板的製造方法中，能夠將在前述形成氧化膜的步驟中所形成的氧化膜的膜厚，以隔開前述第一矽單晶基板與前述第二矽單晶基板的氧化膜的膜厚成為2 nm以上且190 nm以下的方式來形成。
本發明將氧化膜的膜厚設在這樣的範圍，能夠製造破壞強度高的電子元件用基板。
此時，較佳是：前述第一矽單晶基板的刻痕與前述第二矽單晶基板的刻痕在15°～165°旋轉錯位的狀態下進行黏合。
只要是這樣的製造方法，即能夠製造破壞強度更高的電子元件用基板。
此外，能夠將前述所準備的第一矽單晶基板及前述第二矽單晶基板的直徑設為300 nm以上。
藉由本發明的製造方法所製成的電子元件用基板這樣的破壞強度高的基板，在製造直徑為300 mm以上這樣的大直徑的電子元件用基板方面特別有效。 [發明的效果]
如本發明的電子元件用基板是黏合基板隔著氧化膜黏合而成之基板，且該氧化膜的膜厚薄至2 nm以上且470 nm以下，因此能夠提供破壞強度更高的電子元件用基板。此外，本發明的電子元件用基板的製造方法，能夠製造這樣的電子元件用基板。因此，除了提升形成有氮化物半導體膜之電子元件用基板的品質以外，還能夠提升生產性。
以下，參照圖式詳細地說明本發明，但是本發明不限於此。
[電子元件用基板] 如第1圖所示，本發明的電子元件用基板20在矽單晶的黏合基板10上形成有氮化物半導體膜21。本發明的說明中，也會將矽單晶的黏合基板10僅稱為「黏合基板」。此時，黏合基板10為隔著氧化膜13黏合有晶面取向為{111}的第一矽單晶基板11與晶面取向為{111}的第二矽單晶基板12而成之基板。如第1圖所示，氮化物半導體膜21形成於第一矽單晶基板11上。本發明的電子元件用基板20的特徵在於，氧化膜13的膜厚為2 nm以上且470 nm以下。
此外，黏合基板10可以作成隔著氧化膜13黏合有晶面取向為{111}的第一矽單晶基板11與第二矽單晶基板12而成之基板。此時，也如第1圖所示，氮化物半導體膜21形成於第一矽單晶基板11上。本發明的電子元件用基板20的特徵在於，氧化膜13的膜厚為2 nm以上且470 nm以下。
此時，第二矽單晶基板12的晶面取向能夠設為{100}。
此外，針對米勒指數的標示如同一般所示。亦即，{}意指等價的晶面取向的總稱，()意指晶面取向的各取向。此外，＜＞表示等價的晶軸取向的總稱，[]意指晶軸取向的各取向。
此外，第一矽單晶基板11及第二矽單晶基板12的晶面取向，分別可以具有數度(5°以下左右)的偏角。
在此處，如同上述，要使功率元件用的磊晶基板變得高耐壓，需要製作氮化物半導體膜在矽單晶基板上形成得較厚之電子元件用基板(例如使GaN的磊晶層的厚度增厚的GaN on Si)。要使磊晶層的厚度增厚，只要將矽單晶基板增厚然後進行磊晶成長即可。並且，作為使矽晶板增厚的方法，實行有作成貼合有2片的矽單晶基板而成的黏合基板的方法，但是在使用這樣的黏合基板(貼合基板)時，仍期望有一種破壞強度更強的基板。
本發明為了作成破壞強度更強的電子元件用基板20，如同上述，設定為氧化膜13的膜厚為2 nm以上且470 nm以下。比起不形成氧化膜的情況，藉由使用隔有具這樣範圍的膜厚的氧化膜13之黏合基板10，能夠使黏合基板10的破壞強度提升。因此，即便氮化物半導體膜21形成於黏合基板10上，仍能夠使破壞強度提升。認為藉由隔著氧化膜13，施加應力時氧化膜13能夠發揮緩衝層的效果。氧化膜13的膜厚，從效果的多寡、氧化膜厚的控制容易度來看較佳是設為2 nm以上且190 nm以下。即便將氧化膜13的膜厚以超過470 nm的膜厚的方式進行增厚，形成氧化膜13的效果仍會穩定地減少，並且用以形成氧化膜13的氧化時間也會變長，而沒有助益。
進一步，本發明較佳是：矽單晶的黏合基板10是第一矽單晶基板11的刻痕與第二矽單晶基板12的刻痕在15°～165°旋轉錯位的狀態下黏合而成之基板。如此操作，在黏合基板10中能夠藉由刻痕位置錯位的情況而使破壞強度進一步提升。
此外，前述黏合基板的直徑能夠作成300 nm以上者。
如此操作，本發明的破壞強度高的基板，對直徑300 mm以上這樣大直徑的電子元件用基板方面特別有效。
本發明的電子元件用基板20中，如上述那樣基板強度高，因此也能夠將黏合基板10(及電子元件用基板20)的直徑作成300 mm以上的大直徑者。這樣的大直徑基板，以往基板強度並不充分，而有時會發生破裂等，但是本發明中如同上述，能夠作成破壞強度更高的電子元件用基板20。黏合基板10(及電子元件用基板20)的直徑的上限並無限定，例如能夠作成450 mm以下。
當黏合基板10(及電子元件用基板20)的直徑為300 mm以上時，第一矽單晶基板11及第二矽單晶基板12的直徑也為300 mm以上。第一矽單晶基板11及第二矽單晶基板12分別的厚度並無特別限定，能夠適當地使用依據規格者。特別是，當直徑為300 mm時，能夠設為厚度為775 μm者。如此的矽單晶基板被用作通常的元件用基板，便宜且能夠使用而不會有特別的問題。作為第一矽單晶基板11及第二矽單晶基板12的厚度，例如能夠使用500 μm～1500 μm者。第一矽單晶基板11及第二矽單晶基板12的厚度可以不同，亦即，第一矽單晶基板11及第二矽單晶基板12的厚度比不限於1。即便該厚度比是1以外，只要與黏合基板10的總厚度相同即可，仍可獲得相同的效果。
此外，黏合第一矽單晶基板11及第二矽單晶基板12而成之黏合基板10的厚度也不限於775 μm×2。已知對於斷裂負載的強度，基板厚度越厚則越強。因此，本發明的構成中，例如將黏合而成之黏合基板10作成相當於一般性流通的直徑300 mm基板的單片的規格厚度775 μm時，雖然強度不及本發明的構成中的黏合775 μm的第一矽單晶基板11及第二矽單晶基板12而成者(厚度約1550 μm)，但是比起相同厚度(775 μm)的單片基板，強度仍會大幅地增加。理所當然，在此情況下，第一矽單晶基板11及第二矽單晶基板12的厚度比不限於1。作為製造這樣的厚度775 μm的黏合基板10的方法，可以將2片較薄的第一矽單晶基板11及第二矽單晶基板12進行黏合而作成合計厚度775 μm，也可以將2片的一般規格品(厚度775 μm)黏合然後進行研削，藉此將厚度調整為775 μm。
參照第2圖說明黏合基板10中的第一矽單晶基板11的刻痕與第二矽單晶基板12的刻痕的位置關係。第2圖(a)～(f)中，第一矽單晶基板11及第二矽單晶基板12的晶面取向皆為{111}，作為示例顯示了刻痕位置在＜110＞取向者。有關第2圖(a)、(b)、(c)、(d)、(e)、(f)，分別顯示了刻痕位置未旋轉(旋轉0°)、旋轉10°、旋轉15°、旋轉20°、旋轉30°、旋轉60°的情況。亦即，在第2圖(a)～(f)各圖中，為了簡便顯示了第一矽單晶基板11的刻痕位置朝向正下方並且以虛線表示的第二矽單晶基板12的刻痕位置依據各圖的角度錯位的情況。
本發明的電子元件用基板20，除了如同上述作成具有隔著氧化膜13黏合而成之黏合基板10者之外，藉由第一矽單晶基板11的刻痕與第二矽單晶基板12的刻痕呈以第2圖(b)～(f)所示的方式旋轉錯位而成，能夠進一步作成破壞強度更高者。旋轉錯位的角度較佳是高於第2圖(b)的10°，特別是如第2圖(c)～(f)所示旋轉錯位15°以上而成者。此外，第一矽單晶基板11的刻痕與第二矽單晶基板12的刻痕的位置的旋轉錯位，較佳是15°以上且165°以下。
第一矽單晶基板11及第二矽單晶基板12各自的刻痕的取向並無特別限定。第一矽單晶基板11及第二矽單晶基板12的刻痕的位置不限於＜110＞取向，也可以位於其他取向。藉由刻痕的角度錯位所產生的強度的差異，會更容易發生在刻痕這樣具有對於斷裂負載為物理性較弱的特徵之處的相對性位置，因此即便在＜110＞取向以外的其他方位具有刻痕，本發明仍具有相同的效果。
此外，本發明的電子元件用基板20中，晶面取向為{111}的第一矽單晶基板11的表面上形成有氮化物半導體膜21，因此會成為形成有良好的氮化物半導體膜21者。
[電子元件用基板的製造方法] 以下，參照第3圖來說明製造成上述的本發明的電子元件用基板20的方法。
首先，如第3圖的S11所示，準備第一矽單晶基板11及第二矽單晶基板12(步驟S11)。此時，作為第一矽單晶基板11及第二矽單晶基板12，皆準備晶面取向為{111}的矽單晶基板。此時，能夠將所準備的第一矽單晶基板11及第二矽單晶基板12的直徑作成300 mm以上。
此外，作為其他態樣，在步驟S11中，能夠準備晶面取向為{111}的第一矽單晶基板11，並且也準備晶面取向不為{111}的第二矽單晶基板12。此時，第二矽單晶基板12的晶面取向較佳是設為{100}。即便是這樣的第一矽單晶基板11及第二矽單晶基板12的組合，之後的步驟仍能夠同樣地實行。
再者，貼合第一矽單晶基板11及第二矽單晶基板12而作成單片的矽單晶基板的黏合基板20，所以能夠將第一矽單晶基板11稱為接合晶圓，將第二矽單晶基板12稱為基底晶圓。
第一矽單晶基板11及第二矽單晶基板12各自的厚度並無特別限定，能夠適當使用依據規格者。此外，第一矽單晶基板11及第二矽單晶基板12各自的電阻率和雜質濃度能夠適當地設定。
繼而，如第3圖的S12所示，將氧化膜形成於第一矽單晶基板11及第二矽單晶基板12中的至少一基板的表面(步驟S12)。在此處形成的氧化膜，在黏合兩片矽單晶基板後，成為如第1圖所示的氧化膜13。該氧化膜形成的手段並無特別限定，例如能夠實行氧化熱處理而在表面形成氧化膜(熱氧化膜)。氧化膜的厚度，在後述的步驟S13中，在黏合第一矽單晶基板11與第二矽單晶基板12後，以隔開第一矽單晶基板11與第二矽單晶基板12的氧化膜13的膜厚成為2 nm以上且470 nm以下的方式來形成。可以在2片矽單晶基板上分別形成氧化膜，也可以設為在任一矽單晶基板上形成氧化膜。此外，在此處所形成的氧化膜，只要在貼合時成為2 nm以上者即可，也可以作為自然氧化膜來形成。
繼而，如第3圖的S13所示，將第一矽單晶基板11與第二矽單晶基板12進行黏合(步驟S13)。此時，隔著步驟S12中形成的氧化膜，來使第一矽單晶基板11與第二矽單晶基板12重合，然後實行熱處理，藉此實行黏合。藉此，使第一矽單晶基板11與第二矽單晶基板12堅固地黏合，而製成黏合基板10(參照第1圖)。
如同上述，使在步驟S12的形成氧化膜的步驟中所形成的氧化膜的膜厚，以隔開第一矽單晶基板11與第二矽單晶基板12的氧化膜13的膜厚成為2 nm以上且470 nm以下的方式來形成，藉此當然能夠將步驟S13中黏合兩基板後的氧化膜13的厚度作成2 nm以上且470 nm以下。在該步驟S12中所形成的氧化膜的膜厚，較佳是以隔開第一矽單晶基板11與第二矽單晶基板12的氧化膜13的膜厚成為2 nm以上且190 nm以下的方式來形成。
熱處理(黏合熱處理)的條件(氣氛、溫度、時間等)，只要是能夠黏合第一矽單晶基板11與第二矽單晶基板12者即可，並無特別限定。該黏合熱處理的溫度，例如能夠設為在氮氣氣氛中400℃以上且1200℃以下進行1～12小時的黏合熱處理。
此外，在該步驟S13的兩基板的黏合步驟中，較佳是：第一矽單晶基板11的刻痕與第二矽單晶基板12的刻痕在15°～165°旋轉錯位的狀態下進行黏合(參照第2圖)。
較佳是：該黏合熱處理後，在進行後述的氮化物半導體膜的磊晶成長之前，實行黏合基板10的表面的洗淨。特別較佳是：藉由氫氟酸旋轉洗淨等來去除產生於黏合基板10的表面(特別是第一矽單晶基板11的表面)的氧化膜。
如此操作，在黏合第一矽單晶基板11與第二矽單晶基板12而製成黏合基板10後，如第3圖的S14所示，在黏合基板10的第一矽單晶基板11的表面上使氮化物半導體膜21(參照第1圖)進行磊晶成長(步驟S14)。再者，有關第一矽單晶基板11，可以在該黏合前進行雙面拋光，假使在黏合前未進行雙面拋光，也能夠在黏合後且磊晶成長前，在要進行成長的主面預先實行單面拋光。理所當然，也能夠對第二矽單晶基板12實施雙面拋光。
作為氮化物半導體膜21，能夠將AlN層、GaN層及AlGaN層等進行成膜。該氮化物半導體膜21能夠以通常的方法來成膜。此外，也可以適當地形成中間層(緩衝層)。如此地操作能夠製造如第1圖所示的電子元件用基板20。 [實施例]
以下，顯示實施例及比較例，更具體地說明本發明，但是本發明不限於下述實施例。
(實施例1-1〜1-9、比較例1-1) 依照第3圖所示的本發明的電子元件用基板的製造方法，製造如第1圖所示的電子元件用基板20。
首先，準備如下矽單晶基板(步驟S11)：作為第一矽單晶基板11，為經雙面拋光且直徑300 mm、厚度775 μm、晶面取向{111}、p型、電阻率5000　Ωcm且在＜110＞取向形成有刻痕的矽單晶基板；及，作為第二矽單晶基板12，為經雙面拋光且直徑300 mm、厚度775 μm、晶面取向{111}、p型、電阻率5000 Ωcm且在＜110＞取向形成有刻痕的矽單晶基板(步驟S11)。再者，間隙氧濃度Oi，在第一矽單晶基板11及第二矽單晶基板12皆為16 ppm(JEIDA基準)。
對於該等準備好的2片的矽單晶基板，形成表面氧化膜(步驟S12)。氧化膜的膜厚，貼合2片的矽單晶基板時以成為下述厚度來形成：2 nm(實施例1-1)、23 nm(實施例1-2)、80 nm(實施例1-3)、150 nm(實施例1-4)、190 nm(實施例1-5)、220 nm(實施例1-6)、280 nm(實施例1-7)、350 nm(實施例1-8)、470 nm(實施例1-9)、600 nm(比較例1-1)。具體的形成方法，首先，實施例1-1是作成自然氧化膜形成者。此外，實施例1-2～1-9、比較例1-1的氧化熱處理設為熱解氧化法。熱解氧化法的條件，分別如下：900℃15分鐘(實施例1-2)、900℃60分鐘(實施例1-3)、900℃142分鐘(實施例1-4)、900℃199分鐘(實施例1-5)、900℃214分鐘(實施例1-6)、900℃256分鐘(實施例1-7)、900℃301分鐘(實施例1-8)、1000℃213分鐘(實施例1-9)、1000℃275分鐘(比較例1-1)。
繼而，對齊2片的矽單晶基板的刻痕位置進行重合，在氮氣氣氛中實行500℃的黏合熱處理，製成黏合基板10(步驟S13)。之後，對於黏合基板10進行氫氟酸旋轉洗淨來去除黏合基板10的表面的氧化膜。
繼而，在黏合基板10的第一矽單晶基板11的表面上，進行如下述層之總膜厚為1.8 μm的磊晶成長來作為氮化物半導體膜21(步驟S14)，該等層為：AlN層150 nm、AlGaN層160 nm、GaN層與AlN層交互地積層25組的超晶格結構、GaN層1000 nm、AlGaN層20 nm、GaN層3 nm。
其結果，實施例1-1〜1-9能夠形成氮化物半導體膜21而不會產生破裂等。如此操作而製成電子元件用基板20。
此外，實施例1-1〜1-9及比較例1-1分別藉由相同的條件，來製作形成氮化物半導體膜之前的黏合基板，然後測定各黏合基板的強度。
在該黏合基板的強度測定中，如第4圖所示，利用英士特(Instron)股份有限公司製造的精密萬能測試機調查斷裂負載。第4圖(a)為自垂直方向的上側觀察的圖，第4圖(b)為自側面觀察的圖。
如第4圖(a)、(b)所示，在黏合基板的上下配置3支的三支支點治具J(壓接點的曲率半徑R為15 mm)。黏合基板中，刻痕位置在強度上較弱，因此刻痕位置N以成為中央的支點治具J的正下方的位置的方式來設置(參照第4圖(a)、(b))。
(比較例1-2) 與實施例1-1同樣地操作直到實行至黏合基板的製作，但是變更以下一點。準備第一矽單晶基板11及第二矽單晶基板12之後，皆不對兩基板實行步驟S12的氧化膜形成。此外，藉由HF旋轉洗滌對兩基板去除黏合面的自然氧化膜。之後，在已去除自然氧化膜的狀態下將兩基板黏合。對於該基板(未隔有氧化膜之黏合基板)，與上述同樣地操作來調查斷裂負載。
(比較例1-3) 準備1片與實施例1-1相同的第一矽單晶基板11。對於該單片的基板，與上述同樣地操作來調查斷裂負載。
將以上的斷裂負載(強度)的結果統整於表1。此外，實施例1-1～1-9、比較例1-1、1-2顯示於將結果作圖而成的第5圖(第5圖中也顯示了後述的實施例3-1～3-8、比較例3-1、3-2)。
[表1]
   比較例 1-2 實施例 1-1 實施例 1-2 實施例 1-3 實施例 1-4 實施例 1-5 實施例 1-6 實施例 1-7 實施例 1-8 實施例 1-9 比較例 1-1 比較例 1-3
氧化膜的厚度(nm) 0 (未形成)    2    23    80    150    190    220    280    350    470    600     無 (單片基板)
強度 (N) 590 1080 1077 1058 1019 1005 958 908 893 842 790 305
如此，實施例1-1～1-9中的黏合基板10的強度高於比較例1-1～1-3。此外，比較例1-2的無氧化膜且黏合有2片的矽單晶基板時的強度，也並未達到比較例1-3的未經黏合的單片矽單晶基板的強度的約2倍。相對於此，可知在使用隔著氧化膜13黏合而成之黏合基板10的實施例1-1～1-9中，強度大幅地提升而遠超過未經黏合的單片矽單晶基板的強度的2倍。此外，氧化膜的厚度超過470 nm的比較例1-1(600 nm)中，不僅藉由氧化膜產生的效果衰退而無法獲得充分的強度，還在形成氧化膜方面耗時。
(實施例2-1) 與實施例1-1(形成自然氧化膜、黏合後的氧化膜13的厚度2 nm)同樣地操作，實行步驟S11～S14，而製成電子元件用基板20。
(實施例2-2～2-8) 與實施例2-1同樣地操作，但是旋轉第一矽單晶基板11與第二矽單晶基板12的刻痕的位置使其錯位，而製成電子元件用基板20。旋轉錯位的大小設為：10°(實施例2-2)、15°(實施例2-3)、20°(實施例2-4)、30°(實施例2-5)、60°(實施例2-6)、170°(實施例2-7)、180°(實施例2-8)。
實施例2-1～2-8能夠形成氮化物半導體膜21而不會發生破裂等。
此外，實施例2-1～2-8各自藉由同樣的條件，來製作形成氮化物半導體膜前的黏合基板10，然後測定各黏合基板的強度(斷裂負載)。各黏合基板10的強度測定，與實施例1-1～實施例1-9及比較例1-1～1-3同樣地實行。將以上的斷裂負載(強度)的結果統整於表2及第6圖(第6圖中也顯示了後述的實施例4-1～4-8)。
[表2]
   實施例 2-1 實施例 2-2 實施例 2-3 實施例 2-4 實施例 2-5 實施例 2-6 實施例 2-7 實施例 2-8
刻痕 錯位(°) 0    10    15 20 30 60 170 180
強度 (N) 1080 1181 1602 1597 1440 1492 1181 1095
實施例2-1～2-8的黏合基板10在強度上皆較比較例1-1～1-3更為提升。
實施例2-1～2-8中，特別是實施例2-3～2-6的黏合基板10強度較高，並且成為強度高於兩基板的刻痕的旋轉錯位小於15°的實施例2-1、2-2者。
此外，實施例2-7、2-8，兩基板的刻痕的旋轉錯位為170°、180°，該等的刻痕分別位於與10°、0°的情況(亦即實施例2-2、2-1)的基板的相反側。若比較實施例2-1(0°)與實施例2-8(180°)呈現相近的值，若比較實施例2-2(10°)與實施例2-7(170°)也呈現相近的值。因此認為，兩基板的刻痕的旋轉錯位為170°、180°的情況，等同於兩基板的刻痕的旋轉錯位為10°、0°的情況。基於此現象，例如兩基板的刻痕的旋轉錯位為15°的情況，也可視為等同於165°的情況。基於以上現象，認為兩基板的刻痕的旋轉錯位較佳是設為15°～165°。
(實施例3-1～3-8、比較例3-1) 依照第3圖所示的本發明的電子元件用基板的製造方法，製成如第1圖所示的電子元件用基板20。在此處，與實施例1-1等不同，作為第二矽單晶基板12，使用晶面取向{100}並且在＜100＞取向上形成有刻痕者。
首先，準備如下矽單晶基板(步驟S11)：作為第一矽單晶基板11，為經雙面拋光且直徑300 mm、厚度775 μm、晶面取向{111}、p型、電阻率5000　Ωcm且在＜110＞取向形成有刻痕的矽單晶基板；及，作為第二矽單晶基板12，為經雙面拋光且直徑300 mm、厚度775 μm、晶面取向{100}、p型、電阻率5000 Ωcm且在＜100＞取向形成有刻痕的矽單晶基板(步驟S11)。再者，間隙氧濃度Oi在第一矽單晶基板11及第二矽單晶基板12皆為16 ppm(JEIDA基準)。
對於該等準備好的2片的矽單晶基板，形成表面氧化膜(步驟S12)。氧化膜的膜厚，貼合2片的矽單晶基板時以成為下述厚度來形成：2 nm(實施例3-1)、25 nm(實施例3-2)、83 nm(實施例3-3)、148 nm(實施例3-4)、189 nm(實施例3-5)、223 nm(實施例3-6)、295 nm(實施例3-7)、468 nm(實施例3-8)、599 nm(比較例3-1)。具體的形成方法，首先，實施例3-1是作成自然氧化膜形成者。此外，實施例3-2～3-8的氧化熱處理設為熱解氧化法。熱解氧化法的條件，分別如下：900℃15分鐘(實施例3-2)、900℃60分鐘(實施例3-3)、900℃142分鐘(實施例3-4)、900℃199分鐘(實施例3-5)、900℃214分鐘(實施例3-6)、900℃256分鐘(實施例3-7)、1000℃213分鐘(實施例3-8)、1000℃275分鐘(比較例3-1)。
繼而，對齊2片的矽單晶基板的刻痕位置進行重合，在氮氣氣氛中實行500℃的黏合熱處理，製成黏合基板10(步驟S13)。之後，對於黏合基板10進行氫氟酸旋轉洗淨來去除黏合基板10的表面的氧化膜。
繼而，在黏合基板10的第一矽單晶基板11的表面上，進行如下述層之總膜厚為1.8 μm的磊晶成長來作為氮化物半導體膜21(步驟S14)，該等層為：AlN層150 nm、AlGaN層160 nm、GaN層與AlN層交互地積層25組的超晶格結構、GaN層1000 nm、AlGaN層20 nm、GaN層3 nm。
其結果，實施例3-1〜3-8能夠形成氮化物半導體膜21而不會產生破裂等。如此操作而製成電子元件用基板20。
此外，實施例3-1〜3-8及比較例3-1分別藉由相同的條件，來製作形成氮化物半導體膜之前的黏合基板，然後與上述同樣地測定強度。
(比較例3-2) 與實施例3-1同樣地操作直到實行至黏合基板的製作，但是變更以下一點。準備第一矽單晶基板11及第二矽單晶基板12之後，皆不對兩基板實行步驟S12的氧化膜形成。此外，藉由HF旋轉洗滌對兩基板去除黏合面的自然氧化膜。之後，在已去除自然氧化膜的狀態下將兩基板黏合。對於該基板(未隔有氧化膜之黏合基板)，與上述同樣地操作來調查斷裂負載。
將以上的斷裂負載(強度)的結果統整於表3。此外，針對實施例3-1〜3-8及比較例3-1、3-2，將結果作圖於第5圖中來表示。
[表3]
   比較例 3-2 實施例 3-1 實施例 3-2 實施例 3-3 實施例 3-4 實施例 3-5 實施例 3-6 實施例 3-7 實施例 3-8 比較例 3-1
氧化膜的厚度(nm) 0 (未形成)    2    25    83    148    189    223    295    468    599
強度 (N) 571 912 902 881 871 854 798 750 702 661
如此，實施例3-1～3-8中的黏合基板10的強度高於比較例3-1及3-2。此外，比較例3-2的無氧化膜且黏合有2片的矽單晶基板時的強度，也並未達到比較例1-3的未經黏合的單片矽單晶基板的強度的約2倍。相對於此，可知在使用隔著氧化膜13黏合而成之黏合基板10的實施例3-1～3-8中，強度大幅地提升而遠超過未經黏合的單片矽單晶基板的強度的2倍。
(實施例4-1) 與實施例3-1(形成自然氧化膜、黏合後的氧化膜13的厚度2 nm)同樣地操作，實行步驟S11～S14，而製成電子元件用基板20。
(實施例4-2～4-8) 與實施例4-1同樣地操作，但是旋轉第一矽單晶基板11與第二矽單晶基板12的刻痕的位置使其錯位，而製成電子元件用基板20。旋轉錯位的大小設為：10°(實施例4-2)、15°(實施例4-3)、20°(實施例4-4)、30°(實施例4-5)、60°(實施例4-6)、170°(實施例4-7)、180°(實施例4-8)。
實施例4-1～4-8能夠形成氮化物半導體膜21而不會發生破裂等。
此外，實施例4-1～4-8各自藉由同樣的條件，來製作形成氮化物半導體膜前的黏合基板10，然後測定各黏合基板的強度(斷裂負載)。各黏合基板10的強度測定，與實施例1-1～實施例1-9及比較例1-1～1-3同樣地實行。將以上的斷裂負載(強度)的結果統整於表4並顯示於第6圖中。
[表4]
   實施例 4-1 實施例 4-2 實施例 4-3 實施例 4-4 實施例 4-5 實施例 4-6 實施例 4-7 實施例 4-8
刻痕錯位(°) 0    10    15 20 30 60 170 180
強度 (N) 1057 1104 1501 1468 1327 1324 1100 1070
實施例4-1～4-8的黏合基板10在強度上皆較比較例3-1、比較例3-2、比較例1-3更為提升。再者，實施例4-1為與實施例3-1相同條件，但是產生了基於實驗上的誤差造成的數據的差異。
實施例4-1～4-8之中，特別是實施例4-3～4-6的黏合基板10強度較高，並且成為強度強於兩基板的刻痕的旋轉錯位小於15°的實施例4-1、4-2者。
此外，實施例4-7、4-8，兩基板的刻痕的旋轉錯位為170°、180°，該等的刻痕分別位於與10°、0°的情況(亦即實施例4-2、4-1)的基板的相反側。若比較實施例4-1(0°)與實施例4-8(180°)呈現相近的值，若比較實施例4-2(10°)與實施例4-7(170°)也呈現相近的值。因此認為，兩基板的刻痕的旋轉錯位為170°、180°的情況，等同於兩基板的刻痕的旋轉錯位為10°、0°的情況。基於此現象，例如兩基板的刻痕的旋轉錯位為15°的情況，也可視為等同於165°的情況。基於以上現象，認為兩基板的刻痕的旋轉錯位較佳是設為15°～165°。
(實施例5) 將以實施例2-5的條件製成的黏合基板10接合後，藉由研削、研磨、蝕刻調整為厚度775 μm。與實施例1-1～實施例1-9及比較例1-1～1-3同樣地測定該黏合基板10的強度(斷裂負載)。其結果，實施例5的斷裂負載(強度)為912N。比較例1-3(亦即，總厚度為775 μm而與實施例5相同，但是是由單片基板所構成之示例)的斷裂負載(強度)如表1中所示為305N，因此實施例5的斷裂負載較比較例1-3更為提升。
再者，本發明並未限定於上述實施形態。上述實施形態為例示，具有與本發明的申請專利範圍所記載的技術思想實質地相同的構成而能發揮相同的作用效果者，全部都包含在本發明的技術範圍內。
10:黏合基板 11:第一矽單晶基板 12:第二矽單晶基板 13:氧化膜 20:電子元件用基板 21:氮化物半導體膜 J:支點治具 N:刻痕位置
第1圖是顯示本發明的電子元件用基板的一例的示意剖面圖。 第2圖是說明本發明的電子元件用基板中的自黏合基板的主面側觀察到的第一矽單晶基板及第二矽單晶基板的刻痕的位置關係的示意圖。 第3圖是顯示本發明的電子元件用基板的製造方法的一例的概要的流程圖。 第4圖顯示斷裂負載試驗的狀態的示意圖。第4圖(a)是自垂直方向的上側觀察的圖。第4圖(b)是自側邊觀察的圖。 第5圖是顯示實施例1-1～1-9及比較例1-1、1-2的結果以及實施例3-1～3-8及比較例3-1、3-2的圖表。 第6圖是顯示實施例2-1～2-8以及實施例4-1～4-8結果的圖表。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
10:黏合基板
11:第一矽單晶基板
12:第二矽單晶基板
13:氧化膜
20:電子元件用基板
21:氮化物半導體膜

Claims (12)

  1. 一種電子元件用基板，其為矽單晶的黏合基板上形成有氮化物半導體膜而成，該電子元件用基板的特徵在於： 前述黏合基板是隔著氧化膜黏合有晶面取向為{111}的第一矽單晶基板與晶面取向為{111}的第二矽單晶基板而成之基板， 前述氧化膜的膜厚為2 nm以上且470 nm以下。
  2. 一種電子元件用基板，其為矽單晶的黏合基板上形成有氮化物半導體膜而成，該電子元件用基板的特徵在於： 前述黏合基板是隔著氧化膜黏合有晶面取向為{111}的第一矽單晶基板與第二矽單晶基板而成之基板， 前述氧化膜的膜厚為2 nm以上且470 nm以下。
  3. 如請求項2所述之電子元件用基板，其中，前述第二矽單晶基板的晶面取向為{100}。
  4. 如請求項1或2所述之電子元件用基板，其中，前述氧化膜的膜厚為2 nm以上且190 nm以下。
  5. 如請求項1或2所述之電子元件用基板，其中，前述黏合基板是前述第一矽單晶基板的刻痕與前述第二矽單晶基板的刻痕在15°～165°旋轉錯位的狀態下黏合而成之基板。
  6. 如請求項1或2所述之電子元件用基板，其中，前述黏合基板的直徑為300 mm以上。
  7. 一種電子元件用基板的製造方法，該電子元件用基板為矽單晶的黏合基板上形成有氮化物半導體膜者，該製造方法的特徵在於： 準備晶面取向為{111}的第一矽單晶基板與晶面取向為{111}的第二矽單晶基板的步驟； 將氧化膜形成於前述第一矽單晶基板及前述第二矽單晶基板中的至少一表面的步驟； 製作前述黏合基板的步驟，其是隔著前述氧化膜使前述第一矽單晶基板與前述第二矽單晶基板重合，然後藉由實行熱處理來黏合前述第一矽單晶基板與前述第二矽單晶基板；及， 磊晶成長步驟，其使前述氮化物半導體膜磊晶成長於前述黏合基板的前述第一矽單晶基板的表面上；並且， 將在前述形成氧化膜的步驟中所形成的氧化膜的膜厚，以隔開前述第一矽單晶基板與前述第二矽單晶基板的氧化膜的膜厚成為2 nm以上且470 nm以下的方式來形成。
  8. 一種電子元件用基板的製造方法，該電子元件用基板為矽單晶的黏合基板上形成有氮化物半導體膜者，該製造方法的特徵在於： 準備晶面取向為{111}的第一矽單晶基板與第二矽單晶基板的步驟； 將氧化膜形成於前述第一矽單晶基板及前述第二矽單晶基板中的至少一表面的步驟； 製作前述黏合基板的步驟，其是隔著前述氧化膜使前述第一矽單晶基板與前述第二矽單晶基板重合，然後藉由實行熱處理來黏合前述第一矽單晶基板與前述第二矽單晶基板；及， 磊晶成長步驟，其使前述氮化物半導體膜磊晶成長於前述黏合基板的前述第一矽單晶基板的表面上；並且， 將在前述形成氧化膜的步驟中所形成的氧化膜的膜厚，以隔開前述第一矽單晶基板與前述第二矽單晶基板的氧化膜的膜厚成為2 nm以上且470 nm以下的方式來形成。
  9. 如請求項8所述之電子元件用基板的製造方法，其中，將前述第二矽單晶基板的晶面取向設為{100}。
  10. 如請求項7或8所述之電子元件用基板的製造方法，其中，將在前述形成氧化膜的步驟中所形成的氧化膜的膜厚，以隔開前述第一矽單晶基板與前述第二矽單晶基板的氧化膜的膜厚成為2 nm以上且190 nm以下的方式來形成。
  11. 如請求項7或8所述之電子元件用基板的製造方法，其中，前述第一矽單晶基板的刻痕與前述第二矽單晶基板的刻痕在15°～165°旋轉錯位的狀態下進行黏合。
  12. 如請求項7或8所述之電子元件用基板的製造方法，其中，將前述所準備的第一矽單晶基板及前述第二矽單晶基板的直徑設為300 nm以上。
TW112119030A 2022-05-27 2023-05-23 電子元件用基板及其製造方法 TW202417698A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2022087075 2022-05-27
JP2022-087075 2022-05-27
JP2022144862A JP7563434B2 (ja) 2022-05-27 2022-09-12 電子デバイス用基板及びその製造方法
JP2022-144862 2022-09-12

Publications (1)

Publication Number Publication Date
TW202417698A true TW202417698A (zh) 2024-05-01

Family

ID=88919212

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112119030A TW202417698A (zh) 2022-05-27 2023-05-23 電子元件用基板及其製造方法

Country Status (2)

Country Link
TW (1) TW202417698A (zh)
WO (1) WO2023228868A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5190669B2 (ja) * 2008-01-16 2013-04-24 信越半導体株式会社 貼り合わせウェーハの製造方法
JP7279552B2 (ja) * 2019-07-11 2023-05-23 信越半導体株式会社 電子デバイス用基板およびその製造方法
JP6863423B2 (ja) * 2019-08-06 2021-04-21 信越半導体株式会社 電子デバイス用基板およびその製造方法

Also Published As

Publication number Publication date
WO2023228868A1 (ja) 2023-11-30

Similar Documents

Publication Publication Date Title
WO2021024654A1 (ja) 電子デバイス用基板およびその製造方法
JP6650463B2 (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
WO2021005872A1 (ja) 電子デバイス用基板およびその製造方法
KR20160145600A (ko) 접합 soi 웨이퍼의 제조방법
KR20130023207A (ko) 실리콘 에피텍셜 웨이퍼 및 그 제조방법, 그리고 접합 ｓｏｉ 웨이퍼 및 그 제조방법
JP6450086B2 (ja) 化合物半導体基板の製造方法
US12112985B2 (en) Semiconductor substrate
WO2022038826A1 (ja) 窒化物半導体ウェーハの製造方法及び窒化物半導体ウェーハ
KR20100015877A (ko) Ｓｏｉ 기판의 제조 방법 및 ｓｏｉ기판
WO2016006640A1 (ja) ＳｉＣウェハの製造方法、ＳｉＣ半導体の製造方法及び炭化珪素複合基板
TW202417698A (zh) 電子元件用基板及其製造方法
TWI668739B (zh) 磊晶基板及其製造方法
JP7563434B2 (ja) 電子デバイス用基板及びその製造方法
JP2017139266A (ja) 複合基板、半導体装置、およびこれらの製造方法
CN104126218B (zh) 制造碳化硅半导体器件的方法
WO2021210354A1 (ja) 気相成長用のシリコン単結晶基板、気相成長基板及びこれらの製造方法
WO2023100577A1 (ja) 電子デバイス用基板及びその製造方法
TW202347764A (zh) 電子裝置用基板及其製造方法
WO2023090019A1 (ja) 窒化物半導体基板及び窒化物半導体基板の製造方法
JP5710429B2 (ja) 貼り合わせウェーハの製造方法
JP2023081820A (ja) 電子デバイス用基板及びその製造方法
JP2023156965A (ja) 電子デバイス用基板及びその製造方法
CN118414455A (zh) 电子器件用基板及其制造方法
CN113013061B (zh) 一种利用有机薄膜进行化合物半导体加工的方法