WO2021079745A1 - 半導体基板の製造方法及び半導体基板 - Google Patents

半導体基板の製造方法及び半導体基板 Download PDF

Info

Publication number
WO2021079745A1
WO2021079745A1 PCT/JP2020/038088 JP2020038088W WO2021079745A1 WO 2021079745 A1 WO2021079745 A1 WO 2021079745A1 JP 2020038088 W JP2020038088 W JP 2020038088W WO 2021079745 A1 WO2021079745 A1 WO 2021079745A1
Authority
WO
WIPO (PCT)
Prior art keywords
single crystal
semiconductor
layer
silicon
silicon nitride
Prior art date
Application number
PCT/JP2020/038088
Other languages
English (en)
French (fr)
Inventor
美保 二井谷
大士 若林
健人 山田
吉田　和彦
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Priority to CN202080073540.6A priority Critical patent/CN114586132A/zh
Priority to EP20879022.0A priority patent/EP4050132A4/en
Priority to US17/766,771 priority patent/US20230154748A1/en
Priority to KR1020227012111A priority patent/KR20220090506A/ko
Publication of WO2021079745A1 publication Critical patent/WO2021079745A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/40—Coatings including alternating layers following a pattern, a periodic or defined repetition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/40—Coatings including alternating layers following a pattern, a periodic or defined repetition
    • C23C28/42—Coatings including alternating layers following a pattern, a periodic or defined repetition characterized by the composition of the alternating layers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/08—Germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/52—Alloys
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Definitions

  • the present invention relates to a method for manufacturing a semiconductor substrate having a semiconductor single crystal layer on an insulating film, such as an SOI (Silicon On Insulator) substrate, and a semiconductor substrate.
  • an SOI Silicon On Insulator
  • an SOI (Silicon On Insulator) substrate in which a silicon layer (hereinafter, may be referred to as an SOI layer) is formed on a silicon oxide film which is an insulating film.
  • SOI layer silicon layer
  • the SOI layer on the surface layer of the substrate, which is the device manufacturing region is electrically separated from the inside of the substrate by an embedded oxide film layer (BOX layer), so that the parasitic capacitance is small and the radiation resistance is high. It has the characteristics of. Therefore, it is expected to have effects such as high-speed and low power consumption operation and prevention of soft errors, and is regarded as a promising substrate for high-performance semiconductor elements.
  • Typical methods for manufacturing this SOI substrate include a wafer bonding method and a SIMOX method.
  • the wafer bonding method for example, after forming a thermal oxide film on the surface of one of two single crystal silicon substrates (silicon wafers), the two wafers are brought into close contact with each other through the formed thermal oxide film.
  • This is a method of manufacturing an SOI substrate by increasing the bonding force by performing a bonding heat treatment and then thinning one wafer (a wafer forming an SOI layer (hereinafter referred to as a bonded wafer)) by mirror polishing or the like. ..
  • a method of grinding and polishing the bond wafer to a desired thickness, or an ion implantation layer is formed by injecting at least one type of hydrogen ion or rare gas ion into the bond wafer.
  • oxygen is ion-implanted inside a single crystal silicon substrate, and then high-temperature heat treatment (oxide film formation heat treatment) is performed to react the injected oxygen with silicon to form a BOX layer, thereby forming an SOI substrate. It is a method of manufacturing.
  • Patent Documents 1 and 2 SOI wafers are produced by forming an oxide film having an epitaxial relationship with a silicon single crystal substrate on the surface of a silicon single crystal substrate and depositing an epitaxial layer on the oxide film. It is stated that it should be done. Further, Patent Document 3 describes that a silicon nitride film can be used as an embedded insulating film in a method for manufacturing an SOI wafer by an ion implantation peeling method.
  • the SIMOX method As a manufacturing method of SOI wafers, there is a bonding method as described above, but there is a problem that material cost is high and the number of manufacturing processes is large because two wafers are bonded together. Further, the SIMOX method also has a problem that the number of manufacturing processes such as ion implantation and high temperature heat treatment is large. Considering the quality of the formed SOI layer and BOX layer, the degree of freedom and uniformity of the film thickness, the ion implantation peeling method is the most promising among the above-mentioned methods for manufacturing the SOI substrate. For example, the thickness is 10 nm. In order to obtain the SOI layer of the above, it is necessary to perform sacrificial oxidation treatment to adjust the film thickness after forming a thicker SOI layer, which complicates the process and inevitably increases the cost.
  • Patent Document 3 Since the silicon nitride film as an insulating film described in Patent Document 3 has a larger dielectric constant than the silicon oxide film, it has an advantage that it functions as an embedded insulating film of an SOI wafer with a thin film thickness.
  • Patent Documents 1 and 2 do not disclose or suggest the formation of a silicon nitride film as an embedded insulating film.
  • a method capable of obtaining a highly productive SOI substrate by a simple method has not been known.
  • the present invention has been made to solve the above problems, and is used in a semiconductor substrate such as an SOI substrate having an insulating film and a semiconductor single crystal layer on the insulating film on the surface of the silicon single crystal substrate.
  • a method for manufacturing a semiconductor substrate which can obtain a semiconductor substrate with high productivity and low cost by a simple method even when the insulating film provided between the silicon single crystal substrate and the semiconductor single crystal layer is a silicon nitride film. And to provide a semiconductor substrate.
  • the present invention has been made to achieve the above object, and by sequentially forming an insulating film and a semiconductor single crystal layer on the surface of a silicon single crystal substrate, the semiconductor single crystal is formed on the insulating film.
  • a method for manufacturing a semiconductor substrate which comprises a step of forming a silicon nitride film having a relationship and a step of epitaxially growing a semiconductor single crystal layer on the silicon nitride film.
  • an epitaxial growth apparatus is used as the heat treatment apparatus, and after forming the silicon nitride film, the atmospheric gas in the epitaxial growth apparatus is switched to a semiconductor single crystal layer growth gas to produce a semiconductor substrate for epitaxial growth. be able to.
  • the method for manufacturing a semiconductor substrate in which the semiconductor single crystal layer is any one of a Si layer, a SiGe layer, a Ge layer, and a compound semiconductor layer can be used.
  • a method for manufacturing a semiconductor substrate can be used in which the semiconductor single crystal layer is a Si layer and the epitaxial growth gas of the Si layer is trichlorosilane.
  • a method for manufacturing a semiconductor substrate in which the film thickness of the silicon nitride film is 2 nm or less can be used.
  • a silicon nitride film that retains an epitaxial relationship with the underlying silicon single crystal substrate can be obtained more stably and reliably.
  • a method for manufacturing a semiconductor substrate using a silicon single crystal substrate previously doped with nitrogen or oxygen can be used as the silicon single crystal substrate.
  • the silicon nitride layer itself, the silicon nitriding layer or the silicon oxide layer is additionally formed by the formation of the silicon nitride film, the subsequent formation heat history of the semiconductor crystal layer, and the subsequent additional heat history, and the initial formation of the silicon nitride layer. It becomes possible to increase the thickness.
  • the silicon single crystal substrate a method for manufacturing a semiconductor substrate using a silicon single crystal substrate having a plane orientation of (111) can be used.
  • the silicon nitride film maintaining an epitaxial relationship with the silicon single crystal substrate. It can be suitably used for forming silicon nitride, and a silicon nitride film having an epitaxial relationship with the underlying silicon single crystal substrate can be obtained more stably and reliably.
  • the present invention is also a semiconductor substrate having an insulating film and a semiconductor single crystal layer on the insulating film on the surface of the silicon single crystal substrate, and the insulating film has an epitaxial relationship with the silicon single crystal substrate.
  • the semiconductor single crystal layer provides a semiconductor substrate which is an epitaxial growth layer.
  • a semiconductor substrate having a high quality semiconductor single crystal layer that can be obtained easily and at low cost.
  • the semiconductor single crystal layer can be a semiconductor substrate which is any one of a Si layer, a SiGe layer, a Ge layer, and a compound semiconductor layer.
  • a semiconductor substrate having a film thickness of the silicon nitride film of 2 nm or less can be used.
  • the semiconductor substrate can be a semiconductor substrate having a plurality of layers of the silicon nitride film and the semiconductor single crystal layer alternately.
  • the withstand voltage between the silicon single crystal substrate and the outermost semiconductor single crystal layer, which is required in total, can be adjusted, and the laminated structure of the vertical multilayer memory, the three-dimensional laminated integrated circuit, etc. Can also be formed.
  • the semiconductor substrate having the plane orientation of the silicon single crystal substrate of (111) can be used.
  • a conceptual diagram of the semiconductor substrate according to the present invention is shown together with a manufacturing flow.
  • the cross-sectional TEM observation photograph of the SOI wafer (semiconductor substrate) of Example 1 is shown.
  • a partially enlarged view (lattice image) of FIG. 2 is shown.
  • the cross-sectional TEM observation photograph of the SOI wafer (semiconductor substrate) of Example 2 is shown.
  • a partially enlarged view (lattice image) of FIG. 4 is shown.
  • the insulating film provided between the silicon single crystal substrate and the semiconductor single crystal layer is a silicon nitride film, a semiconductor substrate manufacturing method capable of obtaining a semiconductor substrate with high productivity by a simple method and A semiconductor substrate has been sought.
  • the present inventors when the silicon single crystal substrate is heat-treated (thermally nitrided) in an atmosphere containing nitrogen gas, the silicon nitride film formed on the surface of the silicon single crystal substrate is formed. , It was discovered that it retains an epitaxial relationship with the underlying silicon single crystal substrate. Then, the present invention was completed with the idea that a semiconductor single crystal layer can be epitaxially grown on the surface of such a silicon nitride film.
  • it is a method of manufacturing a semiconductor substrate having the semiconductor single crystal layer on the insulating film by sequentially forming an insulating film and a semiconductor single crystal layer on the surface of the silicon single crystal substrate, at least.
  • a semiconductor substrate having a step of epitaxially growing a semiconductor single crystal layer on a silicon film By a method for manufacturing a semiconductor substrate having a step of epitaxially growing a semiconductor single crystal layer on a silicon film, a semiconductor substrate having a silicon nitride film as an insulating film and a high-quality semiconductor single crystal layer is provided easily and at low cost. We found what we could do and completed the present invention.
  • the present inventors also have a semiconductor substrate having an insulating film and a semiconductor single crystal layer on the insulating film on the surface of the silicon single crystal substrate, and the insulating film is epitaxial with the silicon single crystal substrate.
  • the semiconductor single crystal layer is a silicon nitride film that maintains such a relationship, and the semiconductor single crystal layer is a high-quality semiconductor single and a silicon nitride film as an insulating film that can be obtained by a simple method at low cost by using a semiconductor substrate that is an epitaxial growth layer.
  • the present invention has been completed by finding that the semiconductor substrate has a crystal layer.
  • the "silicon nitride film maintaining an epitaxial relationship" means a silicon nitride film having a degree of crystallinity capable of epitaxially growing a semiconductor single crystal layer such as a single crystal Si layer.
  • FIG. 1 (c) shows the semiconductor substrate 10 according to the present invention.
  • the semiconductor substrate 10 according to the present invention has at least a silicon nitride film 2 having an epitaxial relationship as an insulating film on the surface of the silicon single crystal substrate 1 and a semiconductor single crystal layer 3 on the silicon nitride film 2. It has.
  • the silicon single crystal substrate 1 is not particularly limited as long as it is a silicon single crystal, and the surface orientation, the resistivity of the substrate, the conductive type (p or n), the type of dopant, the diameter (area), the thickness, etc. are used. It can be selected and set as appropriate according to.
  • the FZ substrate or the CZ substrate may be used, and the physical characteristics such as the oxygen concentration in the crystal are not particularly limited.
  • the silicon single crystal substrate 1 preferably has a plane orientation of (111). Since the surface structure of the silicon single crystal substrate having a plane orientation of (111) is similar to the atomic structure of the silicon nitride film (Si 3 N 4 ), the silicon nitride film maintaining an epitaxial relationship with the silicon single crystal substrate. Can be suitably used for forming.
  • the silicon nitride film on the silicon single crystal substrate has high uniformity. Need to be.
  • the silicon single crystal substrate it is preferable to use a wafer in which the silicon single crystal substrate is previously annealed, or a wafer in which the silicon single crystal substrate is previously provided with an epitaxial silicon layer. The surface flatness of the wafer is improved by the annealing treatment and the epitaxial growth, and the silicon nitride film 2 having higher uniformity can be obtained.
  • the atomic step into the silicon single crystal substrate 1 with an off-angle in the plane orientation, it is possible to increase the step growth rate of the silicon nitride film and improve the uniformity of the silicon nitride film. it can.
  • the silicon nitride film is affected by their reactions and strains.
  • the step growth rate of the silicon nitride film 2 can be increased to obtain a silicon nitride film 2 having high uniformity.
  • the silicon nitride film 2 is formed by nitriding silicon by heat treatment in a nitrogen gas-containing atmosphere, and is "silicon nitride having an epitaxial relationship" with the silicon single crystal substrate 1. It is a membrane.
  • the film thickness of the silicon nitride film 2 as described above is, the more stable it is to maintain an epitaxial relationship with the underlying silicon single crystal substrate 1. Therefore, the film thickness is preferably 2 nm or less.
  • trichlorosilane can be used as a Si source when the Si layer is epitaxially grown as the semiconductor single crystal layer 3 described later. ..
  • monosilane gas is used as a raw material gas for epitaxially growing the Si single crystal layer.
  • the insulating film is a silicon nitride film as in the semiconductor substrate 10 according to the present invention, the silicon nitride film is used.
  • trichlorosilane which is cheaper than monosilane and has a high growth rate, can be used, so that a cost merit at the time of mass production can be obtained.
  • the semiconductor single crystal layer 3 is an epitaxial growth layer.
  • the semiconductor single crystal layer 3 functions as a so-called SOI layer in the SOI wafer.
  • the semiconductor single crystal layer 3 is preferably a Si layer which is the same material as the underlying silicon single crystal substrate 1, but is not limited to the Si layer, and is a semiconductor single crystal layer 3 having a lattice constant close to that of the silicon single crystal. If there is, epitaxial growth is possible. Specific examples thereof include a SiGe layer, a Ge layer, and a compound semiconductor layer (GaN layer, AlN layer, etc.). With these materials, a higher quality semiconductor single crystal layer can be obtained.
  • the film thickness of the semiconductor single crystal layer 3 is not particularly limited and can be appropriately set according to the design of the device to be applied.
  • the silicon nitride film 2 and the semiconductor single crystal layer 3 alternately.
  • the dielectric strength of the two layers of the silicon nitride film of 2 nm or less is the structure in which the silicon nitride film 2 and the semiconductor single crystal layer 3 are alternately laminated, and the silicon single crystal substrate and the outermost surface are required in total.
  • the withstand voltage between the semiconductor single crystal layers can be adjusted.
  • by alternately stacking a plurality of layers it is possible to form a stacked structure of a vertical multilayer memory, a three-dimensional stacked integrated circuit, and the like.
  • a silicon single crystal substrate 1 for sequentially forming a silicon nitride film 2 and a semiconductor single crystal layer 3 on the surface is prepared.
  • the silicon single crystal substrate 1 previously doped with nitrogen or oxygen can also be used.
  • the silicon nitride layer itself, the silicon oxynitride layer, or silicon oxide is determined by the formation of the silicon nitride film 2, the subsequent formation heat history of the semiconductor single crystal layer 3, and the subsequent additional heat history. An additional layer is formed, and the initial formation thickness of the silicon nitride film 2 can be increased.
  • a silicon single crystal substrate having a plane orientation of (111) as the silicon single crystal substrate.
  • a wafer in which an atomic step is introduced with an off-angle in the plane orientation of the silicon single crystal substrate, or a high-concentration dopant, a high-concentration oxygen, or a silicon precipitate thereof is provided on the entire silicon single crystal substrate or its surface.
  • the step growth rate of the silicon nitride film can be increased and the uniformity of the silicon nitride film can be improved.
  • the silicon nitride film 2 is formed on the surface of the silicon single crystal substrate 1 as follows. First, the prepared silicon single crystal substrate 1 is put into a heat treatment furnace. Then, as shown in FIG. 1B, a "silicon nitride film 2 having an epitaxial relationship" with the silicon single crystal substrate 1 is formed on the surface of the silicon single crystal substrate 1.
  • the "silicon nitride film 2 maintaining an epitaxial relationship" can be formed by performing heat treatment in an atmosphere containing nitrogen gas. Specifically, for example, by heat-treating in a mixed gas atmosphere of nitrogen gas and hydrogen gas, a silicon nitride film 2 having an epitaxial relationship can be obtained.
  • the mixing ratio of nitrogen gas when the mixing ratio of nitrogen gas is low, it is preferable to raise the heat treatment temperature to a high temperature (for example, 1100 ° C. or higher), but it is also possible to raise the temperature to about 800 ° C. by increasing the mixing ratio of nitrogen gas. it can. At a temperature of 800 ° C. or higher, the silicon nitride film can be formed more stably and reliably without reducing the productivity, which is preferable.
  • the upper limit of the heat treatment temperature is not particularly limited, and theoretically, it may be lower than the melting point of the silicon single crystal substrate 1, but it should be about 1300 ° C. or lower in consideration of productivity and thermal damage to the substrate. be able to.
  • the film thickness of the silicon nitride film 2 to be formed becomes thinner, the film thickness of the silicon nitride film 2 becomes more stable and reliable because the epitaxial relationship with the underlying silicon single crystal substrate 1 is maintained. It is preferably 2 nm or less.
  • the lower limit of the film thickness of the silicon nitride film 2 is not particularly limited as long as it maintains an epitaxial relationship with the underlying silicon single crystal substrate 1, but can be 0.3 nm or more.
  • the semiconductor single crystal layer 3 is epitaxially grown on the silicon nitride film 2 using an epitaxial growth apparatus.
  • the growing semiconductor single crystal layer 3 include a Si layer, a SiGe layer, a Ge layer, and a compound semiconductor layer (GaN layer, AlN layer, etc.) as described above.
  • the silicon nitride film 2 and the semiconductor single crystal layer 3 it is also possible to alternately repeat the formation of the silicon nitride film 2 and the semiconductor single crystal layer 3 to form a plurality of layers of the silicon nitride film 2 and the semiconductor single crystal layer 3 alternately.
  • the dielectric strength of the two layers of the silicon nitride film of 2 nm or less is the silicon single crystal substrate 1 and the outermost surface, which are required in total due to the structure in which the silicon nitride film 2 and the semiconductor single crystal layer 3 are alternately laminated. It is possible to adjust the withstand voltage between the semiconductor single crystal layers of the above. Similarly, by alternately stacking a plurality of layers, it is possible to form a stacked structure of a vertical multilayer memory, a three-dimensional stacked integrated circuit, and the like.
  • the epitaxial growth conditions of the semiconductor single crystal layer 3 and the raw material gas to be used can be appropriately set and selected according to the type of the growing semiconductor single crystal layer 3.
  • the semiconductor substrate 10 according to the present invention includes the silicon nitride film 2 as an insulating film, and since the silicon nitride film has higher etching resistance to high temperature gas than the silicon oxide film, it is similar to the Si layer and the SiGe layer.
  • trichlorosilane can be used as a raw material gas. And since trichlorosilane is cheaper than monosilane and has a high growth rate, it is advantageous in that a cost advantage at the time of mass production can be obtained.
  • trichlorosilane is a material that is easier to handle than monosilane, is highly safe, and can reduce the cost of manufacturing equipment.
  • the silicon nitride film 2 which has an epitaxial relationship with the silicon single crystal substrate 1 as an insulating film and the semiconductor single crystal layer 3 which is an epitaxial growth layer on the insulating film 3
  • the semiconductor substrate 10 having the above can be obtained.
  • a method for manufacturing a semiconductor substrate unlike the bonding method, two wafers are not required, so that the material cost can be reduced.
  • the number of manufacturing processes can be reduced, high productivity can be realized by a simple method, and the cost can be reduced as a whole.
  • the heat treatment is performed in a nitrogen gas-containing atmosphere, and the silicon single crystal substrate 1 is subjected to heat treatment.
  • the heat treatment apparatus is not particularly limited as long as it can nitrid the surface of the above.
  • an RTP (Rapid Thermal Processing) apparatus using lamp heating or the like, a batch type resistance heating furnace, an epitaxial growth apparatus for epitaxially growing a substrate, or the like can be used. Of these, it is preferable to use an epitaxial growth apparatus.
  • the formation of the silicon nitride film 2 and the epitaxial growth of the semiconductor single crystal layer 3 can be performed by the same apparatus, and contamination due to movement between the apparatus does not occur, so that a high-quality semiconductor substrate 10 having a low contamination level can be obtained. be able to.
  • Example 1 SOI having a silicon nitride film (insulating film) having an epitaxial relationship with the silicon wafer and a Si epitaxial growth layer (semiconductor single crystal layer / SOI layer) on the silicon nitride film on the surface of the silicon wafer (silicon single crystal substrate).
  • a wafer (semiconductor substrate) was manufactured and its structure was evaluated. The manufacturing conditions are as follows.
  • Si wafer diameter 200 mm, plane orientation (100), p type, 10 ⁇ cm
  • Insulating film Silicon nitride SOI layer: Si epitaxial growth layer
  • Heat treatment equipment Single-wafer epitaxial growth equipment
  • Silicon nitride film N 2 24 slm + H 2 34 slm
  • Si (SOI) layer Trichlorosilane 10 slm + H 2 34 slm Growth temperature 1070 ° C Growth time 600 seconds Growth rate 2.4 ⁇ m / min
  • FIG. 2 shows a cross-sectional TEM observation photograph of the SOI wafer (semiconductor substrate) manufactured in Example 1.
  • FIG. 3 is an enlarged lattice image in the vicinity of the silicon nitride film of FIG. As shown in FIG. 2, it can be seen that a silicon nitride film having a size of about 1.4 to 1.5 nm was formed between the Si wafer and the SOI layer (Si epitaxial growth layer). Further, as shown in FIG.
  • a silicon nitride film (lattice image observed in the portion of the silicon nitride film) having an epitaxial relationship with the Si wafer and the silicon nitride film. It can be seen that the epitaxially grown Si epitaxial growth layer was formed. As a result of elemental analysis in the film of the silicon nitride film by TEM-EDX, it was confirmed that Si and N were detected.
  • Si wafer diameter 150 mm, plane orientation (111), p type, 50 ⁇ cm
  • Insulating film Silicon nitride SOI layer: Si epitaxial growth layer
  • Heat treatment equipment Single-wafer epitaxial growth equipment
  • Silicon nitride film N 2 24 slm + H 2 34 slm
  • Heat treatment temperature 1190 ° C
  • Heat treatment time 300 seconds
  • Si (SOI) layer Trichlorosilane 10 slm + H 2 34 slm Growth temperature 1130 ° C Growth time 15 seconds Growth rate 3.8 ⁇ m / min
  • FIG. 4 shows a cross-sectional TEM observation photograph of the SOI wafer (semiconductor substrate) manufactured in Example 2.
  • FIG. 5 is an enlarged lattice image in the vicinity of the silicon nitride film of FIG. As shown in FIG. 4, it can be seen that a silicon nitride film having a size of about 0.9 to 1.1 nm was formed between the Si wafer and the SOI layer (Si epitaxial growth layer). Further, as shown in FIG.
  • a silicon nitride film (lattice image observed in the portion of the silicon nitride film) having an epitaxial relationship with the Si wafer and the silicon nitride film. It can be seen that the epitaxially grown Si epitaxial growth layer was formed. As a result of elemental analysis in the film of the silicon nitride film by TEM-EDX, it was confirmed that Si and N were detected.
  • a high-quality SOI in which a silicon nitride film having an epitaxial relationship with the silicon single crystal substrate and a Si epitaxial growth layer are formed on the surface of the silicon single crystal substrate.
  • the wafer could be obtained by a simple and highly productive method.
  • the present invention is not limited to the above embodiment.
  • the above-described embodiment is an example, and any object having substantially the same configuration as the technical idea described in the claims of the present invention and exhibiting the same effect and effect is the present invention. Is included in the technical scope of.

Abstract

本発明は、シリコン単結晶基板の表面に、絶縁膜と、半導体単結晶層とを順次形成することによって、前記絶縁膜上に前記半導体単結晶層を有する半導体基板を製造する方法であって、少なくとも、シリコン単結晶基板を、窒素ガス含有雰囲気下で熱処理し、絶縁膜として前記シリコン単結晶基板の表面に前記シリコン単結晶基板とエピタキシャルな関係を保持した窒化シリコン膜を形成する工程と、前記窒化シリコン膜上に半導体単結晶層をエピタキシャル成長する工程とを有する半導体基板の製造方法である。これにより、シリコン単結晶基板と半導体単結晶層との間に設ける絶縁膜を窒化シリコン膜とした場合でも、簡便な方法で生産性高く低コストで半導体基板を得ることができる半導体基板の製造方法及び半導体基板を提供する。

Description

半導体基板の製造方法及び半導体基板
　本発明は、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板等の、絶縁膜上に半導体単結晶層を有する半導体基板の製造方法及び半導体基板に関する。
　半導体素子用の半導体基板の一つとして、絶縁膜であるシリコン酸化膜の上にシリコン層（以下、ＳＯＩ層と呼ぶことがある）を形成したＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板がある。このＳＯＩ基板は、デバイス作製領域となる基板表層部のＳＯＩ層が、埋め込み酸化膜層（ＢＯＸ層）により基板内部と電気的に分離されているため、寄生容量が小さく、耐放射性能力が高いなどの特徴を有する。そのため、高速・低消費電力動作、ソフトエラー防止などの効果が期待され、高性能半導体素子用の基板として有望視されている。
　このＳＯＩ基板を製造する代表的な方法として、ウェーハ貼り合わせ法、ＳＩＭＯＸ法が挙げられる。ウェーハ貼り合わせ法は、例えば、２枚の単結晶シリコン基板（シリコンウェーハ）のうちの一方の表面に熱酸化膜を形成した後、この形成した熱酸化膜を介して２枚のウェーハを密着させ、結合熱処理を施すことによって結合力を高め、その後に片方のウェーハ（ＳＯＩ層を形成するウェーハ（以下、ボンドウェーハ））を鏡面研磨等により薄膜化することによって、ＳＯＩ基板を製造する方法である。この薄膜化の方法としては、ボンドウェーハを所望の厚さまで研削、研磨する方法や、ボンドウェーハの内部に水素イオン又は希ガスイオンの少なくとも１種類を注入してイオン注入層を形成しておき、貼り合わせた後にイオン注入層においてボンドウェーハを剥離するイオン注入剥離法と呼ばれる方法等がある。ＳＩＭＯＸ法は、単結晶シリコン基板の内部に酸素をイオン注入し、その後に高温熱処理（酸化膜形成熱処理）を行って注入した酸素とシリコンとを反応させてＢＯＸ層を形成することによってＳＯＩ基板を製造する方法である。
　特許文献１，２には、シリコン単結晶基板の表面に、シリコン単結晶基板とエピタキシャルな関係を保持した酸化膜を形成し、その酸化膜上にエピタキシャル層を堆積することによって、ＳＯＩウェーハを作製することが記載されている。また、特許文献３には、イオン注入剥離法によるＳＯＩウェーハの製造方法において、埋め込み絶縁膜として窒化シリコン膜を使用できることが記載されている。
特許第５１６８９９０号公報 特許第５２０５８４０号公報 国際公開第２００４／０１０５０５号
　ＳＯＩウェーハの製造方法として、上述のように貼り合わせ法があるが、２枚のウェーハを貼り合わせるため材料コストがかかり、製造工程の数が多いという問題がある。また、ＳＩＭＯＸ法においても、イオン注入や高温熱処理などの製造工程の数が多いという問題がある。形成されるＳＯＩ層とＢＯＸ層の品質、膜厚の自由度や均一性を考慮すると、前述したＳＯＩ基板の製造方法の中では、イオン注入剥離法が最も有望であるが、例えば、厚さ１０ｎｍのＳＯＩ層を得るためには、それよりも厚いＳＯＩ層を形成した後に、犠牲酸化処理を行って膜厚調整する必要があるため、工程が複雑となりコスト高は避けられない。
　特許文献３に記載される、絶縁膜としての窒化シリコン膜は、酸化シリコン膜に比べて誘電率が大きいため、薄い膜厚で、ＳＯＩウェーハの埋め込み絶縁膜として機能するという利点がある。しかしながら、特許文献１，２には、埋め込み絶縁膜として窒化シリコン膜を形成することについては、開示も示唆もされていない。埋め込み絶縁膜として窒化シリコン膜を形成する場合に、簡便な方法で生産性高くＳＯＩ基板を得ることができる方法は知られていなかった。
　本発明は、上記問題を解決するためになされたものであり、シリコン単結晶基板の表面に、絶縁膜と、該絶縁膜上の半導体単結晶層とを有する、ＳＯＩ基板のような半導体基板において、シリコン単結晶基板と半導体単結晶層との間に設ける絶縁膜を窒化シリコン膜とした場合でも、簡便な方法で、生産性高く、低コストで半導体基板を得ることができる半導体基板の製造方法及び半導体基板を提供することを目的とする。
　本発明は、上記目的を達成するためになされたものであり、シリコン単結晶基板の表面に、絶縁膜と、半導体単結晶層とを順次形成することによって、前記絶縁膜上に前記半導体単結晶層を有する半導体基板を製造する方法であって、少なくとも、シリコン単結晶基板を、窒素ガス含有雰囲気下で熱処理し、絶縁膜として前記シリコン単結晶基板の表面に、前記シリコン単結晶基板とエピタキシャルな関係を保持した窒化シリコン膜を形成する工程と、前記窒化シリコン膜上に半導体単結晶層をエピタキシャル成長する工程とを有する半導体基板の製造方法を提供する。
　このような半導体基板の製造方法によれば、簡便な方法で、生産性高く、低コストで半導体基板を提供することができる。
　このとき、前記窒素ガス含有雰囲気下で熱処理する温度を８００℃以上とする半導体基板の製造方法とすることができる。
　これにより、より安定して確実に生産性を落とすことなく窒化シリコン膜を形成することができる。
　このとき、前記熱処理装置としてエピタキシャル成長装置を用い、前記窒化シリコン膜を形成した後、前記エピタキシャル成長装置内の雰囲気ガスを半導体単結晶層成長用ガスに切り替えて前記エピタキシャル成長を行う半導体基板の製造方法とすることができる。
　これにより、極めて簡便な方法で、より効率的、高い生産性、低コストで、高品質な半導体基板を得ることができる。
　このとき、前記半導体単結晶層を、Ｓｉ層、ＳｉＧｅ層、Ｇｅ層、化合物半導体層のいずれかとする半導体基板の製造方法とすることができる。
　これにより、より良質な半導体単結晶層を有する半導体基板を得ることができる。
　このとき、前記半導体単結晶層をＳｉ層とし、該Ｓｉ層のエピタキシャル成長用ガスをトリクロロシランとする半導体基板の製造方法とすることができる。
　これにより、より高い生産性、低コストでＳＯＩ半導体基板を得ることができる。
　このとき、前記窒化シリコン膜の膜厚を２ｎｍ以下とする半導体基板の製造方法とすることができる。
　これにより、下地のシリコン単結晶基板とのエピタキシャルな関係を保持した窒化シリコン膜を、より安定して確実に得ることができる。
　このとき、前記窒化シリコン膜と前記半導体単結晶層とを交互に複数層形成する半導体基板の製造方法とすることができる。
　これにより、合計で必要とされるシリコン単結晶基板と最表面の半導体単結晶層間との絶縁耐圧まで調整することができる。同様に交互に複数層を積層することで、縦型多層メモリーの積層構造や３次元積層型の集積回路等も形成可能である。
　このとき、前記シリコン単結晶基板として、あらかじめ窒素又は酸素をドープしたシリコン単結晶基板を用いる半導体基板の製造方法とすることができる。
　これにより、窒化シリコン膜の形成、その後の半導体結晶層の形成熱履歴及びその後の追加熱履歴により、窒化シリコン層自体、酸窒化シリコン層又は酸化シリコン層が追加形成され、窒化シリコン層の初期形成厚さを、太らせることが可能になる。
　このとき、前記シリコン単結晶基板として、面方位が（１１１）のシリコン単結晶基板を用いる半導体基板の製造方法とすることができる。
　面方位が（１１１）であるシリコン単結晶基板の表面構造は、窒化シリコン膜（Ｓｉ３Ｎ４）の原子構造と類似しているため、シリコン単結晶基板とエピタキシャルな関係を保持した窒化シリコン膜を形成するのに好適に用いることができ、下地のシリコン単結晶基板とのエピタキシャルな関係を保持した窒化シリコン膜を、より安定して確実に得ることができる。
　本発明は、また、シリコン単結晶基板の表面に、絶縁膜と、該絶縁膜上の半導体単結晶層とを有する半導体基板であって、前記絶縁膜は、前記シリコン単結晶基板とエピタキシャルな関係を保持した窒化シリコン膜であり、前記半導体単結晶層は、エピタキシャル成長層である半導体基板を提供する。
　このような半導体基板によれば、簡便かつ低コストで得られる、高品質な半導体単結晶層を有する半導体基板となる。
　このとき、前記半導体単結晶層がＳｉ層、ＳｉＧｅ層、Ｇｅ層、化合物半導体層のいずれかである半導体基板とすることができる。
　これにより、より良質な半導体単結晶層を有するものとなる。
　このとき、前記窒化シリコン膜の膜厚が２ｎｍ以下である半導体基板とすることができる。
　これにより、より安定して確実に、下地のシリコン単結晶基板とのエピタキシャルな関係を保持した窒化シリコン膜となる。
　このとき、前記窒化シリコン膜と前記半導体単結晶層とを交互に複数層有するものである半導体基板とすることができる。
　これにより、合計で必要とされるシリコン単結晶基板と最表面の半導体単結晶層間との絶縁耐圧まで調整可能なものとなり、また、縦型多層メモリーの積層構造や３次元積層型の集積回路等も形成可能なものとなる。
　このとき、前記シリコン単結晶基板の面方位が（１１１）である半導体基板とすることができる。
　これにより、より安定して確実に、下地のシリコン単結晶基板とのエピタキシャルな関係を保持した窒化シリコン膜となる。
　以上のように、本発明の半導体基板の製造方法によれば、簡便かつ低コストで、絶縁膜としての窒化シリコン膜と、高品質な半導体単結晶層を有する半導体基板を提供することが可能となる。
本発明に係る半導体基板の概念図を、製造フローと共に示す。 実施例１のＳＯＩウェーハ（半導体基板）の断面ＴＥＭ観察写真を示す。 図２の部分拡大図（格子像）を示す。 実施例２のＳＯＩウェーハ（半導体基板）の断面ＴＥＭ観察写真を示す。 図４の部分拡大図（格子像）を示す。
　以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
　上述のように、シリコン単結晶基板と半導体単結晶層との間に設ける絶縁膜を窒化シリコン膜とした場合でも、簡便な方法で生産性高く半導体基板を得ることができる半導体基板の製造方法及び半導体基板が求められていた。
　本発明者らは、上記課題について鋭意検討を重ねた結果、シリコン単結晶基板を窒素ガス含有雰囲気下で熱処理（熱窒化）を行うと、シリコン単結晶基板の表面に形成される窒化シリコン膜は、下地のシリコン単結晶基板とエピタキシャルな関係を保持したものとなることを発見した。そして、そのような窒化シリコン膜であれば、その膜の表面に半導体単結晶層をエピタキシャル成長できることを想到し、本発明を完成させた。
　すなわち、シリコン単結晶基板の表面に、絶縁膜と、半導体単結晶層とを順次形成することによって、前記絶縁膜上に前記半導体単結晶層を有する半導体基板を製造する方法であって、少なくとも、シリコン単結晶基板を、窒素ガス含有雰囲気下で熱処理し、絶縁膜として前記シリコン単結晶基板の表面に、前記シリコン単結晶基板とエピタキシャルな関係を保持した窒化シリコン膜を形成する工程と、前記窒化シリコン膜上に半導体単結晶層をエピタキシャル成長する工程とを有する半導体基板の製造方法により、簡便かつ低コストで、絶縁膜としての窒化シリコン膜と、高品質な半導体単結晶層を有する半導体基板を提供できることを見出し、本発明を完成した。
　本発明者らは、また、シリコン単結晶基板の表面に、絶縁膜と、該絶縁膜上の半導体単結晶層とを有する半導体基板であって、前記絶縁膜は、前記シリコン単結晶基板とエピタキシャルな関係を保持した窒化シリコン膜であり、前記半導体単結晶層は、エピタキシャル成長層である半導体基板により、低コストで簡便な方法で得られる、絶縁膜としての窒化シリコン膜と、高品質な半導体単結晶層を有する半導体基板となることを見出し、本発明を完成した。
　以下、図面を参照して説明する。
　本発明において、「エピタキシャルな関係を保持した窒化シリコン膜」とは、単結晶Ｓｉ層のような半導体単結晶層をエピタキシャル成長可能な程度の結晶性を有する窒化シリコン膜を意味する。
　（半導体基板）
　まず、本発明に係る半導体基板について説明する。図１（ｃ）に、本発明に係る半導体基板１０を示す。本発明に係る半導体基板１０は、少なくとも、シリコン単結晶基板１の表面に、絶縁膜として、エピタキシャルな関係を保持した窒化シリコン膜２と、該窒化シリコン膜２上の半導体単結晶層３とを有するものである。
　シリコン単結晶基板１は、シリコン単結晶であれば特に限定されず、表面の配向、基板の抵抗率、導電型（ｐ又はｎ）、ドーパントの種類、直径（面積）、厚さ等は、用途に応じて適宜選択、設定できる。ＦＺ基板でも、ＣＺ基板でもよく、結晶中の酸素濃度等の物性も、特に限定されない。
　シリコン単結晶基板１は、面方位が（１１１）のものであることが好ましい。面方位が（１１１）であるシリコン単結晶基板の表面構造は、窒化シリコン膜（Ｓｉ３Ｎ４）の原子構造と類似しているため、シリコン単結晶基板とエピタキシャルな関係を保持した窒化シリコン膜を形成するのに好適に用いることができる。
　また、本発明に係る半導体基板において、例えば２ｎｍ以下の薄い窒化シリコン膜を広範囲（例えば、ウェーハ全面）に設けたものとする場合、シリコン単結晶基板上の窒化シリコン膜は、高い均一性を有するものとする必要がある。この場合、シリコン単結晶基板として、あらかじめシリコン単結晶基板にアニール処理を施したウェーハや、あらかじめシリコン単結晶基板にエピタキシャルシリコン層を設けたウェーハを用いることが好ましい。アニール処理やエピタキシャル成長によりウェーハの表面平坦度が改善されたものとなり、より高い均一性を有する窒化シリコン膜２とすることができる。
　また、シリコン単結晶基板１を、面方位にオフアングルを持たせて原子ステップを導入したものとすることで、窒化シリコン膜のステップ成長速度を高め、窒化シリコン膜の均一性を改善することができる。同様に、シリコン単結晶基板全体又はその表面に、高濃度ドーパント、又は高濃度の酸素、又はそれらのシリコン析出物を有するものとした場合にも、それらの反応や歪等の影響により窒化シリコン膜のステップ成長速度を高め、高い均一性を有する窒化シリコン膜２とすることができる。
　製造方法の詳細は後で述べるが、窒化シリコン膜２は、窒素ガス含有雰囲気での熱処理によるシリコンの窒化により形成されたものであり、シリコン単結晶基板１と「エピタキシャルな関係を保持した窒化シリコン膜」である。
　上記のような窒化シリコン膜２は、膜厚が薄くなるほど下地のシリコン単結晶基板１とのエピタキシャルな関係を保持することが安定するため、膜厚を２ｎｍ以下とすることが好ましい。
　また、窒化シリコン膜は、酸化シリコン膜に比べて高温ガスに対する耐エッチング特性が高いため、後述の半導体単結晶層３としてＳｉ層をエピタキシャル成長する際のＳｉ源としてトリクロロシランを用いることが可能となる。上述の特許文献１，２では、Ｓｉ単結晶層をエピタキシャル成長する際の原料ガスとしてモノシランガスを用いているが、本発明に係る半導体基板１０のように、絶縁膜を窒化シリコン膜とすると、その上にＳｉ層の半導体単結晶層３をエピタキシャル成長するときに、モノシランよりも安価であり、成長速度も高いトリクロロシランを用いることができるようになるため、量産時のコストメリットが得られる。
　半導体単結晶層３は、エピタキシャル成長層である。この半導体単結晶層３は、ＳＯＩウェーハにおいていわゆるＳＯＩ層として機能するものである。半導体単結晶層３としては、下地のシリコン単結晶基板１と同一材料であるＳｉ層とすることが好ましいが、Ｓｉ層に限定されず、シリコン単結晶の格子定数に近い半導体単結晶層３であれば、エピタキシャル成長可能である。具体的には、ＳｉＧｅ層、Ｇｅ層、化合物半導体層（ＧａＮ層、ＡｌＮ層など）を挙げることができる。これらのものであれば、より良質な半導体単結晶層を得ることができる。なお、半導体単結晶層３の膜厚は特に限定されず、適用するデバイスの設計に応じて適宜設定できる。
　また、窒化シリコン膜２と半導体単結晶層３とを交互に複数層有するものとすることもできる。２ｎｍ以下の窒化シリコン膜２一層の有する絶縁耐圧は、窒化シリコン膜２と半導体単結晶層３とを交互に複数層を積層する構造によって、合計で必要とされるシリコン単結晶基板と最表面の半導体単結晶層間との絶縁耐圧まで調整することができる。同様に交互に複数層を積層することで、縦型多層メモリーの積層構造や３次元積層型の集積回路等も形成可能である。
　（半導体基板の製造方法）
　次に、本発明に係る半導体基板の製造方法を、図１を参照しながら説明する。
　まず、図１（ａ）に示すように、表面に窒化シリコン膜２及び半導体単結晶層３を順次形成するためのシリコン単結晶基板１を準備する。
　このとき、あらかじめ窒素又は酸素をドープしたシリコン単結晶基板１を用いることもできる。このようなシリコン単結晶基板１を用いると、窒化シリコン膜２の形成、その後の半導体単結晶層３の形成熱履歴及びその後の追加熱履歴により、窒化シリコン層自体、酸窒化シリコン層又は酸化シリコン層が追加形成され、窒化シリコン膜２の初期形成厚さを、太らせることが可能になる。
　また、上述のように、シリコン単結晶基板として、面方位が（１１１）のシリコン単結晶基板を用いることが好ましい。
　さらに、例えば２ｎｍ以下といった薄い窒化シリコン膜を広範囲（例えば、ウェーハ全面）に形成するためには、シリコン単結晶基板上に形成する窒化シリコン膜の均一性を高める必要がある。あらかじめシリコン単結晶基板にアニール処理を施したり、シリコン単結晶基板にシリコン層をエピタキシャル成長しておいたりすることで、ウェーハの表面平坦度を改善し、基板上に形成する窒化シリコン膜の均一性を改善することができる。また、シリコン単結晶基板の面方位にオフアングルを持たせて原子ステップを導入したウェーハや、シリコン単結晶基板全体又はその表面に、高濃度ドーパント、高濃度の酸素又はそれらのシリコン析出物を有するウェーハを用いると、窒化シリコン膜のステップ成長速度を高め、窒化シリコン膜の均一性を改善することができる。
　次に、以下のようにしてシリコン単結晶基板１の表面上に窒化シリコン膜２を形成する。まず、準備したシリコン単結晶基板１を、熱処理炉に投入する。そして、図１（ｂ）に示すように、シリコン単結晶基板１の表面に、シリコン単結晶基板１と「エピタキシャルな関係を保持した窒化シリコン膜２」を形成する。「エピタキシャルな関係を保持した窒化シリコン膜２」は、窒素ガス含有雰囲気で熱処理を行うことで形成することが可能である。具体的には、例えば、窒素ガスと水素ガスの混合ガス雰囲気で熱処理することで、エピタキシャルな関係を保持した窒化シリコン膜２を得ることができる。この際、窒素ガスの混合比率が低い場合には、熱処理温度を高温（例えば１１００℃以上）にすることが好ましいが、窒素ガスの混合比率を高くすることで８００℃程度の温度とすることもできる。８００℃以上の温度では、窒化シリコン膜がより安定して確実に生産性を落とすことなく形成できるため、好ましい。熱処理温度の上限は特に限定されず、理論的にはシリコン単結晶基板１の融点未満であればよいが、生産性や基板への熱的なダメージ等なども考慮すると、１３００℃程度以下とすることができる。
　また、形成する窒化シリコン膜２の膜厚が薄くなるほど、より安定して確実に、下地のシリコン単結晶基板１とのエピタキシャルな関係を保持したものとなるため、窒化シリコン膜２の膜厚は、２ｎｍ以下とすることが好ましい。窒化シリコン膜２の膜厚の下限は、下地のシリコン単結晶基板１とのエピタキシャルな関係を保持している限り特に限定されないが、０．３ｎｍ以上とすることができる。
　窒化シリコン膜２の形成後は、図１（ｃ）に示すように、エピタキシャル成長装置を用いて、窒化シリコン膜２上に半導体単結晶層３をエピタキシャル成長する。成長する半導体単結晶層３としては、上述のように、Ｓｉ層、ＳｉＧｅ層、Ｇｅ層、化合物半導体層（ＧａＮ層、ＡｌＮ層など）を挙げることができる。
　また、窒化シリコン膜２と半導体単結晶層３の形成を交互に繰り返し、窒化シリコン膜２と半導体単結晶層３を交互に複数層形成することもできる。２ｎｍ以下の窒化シリコン膜２一層の有する絶縁耐圧は、窒化シリコン膜２と半導体単結晶層３とを交互に複数層を積層する構造によって、合計で必要とされるシリコン単結晶基板１と最表面の半導体単結晶層間との絶縁耐圧まで調整することができる。同様に交互に複数層を積層することで、縦型多層メモリーの積層構造や３次元積層型の集積回路等も形成可能となる。
　半導体単結晶層３のエピタキシャル成長条件や、使用する原料ガスは、成長する半導体単結晶層３の種類に応じて適宜設定、選択できる。本発明に係る半導体基板１０は、絶縁膜として窒化シリコン膜２を備えており、窒化シリコン膜は酸化シリコン膜に比べて高温ガスに対する耐エッチング特性が高いため、Ｓｉ層やＳｉＧｅ層のように、Ｓｉを含有する半導体単結晶層３をエピタキシャル成長する際に、原料ガスとしてトリクロロシランを用いることが可能となる。そして、トリクロロシランはモノシランよりも安価であり、成長速度も速いため、量産時のコストメリットが得られる点で有利である。また、トリクロロシランはモノシランに比べて取り扱いの容易な材料であり、安全性が高く製造設備にかかるコストも低減できる。
　以上のようにして、シリコン単結晶基板１の表面に、絶縁膜として、シリコン単結晶基板１とエピタキシャルな関係を保持した窒化シリコン膜２と、絶縁膜上のエピタキシャル成長層である半導体単結晶層３を有する半導体基板１０を得ることができる。このような半導体基板の製造方法であれば、貼り合わせ法のように２枚のウェーハを必要とすることがないため、材料コストの低減が可能となる。また、製造工程数も少なくでき、簡便な方法で、高い生産性を実現でき、全体としてのコスト低減が可能となる。
　上述の半導体基板１０の製造方法における、シリコン単結晶基板１の表面を窒化して窒化シリコン膜２を形成するための熱処理装置としては、窒素ガス含有雰囲気下で熱処理を行い、シリコン単結晶基板１の表面を窒化することができる熱処理装置であれば、特に限定されない。例えば、ランプ加熱などを用いたＲＴＰ（Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ｐｒｏｃｅｓｓｉｎｇ）装置や、バッチ式の抵抗加熱炉、基板にエピタキシャル成長を行うエピタキシャル成長装置などを用いることができる。なかでも、エピタキシャル成長装置を用いることが好ましい。
　エピタキシャル成長装置を用いれば、エピタキシャル成長装置内で窒化のための熱処理を行い、シリコン単結晶基板１の表面上に窒化シリコン膜２を形成した後に、炉内の雰囲気ガスを半導体単結晶層３のエピタキシャル成長用ガスに切り替えることで、半導体単結晶層３のエピタキシャル成長を行うことが可能となる。これによって、窒化シリコン膜２の成長と半導体単結晶層３のエピタキシャル成長を、同一炉内で連続的に行うことができるため、極めて簡便な方法で、効率的に、高い生産性で、半導体基板１０を製造することが可能となる。また、窒化シリコン膜２の形成と、半導体単結晶層３のエピタキシャル成長を同じ装置で行うことができ、装置間の移動に伴う汚染が起こらないため、汚染レベルの低い高品質な半導体基板１０を得ることができる。
　以下、実施例を挙げて本発明について詳細に説明するが、これは本発明を限定するものではない。
　（実施例１）
　シリコンウェーハ（シリコン単結晶基板）の表面に、シリコンウェーハとエピタキシャルな関係を保持した窒化シリコン膜（絶縁膜）、該窒化シリコン膜上のＳｉエピタキシャル成長層（半導体単結晶層／ＳＯＩ層）を有するＳＯＩウェーハ（半導体基板）を作製し、構造の評価を行った。製造条件は、以下のとおりである。
　（ＳＯＩウェーハの構成）
　　Ｓｉウェーハ　　：　直径２００ｍｍ、面方位（１００）、
　　　　　　　　　　　　ｐ型、１０Ωｃｍ
　　絶縁膜　　　　　：　窒化シリコン
　　ＳＯＩ層　　　　：　Ｓｉエピタキシャル成長層
　（ＳＯＩウェーハの製造条件）
　　熱処理装置　　　：　枚葉式エピタキシャル成長装置
　　窒化シリコン膜　：　Ｎ２　２４ｓｌｍ　＋　Ｈ２　３４ｓｌｍ
　　　　　　　　　　　　熱処理温度１１９０℃
　　　　　　　　　　　　熱処理時間３００秒
　　Ｓｉ（ＳＯＩ）層：　トリクロロシラン　１０ｓｌｍ
　　　　　　　　　　　　＋　Ｈ２　３４ｓｌｍ
　　　　　　　　　　　　成長温度１０７０℃
　　　　　　　　　　　　成長時間６００秒
　　　　　　　　　　　　成長速度２．４μｍ／ｍｉｎ
　得られたＳＯＩウェーハの断面を、透過型電子顕微鏡（ＴＥＭ）を用いて観察した。図２に、実施例１で製造したＳＯＩウェーハ（半導体基板）の断面ＴＥＭ観察写真を示す。図３は、図２の窒化シリコン膜近傍を拡大した格子像である。図２に示すように、ＳｉウェーハとＳＯＩ層（Ｓｉエピタキシャル成長層）との間に、１．４～１．５ｎｍ程度の窒化シリコン膜が形成されたことがわかる。また、図３に示すように、Ｓｉウェーハの表面上には、Ｓｉウェーハとエピタキシャルな関係を保持した窒化シリコン膜（窒化シリコン膜の部分に観察される格子像）と、その窒化シリコン膜上にエピタキシャル成長したＳｉエピタキシャル成長層が形成されたことがわかる。なお、窒化シリコン膜の部分について、ＴＥＭ－ＥＤＸにより膜中の元素分析を行った結果、ＳｉとＮが検出されることを確認した。
　（実施例２）
　（ＳＯＩウェーハの構成）
　　Ｓｉウェーハ　　：　直径１５０ｍｍ、面方位（１１１）、
　　　　　　　　　　　　ｐ型、５０Ωｃｍ
　　絶縁膜　　　　　：　窒化シリコン
　　ＳＯＩ層　　　　：　Ｓｉエピタキシャル成長層
　（ＳＯＩウェーハの製造条件）
　　熱処理装置　　　：　枚葉式エピタキシャル成長装置
　　窒化シリコン膜　：　Ｎ２　２４ｓｌｍ　＋　Ｈ２　３４ｓｌｍ
　　　　　　　　　　　　熱処理温度１１９０℃
　　　　　　　　　　　　熱処理時間３００秒
　　Ｓｉ（ＳＯＩ）層：　トリクロロシラン　１０ｓｌｍ
　　　　　　　　　　　　＋　Ｈ２　３４ｓｌｍ
　　　　　　　　　　　　成長温度１１３０℃
　　　　　　　　　　　　成長時間１５秒
　　　　　　　　　　　　成長速度３．８μｍ／ｍｉｎ
　得られたＳＯＩウェーハの断面を、透過型電子顕微鏡（ＴＥＭ）を用いて観察した。図４に、実施例２で製造したＳＯＩウェーハ（半導体基板）の断面ＴＥＭ観察写真を示す。図５は、図４の窒化シリコン膜近傍を拡大した格子像である。図４に示すように、ＳｉウェーハとＳＯＩ層（Ｓｉエピタキシャル成長層）との間に、０．９～１．１ｎｍ程度の窒化シリコン膜が形成されたことがわかる。また、図５に示すように、Ｓｉウェーハの表面上には、Ｓｉウェーハとエピタキシャルな関係を保持した窒化シリコン膜（窒化シリコン膜の部分に観察される格子像）と、その窒化シリコン膜上にエピタキシャル成長したＳｉエピタキシャル成長層が形成されたことがわかる。なお、窒化シリコン膜の部分について、ＴＥＭ－ＥＤＸにより膜中の元素分析を行った結果、ＳｉとＮが検出されることを確認した。
　以上のとおり、本発明の実施例によれば、シリコン単結晶基板の表面上に、シリコン単結晶基板とエピタキシャルな関係を保持した窒化シリコン膜と、Ｓｉエピタキシャル成長層とが形成された高品質のＳＯＩウェーハを、簡便かつ生産性の高い方法で得ることができた。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (14)

  1. 　シリコン単結晶基板の表面に、絶縁膜と、半導体単結晶層とを順次形成することによって、前記絶縁膜上に前記半導体単結晶層を有する半導体基板を製造する方法であって、少なくとも、
    　シリコン単結晶基板を、窒素ガス含有雰囲気下で熱処理し、絶縁膜として前記シリコン単結晶基板の表面に、前記シリコン単結晶基板とエピタキシャルな関係を保持した窒化シリコン膜を形成する工程と、
    　前記窒化シリコン膜上に半導体単結晶層をエピタキシャル成長する工程と、
    　を有することを特徴とする半導体基板の製造方法。
  2. 　前記窒素ガス含有雰囲気下で熱処理する温度を８００℃以上とすることを特徴とする請求項１に記載の半導体基板の製造方法。
  3. 　前記熱処理装置としてエピタキシャル成長装置を用い、前記窒化シリコン膜を形成した後、前記エピタキシャル成長装置内の雰囲気ガスを半導体単結晶層成長用ガスに切り替えて前記エピタキシャル成長を行うことを特徴とする請求項１又は請求項２に記載の半導体基板の製造方法。
  4. 　前記半導体単結晶層を、Ｓｉ層、ＳｉＧｅ層、Ｇｅ層、化合物半導体層のいずれかとすることを特徴とする請求項１から請求項３のいずれか一項に記載の半導体基板の製造方法。
  5. 　前記半導体単結晶層をＳｉ層とし、該Ｓｉ層のエピタキシャル成長用ガスをトリクロロシランとすることを特徴とする請求項４に記載の半導体基板の製造方法。
  6. 　前記窒化シリコン膜の膜厚を２ｎｍ以下とすることを特徴とする請求項１から請求項５のいずれか一項に記載の半導体基板の製造方法。
  7. 　前記窒化シリコン膜と前記半導体単結晶層とを交互に複数層形成することを特徴とする請求項１から請求項６のいずれか一項に記載の半導体基板の製造方法。
  8. 　前記シリコン単結晶基板として、あらかじめ窒素又は酸素をドープしたシリコン単結晶基板を用いることを特徴とする請求項１から請求項７のいずれか一項に記載の半導体基板の製造方法。
  9. 前記シリコン単結晶基板として、面方位が（１１１）のシリコン単結晶基板を用いることを特徴とする請求項１から請求項８のいずれか一項に記載の半導体基板の製造方法。
  10. 　シリコン単結晶基板の表面に、絶縁膜と、該絶縁膜上の半導体単結晶層とを有する半導体基板であって、
    　前記絶縁膜は、前記シリコン単結晶基板とエピタキシャルな関係を保持した窒化シリコン膜であり、
    　前記半導体単結晶層は、エピタキシャル成長層であることを特徴とする半導体基板。
  11. 　前記半導体単結晶層がＳｉ層、ＳｉＧｅ層、Ｇｅ層、化合物半導体層のいずれかであることを特徴とする請求項１０に記載の半導体基板。
  12. 　前記窒化シリコン膜の膜厚が２ｎｍ以下であることを特徴とする請求項１０又は請求項１１に記載の半導体基板。
  13. 　前記窒化シリコン膜と前記半導体単結晶層とを交互に複数層有するものであることを特徴とする請求項１０から請求項１２のいずれか一項に記載の半導体基板。
  14. 前記シリコン単結晶基板の面方位が（１１１）であることを特徴とする請求項１０から請求項１３のいずれか一項に記載の半導体基板。
PCT/JP2020/038088 2019-10-24 2020-10-08 半導体基板の製造方法及び半導体基板 WO2021079745A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202080073540.6A CN114586132A (zh) 2019-10-24 2020-10-08 半导体基板的制造方法及半导体基板
EP20879022.0A EP4050132A4 (en) 2019-10-24 2020-10-08 METHOD FOR MANUFACTURING SEMICONDUCTOR SUBSTRATE AND SEMICONDUCTOR SUBSTRATE
US17/766,771 US20230154748A1 (en) 2019-10-24 2020-10-08 Method for manufacturing semiconductor substrate and semiconductor substrate
KR1020227012111A KR20220090506A (ko) 2019-10-24 2020-10-08 반도체기판의 제조방법 및 반도체기판

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-193547 2019-10-24
JP2019193547 2019-10-24

Publications (1)

Publication Number Publication Date
WO2021079745A1 true WO2021079745A1 (ja) 2021-04-29

Family

ID=75619294

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/038088 WO2021079745A1 (ja) 2019-10-24 2020-10-08 半導体基板の製造方法及び半導体基板

Country Status (7)

Country Link
US (1) US20230154748A1 (ja)
EP (1) EP4050132A4 (ja)
JP (1) JP7224325B2 (ja)
KR (1) KR20220090506A (ja)
CN (1) CN114586132A (ja)
TW (1) TW202134488A (ja)
WO (1) WO2021079745A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023039743A (ja) * 2021-09-09 2023-03-22 信越半導体株式会社 窒化物半導体基板の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS525840B1 (ja) 1969-06-13 1977-02-16
JP2000315790A (ja) * 1999-04-30 2000-11-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2004010505A1 (ja) 2002-07-18 2004-01-29 Shin-Etsu Handotai Co.,Ltd. Ｓｏｉウェーハおよびその製造方法
JP2008504715A (ja) * 2004-06-28 2008-02-14 ニトロネックス コーポレイション 窒化ガリウム材料及び方法
JP5168990B2 (ja) 2007-04-11 2013-03-27 信越半導体株式会社 半導体基板の製造方法
JP2015228432A (ja) * 2014-06-02 2015-12-17 信越半導体株式会社 Ｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
JP2019129315A (ja) * 2018-01-26 2019-08-01 瀋陽硅基科技有限公司 半導体製品用絶縁層構造及びその作製方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6272118A (ja) * 1985-09-25 1987-04-02 Fujitsu Ltd 半導体装置の製造方法
JP4301592B2 (ja) * 1998-01-16 2009-07-22 三菱マテリアル株式会社 窒化物半導体層付き基板の製造方法
US7012016B2 (en) * 2003-11-18 2006-03-14 Shangjr Gwo Method for growing group-III nitride semiconductor heterostructure on silicon substrate
JP2011222842A (ja) 2010-04-13 2011-11-04 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法
ITRM20120305A1 (it) * 2012-06-28 2013-12-29 Consiglio Nazionale Ricerche Procedimento per realizzare strati monoatomici di silicio cristallino su substrato di nitruro di silicio in forma cristallina beta
JP2014072428A (ja) 2012-09-28 2014-04-21 Fujitsu Ltd 半導体結晶基板の製造方法、半導体装置の製造方法、半導体結晶基板及び半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS525840B1 (ja) 1969-06-13 1977-02-16
JP2000315790A (ja) * 1999-04-30 2000-11-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2004010505A1 (ja) 2002-07-18 2004-01-29 Shin-Etsu Handotai Co.,Ltd. Ｓｏｉウェーハおよびその製造方法
JP2008504715A (ja) * 2004-06-28 2008-02-14 ニトロネックス コーポレイション 窒化ガリウム材料及び方法
JP5168990B2 (ja) 2007-04-11 2013-03-27 信越半導体株式会社 半導体基板の製造方法
JP2015228432A (ja) * 2014-06-02 2015-12-17 信越半導体株式会社 Ｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
JP2019129315A (ja) * 2018-01-26 2019-08-01 瀋陽硅基科技有限公司 半導体製品用絶縁層構造及びその作製方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4050132A4

Also Published As

Publication number Publication date
EP4050132A1 (en) 2022-08-31
JP2021072441A (ja) 2021-05-06
KR20220090506A (ko) 2022-06-29
JP7224325B2 (ja) 2023-02-17
CN114586132A (zh) 2022-06-03
TW202134488A (zh) 2021-09-16
US20230154748A1 (en) 2023-05-18
EP4050132A4 (en) 2023-11-22

Similar Documents

Publication Publication Date Title
JP5508982B2 (ja) シャロートレンチアイソレーションプロセス
TWI391516B (zh) 低溫製造高應變ｐｅｃｖｄ氮化矽薄膜之方法
TWI293478B (en) Manufacturing method for semiconductor substrate and manufacturing method for semiconductor device
JP5065676B2 (ja) 基板上に歪層を製造する方法及び層構造
JPH06507274A (ja) 準安定第１５族合金の酸化物および窒化物および第１５族元素の窒化物およびそれらから形成された半導体装置
US10249737B2 (en) Silicon germanium-on-insulator formation by thermal mixing
US8906786B2 (en) Method for producing single crystal SiC substrate and single crystal SiC substrate produced by the same
JP5230116B2 (ja) 高配向性シリコン薄膜の形成方法、３次元半導体素子の製造方法及び３次元半導体素子
KR100611108B1 (ko) 박막 형성 방법
JP3875040B2 (ja) 半導体基板及びその製造方法ならびに半導体装置及びその製造方法
WO2021079745A1 (ja) 半導体基板の製造方法及び半導体基板
KR20120047537A (ko) 게이트 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
TWI457476B (zh) Method for manufacturing nitrogen compound semiconductor substrate and method for manufacturing nitrogen compound semiconductor substrate, single crystal SiC substrate and single crystal SiC substrate
JP5168990B2 (ja) 半導体基板の製造方法
JP2017041503A (ja) 半導体装置、および、その製造方法
TWI407488B (zh) 電子裝置及其製程
CN115692308A (zh) 一种半导体结构的制备方法及半导体结构
TW202248473A (zh) 複合基板及其製造方法
JPWO2021172531A5 (ja)
TW202040750A (zh) 形成rf絕緣體上覆矽元件之方法
JP2006253605A (ja) 半導体基板及び半導体装置並びにそれらの製造方法
JP2008130726A (ja) 半導体装置の製造方法
JP2011138956A (ja) シリコン半導体基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20879022

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020879022

Country of ref document: EP

Effective date: 20220524