JP2021027186A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2021027186A5 JP2021027186A5 JP2019144251A JP2019144251A JP2021027186A5 JP 2021027186 A5 JP2021027186 A5 JP 2021027186A5 JP 2019144251 A JP2019144251 A JP 2019144251A JP 2019144251 A JP2019144251 A JP 2019144251A JP 2021027186 A5 JP2021027186 A5 JP 2021027186A5
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- single crystal
- silicon
- silicon single
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 30
- 229910052710 silicon Inorganic materials 0.000 claims 30
- 239000010703 silicon Substances 0.000 claims 30
- TWXTWZIUMCFMSG-UHFFFAOYSA-N nitride(3-) Chemical compound [N-3] TWXTWZIUMCFMSG-UHFFFAOYSA-N 0.000 claims 9
- 239000004065 semiconductor Substances 0.000 claims 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 7
- 238000004519 manufacturing process Methods 0.000 claims 6
- 125000004429 atoms Chemical group 0.000 claims 4
- 229910052757 nitrogen Inorganic materials 0.000 claims 4
- 238000000034 method Methods 0.000 claims 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims 1
Claims (8)
- シリコン単結晶の接合基板上に窒化物半導体膜が形成された電子デバイス用基板であって、
前記接合基板は、少なくとも、シリコン単結晶からなるベースウェーハ上にシリコン単結晶からなるボンドウェーハを接合した基板であって、
前記ベースウェーハは、抵抗率が0.1Ωcm以下、結晶方位が<100>のCZシリコンからなり、
前記ボンドウェーハは、結晶方位が<111>、抵抗率が0.1Ωcm以下のCZシリコン基板であることを特徴とする電子デバイス用基板。 - シリコン単結晶の接合基板上に窒化物半導体膜が形成された電子デバイス用基板であって、
前記接合基板は、少なくとも、シリコン単結晶からなるベースウェーハ上にシリコン単結晶からなるボンドウェーハを接合した基板であって、
前記ベースウェーハは、抵抗率が0.1Ωcm以下、結晶方位が<100>のCZシリコンからなり、
前記ボンドウェーハは、結晶方位が<111>、抵抗率が1000Ωcm以上、窒素濃度が1×1014atoms/cm3以上であるCZシリコン基板であることを特徴とする電子デバイス用基板。 - シリコン単結晶の接合基板上に窒化物半導体膜が形成された電子デバイス用基板であって、
前記接合基板は、少なくとも、シリコン単結晶からなるベースウェーハ上にシリコン単結晶からなるボンドウェーハを接合した基板であって、
前記ベースウェーハは、抵抗率が0.1Ωcm以下、結晶方位が<100>のCZシリコンからなり、
前記ボンドウェーハは、結晶方位が<111>、抵抗率が1000Ωcm以上、窒素濃度8×1014atoms/cm3以上のFZシリコン基板であることを特徴とする電子デバイス用基板。 - 前記接合基板は、前記ベースウェーハと前記ボンドウェーハとがSiO2膜を介して接合されたものであることを特徴とする請求項1から請求項3のいずれか一項に記載の電子デバイス用基板。
- シリコン単結晶基板上に窒化物半導体膜を形成する電子デバイス用基板の製造方法であって、
シリコン単結晶からなるベースウェーハ上にシリコン単結晶からなるボンドウェーハを接合して接合基板とする工程と、
前記接合基板の前記ボンドウェーハ上に窒化物半導体をエピタキシャル成長させる工程とを含み、
前記ベースウェーハとして、抵抗率が0.1Ωcm以下、結晶方位が<100>のCZシリコンからなるものを用い、
前記ボンドウェーハとして、結晶方位が<111>、抵抗率が0.1Ωcm以下のCZシリコン基板を用いることを特徴とする電子デバイス用基板の製造方法。 - シリコン単結晶基板上に窒化物半導体膜を形成する電子デバイス用基板の製造方法であって、
シリコン単結晶からなるベースウェーハ上にシリコン単結晶からなるボンドウェーハを接合して接合基板とする工程と、
前記接合基板の前記ボンドウェーハ上に窒化物半導体をエピタキシャル成長させる工程とを含み、
前記ベースウェーハとして、抵抗率が0.1Ωcm以下、結晶方位が<100>のCZシリコンからなるものを用い、
前記ボンドウェーハとして、結晶方位が<111>、抵抗率が1000Ωcm以上、窒素濃度が1×1014atoms/cm3以上であるCZシリコン基板を用いることを特徴とする電子デバイス用基板の製造方法。 - シリコン単結晶基板上に窒化物半導体膜を形成する電子デバイス用基板の製造方法であって、
シリコン単結晶からなるベースウェーハ上にシリコン単結晶からなるボンドウェーハを接合して接合基板とする工程と、
前記接合基板の前記ボンドウェーハ上に窒化物半導体をエピタキシャル成長させる工程とを含み、
前記ベースウェーハとして、抵抗率が0.1Ωcm以下、結晶方位が<100>のCZシリコンからなるものを用い、
前記ボンドウェーハとして、結晶方位が<111>、抵抗率が1000Ωcm以上、窒素濃度8×1014atoms/cm3以上のFZシリコン基板を用いることを特徴とする電子デバイス用基板の製造方法。 - 前記接合基板とする工程において、前記ベースウェーハと前記ボンドウェーハとをSiO2膜を介して接合することを特徴とする請求項5から請求項7のいずれか一項に記載の電子デバイス用基板の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019144251A JP6863423B2 (ja) | 2019-08-06 | 2019-08-06 | 電子デバイス用基板およびその製造方法 |
CN202080055655.2A CN114207825A (zh) | 2019-08-06 | 2020-07-02 | 电子器件用基板及其制造方法 |
US17/628,390 US20220367188A1 (en) | 2019-08-06 | 2020-07-02 | Substrate for an electronic device and method for producing the same |
PCT/JP2020/025934 WO2021024654A1 (ja) | 2019-08-06 | 2020-07-02 | 電子デバイス用基板およびその製造方法 |
EP20849816.2A EP4012750A4 (en) | 2019-08-06 | 2020-07-02 | SUBSTRATE FOR ELECTRONIC DEVICE AND PRODUCTION METHOD THEREOF |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019144251A JP6863423B2 (ja) | 2019-08-06 | 2019-08-06 | 電子デバイス用基板およびその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2021027186A JP2021027186A (ja) | 2021-02-22 |
JP2021027186A5 true JP2021027186A5 (ja) | 2021-04-01 |
JP6863423B2 JP6863423B2 (ja) | 2021-04-21 |
Family
ID=74502945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019144251A Active JP6863423B2 (ja) | 2019-08-06 | 2019-08-06 | 電子デバイス用基板およびその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20220367188A1 (ja) |
EP (1) | EP4012750A4 (ja) |
JP (1) | JP6863423B2 (ja) |
CN (1) | CN114207825A (ja) |
WO (1) | WO2021024654A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7279552B2 (ja) * | 2019-07-11 | 2023-05-23 | 信越半導体株式会社 | 電子デバイス用基板およびその製造方法 |
WO2023100577A1 (ja) * | 2021-12-01 | 2023-06-08 | 信越半導体株式会社 | 電子デバイス用基板及びその製造方法 |
DE102022000424A1 (de) * | 2022-02-03 | 2023-08-03 | Azur Space Solar Power Gmbh | Herstellungsverfahren für eine Halbleiterscheibe mit Silizium und mit einer III-N-Schicht |
DE102022000425A1 (de) * | 2022-02-03 | 2023-08-03 | Azur Space Solar Power Gmbh | III-N-Silizium Halbleiterscheibe |
WO2023199616A1 (ja) * | 2022-04-13 | 2023-10-19 | 信越半導体株式会社 | 電子デバイス用基板及びその製造方法 |
WO2023228868A1 (ja) * | 2022-05-27 | 2023-11-30 | 信越半導体株式会社 | 電子デバイス用基板及びその製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0590117A (ja) * | 1991-09-27 | 1993-04-09 | Toshiba Corp | 単結晶薄膜半導体装置 |
JPH09246505A (ja) * | 1996-03-01 | 1997-09-19 | Hitachi Ltd | 半導体集積回路装置 |
US7999288B2 (en) * | 2007-11-26 | 2011-08-16 | International Rectifier Corporation | High voltage durability III-nitride semiconductor device |
US8946863B2 (en) * | 2009-08-04 | 2015-02-03 | Dowa Electronics Materials Co., Ltd. | Epitaxial substrate for electronic device comprising a high resistance single crystal substrate on a low resistance single crystal substrate, and method of manufacturing |
JP5636183B2 (ja) * | 2009-11-11 | 2014-12-03 | コバレントマテリアル株式会社 | 化合物半導体基板 |
JP2013239474A (ja) * | 2012-05-11 | 2013-11-28 | Sanken Electric Co Ltd | エピタキシャル基板、半導体装置及び半導体装置の製造方法 |
JP2014192226A (ja) | 2013-03-26 | 2014-10-06 | Sharp Corp | 電子デバイス用エピタキシャル基板 |
JP2014236093A (ja) * | 2013-05-31 | 2014-12-15 | サンケン電気株式会社 | シリコン系基板、半導体装置、及び、半導体装置の製造方法 |
CN103681992A (zh) * | 2014-01-07 | 2014-03-26 | 苏州晶湛半导体有限公司 | 半导体衬底、半导体器件及半导体衬底制造方法 |
JP2018041851A (ja) * | 2016-09-08 | 2018-03-15 | クアーズテック株式会社 | 窒化物半導体基板 |
JP7279552B2 (ja) * | 2019-07-11 | 2023-05-23 | 信越半導体株式会社 | 電子デバイス用基板およびその製造方法 |
-
2019
- 2019-08-06 JP JP2019144251A patent/JP6863423B2/ja active Active
-
2020
- 2020-07-02 WO PCT/JP2020/025934 patent/WO2021024654A1/ja unknown
- 2020-07-02 CN CN202080055655.2A patent/CN114207825A/zh active Pending
- 2020-07-02 EP EP20849816.2A patent/EP4012750A4/en active Pending
- 2020-07-02 US US17/628,390 patent/US20220367188A1/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2021027186A5 (ja) | ||
JP2009111373A5 (ja) | ||
JPH01135070A (ja) | 半導体基板の製造方法 | |
TW201001503A (en) | Wafer structures and wafer bonding methods | |
SG125932A1 (en) | Method of forming strained silicon on insulator substrate | |
JP2009545169A (ja) | 半導体バッファ構造体内の歪み層 | |
TW200746430A (en) | Method of manufacturing semiconductor device, and semiconductor device | |
JP2020505769A5 (ja) | ||
TWI275566B (en) | A diamond substrate and the process method of the same | |
JP2017529692A5 (ja) | ||
TW200947747A (en) | Manufacturing method of semiconductor device | |
TW201322449A (zh) | 複合基板之製造方法 | |
JP2007513517A5 (ja) | ||
TWI575655B (zh) | 具有低應力薄膜間隙之貫穿矽穿孔裝置及其形成方法 | |
JP2010103514A5 (ja) | ||
US20170154800A1 (en) | Wafer handler and methods of manufacture | |
JP2015214448A5 (ja) | ||
JP2006013510A5 (ja) | ||
JP2009117688A5 (ja) | ||
CN109585615B (zh) | 将氮化镓外延层从衬底上剥离的方法 | |
US20150102471A1 (en) | Semiconductor-on-insulator structure and method of fabricating the same | |
JP2018515904A5 (ja) | ||
WO2003009357A3 (en) | Epitaxial semiconductor on insulator (soi) structures and devices | |
JP2642645B2 (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
JP2011009614A5 (ja) |