JP2009545169A - 半導体バッファ構造体内の歪み層 - Google Patents

半導体バッファ構造体内の歪み層 Download PDF

Info

Publication number
JP2009545169A
JP2009545169A JP2009521879A JP2009521879A JP2009545169A JP 2009545169 A JP2009545169 A JP 2009545169A JP 2009521879 A JP2009521879 A JP 2009521879A JP 2009521879 A JP2009521879 A JP 2009521879A JP 2009545169 A JP2009545169 A JP 2009545169A
Authority
JP
Japan
Prior art keywords
buffer layer
relaxation buffer
layer
workpiece
germanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009521879A
Other languages
English (en)
Other versions
JP5604629B2 (ja
Inventor
ニレス ダブリュー． コーディ
クリストファー フィゲット
マーク ケンナード
Original Assignee
エーエスエム アメリカ インコーポレイテッド
エス．オー．アイ． テック シリコン オン インシュレータ テクノロジーズ エス．アー．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エーエスエム アメリカ インコーポレイテッド, エス．オー．アイ． テック シリコン オン インシュレータ テクノロジーズ エス．アー． filed Critical エーエスエム アメリカ インコーポレイテッド
Publication of JP2009545169A publication Critical patent/JP2009545169A/ja
Application granted granted Critical
Publication of JP5604629B2 publication Critical patent/JP5604629B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

基板１０と、前記基板上へ形成される傾斜部分を含む緩和バッファ層１４、１８と、前記緩和バッファ層１４、１８の傾斜部分内部の少なくとも１つの歪み遷移層１６とを含む半導体ワークピースと、その製造方法。少なくとも１つの歪み遷移層１６は、緩和バッファ層１４、１８と基板１０との間の熱膨張収縮係数の差分に起因するワークピースの反りの量を低減する。
【選択図】図２B

Description

本発明は、概して半導体製造分野に関し、より具体的には、半導体緩和バッファ構造体の製造に関する。
歪み半導体材料は、緩和半導体材料よりも向上した電気キャリア移動特性を有利にもたらし、よって、半導体回路が動作できる速度を上げる。半導体層は、少なくとも１つの次元において基底材料の格子構造と同じであるが層材料の固有の格子定数とは異なる格子構造を有するように制約される場合に、「歪んでいる」とされる。格子歪みは、堆積される膜内の原子が、通常、一致する格子構造を有する基底構造体上に材料が堆積される場合に占有される位置から外れることに起因して発生する。歪みの程度は、堆積される層の厚さ、及び、堆積される材料と基底構造体との間の格子不整合の度合いを含む幾つかの要因に関連する。
歪み半導体層は、シリコンゲルマニウム（ＳｉＧｅ）バッファ層上にシリコン（Ｓｉ）をエピタキシャル堆積することによって形成されることが可能である。シリコンゲルマニウム膜は、マイクロ電子機器製造の場合等の広範な半導体アプリケーションにおいて使用される。ＳｉＧｅはシリコンより大きい格子定数を有することから、シリコン上にエピタキシャルＳｉＧｅ堆積が発生すると（シリコンウェーハ上の堆積の間等）、エピタキシャル堆積されるＳｉＧｅはより小さい基底のシリコン格子に「歪まされる」。ＳｉＧｅ層上に歪みシリコン層が堆積されるものとすると、ＳｉＧｅバッファ層は、まず、その上に堆積されるシリコン層が歪まされるように「緩和」されるべきである。具体的には、歪みＳｉＧｅ層は基底のシリコン格子の大きさを有することから、歪みＳｉＧｅ層上に堆積されるシリコン層は歪まされない。これに対して、「緩和された」ＳｉＧｅ層上に堆積されるシリコン層は、より大きい基底のＳｉＧｅ格子へ適合するために歪まされる。このように、歪みシリコン層は、緩和ＳｉＧｅ層上にシリコンをエピタキシャル堆積することによって製造されることが可能である。シリコン上に緩和ＳｉＧｅ層を形成する手法が多く存在する。
ある手法では、ＳｉＧｅ層は「臨界厚さ」以上に堆積される。歪みＳｉＧｅ層の厚さが所定の臨界厚さを超えて増大するにつれて、歪みＳｉＧｅ層の結晶構造内に欠陥が現れ、これにより緩和が誘導される。緩和の発生後、ＳｉＧｅ層内に存在する歪みの度合いは、層の弾性エネルギーと転位核生成及び滑り(gliding)の起動エネルギーとの関数である、緩和の間に層内に発生される不整合転位の程度に関連する。臨界厚さは、成長速度、成長温度、ゲルマニウム濃度及びＳｉＧｅ層下の基底層内の欠陥の数を含む様々な要素に依存する。またＳｉＧｅは、堆積後のワークピースのアニーリングによって、例えば巨視的な膨脹に起因して緩和されることも可能である。
典型的には、ＳｉＧｅ緩和バッファ層は、基底のシリコン基板から緩和バッファ層の上面へとゲルマニウム濃度が増大（または「傾斜」）されて堆積される。例えば、ゲルマニウムの濃度は、約０％から、約２０％および４０％の間にまで増大することが可能である。ＳｉＧｅ層のゲルマニウム濃度を傾斜して基板からの距離と共に格子定数を徐々に増大することは緩和を促進し、かつ貫通転位の生成及び貫通転位のパイルアップ（「パイルアップ」）を最小限に抑えることができる。
特定の実施の形態では、半導体ワークピースは、基板と、該基板上に形成された傾斜部分を含む緩和バッファ層と、緩和バッファ層の傾斜部分内部の少なくとも１つの歪み遷移層とを備える。
特定の実施の形態では、半導体ワークピースは、基板と、該基板上に形成された緩和バッファ層と、緩和バッファ層内部の少なくとも１つの歪み遷移層とを備え、少なくとも１つの歪み遷移層は、緩和バッファ層の上面付近の貫通転位密度を約１０４／ｃｍ２未満まで下げるように構成される。
特定の実施の形態では、集積回路は、基板と、該基板上に形成された傾斜部分を含む緩和バッファ層と、緩和バッファ層の傾斜部分内部の少なくとも１つの歪み遷移層とを備える。
特定の実施の形態では、半導体ワークピースの製造方法は、基板を準備するステップと、該基板上に緩和バッファ層を堆積するステップと、緩和バッファ層の堆積の間に、緩和バッファ層の上面付近の貫通転位密度を約１０４／ｃｍ２未満に下げるように構成される少なくとも１つの歪み遷移層を堆積するステップを含む。
特定の実施の形態では、半導体ワークピースの製造方法は、基板を準備するステップと、シリコン前駆体及びゲルマニウム前駆体を流しながら緩和バッファ層の成長する第１の部分のゲルマニウム濃度を上げることにより基板上に緩和バッファ層の第１の部分を堆積するステップと、緩和バッファ層の第１の部分の堆積後、シリコン前駆体を流し続けながらゲルマニウム前駆体を流すことを停止するステップと、ゲルマニウム前駆体を流すことを停止した後、ゲルマニウム前駆体を流すことを再開しかつ緩和バッファ層の成長する第２の部分のゲルマニウム濃度を上げることにより緩和バッファ層の第２の部分を堆積するステップを含む。
以上、本発明及び、先行技術を凌いで達成される優位点を概説する目的で本発明の特定の目的及び優位点を記述した。当然ながら、このような目的または優位点の必ずしも全てが本発明の任意の具体的な実施の形態に従って達成されなくてもよいことは理解されるべきである。従って、例えば、当業者には、本明細書において教示または示唆されている通りの１つの優位点または優位点グループを達成または最適化して、必ずしも本明細書において教示または示唆される他の目的または優位点を達成しないような方法で本発明が具体化または実行されてもよいことが認識されるであろう。
これらの実施の形態は全て、本明細書に開示されている発明の範囲内にあることが意図される。添付の図面を参照している好適な実施の形態に関する以下の詳細な説明から、当業者には、これらの実施の形態または他の実施の形態が容易に明らかとなるであろう。但し、本発明は、開示されている任意の具体的な好適な実施の形態に限定されない。
以下、例示を目的とし本発明の限定を意図するものではない好適な実施の形態の図面を参照して、本明細書に開示している発明の上記の、及び他の特徴、態様及び優位点について説明する。
緩和バッファ層に起因するワークピースの反りを略示している図である。 緩和バッファ層に起因するワークピースの反りを略示している図である。 緩和バッファ層中のゲルマニウム濃度プロフィールの一例の実施の形態を略示している図。 緩和バッファ層中のゲルマニウム濃度プロフィールの一例の実施の形態を略示している図。 緩和バッファ層中のゲルマニウム濃度プロフィールの一例の実施の形態を略示している図。 緩和バッファ層中のゲルマニウム濃度プロフィールの一例の実施の形態を略示している図。 緩和バッファ層中のゲルマニウム濃度プロフィールの一例の実施の形態を略示している図。 緩和バッファ層中のゲルマニウム濃度プロフィールの一例の実施の形態を略示している図。 緩和バッファ層中のゲルマニウム濃度プロフィールの一例の実施の形態を略示している図。 緩和バッファ層の概略断面図である。 １つの歪み遷移層を有する緩和バッファ層の概略断面図である。 ４つの歪み遷移層を有する緩和バッファ層の概略断面図である。 歪み層の移動プロセスの概略的な実施の形態例を略示している図である。 歪み層の移動プロセスの概略的な実施の形態例を略示している図である。 歪み層の移動プロセスの概略的な実施の形態例を略示している図である。 歪み層の移動プロセスの概略的な実施の形態例を略示している図である。
以下、所定の好適な実施の形態及び例を開示するが、当業者には、本発明は具体的に開示される本発明の実施の形態及び／または使用法並びにそれらの自明な修正及び均等物を越えて及ぶことが理解されるであろう。従って、本明細書に開示される本発明の範囲は後述する具体的な実施の形態によって限定されるべきでないことが意図される。
基板上に高温で成長した緩和バッファ層は、少なくとも部分的に緩和バッファ層とバルク基板との熱膨張係数の差に起因して、冷却時にワークピースの反り、捻れを生じさせる可能性のある引張り歪みまたは圧縮歪み状態にワークピースを置くことができる。緩和バッファ層は、ワークピースが堆積温度（例えば、９００℃）から（例えば、室温まで）冷却されると、緩和バッファ層とバルク基板との互いの熱膨張係数による収縮量の相違に起因して反りを生じる可能性がある。ワークピースは、ワークピースが安定温度（即ち、その温度より低温であれば熱膨張係数の差に起因する応力によって実質的にさらなる反りは生じない温度）を下回れば反って捻れた状態に留まる。捻れは、基準平面に対するワークピース表面の最大及び最小ズレの尺度である。反りは、ワークピース表面がその中心点においてその縁部からどの程度（例えば、図１Ａが示すような）凹形または（例えば、図１Ｂが示すような）凸形に変形しているかを示す、厚さ変動とは独立した尺度である。図１Ａにおいて、基板１０と緩和バッファ層１２とを備えるワークピースは冷却後に圧縮歪みを印加され、上向きの反り（例えば、シリコンより大きい熱膨張係数を有する緩和ＳｉＧｅバッファ層に起因する）が生じている。図１Ｂでは、基板１０と緩和バッファ層１２とを備えるワークピースは冷却後に引張り歪みを印加され、下向きの反りが生じている。本明細書では、ワークピースの反りを詳述しているが、開示している実施の形態はワークピースの捻れにも同様に当てはめることができる。式１は、基板と基板上に成長される層との熱膨張係数の差に起因するワークピースの反りを、熱膨張係数がほぼ温度とは独立する温度領域に関して、例えば比較的一定した温度における一次近似として数学的に記述したものである。
Figure 2009545169
式１の記述にあるように、ワークピースの反り（ｂ）は、成長した層の厚さ（Ｈｆ）、基板直径（ｄ）の基板厚さ（Ｈｓ）に対する割合の二乗、基板と成長した層との熱膨張係数の差（Δα＝αｓ−αｆ）、及び、堆積温度と安定温度との差（ΔＴ）、それに反りの初期量（ｂ０）に比例する。
概して、バルク基板の物理パラメータは一定である。例えば、ベア基板は、基板上に異なる熱膨張係数を有する緩和層等のその反りの原因となるものが存在しないため、典型的にはゼロに近い（例えば、３００ｍｍシリコン基板で約−５μｍから約＋５μｍの）初期の反りを有する（即ち、ｂ０≒０）。１つまたは複数の堆積温度は、プロセスパラメータから分かる。安定温度は、それより低温では基板と成長した層との熱膨張係数の差に起因して著しい膨脹差または収縮差が生じない温度である。安定温度は典型的には室温（例えば、２５℃）であるが、約４００℃〜５００℃の範囲内であってもよい。
基板の直径（ｄ）は、典型的には約５０〜４５０ミリメートルであり、基板の熱膨張係数（αｓ）は実質的に興味のある温度範囲における温度には依存しない。基板のバルク厚さ（Ｈｓ）は、典型的には、直径が大きいワークピースのほど厚い。例えば、２００ｍｍの基板の厚さは概して約７２５ミクロン（μｍ）であり、３００ｍｍの基板の厚さは概して約７５０μｍである。基板の直径の増加または基板の厚さの低減は、二乗の比例関係に起因してワークピースの反りに測定可能な影響を与える。例えば、他の全ての変数（Ｈｆ、Δα、ΔＴ）を一定に維持してワークピースを直径２００ｍｍ及び厚さ７２５μｍから直径３００ｍｍ及び厚さ７５０μｍに変えると、反りを２１０％増大させることができる。
ウェーハの反り及び捻れは、後続のプロセスステップ（例えば、ワークピースを室温に冷却した後のステップ）においてワークピースの歩留まりを低減させうる幾つかの問題点を呈することがある。アラインメントを実行するプロセスツールは、ウェーハを間違った方向に方向づける場合があり、ウェーハ間及び各ウェーハ内部におけるプロセスの均一性を低下させる原因になる。例えば、フォトリソグラフィーツールは、位置外れの画像を形成する場合がある。また、反り及び捻れは、フォトリソグラフィーツールがワークピース上に正しくないパターンを形成し得る焦点外れの画像を生成する原因となる場合がある。真空ハンドリングを使用する幾つかのプロセスツールは、全ての真空ポイントにおいてウェーハと接触できない場合があり、結果的にハンドリング障害が生じる。また、反りは、ダイの研磨プロセスの間にダイシングの一様性を減じる応力を発生させる可能性もある。例えば後述する歪みシリコンオンインシュレータ（ＳＳＯＩ）プロセスである２つのワークピースの上面に関連するプロセスでは、反りがドナー側のワークピースと受入れ側のワークピースとの弱い結合をもたらす場合がある。従って、本明細書において後述する方法は、ワークピースが直径３００ｍｍの基板に結合可能であるように、反りを好適には約５０μｍ未満に、より好適には約２５μｍ未満に、さらにより好適には約５μｍ未満に低減させる。
反り及び捻れは、複数層の堆積に起因して不都合に増大する場合がある。例えば、基板上の緩和バッファ層上への歪み活性層の堆積は、緩和バッファ層と基板との間、及び歪み活性層と緩和バッファ層との間の熱膨張係数の差に起因して歪みを、よって、反り及び捻れを生じさせる場合がある。このような複数層によって生じる反りは、式２によって数学的に記述されることが可能である。
Figure 2009545169
反り（ｂｆｎ）は、基板直径（ｄ）の基板厚さ（Ｈｓ）に対する割合の二乗、成長した層の成長温度と安定温度との差（ΔＴ）、及び、バルク基板の熱膨張係数（αｓ）と成長したｎ層の各々の厚さ（Ｈｆｎ）の合計との積から成長したｎ層の厚さ（Ｈｆｎ）と成長したｎ層の熱膨張係数（αｆｎ）との積の合計を減算したもの、それに反りの初期量（ｂ０）をプラスしたものに等しい。式１と比較すると、熱膨張係数の差が層の相加効果を表すために層の厚さと組み合わせて表現されている。成長した単一の層に関しては、式２が式１に帰することは認識されるであろう。実施の形態によっては、成長した複数層が上述の反り及び捻れに起因する問題点を悪化させる場合がある。
ＳｉＧｅ緩和バッファ層の熱膨張係数（αｘ）は、室温に近い温度に関して式３及び式４により記述されるように、ゲルマニウム濃度ｘに伴って変わる。式３は、概して０％から８５％までのゲルマニウム濃度（即ち、０＜ｘ＜０．８５）について正確であり、式４は、概して８５％から１００％までのゲルマニウム濃度（即ち、０．８５＜ｘ＜１）について正確である。これらの式が他の温度範囲では異なる場合がある点は認識されるであろう。
Figure 2009545169
Figure 2009545169
式３及び式４の式１または式２への挿入は、より高いゲルマニウム濃度が熱膨張係数の差に起因するワークピースの反りをより大きくし得ることを示す。シリコン基板の場合、他の全ての変数が一定のままであると仮定すると、基板の熱膨張係数（αｓ）と堆積層の熱膨張係数（αｆ）との差はゲルマニウム濃度の増大につれて大きくなる。例えば、ゲルマニウム濃度が１０％であるとき、式１を適用すると熱膨張係数（α０．１０）は２．８６×１０−６／Ｋになり、ゲルマニウム濃度が４０％であるとき、式１を適用すると熱膨張係数（α０．４０）は３．６２×１０−６／Ｋになる。従って、成長した単一の緩和ＳｉＧｅ層の場合、その熱膨張係数（αｓ）と２．６×１０−６／Ｋであるシリコン基板との熱膨張係数の差（Δα）は１０％ゲルマニウムでは０．２６×１０−６／Ｋになるが、４０％ゲルマニウムでは１．０２×１０−６／Ｋになり、よって、ワークピースの反り（ｂ）の大きさはゲルマニウム濃度が１０％から４０％に増大すると約４００％増大される。 特定の実施の形態では、緩和バッファ層の特性を変えると、ワークピースにおける反りの大きさを変えることができる。例えば、他の変数を一定に保ちながら緩和バッファ層の厚さ（Ｈｆ）が増大すれば、ワークピースにおける反りの大きさは増大する。シリコン基板上に堆積されるＳｉＧｅ緩和バッファ層は、基板と緩和バッファ層との間の境界において、緩和バッファ層の結晶構造が基板の結晶構造に実質的に類似するに足る低さのゲルマニウム濃度を含んでもよい。ゲルマニウムの比率は、基板から緩和バッファ層の傾斜部分の上面へ至る緩和バッファ層の傾斜部分の厚さにわたって徐々に（例えば、図２Ａ及び２Ｂに示すように直線的に、図２Ｃに示すように段階的に、図２Ｄに示すように曲線的に、これらの組合せで、または他の任意の適切な増加で）増大してもよい。但し、ゲルマニウムの比率の増大は、緩和バッファ層の結晶構造がその厚さ全体にわたって歪まされないほど低いものである。図２Ｅから図２Ｇは、緩和バッファ層から歪み遷移層までのゲルマニウム濃度の変化が直線的（immediate）である必要はなく、（例えば、図２Ｅ及び図２Ｆにおける歪み遷移層２が示すように）テーパ状であっても、また、（例えば、図２Ｅから図２Ｇにおける歪み遷移層１及び図２Ｇにおける歪み遷移層２が示すように）曲線状などであってもよいことを示している。先に述べたように、緩和バッファ層は、図２Ａ〜図２Ｇにおいて各［Ｇｅ］Ｆで実質的に平らな濃度として描かれている非傾斜部分（例えば、約１〜３μｍの範囲）を含んでもよい。
図３は、基板１０と、ゲルマニウム濃度が０％〜４０％まで増大する緩和バッファ層１２とを備える一例のワークピースの概略部分断面図を示す。基板１０は、直径が２００ｍｍ、厚さが７２５μｍ、また、熱膨張係数が２．６×１０−６／Ｋのシリコンウェーハである。緩和バッファ層１２は、６．１４μｍの厚さ、９００℃（１１７３Ｋ）の成長温度及び５００℃（７７３Ｋ）の安定温度を有する。図３に示す実施の形態に式１を適用すると、反りは約７５μｍになる。
緩和バッファ層１２が７．５μｍの厚さを有していれば、式３の適用によって反りは約９２μｍになる。即ち、ワークピースの反りは、緩和バッファ層の厚さ（Ｈｆｎ）が増大すると増大する。基板境界から緩和バッファ層の上面まで徐々に増大するゲルマニウム濃度を有する緩和バッファ層を製造するために、緩和バッファ層は通常、複数の中間のゲルマニウム濃度の結果として生じる複数の中間の結晶構造における緩和を可能にするに足る厚さを有する。例えば、Ｓｉ０．６Ｇｅ０．４緩和バッファ層は、典型的にはＳｉ０．８Ｇｅ０．２緩和バッファ層より厚く、よって、最終的な所望される（例えば、上面の）ゲルマニウム濃度への穏やかな傾斜を可能にして緩和の間に垂直に伝搬する欠陥形成を最小限に抑える。実施の形態によっては、上面に２０％のゲルマニウムを含む緩和バッファ層は約３〜５μｍの範囲の厚さを有する。実施の形態によっては、上面に３０％のゲルマニウムを含む緩和バッファ層は約４〜６μｍの範囲の厚さを有する。実施の形態によっては、上面に４０％のゲルマニウムを含む緩和バッファ層は約５〜７μｍの範囲の厚さを有する。実施の形態によっては、上面に６０％のゲルマニウムを含む緩和バッファ層は約６〜８μｍの範囲の厚さを有する。実施の形態によっては、上面に８０％のゲルマニウムを含む緩和バッファ層は約７〜９μｍの範囲の厚さを有する。実施の形態によっては、上面に１００％のゲルマニウムを含む緩和バッファ層は約８〜１０μｍの範囲の厚さを有する。
実施の形態によっては、緩和バッファ層は、緩和バッファ層の傾斜部分の頂部上に堆積される実質的に一定のゲルマニウム濃度を有するシリコン及びゲルマニウムを備える非傾斜緩和バッファセグメントまたはセクションを備える。非傾斜緩和バッファセグメントは、該非傾斜セグメント層が実質的に緩和されるように、概して、緩和バッファ層の傾斜部分の上面におけるゲルマニウム濃度に一致するゲルマニウム濃度を有する。非傾斜バッファ層の厚さは、ミクロン級であってもよい。例えば、緩和バッファ層に関して先に提示した厚さは、約１〜３μｍの範囲（例えば、約２μｍ）の非傾斜バッファセグメントを含んでもよい。
より高いゲルマニウム濃度の使用は、結晶構造がシリコンの本来の結晶構造とはさらに異なることから、緩和バッファ層の頂部上に堆積される歪み活性層をさらに望ましく歪ませることができ、これにより、歪み活性層内に形成されるデバイスの速度を増大させることができる。このように、デバイス速度の増大は緩和バッファ層におけるより高いゲルマニウム濃度を望ましく使用する場合があるが、より高いゲルマニウム濃度は、より大きい熱膨張係数の差及びより大きい緩和ＳｉＧｅバッファ層の厚さの双方に起因するワークピースの反りという望ましくない結果をもたらす場合もある。また、緩和バッファ層は、後に詳述するように、緩和バッファ層が好適には分離するに足る厚さを有することから、歪み活性層を別のワークピースへ移動するプロセスではより厚くなる場合がある。好適には、緩和バッファ層の非傾斜部分は、分離するのに十分な厚さ（例えば、但し限定的でなく、少なくとも２μｍ）を有する。
基板１０が３００ｍｍの直径及び７５０μｍの厚さを有し、かつ緩和バッファ層１２が６．１４μｍの厚さを有していれば、式１の適用により、反りは約１５８μｍになる。即ち、その反りは、直径が２００ｍｍであるワークピースの反りの約２１０％と高くなる。半導体製造は歴史的にはますます増大する直径を有する基板を使用する傾向にあることから、ワークピースの反りに関連するこれらの問題点はますます重大となる可能性がある。例えば、基板直径が４５０ｍｍまで増大し、かつ基板厚さが８００μｍまで増大すると、結果的に生じるワークピースの反りは、図３の構造で約３１２μｍ（即ち、直径２００ｍｍの基板の反りの４１７％の高さ）になる。
特定の実施の形態では、緩和バッファ層の傾斜部分内における少なくとも１つの歪み遷移層の形成は、安定温度以下に冷却した時点の基板と緩和バッファ層との熱膨張係数の差に起因するワークピースの反りを低減する、またはこれに対抗することができる。本明細書において使用している「対抗する」という用語は、拮抗しかつ反対方向へ作用することを含む、但しこれらに限定されないその最も広義な意味を与えられるものとする。即ち、歪み遷移層は反りの大きさをゼロまで減らす必要はないが、好適には、反りの大きさを最終的にワークピースがさらなる処理に適するものになるに足る値まで低減させる。実施の形態によっては、歪み遷移層は、好適には、先に述べたようにＳＳＯＩプロセスを行えるほど十分に小さい値の反りとなるまで反りに対抗する。実施の形態によっては、歪み遷移層は、約２５％、５０％、７５％で、または如何なる大きさであれワークピースを後続処理に適するものにする大きさで反りに対抗する。歪み遷移層は、基板と同じ物質、緩和バッファ層の頂部上に堆積される歪み活性層と同じ物質、または別の物質を含んでもよい。例えば、シリコン基板上へＳｉＧｅ緩和バッファ層が堆積される実施の形態では、歪み遷移層は歪みシリコンまたは別の物質を含んでもよい。歪み遷移層の数、厚さ及び配置の構成は、緩和バッファ層の全体的な厚さ及び濃度及びワークピースの直径に基づいて決定されてもよい。
再度図２Ａを参照すると、ゲルマニウム濃度は、緩和バッファ層の傾斜部分の厚さにわたって［Ｇｅ］０から［Ｇｅ］Ｆまで漸増する。歪み遷移層１、２（例えば、歪みシリコン）は、本開示に従って、例えば図２Ｂから図２Ｄに略示されているように緩和バッファ層の傾斜部分内に形成されることが可能である。図２Ｂでは、ゲルマニウム濃度は［Ｇｅ］０から［Ｇｅ］Ｆまで、歪み遷移層１、２において［Ｇｅ］０までの低下を有しつつ直線的に増大する。図２Ｃでは、ゲルマニウム濃度は［Ｇｅ］０から［Ｇｅ］Ｆまで、歪み遷移層１、２において［Ｇｅ］０までの低下を有しつつ段階的に増大する。図２Ｄでは、ゲルマニウム濃度は［Ｇｅ］０から［Ｇｅ］Ｆまで、歪み遷移層１、２において［Ｇｅ］０までの低下を有しつつ曲線的に増大する。所定の好適な実施の形態では、［Ｇｅ］０はゼロである（即ち、緩和バッファ層と基板との間の境界に、または歪み遷移層１、２内にゲルマニウムは存在しない）が、［Ｇｅ］０が非ゼロである可能性もあり、かつ歪み遷移層１、２の何れか、または双方における濃度が緩和バッファ層の初期濃度［Ｇｅ］０とは異なる可能性もあることは認識されるであろう。
実施の形態によっては、歪み遷移層の底面における緩和バッファ層の傾斜部分のゲルマニウム濃度は、実質的に歪み遷移層の上面における緩和バッファ層の傾斜部分のゲルマニウム濃度と同じである。例えば、図２Ｂ及び図２Ｄにおいて、緩和バッファ層の傾斜部分における濃度［Ｇｅ］１は、歪み遷移層１の直上及び直下で同じであり、また、緩和バッファ層の傾斜部分における濃度［Ｇｅ］２は、歪み遷移層２の直上及び直下で同じである。実施の形態によっては、歪み遷移層の底面における緩和バッファ層の傾斜部分におけるゲルマニウム濃度は、歪み遷移層の上面における緩和バッファ層の傾斜部分におけるゲルマニウム濃度とは異なる。例えば、図２Ｃにおいて、歪み遷移層１より下の緩和バッファ層の傾斜部分における濃度［Ｇｅ］１ａは、歪み遷移層１より上の緩和バッファ層の傾斜部分における濃度［Ｇｅ］１ｂとは異なり、また、歪み遷移層２より下の緩和バッファ層の傾斜部分における濃度［Ｇｅ］２ａは、歪み遷移層２より上の緩和バッファ層の傾斜部分における濃度［Ｇｅ］２ｂとは異なる。図２Ｃにおける歪み遷移層１、２の直上及び直下のゲルマニウム濃度の差は、緩和バッファ層の傾斜部分が遷移層の両側で緩和され続けるほど小さいことは認識されるであろう。
緩和バッファ層及び歪み遷移層におけるゲルマニウム濃度は、歪み遷移層におけるゲルマニウム濃度がその歪み遷移層の上面及び底面上の緩和バッファ層の傾斜部分におけるゲルマニウム濃度より低いように（即ち、歪み遷移層が歪まされるように）任意の適切なプロフィールを有してもよい。例えば、図２Ｂ〜図２Ｄにおける歪み遷移層１、２の一方または双方におけるゲルマニウム濃度は、［Ｇｅ］０より上または下であってもよい。
特定の実施の形態では、歪み層の数は、上面において約１％〜１００％の範囲のゲルマニウム濃度を有する緩和バッファ層で約１〜１１の間である。従って、シリコン対ゲルマニウム比は、約９９：１〜０：１００の間である。特定の実施の形態では、歪み層の数は、上面において約１５％〜２５％間のゲルマニウム濃度を有する緩和バッファ層で約１または２である。従って、シリコン対ゲルマニウム比は、約８５：１５〜７５：２５の間である。特定の実施の形態では、歪み遷移層の数は、緩和バッファ層の上面において約２５％〜３５％間のゲルマニウム濃度を有する緩和バッファ層で約２または３である。従って、シリコン対ゲルマニウム比は、約７５：２５〜６５：３５の間である。特定の実施の形態では、歪み遷移層の数は、緩和バッファ層の上面において約３５％〜４５％間のゲルマニウム濃度を有する緩和バッファ層で約３〜５の間である。従って、シリコン対ゲルマニウム比は、約６５：３５〜５５：４５の間である。特定の実施の形態では、歪み遷移層の数は、緩和バッファ層の上面において約４５％〜５５％間のゲルマニウム濃度を有する緩和バッファ層で約４〜６の間である。従って、シリコン対ゲルマニウム比は、約５５：４５〜４５：５５の間である。特定の実施の形態では、歪み遷移層の数は、緩和バッファ層の上面において約５５％〜６５％間のゲルマニウム濃度を有する緩和バッファ層で約５〜７の間である。従って、シリコン対ゲルマニウム比は、約４５：５５〜３５：６５の間である。特定の実施の形態では、歪み遷移層の数は、緩和バッファ層の上面において約６５％〜７５％間のゲルマニウム濃度を有する緩和バッファ層で約６〜８の間である。従って、シリコン対ゲルマニウム比は、約３５：６５〜２５：７５の間である。特定の実施の形態では、歪み遷移層の数は、緩和バッファ層の上面において約７５％〜８５％間のゲルマニウム濃度を有する緩和バッファ層で約７〜９の間である。従って、シリコン対ゲルマニウム比は、約２５：７５〜１５：８５の間である。特定の実施の形態では、歪み遷移層の数は、緩和バッファ層の上面において約８５％〜９５％間のゲルマニウム濃度を有する緩和バッファ層で約９〜１１の間である。従って、シリコン対ゲルマニウム比は、約１５：８５〜５：９５の間である。緩和バッファ層が他の元素を含んでいれば、シリコン対ゲルマニウム比が異なる場合があることは認識されるであろう。
歪み遷移層の数は、より大きい直径を有する基板においてより多く存在してもよい。例えば、上述の数は、２００ｍｍの直径を有するワークピースの場合に適切であってもよいが、３００ｍｍの直径を有するワークピースでは１つの歪み遷移層が追加して形成されてもよく、また、４５０ｍｍの直径を有するワークピースでは２つの歪み遷移層が追加して形成されてもよい。さらに、歪み遷移層の数は、緩和バッファ層の厚さ及び／または堆積温度に基づいて選択されることも可能である。
歪み遷移層の厚さは、概して緩和バッファ層の厚さに比べて薄い。堆積に伴って、バッファ層は緩和されるが、これは、異なるゲルマニウム濃度に起因する内部格子応力の変化が漸次的であってバッファ層が堆積の間に複数の濃度変化の各々において緩和できるためである。しかしながら、遷移層は、急激な変化（例えば、［Ｇｅ］０へ戻る変化）に起因する内部格子応力の差が遷移層の緩和を許容しないことから歪まされる。即ち、遷移層はそれが形成される基底の層の結晶格子を取り入れる。また、歪み遷移層の頂部上に形成されるバッファ層も、それが形成される基底の層の結晶格子を取り入れ、よってこのバッファ層も、歪み遷移層の結晶格子がその下の緩和バッファ層（例えば、［Ｇｅ］１）に一致することから緩和される。
ＳｉＧｅ緩和バッファ層における所定のゲルマニウム濃度の場合、歪みシリコン遷移層の臨界厚さは、ＳｉＧｅ緩和バッファ層の堆積温度の上昇と共に低減する。ＳｉＧｅ緩和バッファ層の所定の堆積温度の場合、歪みシリコン遷移層の臨界厚さは、ＳｉＧｅ緩和バッファ層におけるゲルマニウム濃度の増加と共に低減する。歪み遷移層の厚さが臨界厚さより大きいものであれば、歪み遷移層と緩和バッファ層との間の上部及び／または底部境界において欠陥が生じる場合があり、これにより緩和が誘導される。従って、高温（例えば、９００℃）で高いゲルマニウム濃度を有して成長したＳｉＧｅ緩和バッファ層における歪み遷移層の臨界厚さは小さい。実施の形態によっては、歪みシリコン遷移層の臨界厚さは１００Å（０．０１μｍ、１０ｎｍ）未満、８０Å（０．００８μｍ、８ｎｍ）未満、５０Å（０．００５μｍ、５ｎｍ）未満、または２０Å（０．００２μｍ、２ｎｍ）未満である。実施の形態によっては、歪み遷移層の好適な厚さは、約１０Å（０．００１μｍ、１ｎｍ）〜１００Å（０．０１μｍ、１０ｎｍ）の間、約４０Å（０．００４μｍ、４ｎｍ）〜９０Å（０．００９μｍ、９ｎｍ）の間、または約６０Å（０．００６μｍ、６ｎｍ）〜８０Å（０．００８μｍ、８ｎｍ）の間である。
歪み遷移層の配置も、緩和バッファ層の傾斜部分の厚さ及び濃度に依存する。特定の実施の形態では、歪み遷移層は、緩和バッファ層の傾斜部分の厚さにわたってほぼ均等に離隔されて配置される。実施の形態によっては、歪み遷移層は、緩和バッファ層の傾斜部分におけるゲルマニウム濃度に比例して変わる。特定の実施の形態では、歪み遷移層は、緩和バッファ層の傾斜部分内に可変間隔で形成される。例えば、緩和バッファ層の傾斜部分が６．１４μｍの厚さであれば、基板から約３．０７μｍに単一の歪み遷移層が配置されてもよい。別の例の場合、緩和バッファ層の傾斜部分が６．１４μｍの厚さであれば、４つの歪み遷移層がそれぞれ基板から約１．０μｍ、２．１μｍ、３．１μｍ及び３．７μｍに配置されてもよい。
先に述べたように、ＳｉＧｅ緩和バッファ層内に堆積される歪み遷移層の臨界厚さは、部分的にゲルマニウム濃度に依存する。プロセスパラメータは、歪み遷移層の制御可能な厚さを限定し得るため、より低いゲルマニウム濃度での歪み遷移層の形成が結果的にプロセス制御を増大させることができる。所定の好適な実施の形態では、歪み遷移層は緩和バッファ層の傾斜部分の頂部に近接して配置されない。
図４は、緩和バッファ層及び歪み遷移層が約９００℃（１１７３Ｋ）で堆積される、本発明によるワークピースの一実施の形態を示す。本ワークピースは、基板１０と、ゲルマニウム濃度が基板１０に隣接するところの０％から緩和バッファ層の第１の部分１４の上面における２０％まで線形的に増加するＳｉＧｅ緩和バッファ層の第１の部分１４と、歪みシリコン遷移層１６と、ゲルマニウム濃度が歪み遷移層１６に隣接するところの２０％から緩和バッファ層の第２の部分１８の上面における４０％まで線形的に増加するＳｉＧｅ緩和バッファ層の第２の部分１８とを備える。ＳｉＧｅ緩和バッファ層の第１の部分１４は、基板１０から歪み遷移層１６まで３．０７μｍの厚さを有する。歪み遷移層１６は、４０Å（０．００４μｍ、４ｎｍ）の厚さを有する。ＳｉＧｅ緩和バッファ層の第２の部分１８は、歪み遷移層１６からＳｉＧｅ緩和バッファ層の上面まで３．０７μｍの厚さを有する。ＳｉＧｅ緩和バッファ層内への歪みシリコン遷移層の包含は、ワークピースの反りの大きさを約５５μｍに減らす。他の構成は、ワークピースの反りの大きさを約２０μｍ以下に減らすことができる。先に述べたように、傾斜の方法は線形的以外であることも可能である。
図５は、緩和バッファ層及び歪み遷移層が約９００℃（１１７３Ｋ）で堆積される、本発明によるワークピースの別の実施の形態を示す。本ワークピースは、基板１０と、ゲルマニウム濃度が基板１０に隣接するところの０％から緩和バッファ層の第１の部分２０の上面における６．５％まで線形的に増加するＳｉＧｅ緩和バッファ層の第１の部分２０と、第１の歪み遷移層２２と、ゲルマニウム濃度が第１の歪み遷移層２２に隣接するところの６．５％から緩和バッファ層の第２の部分２４の上面における１３．７％まで線形的に増加するＳｉＧｅ緩和バッファ層の第２の部分２４と、第２の歪み遷移層２６と、ゲルマニウム濃度が第２の歪み遷移層２６に隣接するところの１３．７％から緩和バッファ層の第３の部分２８の上面における２０．２％まで線形的に増加するＳｉＧｅ緩和バッファ層の第３の部分２８と、第３の歪み遷移層３０と、ゲルマニウム濃度が第３の歪み遷移層３０に隣接するところの２０．２％から緩和バッファ層の第４の部分３２の上面における２４．１％まで線形的に増加するＳｉＧｅ緩和バッファ層の第４の部分３２と、第４の歪み遷移層３４と、ゲルマニウム濃度が第４の歪み遷移層３４に隣接するところの２４．１％から緩和バッファ層の第５の部分３６の上面における４０％まで線形的に増加するＳｉＧｅ緩和バッファ層の第５の部分３６と、を備える。ＳｉＧｅ緩和バッファ層の第１の部分２０は、基板１０から第１の歪み遷移層２２まで１．０μｍの厚さを有する。第１の歪み遷移層２２は、６５Å（０．００６５μｍ、６．５ｎｍ）の厚さを有する。ＳｉＧｅ緩和バッファ層の第２の部分２４は、第１の歪み遷移層２２から第２の歪み遷移層２６まで１．０７μｍの厚さを有する。第２の歪み遷移層２６は、７８Å（０．００７８μｍ、７．８ｎｍ）の厚さを有する。ＳｉＧｅ緩和バッファ層の第３の部分２８は、第２の歪み遷移層２６から第３の歪み遷移層３０まで１．０２μｍの厚さを有する。第３の歪み遷移層３０は、７３Å（０．００７３μｍ、７．３ｎｍ）の厚さを有する。ＳｉＧｅ緩和バッファ層の第４の部分３２は、第３の歪み遷移層３０から第４の歪み遷移層３４まで０．６３μｍの厚さを有する。第４の歪み遷移層３４は、６９Å（０．００６９μｍ、６．９ｎｍ）の厚さを有する。ＳｉＧｅ緩和バッファ層の第５の部分３６は、第４の歪み遷移層３４からＳｉＧｅ緩和バッファ層の上面まで２．４２μｍの厚さを有する。ＳｉＧｅ緩和バッファ層内への４つの歪みシリコン遷移層の堆積は、ワークピースの反りの大きさを約２０μｍに減らす。また、他の構成は、ワークピースの反りの大きさを約１０μｍに減らすことができる。
ある好適な実施の形態では、緩和バッファ層は、例えばアリゾナ州フェニックス所在のＡＳＭ Ａｍｅｒｉｃａ社から市販されているＥｐｓｉｌｏｎ（登録商標）３０００（３００ｍｍワークピース用）のようなシングルウェーハエピタキシャル堆積反応器内で成長する。より好適には、歪み遷移層を含む緩和バッファ層がエピタキシャル堆積反応器内で成長する。緩和バッファ層がＳｉＧｅを含む特定の実施の形態では、ゲルマニウム濃度は堆積パラメータを調整することによって緩和バッファ層の各部分（または「セグメント」）内で線形的に高められてもよい。例えば、堆積の温度が調整されてもよく、かつ／または、より好適にはシリコン前駆体を含む反応物質の流れが低減されても、また、ゲルマニウム前駆体を含む反応物質の流れが増大されてもよい。シリコン前駆体を含む反応物質の例には、シラン、ジシラン、トリシラン、クロロシラン及びジクロロシランが含まれるが、この限りではない。ゲルマニウム前駆体を含む反応物質の例には、ゲルマン、ジゲルマン、クロロゲルマン及びジクロロゲルマンが含まれるが、この限りではない。堆積が高温で行われ、よって先に述べたように、より高い反りが誘導される実施の形態では、塩素を含む前駆体が好適である。
緩和バッファ層がＳｉＧｅを含みかつ歪み遷移層が歪みシリコンを含む特定の実施の形態では、歪みシリコン遷移層は、エピタキシャル堆積反応器内で、ゲルマニウム前駆体を含む反応物質を流すことを停止することにより、例えば、ゲルマニウム前駆体を含む反応物質を分路して排出すること、またはゲルマニウム前駆体を含む反応物質の流れを止めることにより、インサイチュで形成されることが可能である。特定の実施の形態では、ゲルマニウム前駆体を含む反応物質を流すことを「停止」しても、例えばゲルマニウム前駆体を含む反応物質の流れが比較的弱い、またはゲルマニウム前駆体を含む反応物質のある程度の量が反応物質ライン内に留まっていることに起因して、シリコンゲルマニウムの堆積は依然として可能である。特定の実施の形態では、歪み遷移層の堆積持続時間は好適には約０．１から１０秒までの間であり、より好適には約０．５から５秒までの間である。実施の形態によっては、歪み遷移層の堆積持続時間は、堆積チャンバ内でワークピースを保持する回転可能なサセプタの少なくとも１回転分（例えば、整数の回転数）である。特定の実施の形態では、例えば歪み遷移層の堆積の前後で同じ堆積パラメータを使用することにより、緩和バッファ層の傾斜部分におけるゲルマニウム濃度が、歪み遷移層の底部の近くでは、歪み遷移層の頂部の近くの緩和バッファ層の傾斜部分におけるゲルマニウム濃度と実質的に同じになる。既存の半導体処理機器を使用する歪み遷移層の堆積は、望ましいことに低い集積化コストを示し、歪み遷移層のインサイチュでの堆積は実質的に反応器のスループットに影響せず、またはワークピースのコストを増大しない。
緩和バッファ層の表面上には、歪み活性層が堆積されてもよい。図６Ａは、基板１０と、共に基板１０からの距離に伴ってゲルマニウム濃度が高まるＳｉＧｅ緩和バッファ層部分１４、１８と、歪みシリコン遷移層１６と、歪み活性層４２とを備える一例のワークピースの部分的な概略断面図を示す。ＳｉＧｅ緩和バッファ層部分１４、１８及び歪み遷移層１６は合わせて、バッファ層構造体３９を形成する。特定の実施の形態では、歪み活性層４２は、ドナー側のワークピースから受入れ側のワークピース（または「ハンドルウェーハ」）４４へ移動される。歪み活性層４２が堆積された後、ドナー側のワークピースには、例えば水素（例えば、Ｈ＋、Ｈ２ ＋）を特定の深さまで埋め込むことによって脆弱な領域が生成されることができる。図６Ａは、緩和バッファ層１８内の脆弱領域４０を示す。しかしながら、脆弱領域はドナー側ワークピース内のどこにあってもよく、例えば限定的でなく緩和バッファ層１４、歪み遷移層１６及び基板１０内にあってもよい。実施の形態によっては、結合に先立って歪み活性層４２上へさらなる層（例えば、ＳｉＯ２、テトラエチルオルソシリケート（ＴＥＯＳ）、窒化珪素（例えば、Ｓｉ３Ｎ４）、酸窒化珪素（ＳｉＯｘＮｙ）を含む絶縁層）（図示せず）が堆積される。歪み活性層４２の堆積後、ドナー側ワークピースは、（例えば、図６Ｂに示すような）複合構造体を形成すべく受入れ側ワークピース４４に関連づけられる（または「結合される」）ことが可能である。脆弱領域４０は、複合構造体の分割を容易にするために構成される。複合構造体は、緩和バッファ層１８内の脆弱領域４０において分割されることが可能であり、その結果、（例えば、図６Ｃに示すように）緩和バッファ層１８の一部を備えるドナー側ワークピースと、歪み活性層４２を有する受入れ側基板４４とが形成される。受入れ側基板４４が受入れ側基板４４上に緩和バッファ層１８の幾分かを有していれば、研磨、エッチバックまたは他の適切なプロセスを使用して（例えば、図６Ｄに示すように）歪み活性層４２のみを残してもよい。脆弱領域４０は緩和バッファ層１８内に存在することが好適である。それは、（例えば、第２の脆弱領域の生成後に）残りの緩和バッファ層１８上へ第２の歪み活性層を堆積する実施の形態ではドナー側ワークピースを再使用できるためである。絶縁層を含む実施の形態によっては、絶縁体はＳＳＯＩデバイスの絶縁部分となるように残存する。絶縁層を含む他の実施の形態によっては、絶縁体は、脆弱領域４０の形成中にワークピースの表面を保護し、そして、接着の前に除去される。脆弱領域を生成し、ドナー側ワークピースを受入れ側基板へ結合し、かつ複合構造体を分割するためのＳＳＯＩプロセスは、参照によりその全体が本明細書に取り入れられる２００５年１０月１１日に発行された「歪み半導体物質層の移動プロセス」と題する米国特許第６，９５３，７３６号に詳述されている。
特定の実施の形態では、反り及び捻れは、歪み活性層を備えるドナー側ワークピースと受入れ側基板とを関連づけようとする際に問題を呈する。受入れ側基板における反りの量が約０μｍであると仮定すると、直径３００ｍｍの基板の場合、ドナー側ワークピースにおける反りの量は好適には５０μｍ未満であり、より好適には２５μｍ未満、さらにより好適には５μｍ未満である。一例として、（図３に示すように）上面にＳｉ０．６Ｇｅ０．４を含む６．１４μｍの緩和バッファ層を備えるドナー側ワークピースは約７５μｍの反りを有しうるが、よって、受入れ側基板との結合には不適である。本明細書に記述している実施の形態に従った、少なくとも１つの歪み遷移層の形成は、反りの大きさを有利に低減させることができ、よって、ドナー側ワークピースを受入れ側基板との結合に適するものにする。
さらに、埋込みは、概してワークピース内にワークピース表面から一定の距離まで貫通する。少なくとも１つの歪み遷移層の形成は、ワークピース内にその表面から一定の距離まで貫通する脆弱部位を生成しかつワークピースに反り及び捻れを与えない実質的により平坦である埋込みの深度の均一性に有利に影響することができる。よって歪み活性層１６は、脆弱領域４０周辺に埋込み種（例えば、水素）を集中させる手助けをすることが可能となり、これにより、分割後のより小さい表面粗さを導くことができる。より小さい表面粗さは、受入れ側基板４４から残留ＳｉＧｅを除去するように設計される後続エッチング（例えば、選択的エッチング）の効果を高めることができる。特定の実施の形態では、歪み遷移層１６の位置及び埋込みエネルギーは、埋め込まれる種（例えば、水素）が歪み遷移層１６の位置の周囲に集中するように選択される。
特定の実施の形態では、少なくとも１つの歪み遷移層は、例えば、限定的でなく、本明細書に記述している特定の実施の形態に従って処理されるワークピースから切断された後に集積回路内に存在する。一例として、特定の実施の形態では、集積回路は、基板と、該基板上に形成された傾斜部分を含む緩和バッファ層と、緩和バッファ層の傾斜部分内部の少なくとも１つの歪み遷移層とを備える。実施の形態によっては、例えば歪み遷移層がＳＳＯＩによって移動される場合、緩和バッファ層及び／または歪み遷移層の一部は、ワークピースのその後の処理の前に（例えば、エッチバック、研磨などによって）除去されてもよい。
従来の緩和バッファ層における欠陥は、緩和バッファ層における約１０４／ｃｍ２から１０５／ｃｍ２までの間の貫通転位密度（ＴＤＤ）に繋がる可能性がある。特定の実施の形態では、本明細書に記述している少なくとも１つの歪み遷移層は、緩和バッファ層の上面近くのＴＤＤを１０４／ｃｍ２未満に減らす手助けをする。実施の形態によっては、少なくとも１つの歪み遷移層は、緩和バッファ層の上面近くのＴＤＤを１桁減らす（例えば、約４×１０３／ｃｍ２未満に減らす）手助けをする。例えば、３００ｍｍのウェーハ上でＳｉ０．８Ｇｅ０．２を含む緩和バッファ層内に３つの歪み遷移層を堆積すると、緩和バッファ層内に結果的に生じるＴＤＤはほぼ１０４／ｃｍ２を下回ることが可能である。別の例では、２００ｍｍのウェーハ上でＳｉ０．８Ｇｅ０．２を含む緩和バッファ層内に２つの歪み遷移層を堆積すると、緩和バッファ層内に結果的に生じるＴＤＤはほぼ１０４／ｃｍ２を下回ることができる。ＴＤＤが低い緩和バッファ層を覆って堆積される歪み活性層は、歪み活性層がほぼその臨界厚さより少ない場合、実質的に同様の欠陥レベルを有するになる点は認識されるであろう。例えば、Ｓｉ０．８Ｇｅ０．２を含む緩和バッファ層上へ歪み活性層を堆積しかつ３００ｍｍのウェーハ上へ３つの歪み遷移層を堆積すると、結果的に歪み活性層におけるＴＤＤはほぼ１０４／ｃｍ２を下回ることが可能である。別の例では、Ｓｉ０．８Ｇｅ０．２を含む緩和バッファ層上へ歪み活性層を堆積しかつ２００ｍｍのウェーハ上へ２つの歪み遷移層を堆積すると、結果的に歪み活性層におけるＴＤＤはほぼ１０４／ｃｍ２を下回ることが可能である。従って、歪み遷移層の挿入は、ひどい悪影響をもたらすほど反り及び／または捻れのないワークピース（例えば、低ゲルマニウム濃度のワークピース）における欠陥を減少させる上でも有益である。
以上、本発明を所定の好適な実施の形態及び実施例の文脈において開示したが、当業者には、本発明が具体的に開示されている実施の形態を越えて本発明の他の代替実施の形態及び／または使用法並びにその自明な修正及び均等物まで及ぶことは理解されるであろう。さらに、本発明の幾つかの変形例を詳細に示しかつ記述したが、当業者には、この開示内容を基礎として、本発明の範囲内にある他の修正が容易に明らかとなるであろう。また、これらの実施の形態の具体的な特徴及び態様の様々な組合せまたはサブ組合せを行ってもよく、これらがやはり本発明の範囲に含まれることも意図される。開示されている実施の形態の様々な特徴及び態様は、開示されている発明の様々なモードを形成するために互いに組み合わされ得る、または置換され得ることは理解されるべきである。従って、本明細書に開示されている本発明の範囲はこれまでに記述、開示された具体的な実施の形態によって限定されるべきではなく、添付のクレームを公正に読み取ることのみによって決定されるべきであることが意図される。

Claims (70)

  1. 基板と、
    前記基板上に形成された、傾斜部分を含む緩和バッファ層と、
    前記緩和バッファ層の前記傾斜部分内部の少なくとも１つの歪み遷移層とを備える、半導体ワークピース。
  2. 少なくとも１つの前記歪み遷移層が、
    前記緩和バッファ層の熱膨張収縮係数と前記基板の熱膨張収縮係数との差分に起因する前記ワークピースの反りの大きさを低減する、請求項１記載のワークピース。
  3. 少なくとも１つの前記歪み遷移層が、
    前記緩和バッファ層の熱膨張収縮係数と前記基板の熱膨張収縮係数との差分に起因するワークピース内の応力の一部に対抗する傾向がある、請求項１記載のワークピース。
  4. 前記緩和バッファ層が、２〜１０μｍ間の厚さを有する、請求項１記載のワークピース。
  5. 前記歪み遷移層が、１〜１０ｎｍ間の厚さを有する、請求項１記載のワークピース。
  6. 前記歪み遷移層が、６〜８ｎｍ間の厚さを有する、請求項１記載のワークピース。
  7. 前記歪み遷移層が、歪みシリコンを含む、請求項１記載のワークピース。
  8. 前記歪み遷移層が、歪みシリコンゲルマニウムを含む、請求項１記載のワークピース。
  9. 前記緩和バッファ層が、シリコン及びゲルマニウムを含む、請求項１記載のワークピース。
  10. 前記緩和バッファ層内の最高ゲルマニウム濃度が、１５％〜２５％間である、請求項９記載のワークピース。
  11. 前記緩和バッファ層の前記傾斜部分内部に１つまたは２つの前記歪み遷移層を備える、請求項１０記載のワークピース。
  12. 前記緩和バッファ層の前記傾斜部分が、
    前記基板上に形成された、前記緩和バッファ層の第１の部分と、
    前記緩和バッファ層の前記第１の部分の前記基板から遠位の表面上に形成された第１の歪み遷移層と、
    前記第１の歪み遷移層上に形成された、前記緩和バッファ層の第２の部分と、を備え、
    前記緩和バッファ層の前記第１の部分内部のゲルマニウム濃度が、前記基板から遠位の表面において前記基板に隣接する表面における濃度より高く、
    前記緩和バッファ層の前記第２の部分内部のゲルマニウム濃度が、前記第１の歪み遷移層から遠位の表面において前記第１の歪み遷移層に隣接する表面における濃度より高い、請求項１０記載のワークピース。
  13. 前記緩和バッファ層の前記傾斜部分が、さらに、
    前記緩和バッファ層の前記第２の部分の、前記第１の歪み遷移層から遠位の表面上に形成される第２の歪み遷移層と、
    前記第２の歪み遷移層上に形成される前記緩和バッファ層の第３の部分と、を備え、
    前記緩和バッファ層の前記第３の部分内部のゲルマニウム濃度が、前記第２の歪み遷移層から遠位の表面において前記第２の歪み遷移層に隣接する表面における濃度より高い、請求項１２記載のワークピース。
  14. 前記緩和バッファ層内の最高ゲルマニウム濃度が、２５％〜３５％間である、請求項９記載のワークピース。
  15. 前記緩和バッファ層の前記傾斜部分内部に２つまたは３つの歪み遷移層を備える、請求項１４記載のワークピース。
  16. 前記緩和バッファ層内の最高ゲルマニウム濃度が、３５％〜４５％間である、請求項９記載のワークピース。
  17. 前記緩和バッファ層の前記傾斜部分内部に３つ〜５つの歪み遷移層を備える、請求項１６記載のワークピース。
  18. 前記緩和バッファ層の前記傾斜部分内の少なくとも１つの前記歪み遷移層の前記基板に近位の表面におけるゲルマニウム濃度が、前記歪み遷移層の前記基板から遠位の表面におけるゲルマニウム濃度と同じである、請求項９記載のワークピース。
  19. 少なくとも１つの前記歪み遷移層が、前記緩和バッファ層の上面付近の貫通転位密度を１０４／ｃｍ２未満に下げるように構成される、請求項１記載のワークピース。
  20. 少なくとも１つの前記歪み遷移層が、前記緩和バッファ層の上面付近の貫通転位密度を４×１０３／ｃｍ２未満に下げるように構成される、請求項１記載のワークピース。
  21. 前記緩和バッファ層上に形成された歪み活性層をさらに備える、請求項１記載のワークピース。
  22. 前記歪み活性層が、シリコンを含む、請求項２１記載のワークピース。
  23. 前記歪み活性層の上面付近の貫通転位密度が、１０４／ｃｍ２未満である、請求項２１記載のワークピース。
  24. 前記歪み活性層の上面付近の貫通転位密度が、４×１０３／ｃｍ２未満である、請求項２１記載のワークピース。
  25. 前記緩和バッファ層が、脆弱領域を備え
    前記脆弱領域が、前記ワークピースの分割を容易にするように構成される、請求項１記載のワークピース。
  26. 前記脆弱領域が、水素でドープされる、請求項２５記載のワークピース。
  27. 基板と、
    前記基板上に形成された、傾斜部分を含む緩和バッファ層と、
    前記緩和バッファ層の前記傾斜部分内部の少なくとも１つの歪み遷移層とを備える集積回路。
  28. 基板と、
    前記基板上に形成された緩和バッファ層と、
    前記緩和バッファ層内部の少なくとも１つの歪み遷移層とを備え、
    少なくとも１つの前記歪み遷移層が、前記緩和バッファ層の上面付近の貫通転位密度を１０４／ｃｍ２未満に下げるように構成される半導体ワークピース。
  29. 前記緩和バッファ層上に形成された歪み活性層をさらに備え、
    前記歪み活性層の上面付近の貫通転位密度が、１０４／ｃｍ２未満である、請求項２８記載のワークピース。
  30. 基板を準備する工程と、
    前記基板上に緩和バッファ層を堆積する工程と、
    前記緩和バッファ層を堆積する間に、前記緩和バッファ層の上面付近の貫通転位密度を１０４／ｃｍ２未満に下げるように構成される少なくとも１つの歪み遷移層を堆積する工程と、を含む半導体ワークピースの製造方法。
  31. 前記ワークピースを冷却する工程をさらに含み、
    少なくとも１つの前記歪み遷移層が、冷却の間に、前記緩和バッファ層と前記基板との熱収縮の差分に起因するワークピースの反りの大きさを低減するように構成される、請求項３０記載の方法。
  32. 前記ワークピースを冷却する工程をさらに含み、
    少なくとも１つの前記歪み遷移層が、冷却の間に、前記緩和バッファ層の熱膨張収縮係数と前記基板の熱膨張収縮係数との差分に起因するワークピース内の応力の一部に対抗する傾向がある、請求項３０記載の方法。
  33. 前記緩和バッファ層を堆積する前記工程が、
    シリコン及びゲルマニウムをエピタキシャル堆積反応器内で堆積する工程を含む、請求項３０記載の方法。
  34. 少なくとも１つの前記歪み遷移層を堆積する前記工程が、
    前記エピタキシャル堆積反応器内でシリコンを堆積する工程を含む、請求項３３記載の方法。
  35. 少なくとも１つの前記歪み遷移層を堆積する前記工程が、
    前記エピタキシャル堆積反応器内でシリコン及びゲルマニウムを堆積する工程を含み、
    前記ゲルマニウム濃度が、少なくとも１つの前記歪み遷移層において、前記歪み遷移層に隣接する前記緩和バッファ層の表面における濃度よりも低い、請求項３３記載の方法。
  36. 前記緩和バッファ層内の最高ゲルマニウム濃度が、１５％〜２５％間である、請求項３３記載のワークピース。
  37. 前記緩和バッファ層を堆積する前記工程が、１つまたは２つの前期歪み遷移層を堆積する工程を含む、請求項３６記載の方法。
  38. 前記緩和バッファ層を堆積する前記工程が、
    シリコン前駆体及びゲルマニウム前駆体を流すことによって前記緩和バッファ層の第１の部分を堆積する工程と、
    前記緩和バッファ層の前記第１の部分の堆積後、前記ゲルマニウム前駆体を流すことを停止して第１の歪み遷移層を堆積する工程と、
    前記第１の歪み遷移層の堆積後、前記ゲルマニウム前駆体を流すことを再開して前記緩和バッファ層の第２の部分を堆積する工程と、を含み、
    前記緩和バッファ層の前記第１の部分内のゲルマニウム濃度が、前記緩和バッファ層の前記第１の部分が堆積されるにつれて高くなり、
    前記緩和バッファ層の前記第２の部分内のゲルマニウム濃度が、前記緩和バッファ層の前記第２の部分が堆積されるにつれて高くなる、請求項３６記載の方法。
  39. 前記緩和バッファ層を堆積する前記工程が、さらに、
    前記緩和バッファ層の前記第２の部分の堆積後、前記ゲルマニウム前駆体を流すことを停止して第２の歪み遷移層を堆積する工程と、
    前記第２の歪み遷移層の堆積後、前記ゲルマニウム前駆体を流すことを再開して前記緩和バッファ層の第３の部分を堆積する工程とを含み、
    前記緩和バッファ層の前記第３の部分内のゲルマニウム濃度が、前記緩和バッファ層の前記第３の部分が堆積されるにつれて高くなる、請求項３８記載の方法。
  40. 前記緩和バッファ層内の最高ゲルマニウム濃度が、２５％〜３５％間である、請求項３３記載のワークピース。
  41. 前記緩和バッファ層を堆積する前記工程が、２つまたは３つの前記歪み遷移層を堆積する工程を含む、請求項４０記載の方法。
  42. 前記緩和バッファ層内の最高ゲルマニウム濃度が、３５％〜４５％間である、請求項３３記載のワークピース。
  43. 前記緩和バッファ層を堆積する前記工程が、３つ〜５つの前記歪み遷移層を堆積する工程を含む、請求項４０記載の方法。
  44. 少なくとも１つの前記歪み遷移層が、貫通転位密度を４×１０３／ｃｍ２未満に下げるように構成される、請求項３０記載の方法。
  45. 前記緩和バッファ層上に歪み活性層を堆積する工程をさらに含む、請求項３０記載の方法。
  46. 前記歪み活性層がシリコンを含む、請求項４５記載の方法。
  47. 前記歪み活性層が、１０４／ｃｍ２未満の貫通転位密度を有する、請求項４５記載の方法。
  48. 前記歪み活性層が、４×１０３／ｃｍ２未満の貫通転位密度を有する、請求項４５記載の方法。
  49. 前記歪み活性層を受入れ側基板へ移動する工程をさらに含む、請求項４５記載の方法。
  50. 前記歪み活性層を受入れ側基板へ移動する前記工程が、
    前記歪み活性層の堆積後、ワークピースの分割を容易にするように構成される脆弱領域を前記緩和バッファ層内に形成する工程と、
    前記歪み活性層の堆積後、受入れ側基板を歪み活性層に関連づけて複合構造体を形成する工程と、
    前記複合構造体を、前記緩和バッファ層内の前記脆弱領域において分割する工程を含む、請求項４９記載の方法。
  51. 前記緩和バッファ層内に前記脆弱領域を形成する前記工程が、水素を埋め込む工程を含む、請求項５０記載の方法。
  52. 前記緩和バッファ層を堆積する前記工程が、
    少なくとも１つの前記歪み遷移層の底面付近の前記緩和バッファ層内に濃縮ゲルマニウムを堆積する工程と、
    少なくとも１つの前記歪み遷移層の上面付近の前記緩和バッファ層内に前記濃縮ゲルマニウムを堆積する工程と、を含む、請求項３３記載の方法。
  53. 請求項３０記載の方法により製造される集積回路。
  54. 半導体ワークピースの製造方法であって、
    基板を準備する工程と、
    シリコン前駆体及びゲルマニウム前駆体を流しながら前記緩和バッファ層の成長する第１の部分内のゲルマニウム濃度を高めることによって前記基板上に前記緩和バッファ層の前記第１の部分を堆積する工程と、
    前記緩和バッファ層の前記第１の部分の堆積後、前記ゲルマニウム前駆体を流すことを停止すると同時に前記シリコン前駆体を流し続ける工程と、
    前記ゲルマニウム前駆体を流すことを停止した後、前記ゲルマニウム前駆体を流すことを再開しかつ前記緩和バッファ層の成長する第２の部分内のゲルマニウム濃度を高めることによって前記緩和バッファ層の前記第２の部分を堆積する工程を含む製造方法。
  55. 前記緩和バッファ層の成長する前記第１の部分内の前記ゲルマニウム濃度を高める前記工程が、前記シリコン前駆体を流すことを減らす工程を含む、請求項５４記載の方法。
  56. 前記緩和バッファ層の成長する前記第１の部分内の前記ゲルマニウム濃度を高める前記工程が、前記ゲルマニウム前駆体を流すことを増やす工程を含む、請求項５４記載の方法。
  57. 前記ゲルマニウム前駆体を流すことを停止する持続時間が、０．１〜１０秒間である、請求項５４記載の方法。
  58. 前記ゲルマニウム前駆体を流すことを停止する持続時間が、０．５〜５秒間である、請求項５４記載の方法。
  59. 前記ゲルマニウム前駆体を流すことを停止する持続時間が、前記ワークピースを保持する回転可能なサセプタが少なくとも１回転する時間である、請求項５４記載の方法。
  60. 前記ゲルマニウム前駆体を流すことを停止する前記工程が、歪みシリコンを堆積する工程を含む、請求項５４記載の方法。
  61. 堆積される前記歪みシリコンの厚さが、１〜１０ｎｍ間である、請求項６０記載の方法。
  62. 堆積される前記歪みシリコンの厚さが、６〜８ｎｍ間である、請求項６０記載の方法。
  63. 前記ゲルマニウム前駆体を流すことを停止する前記工程が、歪みシリコンゲルマニウムを堆積する工程を含む、請求項５４記載の方法。
  64. 前記緩和バッファ層上に歪み活性層を堆積する工程をさらに含む、請求項５４記載の方法。
  65. 前記歪み活性層が、シリコンを含む、請求項６４記載の方法。
  66. 前記歪み活性層を受入れ側基板へ移動する工程をさらに含む、請求項６４記載の方法。
  67. 前記歪み活性層を前記受入れ側基板へ移動する前記工程が、
    前記歪み活性層を堆積する前に、前記ワークピースの分割を容易にするように構成される脆弱領域を前記緩和バッファ層内に生成する工程と、
    前記歪み活性層の堆積後、前記受入れ側基板を前記歪み活性層に関連づけて複合構造体を形成する工程と、
    前記複合構造体を、前記緩和バッファ層内の前記脆弱領域において分割する工程を含む、請求項６６記載の方法。
  68. 前記緩和バッファ層内に前記脆弱領域を生成する前記工程が、水素を埋め込む工程を含む、請求項６７記載の方法。
  69. 前記緩和バッファ層の前記第２の部分を堆積する前記工程が、前記歪み遷移層の底面に近接する前記緩和バッファ層の前記第１の部分内のゲルマニウム濃度が、前記歪み遷移層の上面に近接する前記緩和バッファ層の前記第２の部分内のゲルマニウム濃度と同じであるようにゲルマニウム前駆体を流す工程を含む、請求項５４記載の方法。
  70. 請求項５４記載の方法により製造される集積回路。
JP2009521879A 2006-07-24 2007-06-27 半導体バッファ構造体内の歪み層 Active JP5604629B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/491,616 US7608526B2 (en) 2006-07-24 2006-07-24 Strained layers within semiconductor buffer structures
US11/491,616 2006-07-24
PCT/US2007/072252 WO2008014079A1 (en) 2006-07-24 2007-06-27 Strained layers within semiconductor buffer structures

Publications (2)

Publication Number Publication Date
JP2009545169A true JP2009545169A (ja) 2009-12-17
JP5604629B2 JP5604629B2 (ja) 2014-10-08

Family

ID=38753533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009521879A Active JP5604629B2 (ja) 2006-07-24 2007-06-27 半導体バッファ構造体内の歪み層

Country Status (5)

Country Link
US (2) US7608526B2 (ja)
EP (1) EP2050125B1 (ja)
JP (1) JP5604629B2 (ja)
KR (1) KR101430181B1 (ja)
WO (1) WO2008014079A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267969A (ja) * 2009-05-13 2010-11-25 Siltronic Ag おもて面と裏面とを有するシリコン単結晶基板及び前記おもて面上に堆積されたＳｉＧｅの層を含んでなるウェーハを製造する方法
JP2012191202A (ja) * 2011-03-03 2012-10-04 Internatl Rectifier Corp 歪吸収中間層遷移モジュールを有するｉｉｉ族窒化物半導体構造
US10192739B2 (en) 2011-06-30 2019-01-29 Siltronic Ag Layered semiconductor substrate with reduced bow having a group III nitride layer and method for manufacturing it

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7608526B2 (en) * 2006-07-24 2009-10-27 Asm America, Inc. Strained layers within semiconductor buffer structures
EP2104135B1 (en) * 2008-03-20 2013-06-12 Siltronic AG A semiconductor wafer with a heteroepitaxial layer and a method for producing the wafer
JP4519196B2 (ja) * 2008-11-27 2010-08-04 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP5381439B2 (ja) * 2009-07-15 2014-01-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体光素子
WO2011083552A1 (ja) * 2010-01-08 2011-07-14 三菱電機株式会社 エピタキシャルウエハ及び半導体素子
DE102010007127A1 (de) * 2010-02-05 2011-08-11 Ev Group E. Thallner Gmbh Verfahren zur Behandlung eines temporär gebondeten Produktwafers
US8486192B2 (en) 2010-09-30 2013-07-16 Soitec Thermalizing gas injectors for generating increased precursor gas, material deposition systems including such injectors, and related methods
US8133806B1 (en) 2010-09-30 2012-03-13 S.O.I.Tec Silicon On Insulator Technologies Systems and methods for forming semiconductor materials by atomic layer deposition
FR2977260B1 (fr) 2011-06-30 2013-07-19 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiale epaisse de nitrure de gallium sur un substrat de silicium ou analogue et couche obtenue par ledit procede
KR101942528B1 (ko) * 2011-12-21 2019-04-17 엘지이노텍 주식회사 에피텍셜 기판 및 그 제조 방법
US9548378B2 (en) * 2012-02-09 2017-01-17 GlobalFoundries, Inc. Epitaxial channel formation methods and structures
US9127345B2 (en) 2012-03-06 2015-09-08 Asm America, Inc. Methods for depositing an epitaxial silicon germanium layer having a germanium to silicon ratio greater than 1:1 using silylgermane and a diluent
US9171715B2 (en) 2012-09-05 2015-10-27 Asm Ip Holding B.V. Atomic layer deposition of GeO2
KR102142707B1 (ko) * 2013-06-19 2020-08-07 엘지이노텍 주식회사 반도체 기판, 발광 소자 및 전자 소자
US9218963B2 (en) 2013-12-19 2015-12-22 Asm Ip Holding B.V. Cyclical deposition of germanium
US9570298B1 (en) 2015-12-09 2017-02-14 International Business Machines Corporation Localized elastic strain relaxed buffer
KR102534857B1 (ko) * 2016-02-12 2023-05-19 주식회사 엘엑스세미콘 탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자
US10529738B2 (en) * 2016-04-28 2020-01-07 Globalfoundries Singapore Pte. Ltd. Integrated circuits with selectively strained device regions and methods for fabricating same
CN110797431B (zh) * 2018-08-02 2021-11-02 上海新微技术研发中心有限公司 驰豫GeSn红外雪崩光电探测器及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0737823A (ja) * 1993-07-21 1995-02-07 Oki Electric Ind Co Ltd 半導体膜形成方法及び半導体膜形成装置
JP2003023146A (ja) * 2001-07-06 2003-01-24 Mitsubishi Materials Silicon Corp 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法
JP2004179452A (ja) * 2002-11-28 2004-06-24 Shin Etsu Handotai Co Ltd ヘテロエピタキシャルウエーハ
JP2005518093A (ja) * 2002-02-11 2005-06-16 インターナショナル・ビジネス・マシーンズ・コーポレーション ＵＨＶ−ＣＶＤによって作製した歪みＳｉ系層およびその内部のデバイス
JP2005244187A (ja) * 2004-01-30 2005-09-08 Toshiba Ceramics Co Ltd 歪みシリコンウエハおよびその製造方法
JP2005536876A (ja) * 2002-08-23 2005-12-02 アンバーウェーブ システムズ コーポレイション 減少した転位パイルアップを有する半導体ヘテロ構造および関連した方法
JP2006191112A (ja) * 2005-01-05 2006-07-20 Siltronic Ag シリコン−ゲルマニウム層を備えた半導体ウェハ及びその製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5445897A (en) 1989-11-22 1995-08-29 Mitsubishi Kasei Polytec Company Epitaxial wafer and process for producing the same
US5442205A (en) 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
JP3116731B2 (ja) 1994-07-25 2000-12-11 株式会社日立製作所 格子不整合系積層結晶構造およびそれを用いた半導体装置
JP2685030B2 (ja) 1995-05-26 1997-12-03 日本電気株式会社 半導体装置及びその製造方法
US6154475A (en) 1997-12-04 2000-11-28 The United States Of America As Represented By The Secretary Of The Air Force Silicon-based strain-symmetrized GE-SI quantum lasers
US6350993B1 (en) 1999-03-12 2002-02-26 International Business Machines Corporation High speed composite p-channel Si/SiGe heterostructure for field effect devices
US7041170B2 (en) 1999-09-20 2006-05-09 Amberwave Systems Corporation Method of producing high quality relaxed silicon germanium layers
JP4269541B2 (ja) 2000-08-01 2009-05-27 株式会社Ｓｕｍｃｏ 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法
DE60125952T2 (de) 2000-08-16 2007-08-02 Massachusetts Institute Of Technology, Cambridge Verfahren für die herstellung eines halbleiterartikels mittels graduellem epitaktischen wachsen
US6723622B2 (en) 2002-02-21 2004-04-20 Intel Corporation Method of forming a germanium film on a semiconductor substrate that includes the formation of a graded silicon-germanium buffer layer prior to the formation of a germanium layer
US6953736B2 (en) 2002-07-09 2005-10-11 S.O.I.Tec Silicon On Insulator Technologies S.A. Process for transferring a layer of strained semiconductor material
US7018910B2 (en) 2002-07-09 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Transfer of a thin layer from a wafer comprising a buffer layer
US6878610B1 (en) * 2002-08-27 2005-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Relaxed silicon germanium substrate with low defect density
EP1588415B1 (en) 2003-01-07 2012-11-28 Soitec Recycling by mechanical means of a wafer comprising a taking-off structure after taking-off a thin layer thereof
JP4853990B2 (ja) * 2003-01-29 2012-01-11 ソイテック 絶縁体上に歪み結晶層を製造する方法、前記方法による半導体構造及び製造された半導体構造
WO2004081987A2 (en) 2003-03-12 2004-09-23 Asm America, Inc. Sige rectification process
US7238595B2 (en) 2003-03-13 2007-07-03 Asm America, Inc. Epitaxial semiconductor deposition methods and structures
US6963078B2 (en) 2003-03-15 2005-11-08 International Business Machines Corporation Dual strain-state SiGe layers for microelectronics
US7517768B2 (en) 2003-03-31 2009-04-14 Intel Corporation Method for fabricating a heterojunction bipolar transistor
EP1647046A2 (en) 2003-07-23 2006-04-19 ASM America, Inc. DEPOSITION OF SiGE ON SILICON-ON-INSULATOR STRUCTURES AND BULK SUBSTRATES
EP1649495A2 (en) 2003-07-30 2006-04-26 ASM America, Inc. Epitaxial growth of relaxed silicon germanium layers
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US7105393B2 (en) 2004-01-30 2006-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Strained silicon layer fabrication with reduced dislocation defect density
EP1763893A2 (en) 2004-02-27 2007-03-21 ASM America, Inc. Germanium deposition
US20070048956A1 (en) 2005-08-30 2007-03-01 Tokyo Electron Limited Interrupted deposition process for selective deposition of Si-containing films
US7785995B2 (en) 2006-05-09 2010-08-31 Asm America, Inc. Semiconductor buffer structures
US7608526B2 (en) 2006-07-24 2009-10-27 Asm America, Inc. Strained layers within semiconductor buffer structures

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0737823A (ja) * 1993-07-21 1995-02-07 Oki Electric Ind Co Ltd 半導体膜形成方法及び半導体膜形成装置
JP2003023146A (ja) * 2001-07-06 2003-01-24 Mitsubishi Materials Silicon Corp 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法
JP2005518093A (ja) * 2002-02-11 2005-06-16 インターナショナル・ビジネス・マシーンズ・コーポレーション ＵＨＶ−ＣＶＤによって作製した歪みＳｉ系層およびその内部のデバイス
JP2005536876A (ja) * 2002-08-23 2005-12-02 アンバーウェーブ システムズ コーポレイション 減少した転位パイルアップを有する半導体ヘテロ構造および関連した方法
JP2004179452A (ja) * 2002-11-28 2004-06-24 Shin Etsu Handotai Co Ltd ヘテロエピタキシャルウエーハ
JP2005244187A (ja) * 2004-01-30 2005-09-08 Toshiba Ceramics Co Ltd 歪みシリコンウエハおよびその製造方法
JP2006191112A (ja) * 2005-01-05 2006-07-20 Siltronic Ag シリコン−ゲルマニウム層を備えた半導体ウェハ及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267969A (ja) * 2009-05-13 2010-11-25 Siltronic Ag おもて面と裏面とを有するシリコン単結晶基板及び前記おもて面上に堆積されたＳｉＧｅの層を含んでなるウェーハを製造する方法
JP2012191202A (ja) * 2011-03-03 2012-10-04 Internatl Rectifier Corp 歪吸収中間層遷移モジュールを有するｉｉｉ族窒化物半導体構造
US10192739B2 (en) 2011-06-30 2019-01-29 Siltronic Ag Layered semiconductor substrate with reduced bow having a group III nitride layer and method for manufacturing it

Also Published As

Publication number Publication date
KR20090032073A (ko) 2009-03-31
US7608526B2 (en) 2009-10-27
US20080017952A1 (en) 2008-01-24
EP2050125A1 (en) 2009-04-22
US20100006893A1 (en) 2010-01-14
JP5604629B2 (ja) 2014-10-08
WO2008014079A1 (en) 2008-01-31
KR101430181B1 (ko) 2014-08-13
EP2050125B1 (en) 2017-12-20
US7825401B2 (en) 2010-11-02

Similar Documents

Publication Publication Date Title
JP5604629B2 (ja) 半導体バッファ構造体内の歪み層
KR101729474B1 (ko) 접합 ｓｏｉ 웨이퍼의 제조방법 및 접합 ｓｏｉ 웨이퍼
JP5639248B2 (ja) 減少した転位パイルアップを有する半導体ヘテロ構造および関連した方法
JP6085371B2 (ja) 半導体デバイス用基板
JP2007096274A (ja) 半導体ヘテロ構造、および半導体ヘテロ構造を形成する方法
JP2006524426A (ja) 基板上に歪層を製造する方法と層構造
US7022593B2 (en) SiGe rectification process
KR20060126968A (ko) 격자 조절 반도체 기판의 형성 방법
US20080164572A1 (en) Semiconductor substrate and manufacturing method thereof
JP5505845B2 (ja) 歪み層緩和のための硬化層
JP2008159976A (ja) シリコンエピタキシャルウェーハ及びその製造方法、並びに半導体デバイスの製造方法及びｓｏｉウェーハの製造方法
US20050170664A1 (en) Manufacturing method for strained silicon wafer
TWI791276B (zh) 在基材上沉積矽鍺層的方法
KR20090084171A (ko) 휨이 제어된 실리콘 에피택셜 웨이퍼 및 그 제조 방법
CN115668449A (zh) 贴合晶圆用支撑基板
JP2016222525A (ja) 単結晶基板から層を移動させるための方法
JP2008109013A (ja) 半導体基板および半導体基板の製造方法
JP2006156875A (ja) 半導体基板の製造方法及び半導体装置の製造方法
KR20150000317A (ko) 에피택셜 웨이퍼

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090904

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090904

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131112

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20140220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140312

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140708

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140717

R150 Certificate of patent or registration of utility model

Ref document number: 5604629

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250