JP2017529692A5 - - Google Patents

Claims (19)

1. 複数のＩＩＩ−Ｖ材料層を備えるバッファ層スタックであって、前記バッファ層スタックが、少なくとも１つの層状サブ構造を備え、前記層状サブ構造の各々が、それぞれの第１のバッファ層と、前記バッファ層スタック内で前記それぞれの第１のバッファ層よりも高く位置付けられたそれぞれの第２のバッファ層との間に圧縮応力誘起構造を備え、前記それぞれの第２のバッファ層の下面が、前記それぞれの第１のバッファ層の上面よりも低いＡｌ含有量を有する、バッファ層スタックと、
   前記バッファ層スタック上に設けられた前記ＩＩＩ−Ｖ族の活性半導体層と、を備え、
   前記圧縮応力誘起層状構造のそれぞれが、その下面近くに擬似格子整合平坦化層およびその上面近くに緩和層を備え、前記平坦化層の下面の前記Ａｌ含有量が、前記それぞれの第１のバッファ層の前記上面の前記Ａｌ含有量よりも低いかまたはそれに等しく、前記平坦化層の上面の前記Ａｌ含有量が、前記緩和層の下面の前記Ａｌ含有量よりも低く、前記緩和層の上面の前記Ａｌ含有量が、前記それぞれの第２のバッファ層の前記Ａｌ含有量よりも高く、
   前記それぞれの緩和層の前記面が、１ｎｍよりも大きな二乗平均平方根（ＲＭＳ）粗さを備え、それにより前記粗さが、前記それぞれの第２のバッファ層の緩和を抑制する、半導体構造。
2. シリコンベースウェハを更に備え、前記バッファ層スタックが、前記シリコンベースウェハおよび前記バッファ層スタックと直接接触しているＡｌＮ核生成層によって、前記シリコンベースウェハから分離される、請求項１に記載の半導体構造。
3. 少なくとも１つの層状サブ構造について、前記それぞれの平坦化層および緩和層が、直接接触しており、前記擬似格子整合平坦化層および前記緩和層間の遷移が、Ａｌ含有量に関して急峻的または不連続的である、請求項１または２に記載の半導体構造。
4. 前記それぞれの第１のバッファ層の前記Ａｌ含有量が、１５％〜１００％の範囲内にある、請求項１〜３のいずれかに記載の半導体構造。
5. 前記それぞれの第１のバッファ層の厚さが、５０ｎｍ〜２ミクロンの範囲内にあり、前記それぞれの第２のバッファ層の厚さが、５０ｎｍ〜８ミクロンの範囲内にある、請求項１〜４のいずれかに記載の半導体構造。
6. 前記それぞれの第２のバッファ層の前記Ａｌ含有量が、０〜４０％の範囲内にある、請求項１〜５のいずれかに記載の半導体構造。
7. 前記それぞれの擬似格子整合平坦化層が、０〜２０％の範囲内のＡｌ含有量を有する、請求項１〜６のいずれかに記載の半導体構造。
8. 前記それぞれの擬似格子整合平坦化層の前記Ａｌ含有量が、少なくとも１つの層状サブ構造について一定である、請求項１〜７のいずれかに記載の半導体構造。
9. 前記擬似格子整合平坦化層が、少なくとも１つの層状サブ構造についてＧａＮ層である、請求項８に記載の半導体構造。
10. 前記それぞれの緩和層が、５０〜１００％の範囲内のＡｌ含有量を有する、請求項１〜９のいずれかに記載の半導体構造。
11. 前記緩和層が、少なくとも１つの層状サブ構造についてＡｌＮ層である、請求項１０に記載の半導体構造。
12. 前記それぞれの緩和層の厚さが、０．２８ｎｍ〜５０ｎｍの範囲内にある、請求項１〜１１のいずれかに記載の半導体構造。
13. 前記バッファ層スタックが、前記圧縮応力誘起構造（複数可）を除いて、その下面においてより高いＡｌ含有量を有する組成勾配を付けられており、そのＡｌ含有量は、前記活性半導体層の方に向かって単調に減少する、請求項１〜１２のいずれかに記載の半導体構造。
14. 前記バッファ層スタックは、前記圧縮応力誘起構造（複数可）を除いて、その下面においてより高いＡｌ含有量を有する組成勾配を付けられており、そのＡｌ含有量は、前記活性半導体層の方に向かって連続的に減少する、請求項１３に記載の半導体構造。
15. 前記減少が、段階的である、請求項１３に記載の半導体構造。
16. 少なくとも２つの層状サブ構造を備える、請求項１〜１５のいずれかに記載の半導体構造。
17. −基板上に複数のＩＩＩ−Ｖ材料層を備えるバッファ層スタックを成長させることと、
    −前記バッファ層スタック上に設けられる前記ＩＩＩ−Ｖ族の活性半導体層を成長させることと、を含み、
    前記バッファ層スタックを成長させることが、層状サブ構造を少なくとも１回成長させることを含み、層状サブ構造を成長させることが、第１のバッファ層、前記第１のバッファ層の頂部上に圧縮応力誘起構造を成長させることと、前記圧縮応力誘起構造の頂部上に第２のバッファ層を成長させることと、これによって、前記それぞれの第２のバッファ層の下面において、前記それぞれの第１のバッファ層の上面におけるものよりも低いＡｌ含有量を提供することと、を含み、
    圧縮応力誘起構造を成長させることが、前記それぞれの第１のバッファ層上にそれぞれの擬似格子整合平坦化層を成長させることと、前記平坦化層上に、それぞれの、最初に擬似格子整合的な、緩和層を成長させることと、を含み、前記それぞれの擬似格子整合平坦化層の下面の前記Ａｌ含有量が、前記それぞれの第１のバッファ層の前記上面の前記Ａｌ含有量よりも低いかまたはそれに等しく、前記それぞれの擬似格子整合平坦化層の上面の前記Ａｌ含有量が、前記それぞれの緩和層の下面の前記Ａｌ含有量よりも低く、前記それぞれの緩和層の上面の前記Ａｌ含有量が、前記それぞれの第２のバッファ層の前記Ａｌ含有量よりも高く、
    前記緩和層を成長させるために、１２００℃よりも高い温度を使用して、前記それぞれの緩和層の前記面を成長させ、当該それぞれの緩和層の前記面が、１ｎｍよりも大きな二乗平均平方根（ＲＭＳ）粗さを備え、それにより前記粗さが、前記それぞれの第２のバッファ層の緩和を抑制する、半導体構造を製造するための方法。
18. 前記平坦化層上に前記それぞれの緩和層を前記成長させるステップが、前記それぞれの緩和層を最初に擬似格子整合的に成長させて、前記それぞれの緩和層を緩和させることを可能にすることを含む、請求項１７に記載の方法。
19. 複数のＩＩＩ−Ｖ材料層を備えるバッファ層スタックであって、前記バッファ層スタックが、少なくとも１つの層状サブ構造を備え、前記層状サブ構造の各々が、それぞれの第１のバッファ層と、前記バッファ層スタック内で前記それぞれの第１のバッファ層よりも高く位置付けられたそれぞれの第２のバッファ層との間に圧縮応力誘起構造を備え、前記それぞれの第２のバッファ層の下面が、前記それぞれの第１のバッファ層の上面よりも低いＡｌ含有量を有する、バッファ層スタックと、
    前記バッファ層スタック上に設けられた前記ＩＩＩ−Ｖ族の活性半導体層と、を備え、
    前記圧縮応力誘起層状構造のそれぞれが、その下面近くに擬似格子整合平坦化層およびその上面近くに緩和層を備え、前記平坦化層の下面の前記Ａｌ含有量が、前記それぞれの第１のバッファ層の前記上面の前記Ａｌ含有量よりも低いかまたはそれに等しく、前記平坦化層の上面の前記Ａｌ含有量が、前記緩和層の下面の前記Ａｌ含有量よりも低く、前記緩和層の上面の前記Ａｌ含有量が、前記それぞれの第２のバッファ層の前記Ａｌ含有量よりも高く、
    前記それぞれの第２のバッファ層は前記それぞれの緩和層の上面で擬似格子整合的に成長することにより、前記それぞれの第２のバッファ層の圧縮歪みが蓄積され、
    前記それぞれの緩和層の前記面が、１ｎｍよりも大きな二乗平均平方根（ＲＭＳ）粗さを備え、それにより前記粗さが、前記それぞれの第２のバッファ層の緩和を抑制する、半導体構造。