CN105684132A - 缓和应力的无定形SiO2中间层 - Google Patents
缓和应力的无定形SiO2中间层 Download PDFInfo
- Publication number
- CN105684132A CN105684132A CN201480058655.2A CN201480058655A CN105684132A CN 105684132 A CN105684132 A CN 105684132A CN 201480058655 A CN201480058655 A CN 201480058655A CN 105684132 A CN105684132 A CN 105684132A
- Authority
- CN
- China
- Prior art keywords
- layer
- rare earth
- earth oxide
- amorphous
- ground floor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011229 interlayer Substances 0.000 title description 3
- 229910021486 amorphous silicon dioxide Inorganic materials 0.000 title 1
- 230000000116 mitigating effect Effects 0.000 title 1
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 71
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 70
- 239000010703 silicon Substances 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 238000000034 method Methods 0.000 claims abstract description 47
- 239000000463 material Substances 0.000 claims abstract description 43
- 239000013078 crystal Substances 0.000 claims abstract description 40
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 26
- 238000000151 deposition Methods 0.000 claims abstract description 23
- 229910001404 rare earth metal oxide Inorganic materials 0.000 claims description 108
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 23
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 19
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 11
- 230000008021 deposition Effects 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 238000002425 crystallisation Methods 0.000 claims description 4
- 230000008025 crystallization Effects 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 134
- 230000035882 stress Effects 0.000 description 14
- 229910052761 rare earth metal Inorganic materials 0.000 description 7
- 150000002910 rare earth metals Chemical class 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910000311 lanthanide oxide Inorganic materials 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/22—Sandwich processes
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/16—Oxides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/403—AIII-nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Formation Of Insulating Films (AREA)
Abstract
一种在III-N层和硅衬底之间形成REO介电层和无定形Si层的方法。该方法包括在衬底上沉积单晶REO。单晶REO在邻近衬底处具有与衬底的晶格常数匹配的晶格常数，并且在邻近上表面处具有与选择的III-N材料匹配的晶格常数。在REO上形成无定形Si均匀层。在外延生长所需的温度下在无定形Si层上沉积第二层REO，所述外延生长所需的温度使无定形Si层结晶并且在将第一层REO的被选III-N材料的晶格常数转移至第二层REO后将晶体硅转化为无定形硅，并且被选III-N材料的单晶层被沉积在第二层REO上。
Description
技术领域
本发明一般地总体涉及在硅晶片上的单晶稀土氧化物层之间的无定形二氧化硅的形成。
背景技术
已经发现，在许多光电应用场合中，III-N材料是理想的半导体材料。如本领域所知，III-N半导体材料必须被提供为晶体或单晶形态，以用于作为制造各种光电器件的最有效且有用的基底。此外，因为在硅半导体产业所发展的广泛背景和技术，以及电子电路的集成更为容易，因此单晶III-N半导体材料最便于在单晶硅晶片上形成。然而，如果在(111)取向的硅上生长c轴，则在硅和诸如GaN这样的III-N材料之间的晶格常数不匹配度为17％。此外，在诸如GaN这样的III-N材料之间的热膨胀差为56％。这两种因素都导致残留应力，由此导致结构中的结构缺陷和机械损伤(例如，裂缝)。
在硅衬底和III-N层之间设置可以吸收应力的缓冲层将有助于解决该问题。已经在美国提交了若干在审专利申请，其中，在硅衬底上生长稀土氧化物，以用作用于后续III-N半导体材料生长的应力工程设计缓冲层(stressengineeredbufferlayer)。这些在审美国专利申请中的两个申请为：2011年10月21日提交的13/278,952号申请，名称为“用于硅上III-N的应变弥补REO缓冲区”StrainCompensatedREOBufferforIII-NonSilicon)；和2012年3月20日提交的61/613,289号申请，名称为“REO模板上的III-N成核”(NucleationofIII-NonREOTemplates)，通过引用使它们包含在本文中。
虽然稀土氧化物(REO)应力工程设计缓冲层可以将应力降低至可控水平，但通过在硅衬底和稀土氧化物缓冲区之间包含无定形二氧化硅层可以便于降低或基本上消除应力。二氧化硅为无定形材料，并且在高于500℃的温度下具有低粘度，所述低粘度导致应力松弛，这从在冷却硅异质结构上的GaN(III-N材料)期间的热应力的观点来看是关键的。一个主要问题是无定形二氧化硅层的形成必须在生长单晶REO缓冲区期间发生，因为在无定形硅层上生长REO将产生多晶REO缓冲区，其不适合用于单晶III-N生长。
存在可能形成二氧化硅界面层的若干方法，但所有方法都具有严重缺点。在第一方法中，在REO生长期间可以提供富氧气氛。该方法的一些问题是在该工艺期间需要高氧压，其不利于腔体(chamber)中的MBE部件的使用寿命，并且SiOx层对于充分进行应力释放而言厚度不够。在第二方法中，在硅衬底上生长REO层，随后在氧气氛中对该结构退火。在2010年8月31日公布的题目为“半导体晶片及其制造工艺(SemiconductorWaferandProcessforitsProduction)”的美国专利7,785,706及其同名的美国公开2010/0221869，描述了该类型的一种方法。这种方法的一个问题是，二氧化硅仅在界面处形成，并且很难控制这种形成，氧化需要较长时间、温度和/或高氧压，因为硅的氧化是扩散受限的过程，这意味着随着二氧化硅层的厚度增加，氧化变得更慢。硅衬底的氧化在界面的外边缘处开始，并且向内扩散且进一步进入硅衬底，使得几乎不可能制造具有均匀厚度的无定形硅层。
因此，对现有技术中固有的前述和其它缺陷进行改良将是非常有利的。
发明内容
简单地说，根据在III-N材料的层和硅衬底之间形成REO介电层和无定形二氧化硅的层的优选方法，实现了本发明的期望目标和方面。该方法包括提供晶体硅衬底和在硅衬底上沉积第一层单晶稀土氧化物。第一层单晶稀土氧化物在邻近所述硅衬底处具有与所述硅衬底的晶格常数近似匹配的第一晶格常数，并且第一层稀土氧化物的晶格常数在邻近上表面处被调整为近似匹配选择的III-N材料的晶格常数。无定形硅的均匀层被沉积在第一层稀土氧化物上。第二层稀土氧化物被沉积在无定形硅的层上。沉积第二层稀土氧化物的步骤包括使所述衬底的温度骤变至外延生长所需的温度并且外延生长所述第二层稀土氧化物。外延生长所需的温度使所述无定形硅的层结晶以形成晶化硅的层并且晶化硅将第一层稀土氧化物的选择的III-N材料的晶格常数转移至所述第二层稀土氧化物。氧化晶体硅以将晶体硅转化为无定形硅。在氧化无定形硅之后或在氧化无定形硅期间在第二层稀土氧化物上外延生长III-N材料的层。
根据在稀土氧化物的层和硅衬底之间的REO介电层和无定形二氧化硅层的优选实施方式，进一步实现了本发明的期望目标和方面。该结构包括具有沉积在硅衬底上的第一层单晶稀土氧化物的晶体硅衬底。第一层单晶稀土氧化物在邻近硅衬底处具有约为硅衬底的晶格常数的第一晶格常数，并且在邻近上表面处具有约为选择的III-N材料的晶格常数的第二晶格常数。无定形硅的均匀层被沉积在第一层稀土氧化物上。第二层稀土氧化物被沉积在无定形硅的层上。第二层稀土氧化物具有选择的III-N材料的晶格常数。选择的III-N材料的单晶层外延沉积在第二层稀土氧化物上。
附图说明
结合附图，由以下本发明优选实施方式的详细说明，本发明的前述和另外及更多特定目的和优点对于本领域技术人员而言将变得容易显而易见，其中：
图1～6是说明根据本发明的在用于生长III-N半导体材料的单晶稀土氧化物的层之间形成无定形二氧化硅的工艺的若干连续步骤的简化层图；
图7和8说明根据本发明的在单晶稀土氧化物的层之间形成无定形二氧化硅的另一种方法中的步骤；且
图9和10说明根据本发明的在单晶稀土氧化物的层之间形成无定形二氧化硅的另一种方法中的步骤。
具体实施方式
鉴于在硅衬底上形成III-N半导体层的工艺中对于应力缓和的需求，已经对在硅衬底和一个III-N层或多个III-N层之间形成二氧化硅(SiO2)的无定形层作了一些努力和研究。然而，迄今为止提出的用于形成无定形层的各种方法都具有大幅降低工艺和结果的效率或效果的若干缺陷或问题。此外，在III-N层和硅衬底之间的稀土介电层提高了在III-N层中形成的电子器件的电击穿特性。因此，在本文中公开了用于在单晶稀土氧化物的层之间形成二氧化硅(SiO2)的无定形层的新方法。新方法被大幅改进，并且导致在单晶稀土氧化物层之间包含无定形二氧化硅层的结构的形成，所述无定形二氧化硅层可以被精确地控制并且大幅吸收或降低在硅衬底和III-N半导体层之间的应力。
参照图1，如本领域中所理解地来说明硅衬底10，其为包含硅的单晶材料，并且在一些应用中可以包含其它材料，所有这些材料都被包括在通用术语“硅”衬底中。另外，所述衬底可以为例如硅片或其一些部分，并且在本文中被称为通用术语“衬底”。虽然硅衬底10被示为具有(111)晶体取向，但应理解的是，其不限于任何特定晶体取向，而是可以包括(111)取向硅，(110)取向硅，(100)取向硅，其各种偏移(offcutsoroffset)，或在本领域中已知和使用的任何其它取向或变体。
将单晶稀土氧化物(REO)的绝缘层12外延沉积在硅衬底10的表面上。使用任何已知的生长方法，如MBE、MOCVD、PLD(脉冲激光沉积)、溅射、ALD(原子层沉积)或任何其它已知的用于薄膜的生长方法，在衬底10的表面上直接生长稀土氧化物层12。在本公开的全文中，当提及稀土材料时，将理解“稀土”材料被一般地定义为任何镧系元素以及钪和钇。虽然为了方便理解，在本文中将层12称为“层”，应该理解其可以为具有从与衬底10的下界面处指定为ai1的晶格常数到上表面或界面处指定为ai2的晶格常数分级的晶格常数的单层，如图1所示。或者层12可以包括具有逐渐变化的晶格常数a1>a2>..>an的多个REO层，如图2所示。为了本公开的目的，将术语“层”定义为包括单个或多个层或亚层。
在该实例中，层12不仅充当III-N层和硅衬底10之间的稀土介电层，以提高在III-N层中形成的电子器件的电击穿特性，而且还充当调整硅衬底10和III-N层之间晶格常数的缓冲区(buffer)。因此，在该实例中，衬底界面处的晶格常数ai1被选择为约为单晶硅的晶格常数，而晶格常数ai2或an被调整为约为III-V半导体材料的晶格常数，所述III-V半导体材料将在该结构的顶部生长。
参照图3，在接近室温或约20℃～约100℃的温度下，将无定形硅的平滑层14沉积在REO层12的表面上。在这个具体实施方式中，术语“平滑”被定义为是指该层每处都具有基本上均匀的厚度。层14的厚度优选在1nm和10nm之间。在该实施例中，使用无定形硅的低温沉积，以保持无定形Si层14平滑，因为Si表面能高于REO的表面能，因此在外延生长的典型温度下，Si形成岛状物(island)。
参照图4，在无定形Si层14的表面上形成第二稀土氧化物层16。在无定形Si层14的完全结晶发生前，在衬底温度骤变期间(即，衬底的温度骤变至外延生长所需的温度)开始第二REO层16的生长。第二REO层16也充当抑制Si原子的移动性，并且防止形成Si岛状物的表面活性剂。因此，第二REO层16有助于保持Si层14平滑。在形成REO层16的REO沉积期间，Si层14完全结晶，并且将REO层12的晶体结构特征(crystalstructureregister)转移至REO层16，其后REO层16外延生长。在优选的实施方式中，REO层16约为10nm以下。
一旦REO层16完成，晶体结构被固定，并且晶格常数ai2或an约为III-V半导体材料的晶格常数，所述III-V半导体材料将在该结构的顶部生长。现在参照图5，该工艺中的下一步是进行结构的氧化，指定为17。在该工艺中，在高于REO层16的外延生长温度的温度下，在氧气氛中进行氧化，以氧化晶体Si层14。氧化将晶体Si夹层14转化为无定形SiO2层。因为晶体Si层14具有一定的厚度(即，不简单地是一个界面)，并且置于REO层12和16之间，并且被REO层12和16限制，所以整个层可以快速发生氧化。另外，因为晶体Si层14是具有基本上均匀的厚度的平滑层，所以无定形硅的最终层完全受控，并且保持均匀。
由于无定形SiO2层14充当应力缓和层，因此如果需要，可以增加REO层16的厚度。此外，如图6中所示，在REO层16上生长III-N材料的层18。光电器件可以直接在III-N层18之中/之上形成，或者可以在层18上外延生长III-V半导体材料的其他层。应该理解，因为层12的晶体常数匹配和无定形SiO2层14的应力缓和，所有层12、16和18均为单晶材料，并且REO层12在III-N层和硅衬底之间形成稀土介电层，以提高在III-N层18之中/之上形成的电子器件的电击穿特性。
具体参照图7和8，对根据本发明的在单晶稀土氧化物的层之间形成无定形二氧化硅的另一种方法进行说明。在该工艺中，如结合以上图4所解释地，层14中的硅为晶态的。因为在III-N生长过程(例如，MOCVD)期间的高衬底温度(高达1100℃)，在III-N半导体层18在REO层16上的生长期间，可以根据该方法氧化晶体硅层14。在III-N半导体层18在REO层16上的生长期间，因为在该工艺中使用的高温，发生氧进入Si层14的扩散(从在Si层14之上和之下的REO材料)。作为这种氧扩散的结果，晶体Si夹层转化为无定形二氧化硅。该工艺的一个优势是其允许REO层16不间断地生长，直到达到所需厚度。
另外参照图9和10可以理解另一个特征。在III-N半导体层18在REO层16上的生长期间，因为高处理温度，第一方法的部分无定形SiO2层14或第二方法的部分晶体Si可能将会转化为硅酸盐(RESiOx)。这示于图9中，其中层14的一些Si与层12中的一些稀土结合，从而形成硅酸盐(RESiOx)的薄层20，并且层14的一些Si与层16中的一些稀土结合，从而形成硅酸盐(RESiOx)的薄层22。
因此，第一层单晶稀土氧化物在晶体硅衬底上生长，以充当REO介电层，从而提高在该结构的最终III-N层之中/之上形成的光电器件的电击穿特性。第一层单晶稀土氧化物也对在硅衬底和最终III-N层之间的应力管理目的有用。硅的平滑层在低温下沉积，并且在稀土材料的第二层的沉积期间转化为晶体硅，使得第二REO层外延沉积，并且将第一REO层的晶体结构转移至第二REO层。然后通过氧化工艺或单晶III-N半导体材料的层的高温沉积，将晶体硅转化为无定形硅的均匀层。无定形硅层有助于减轻在III-N半导体层和硅衬底之间的应力。
本领域技术人员将容易想到对于在本文中为了说明目的而选择的实施方式的各种变化和变体。在这种变体和变化不背离本发明的主旨的限度内，意在将它们包括在仅由权利要求书的公平解释所确定的范围内。
Claims (14)
1.一种在III-N半导体材料层和硅衬底之间形成REO介电层和无定形二氧化硅层的方法，所述方法包括如下步骤：
提供晶体硅衬底；
在所述硅衬底上沉积第一层单晶稀土氧化物，所述第一层单晶稀土氧化物在所述硅衬底附近具有与所述硅衬底的晶格常数近似匹配的第一晶格常数，并且在所述第一层稀土氧化物的上表面附近将所述第一层稀土氧化物的所述晶格常数调整为约为被选III-N材料的晶格常数；
在所述第一层稀土氧化物上沉积均匀的无定形硅层；
在所述无定形硅层上沉积第二层稀土氧化物，沉积所述第二层稀土氧化物的步骤包括：使得所述衬底的温度骤变至外延生长所需的温度，并且使得所述第二层稀土氧化物外延生长，所述外延生长所需的温度使得所述无定形硅层发生结晶，以形成晶化硅层，并且所述晶化硅将所述第一层稀土氧化物的所述被选III-N材料的晶格常数转移至所述第二层稀土氧化物；和
氧化所述晶体硅，以将所述晶体硅转化为无定形二氧化硅。
2.根据权利要求1所述的方法，还包括如下步骤：在所述第二层稀土氧化物上外延生长所述被选III-N材料的单晶层。
3.根据权利要求1所述的方法，其中，所述氧化所述晶体硅的步骤包括：在所述第二层稀土氧化物上外延生长所述被选III-N材料的单晶层。
4.根据权利要求3所述的方法，其中，所述外延生长所述被选III-N材料的所述单晶层的步骤包括将所述衬底的温度升至1100℃。
5.根据权利要求1所述的方法，其中，所述氧化所述晶体硅的步骤包括：将所述衬底的温度升至高于所述外延生长所需的温度，并且在氧气氛中进行所述升温。
6.根据权利要求1所述的方法，其中，所述沉积所述均匀的无定形硅层的步骤包括：在20℃～100℃的温度范围内沉积所述均匀层。
7.根据权利要求1所述的方法，其中，所述沉积所述均匀的无定形硅层的步骤包括：在1nm～10nm的厚度范围内沉积所述均匀层。
8.一种在III-N半导体材料层和硅衬底之间形成REO介电层和无定形二氧化硅层的方法，所述方法包括如下步骤：
提供晶体硅衬底；
在所述硅衬底上沉积第一层单晶稀土氧化物，所述第一层单晶稀土氧化物在所述硅衬底附近具有与所述硅衬底的晶格常数近似匹配的第一晶格常数，并且在所述第一层稀土氧化物的上表面附近将所述第一层稀土氧化物的所述晶格常数调整为约为被选III-N材料的晶格常数；
在所述第一层稀土氧化物上沉积均匀的无定形硅层；
在所述无定形硅层上沉积第二层稀土氧化物，沉积所述第二层稀土氧化物的步骤包括：使得所述衬底的温度骤变至外延生长所需的温度，并且使得所述第二层稀土氧化物外延生长，所述外延生长所需的温度使得所述无定形硅层发生结晶，以形成晶化硅层，并且所述晶化硅将所述第一层稀土氧化物的所述被选III-N材料的晶格常数转移至所述第二层稀土氧化物；和
氧化所述晶体硅、以将所述晶体硅转化为无定形硅，该步骤包括：将所述衬底的温度升至高于所述外延生长所需的温度，并且在氧气氛中进行所述升温；以及
在所述第二层稀土氧化物上外延生长所述被选III-N材料的单晶层。
9.根据权利要求8所述的方法，其中，所述沉积均匀的所述无定形硅层的步骤包括：在20℃～100℃的温度范围内沉积所述均匀层。
10.根据权利要求8所述的方法，其中，所述沉积均匀的所述无定形硅层的步骤包括：在1nm～10nm的厚度范围内沉积所述均匀层。
11.一种在III-N半导体材料层和硅衬底之间形成REO介电层和无定形二氧化硅层的方法，所述方法包括如下步骤：
提供晶体硅衬底；
在所述硅衬底上沉积第一层单晶稀土氧化物，所述第一层单晶稀土氧化物在所述硅衬底附近具有与所述硅衬底的晶格常数近似匹配的第一晶格常数，并且在所述第一层稀土氧化物的上表面附近将所述第一层稀土氧化物的所述晶格常数调整为约为被选III-N材料的晶格常数；
在所述第一层稀土氧化物上沉积均匀的无定形硅层；
在所述无定形硅层上沉积第二层稀土氧化物，沉积所述第二层稀土氧化物的步骤包括：使得所述衬底的温度骤变至外延生长所需的温度，并且使得所述第二层稀土氧化物外延生长，所述外延生长所需的温度使得所述无定形硅层发生结晶，以形成晶化硅层，并且所述晶化硅将所述第一层稀土氧化物的所述被选III-N材料的晶格常数转移至所述第二层稀土氧化物；和
氧化所述晶体硅、以将所述晶体硅转化为无定形硅，该步骤包括：在所述第二层稀土氧化物上外延生长所述被选III-N材料的单晶层，所述被选III-N材料的单晶层的所述外延生长包括：将所述衬底的温度升至1100℃以下的温度。
12.根据权利要求11所述的方法，其中，所述沉积均匀的所述无定形硅层的步骤包括：在20℃～100℃的温度范围内沉积所述均匀层。
13.根据权利要求11所述的方法，其中，所述沉积均匀的所述无定形硅层的步骤包括：在1nm～10nm的厚度范围内沉积所述均匀层。
14.位于III-N半导体层和硅衬底之间的REO介电层和无定形二氧化硅层，包含：
晶体硅衬底；
沉积在所述硅衬底上的第一层单晶稀土氧化物，所述第一层单晶稀土氧化物在所述硅衬底附近具有约为所述硅衬底的晶格常数的第一晶格常数，并且在所述第一层的上表面附近具有约为被选III-N材料的晶格常数的第二晶格常数；
位于所述第一层稀土氧化物上的均匀的无定形硅层；
位于所述无定形硅层上的第二层稀土氧化物，所述第二层稀土氧化物具有所述被选III-N材料的晶格常数；和
位于所述第二层稀土氧化物上的所述被选III-N材料的单晶层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/083,672 | 2013-11-19 | ||
| US14/083,672 US8796121B1 (en) | 2013-11-19 | 2013-11-19 | Stress mitigating amorphous SiO2 interlayer |
| PCT/US2014/062439 WO2015076982A2 (en) | 2013-11-19 | 2014-10-27 | Stress mitigating amorphous sio2 interlayer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105684132A true CN105684132A (zh) | 2016-06-15 |
| CN105684132B CN105684132B (zh) | 2019-06-21 |
Family
ID=51229011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201480058655.2A Active CN105684132B (zh) | 2013-11-19 | 2014-10-27 | 缓和应力的无定形SiO2中间层 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US8796121B1 (zh) |
| EP (1) | EP3080834B1 (zh) |
| JP (1) | JP6737983B2 (zh) |
| CN (1) | CN105684132B (zh) |
| WO (1) | WO2015076982A2 (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8796121B1 (en) * | 2013-11-19 | 2014-08-05 | Translucent, Inc. | Stress mitigating amorphous SiO2 interlayer |
| US9613803B2 (en) | 2015-04-30 | 2017-04-04 | International Business Machines Corporation | Low defect relaxed SiGe/strained Si structures on implant anneal buffer/strain relaxed buffer layers with epitaxial rare earth oxide interlayers and methods to fabricate same |
| JP6571389B2 (ja) * | 2015-05-20 | 2019-09-04 | シャープ株式会社 | 窒化物半導体発光素子およびその製造方法 |
| JP6956716B2 (ja) | 2015-11-13 | 2021-11-02 | アイキューイー ピーエルシーＩＱＥ ｐｌｃ | 希土類酸化物およびエピタキシャル窒化アルミニウムを用いて加工されるｒｆフィルタのための層構造 |
| US10923345B2 (en) * | 2016-03-23 | 2021-02-16 | Iqe Plc | Epitaxial metal oxide as buffer for epitaxial III-V layers |
| WO2017192312A1 (en) * | 2016-05-05 | 2017-11-09 | IQE, plc | Parasitic charge control for iii-n materials on silicon |
| CN106057643A (zh) * | 2016-05-27 | 2016-10-26 | 清华大学 | 半导体结构以及制备半导体结构的方法 |
| EP3465744A1 (en) * | 2016-06-02 | 2019-04-10 | IQE Plc. | Rare earth pnictides for strain management |
| US11495670B2 (en) * | 2016-09-22 | 2022-11-08 | Iqe Plc | Integrated epitaxial metal electrodes |
| US10418457B2 (en) | 2016-09-22 | 2019-09-17 | Iqe Plc | Metal electrode with tunable work functions |
| KR102400476B1 (ko) | 2016-09-22 | 2022-05-20 | 아이큐이, 피엘씨 | 집적된 에피택셜 금속 전극 |
| CN109524627B (zh) * | 2017-09-18 | 2021-11-05 | 上海杉杉科技有限公司 | 氧含量可控的SiOx负极材料及制备方法和锂离子电池 |
| US11742416B2 (en) * | 2021-05-27 | 2023-08-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and method for manufacturing the same |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060246691A1 (en) * | 2005-04-29 | 2006-11-02 | Atanackovic Petar B | Signal and/or ground planes with double buried insulator layers and fabrication process |
| US7199015B2 (en) * | 2000-08-08 | 2007-04-03 | Translucent Photonics, Inc. | Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon |
| US20080308143A1 (en) * | 2007-06-15 | 2008-12-18 | Translucent Photonics, Inc. | Thin Film Semi-Conductor-on-Glass Solar Cell Devices |
| US7498229B1 (en) * | 2005-02-09 | 2009-03-03 | Translucent, Inc. | Transistor and in-situ fabrication process |
| US20100109047A1 (en) * | 2007-07-26 | 2010-05-06 | Translucent, Inc. | Multijunction rare earth solar cell |
| US8039736B2 (en) * | 2008-08-18 | 2011-10-18 | Andrew Clark | Photovoltaic up conversion and down conversion using rare earths |
| US8394194B1 (en) * | 2012-06-13 | 2013-03-12 | Rytis Dargis | Single crystal reo buffer on amorphous SiOx |
| US20130062610A1 (en) * | 2011-09-14 | 2013-03-14 | Andrew Clark | Lattice matched crystalline reflector |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6852575B2 (en) * | 2001-07-05 | 2005-02-08 | International Business Machines Corporation | Method of forming lattice-matched structure on silicon and structure formed thereby |
| JP2003282439A (ja) * | 2002-03-27 | 2003-10-03 | Seiko Epson Corp | デバイス用基板およびデバイス用基板の製造方法 |
| US20120256232A1 (en) * | 2009-11-16 | 2012-10-11 | Translucent, Inc. | Multilayer Rare Earth Device |
| US20130099357A1 (en) * | 2011-10-21 | 2013-04-25 | Rytis Dargis | Strain compensated reo buffer for iii-n on silicon |
| US8796121B1 (en) * | 2013-11-19 | 2014-08-05 | Translucent, Inc. | Stress mitigating amorphous SiO2 interlayer |
-
2013
- 2013-11-19 US US14/083,672 patent/US8796121B1/en active Active
-
2014
- 2014-10-27 EP EP14864943.7A patent/EP3080834B1/en not_active Not-in-force
- 2014-10-27 CN CN201480058655.2A patent/CN105684132B/zh active Active
- 2014-10-27 WO PCT/US2014/062439 patent/WO2015076982A2/en active Application Filing
- 2014-10-27 JP JP2016527406A patent/JP6737983B2/ja not_active Expired - Fee Related
- 2014-10-27 US US15/031,504 patent/US9824886B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7199015B2 (en) * | 2000-08-08 | 2007-04-03 | Translucent Photonics, Inc. | Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon |
| US7498229B1 (en) * | 2005-02-09 | 2009-03-03 | Translucent, Inc. | Transistor and in-situ fabrication process |
| US20060246691A1 (en) * | 2005-04-29 | 2006-11-02 | Atanackovic Petar B | Signal and/or ground planes with double buried insulator layers and fabrication process |
| US20080308143A1 (en) * | 2007-06-15 | 2008-12-18 | Translucent Photonics, Inc. | Thin Film Semi-Conductor-on-Glass Solar Cell Devices |
| US20100109047A1 (en) * | 2007-07-26 | 2010-05-06 | Translucent, Inc. | Multijunction rare earth solar cell |
| US8039736B2 (en) * | 2008-08-18 | 2011-10-18 | Andrew Clark | Photovoltaic up conversion and down conversion using rare earths |
| US20130062610A1 (en) * | 2011-09-14 | 2013-03-14 | Andrew Clark | Lattice matched crystalline reflector |
| US8394194B1 (en) * | 2012-06-13 | 2013-03-12 | Rytis Dargis | Single crystal reo buffer on amorphous SiOx |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105684132B (zh) | 2019-06-21 |
| WO2015076982A3 (en) | 2015-11-05 |
| EP3080834B1 (en) | 2018-05-23 |
| EP3080834A4 (en) | 2017-06-21 |
| US9824886B2 (en) | 2017-11-21 |
| US8796121B1 (en) | 2014-08-05 |
| EP3080834A2 (en) | 2016-10-19 |
| JP2017503334A (ja) | 2017-01-26 |
| US20160240375A1 (en) | 2016-08-18 |
| JP6737983B2 (ja) | 2020-08-12 |
| WO2015076982A2 (en) | 2015-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105684132A (zh) | 缓和应力的无定形SiO2中间层 | |
| TWI222106B (en) | Semiconductor substrate, field-effect transistor, and their production methods | |
| US10796905B2 (en) | Manufacture of group IIIA-nitride layers on semiconductor on insulator structures | |
| CN109844184A (zh) | 用于功率应用和射频应用的工程化衬底结构 | |
| EP2151856A1 (en) | Relaxation of strained layers | |
| US10411035B2 (en) | Flexible single-crystalline semiconductor device and fabrication methods thereof | |
| JP2007096274A (ja) | 半導体ヘテロ構造、および半導体ヘテロ構造を形成する方法 | |
| US9147734B2 (en) | High quality GaN high-voltage HFETs on silicon | |
| EP2627803B1 (en) | Heterogrowth | |
| CN114207825A (zh) | 电子器件用基板及其制造方法 | |
| WO2011161190A1 (en) | Substrates for semiconductor devices | |
| CN113994032A (zh) | 电子器件用基板及其制造方法 | |
| CN102832104B (zh) | 从单个基底基板形成两个器件晶片的方法 | |
| CN102349148B (zh) | 应变材料层的晶格参数的调节 | |
| US9111996B2 (en) | Semiconductor-on-insulator structure and method of fabricating the same | |
| JP2004179462A (ja) | 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ | |
| CN101093847A (zh) | 半导体器件及其制造方法 | |
| CN106531682A (zh) | GeOI结构以及制备方法 | |
| CN107195534B (zh) | Ge复合衬底、衬底外延结构及其制备方法 | |
| EP2159836B1 (en) | Stiffening layers for the relaxation of strained layers | |
| JPH10270455A (ja) | 半導体基板の製造方法 | |
| TWI221009B (en) | A method for growing Ge epitaxial layers on Si substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20190603 Address after: British nangela Morgan Applicant after: IQE PLC Address before: American California Applicant before: TRANSLUCENT INC |