JP2003282439A - デバイス用基板およびデバイス用基板の製造方法 - Google Patents

デバイス用基板およびデバイス用基板の製造方法

Info

Publication number
JP2003282439A
JP2003282439A JP2002089820A JP2002089820A JP2003282439A JP 2003282439 A JP2003282439 A JP 2003282439A JP 2002089820 A JP2002089820 A JP 2002089820A JP 2002089820 A JP2002089820 A JP 2002089820A JP 2003282439 A JP2003282439 A JP 2003282439A
Authority
JP
Japan
Prior art keywords
device substrate
substrate
semiconductor material
plasma
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002089820A
Other languages
English (en)
Inventor
Amamitsu Higuchi
天光 樋口
Setsuya Iwashita
節也 岩下
Hiroshi Miyazawa
弘 宮澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002089820A priority Critical patent/JP2003282439A/ja
Priority to US10/401,288 priority patent/US7011706B2/en
Publication of JP2003282439A publication Critical patent/JP2003282439A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/46—Sulfur-, selenium- or tellurium-containing compounds
    • C30B29/48—AIIBVI compounds wherein A is Zn, Cd or Hg, and B is S, Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02557—Sulfides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/0256—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】 高品質な半導体材料層を有するデバイス用基
板、および、かかるデバイス用基板を製造するデバイス
用基板の製造方法を提供すること。 【解決手段】 図１に示すデバイス用基板１００は、Ｓ
ｉ（１１１）基板１１と、Ｓｉ（１１１）基板１１上に
エピタキシャル成長により形成され、希土類金属の酸化
物およびアルカリ土類金属の酸化物のうちの少なくとも
一方を含むバッファ層１２と、バッファ層１２上にエピ
タキシャル成長により形成され、ウルツ鉱型構造のII−
VI族の半導体材料およびウルツ鉱型構造のIII−Ｖ族の
半導体材料のうちの少なくとも一方を含む半導体材料層
１３とを有することを特徴とする。バッファ層１２は、
六方晶（００１）配向または立方晶（１１１）配向した
ものであるのが好ましく、半導体材料層１３は、六方晶
（００１）配向したものであるのが好ましい。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、デバイス用基板お
よびこのデバイス用基板の製造方法に関する。
【０００２】
【従来の技術】ＧａＮ等のIII−Ｖ族半導体材料や、Ｚ
ｎＯ等のII−VI族半導体材料は、いずれも、エネルギー
ギャップが２〜６ｅＶ程度の直接遷移型の半導体材料で
あるため、レーザーダイオード等の発光素子を構築する
際の材料としての開発が進められている。
【０００３】これらの半導体材料を薄膜として形成（成
膜）する場合、現状、これらを構成材料とする良質で大
型の単結晶基板が得られていないため、格子定数および
熱膨張係数の異なる基板上に、ヘテロエピタキシャル成
長を行わざるを得ない。
【０００４】例えばＳｉ（１１１）基板上へ、ＡｌＮま
たはＧａＮをヘテロエピタキシャル成長により結晶成長
させる場合、以下のような問題があった。
【０００５】すなわち、Ｓｉ（１１１）面のＳｉ−Ｓｉ
間距離は０．３８４ｎｍであるが、ＧａＮの格子定数
は、ａ＝０．３１９２ｎｍ、ｃ＝０．５１９６ｎｍであ
り、また、ＡｌＮの格子定数は、ａ＝０．３１１２ｎ
ｍ、ｃ＝０．４９８０ｎｍであるため、いずれも、Ｓｉ
（１１１）面との格子不整合が数１０％と非常に大き
い。
【０００６】したがって、これらの半導体材料をＳｉ
（１１１）基板上に、ヘテロエピタキシャル成長させた
場合、その結晶は格子歪みを受け、品質が低下するとい
う問題があった。また、このような半導体材料層を用い
て発光素子を構築すると、その素子特性も劣化してしま
う。
【０００７】
【発明が解決しようとする課題】本発明の目的は、高品
質な半導体材料層を有するデバイス用基板、および、か
かるデバイス用基板を製造するデバイス用基板の製造方
法を提供することにある。
【０００８】
【課題を解決するための手段】このような目的は、下記
（１）〜（２３）の本発明により達成される。
【０００９】（１） Ｓｉ（１１１）基板と、前記Ｓｉ
（１１１）基板上にエピタキシャル成長により形成さ
れ、希土類金属の酸化物およびアルカリ土類金属の酸化
物のうちの少なくとも一方を含むバッファ層と、前記バ
ッファ層上にエピタキシャル成長により形成され、ウル
ツ鉱型構造のII−VI族の半導体材料およびウルツ鉱型構
造のIII−Ｖ族の半導体材料のうちの少なくとも一方を
含む半導体材料層とを有することを特徴とするデバイス
用基板。
【００１０】（２） 前記希土類金属は、Ｌａ、Ｃｅ、
Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈ
ｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｙのうちの少なくとも１
種である上記（１）に記載のデバイス用基板。
【００１１】（３） 前記アルカリ土類金属は、Ｍｇ、
Ｃａ、Ｓｒ、Ｂａのうちの少なくとも１種である上記
（１）または（２）に記載のデバイス用基板。
【００１２】（４） 前記バッファ層は、六方晶（００
１）配向または立方晶（１１１）配向したものである上
記（１）ないし（３）のいずれかに記載のデバイス用基
板。
【００１３】（５） 前記バッファ層は、平均厚さが１
０ｎｍ以下である上記（１）ないし（４）のいずれかに
記載のデバイス用基板。
【００１４】（６） 前記ウルツ鉱型構造のII−VI族の
半導体材料は、Ｚｎ化合物、Ｃｄ化合物、または、これ
らを含む固溶体のうちの少なくとも１種である上記
（１）ないし（５）のいずれかに記載のデバイス用基
板。
【００１５】（７） 前記Ｚｎ化合物は、ＺｎＯ、Ｚｎ
ＳまたはＺｎＳｅである上記（６）に記載のデバイス用
基板。
【００１６】（８） 前記Ｃｄ化合物は、ＣｄＳまたは
ＣｄＳｅである上記（６）または（７）に記載のデバイ
ス用基板。
【００１７】（９） 前記ウルツ鉱型構造のIII−Ｖ族
の半導体材料は、ＧａＮ、ＧａＮのＧａの一部を他のII
I族元素の少なくとも１種で置換したもの、ＧａＮのＮ
の一部を他のＶ族の少なくとも１種で置換したもの、ま
たは、これらを含む固溶体のうちの少なくとも１種であ
る上記（１）ないし（８）のいずれかに記載のデバイス
用基板。
【００１８】（１０） 前記半導体材料層は、六方晶
（００１）配向したものである上記（１）ないし（９）
のいずれかに記載のデバイス用基板。
【００１９】（１１） Ｓｉ（１１１）基板を洗浄する
工程と、減圧状態で、酸素プラズマと、希土類金属のプ
ラズマおよびアルカリ土類金属のプラズマのうちの少な
くとも一方とを含むプラズマを、前記Ｓｉ（１１１）基
板上に照射して、希土類金属の酸化物およびアルカリ土
類金属の酸化物のうちの少なくとも一方を含むバッファ
層を、エピタキシャル成長させることにより形成する工
程と、減圧状態で、II族元素のプラズマとVI族元素のプ
ラズマとを含むプラズマ、および、III族元素のプラズ
マとＶ族元素のプラズマとを含むプラズマのうちの少な
くとも一方を、前記バッファ層上に照射して、ウルツ鉱
型構造のII−VI族の半導体材料およびウルツ鉱型構造の
III−Ｖ族の半導体材料のうちの少なくとも一方を含む
半導体材料層を、エピタキシャル成長させることにより
形成する工程とを有することを特徴とするデバイス用基
板の製造方法。
【００２０】（１２） 前記Ｓｉ（１１１）基板は、自
然酸化膜が除去されていないものである上記（１１）に
記載のデバイス用基板の製造方法。
【００２１】（１３） 前記Ｓｉ（１１１）基板を洗浄
する工程において、再構成表面または水素終端表面を得
るための処理を行わない上記（１１）または（１２）に
記載のデバイス用基板の製造方法。
【００２２】（１４） 前記バッファ層を形成する工程
において、前記酸素プラズマよりも、前記希土類金属の
プラズマおよび／または前記アルカリ土類金属のプラズ
マを選択的に前記Ｓｉ（１１１）基板上に照射すること
により、前記自然酸化膜を除去しつつ、前記バッファ層
をエピタキシャル成長させる上記（１２）または（１
３）に記載のデバイス用基板の製造方法。
【００２３】（１５） 前記希土類金属は、Ｌａ、Ｃ
ｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄ
ｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｙのうちの少なく
とも１種である上記（１１）ないし（１４）のいずれか
に記載のデバイス用基板の製造方法。
【００２４】（１６） 前記バッファ層を、六方晶（０
０１）または立方晶（１１１）配向でエピタキシャル成
長させる上記（１１）ないし（１５）のいずれかに記載
のデバイス用基板の製造方法。
【００２５】（１７） 前記バッファ層の平均厚さを、
１０ｎｍ以下とする上記（１１）ないし（１６）のいず
れかに記載のデバイス用基板の製造方法。
【００２６】（１８） 前記ウルツ鉱型構造のII−VI族
の半導体材料は、Ｚｎ化合物、Ｃｄ化合物、または、こ
れらを含む固溶体のうちの少なくとも１種である上記
（１１）ないし（１７）のいずれかに記載のデバイス用
基板の製造方法。
【００２７】（１９） 前記Ｚｎ化合物は、ＺｎＯ、Ｚ
ｎＳまたはＺｎＳｅである上記（１８）に記載のデバイ
ス用基板の製造方法。
【００２８】（２０） 前記Ｃｄ化合物は、ＣｄＳまた
はＣｄＳｅである上記（１８）または（１９）に記載の
デバイス用基板の製造方法。
【００２９】（２１） 前記ウルツ鉱型構造のIII−Ｖ
族の半導体材料は、ＧａＮ、ＧａＮのＧａの一部を他の
III族元素の少なくとも１種で置換したもの、ＧａＮの
Ｎの一部を他のＶ族の少なくとも１種で置換したもの、
または、これらを含む固溶体のうちの少なくとも１種で
ある上記（１１）ないし（２０）のいずれかに記載のデ
バイス用基板の製造方法。
【００３０】（２２） 前記半導体材料層を、六方晶
（００１）配向でエピタキシャル成長させる上記（１
１）ないし（２１）のいずれかに記載のデバイス用基板
の製造方法。
【００３１】（２３） 前記プラズマを、レーザー光を
用いて発生させる上記（１１）ないし（２２）のいずれ
かに記載のデバイス用基板の製造方法。
【００３２】
【発明の実施の形態】以下、本発明のデバイス用基板お
よびデバイス用基板の製造方法の好適な実施形態につい
て説明する。
【００３３】図１は、本発明のデバイス用基板の実施形
態を示す縦断面図であり、図２は、本発明のデバイス用
基板の製造方法を説明するための図（縦断面図）であ
り、図３は、各種化合物の結晶の格子定数、原子間距離
を示す図（表）である。
【００３４】図１に示すデバイス用基板１００は、Ｓｉ
（１１１）基板１１と、このＳｉ（１１１）基板１１上
に形成されたバッファ層１２と、このバッファ層１２上
に形成された半導体材料層１３とを有している。
【００３５】Ｓｉ（１１１）基板１１は、後述するバッ
ファ層１２および半導体材料層１３とを支持するための
もの、すなわち、デバイス用基板１００の基材となるも
のであり、平板状をなす部材で構成されている。
【００３６】ここで、デバイス用基板１００の基材とし
て、Ｓｉ（１１１）基板１１を採用したのは、以下の理
由からである。
【００３７】まず、Ｓｉ基板は、汎用的な基板であるた
め、Ｓｉ基板を用いることによりデバイス用基板１００
の製造コストの低減を図ることができる。
【００３８】また、Ｓｉ基板には、Ｓｉ（１１１）基板
１１の他、例えばＳｉ（１００）基板、Ｓｉ（１１０）
基板等があるが、Ｓｉ（１１１）基板１１のＳｉ−Ｓｉ
間の距離は、他のＳｉ基板のそれと比較して、後述する
半導体材料層１３の構成に用いられる半導体材料の結晶
の格子定数（ａ軸長）に近いものである（図３参照）。
【００３９】このようなことから、デバイス用基板１０
０の基材として、Ｓｉ基板を選択し、その中でも、特に
Ｓｉ（１１１）基板１１を選択した。
【００４０】以下、このＳｉ（１１１）基板１１を、単
に、「Ｓｉ基板１１」と言う。このＳｉ基板１１の平均
厚さとしては、特に限定されないが、例えば、１０〜１
０００μｍ程度であるのが好ましく、１００〜６００μ
ｍ程度であるのがより好ましい。Ｓｉ基板１１の平均厚
さを、前記範囲とすることにより、デバイス用基板１０
０では、十分な強度を確保しつつ、その薄型化（小型
化）を図ることができるという利点がある。
【００４１】このようなＳｉ基板１１上には、薄膜より
なるバッファ層１２が設けられ（形成され）ている。
【００４２】前述のように、Ｓｉ基板１１は、他のＳｉ
基板に比較して、Ｓｉ−Ｓｉ間距離が、後述する半導体
材料層１３に用いられる半導体材料の結晶の格子定数
（ａ軸長）に近いものであるが、このＳｉ基板１１上
に、直接、半導体材料層１３を形成した場合、エピタキ
シャル成長させることができなかったり、格子不整合に
より、十分な密着性（接合性）を得ることができなかっ
たり等する。
【００４３】そこで、本発明者は、かかる不都合を解消
するためには、Ｓｉ基板１１と半導体材料層１３との間
に何らかのバッファ層を設けることが有効であり、特
に、バッファ層１２の構成材料として、Ｓｉ基板１１の
Ｓｉ−Ｓｉ間距離と、前記半導体材料の結晶の格子定数
との双方に結晶の格子定数が比較的近い化合物であっ
て、かつ、Ｓｉ基板１１上へ容易にエピタキシャル成長
し得るものが有効であるとの考えに至り、鋭意研究を重
ねた結果、このような化合物として、希土類金属の酸化
物またはアルカリ土類金属の酸化物が好適であることを
見出した。
【００４４】すなわち、本発明では、バッファ層１２
を、希土類金属の酸化物およびアルカリ土類金属の酸化
物の少なくとも一方を含むもの（好ましくは、これらを
主材料とするもの）とした。これにより、前述したよう
な不都合を防止することができる。
【００４５】また、かかるバッファ層１２上には、後述
する半導体材料層１３を、容易かつ確実にエピタキシャ
ル成長により形成することができ、高品質なものを得る
ことができる。
【００４６】さて、希土類金属としては、特に限定され
ず、種々のものを用いることができるが、Ｌａ、Ｃｅ、
Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈ
ｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｙのうちの少なくとも１
種であるのが好ましい。このような希土類金属の酸化物
は、Ｓｉ（１１１）のＳｉ−Ｓｉ間距離および後述する
半導体材料層１３に用いられる半導体材料の結晶の格子
定数の双方との格子不整合が小さく、かつ、Ｓｉ基板１
１上に容易にエピタキシャル成長するので、Ｓｉ基板１
１と半導体材料層１３との接合性をより向上させること
ができるとともに、後述する半導体材料層１３をより高
品質なものとすることができる。
【００４７】一方、アルカリ土類金属としても、特に限
定されず、種々のものを用いることができるが、Ｍｇ、
Ｃａ、Ｓｒ、Ｂａのうちの少なくとも１種であるのが好
ましい。このようなアルカリ土類金属の酸化物は、Ｓｉ
（１１１）のＳｉ−Ｓｉ間距離および後述する半導体材
料層１３に用いられる半導体材料の結晶の格子定数の双
方との格子不整合が小さく、かつ、Ｓｉ基板１１上に容
易にエピタキシャル成長するので、Ｓｉ基板１１と半導
体材料層１３との接合性をより向上させることができる
とともに、後述する半導体材料層１３をより高品質なも
のとすることができる。
【００４８】さらに、バッファ層１２としては、例え
ば、六方晶（００１）配向、立方晶（１１１）配向、菱
面体晶（１１１）配向したもののいずれであってもよい
が、これらの中でも、特に、六方晶（００１）配向また
は立方晶（１１１）配向したものであるのが好ましい。
バッファ層１２を六方晶（００１）配向または立方晶
（１１１）配向したものとすることにより、バッファ層
１２の平均厚さを比較的小さくすることができる。この
ため、化学的に不安定な希土類金属の酸化物やアルカリ
土類金属の酸化物でバッファ層１２を構成する場合であ
っても、デバイス用基板１００を化学的に安定なものと
することができる。
【００４９】このような観点からは、バッファ層１２
は、できるだけ薄く形成するのが好ましく、具体的に
は、その平均厚さが１０ｎｍ以下であるのが好ましく、
５ｎｍ以下であるのがより好ましい。これにより、前述
したような効果をより顕著なものとすることができる。
【００５０】なお、バッファ層１２を、前述したような
各種化合物のうちの２種以上を組み合わせて構成する場
合、バッファ層１２を、これらの比率が、例えば厚さ方
向に連続的にまたは段階的に変化するものとすることが
できる。
【００５１】バッファ層１２上には、半導体材料層１３
が設けられ（形成され）ている。この半導体材料層１３
は、バッファ層１２上にエピタキシャル成長により形成
され、ウルツ鉱型構造のII−VI族の半導体材料およびウ
ルツ鉱型構造のIII−Ｖ族の半導体材料のうちの少なく
とも一方を含むもの（好ましくは、これらを主材料とす
るもの）である。
【００５２】かかるウルツ鉱型構造の半導体材料、特
に、ウルツ鉱型構造のII−VI族の半導体材料およびウル
ツ鉱型構造のIII−Ｖ族の半導体材料は、いずれも、エ
ネルギーギャップ（バンドギャップ）が２〜６ｅＶ程度
の直接遷移型の半導体材料である。このため、かかるデ
バイス用基板１００を用いて、例えばレーザーダイオー
ド等の発光素子（デバイス）を構築した場合、優れた発
光特性（デバイス特性）を有するものとすることができ
る。
【００５３】ウルツ鉱型構造のII−VI族の半導体材料と
しては、特に限定されず、種々のものを用いることがで
きるが、Ｚｎ化合物、Ｃｄ化合物、または、これらを含
む固溶体のうちの少なくとも１種であるのが好ましい。
これらのウルツ鉱型構造のII−VI族の半導体材料を用い
ることにより、デバイス用基板１００を各種デバイスを
構築する上でより有用なものとすることができるととも
に、半導体材料の種類等を適宜選択することにより、得
られる各種デバイスの特性を任意のものに、容易に設定
することができる。
【００５４】特に、Ｚｎ化合物としては、ＺｎＯ、Ｚｎ
ＳまたはＺｎＳｅが好適であり、一方、Ｃｄ化合物とし
ては、ＣｄＳまたはＣｄＳｅが好適である。これらの化
合物を用いることにより、前述したような効果をより顕
著なものとすることができる。
【００５５】また、ウルツ鉱型構造のIII−Ｖ族の半導
体材料としても、特に限定されず、種々のものを用いる
ことができるが、ＧａＮ、ＧａＮのＧａの一部を他のII
I族元素の少なくとも１種で置換したもの、ＧａＮのＮ
の一部をＶ族元素の少なくとも１種で置換したもの、ま
たは、これらを含む固溶体のうちの少なくとも１種であ
るのが好ましい。これらのウルツ鉱型構造のIII−Ｖ族
の半導体材料を用いることにより、デバイス用基板１０
０を前述のような発光素子等の各種デバイスを構築する
上でより有用なものとすることができるとともに、半導
体材料の種類等を適宜選択することにより、得られる各
種デバイスの特性を任意のものに、容易に設定すること
ができる。
【００５６】特に、前記III族元素としては、Ｂ、Ａ
ｌ、Ｉｎが好適であり、一方、前記Ｖ族元素としては、
Ｐ、Ａｓ、Ｓｂが好適である。これらの化合物を用いる
ことにより、前述したような効果をより顕著なものとす
ることができる。
【００５７】さらに、半導体材料層１３としては、例え
ば、六方晶（００１）配向、立方晶（１１１）配向した
もののいずれであってもよいが、これらの中でも、特
に、六方晶（００１）配向したものであるのが好まし
い。これにより、バッファ層１２との格子不整合を小さ
くすることができ、半導体材料層１３の結晶性を向上さ
せ、さらに発光特性を向上させることができる。
【００５８】半導体材料層１３の平均厚さとしては、特
に限定されないが、１０〜１０００ｎｍ程度とするのが
好ましく、１００〜５００ｎｍ程度とするのがより好ま
しい。
【００５９】なお、半導体材料層１３を、前述したよう
な各種化合物のうちの２種以上を組み合わせて構成する
場合、半導体材料層１３を、これらの比率が、例えば厚
さ方向に連続的にまたは段階的に変化するものとするこ
とができる。
【００６０】次に、本発明のデバイス用基板１００の製
造方法について、図２を参照しつつ説明する。
【００６１】前述したデバイス用基板１００は、例え
ば、次のようにして製造することができる。
【００６２】以下に示すデバイス用基板１００の製造方
法は、Ｓｉ基板１１を洗浄する工程（Ｓｉ基板洗浄工
程）と、Ｓｉ基板１１上にバッファ層１２を形成する工
程（バッファ層形成工程）と、バッファ層１２上に半導
体材料層１３を形成する工程（半導体材料層形成工程）
とを有している。以下、各工程について、順次説明す
る。
【００６３】まず、Ｓｉ基板１１を用意する。このＳｉ
基板１１には、厚さが均一で、たわみや傷のないものが
好適に使用される。
【００６４】［１］Ｓｉ基板洗浄工程 まず、Ｓｉ基板１１を洗浄する。すなわち、Ｓｉ基板１
１の表面に付着した付着物を除去（例えば、脱脂等）す
る。
【００６５】この付着物の除去は、例えば、Ｓｉ基板１
１と除去液とを接触させることにより行うことができ
る。
【００６６】Ｓｉ基板１１と除去液との接触方法として
は、特に限定されないが、例えば、Ｓｉ基板１１を除去
液中に浸漬する方法（浸漬法）、Ｓｉ基板１１の表面に
除去液を噴霧（シャワー）する方法、Ｓｉ基板１１の表
面に除去液を塗布する方法（塗布法）等が挙げられる。
【００６７】これらの中でも、前記接触方法としては、
浸漬法を用いるのが好ましい。かかる浸漬法によれば、
容易かつ確実に、Ｓｉ基板１１の表面から付着物（例え
ば、有機物等）を除去することができる。また、浸漬法
によれば、同時に複数（大量）のＳｉ基板１１を処理す
ることができるという利点もある。
【００６８】また、この場合、除去液に超音波振動を与
えつつ行うようにしてもよいし、Ｓｉ基板１１および除
去液の少なくとも一方を揺動させつつ行うようにしても
よい。
【００６９】除去液としては、例えば、メチルアルコー
ル、エチルアルコール、プロピルアルコール、ブチルア
ルコールのようなアルコール類、アセトン、メチルエチ
ルケトン、メチルイソブチルケトンのようなケトン類、
酢酸エチル、酢酸メチルのようなエステル類、ジエチル
エーテル、ジイソプロピルエーテル、テトラヒドロフラ
ン、ジオキサンのようなエーテル類、アセトニトリル、
プロピオニトリルのようなニトリル類、塩化メチレン、
クロロホルム、１，２−ジクロロエタン、１，１，２，
２−テトラクロロエタンのようなハロゲン化炭化水素
類、ｎ−ヘキサン、石油エーテル、トルエン、ベンゼ
ン、キシレンのような炭化水素類等の各種有機溶媒が挙
げられ、これらのうちの１種または２種以上を組み合わ
せて用いることができる。
【００７０】このＳｉ基板１１は、その表面の自然酸化
膜を除去しないもの、自然酸化膜を除去したもののいず
れを、次工程［２］に供するようにしてもよいが、自然
酸化膜を除去しないものを用いるのが好ましい。換言す
れば、本発明のデバイス用基板の製造方法では、自然酸
化膜を除去しないＳｉ基板１１を用いることができる。
これにより、自然酸化膜を除去する操作を省略すること
ができる。
【００７１】かかる自然酸化膜を除去する操作として
は、Ｓｉ基板１１表面に、再構成表面を得るための処理
または水素終端表面を得るための処理等が挙げられる
が、本工程［１］では、これらを省略する（行わないよ
うにする）ことができるので、デバイス用基板１００の
製造方法を簡素化することができ、製造時間の短縮と製
造コストの低減とを図ることができ、有利である。
【００７２】したがって、Ｓｉ基板１１の表面には、自
然酸化膜１４が存在している（図２（ａ）参照）。
【００７３】［２］バッファ層形成工程 次に、Ｓｉ基板１１上にバッファ層１２を形成する。こ
れは、例えば、次のようにして行うことができる。
【００７４】まず、Ｓｉ基板１１を基板ホルダーに装填
する。次いで、この状態で、Ｓｉ基板１１を、例えば、
室温での背圧が１３３×１０ −９〜１３３×１０−６Ｐ
ａ（１×１０−９〜１×１０−６Ｔｏｒｒ）程度に減圧
された真空装置内に設置する。
【００７５】なお、真空装置内には、Ｓｉ基板１１に対
向して、前述したようなバッファ層１２の構成元素を含
む第１ターゲット（バッファ層用ターゲット）が所定距
離、離間して配置されている。このターゲットとして
は、目的とするバッファ層１２の組成と同一の組成また
は近似組成のものが好適に使用される。
【００７６】次いで、例えば赤外線ランプ（加熱手段）
等を用いて、Ｓｉ基板１１を加熱して、昇温する。
【００７７】昇温速度は、特に限定されないが、１〜２
０℃／分程度とするのが好ましく、５〜１５℃／分程度
とするのがより好ましい。
【００７８】また、Ｓｉ基板１１の温度（到達温度）
も、特に限定されないが、例えば、５００〜９００℃程
度とするのが好ましく、６００〜８００℃程度とするの
がより好ましい。
【００７９】なお、このとき、Ｓｉ基板１１の温度上昇
に伴って、自然酸化膜１４の一部が、ＳｉＯとして蒸発
するために、真空装置内の圧力が一旦上昇する。その
後、Ｓｉ基板１１が前記所定温度に到達した時点では、
真空装置内の圧力は、一定の値となる。
【００８０】なお、昇温速度、Ｓｉ基板１１の温度、真
空装置内の圧力等の各条件は、Ｓｉ基板１１表面に、新
たな熱酸化膜が形成されないものであれば、前記範囲に
限定されるものではない。
【００８１】次いで、真空装置内の圧力が一定（例え
ば、１３３×１０−８〜１３３×１０ −６Ｐａ（１×１
０−８〜１×１０−６Ｔｏｒｒ）程度）になった後、す
なわち、減圧状態で、Ｓｉ基板１１上に、酸素プラズマ
と、希土類金属のプラズマおよびアルカリ土類金属のプ
ラズマのうちの少なくとも一方とを含むプラズマを照射
する。これにより、Ｓｉ基板１１上に、希土類金属の酸
化物およびアルカリ土類金属の酸化物のうちの少なくと
も一方を含むバッファ層を、エピタキシャル成長させ
て、膜状（薄膜）に形成（堆積）する。
【００８２】このプラズマは、前記第１ターゲット表面
に、例えば、レーザー光、アルゴンガス（不活性ガス）
プラズマ、電子線等を照射（入射）することにより発生
させることができる。
【００８３】これらの中でも、プラズマは、特に、レー
ザー光を用いて発生させるのが好ましい。このレーザー
光を用いる方法によれば、レーザー光の入射窓を備えた
簡易な構成の真空装置を用いて、容易かつ確実にプラズ
マを発生させ、バッファ層１２を形成することができ
る。
【００８４】レーザー光は、好ましくは波長が１５０〜
３００ｎｍ程度、パルス長が１〜１００ｎｓ程度のパル
ス光とされる。具体的には、このようなレーザー光とし
ては、ＡｒＦエキシマレーザー、ＫｒＦエキシマレーザ
ー、ＸｅＣｌエキシマレーザーのようなエキシマレーザ
ー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＣＯ２レーザ
ー等が挙げられるが、これらの中でも、特に、ＡｒＦエ
キシマレーザーまたはＫｒＦエキシマレーザーが好適で
ある。ＡｒＦエキシマレーザーおよびＫｒＦエキシマレ
ーザーは、取り扱いが容易であり、また、より容易かつ
確実にプラズマを発生させることができる。
【００８５】また、このようなプラズマ（プラズマプル
ーム）は、それらのうち、酸素プラズマよりも、希土類
金属のプラズマおよびアルカリ土類金属のプラズマのう
ちの少なくとも一方のプラズマを選択的にＳｉ基板１１
上に照射するようにするのが好ましい。これにより、Ｓ
ｉよりも熱力学的に酸素と結合しやすい希土類金属のプ
ラズマおよびアルカリ土類金属のプラズマが、自然酸化
膜１４のＳｉと置換するようにして、より容易に希土類
金属の酸化物およびアルカリ土類金属の酸化物を得るこ
とができる。すなわち、Ｓｉ基板１１表面の自然酸化膜
１４を除去しつつ、バッファ層１２をエピタキシャル成
長させることができる。
【００８６】このような観点からは、バッファ層１２の
形成における各条件を、例えば、次のようにすることが
できる。
【００８７】レーザー光の周波数は、３Ｈｚ以下とする
のが好ましく、１．５Ｈｚ以下とするのがより好まし
い。
【００８８】レーザー光のエネルギー密度は、０．５Ｊ
／ｃｍ２以上とするのが好ましく、２Ｊ／ｃｍ２以上と
するのがより好ましい。
【００８９】Ｓｉ基板１１の温度は、５５０〜８５０℃
程度とするのが好ましく、６５０〜７５０℃程度とする
のがより好ましい。
【００９０】Ｓｉ基板１１と第１ターゲットとの距離
は、５０ｍｍ以下であるのが好ましく、３５ｍｍ以下で
あるのがより好ましい。
【００９１】また、真空装置内の圧力は、１３３×１０
−４Ｐａ（１×１０−４Ｔｏｒｒ）以下であるのが好ま
しく、１３３×１０−６Ｐａ（１×１０−６Ｔｏｒｒ）
以下であるのがより好ましい。
【００９２】バッファ層１２の形成における各条件を、
それぞれ、前記範囲とすることにより、酸素プラズマよ
りも、希土類金属のプラズマおよびアルカリ土類金属の
プラズマのうちの少なくとも一方のプラズマを、より選
択的にＳｉ基板１１上に照射することができる。このた
め、自然酸化膜１４を除去しつつ、バッファ層１２をよ
り確実に形成することができる。
【００９３】また、このとき、レーザー光の照射時間
（プラズマのＳｉ基板１１上への照射時間）を適宜設定
することにより、バッファ層１２の平均厚さを前述した
ような範囲に調整することができる。このレーザー光の
照射時間としては、前記各条件によっても異なるが、通
常、２００秒以下とするのが好ましく、１００秒以下と
するのがより好ましい。以上のようにして、バッファ層
１２が得られる（図２（ｂ）参照）。
【００９４】［３］半導体材料層形成工程 次に、バッファ層１２上に半導体材料層１３を形成す
る。これは、例えば、次のようにして行うことができ
る。
【００９５】なお、半導体材料層１３の形成に先立っ
て、前記第１ターゲットに代わり、バッファ層１２（Ｓ
ｉ基板１１）に対向して、前述したような半導体材料層
１３の構成元素を含む第２ターゲット（半導体材料層用
ターゲット）が所定距離、離間して配置される。このタ
ーゲットとしては、目的とする半導体材料層１３の組成
と同一の組成または近似組成のものが好適に使用され
る。
【００９６】前記工程［２］に引き続き、減圧状態で、
バッファ層１２上に、II族元素のプラズマとVI族元素の
プラズマとを含むプラズマ、および、III族元素のプラ
ズマとＶ族元素のプラズマとを含むプラズマのうちの少
なくとも一方を照射する。これにより、バッファ層１２
上に、ウルツ鉱型構造の半導体材料（前述した通りであ
る）を含む半導体材料層１３を、エピタキシャル成長さ
せて、膜状（薄膜または厚膜）に形成（堆積）する。
【００９７】このプラズマは、前記第２ターゲット表面
に、前記工程［２］と同様に、レーザー光を照射（入
射）すること（用いること）により発生させるのが好ま
しい。
【００９８】このようなレーザー光としては、前記工程
［２］と同様に、ＡｒＦエキシマレーザーまたはＫｒＦ
エキシマレーザーが好適である。
【００９９】また、半導体材料層１３の形成における各
条件は、各種元素プラズマ（プラズマプルーム）が、所
定の比率（すなわち、ウルツ鉱型構造の半導体材料にお
ける組成比）で、バッファ層１２上に到達し、かつ、半
導体材料層１３がエピタキシャル成長し得るものであれ
ばよく、例えば、次のようにすることができる。
【０１００】レーザー光の周波数は、３０Ｈｚ以下とす
るのが好ましく、１５Ｈｚ以下とするのがより好まし
い。
【０１０１】レーザー光のエネルギー密度は、０．５Ｊ
／ｃｍ２以上とするのが好ましく、２Ｊ／ｃｍ２以上と
するのがより好ましい。
【０１０２】バッファ層１２が形成されたＳｉ基板１１
の温度は、５００〜９００℃程度とするのが好ましく、
６００〜８００℃程度とするのがより好ましい。
【０１０３】バッファ層１２が形成されたＳｉ基板１１
と第２ターゲットとの距離は、７０ｍｍ以下とするのが
好ましく、５５ｍｍ以下とするのがより好ましい。
【０１０４】また、真空装置内の圧力は、１気圧以下で
あるのが好ましく、１３３×１０− ２Ｐａ（１×１０
−２Ｔｏｒｒ）以下であるのがより好ましい。
【０１０５】なお、必要に応じて、真空装置内には、ウ
ルツ鉱型構造の半導体材料を構成する元素のガスやラジ
カルを供給することもできる。この場合、真空装置内の
圧力は、１気圧以下であるのが好ましく、そのうち、前
記元素の真空装置内の分圧は、元素のガス供給下で１３
３×１０−３Ｐａ（１×１０−３Ｔｏｒｒ）以上とする
のが好ましく、元素のラジカル（原子状ラジカル）供給
下で１３３×１０−５Ｐａ（１×１０−５Ｔｏｒｒ）以
上とするのが好ましい。
【０１０６】また、このとき、レーザー光の照射時間
（プラズマのバッファ層１２上への照射時間）を適宜設
定することにより、半導体材料層１３の平均厚さを前述
したような範囲に調整することができる。このレーザー
光の照射時間は、前記各条件によっても異なるが、通
常、３〜９０分程度とするのが好ましく、１５〜４５分
程度とするのがより好ましい。
【０１０７】なお、前記各条件を適宜設定することによ
り、必要に応じて、前記Ｓｉ基板１１の一部（例えば、
バッファ層１２との界面付近）には、ＳｉＯ２層（熱酸
化膜）を形成することもできる。
【０１０８】以上のようにして、半導体材料層１３が得
られる（図２（ｃ）参照）。以上のような工程［１］〜
［３］を経て、デバイス用基板１００が製造される。
【０１０９】
【実施例】次に、本発明の具体的実施例について説明す
る。
【０１１０】（実施例１）次のようにして、図１に示す
デバイス用基板を製造した。
【０１１１】−０Ａ− まず、Ｓｉ（１１１）基板を用
意した。なお、このＳｉ（１１１）基板は、自然酸化膜
が除去されておらず、その平均厚さが６００μｍのもの
を用意した。また、その表面には平均厚さが２ｎｍの自
然酸化膜が形成されていた。
【０１１２】−１Ａ− 次に、Ｓｉ（１１１）基板を脱
脂洗浄した。Ｓｉ（１１１）基板を、エチルアルコール
とアセトンとの混合溶媒（除去液）に浸漬させ、かかる
混合溶媒に超音波振動を与えつつ脱脂洗浄を行った。な
お、エチルアルコールとアセトンとの配合比は、体積比
で１：１とした。
【０１１３】−２Ａ− 次に、Ｓｉ（１１１）基板上
に、Ｌａ２Ｏ３層（希土類金属の酸化物層：バッファ
層）を形成した。
【０１１４】まず、Ｓｉ（１１１）基板を基板ホルダー
に装填し、室温での背圧１３３×１０−８Ｐａ（１×１
０−８Ｔｏｒｒ）の真空装置内に基板ホルダーごと設置
した。
【０１１５】次いで、Ｓｉ（１１１）基板を、赤外線ラ
ンプを用いて、１０℃／分で７００℃まで加熱昇温し
た。
【０１１６】なお、Ｓｉ（１１１）基板の温度が５００
℃以上で、Ｓｉ（１１１）基板表面の自然酸化膜の一部
がＳｉＯとして蒸発し、真空装置内の圧力が１３３×１
０− ６Ｐａ（１×１０−６Ｔｏｒｒ）まで上昇したが、
Ｓｉ（１１１）基板の温度が７００℃に到達した時点で
は、真空装置内の圧力が６６５×１０−７Ｐａ（５×１
０−７Ｔｏｒｒ）で一定の値となった。
【０１１７】このときのＳｉ（１１１）基板の表面（上
面）を、反射高速電子線回折（Reflection High Energy
Electron Diffraction：ＲＨＥＥＤ）により、その場
観察した。その結果、ＲＨＥＥＤパターンには回折パタ
ーンは観測されなかった。すなわち、Ｓｉ（１１１）７
×７再構成表面は形成されておらず、Ｓｉ（１１１）基
板は、自然酸化膜で覆われていることが判った。
【０１１８】次いで、真空装置内の圧力が一定（６６５
×１０−７Ｐａ（５×１０−７Ｔｏｒｒ））になった
後、Ｓｉ（１１１）基板（サンプル）に対向して配置さ
れたＬａ２Ｏ３ターゲット（第１Ａターゲット）表面
に、ＫｒＦエキシマレーザー（波長：２４６ｎｍ）のパ
ルス光（パルス長：１０ｎｓ）を入射し、Ｌａ２Ｏ３タ
ーゲット表面にＬａ、Ｏのプラズマプルームを発生させ
た。そして、これらのＬａ、ＯのプラズマプルームをＳ
ｉ（１１１）基板上に照射し、平均厚さが５ｎｍのＬａ
２Ｏ３層を形成した。なお、このＬａ２Ｏ３層の形成
は、以下に示す条件で行った。
【０１１９】 ・ＫｒＦエキシマレーザー エネルギー密度 ：２．４Ｊ／ｃｍ２ 周波数 ：１Ｈｚ ・レーザー照射時間 ：９０秒 ・サンプル温度 ：７００℃ ・サンプルとターゲットとの距離：３０ｍｍ ・真空装置内の圧力 ：６６５×１０−７Ｐａ（５×１０−７Ｔｏ ｒｒ）
【０１２０】得られたＬａ２Ｏ３層の表面（上面）を、
反射高速電子線回折（ＲＨＥＥＤ）により、その場観察
した。その結果、明らかな回折パターンが現れ、Ｌａ２
Ｏ３層は、Ｌａ２Ｏ３（００１）／Ｓｉ（１１１）、Ｌ
ａ２Ｏ３＜１００＞／／Ｓｉ＜１―１０＞の方位関係に
あり、六方晶（００１）配向でエピタキシャル成長をし
ていることが明らかになった。
【０１２１】−３Ａ− 次に、Ｌａ２Ｏ３層上に、Ｇａ
Ｎ層（ウルツ鉱型構造のIII−Ｖ族の半導体材料層）を
形成した。
【０１２２】まず、Ｌａ２Ｏ３ターゲットに代えて、Ｇ
ａＮターゲット（第２Ａターゲット）を、Ｌａ２Ｏ３層
が形成されたＳｉ（１１１）基板（サンプル）に対向し
て設置した。
【０１２３】次いで、ＧａＮターゲット表面に、ＫｒＦ
エキシマレーザー（波長：２４６ｎｍ）のパルス光（パ
ルス長：１０ｎｓ）を入射し、ＧａＮターゲット表面に
Ｇａ、Ｎのプラズマプルームを発生させた。そして、こ
れらのＧａ、ＮのプラズマプルームをＬａ２Ｏ３層上に
照射し、平均厚さが１００ｎｍのＧａＮ層を形成した。
なお、このＧａＮ層の形成は、以下に示す条件で行っ
た。
【０１２４】 ・ＫｒＦエキシマレーザー エネルギー密度 ：２．４Ｊ／ｃｍ２ 周波数 ：１０Ｈｚ ・レーザー照射時間 ：３０分 ・サンプル温度 ：７００℃ ・サンプルとターゲットとの距離：４０ｍｍ ・真空装置内の圧力（窒素分圧）：１３３×１０−２Ｐａ（１×１０−２Ｔｏ ｒｒ）（窒素ガス供給下）
【０１２５】得られたＧａＮ層の表面（上面）を、反射
高速電子線回折（ＲＨＥＥＤ）により、その場観察し
た。その結果、明らかな回折パターンが現れ、ＧａＮ層
は、ＧａＮ（００１）／Ｌａ２Ｏ３（００１）／Ｓｉ
（１１１）、ＧａＮ＜１００＞／／Ｌａ２Ｏ３＜１００
＞／／Ｓｉ＜１−１０＞の方位関係にあり、六方晶（０
０１）配向でエピタキシャル成長していることが明らか
となった。
【０１２６】（実施例２〜実施例７）バッファ層および
半導体材料層の構成材料を、それぞれ、表１に示すもの
に代えた以外は、前記実施例１と同様にして、デバイス
用基板を製造した。
【０１２７】（実施例８）次のようにして、図１に示す
デバイス用基板を製造した。
【０１２８】−０Ｂ− まず、Ｓｉ（１１１）基板を用
意した。なお、このＳｉ（１１１）基板は、自然酸化膜
が除去されておらず、その平均厚さが１００μｍのもの
を用意した。また、その表面には平均厚さが２ｎｍの自
然酸化膜が形成されていた。
【０１２９】−１Ｂ− 次に、前記実施例１と同様にし
て、Ｓｉ（１１１）基板を脱脂洗浄した。
【０１３０】−２Ｂ− 次に、Ｓｉ（１１１）基板上
に、ＳｒＯ層（アルカリ土類金属の酸化物層：バッファ
層）を形成した。
【０１３１】まず、Ｓｉ（１１１）基板を基板ホルダー
に装填し、室温での背圧１３３×１０−８Ｔｏｒｒ（１
×１０−８Ｔｏｒｒ）の真空装置内に基板ホルダーごと
設置した。
【０１３２】次いで、Ｓｉ（１１１）基板を、赤外線ラ
ンプを用いて、１０℃／分で７００℃まで加熱昇温し
た。
【０１３３】なお、Ｓｉ（１１１）基板の温度が５００
℃以上で、Ｓｉ（１１１）基板表面の自然酸化膜の一部
がＳｉＯとして蒸発し、真空装置内の圧力が１３３×１
０− ６Ｐａ（１×１０−６Ｔｏｒｒ）まで上昇したが、
Ｓｉ（１００）基板の温度が７００℃に到達した時点で
は、真空装置内の圧力が６６５×１０−７Ｐａ（５×１
０−７Ｔｏｒｒ）で一定の値となった。
【０１３４】このときのＳｉ（１１１）基板の表面（上
面）を、反射高速電子線回折（Reflection High Energy
Electron Diffraction：ＲＨＥＥＤ）により、その場
観察した。その結果、ＲＨＥＥＤパターンには回折パタ
ーンは観測されなかった。すなわち、Ｓｉ（１１１）７
×７再構成表面は形成されておらず、Ｓｉ（１１１）基
板は、自然酸化膜で覆われていることが判った。
【０１３５】次いで、真空装置内の圧力が一定（６６５
×１０−７Ｐａ（５×１０−７Ｔｏｒｒ））になった
後、Ｓｉ（１１１）基板（サンプル）に対向して配置さ
れたＳｒＯターゲット（第１Ｂターゲット）表面に、Ｋ
ｒＦエキシマレーザー（波長：２４６ｎｍ）のパルス光
（パルス長：１０ｎｓ）を入射し、ＳｒＯターゲット表
面にＳｒ、Ｏのプラズマプルームを発生させた。そし
て、これらのＳｒ、ＯのプラズマプルームをＳｉ（１１
１）基板上に照射し、平均厚さが５ｎｍのＳｒＯ層を形
成した。なお、このＳｒＯ層の形成は、以下に示す条件
で行った。
【０１３６】 ・ＫｒＦエキシマレーザー エネルギー密度 ：２．４Ｊ／ｃｍ２ 周波数 ：１Ｈｚ ・レーザー照射時間 ：９０秒 ・サンプル温度 ：７００℃ ・サンプルとターゲットとの距離：３０ｍｍ ・真空装置内の圧力 ：６６５×１０−７Ｐａ（５×１０−７Ｔｏ ｒｒ）
【０１３７】得られたＳｒＯ層の表面（上面）を、反射
高速電子線回折（ＲＨＥＥＤ）により、その場観察し
た。その結果、明らかな回折パターンが現れ、ＳｒＯ層
は、ＳｒＯ（１１１）／Ｓｉ（１１１）、ＳｒＯ＜１―
１０＞／／Ｓｉ＜１―１０＞の方位関係にあり、立方晶
（１１１）配向でエピタキシャル成長をしていることが
明らかになった。
【０１３８】−３Ｂ− 次に、ＳｒＯ層上に、ＺｎＯ層
（ウルツ鉱型構造のII−VI族の半導体材料層）を形成し
た。
【０１３９】まず、ＳｒＯターゲットに代えて、ＺｎＯ
ターゲット（第２Ｂターゲット）を、ＳｒＯ層が形成さ
れたＳｉ（１１１）基板（サンプル）に対向して設置し
た。
【０１４０】次いで、ＺｎＯターゲット表面に、ＫｒＦ
エキシマレーザー（波長：２４６ｎｍ）のパルス光（パ
ルス長：１０ｎｓ）を入射し、ＺｎＯターゲット表面に
Ｚｎ、Ｏのプラズマプルームを発生させた。そして、こ
れらのＺｎ、ＯのプラズマプルームをＳｒＯ層上に照射
し、平均厚さが１００ｎｍのＺｎＯ層を形成した。な
お、このＺｎＯ層の形成は、以下に示す条件で行った。
【０１４１】 ・ＫｒＦエキシマレーザー エネルギー密度 ：２．４Ｊ／ｃｍ２ 周波数 ：１０Ｈｚ ・レーザー照射時間 ：３０分 ・サンプル温度 ：７００℃ ・サンプルとターゲットとの距離：４０ｍｍ ・真空装置内の圧力（酸素分圧）：１３３×１０−２Ｐａ（１×１０−２Ｔｏ ｒｒ）（酸素ガス供給下）
【０１４２】得られたＺｎＯ層の表面（上面）を、反射
高速電子線回折（ＲＨＥＥＤ）により、その場観察し
た。その結果、明らかな回折パターンが現れ、ＺｎＯ層
は、ＺｎＯ（００１）／ＳｒＯ（１１１）／Ｓｉ（１１
１）、ＺｎＯ＜１００＞／／ＳｒＯ＜１−１０＞／／Ｓ
ｉ＜１−１０＞の方位関係があり、六方晶（００１）配
向でエピタキシャル成長していることが明らかとなっ
た。
【０１４３】（実施例７〜実施例１９）バッファ層およ
び半導体材料層の構成材料を、それぞれ、表１に示すも
のに代えた以外は、前記実施例６と同様にして、デバイ
ス用基板を製造した。
【０１４４】（実施例２０）バッファ層および半導体材
料層の構成材料を、それぞれ、表１に示すものに代えた
以外は、前記実施例１および実施例６と同様にして、デ
バイス用基板を製造した。
【０１４５】（比較例１）バッファ層を省略した以外
は、前記実施例１と同様にして、デバイス用基板を製造
した。
【０１４６】（比較例２）バッファ層を省略した以外
は、前記実施例６と同様にして、デバイス用基板を製造
した。
【０１４７】（比較例３）バッファ層を省略し、半導体
材料層の構成材料を、表１に示すものに代えた以外は、
前記実施例６と同様にして、デバイス用基板を製造し
た。
【０１４８】（評価）各実施例および各比較例で製造し
たデバイス用基板のＸ線回折を行った。その結果、各実
施例および各比較例で、それぞれ得られたピークのうち
の最大のピークについて、その半値幅（°）を測定し
た。この結果を、表１に示す。
【０１４９】この半値幅は小さい程、半導体材料層の結
晶性が高いことを示すものである。なお、比較例１およ
び比較例２では、いずれも、半導体材料層をエピタキシ
ャル成長させることができず、評価不能であった。
【０１５０】
【表１】
【０１５１】表１からも明らかなように、各実施例は、
いずれも、半値幅が小さく、比較例３の半導体材料層よ
り結晶性に優れていた。
【０１５２】したがって、各実施例で製造されたデバイ
ス用基板は、いずれも、各種デバイスを構築する上で有
用なものであり、得られるデバイスの各種特性および信
頼性を高いものとすることができる。
【０１５３】また、Ｌａ２Ｏ３に代えて、Ｓｍ２Ｏ３、
Ｅｕ２Ｏ３、Ｇｄ２Ｏ３、Ｔｂ２Ｏ ３、Ｄｙ２Ｏ３、Ｈ
ｏ２Ｏ３、Ｅｒ２Ｏ３、Ｔｍ２Ｏ３、Ｙｂ２Ｏ３、Ｌｕ
２Ｏ ３、Ｙ２Ｏ３を用いて、また、ＧａＮに代えて、
（Ｇａ０．７Ｂ０．３）Ｎ、Ｇａ（Ｎ０．７Ｓ
ｂ０．３）を用いて、それぞれ、前記実施例１と同様に
して、デバイス用基板を製造し、前記と同様にして評価
した。その結果、前記各実施例と同様の結果が得られ
た。
【０１５４】
【発明の効果】以上述べたように、本発明によれば、高
品質の半導体材料層が得られる。
【０１５５】よって、本発明を用いて、各種デバイスを
構成することにより、得られるデバイスの各種特性およ
び信頼性を高いものとすることができる。
【０１５６】また、半導体材料層を構成する材料の種
類、組成等を適宜選択することにより、得られるデバイ
スの各種特性を任意のものに、容易に設定することがで
きる。
【図面の簡単な説明】
【図１】 本発明のデバイス用基板の実施形態を示す縦
断面図である。
【図２】 本発明のデバイス用基板の製造方法を説明す
るための図（縦断面図）である。
【図３】 各種化合物の結晶の格子定数、原子間距離を
示す図（表）である。
【符号の説明】
１００……デバイス用基板 １１……Ｓｉ（１１１）基
板 １２……バッファ層 １３……半導体材料層 １４
……自然酸化膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮澤 弘 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 Ｆターム(参考） 5F045 AA12 AA14 AA16 AB40 AD09 AD10 AD11 AD12 AE02 AE03 AE05 AE07 AE09 AE11 AE13 AE15 AF03 BB12 CA12 CB02 DA53 5F052 JA07 KA01 KA05

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 Ｓｉ（１１１）基板と、 前記Ｓｉ（１１１）基板上にエピタキシャル成長により
    形成され、希土類金属の酸化物およびアルカリ土類金属
    の酸化物のうちの少なくとも一方を含むバッファ層と、 前記バッファ層上にエピタキシャル成長により形成さ
    れ、ウルツ鉱型構造のII−VI族の半導体材料およびウル
    ツ鉱型構造のIII−Ｖ族の半導体材料のうちの少なくと
    も一方を含む半導体材料層とを有することを特徴とする
    デバイス用基板。
  2. 【請求項２】 前記希土類金属は、Ｌａ、Ｃｅ、Ｐｒ、
    Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅ
    ｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｙのうちの少なくとも１種であ
    る請求項１に記載のデバイス用基板。
  3. 【請求項３】 前記アルカリ土類金属は、Ｍｇ、Ｃａ、
    Ｓｒ、Ｂａのうちの少なくとも１種である請求項１また
    は２に記載のデバイス用基板。
  4. 【請求項４】 前記バッファ層は、六方晶（００１）配
    向または立方晶（１１１）配向したものである請求項１
    ないし３のいずれかに記載のデバイス用基板。
  5. 【請求項５】 前記バッファ層は、平均厚さが１０ｎｍ
    以下である請求項１ないし４のいずれかに記載のデバイ
    ス用基板。
  6. 【請求項６】 前記ウルツ鉱型構造のII−VI族の半導体
    材料は、Ｚｎ化合物、Ｃｄ化合物、または、これらを含
    む固溶体のうちの少なくとも１種である請求項１ないし
    ５のいずれかに記載のデバイス用基板。
  7. 【請求項７】 前記Ｚｎ化合物は、ＺｎＯ、ＺｎＳまた
    はＺｎＳｅである請求項６に記載のデバイス用基板。
  8. 【請求項８】 前記Ｃｄ化合物は、ＣｄＳまたはＣｄＳ
    ｅである請求項６または７に記載のデバイス用基板。
  9. 【請求項９】 前記ウルツ鉱型構造のIII−Ｖ族の半導
    体材料は、ＧａＮ、ＧａＮのＧａの一部を他のIII族元
    素の少なくとも１種で置換したもの、ＧａＮのＮの一部
    を他のＶ族の少なくとも１種で置換したもの、または、
    これらを含む固溶体のうちの少なくとも１種である請求
    項１ないし８のいずれかに記載のデバイス用基板。
  10. 【請求項１０】 前記半導体材料層は、六方晶（００
    １）配向したものである請求項１ないし９のいずれかに
    記載のデバイス用基板。
  11. 【請求項１１】 Ｓｉ（１１１）基板を洗浄する工程
    と、 減圧状態で、酸素プラズマと、希土類金属のプラズマお
    よびアルカリ土類金属のプラズマのうちの少なくとも一
    方とを含むプラズマを、前記Ｓｉ（１１１）基板上に照
    射して、希土類金属の酸化物およびアルカリ土類金属の
    酸化物のうちの少なくとも一方を含むバッファ層を、エ
    ピタキシャル成長させることにより形成する工程と、 減圧状態で、II族元素のプラズマとVI族元素のプラズマ
    とを含むプラズマ、および、III族元素のプラズマとＶ
    族元素のプラズマとを含むプラズマのうちの少なくとも
    一方を、前記バッファ層上に照射して、ウルツ鉱型構造
    のII−VI族の半導体材料およびウルツ鉱型構造のIII−
    Ｖ族の半導体材料のうちの少なくとも一方を含む半導体
    材料層を、エピタキシャル成長させることにより形成す
    る工程とを有することを特徴とするデバイス用基板の製
    造方法。
  12. 【請求項１２】 前記Ｓｉ（１１１）基板は、自然酸化
    膜が除去されていないものである請求項１１に記載のデ
    バイス用基板の製造方法。
  13. 【請求項１３】 前記Ｓｉ（１１１）基板を洗浄する工
    程において、再構成表面または水素終端表面を得るため
    の処理を行わない請求項１１または１２に記載のデバイ
    ス用基板の製造方法。
  14. 【請求項１４】 前記バッファ層を形成する工程におい
    て、前記酸素プラズマよりも、前記希土類金属のプラズ
    マおよび／または前記アルカリ土類金属のプラズマを選
    択的に前記Ｓｉ（１１１）基板上に照射することによ
    り、前記自然酸化膜を除去しつつ、前記バッファ層をエ
    ピタキシャル成長させる請求項１２または１３に記載の
    デバイス用基板の製造方法。
  15. 【請求項１５】 前記希土類金属は、Ｌａ、Ｃｅ、Ｐ
    ｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈ
    ｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｙのうちの少なくとも１
    種である請求項１１ないし１４のいずれかに記載のデバ
    イス用基板の製造方法。
  16. 【請求項１６】 前記バッファ層を、六方晶（００１）
    または立方晶（１１１）配向でエピタキシャル成長させ
    る請求項１１ないし１５のいずれかに記載のデバイス用
    基板の製造方法。
  17. 【請求項１７】 前記バッファ層の平均厚さを、１０ｎ
    ｍ以下とする請求項１１ないし１６のいずれかに記載の
    デバイス用基板の製造方法。
  18. 【請求項１８】 前記ウルツ鉱型構造のII−VI族の半導
    体材料は、Ｚｎ化合物、Ｃｄ化合物、または、これらを
    含む固溶体のうちの少なくとも１種である請求項１１な
    いし１７のいずれかに記載のデバイス用基板の製造方
    法。
  19. 【請求項１９】 前記Ｚｎ化合物は、ＺｎＯ、ＺｎＳま
    たはＺｎＳｅである請求項１８に記載のデバイス用基板
    の製造方法。
  20. 【請求項２０】 前記Ｃｄ化合物は、ＣｄＳまたはＣｄ
    Ｓｅである請求項１８または１９に記載のデバイス用基
    板の製造方法。
  21. 【請求項２１】 前記ウルツ鉱型構造のIII−Ｖ族の半
    導体材料は、ＧａＮ、ＧａＮのＧａの一部を他のIII族
    元素の少なくとも１種で置換したもの、ＧａＮのＮの一
    部を他のＶ族の少なくとも１種で置換したもの、また
    は、これらを含む固溶体のうちの少なくとも１種である
    請求項１１ないし２０のいずれかに記載のデバイス用基
    板の製造方法。
  22. 【請求項２２】 前記半導体材料層を、六方晶（００
    １）配向でエピタキシャル成長させる請求項１１ないし
    ２１のいずれかに記載のデバイス用基板の製造方法。
  23. 【請求項２３】 前記プラズマを、レーザー光を用いて
    発生させる請求項１１ないし２２のいずれかに記載のデ
    バイス用基板の製造方法。
JP2002089820A 2002-03-27 2002-03-27 デバイス用基板およびデバイス用基板の製造方法 Withdrawn JP2003282439A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002089820A JP2003282439A (ja) 2002-03-27 2002-03-27 デバイス用基板およびデバイス用基板の製造方法
US10/401,288 US7011706B2 (en) 2002-03-27 2003-03-27 Device substrate and method for producing device substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002089820A JP2003282439A (ja) 2002-03-27 2002-03-27 デバイス用基板およびデバイス用基板の製造方法

Publications (1)

Publication Number Publication Date
JP2003282439A true JP2003282439A (ja) 2003-10-03

Family

ID=29235302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002089820A Withdrawn JP2003282439A (ja) 2002-03-27 2002-03-27 デバイス用基板およびデバイス用基板の製造方法

Country Status (2)

Country Link
US (1) US7011706B2 (ja)
JP (1) JP2003282439A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008532294A (ja) * 2005-03-11 2008-08-14 アリゾナ ボード オブ リージェンツ ア ボディー コーポレート アクティング オン ビハーフ オブ アリゾナ ステイト ユニバーシティ 新規なＧｅＳｉＳｎベースの化合物、テンプレート、及び半導体構造
JP2010187373A (ja) * 2009-01-19 2010-08-26 Ngk Insulators Ltd 複合基板及びそれを用いた弾性波デバイス
JP2010539723A (ja) * 2007-09-18 2010-12-16 サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク（セエヌエールエス） エピタキシャル固体半導体ヘテロ構造及びその製造方法
JP2012134539A (ja) * 2007-03-28 2012-07-12 Siltronic Ag 半導体ウェハ及びその製造法
JP2016512485A (ja) * 2013-01-16 2016-04-28 トランスルーセント インコーポレイテッドＴｒａｎｓｌｕｃｅｎｔ， Ｉｎｃ． 希土類酸化物／シリコン基板上で成長した、ａｉｎ中間層を含むｉｉｉ−ｎ材料
JP2017503334A (ja) * 2013-11-19 2017-01-26 トランスルーセント インコーポレイテッドＴｒａｎｓｌｕｃｅｎｔ， Ｉｎｃ． 応力を緩和するアモルファスＳｉＯ２中間層
JP2017510064A (ja) * 2014-02-12 2017-04-06 トランスルーセント インコーポレイテッドＴｒａｎｓｌｕｃｅｎｔ， Ｉｎｃ． シリコン基板上のｉｉｉ−ｎ半導体層
KR101773619B1 (ko) 2008-11-14 2017-08-31 오스람 옵토 세미컨덕터스 게엠베하 반도체칩을 위한 복합 기판

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208044B2 (en) * 2004-11-24 2007-04-24 Mark A. Zurbuchen Topotactic anion exchange oxide films and method of producing the same
US8106381B2 (en) * 2006-10-18 2012-01-31 Translucent, Inc. Semiconductor structures with rare-earths
US8080833B2 (en) * 2007-01-26 2011-12-20 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
US20100282306A1 (en) * 2009-05-08 2010-11-11 Emcore Solar Power, Inc. Multijunction Solar Cells with Group IV/III-V Hybrid Alloys
KR101039982B1 (ko) * 2010-03-18 2011-06-09 엘지이노텍 주식회사 발광 소자 및 그 제조방법
US8872127B2 (en) * 2011-02-22 2014-10-28 Brookhaven Science Associates, Llc Beam current controller for laser ion source
US9105471B2 (en) * 2011-08-03 2015-08-11 Translucent, Inc. Rare earth oxy-nitride buffered III-N on silicon
US20140077240A1 (en) * 2012-09-17 2014-03-20 Radek Roucka Iv material photonic device on dbr
US9287426B1 (en) * 2014-09-29 2016-03-15 International Business Machines Corporation Epitaxial growth of CZT(S,Se) on silicon
US20170069721A1 (en) 2015-09-08 2017-03-09 M/A-Com Technology Solutions Holdings, Inc. Parasitic channel mitigation using silicon carbide diffusion barrier regions
US9627473B2 (en) * 2015-09-08 2017-04-18 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation in III-nitride material semiconductor structures
US11038023B2 (en) 2018-07-19 2021-06-15 Macom Technology Solutions Holdings, Inc. III-nitride material semiconductor structures on conductive silicon substrates
WO2021024344A1 (ja) * 2019-08-05 2021-02-11 日本電信電話株式会社 希土類酸化物結晶の成長方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129207A (ja) * 1991-06-10 1993-05-25 New Japan Radio Co Ltd 結晶成長法及び結晶成長法における表面コートの処理方法
JPH0725698A (ja) * 1993-05-11 1995-01-27 Japan Energy Corp 希土類金属酸化物の単結晶薄膜の製造方法
JPH0856015A (ja) * 1994-08-12 1996-02-27 Matsushita Electric Ind Co Ltd 半導体薄膜の形成方法
JPH10178202A (ja) * 1996-12-18 1998-06-30 Mitsubishi Cable Ind Ltd ＧａＮ系基板の製造方法
JPH10190060A (ja) * 1996-12-26 1998-07-21 Mitsubishi Cable Ind Ltd 半導体発光素子並びにその製造方法
JPH11162852A (ja) * 1997-11-28 1999-06-18 Tdk Corp 電子デバイス用基板およびその製造方法
JPH11260835A (ja) * 1997-07-11 1999-09-24 Tdk Corp 電子デバイス用基板
JP2000022205A (ja) * 1998-07-03 2000-01-21 Tdk Corp 半導体発光素子
JP2001158957A (ja) * 1999-12-01 2001-06-12 Natl Inst Of Advanced Industrial Science & Technology Meti Ｙａｇ第５高調波パルスレーザ蒸着による薄膜の作製方法およびその装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6258459B1 (en) * 1998-04-28 2001-07-10 Tdk Corporation Multilayer thin film
JP2000281494A (ja) * 1999-03-26 2000-10-10 Sony Corp 酸化物の結晶成長方法および酸化物積層構造
US6404027B1 (en) 2000-02-07 2002-06-11 Agere Systems Guardian Corp. High dielectric constant gate oxides for silicon-based devices

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129207A (ja) * 1991-06-10 1993-05-25 New Japan Radio Co Ltd 結晶成長法及び結晶成長法における表面コートの処理方法
JPH0725698A (ja) * 1993-05-11 1995-01-27 Japan Energy Corp 希土類金属酸化物の単結晶薄膜の製造方法
JPH0856015A (ja) * 1994-08-12 1996-02-27 Matsushita Electric Ind Co Ltd 半導体薄膜の形成方法
JPH10178202A (ja) * 1996-12-18 1998-06-30 Mitsubishi Cable Ind Ltd ＧａＮ系基板の製造方法
JPH10190060A (ja) * 1996-12-26 1998-07-21 Mitsubishi Cable Ind Ltd 半導体発光素子並びにその製造方法
JPH11260835A (ja) * 1997-07-11 1999-09-24 Tdk Corp 電子デバイス用基板
JPH11162852A (ja) * 1997-11-28 1999-06-18 Tdk Corp 電子デバイス用基板およびその製造方法
JP2000022205A (ja) * 1998-07-03 2000-01-21 Tdk Corp 半導体発光素子
JP2001158957A (ja) * 1999-12-01 2001-06-12 Natl Inst Of Advanced Industrial Science & Technology Meti Ｙａｇ第５高調波パルスレーザ蒸着による薄膜の作製方法およびその装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008532294A (ja) * 2005-03-11 2008-08-14 アリゾナ ボード オブ リージェンツ ア ボディー コーポレート アクティング オン ビハーフ オブ アリゾナ ステイト ユニバーシティ 新規なＧｅＳｉＳｎベースの化合物、テンプレート、及び半導体構造
KR100932821B1 (ko) * 2005-03-11 2009-12-21 아리조나 보드 오브 리전트스, 아리조나주의 아리조나 주립대 대행법인 게르마늄규소주석계 화합물, 주형 및 반도체 구조물
JP2012134539A (ja) * 2007-03-28 2012-07-12 Siltronic Ag 半導体ウェハ及びその製造法
JP2010539723A (ja) * 2007-09-18 2010-12-16 サントル ナシオナル ドゥ ラ ルシェルシェサイアンティフィク（セエヌエールエス） エピタキシャル固体半導体ヘテロ構造及びその製造方法
KR101773619B1 (ko) 2008-11-14 2017-08-31 오스람 옵토 세미컨덕터스 게엠베하 반도체칩을 위한 복합 기판
JP2010187373A (ja) * 2009-01-19 2010-08-26 Ngk Insulators Ltd 複合基板及びそれを用いた弾性波デバイス
JP2016512485A (ja) * 2013-01-16 2016-04-28 トランスルーセント インコーポレイテッドＴｒａｎｓｌｕｃｅｎｔ， Ｉｎｃ． 希土類酸化物／シリコン基板上で成長した、ａｉｎ中間層を含むｉｉｉ−ｎ材料
JP2017503334A (ja) * 2013-11-19 2017-01-26 トランスルーセント インコーポレイテッドＴｒａｎｓｌｕｃｅｎｔ， Ｉｎｃ． 応力を緩和するアモルファスＳｉＯ２中間層
JP2017510064A (ja) * 2014-02-12 2017-04-06 トランスルーセント インコーポレイテッドＴｒａｎｓｌｕｃｅｎｔ， Ｉｎｃ． シリコン基板上のｉｉｉ−ｎ半導体層

Also Published As

Publication number Publication date
US7011706B2 (en) 2006-03-14
US20040011280A1 (en) 2004-01-22

Similar Documents

Publication Publication Date Title
JP2003282439A (ja) デバイス用基板およびデバイス用基板の製造方法
US6537513B1 (en) Semiconductor substrate and method for making the same
JP4613373B2 (ja) Ｉｉｉ族ナイトライド化合物半導体薄膜の形成方法および半導体素子の製造方法
KR101337121B1 (ko) 반도체 기판의 제조 방법
JP6407271B2 (ja) 格子転位を除去するための急速熱処理によるヘテロエピタキシャル層の形成方法および材料処理装置
US8691674B2 (en) Method for producing group 3-5 nitride semiconductor and method for producing light-emitting device
JP5490368B2 (ja) エピタキシャル薄膜の形成方法及び半導体基板の製造方法
JP4452252B2 (ja) 窒化ガリウム系半導体の製造方法
WO2009011407A1 (ja) Ｉｉｉ族窒化物単結晶の製造方法
KR20140047050A (ko) 복합 기판, 그 제조 방법, 13족 원소 질화물로 이루어진 기능층의 제조 방법 및 기능 소자
JP2003197541A (ja) Ｉｉｉ族窒化物膜の製造方法
JP2004269338A (ja) 薄膜単結晶の成長方法
JP2009280485A (ja) Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材の製造方法、エピタキシャルウエハの製造方法、Ｓｉ（１−ｖ−ｗ−ｘ）ＣｗＡｌｘＮｖ基材およびエピタキシャルウエハ
TWI408263B (zh) ＡｌｘＧａｙＩｎ１-ｘ-ｙＮ基板、ＡｌｘＧａｙＩｎ１-ｘ-ｙＮ基板之清潔方法、ＡｌＮ基板及ＡｌＮ基板之清潔方法
CN108111142B (zh) 一种基于碳化硅衬底/氧化锌或掺杂氧化锌薄膜的声表面波器件及其制备方法
JP2004063834A (ja) 電磁鋼基板上への単結晶薄膜生成方法及びその単結晶薄膜装置
JP2004269313A (ja) 窒化ガリウム結晶基板の製造方法
JP5296995B2 (ja) 半導体素子、半導体素子の製造方法、発光素子及び電子素子
JP3577974B2 (ja) 半導体発光素子、およびその製造方法
JP5058642B2 (ja) 半導体基板の製造方法
JP2007123858A (ja) ３−５族窒化物半導体の製造方法
JP3882030B2 (ja) α−ＳｉＣエピタキシャル薄膜の作製方法及びα−ＳｉＣヘテロエピタキシャル薄膜
WO2003056073A1 (fr) Substrat semi-conducteur a base de nitrure du groupe iii et son procede de fabrication
KR102556712B1 (ko) 고순도 AlxGa1-xN (0.5≤x≤1) 압전 박막 및 이 박막을 이용하는 소자를 제조하는 방법
JP2002348199A (ja) Ｉｉｉ族窒化物薄膜の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041228

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080916

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20081114