JP2017510064A - シリコン基板上のｉｉｉ−ｎ半導体層 - Google Patents
シリコン基板上のｉｉｉ−ｎ半導体層 Download PDFInfo
- Publication number
- JP2017510064A JP2017510064A JP2016550725A JP2016550725A JP2017510064A JP 2017510064 A JP2017510064 A JP 2017510064A JP 2016550725 A JP2016550725 A JP 2016550725A JP 2016550725 A JP2016550725 A JP 2016550725A JP 2017510064 A JP2017510064 A JP 2017510064A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- rare earth
- earth oxide
- epitaxial
- iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 69
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 52
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 52
- 239000010703 silicon Substances 0.000 title claims abstract description 52
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 229910001404 rare earth metal oxide Inorganic materials 0.000 claims abstract description 102
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 68
- 239000000463 material Substances 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 37
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 33
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 31
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 10
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052733 gallium Inorganic materials 0.000 claims abstract description 7
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 154
- 239000013078 crystal Substances 0.000 claims description 39
- 239000000872 buffer Substances 0.000 claims description 20
- 230000006911 nucleation Effects 0.000 claims description 14
- 238000010899 nucleation Methods 0.000 claims description 14
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 12
- 230000004048 modification Effects 0.000 claims description 9
- 238000012986 modification Methods 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 7
- 239000002356 single layer Substances 0.000 claims description 5
- ZXGIFJXRQHZCGJ-UHFFFAOYSA-N erbium(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Er+3].[Er+3] ZXGIFJXRQHZCGJ-UHFFFAOYSA-N 0.000 claims description 4
- CMIHHWBVHJVIGI-UHFFFAOYSA-N gadolinium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[Gd+3].[Gd+3] CMIHHWBVHJVIGI-UHFFFAOYSA-N 0.000 claims description 4
- 238000005121 nitriding Methods 0.000 claims description 4
- 125000004429 atom Chemical group 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 6
- 238000010586 diagram Methods 0.000 description 8
- 229910052761 rare earth metal Inorganic materials 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 150000002910 rare earth metals Chemical class 0.000 description 3
- 238000002128 reflection high energy electron diffraction Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000295 emission spectrum Methods 0.000 description 2
- VQCBHWLJZDBHOS-UHFFFAOYSA-N erbium(iii) oxide Chemical compound O=[Er]O[Er]=O VQCBHWLJZDBHOS-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- -1 rare earth nitrides Chemical class 0.000 description 2
- 229910017493 Nd 2 O 3 Inorganic materials 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910001938 gadolinium oxide Inorganic materials 0.000 description 1
- 229940075613 gadolinium oxide Drugs 0.000 description 1
- 229910000311 lanthanide oxide Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
- Chemical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
【課題】シリコン基板上にIII-N半導体を成長させる。【解決手段】単結晶シリコン基板上42に希土類酸化物層44をエピタキシャルに成長させて、窒素プラズマで前記エピタキシャル成長した希土類酸化物層44の表面を改質する。この方法は、前記希土類酸化物の改質層46の表面上に窒化ガリウムの層を低温エピタキシャル成長させ、低温エピタキシャル窒化成長したガリウム層上にIII-N半導電性材料の層をバルク状にエピタキシャル成長させるステップを更に含む。【選択図】図１０
Description
本発明は、一般に、シリコン基板上におけるIII-N材料半導体層の成長に関し、より詳しくはシリコン基板上の改変ないし改質されたREOバッファにおけるIII-Nのエピタキシャル成長に関するものである。
電子産業および光電子産業の基礎となるGaNまたは他のIII-N半導体は、ローコストで拡張性のある（scalable）基板を必要とする。シリコン基板に成長あるいは堆積するGaNまたは他のIII-N半導体は、通常コスト面で、最も効率的な解であると考えられる。しかしながら、シリコン基板上にIII-N材料（例えばGaN）を成長させることは、シリコンとGaNの間の大きい結晶格子不整合（-16.9%）および熱膨張係数の大きな相違（56%）が主な理由で困難であるとされている。また、最終的なティンセル（tinsel）応力は、シリコン基板上へのIII-Nの成長および次の冷却の間に起こる。このため、何らかの種類の1または複数のバッファ層が通常シリコン基板の上に形成され、III-N材料はそのバッファ層の上に成長する。
通常、従来のバッファ層（例えばAlNバッファ）は、結晶格子不整合のために起こるシリコン基板またはIII-N内にできる歪を適切に減少させることはできない。従来において、シリコン上および他の基板材料上のIII-Vを含む各種デバイスの成長のためのさまざまな試みが開示されている。
出願中のある特許出願において、希土類窒化物および希土類酸窒化物がバッファ層として使われ、それは少なくとも部分的に成功している。特定の特許出願または特許である、(A31) 2011年8月3日に出願され“Rare Earth Oxy-Nitride Buffered III-N On Silicon”と題されるシリアル番号13/196,919の特許文献１、(A41) 2013年3月18日に出願され“Nucleation of III-N On REO Templates”と題されるシリアル番号13/845,426の特許文献２、(A62) 2013年8月6日に出願され“Midification of REO By Subsequent III-N EPI Process”と題される特許文献３、(A65) 2013年7月11日に出願され“III-N Material Grown On REN Epitaxial Buffer On Si Substrate”と題されるシリアル番号13/939,721の特許文献４、そして、(A67) 2014年1月23日に出願され“REN Semiconductor Layer Epitaxially Grown on REAIN/REO Buffer on Si Substrate”と題されるシリアル番号14/161,925の特許文献５は、本明細書での引用によりすべて本明細書に組み込まれるものとする。
前述した先行技術および特許文献で特定された欠点、さらにその他の欠点を克服することは、非常に有益である。
本発明の所望の目的および態様は、単結晶シリコン基板上に希土類酸化物の層をエピタキシャルに成長させ、エピタキシャル希土類酸化物の層の表面を窒素プラズマで改質する各ステップを含む、シリコン基板上にIII-N半導体材料を成長させる好ましい方法に従って達成される。前記方法は、エピタキシャル希土類酸化物の改質された層の表面上に低温でエピタキシャル窒化ガリウムの層を成長させて、前記低温エピタキシャル成長窒化ガリウムの層上にバルク（bulk）状にエピタキシャルIII-N半導電性材料の層を成長させる各ステップを更に含む。
本発明の所望の目的および態様は、単結晶シリコン基板に配置される希土類酸化物の単結晶層を含むシリコン基板上のIII-N半導体材料の特定の実施態様に従って更に達成される。前記希土類酸化物の単結晶層の表面は窒素原子テンプレートを形成する窒素原子で終端されている。低温GaNの単結晶層が窒素原子のテンプレート上に配置され、単結晶バルク・エピタキシャル半導体III-N層が低温GaNの単結晶層上に配置される。
本発明の所望の目的および態様は、シリコン基板と実質的に格子整合している格子希土類酸化物の第一層をシリコン基板上にエピタキシャルに成長させることを含む、シリコン基板上にIII-N半導体材料を成長させる具体的方法に従って更に達成される。この方法は、希土類酸化物の第一層と異なる格子定数を有する希土類酸化物の第二層を、当該第二層中に応力を発生させるようにして、希土類酸化物の第一層上にエピタキシャルに成長させることと、核生成層（nucleation layer）を形成するために窒素プラズマによって、前記エピタキシャル希土類酸化物の第二層を窒化し、当該窒化されたエピタキシャル希土類酸化物の核生成層上にIII-N材料の層をエピタキシャルに成長させることとを含んでいてもよい。
本発明の前述のおよび更なる、ならびにより特定の目的および利点は、図面を参照した以下の本発明の好ましい実施例についての詳細な説明から当業者にとって明らかになる。
図１を参照して、本発明による、シリコン基板12上に単結晶III-N材料を成長させるいくつかの処理および構造10を表す簡略レイヤー図が示されている。基板12は、半導体工業において、一般的に知られ、採用されている単結晶ウェーハまたはその部分であるかまたはあってもよいことが理解されよう。また、「基板」という用語は、単に支持物を指し、他の材料（例えば酸化物等）のベース層の上に配置されたシリコン含有材料の層であってもよい。単結晶基板は、いかなる特定の結晶学的方位にも制限されないが、公知で、従来技術においてよく使われる、(111)シリコン、(110)シリコン、(100)シリコン、そこから外れたカット（off cut）または他の任意の方向もしくは変化を含むことができると理解されよう。しかしながら、基板12は、この明細書の全体にわたって、更なる処理の簡略化のため、好適な(111)方向によって例示される。
本発明において、図１にて図示するように、単結晶希土類酸化物（REO）のバッファ14は、シリコン基板12上にエピタキシャルに成長する。バッファ14は、実質的にシリコン基板12と結晶格子整合するREO材料の単一層、またはシリコン基板12からIII-N半導体材料にかけて密接に整合するように設計されたREOの単層を含むことができる。例えば、少なくともバッファ14の下の部分は、単結晶立方REO材料（例えばEr2O3）を含むことができ、上の層になるほど連続的にまたは段階的に六方晶のREOに近づく。例えば、図３のグラフに示されるように、Gd2O3は10.81Åの結晶格子面間隔(a)を有し、Er2O3は10.55Åの結晶格子面間隔(a)を有し、Nd2O3は11.08Åの結晶格子面間隔(a)を有し、そしてシリコンは10.86Åの倍間隔(2a)を有する。Er2O3とシリコン間の格子不整合は、ほぼ-2%である。本願明細書において、この例では、「実質的に」一致する結晶格子と言うことにする。
III-N半導体材料の成長のために、核生成層すなわちテンプレート16が、窒素プラズマによって、REOバッファ14の表面を改質することによって形成される。窒素プラズマは、その上にIII-N材料を成長させるためのテンプレート16を形成するために、REO面が窒素原子（すなわち緩やかな結合に付着している窒素原子）によって終端するように、REOバッファ14の表面を改変する。
好ましい実施例において、窒素プラズマは、2〜4の範囲の原子／分子比率を有し、窒素プラズマによる改変をしている間の基板温度は550℃〜850℃の範囲にある。この具体的方法では、原子／分子比率は、例えば、図２に描かれている窒素プラズマの発光スペクトルの特性放射波長から決定される。
一旦、窒素プラズマによる改質が完了すると、低温GaNの薄層18がテンプレート16上にエピタキシャルに成長する。低温GaNの層18は、この好ましい実施例において、以下のパラメータを使用して成長する。450℃〜650℃の範囲（「低温」と定義される）の基板範囲の温度、2〜4の範囲のプラズマ内原子／分子窒素比率、そして、およそ1 x 10-6 Torrのガリウム蒸気ガス分圧。低温GaNの層18は、より高い温度でのIII-N材料の続くエピタキシャル成長を助ける。
低温GaNの薄層18が完成すると、バルクIII-N半導体物質の層20が、層18上にエピタキシャルに成長する。この好ましい実施例では、III-N材料の例としてGaNを用いて、層18は、以下のパラメータを使用して、エピタキシャルに成長する。800℃〜950℃の範囲の基板の温度、およそ2.5 x 10-6 Torrのガリウムガス分圧、および、2〜4の範囲のプラズマ中の原子／分子窒素比率。
テンプレート16と低温GaNの層18との格子整合があるため、バルクIII-N半導体の層20は、裂目もしくは応力がないかもしくは非常に小さい状態で、比較的厚くエピタキシャルに成長することができる。このように、構造10は、例えば、フォトニック装置に用いられるIII-N（例えばGaN、AlN）半導体層の成長のために用いられることが可能である。例として、III-N LED構造（図示せず）が層20の上に／中に形成されてもよい。層20は便宜のために単層として示されているが、III-N LED構造は例えば、一つまたは複数の典型的な層を含むことができることを理解すべきである。例えば、i-GaN、n-GaN、InGaN／GaNのような活性層、電子ブロック層、p-GaNおよび他の中間層がLED（特にフォトニックLED）デバイスの形成および性能のために用いられる。
このように、本新規な方法では、一つまたは複数の単結晶REOの層を含むバッファ14が、シリコン基板12上にエピタキシャル成長する。窒素プラズマが用いられて、III-N材料の成長のためのテンプレート16を形成するためにREOバッファ14の表層が窒素原子で終端するようにREO面を改質する。低温GaNの薄層18がテンプレート16上にエピタキシャルに成長し、バルクIII-N材料の層20が層18上にエピタキシャルに成長する。層20はさまざまな半導体素子を形成するための活性半導体層であってもよく、または、付加的な層を層20上にエピタキシャルに成長させることもできる。また応力が減少しているため、層20を、その中に光の電子素子を形成するために、十分に厚く成長させることができる。
ここで図４は、単結晶III-N材料をシリコン基板上に発達させる本発明による他の方法および構造の第一の工程を示す簡略レイヤー図である。窒素プラズマでREO面を改質している間、金属結合は壊れ、酸素原子が窒素原子と置き換えられる。通常、酸素−金属イオン結合は強く、このために、窒化プロセスは相当な処理時間を必要とする。応力をREO層にもたらすことによって、酸素−金属イオン結合を弱めることができることが分かった。
応力をREO層に導入する実施例を述べる。図３に図示したように、酸化ガドリニウムの格子定数は、酸化エルビウムの格子定数より大きい。酸化ガドリニウム(Gd2O3)上に成長した酸化エルビウム(Er2O3)は、それが臨界の膜厚に到達した後弛緩するまで、引張り応力を受ける。前記層の臨界膜厚は応力および膜成長のプロセス条件（例えば温度、成長速度など）に応じて決まる。
図４を再び参照する。歪を受けた酸化被膜の成長速度が例示されている。単結晶シリコン基板42が設けられている。単結晶基板は、前述したように、いかなる特定の結晶学方位にも限られていなくて、(111)シリコン、(110)シリコン、(100)シリコン、そこからのオフカット、または従来技術において使用される他の任意の方向または変化をも含むことができる。
第１の希土類酸化物(REO I)層44は、50ナノメートルを超える膜厚を有する弛緩した（relaxed）酸化被膜となるように、基板42上にエピタキシャルに成長する。その層44は単層であってもよく、または、それは多層の弛緩したREOテンプレートであってもよいことを理解すべきである。
次に、2番目の希土類酸化物(REO II)層46が、層44上にエピタキシャルに成長するようにされる。REO II層46は、REO I 44の格子定数と異なる格子定数を有する歪んだ酸化被膜である。前述したように、異なる格子定数を有する希土類酸化物の典型例は酸化ガドリニウム(Gd2O3))上に成長した酸化エルビウム(Er2O3)であり、それは引張り応力の下にある。REO II層46の厚みは、その結晶構造の応力を維持するために、10ナノメートル未満でなければならない。
図５に図示したように、逆格子空間のRHEED（反射型高速電子回折）の各最大の位置の間の距離により示されるその格子定数の変化によって、REO II層46の中の応力が評価される。最大位置の間の距離は、矢47で示される。最大値の間のより大きな距離は、実空間のより小さい格子定数に対応する。REO II層46の膜厚と逆距離との関係は図６のグラフに図示され、そこにおいて飽和していない曲線は弛緩していない層であることを示している。
さらに図７を参照して、強勢のあるREO II層46は、窒素プラズマによって窒化され改質される。REO II層46の窒化による改質は改質を示す46’が付されたREON IIとして図７に図示される。前述したように、REO II層46がストレスを受けているので、窒化は緩和したREO層と比較して、より容易である。
III-N半導体物質の層48は、REON II層46’に、直接エピタキシャルに成長することができる。REON II層46’の結晶構造はIII-N半導体物質（例えばGaN）の結晶構造に十分に近い。その結果、許容できる量の応力で、比較的厚い層を成長させることができる。さらに、図９を参照すれば、図８に示した構造のXRD走査が例示される。X線回折2Θ-ω走査は、GaN(0002)のFWHM構造: 0.46 度である。
図１０を参照して、同図の簡略レイヤー図は、本発明による、図８に図示された構造への改変を示す。この改変では、希土類窒化物(REN)および希土類III族窒化物(RE-III-N)層49が、窒化されたREON II層46’上にエピタキシャルに成長していて、それは例えばGaN半導体物質のようなIII-N層48のその後のエピタキシャル成長のための基板として機能する核形成−バッファ層を形成する。図１に関連して示され説明されているようなGaN構造のバルク・エピタキシャル層をその上に形成するための低温GaNが、この図１０の構造または、必要ならば、図８の構造に組み込まれてもよいことを理解すべきである。
このようにして、単結晶半電体III-Nの成長および、そのオプションとして、その上に形成されるIII-N材料の成長に係る新規なおよび改良された方法、ならびに、シリコン基板上に成長した新規で改良された構造が開示された。このIII-N材料のための新規なおよび改良された方法は、特に窒素プラズマを使用したREOバッファの表層における窒素による終端化を含む。更に、核形成（nucleation）プロセスが、ストレスの加えられた希土類酸化被膜において、より容易にかつ迅速に実行されることが分かった。その上成長する低温GaNのエピタキシャル成長膜は、続いて成長するバルクIII-N半導体の形成を助ける。
本願明細書において、例示の目的で選択された各実施の形態に対して、当業者であれば容易になし得るさまざまな変更と改良を加えることができる。かかる改良および変更は、本発明の精神から逸脱しない範囲において、添付の特許請求の範囲の公正な解釈によって、本発明に含まれる。
当業者が本発明を理解して実施できるように明確かつ簡潔な言葉で本発明を十分に説明したが、特許は以下のように請求される。
Claims (21)
- III-N半導体材料をシリコン基板上に成長させる方法であって、
単結晶のシリコン基板を用意し、
前記シリコン基板上にエピタキシャル希土類酸化物層を成長させ、
前記希土類酸化物層の表面を、窒素原子で終端させて窒素原子のテンプレートを形成し、
窒素で終端させた前記エピタキシャル希土類酸化物の表面上にIII-N材料の層を成長させ、
前記III-N材料の層上にバルク状にエピタキシャルIII-N半導電性材料の層を成長させる、方法。 - 前記III-N材料の層を成長させるステップは、GaNまたはAlNをエピタキシャルに成長させることを含む、請求項１に記載の方法。
- 前記エピタキシャル希土類酸化物の層の表面を窒素で終端させるステップは窒素プラズマを用いて該表面を改質することを含む、請求項１に記載の方法。
- 前記窒素プラズマを使用して前記エピタキシャル希土類酸化物層の表面を改質するステップにおいて、前記窒素プラズマが2〜4の範囲の原子／分子比率を有し、前記基板温度が窒素プラズマによる改質の間、550℃〜850℃の範囲である、請求項３に記載の方法。
- 前記窒素ガリウムを使用して低温エピタキシャルの層を成長させるステップにおいて、基温範囲の温度が450℃〜650℃であり、窒素プラズマの原子／分子比率が2〜4の範囲であり、ガリウム蒸気の分圧が約1 x 10-6 Torrである、請求項２に記載の方法。
- 前記バルク・エピタキシャルIII-Nの半導体層を成長させるステップは、
800℃〜950℃の範囲の基板温度、
約2.5x10-6 Torrのガリウム蒸気分圧、および
プラズマ中の2〜4の範囲の原子／分子窒素比率の各パラメータのもとで行われる、請求項１に記載の方法。 - 前記シリコン基板上に希土類酸化物のエピタキシャル層を成長させるステップは、単層または多層のREOバッファ層を成長させることを含む、請求項１に記載の方法。
- 前記シリコン基板上に希土類酸化物のエピタキシャル層を成長させるステップは、シリコン基板に格子が実質的に一致した第１の希土類酸化被膜をエピタキシャルに堆積させ、第２の希土類酸化被膜に応力が加えられるように、第１の希土類酸化被膜と異なる格子定数を有する第２の希土類酸化被膜をエピタキシャルに堆積させる、請求項１に記載の方法。
- 前記第２の希土類酸化被膜をエピタキシャルに堆積させるステップは、結晶構造の応力を維持するために10ナノメートル以下の膜厚で前記第２の希土類酸化被膜を堆積させることを含む、請求項８に記載の方法。
- シリコン基板上にIII-N半導体を成長させる方法であって、
単結晶のシリコン基板を用意し、
前記シリコン基板上に、シリコン基板に実質的に格子整合する希土類酸化物の第一層をエピタキシャルに堆積させ、
前記希土類酸化物の第一層上に前記希土類酸化物の第一層と異なる格子定数を有する希土類酸化物の第二層をエピタキシャルに堆積させて、希土類酸化物の第二層中に応力を発生させ、
核生成層を形成するために前記エピタキシャル希土類酸化物の第二層を窒素で窒化し、
エピタキシャル希土類酸化物の核生成層上にIII-N材料の層をエピタキシャルに成長させる、方法。 - 前記希土類酸化物の第二層をエピタキシャルに成長させるステップは、10ナノメートル以下の膜厚に前記希土類酸化物の第二層を成長させることを含む、請求項１０に記載の方法。
- 前記希土類酸化物の第一層をエピタキシャルに成長させるステップは、50ナノメートルを超える膜厚に前記希土類酸化物の第一層を成長させることを含む、請求項１０に記載の方法。
- 前記希土類酸化物の第一層をエピタキシャルに成長させるステップは、前記シリコン基板上に単層または多層のREOバッファ層を堆積させることを含む、請求項１０に記載の方法。
- シリコン基板上にIII-N半導体を成長させる方法であって、
単結晶のシリコン基板を提供し、
前記シリコン基板上にシリコン基板と実質的に格子整合する希土類酸化物の第一層をエピタキシャルに堆積させ、
希土類酸化物の第二層中に応力を生成するため、前記希土類酸化物の第一層上に前記希土類酸化物の第一層と異なる格子定数を有している希土類酸化物の第二層をエピタキシャルに堆積させ、
核生成層を形成するために前記エピタキシャル希土類酸化物の第二層を窒素で窒化し、
前記エピタキシャル希土類酸化物の核生成層上にRENまたはRE-IIII-N材料の核形成バッファ層をエピタキシャルに堆積させ、
前記エピタキシャル希土類酸化物の核形成バッファ層上にIII-N材料の層をエピタキシャルに成長させる、方法。 - 単結晶シリコン基板を提供し、
前記シリコン基板上に希土類酸化物の層をエピタキシャルに堆積させ、
窒素プラズマを用いて前記エピタキシャル希土類酸化物の表面を改質し、ここにおいて前記窒素プラズマは、2〜4の範囲の原子／分子比率と、窒素プラズマによる改質の間保たれる550℃〜850℃の基板温度とを有し、
450℃〜650℃の範囲の基板温度、2〜4の範囲のプラズマの原子／分子窒素比率、およびおよそ1ｘ10-6 Torrのガリウム蒸気分圧で前記エピタキシャル希土類酸化物の改質層の表面上に低温エピタキシャル窒化ガリウム層を成長させ、
800℃〜950℃の範囲の基板温度、およそ2.5x10-6 Torrのガリウム蒸気分圧、および2〜4の範囲のプラズマの原子／分子窒素比率で前記低温エピタキシャル窒化ガリウムの層上にバルク・エピタキシャルIII-N半導電性材料の層を成長させる、方法。 - シリコン基板上のIII-N半導体であって、
単結晶のシリコン基板と、
前記シリコン基板に形成され前記シリコン基板と実質的に格子整合する希土類酸化物の第１のエピタキシャル層と、
希土類酸化物の第２のエピタキシャル層中に応力が形成されるように前記希土類酸化物の第１のエピタキシャル層に形成された、前記希土類酸化物の第１のエピタキシャル層と異なる格子定数を有する前記希土類酸化物の第２のエピタキシャル層と、
核生成層を形成するように窒素によって窒化されたエピタキシャル希土類酸化物の第二層と、
前記エピタキシャル希土類酸化物の核生成層上に形成されたIII-N材料のエピタキシャル層と、を有するIII-N半導体。 - 前記希土類酸化物の第１のエピタキシャル層は、単結晶酸化ガドリニウム(Gd2O3)を含み、前記希土類酸化物の第２のエピタキシャル層は単結晶酸化エルビウム(Er2O3)を含む、請求項１６に記載のIII-N半導体。
- シリコン基板上のIII-N半導体であって、
単結晶のシリコン基板と、
前記シリコン基板上に配置されて、窒素原子が終端することによって窒素原子のテンプレートを形成している表面を有する希土類酸化物の単結晶層と、
前記窒素原子テンプレート上に配置されたIII-N材料の単結晶層と、
前記III-N材料の単結晶層に配置された単結晶バルク・エピタキシャル半導体III-N層とを有する、III-N半導体。 - 前記単結晶エピタキシャル希土類酸化層は、立方結晶構造を有する希土類酸化物を含む、請求項１８に記載のIII-N半導体。
- 前記立方結晶構造を有する単結晶エピタキシャル希土類酸化物は、単結晶酸化エルビウム(Er2O3)を含む、請求項１８に記載のIII-N半導体。
- 前記エピタキシャルIII-Nの層を成長させるステップは、窒化ガリウムをバルク状に低温エピタキシャル成長させることを含む、請求項１に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/179,040 US9460917B2 (en) | 2014-02-12 | 2014-02-12 | Method of growing III-N semiconductor layer on Si substrate |
| US14/179,040 | 2014-02-12 | ||
| PCT/US2015/014034 WO2015123043A1 (en) | 2014-02-12 | 2015-02-02 | Iii-n semiconductor layer on si substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017510064A true JP2017510064A (ja) | 2017-04-06 |
Family
ID=53775540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016550725A Pending JP2017510064A (ja) | 2014-02-12 | 2015-02-02 | シリコン基板上のｉｉｉ−ｎ半導体層 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US9460917B2 (ja) |
| EP (1) | EP3105795A4 (ja) |
| JP (1) | JP2017510064A (ja) |
| CN (1) | CN106133914A (ja) |
| WO (1) | WO2015123043A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021095642A (ja) * | 2018-11-02 | 2021-06-24 | 株式会社アイヴィワークス | 薄膜蒸着工程を制御するための制御装置、及び方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9627473B2 (en) * | 2015-09-08 | 2017-04-18 | Macom Technology Solutions Holdings, Inc. | Parasitic channel mitigation in III-nitride material semiconductor structures |
| US20170069721A1 (en) | 2015-09-08 | 2017-03-09 | M/A-Com Technology Solutions Holdings, Inc. | Parasitic channel mitigation using silicon carbide diffusion barrier regions |
| EP3465744A1 (en) * | 2016-06-02 | 2019-04-10 | IQE Plc. | Rare earth pnictides for strain management |
| CN109478591B (zh) * | 2016-06-19 | 2023-07-25 | Iqe公司 | 用于RF滤波器应用的外延AlN/稀土氧化物结构 |
| GB2565056A (en) * | 2017-07-28 | 2019-02-06 | Comptek Solutions Oy | Semiconductor device and method of manufacture |
| US11038023B2 (en) | 2018-07-19 | 2021-06-15 | Macom Technology Solutions Holdings, Inc. | III-nitride material semiconductor structures on conductive silicon substrates |
| US11063114B2 (en) * | 2018-11-20 | 2021-07-13 | Iqe Plc | III-N to rare earth transition in a semiconductor structure |
| US20230117013A1 (en) * | 2021-10-14 | 2023-04-20 | Applied Materials, Inc. | SUBSTRATE PROCESSING FOR GaN GROWTH |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003282439A (ja) * | 2002-03-27 | 2003-10-03 | Seiko Epson Corp | デバイス用基板およびデバイス用基板の製造方法 |
| JP2004193409A (ja) * | 2002-12-12 | 2004-07-08 | Tokyo Electron Ltd | 絶縁膜の形成方法 |
| JP2009147395A (ja) * | 2009-03-30 | 2009-07-02 | Ulvac Japan Ltd | Ｉｉｉ族窒化物薄膜の形成方法 |
| JP2010272887A (ja) * | 2008-03-13 | 2010-12-02 | Showa Denko Kk | Ｉｉｉ族窒化物半導体素子の製造方法及びｉｉｉ族窒化物半導体発光素子の製造方法 |
| JP2012218952A (ja) * | 2011-04-05 | 2012-11-12 | Nippon Hoso Kyokai <Nhk> | 窒化物半導体用基板および窒化物半導体用基板の製造方法 |
| US20130248853A1 (en) * | 2012-03-20 | 2013-09-26 | Erdem Arkun | Nucleation of iii-n on reo templates |
| US8633569B1 (en) * | 2013-01-16 | 2014-01-21 | Translucent, Inc. | AlN inter-layers in III-N material grown on REO/silicon substrate |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6852575B2 (en) * | 2001-07-05 | 2005-02-08 | International Business Machines Corporation | Method of forming lattice-matched structure on silicon and structure formed thereby |
| US8012442B2 (en) * | 2006-03-31 | 2011-09-06 | Tokyo Electron Limited | Method of forming mixed rare earth nitride and aluminum nitride films by atomic layer deposition |
| EP1883103A3 (en) * | 2006-07-27 | 2008-03-05 | Interuniversitair Microelektronica Centrum | Deposition of group III-nitrides on Ge |
| CN101515543B (zh) * | 2008-02-20 | 2010-08-25 | 中国科学院半导体研究所 | 在硅衬底上生长的氮化镓薄膜结构及其生长方法 |
| KR20110113655A (ko) * | 2009-03-03 | 2011-10-17 | 우베 고산 가부시키가이샤 | 발광 소자 형성용 복합 기판, 발광 다이오드 소자, 백색 발광 다이오드 소자, 및 그 제조 방법 |
| US20110189860A1 (en) * | 2010-02-02 | 2011-08-04 | Applied Materials, Inc. | Methods for nitridation and oxidation |
| US20120183767A1 (en) * | 2010-02-19 | 2012-07-19 | Rytis Dargis | Hexagonal reo template buffer for iii-n layers on silicon |
| EP2610895B1 (en) * | 2010-08-27 | 2015-11-18 | National University Corporation Nagoya University | Radical source and molecular beam epitaxy apparatus |
| US8835955B2 (en) * | 2010-11-01 | 2014-09-16 | Translucent, Inc. | IIIOxNy on single crystal SOI substrate and III n growth platform |
| US9105471B2 (en) * | 2011-08-03 | 2015-08-11 | Translucent, Inc. | Rare earth oxy-nitride buffered III-N on silicon |
| US20130099357A1 (en) * | 2011-10-21 | 2013-04-25 | Rytis Dargis | Strain compensated reo buffer for iii-n on silicon |
| US20130153918A1 (en) * | 2011-12-16 | 2013-06-20 | Andrew Clark | REO-Si TEMPLATE WITH INTEGRATED REO LAYERS FOR LIGHT EMISSION |
| US8636844B1 (en) * | 2012-07-06 | 2014-01-28 | Translucent, Inc. | Oxygen engineered single-crystal REO template |
| CN102945899B (zh) * | 2012-11-23 | 2015-09-02 | 广州市众拓光电科技有限公司 | 生长在金属Ag衬底上的GaN单晶薄膜及其制备方法、应用 |
-
2014
- 2014-02-12 US US14/179,040 patent/US9460917B2/en active Active
-
2015
- 2015-02-02 WO PCT/US2015/014034 patent/WO2015123043A1/en active Application Filing
- 2015-02-02 CN CN201580008334.6A patent/CN106133914A/zh active Pending
- 2015-02-02 JP JP2016550725A patent/JP2017510064A/ja active Pending
- 2015-02-02 EP EP15748907.1A patent/EP3105795A4/en not_active Withdrawn
-
2016
- 2016-08-30 US US15/251,999 patent/US9917193B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003282439A (ja) * | 2002-03-27 | 2003-10-03 | Seiko Epson Corp | デバイス用基板およびデバイス用基板の製造方法 |
| JP2004193409A (ja) * | 2002-12-12 | 2004-07-08 | Tokyo Electron Ltd | 絶縁膜の形成方法 |
| JP2010272887A (ja) * | 2008-03-13 | 2010-12-02 | Showa Denko Kk | Ｉｉｉ族窒化物半導体素子の製造方法及びｉｉｉ族窒化物半導体発光素子の製造方法 |
| JP2009147395A (ja) * | 2009-03-30 | 2009-07-02 | Ulvac Japan Ltd | Ｉｉｉ族窒化物薄膜の形成方法 |
| JP2012218952A (ja) * | 2011-04-05 | 2012-11-12 | Nippon Hoso Kyokai <Nhk> | 窒化物半導体用基板および窒化物半導体用基板の製造方法 |
| US20130248853A1 (en) * | 2012-03-20 | 2013-09-26 | Erdem Arkun | Nucleation of iii-n on reo templates |
| US8633569B1 (en) * | 2013-01-16 | 2014-01-21 | Translucent, Inc. | AlN inter-layers in III-N material grown on REO/silicon substrate |
| JP2016512485A (ja) * | 2013-01-16 | 2016-04-28 | トランスルーセント インコーポレイテッドＴｒａｎｓｌｕｃｅｎｔ， Ｉｎｃ． | 希土類酸化物／シリコン基板上で成長した、ａｉｎ中間層を含むｉｉｉ−ｎ材料 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021095642A (ja) * | 2018-11-02 | 2021-06-24 | 株式会社アイヴィワークス | 薄膜蒸着工程を制御するための制御装置、及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20170054025A1 (en) | 2017-02-23 |
| US20150228484A1 (en) | 2015-08-13 |
| WO2015123043A1 (en) | 2015-08-20 |
| EP3105795A1 (en) | 2016-12-21 |
| US9460917B2 (en) | 2016-10-04 |
| CN106133914A (zh) | 2016-11-16 |
| US9917193B2 (en) | 2018-03-13 |
| EP3105795A4 (en) | 2017-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9917193B2 (en) | III-N semiconductor layer on Si substrate | |
| US7776154B2 (en) | Preparation method of a coating of gallium nitride | |
| US8283673B2 (en) | Method for manufacturing a layer of gallium nitride or gallium and aluminum nitride | |
| US9147726B2 (en) | Semiconductor wafer with a layer of AlzGa1-zN and process for producing it | |
| JP6484328B2 (ja) | バッファ層スタック上にｉｉｉ−ｖ族の活性半導体層を備える半導体構造および半導体構造を製造するための方法 | |
| US9139934B2 (en) | REN semiconductor layer epitaxially grown on REAIN/REO buffer on Si substrate | |
| US9105471B2 (en) | Rare earth oxy-nitride buffered III-N on silicon | |
| JP6375376B2 (ja) | エピツイストを利用したシリコン基板上のＧａＮ | |
| JP2016512485A (ja) | 希土類酸化物／シリコン基板上で成長した、ａｉｎ中間層を含むｉｉｉ−ｎ材料 | |
| US20120183767A1 (en) | Hexagonal reo template buffer for iii-n layers on silicon | |
| US8994032B2 (en) | III-N material grown on ErAIN buffer on Si substrate | |
| US9236249B2 (en) | III-N material grown on REN epitaxial buffer on Si substrate | |
| JP7013070B2 (ja) | シリコン基板上のＥｒＡＩＮバッファ上に成長したＩＩＩ－Ｎ材料 | |
| JP2004296701A (ja) | エピタキシャル基板ならびに半導体装置および窒化物系半導体の結晶成長方法 | |
| Thapa et al. | Semiconductor wafer with a layer of Al z Ga 1-z N and process for producing it |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180802 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20181031 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190307 |