JP6375376B2 - エピツイストを利用したシリコン基板上のＧａＮ - Google Patents
エピツイストを利用したシリコン基板上のＧａＮ Download PDFInfo
- Publication number
- JP6375376B2 JP6375376B2 JP2016527405A JP2016527405A JP6375376B2 JP 6375376 B2 JP6375376 B2 JP 6375376B2 JP 2016527405 A JP2016527405 A JP 2016527405A JP 2016527405 A JP2016527405 A JP 2016527405A JP 6375376 B2 JP6375376 B2 JP 6375376B2
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- single crystal
- orientation
- silicon substrate
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 53
- 229910052710 silicon Inorganic materials 0.000 title claims description 45
- 239000010703 silicon Substances 0.000 title claims description 45
- 239000000758 substrate Substances 0.000 title claims description 43
- 239000013078 crystal Substances 0.000 claims description 88
- 239000000463 material Substances 0.000 claims description 29
- 239000000872 buffer Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 19
- 229910001404 rare earth metal oxide Inorganic materials 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 12
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 8
- CMIHHWBVHJVIGI-UHFFFAOYSA-N gadolinium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[Gd+3].[Gd+3] CMIHHWBVHJVIGI-UHFFFAOYSA-N 0.000 claims description 7
- ZXGIFJXRQHZCGJ-UHFFFAOYSA-N erbium(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Er+3].[Er+3] ZXGIFJXRQHZCGJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052688 Gadolinium Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 40
- 229910002601 GaN Inorganic materials 0.000 description 32
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910052761 rare earth metal Inorganic materials 0.000 description 3
- 150000002910 rare earth metals Chemical class 0.000 description 3
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- VQCBHWLJZDBHOS-UHFFFAOYSA-N erbium(iii) oxide Chemical compound O=[Er]O[Er]=O VQCBHWLJZDBHOS-UHFFFAOYSA-N 0.000 description 2
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910017493 Nd 2 O 3 Inorganic materials 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910001938 gadolinium oxide Inorganic materials 0.000 description 1
- 229940075613 gadolinium oxide Drugs 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02516—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02609—Crystal orientation
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
本発明は、一般にシリコン(100)上へのGaN材料の成長に関し、より詳しくはシリコン基板とGaN層との間にエピツイスト(epi-twist)技術により形成されたバッファの作製に関するものである。
半導体産業において、シリコン(100)配向基板が、その高キャリア移動度のため、広く用いられる。GaN電子回路とシリコン電子回路との統合化を簡単にするために、シリコン(100)基板上にGaNの成長ができれば有利である。しかしシリコン基板上でGaNを成長させることは、シリコンとGaNの間に大きい結晶格子不整合があり(-16.9%)、熱不整合があること(53%)が主な理由で、困難であることが知られている。このため、１または複数のある種のバッファ層が通常、シリコン基板の上に形成され、GaN材料は該バッファ層上に成長される。
通常、従来技術に係るバッファ層は、形成するのが複雑かつ高価であるか、または結晶格子不整合のためGaN内の応力を減少させるには不十分であった。
従って、従来技術に固有の、前述した欠点および他の欠点を克服することが、大いに望まれている。
本発明の所望の目的および態様は、(100)表面方位または10度までオフセットされた(100)表面方位の単結晶シリコン基板を提供し、エピツイスト技術を利用してシリコン基板上に単結晶の応力管理層(stress managing layer)をエピタキシャルに成長させる、シリコン基板上にGaN材料を成長させる方法によって達成される。
単結晶の応力管理層は、(110)結晶方位および立方結晶構造を有する希土類酸化物を含む。本方法は、応力管理層上に単結晶バッファ層をエピタキシャルに成長させることをさらに含む。単結晶バッファ層は、応力管理層の希土類酸化物よりも、GaNの格子面間隔に近い格子面間隔を有する希土類酸化物を含む。 (11-20)結晶方位または(0001)結晶方位のいずれかを有するGaN材料が、前記バッファの表面でエピタキシャルに成長する。
本発明の所望の目的および態様は、シリコン基板上で成長したGaN半導体物質によって、さらに実現される。この製品は、(100)表面方位または１０度までオフセットされた(100)表面方位を有する単結晶シリコン基板を含み、シリコン基板上に配置された単結晶管理層を含む。単結晶応力管理層は、(110)結晶方位および立方結晶構造を有する希土類酸化物を含む。単結晶バッファが応力管理層上に配置され、それは(110)結晶方位の希土類酸化物を含む。単結晶GaN材料の層が前記バッファの表面に配置されて、それは(11-20)結晶方位または(0001)結晶方位のいずれかを有する。
本発明の前述のおよび更なる、ならびにより特定の目的および利点は、図面を参照した以下の本発明の好ましい実施例についての詳細な説明から当業者にとって明らかになる。
簡略な層線図である図１を参照する。同図には、本発明に従ってシリコン基板10上にGaN材料を成長させる処理におけるいくつかの工程が表わされている。基板10は一般に知られ、半導体産業において用いられる標準かつ周知の単結晶ウェーハまたはその部分であってもよいことが理解されよう。また、「基板」という用語は、単に支持物を指し、他の材料（例えば酸化物等）からなるベース層に配置されたシリコン含有材料の層であってもよい。この明細書において単結晶基板とは、(100)シリコンまたは10度までオフセットされた軸配向のシリコン(100)に制限されることが理解されよう。シリコン(100)基板は、0度と10度との間に公称値を有する任意の配向のさまざまなミスカットをも含んでいてもよい。オフセットすなわち軸から離れた配向の有無にかかわらず、基板10の(100)配向が好適であるが、軸から離れたシリコン(100)はその上にドメインのない酸化被膜が成長するのを助ける。
シリコンは立方結晶方位を有する。そして、多くの他のIII-N材料、例えばGaNは六角形(hexagonal)の結晶方位を有する。立方晶の上にエピタキシャルに成長する六方晶は通常、広い格子不整合および大きな転位密度または結晶欠陥を発生させる。これは、装置設計にとって材料の有用性を制限する。さらに、不整合およびそれに因る転位密度もしくは欠陥のため、GaNの層の厚みは厳格に制限される。これは層の厚みがより大きくなるにつれて欠陥が広がるからである。このように、２つの材料の異なる結晶が格子整合することが困難であるか不可能であるという理由で、単結晶シリコン基板上へ単結晶GaNを成長させることは困難である。
本発明において、図１で図示したように、単結晶希土類酸化物の応力管理層12が、シリコン基板10にエピタキシャル成長している。この層12は、好ましくはシリコンの格子面間隔に近い結晶格子面間隔を有する希土類酸化物を含む。さまざまな希土類酸化物は、ごくわずかな応力でシリコンと実質的に整合する結晶格子面間隔を有する。例えば、Gd2O3は10.81Åの結晶格子面間隔(a)を有し、Er2O3は10.55Åの結晶格子面間隔(a)を有し、Nd2O3は11.08Åの結晶格子面間隔(a)を有し、シリコンは10.86Åの２倍の間隔(2a)を有する。また、結晶間隔を望ましいレベルにしてその後に堆積される層の応力をオフセットするのに望ましい張力もしくは圧縮圧力を発生するために、二つ以上の希有土類材料が、１つまたは複数の層に混ぜ合わされることもある。このように、本願明細書において、REOのaとSiの2aとは、「実質的に結晶学的な整合(substantial crystallographic match)」として定義される。さらに、REOの単一層または複数層の結晶格子面間隔は、構成成分の組成を変化させることによって、変えることができる。
応力管理層12は、「エピツイスト(epi-twist)」という名の技術を使用して、基板10にエピタキシャルに成長する。エピツイスト技術の付加的なおよびより詳細な特定の情報は、例えば、2012年1月31日に発行された”Semiconductor Structures with Rare-Earths”と題する、共同で所有される（出願人の譲受人により所有される）特許文献１において入手でき、それは参照により本明細書に組み込まれる。特許文献１においては、SOIおよびGOI構造の形成のために当該技術が使用されている。
エピツイスト技術を用いて、層12の希土類酸化物材料はシリコンと同様の立方結晶構造を保持するが、その方向は表面で(110)方位に変化する。この例では、(110)方向に変化する好適な希土類酸化物としてGd2O3があげられ、シリコン基板10との実質的に結晶学的な整合を提供する。ガドリニウムが好適な希有土類材料である一方、ガドリニウムより大きい原子番号を有し立方の形に結晶する任意の希有土類材料も採用することができる。単結晶酸化ガドリニウム(Gd2O3)は、好ましくはMBEによって、シリコン基板10にエピタキシャルに成長するが、その代わりに有機金属化学気相成長法(MOCVD)、または使用される特定のアプリケーションおよび付加的な成長技術に応じた他の任意の技術を用いて成長させることもできる。
希土類酸化物のバッファ層14は、好ましくはMBEによって、応力管理層12の表面にエピタキシャルに成長するが、その代わりに有機金属化学気相成長法もしくは他の任意の技術によっても成長させることができる。バッファ層14は層12の上にエピタキシャル成長するので応力管理層12と同様(110)結晶方位を有するが、GaNの間隔とより密接に整合する結晶間隔を有する。この具体例において、バッファ層14は単結晶酸化ガドリニウム(Gd2O3)の結晶間隔よりわずかに小さい結晶距離を有する単結晶酸化エルビウム(Er2O3)を含み、それはその上に続く層のいかなる応力も低減させ、実質的に変形のない層を成長させることができる。
単結晶GaN層16は、好ましくはMBEによって、バッファ層14上にエピタキシャルに成長するが、その代わりに有機金属化学気相成長法または他の任意の技術によっても成長させてもよい。GaN層16は、図２にて図示したように、(11-20)結晶方位を有する。この(11-20)方位は、図示する側から見て（プリズムの端から観察して）六角プリズムを表す。シリコン(110) に直接成長したときに、GaNやAlNが有するように、GaN層16は(0001)結晶方位を有するが、より少ない応力で成長し、従って転位密度は減少することが理解されよう。
図３は、図１において示した成長した構造のＸ線回折２θ−ω走査を表し、図１に図示される構造の、シリコン、酸化ガドリニウム、酸化エルビウムおよび窒化ガリウムの各強度ピークが示されている。
このように、シリコン(100)基板上にGaNを成長させる新規な方法が開示された。本新規な方法は、電子装置およびフォトニック装置用に好適な形式のGaNを提供し、作製が容易である。さらに、GaN層は、減少した転位密度を有する。シリコン(100)基板上に成長するGaNにより実現される大きな利点は、GaN電子デバイスがシリコンCMOS回路に都合よく内蔵されることができるということである。また、(11-20)方向において、成長するGaN層は、自発分極を低下させ、GaNフォトニック装置の効果を増加させる。
本願明細書において、例示の目的で選ばれた実施の形態に対して、当業者であれば容易になし得るさまざまな変更と改良を加えることができる。かかる改良および変更は、本発明の精神から逸脱しない範囲において、添付の特許請求の範囲の公正な解釈によって、本発明に含まれる。
当業者が本発明を理解して実施できるように明確かつ簡潔な言葉で本発明を十分に説明したが、本発明は以下のように請求される。
Claims (8)
- シリコン基板上にGaN材料を成長させる方法であって、
(100)表面方位または10度までのオフセットを伴う(100)表面方位を有する単結晶シリコン基板を提供するステップと、
エピツイスト技術を用いて、(110)結晶方位および立方結晶構造を有する希土類酸化物を含む単結晶応力管理層を前記シリコン基板上にエピタキシャルに成長させるステップと、
前記応力管理層の希土類酸化物よりもGaNの格子面間隔により近い格子面間隔を有する希土類酸化物を含む単結晶バッファ層を、前記応力管理層上にエピタキシャルに成長させるステップと、
前記バッファ層の表面に(11-20)結晶方位および(0001)結晶方位のいずれか１つを有する単結晶GaN材料の層をエピタキシャルに成長させるステップとを含む、方法。 - 前記単結晶応力管理層は、単結晶酸化ガドリニウム(Gd2O3)を含む、請求項１に記載の方法。
- 前記単結晶バッファ層は、単結晶酸化エルビウム(Er2O3)を含む、請求項１に記載の方法。
- シリコン基板上にGaN材料を成長させる方法であって、
(100)表面方位または10度以内オフセットされた(100)表面方位を有する単結晶シリコン基板を提供するステップと、
エピツイスト技術を用いて、立方結晶構造の(110)結晶方位を有する単結晶酸化カドリニウム(Gd2O3)であって、前記シリコン基板の表面と実質的に結晶格子整合する単結晶酸化ガドリニウム(Gd2O3)を含む単結晶応力管理層を前記シリコン基板上にエピタキシャルに成長させるステップと、
前記応力管理層上に、前記応力管理層の希土類酸化物よりGaNの格子面間隔により近い格子面間隔を有する単結晶酸化エルビウム(Er2O3)を含む単結晶バッファ層をエピタキシャルに成長させるステップと、
前記バッファの表面上に(11-20)結晶方位または(0001)結晶方位のいずれか１つを有する単結晶GaN半導体材料の層をエピタキシャルに成長させるステップとを含む、方法。 - シリコン基板に成長したGaN半導体材料であって、
(100)表面方位または10度までオフセットされた(100)表面方位を有する単結晶シリコン基板と、
前記シリコン基板上に配置され、(110)結晶方位および立方結晶構造を有する希土類酸化物を含む単結晶応力管理層と、
前記応力管理層上に配置されて、(110)結晶方位を有する希土類酸化物を含む単結晶バッファと、
前記バッファの表面上に置かれて、(11-20)結晶方位または(0001)結晶方位のいずれか１つを有する単結晶GaN材料の層と、を含むGaN半導体材料。 - 前記単結晶応力管理層は、単結晶酸化ガドリニウム(Gd2O3)を含む、請求項５に記載の、シリコン基板上に成長したGaN半導体物質。
- 前記単結晶バッファ層は、単結晶酸化エルビウム(Er2O3)を含む、請求項５に記載の、シリコン基板上に成長したGaN半導体物質。
- シリコン基板上に成長したGaN半導体材料であって、
(100)方位または10度までオフセットされた(100)方位を有する単結晶シリコン基板と、
前記シリコン基板上に配置された単結晶応力管理層であって、(110)結晶方位を有しシリコン基板の表面と実質的に結晶格子整合する立方結晶構造の単結晶酸化ガドリニウム(Gd2O3)を含む単結晶応力管理層と、
前記応力管理層上に配置されて、(110)結晶方位を有する単結晶酸化エルビウム(Er2O3)を含む単結晶バッファと、
前記バッファの表面に配置されて、(11-20)結晶方位または(0001)結晶方位のいずれか１つを有する単結晶GaN半導体材料の層とを含む、シリコン基板上に成長したGaN半導体材料。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/075,032 | 2013-11-08 | ||
| US14/075,032 US8846504B1 (en) | 2013-11-08 | 2013-11-08 | GaN on Si(100) substrate using epi-twist |
| PCT/US2014/062495 WO2015069481A1 (en) | 2013-11-08 | 2014-10-28 | GaN ON Si(100)SUBSTRATE USING EPI-TWIST |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017501563A JP2017501563A (ja) | 2017-01-12 |
| JP6375376B2 true JP6375376B2 (ja) | 2018-08-15 |
Family
ID=51588124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016527405A Active JP6375376B2 (ja) | 2013-11-08 | 2014-10-28 | エピツイストを利用したシリコン基板上のＧａＮ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8846504B1 (ja) |
| EP (1) | EP3053184A4 (ja) |
| JP (1) | JP6375376B2 (ja) |
| CN (1) | CN105793958B (ja) |
| WO (1) | WO2015069481A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9496132B2 (en) * | 2012-03-20 | 2016-11-15 | Translucent, Inc. | Nucleation of III-N on REO templates |
| US9613803B2 (en) | 2015-04-30 | 2017-04-04 | International Business Machines Corporation | Low defect relaxed SiGe/strained Si structures on implant anneal buffer/strain relaxed buffer layers with epitaxial rare earth oxide interlayers and methods to fabricate same |
| WO2017165197A1 (en) * | 2016-03-23 | 2017-09-28 | IQE, plc | Epitaxial metal oxide as buffer for epitaxial iii-v layers |
| US9842900B2 (en) | 2016-03-30 | 2017-12-12 | International Business Machines Corporation | Graded buffer layers with lattice matched epitaxial oxide interlayers |
| EP3443582A1 (en) * | 2016-04-13 | 2019-02-20 | IQE, Plc. | Group iii semiconductor epitaxy formed on silicon via single crystal ren and reo buffer layers |
| CN106057641A (zh) * | 2016-05-27 | 2016-10-26 | 清华大学 | 半导体结构以及制备半导体结构的方法 |
| KR102680861B1 (ko) | 2016-12-15 | 2024-07-03 | 삼성전자주식회사 | 질화 갈륨 기판의 제조 방법 |
| WO2019143942A1 (en) * | 2018-01-19 | 2019-07-25 | Iqe Plc | Re-based integrated photonic and electronic layered structures |
| US11757008B2 (en) | 2018-02-15 | 2023-09-12 | Iqe Plc | Electronic device with 2-dimensional electron gas between polar-oriented rare-earth oxide layer grown over a semiconductor |
| GB2606356A (en) | 2021-05-04 | 2022-11-09 | Iqe Plc | A layered structure |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3813740B2 (ja) * | 1997-07-11 | 2006-08-23 | Ｔｄｋ株式会社 | 電子デバイス用基板 |
| JP3975518B2 (ja) * | 1997-08-21 | 2007-09-12 | 株式会社豊田中央研究所 | 圧電セラミックス |
| AU2001277001A1 (en) * | 2000-07-24 | 2002-02-05 | Motorola, Inc. | Heterojunction tunneling diodes and process for fabricating same |
| JP4118061B2 (ja) * | 2002-02-07 | 2008-07-16 | 三洋電機株式会社 | 半導体の形成方法および半導体素子 |
| US8106381B2 (en) * | 2006-10-18 | 2012-01-31 | Translucent, Inc. | Semiconductor structures with rare-earths |
| EP1975988B1 (en) * | 2007-03-28 | 2015-02-25 | Siltronic AG | Multilayered semiconductor wafer and process for its production |
| US20120183767A1 (en) * | 2010-02-19 | 2012-07-19 | Rytis Dargis | Hexagonal reo template buffer for iii-n layers on silicon |
| US8455756B2 (en) * | 2010-02-19 | 2013-06-04 | Translucent, Inc. | High efficiency solar cell using IIIB material transition layers |
| US9105471B2 (en) * | 2011-08-03 | 2015-08-11 | Translucent, Inc. | Rare earth oxy-nitride buffered III-N on silicon |
| US9496132B2 (en) * | 2012-03-20 | 2016-11-15 | Translucent, Inc. | Nucleation of III-N on REO templates |
| US8636844B1 (en) * | 2012-07-06 | 2014-01-28 | Translucent, Inc. | Oxygen engineered single-crystal REO template |
| US8501635B1 (en) * | 2012-09-29 | 2013-08-06 | Translucent, Inc. | Modification of REO by subsequent III-N EPI process |
| US8680507B1 (en) * | 2013-01-16 | 2014-03-25 | Translucent, Inc. | A1N inter-layers in III-N material grown on DBR/silicon substrate |
| US8633569B1 (en) * | 2013-01-16 | 2014-01-21 | Translucent, Inc. | AlN inter-layers in III-N material grown on REO/silicon substrate |
-
2013
- 2013-11-08 US US14/075,032 patent/US8846504B1/en active Active
-
2014
- 2014-10-28 CN CN201480061139.5A patent/CN105793958B/zh active Active
- 2014-10-28 JP JP2016527405A patent/JP6375376B2/ja active Active
- 2014-10-28 EP EP14860165.1A patent/EP3053184A4/en not_active Ceased
- 2014-10-28 WO PCT/US2014/062495 patent/WO2015069481A1/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| EP3053184A4 (en) | 2017-03-15 |
| CN105793958A (zh) | 2016-07-20 |
| WO2015069481A1 (en) | 2015-05-14 |
| EP3053184A1 (en) | 2016-08-10 |
| CN105793958B (zh) | 2018-09-18 |
| US8846504B1 (en) | 2014-09-30 |
| JP2017501563A (ja) | 2017-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6375376B2 (ja) | エピツイストを利用したシリコン基板上のＧａＮ | |
| US7687888B2 (en) | Method of controlling stress in gallium nitride films deposited on substrates | |
| JP6304899B2 (ja) | 希土類酸化物ゲート誘電体を備えた、シリコン基板上に成長したｉｉｉ−ｎ半導体素子 | |
| US9139934B2 (en) | REN semiconductor layer epitaxially grown on REAIN/REO buffer on Si substrate | |
| US9824886B2 (en) | Stress mitigating amorphous SiO2 interlayer | |
| US9917193B2 (en) | III-N semiconductor layer on Si substrate | |
| US8394194B1 (en) | Single crystal reo buffer on amorphous SiOx | |
| US8507947B2 (en) | High quality GaN high-voltage HFETS on silicon | |
| US8501635B1 (en) | Modification of REO by subsequent III-N EPI process | |
| US9496132B2 (en) | Nucleation of III-N on REO templates | |
| US8994032B2 (en) | III-N material grown on ErAIN buffer on Si substrate | |
| US9236249B2 (en) | III-N material grown on REN epitaxial buffer on Si substrate | |
| JP7013070B2 (ja) | シリコン基板上のＥｒＡＩＮバッファ上に成長したＩＩＩ－Ｎ材料 | |
| JP2003218127A (ja) | 電界効果トランジスタ用エピタキシャルウェハ及び電界効果トランジスタ並びにその製造方法 | |
| US20130214282A1 (en) | Iii-n on silicon using nano structured interface layer | |
| JP4208078B2 (ja) | ＩｎＮ半導体及びその製造方法 | |
| JP2004273822A (ja) | ＧａＮ半導体及びその製造方法 | |
| KR20120073045A (ko) | 반도체 박막 성장 방법 및 이에 의해 성장된 반도체의 박막 | |
| JP2005259996A (ja) | 化合物半導体及びその製造方法 | |
| JP2007149739A (ja) | 半導体基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170906 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180621 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180723 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6375376 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |