JPWO2005010243A1 - シリコン単結晶基板の製造方法及び抵抗特性測定方法並びに抵抗特性保証方法 - Google Patents

シリコン単結晶基板の製造方法及び抵抗特性測定方法並びに抵抗特性保証方法 Download PDF

Info

Publication number
JPWO2005010243A1
JPWO2005010243A1 JP2005512030A JP2005512030A JPWO2005010243A1 JP WO2005010243 A1 JPWO2005010243 A1 JP WO2005010243A1 JP 2005512030 A JP2005512030 A JP 2005512030A JP 2005512030 A JP2005512030 A JP 2005512030A JP WO2005010243 A1 JPWO2005010243 A1 JP WO2005010243A1
Authority
JP
Japan
Prior art keywords
single crystal
silicon single
crystal substrate
resistivity
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005512030A
Other languages
English (en)
Other versions
JP4218681B2 (ja
Inventor
健 吉澤
健 吉澤
義博 児玉
義博 児玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of JPWO2005010243A1 publication Critical patent/JPWO2005010243A1/ja
Application granted granted Critical
Publication of JP4218681B2 publication Critical patent/JP4218681B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/08Single-crystal growth by zone-melting; Refining by zone-melting adding crystallising materials or reactants forming it in situ to the molten zone
    • C30B13/10Single-crystal growth by zone-melting; Refining by zone-melting adding crystallising materials or reactants forming it in situ to the molten zone with addition of doping materials
    • C30B13/12Single-crystal growth by zone-melting; Refining by zone-melting adding crystallising materials or reactants forming it in situ to the molten zone with addition of doping materials in the gaseous or vapour state
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本発明は、平均抵抗率1000Ω・cm以上のシリコン単結晶基板を製造する方法であって、FZ法により窒素を添加しながらシリコン単結晶インゴットを育成し、該育成したインゴットを切断してシリコン単結晶基板を作製し、該作製した基板に、900〜1250℃の温度で10〜120分の熱処理を行うことを特徴とするシリコン単結晶基板の製造方法及び該熱処理を行った後、前記作製した基板の抵抗率及び/又は面内抵抗率分布を測定することを特徴とするシリコン単結晶基板の抵抗特性測定方法及び保証方法である。これにより、窒素を添加した1000Ω・cmを超える高抵抗率シリコン単結晶基板において、半導体素子製造工程中に熱処理を行っても抵抗率が大きく変化しないシリコン単結晶基板の製造方法及びシリコン単結晶基板製品の正確な抵抗特性保証を行うことを可能にするシリコン単結晶基板の抵抗特性測定方法及び抵抗特性保証方法が提供される。

Description

本発明は、窒素が添加された高抵抗率のシリコン単結晶基板の製造方法及び抵抗特性測定方法並びに抵抗特性保証方法に関する。
従来、シリコン単結晶基板の製造またはこれを使用する半導体素子の製造においては、シリコン単結晶基板は不純物拡散、酸化工程、ゲッタリング処理等を目的として、600〜1300℃前後の広範囲の温度範囲で熱処理をその工程中に受ける。
一方、例えば1000℃以上の高温領域における熱処理の際にシリコン単結晶基板に発生する熱応力による転位発生の抑制、あるいは単結晶育成時における結晶欠陥の発生を防止する目的で、シリコン単結晶育成時に窒素を添加することが知られている。
ところが、窒素が添加されたシリコン単結晶基板は、熱処理を施すと、その抵抗率が熱処理前の値から変化することが知られている。このため、このような窒素が添加されたシリコン単結晶基板に、前述のような半導体素子の製造工程中の熱処理を行うと、抵抗率が変化し、製造する半導体素子の特性も変化してしまうという好ましくない問題があった。
このような問題点に対して、少なくとも半導体素子製造工程前に、シリコン単結晶基板に900〜1250℃の温度で約10〜60分の熱処理を行うことにより、半導体素子製造工程で行われる熱処理によっても抵抗率が変化しないシリコン単結晶基板の製造方法が開示されている(特許第2742247号公報)。
一方、近年、基板面内での平均抵抗率が1000Ω・cmを超えるような高抵抗率のシリコン単結晶基板の需要が高まっている。ところが、熱処理前の抵抗率が3000Ω・cmのN型シリコン単結晶基板の場合、熱処理後の抵抗率が900Ω・cm以上も変化する場合がある。このような高抵抗率の結晶の育成では、抵抗率の制御が非常に困難なものとなっていた。
ここで、シリコン単結晶基板の抵抗率評価の方法の一つとして、一枚の基板面内の抵抗率の分布である面内抵抗率分布を評価する方法がある。面内抵抗率分布を評価する指標として、RRG(Radial Resistivity Gradient)が主に用いられる。RRGとは、一枚のシリコン単結晶基板面内の任意の位置で測定した抵抗率測定群の中の最大値と最小値の差を、最小値で除した値を百分率で表したものである。すなわち、抵抗率の最大値をρmax、最小値をρminとすると、RRGは下記式で表される。
Figure 2005010243
この値が小さいほど、シリコン単結晶基板の面内抵抗率分布はより均一であり、半導体素子製造工程において、一枚のシリコン単結晶基板から製造される半導体素子の各々の抵抗率は均一なものとなる。すなわち、RRGが小さいシリコン単結晶基板である程、均一な抵抗率の半導体素子の収率が高いので好ましい。
本発明は、窒素を添加した、1000Ω・cmを超えるような高抵抗率のシリコン単結晶基板において、半導体素子製造工程中に熱処理を行っても抵抗率が大きく変化しないシリコン単結晶基板の製造方法、及び、シリコン単結晶基板製品の正確な抵抗特性保証を行うことを可能にするシリコン単結晶基板の抵抗特性測定方法及び抵抗特性保証方法を提供することを目的とする。
尚、ここで抵抗特性とは、抵抗率、面内抵抗率分布等を意味する。
上記目的達成のため、本発明は、平均抵抗率が1000Ω・cm以上のシリコン単結晶基板を製造する方法であって、少なくとも、フローティングゾーン法(FZ法)により窒素を添加しながらシリコン単結晶インゴットを育成し、該育成したシリコン単結晶インゴットを切断してシリコン単結晶基板を作製し、該作製したシリコン単結晶基板に、900〜1250℃の温度で10〜120分の熱処理を行うことを特徴とするシリコン単結晶基板の製造方法を提供する。
このように、高抵抗率のシリコン単結晶基板の作製に適するFZ法により窒素を添加しながら育成したシリコン単結晶インゴットを切断して作製した面内の平均抵抗率が1000Ω・cm以上のシリコン単結晶基板に、900〜1250℃の温度で10〜120分の熱処理を行えば、添加した窒素のドナーとしての作用を消去し、その後の半導体素子製造工程等での熱処理においても抵抗率が大きく変化しないシリコン単結晶基板を製造することができる。
このとき、前記シリコン単結晶インゴットに添加する窒素濃度を3×1014atoms/cm以上とすることが好ましい。
このように育成中にシリコン単結晶インゴットに添加する窒素濃度が3×1014atoms/cm以上であれば、窒素のドナーとしての抵抗率に対する寄与が大きいため、その作用を消去する熱処理を行うことにより抵抗率変化の抑制効果もより高いものとなる。
尚、シリコン単結晶に添加する窒素濃度が5×1015atoms/cmを超えると単結晶化しなくなり、1×1015atoms/cm以下とすることで確実に無転位化した単結晶を育成できる。
また、前記シリコン単結晶基板に行う熱処理を、ウェット酸素雰囲気、ドライ酸素雰囲気、窒素雰囲気のいずれか1つの雰囲気下で行うことが好ましい。
このように、前記熱処理をウェット酸素雰囲気、ドライ酸素雰囲気、窒素雰囲気のいずれか1つの雰囲気下で行うことにより、窒素のドナーとしての作用の消去を効果的に行うことができる。
また、本発明は、フローティングゾーン法(FZ法)により育成されたシリコン単結晶インゴットから作製した面内の平均抵抗率が1000Ω・cm以上のシリコン単結晶基板の抵抗特性を測定する方法であって、窒素を添加しながらシリコン単結晶インゴットを育成し、該育成したシリコン単結晶インゴットを切断してシリコン単結晶基板を作製し、該作製したシリコン単結晶基板に、900〜1250℃の温度で10〜120分の熱処理を行った後、前記作製したシリコン単結晶基板の抵抗率及び/又は面内抵抗率分布を測定することを特徴とするシリコン単結晶基板の抵抗特性測定方法を提供する。
このように、高抵抗率のシリコン単結晶基板の作製に適するFZ法により窒素を添加しながら育成したシリコン単結晶インゴットを切断して作製した面内の平均抵抗率が1000Ω・cm以上のシリコン単結晶基板に、900〜1250℃の温度で10〜120分の熱処理を行った後、前記作製したシリコン単結晶基板の抵抗率及び/又は面内抵抗率分布を測定すれば、添加した窒素のドナーとしての作用が消去された後の抵抗特性(抵抗率及び/又は面内抵抗率分布)を測定することとなる。従って1000Ω・cm以上のような高抵抗率のシリコン単結晶基板であっても、抵抗特性はその後の半導体素子製造工程等での熱処理においても前記測定した抵抗特性から大きく変化しないので、シリコン単結晶基板製造において正確な抵抗特性保証が可能になる。
このとき、前記シリコン単結晶インゴットに添加する窒素濃度を3×1014atoms/cm以上とすることが好ましい。
このように育成中にシリコン単結晶インゴットに添加する窒素濃度が3×1014atoms/cm以上であれば、欠陥等の発生防止効果が高いとともに、窒素のドナーとしての抵抗特性に対する寄与が大きいため、その作用を消去する熱処理を行うことにより抵抗特性変化の抑制効果もより高いものとなり、本発明に従う抵抗特性測定方法によってより正確な抵抗特性の保証が可能となる。
また、前記シリコン単結晶基板に行う熱処理を、ウェット酸素雰囲気、ドライ酸素雰囲気、窒素雰囲気のいずれか1つの雰囲気下で行うことが好ましい。
このように、前記熱処理をウェット酸素雰囲気、ドライ酸素雰囲気、窒素雰囲気のいずれか1つの雰囲気下で行うことにより、窒素のドナーとしての作用の消去を効果的に行うことができるので、その後より正確かつ迅速に抵抗特性を測定することができる。
また、本発明は、前記いずれかのシリコン単結晶基板の抵抗特性測定方法により測定された測定値を前記作製したシリコン単結晶基板の抵抗率及び/又は面内抵抗率分布の保証値として用いることを特徴とするシリコン単結晶基板の抵抗特性保証方法を提供する。
このように、前記の抵抗特性測定方法によって測定されたシリコン単結晶基板の抵抗特性は、半導体素子製造工程等でシリコン単結晶基板に熱処理が施されても変化しない値であるので、これをシリコン単結晶基板製品の保証値として用いることは信頼度の高い抵抗特性の保証方法となる。
本発明に従い、平均抵抗率が1000Ω・cm以上のシリコン単結晶基板を製造する際に、少なくとも、フローティングゾーン法(FZ法)により窒素を添加しながらシリコン単結晶インゴットを育成し、該育成したシリコン単結晶インゴットを切断してシリコン単結晶基板を作製し、該作製したシリコン単結晶基板に、900〜1250℃の温度で10〜120分の熱処理を行えば、転位や結晶欠陥の発生の抑制のために添加した窒素のドナーとしての作用の消去をあらかじめ行うことができるので、その後にシリコン単結晶基板が半導体素子製造工程等で様々な熱処理を受けても、平均抵抗率が1000Ω・cm以上の場合に発生するシリコン単結晶基板の抵抗率の大きな変化を抑制することができる。
また、本発明に従い、FZ法により育成され、育成中に窒素を添加したシリコン単結晶インゴットをスライス切断して作製した、面内の平均抵抗率が1000Ω・cm以上のシリコン単結晶基板の抵抗特性を測定する際に、900〜1250℃の温度で10〜120分の熱処理を行った後、前記作製したシリコン単結晶基板の抵抗率及び/又は面内抵抗率分布を測定するようにすれば、添加した窒素のドナーとしての作用が消去された後の抵抗特性を測定することになり、シリコン単結晶基板の抵抗特性はその後の半導体素子製造工程等での熱処理においても前記測定した抵抗特性から大きく変化しないので、1000Ω・cm以上のような高抵抗率のシリコン単結晶基板の製造においても正確な抵抗特性の保証が可能になる。従ってこのように測定した抵抗特性を保証値として用いれば信頼度の高い抵抗特性の保証方法となる。
[図1]本発明に従ったシリコン単結晶基板の製造工程の一例を示す図である。
[図2]本発明に従ったシリコン単結晶基板の抵抗率及び/又は面内抵抗率分布測定工程の一例を示す図である。
[図3]本発明の実施例1における、熱処理によるシリコン単結晶基板の面内抵抗率分布の変化を示すグラフである。
[図4]本発明の実施例2における、N型又はP型のシリコン単結晶基板についての熱処理前の面内平均抵抗率に対する熱処理後の面内平均抵抗率を示すグラフである。
[図5]本発明の実施例3における、熱処理前のシリコン単結晶基板の面内抵抗率分布を示すグラフである。
[図6]本発明の実施例3における、熱処理後のシリコン単結晶基板の面内抵抗率分布を示すグラフである。
[図7]本発明の実施例4における、サンプルA〜Dの熱処理前後の面内抵抗率分布を示すグラフである。
[図8]本発明の実施例4における、シリコン単結晶基板の熱処理前の面内平均抵抗率に対する熱処理後のRRG変化を示すグラフである。
以下では、本発明の実施の形態について説明するが、本発明はこれに限定されるものではない。
本発明者らの調査によると、窒素を添加したシリコン単結晶基板において半導体製造工程中の熱処理により発生する抵抗率の変化は、シリコン単結晶基板の熱処理前の抵抗率が高いほど大きくなる。そして、近年需要が高まっている平均抵抗率が1000Ω・cmのシリコン単結晶基板においてはこの抵抗率の変化が顕著であり、特に熱処理前の抵抗率が3000Ω・cmを越えるものでは、熱処理前後の抵抗率の乖離が著しく大きくなっていた。
例えば、熱処理前の抵抗率が3000Ω・cmのN型シリコン単結晶基板の場合、熱処理後に抵抗率が30%以上、すなわち900Ω・cm以上も変化する場合があった。また、10000Ω・cmのものでは、100%の変化率に達する場合があった。すなわち、熱処理前の抵抗率が10000Ω・cmのN型シリコン単結晶基板の場合には、熱処理により抵抗率が20000Ω・cmに達する場合があった。従ってそのようなシリコン単結晶基板を用いた半導体素子製造工程においては、例えば抵抗率が10000Ω・cmのシリコン単結晶基板を基にした設計の半導体素子製造工程を施しても、工程中の熱処理により抵抗率が20000Ω・cmとなる場合があり、その結果製造した半導体素子の特性が設計通りにならないといった問題を生じる。従って、半導体素子製造工程前に測定した抵抗率は信頼度の低い値となってしまう。
一方、シリコン単結晶基板の製造工程においては、例えば抵抗率が20000Ω・cmとなるようにN型不純物が添加されるよう設計してシリコン単結晶インゴットを育成したとしても、シリコン単結晶インゴットをスライス切断してシリコン単結晶基板を作製した時点での抵抗率が10000Ω・cmとなる場合があり、設計の精度の保証ができないといった問題を生じる。このような高抵抗率の結晶の育成では、わずかなドナーの発生でも抵抗率への影響が大きく、問題となることが判った。特に1000Ω・cm以上で問題が大きくなることが判った。
ここで面内抵抗率分布に着目すると、例えば熱処理前の平均抵抗率が8000Ω・cmのN型シリコン単結晶基板の場合、熱処理前はRRGが50%程度の値であったものが、熱処理後には20%程度にまで減少する場合があった。この場合、熱処理前と後のRRGの差は30%である。また、10000Ω・cmのものでは、熱処理前と後でのRRGの差が60%にも達する場合があった。このようにシリコン単結晶基板の平均抵抗率が高いほど面内抵抗率分布の変化率も高いので、正確な面内抵抗率分布の品質保証を大きく阻害する要因となる。
従ってそのようなシリコン単結晶基板を用いた半導体素子製造工程においては、例えばRRGが50%の面内抵抗率分布をもつシリコン単結晶基板を基にした設計の半導体素子製造工程を施しても、工程中の熱処理によりRRGが20%程度となる場合があり、その結果製造した半導体素子の特性が設計通りにならないといった問題を生じる。さらに、RRGを不適当に高く見積もってしまうことにより、均一な抵抗率をもつ半導体素子の製品収率を不適当に低く見積もってしまう可能性もある。従って、半導体素子製造工程前に測定したRRG等の面内抵抗率分布の値は信頼度の低い値となってしまう。
一方、シリコン単結晶基板の製造工程においては、例えば基板の製品規格値がRRGで20%以下であるような場合に、ある基板の測定したRRGが50%であれば規格外であるが、そのような基板であってもその後の熱処理でRRGが低下して規格値を満たすような場合が起こる。そのような場合には面内抵抗率分布の値が信頼度の低い値となるだけでなく、シリコン単結晶基板製品の収率を著しく悪化させてしまうこととなる。
このようなRRGの変化が起こる理由は以下のようなものと考えられる。窒素は転位や結晶欠陥の抑制のために添加されるが、N型ドナーとしても作用する。ここで窒素は、単結晶成長時の境界拡散層の不均一分布及び温度分布の不均一性により基板面内に不均一に含まれているため、結果として面内抵抗率分布が不均一になっている。このときRRGも大きい値となる。この現象はシリコン単結晶基板の抵抗率が高いほど、結晶に本来抵抗率調整のために添加されるドナーの量が少ないため、それにするドナーとして作用する窒素の量の比率が大きくなるので影響が大きく、ドナー消去熱処理による面内抵抗率分布の変動が大きくなる。このような窒素の分布の不均一性は、FZ法により育成されたシリコン単結晶インゴットから作製されたシリコン単結晶基板において特に顕著である。また、シリコン単結晶インゴットの直径が100mm、150mmと大きくなるにつれてさらに顕著なものとなる。
以上の点に鑑み、本発明者らは、シリコン単結晶基板に900〜1250℃の温度で10〜120分の熱処理を行えば、窒素を添加した平均抵抗率1000Ω・cm以上の高抵抗率のシリコン単結晶基板であっても、その後の半導体素子製造工程等で熱処理を行っても前述のような著しい抵抗率の変化が発生しないことを見出した。
また、このように900〜1250℃の温度で10〜120分の熱処理を行った後に抵抗率や面内抵抗率分布等の抵抗特性の測定を行えば、その後の半導体素子製造工程等で熱処理を行っても前述のような著しい抵抗特性の変化が発生しないようにすることができ(熱処理してから抵抗特性を測定することになり)、信頼度の高い抵抗特性保証ができることを見出し、本発明を完成させた。
以下では、本発明の一例を図を参照して詳細に説明する。
図1は、本発明に従ったシリコン単結晶基板の製造工程の一例を示す図であり、図2は、本発明に従ったシリコン単結晶基板の抵抗率及び/又は面内抵抗率分布測定工程の一例を示す図である。はじめに、図1を用いて、シリコン単結晶基板の製造工程について説明する。
まず、従来のFZ法による単結晶製造装置により抵抗率を1000Ω・cm以上の所望の値に設定してシリコン単結晶インゴットを育成する(図1A)。抵抗率を所望の値とするためにN型またはP型の不純物を育成中に添加することもできる。例えばPH、SbH、AsH等の原料ガスをアルゴンガス等のキャリアガスで希釈して溶融帯に吹き付けることによりN型不純物であるP、Sb、Asを添加することができる。P型不純物であるBを添加するにはB等を原料ガスとすればよい。
そして、シリコン単結晶インゴットの育成中に、単結晶製造装置の炉内をアルゴンガス又はアルゴンと水素の混合ガスからなる雰囲気ガスで満たし、そこに窒素ガス又は窒素を含む化合物ガスを混合することにより、シリコン単結晶インゴットに窒素を添加する。窒素を含む化合物ガスとしてはアンモニア、ヒドラジン、三フッ化窒素等のガスを用いることができる。このとき添加される窒素は、シリコン単結晶インゴット育成時にスワールやD欠陥等の結晶欠陥が発生するのを防止し、またシリコン単結晶基板に熱処理を加えた際に熱応力により発生する転位を抑制する作用がある。特に添加する窒素濃度が3×1014atoms/cm以上であれば、上記の結晶欠陥や転位の抑制に十分な濃度であり、かつ後述する本発明の効果を十分なものとすることができる。
このとき添加される窒素は、境界拡散層の不均一分布及び温度分布の不均一性等により、面内に不均一に含まれる。このため、窒素のドナーとしての作用により、面内抵抗率分布が不均一となる原因となる。特にシリコン単結晶インゴットをFZ法により育成する場合、FZ法では溶融帯の融液容量が比較的小さく自然対流により添加物が単結晶に不均一に取り込まれやすいので、不均一性が顕著になる。
次に、このようにして育成したシリコン単結晶インゴットを円筒ブロック状に切断し、外径研削した後に必要に応じてオリエンテーションフラット加工を施す(図1B)。そしてこのようにして加工したシリコン単結晶インゴットを内周刃スライサーやワイヤソー等を用いて所定の厚さにスライス切断してシリコン単結晶基板を作製する(図1C)。このように作製したシリコン単結晶基板に基板加工を施す(図1D)。具体的には、基板周辺のカケやチップを防ぐための面取り加工や、基板表面の平坦度と面平行度を高めるためのラッピング加工であり、その後にエッチング処理して上記機械加工プロセスで生じた表面の破砕層を除去する。さらに必要に応じて半導体素子製造工程で行われるゲッタリング熱処理の準備工程として裏面ゲッタリング処理を行う。この裏面ゲッタリング処理は、数〜数十μmの粒径のSiOで基板裏面をサンドブラスティングあるいは回転研磨して機械的ダメージ層を導入することより行うことができる。これらの工程はいずれも従来知られた方法で行うことができるものである。このようにして作製されたシリコン単結晶基板に後述する熱処理を行い(図1E)、その後表面を鏡面研磨してシリコン単結晶基板を製造する(図1F)。
前述の熱処理(図1E)は900〜1250℃の温度で10〜120分間行うことが好ましい。このような温度であれば、熱処理時間が長時間に及ぶことがなく、また加熱冷却時に熱応力により結晶欠陥が発生する可能性を小さくすることができるので特に好適である。熱処理の際の昇温速度については、例えば毎分1℃〜10℃とすることができるが、熱処理を受けるシリコン単結晶基板が急激な昇温により発生する熱応力によりスリップが発生したり、極端なケースでは破壊されたり、あるいは結晶性が劣化したりしない限り自由に選ぶことができる。
シリコン単結晶基板がN型の場合、この熱処理により抵抗率が上昇する。すなわち、N型シリコン単結晶基板の場合は、添加された窒素が添加されたN型不純物と同様にドナーとして作用するため、本来シリコン単結晶基板にN型不純物により与えられる抵抗率と比較して見かけの抵抗率が低い事に由来すると推測される。この場合、熱処理を行うことにより窒素のドナーとしての作用が消去され、シリコン単結晶基板本来の抵抗率に回復した結果、抵抗率が上昇したように見える。このようにシリコン単結晶基板の抵抗率がN型不純物により与えられる本来の抵抗率に回復すれば、その後シリコン単結晶基板に半導体素子製造工程等で熱処理を行っても、抵抗率は変化しない。
さらにドナーとしての窒素は、単結晶成長時の境界拡散層の不均一分布及び温度分布の不均一性により基板面内に不均一に含まれているため、結果として面内抵抗率分布が不均一になっており、そのためRRGも大きい値を示す。この現象は特にFZ法で単結晶を育成した場合に顕著である。しかし前記熱処理を行うことにより基板面内に不均一に分布していた窒素のドナーとしての作用が消去され、シリコン単結晶基板本来の面内抵抗率分布が顕在した結果、RRGが低下する。この現象はシリコン単結晶基板の抵抗率が高いほど、結晶に本来抵抗率調整のために添加されるN型不純物の量が少なく、それに対するドナーとして作用する窒素の量の比率が大きくなるため影響が大きく、ドナー消去による面内抵抗率分布の変動が大きくなる。このようにシリコン単結晶基板のRRGがN型不純物により与えられる本来のRRGに回復すれば、その後シリコン単結晶基板に半導体素子製造工程等で熱処理を行っても、RRGは変化しない。
一方、シリコン単結晶基板がP型の場合、この熱処理により抵抗率が低下する。すなわち、P型シリコン単結晶基板の場合は、アクセプターとしてのP型不純物の方が優勢であることから、添加された窒素がドナーとして抵抗率にP型不純物とは逆の寄与をするために、本来シリコン単結晶基板にP型不純物により与えられる抵抗率と比較して見かけの抵抗率が上昇していることになる。従って、熱処理を行うことにより窒素のドナーとしての作用が消去され、シリコン単結晶基板本来の抵抗率に回復した結果、抵抗率が低下したように見える。このようにシリコン単結晶基板の抵抗率がP型不純物により与えられる本来の抵抗率に回復すれば、その後シリコン単結晶基板に半導体素子製造工程等で熱処理を行っても、抵抗率は変化しない。
この場合も、ドナーとしての窒素が基板面内に不均一に含まれているため、結果として面内抵抗率分布が不均一になっており、そのためRRGも大きい値を示す。しかし前記熱処理を行うことにより不均一に分布していた窒素のドナーとしての作用が消去され、シリコン単結晶基板本来の面内抵抗率分布が顕在した結果、RRGが低下する。
いずれの場合でも、平均抵抗率が1000Ω・cm以上のような高抵抗率の場合は、N型またはP型不純物の濃度が比較的小さいため、転位や結晶欠陥の発生を抑制するために添加された窒素がドナーとして見かけの抵抗率及び面内抵抗率分布に寄与する割合が大きい。従ってこのような熱処理により窒素のドナーとしての作用を消去してシリコン単結晶基板の抵抗率を本来の抵抗率及び面内抵抗率分布に回復させる効果も著しく高いことになる。特に窒素濃度が3×1014atoms/cm以上であれば、窒素のドナーとしての見かけの面内抵抗率分布に対する寄与が十分に大きいため、熱処理の効果はより高いものになる。また、シリコン単結晶基板の直径が大きいほど窒素の不均一な分布による面内抵抗率分布の不均一性が大きく、RRGも大きくなる傾向があるので、熱処理によりRRGを本来の値に回復させる効果が高いものとなる。
また、熱処理を行う際には、ウェット酸素雰囲気、ドライ酸素雰囲気、窒素雰囲気のいずれか1つの雰囲気下でおこなうことが好ましい。これらの雰囲気下であれば、熱処理を効果的に行うことができる。窒素を添加したシリコン単結晶基板内では、窒素分子が原子空孔と複合体を形成してドナーとして作用していると考えられるが、酸素雰囲気下で熱処理すると、シリコン単結晶基板の表面にSiO膜が形成されることにより格子間Siが内方拡散され、原子空孔が消滅し、ドナー作用が消去される。ウェット酸素雰囲気とドライ酸素雰囲気では、ウェット酸素雰囲気の方がSiO膜の形成速度が速いので、熱処理がより効果的となる。窒素雰囲気の場合は、ドナー作用の消去に関して、格子間Siの内方拡散のみならず原子空孔の外方拡散による効果が大きいものと推測される。
次に、図2を用いて、シリコン単結晶基板の抵抗率及び/又は面内抵抗率分布測定工程について説明する。図2A〜図2Eの工程については前記の図1A〜図1Eの工程と同一である。
そして、このようにして熱処理を行なった(図2E)シリコン単結晶基板の抵抗率及び/又は面内抵抗率分布等の抵抗特性を測定する(図2F)。抵抗特性は例えば四探針法、広がり抵抗法、ホール効果法等で行うことができ、抵抗率の均一性の指標としてRRG等を用いることができる。前述のように本発明では熱処理により抵抗率はN型又はP型不純物により与えられる本来の抵抗率に回復しているので、この時測定した抵抗特性は、その後の半導体素子製造工程等で施される様々な熱処理の後の抵抗特性とほぼ同一である。従ってこのように熱処理後に抵抗特性を測定すれば、例えば半導体素子製造工程等で素子特性の設計をする場合などにこのように測定した抵抗率やRRG等を保証値として用いることができ、1000Ω・cm以上の高抵抗率であっても、製造工程中の熱処理により素子特性が変化せずに、設計どおりの素子製造が可能となる。
またシリコン単結晶基板の製造工程においては、このような熱処理後に測定した抵抗特性を用いて製造設計を行えばより設計精度の高い製造工程とすることができる。また、シリコン単結晶基板の製造ロットの抵抗率及び/又はRRGを、ロットから適宜選択したシリコン単結晶基板の抵抗率及び/又はRRGで代表させて保証するような場合でも、その代表させる基板をこのように熱処理した後に抵抗率及び/又はRRGを測定し、それを保証値として用いることにより、その製造ロットの全てのシリコン単結晶基板を熱処理して抵抗率及び/又はRRGを測定しなくても、それらのシリコン単結晶基板の本来の抵抗率及び/又はRRGを保証することが可能になる。
以下に本発明の実施例をあげてさらに具体的に説明するが、本発明はこれらに限定されるものではない。
直径125mmのN型シリコン単結晶インゴットをFZ法により育成し、育成中に窒素ガスにより窒素を添加した。このときの添加された窒素の全てがドナーとして作用するわけではないが、少なくともドナーとして作用する窒素の濃度は後述するように約5ppta(=2.5×1011atoms/cm)と見積もられる。次に、該育成したシリコン単結晶インゴットをスライス切断して面方位{111}のシリコン単結晶基板を作製した。該作製したシリコン単結晶基板の面内の抵抗率分布を測定したところ、面内の平均抵抗率(Rave)は1585Ω・cmであった。
前記作製したシリコン単結晶基板にドライ酸素雰囲気下で、1200℃、100分の熱処理を行った。該熱処理後のシリコン単結晶基板の面内の抵抗率分布を測定したところ、面内の平均抵抗率(Rave)は熱処理前の平均抵抗率より8.9%程度上昇し、1727Ω・cmであった。この後シリコン単結晶基板に試験的に600〜1300℃の熱処理を行ったが、面内の平均抵抗率は1727Ω・cmからほとんど変化しなかった。この結果から、このシリコン単結晶基板の抵抗率の保証値を1727Ω・cmとした。
図3は上記熱処理によるシリコン単結晶基板の面内抵抗率分布の変化を示すグラフである。横軸はシリコン単結晶基板の中心からの距離(mm)を示し、縦軸は抵抗率(Ω・cm)を示す。上記のようなドライ酸素雰囲気下で1200℃、100分の熱処理を行うことにより特にシリコン単結晶基板の中心部で抵抗率が大きく上昇する様子が示されている。前述のように、本実施例では、上昇後の抵抗率である1727Ω・cmをこのシリコン単結晶基板の抵抗率の保証値とした。なお、このときの抵抗率の上昇は窒素のドナーとしての作用の消去によるものと考えられるので、シリコン単結晶インゴット育成中に添加された窒素によるドナー濃度は前述のように約5pptaと見積もられる。
直径125mmのN型又はP型シリコン単結晶インゴットをFZ法により育成し、育成中に窒素ガスにより窒素を添加した。このときの添加された窒素のうち、少なくともドナーとして作用する窒素の濃度は後述するように約5pptaと見積もられる。該育成したシリコン単結晶インゴットをスライス切断して面方位{111}のシリコン単結晶基板を作製した。このようにしてN型又はP型シリコン単結晶基板を様々な抵抗率でそれぞれ40枚又は10枚だけ作製した。このように作製したシリコン単結晶基板の面内の平均抵抗率を測定し、これらのシリコン単結晶基板にドライ酸素雰囲気下で、1200℃、100分の熱処理を行い、その後に再び面内の平均抵抗率を測定した。
図4は、上記のN型又はP型のシリコン単結晶基板についての、熱処理前の面内平均抵抗率に対する熱処理後の面内平均抵抗率を示すグラフである。黒丸又は黒四角で表された点はそれぞれ上記で測定した熱処理後のN型又はP型のシリコン単結晶基板の面内平均抵抗率の実測値を示し、実線はドナーとして作用する窒素の濃度が5pptaであると仮定した場合の熱処理後の面内平均抵抗率の理論値を示す。熱処理後のN型又はP型のシリコン単結晶基板の面内平均抵抗率の実測値はそれぞれ、前述した窒素のドナー作用の消去の効果により上昇又は低下している。実測値は理論値とほぼ適合する結果となっており、シリコン単結晶インゴット育成中に添加された窒素によるドナー濃度は前述のように約5pptaと見積もられる。また、図4に示されるように、熱処理前の抵抗率が高ければ高いほど熱処理後の抵抗率の変化率が大きく、1000Ω・cm以上の抵抗率において熱処理が必要であり、特に熱処理前の抵抗率で3000Ω・cmを越えると熱処理前後の抵抗率の乖離が大きくなり、本発明に従って900〜1250℃の温度で10〜120分の熱処理を行い、窒素のドナーとしての作用を消去することにより、シリコン単結晶基板の抵抗率はN型又はP型不純物により与えられる本来の抵抗率に回復するので、その後の工程中にシリコン単結品基板の抵抗率の変化を抑制することができる。そして、本発明に従う熱処理後にシリコン単結晶基板の抵抗率測定を行ってそれを保証値とすれば、その保証値を信頼度の高いものとできる。
直径125mmのN型シリコン単結晶インゴットをFZ法により育成し、育成中に窒素ガスにより窒素を添加した。次に、該育成したシリコン単結晶インゴットをスライス切断して面方位{111}のシリコン単結晶基板を作製し、面内抵抗率分布を測定した。図5はこのようにして測定した面内抵抗率分布を示すグラフである。横軸は測定点の基板上の位置を示し、Ctrは基板中心位置、R/2は基板中心から基板半径の1/2の位置、そしてEdgeは基板周辺位置を示す。また縦軸は抵抗率を示す。この結果からRRGを算出したところ、RRG=56.6%であった。
次に、前記作製したシリコン単結晶基板にドライ酸素雰囲気下で1200℃、100分の熱処理を行った後、面内の抵抗率分布を測定した。図6はこのようにして測定した面内抵抗率分布を示すグラフである。この測定結果からRRGを算出したところ、RRG=13.6%であった。この後シリコン単結晶基板に試験的に600〜1300℃の熱処理を行ったが、RRGは13.6%からほとんど変化しなかった。この結果から、このシリコン単結晶基板のRRGの保証値を13.6%とした。
直径125mmのN型シリコン単結晶インゴットをFZ法により育成し、育成中に窒素ガスにより窒素を添加した。そして該育成したシリコン単結晶インゴットをスライス切断して面方位{111}のシリコン単結晶基板を作製した。このようにしてN型シリコン単結晶基板を1000〜11000Ω・cmの様々な抵抗率で48枚だけ作製した。このように作製したシリコン単結晶基板各々の面内の平均抵抗率及びRRGを測定し、これらのシリコン単結晶基板にドライ酸素雰囲気下で1200℃、100分の熱処理を行い、その後に再び面内の平均抵抗率及びRRGを測定した。
図7は、前記作製したシリコン単結晶基板の内の4つのサンプルA、B、C、Dについて、熱処理前後の面内抵抗率分布を示すグラフである。いずれも横軸は測定点の基板上の位置を示し、縦軸は抵抗率を示す。いずれのサンプルにおいても、熱処理により窒素のドナー作用が消去し、面内抵抗率の上昇及びRRGの降下が観測された。例えば熱処理前の平均抵抗率が5700Ω・cmであるサンプルAに関しては、熱処理前のRRGが38.8%であったのに対して、熱処理後のRRGは19.6%であり、熱処理によるRRGの変化量が19.2%であった。すなわち、サンプルAに対して本発明に従って熱処理をしなければ、後工程である半導体素子製造工程において工程中の熱処理によりRRGが19.2%も変化してしまう可能性があるが、本発明に従ってサンプルAにドライ酸素雰囲気下で1200℃、100分の熱処理を行い、その後測定したRRGをサンプルAのRRG保証値にすることにより、半導体素子製造工程により変化しないとともに、十分に小さな値のRRGを保証値とすることができる。
図8は前記作製したシリコン単結晶基板の熱処理前の面内平均抵抗率に対する、熱処理後のRRGの変化、すなわち当該シリコン単結晶基板の熱処理前のRRGと熱処理後のRRGの差を示すグラフである。縦軸の負の値は熱処理後にRRGが小さくなったことを示す。図8に示すように、熱処理前の面内平均抵抗率が高くなるほど熱処理後のRRGの変化が大きかった。図8には比較のため、面内平均抵抗率1000Ω・cm未満の場合のデータも合わせてプロットしたが、これを見ると、1000Ω・cm未満であれば、熱処理前後でそれ程RRGの変化は大きくないが、1000Ω・cm以上ではRRGの変化が大きくなり、熱処理が必要であることが判る。特に3000Ω・cm以上では10%以上変化する可能性がある。従って、本発明に従って、900〜1250℃の温度で10〜120分の熱処理を行った後にRRGを測定すれば、平均抵抗率1000Ω・cm以上の高抵抗率のシリコン単結晶基板であっても、面内抵抗率分布の保証がより正確で信頼度が高いものとなる。また、本発明の効果は、平均抵抗率が高ければ高いほど顕著になる。
以上、実施例1〜4で育成したシリコン単結晶インゴットの窒素濃度はいずれも4×1014〜1×1015atoms/cmの間にあることをFTIR(フーリエ変換赤外分光光度計)装置により確認された。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
例えば、実施例では面方位{111}のシリコン単結晶基板を製造したが、面方位は{100}、{110}であってもよいし、これらの面方位から傾斜させた面方位をもつものであってもよい。基板の直径は100mm未満であってもよいし、125mm、150mmまたはそれ以上であってもよい。前述のように、基板の直径が大きいほど面内抵抗率分布の不均一性が大きくなるので、本発明が効果的となる。また、実施例の窒素によるドナー濃度は5ppta(=2.5×1011atoms/cm)であったが、5ppta以下となる場合であっても、1000Ω・cm以上という、熱処理前後で抵抗率が大きく変化するような高い抵抗率のシリコン単結晶基板であれば、本発明の効果は高いものとなる。またこれ以上の窒素ドナー濃度になるような場合であれば熱処理前後の抵抗率の乖離がさらに大きくなるので、本発明の効果はさらに高いものとなる。

Claims (7)

  1. 平均抵抗率が1000Ω・cm以上のシリコン単結晶基板を製造する方法であって、少なくとも、フローティングゾーン法(FZ法)により窒素を添加しながらシリコン単結晶インゴットを育成し、該育成したシリコン単結晶インゴットを切断してシリコン単結晶基板を作製し、該作製したシリコン単結晶基板に、900〜1250℃の温度で10〜120分の熱処理を行うことを特徴とするシリコン単結晶基板の製造方法。
  2. 前記シリコン単結晶インゴットに添加する窒素濃度を3×1014atoms/cm以上とすることを特徴とする請求項1に記載のシリコン単結晶基板の製造方法。
  3. 前記シリコン単結晶基板に行う熱処理を、ウェット酸素雰囲気、ドライ酸素雰囲気、窒素雰囲気のいずれか1つの雰囲気下で行うことを特徴とする請求項1または2に記載のシリコン単結晶基板の製造方法。
  4. フローティングゾーン法(FZ法)により育成されたシリコン単結晶インゴットから作製した面内の平均抵抗率が1000Ω・cm以上のシリコン単結晶基板の抵抗特性を測定する方法であって、窒素を添加しながらシリコン単結晶インゴットを育成し、該育成したシリコン単結晶インゴットを切断してシリコン単結晶基板を作製し、該作製したシリコン単結晶基板に、900〜1250℃の温度で10〜120分の熱処理を行った後、前記作製したシリコン単結晶基板の抵抗率及び/又は面内抵抗率分布を測定することを特徴とするシリコン単結晶基板の抵抗特性測定方法。
  5. 前記シリコン単結晶インゴットに添加する窒素濃度を3×1014atoms/cm以上とすることを特徴とする請求項4に記載のシリコン単結晶基板の抵抗特性測定方法。
  6. 前記シリコン単結晶基板に行う熱処理を、ウェット酸素雰囲気、ドライ酸素雰囲気、窒素雰囲気のいずれか1つの雰囲気下で行うことを特徴とする請求項4または5に記載のシリコン単結晶基板の抵抗特性測定方法。
  7. 請求項4乃至6のいずれか1項に記載のシリコン単結晶基板の抵抗特性測定方法により測定された測定値を前記作製したシリコン単結晶基板の抵抗率及び/又は面内抵抗率分布の保証値として用いることを特徴とするシリコン単結晶基板の抵抗特性保証方法。
JP2005512030A 2003-07-29 2004-07-23 シリコン単結晶基板の製造方法及び抵抗特性測定方法並びに抵抗特性保証方法 Expired - Lifetime JP4218681B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2003281951 2003-07-29
JP2003281951 2003-07-29
JP2003281948 2003-07-29
JP2003281948 2003-07-29
JP2003281953 2003-07-29
JP2003281953 2003-07-29
PCT/JP2004/010489 WO2005010243A1 (ja) 2003-07-29 2004-07-23 シリコン単結晶基板の製造方法及び抵抗特性測定方法並びに抵抗特性保証方法

Publications (2)

Publication Number Publication Date
JPWO2005010243A1 true JPWO2005010243A1 (ja) 2006-09-07
JP4218681B2 JP4218681B2 (ja) 2009-02-04

Family

ID=34108585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005512030A Expired - Lifetime JP4218681B2 (ja) 2003-07-29 2004-07-23 シリコン単結晶基板の製造方法及び抵抗特性測定方法並びに抵抗特性保証方法

Country Status (2)

Country Link
JP (1) JP4218681B2 (ja)
WO (1) WO2005010243A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007176725A (ja) * 2005-12-27 2007-07-12 Shin Etsu Handotai Co Ltd 中性子照射シリコン単結晶の製造方法
JP5070737B2 (ja) * 2006-05-26 2012-11-14 信越半導体株式会社 Cz法により製造したシリコン結晶棒を原料としたfz単結晶シリコンの製造方法
JP5477188B2 (ja) * 2010-06-18 2014-04-23 信越半導体株式会社 シリコンウエーハのpn判定方法
JP6601057B2 (ja) * 2015-08-26 2019-11-06 株式会社Sumco n型シリコン単結晶インゴットの製造方法、および、n型シリコンウェーハの製造方法
JP6471683B2 (ja) * 2015-12-07 2019-02-20 株式会社Sumco シリコン単結晶の製造方法
EP3208366A1 (en) * 2016-02-16 2017-08-23 Siltronic AG Fz silicon and method to prepare fz silicon
CN111201341B (zh) * 2016-06-08 2023-04-04 环球晶圆股份有限公司 具有经改进的机械强度的高电阻率单晶硅锭及晶片
JP6954088B2 (ja) * 2017-12-19 2021-10-27 株式会社Sumco シリコン単結晶の製造方法
JP6809568B2 (ja) * 2019-06-26 2021-01-06 株式会社Sumco n型シリコン単結晶インゴットの製造方法、および、n型シリコンウェーハの製造方法
JP7173082B2 (ja) * 2020-04-17 2022-11-16 信越半導体株式会社 気相成長用のシリコン単結晶基板、気相成長基板及びこれらの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH033244A (ja) * 1989-05-30 1991-01-09 Shin Etsu Handotai Co Ltd 半導体シリコン基板の熱処理方法
JP2742247B2 (ja) * 1995-04-27 1998-04-22 信越半導体株式会社 シリコン単結晶基板の製造方法および品質管理方法
JP4463957B2 (ja) * 2000-09-20 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ

Also Published As

Publication number Publication date
WO2005010243A1 (ja) 2005-02-03
JP4218681B2 (ja) 2009-02-04

Similar Documents

Publication Publication Date Title
US8197594B2 (en) Silicon wafer for semiconductor and manufacturing method thereof
US6478883B1 (en) Silicon single crystal wafer, epitaxial silicon wafer, and methods for producing them
KR100622622B1 (ko) 에피텍셜 실리콘 단결정 웨이퍼의 제조 방법 및 에피텍셜 실리콘단결정 웨이퍼
KR100871626B1 (ko) 에피택시얼 웨이퍼 및 에피택시얼 웨이퍼의 제조 방법
JP4794137B2 (ja) シリコン半導体基板の熱処理方法
US8545622B2 (en) Annealed wafer and manufacturing method of annealed wafer
JP2000044389A (ja) エピタキシャルシリコン単結晶ウエ―ハの製造方法及びエピタキシャルシリコン単結晶ウエ―ハ
KR100920862B1 (ko) 질소/탄소 안정화된 산소 침전물 핵형성 중심을 가진 이상적인 산소 침전 실리콘 웨이퍼의 제조 방법
JP4218681B2 (ja) シリコン単結晶基板の製造方法及び抵抗特性測定方法並びに抵抗特性保証方法
US6365461B1 (en) Method of manufacturing epitaxial wafer
US7201800B2 (en) Process for making silicon wafers with stabilized oxygen precipitate nucleation centers
KR20080062519A (ko) 후속 열처리에 의해 산소 침전물로 되는 유핵의 분포가제어된 실리콘 웨이퍼 및 그 제조방법
JP2006004983A (ja) シリコンウエーハの製造方法及びシリコンウエーハ
US6808781B2 (en) Silicon wafers with stabilized oxygen precipitate nucleation centers and process for making the same
JP5278324B2 (ja) Igbt用シリコン単結晶ウェーハの製造方法
JP2007534579A (ja) 安定化された理想的酸素析出シリコンウエハを製造する方法
US11695048B2 (en) Silicon wafer and manufacturing method of the same
US6056931A (en) Silicon wafer for hydrogen heat treatment and method for manufacturing the same
JP2742247B2 (ja) シリコン単結晶基板の製造方法および品質管理方法
JP2007242920A (ja) 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ
JP2005206391A (ja) シリコン単結晶基板の抵抗率保証方法及びシリコン単結晶基板の製造方法並びにシリコン単結晶基板
US10020203B1 (en) Epitaxial silicon wafer
JP5207705B2 (ja) シリコンウエハ及びその製造方法
JP2000072593A (ja) アンチモンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ並びにこれらの製造方法
KR0169281B1 (ko) 반도체 실리콘 기판과 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081021

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081103

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4218681

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131121

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250