TW201903224A - 碳化矽晶片及其定位邊加工方法 - Google Patents
碳化矽晶片及其定位邊加工方法 Download PDFInfo
- Publication number
- TW201903224A TW201903224A TW106118979A TW106118979A TW201903224A TW 201903224 A TW201903224 A TW 201903224A TW 106118979 A TW106118979 A TW 106118979A TW 106118979 A TW106118979 A TW 106118979A TW 201903224 A TW201903224 A TW 201903224A
- Authority
- TW
- Taiwan
- Prior art keywords
- silicon carbide
- carbide wafer
- diameter
- flat
- angle
- Prior art date
Links
- 238000003672 processing method Methods 0.000 title description 5
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 title 1
- 229910003468 tantalcarbide Inorganic materials 0.000 title 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 95
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 94
- 238000012545 processing Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000011156 evaluation Methods 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 71
- 238000010586 diagram Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003763 carbonization Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02021—Edge treatment, chamfering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本發明提出一種碳化矽晶片及其定位邊加工方法。所述碳化矽晶片具有第一平口與第二平口。第一平口的兩端與碳化矽晶片的邊緣銜接處分別為第一R角，且第一R角的半徑為1mm~10mm。第二平口的兩端與碳化矽晶片的邊緣銜接處分別為第二R角，且第二R角的半徑為1mm~10mm。由於平口兩端與碳化矽晶片的邊緣銜接處設有最佳半徑範圍的R角，所以能提高晶片加工量率與品質。
Description
本發明是有關於一種碳化矽(SiC)晶片加工技術，且特別是有關於一種碳化矽晶片及其定位邊加工方法。
與傳統半導體矽晶片相比，碳化矽晶片因為具有較寬的能隙與高溫穩定性等特性，所以目前在高溫、高壓、高頻、高功率及光電等電子元件領域應用中，碳化矽晶片已成為主要的基板材料。
然而，由於碳化矽材料本身的硬度高，所以不易對晶片的平口與晶片邊緣銜接處進行加工，也因此造成晶片的平口與晶片邊緣銜接處有應力集中問題，容易在搬運或裝箱過程中產生破裂，而無法提升碳化矽晶片的良率。
本發明提供一種碳化矽晶片，能降低平口兩端的應力。
本發明提供一種碳化矽晶片的定位邊加工方法，可提升良率。
本發明的碳化矽晶片具有第一平口與第二平口。第一平口的兩端與碳化矽晶片的邊緣銜接處分別為第一R角，且第一R角的半徑為1mm~10mm。第二平口的兩端與碳化矽晶片的該邊緣銜接處分別為第二R角，且第二R角的半徑為1mm~10mm。
在本發明的一實施例中，上述的第一R角的半徑等於該第二R角的半徑。
在本發明的一實施例中，上述的第一R角的半徑大於第二R角的半徑。
在本發明的一實施例中，上述的第一平口的寬度大於第二平口的寬度。
在本發明的一實施例中，上述的第一平口與第二平口的位置呈90度角。
在本發明的一實施例中，上述的碳化矽晶片的直徑為50mm~200mm。
本發明的碳化矽晶片的定位邊加工方法則是先檢驗碳化矽晶片的原始規格，以取得碳化矽晶片的直徑、碳化矽晶片的第一平口處的直徑以及碳化矽晶片的第二平口處的直徑；當碳化矽晶片的直徑、第一平口處的直徑以及第二平口處的直徑大於或等於對應的第一規範值，則進行加工段數的評估。根據所述評估，對碳化矽晶片進行多段式進給，以於第一平口的兩端與碳化矽晶片的邊緣銜接處分別形成第一R角並於第二平口的兩端與碳化矽晶片的邊緣銜接處分別形成第二R角。然後，檢驗碳化矽晶片的處理後規格，以取得碳化矽晶片的直徑、第一平口處的直徑、第一平口的寬度、第二平口處的直徑、第二平口的寬度、第一R角的半徑以及第二R角的半徑。當碳化矽晶片的直徑、第一平口處的直徑以及第二平口處的直徑大於或等於對應的第二規範值，則完成碳化矽晶片的定位邊加工。
在本發明的另一實施例中，上述的定位邊加工方法還可在碳化矽晶片的直徑、第一平口處的直徑以及第二平口處的直徑小於對應的第一規範值時進行換片。
在本發明的另一實施例中，上述的定位邊加工方法還可在碳化矽晶片的直徑、第一平口處的直徑以及第二平口處的直徑小於對應的第二規範值時進行換片。
基於上述，本發明藉由在平口兩端與碳化矽晶片的邊緣銜接處設有最佳半徑範圍的R角，所以能降低該處的應力，並避免晶片運送、裝箱時破裂，進而提升碳化矽晶片的加工量率與品質。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下，將伴隨圖式詳細描述本發明的實施例。然而，這些實施例為例示性，且本發明揭露不限於此。圖式顯示實施例中所使用的方法、結構及/或材料的通常性特徵，並作為文字描述的補充。舉例來說，為了清楚起見，區域及/或結構的相對尺寸及位置可能縮小或放大。
圖1是依照本發明的一實施例的一種碳化矽晶片的示意圖。在圖1中，碳化矽晶片100具有第一平口102與第二平口104。第一平口102可為主平邊(primary flat)；第二平口104可為次平邊(secondary flat)，但本發明並不限於此。上述第一平口102的兩端102a、102b與碳化矽晶片100的邊緣100a銜接處分別為第一R角106，且第一R角106的半徑r1為1mm~10mm。第二平口104的兩端104a、104b與碳化矽晶片100的邊緣100a銜接處分別為第二R角108，且第二R角108的半徑r2為1mm~10mm。所述半徑r1與r2的範圍還可因應不同尺寸的碳化矽晶片作些微的變動，請見下表一所示。
表一
在本實施例中，第一R角106的半徑r1可等於或大於第二R角108的半徑r2。第一平口102的寬度OF1大於第二平口104的寬度OF2，此處的OF是指定位平邊(orientation flat)的英文縮寫。第一平口102與第二平口104的位置可呈90度角；也就是說，第一平口102延伸線與第二平口104延伸線可夾90度角。另外，本實施例的碳化矽晶片100的直徑WD例如在50mm~200mm之間，但仍可根據需求進行調整。
圖2是依照本發明的另一實施例的一種碳化矽晶片的定位邊加工流程步驟圖，且圖2中的英文縮寫可對照圖1所示的部位。
在圖2中，進行步驟200，檢驗碳化矽晶片的原始規格，以取得碳化矽晶片的直徑(WD)、碳化矽晶片的第一平口處的直徑(OD1)以及碳化矽晶片的第二平口處的直徑(OD2)。
然後，進行步驟202，確認碳化矽晶片的直徑(WD)、第一平口處的直徑(OD1)以及第二平口處的直徑(OD2)是否大於或等於對應的第一規範值。所謂的「對應的第一規範值」是指分別對上述直徑WD、OD1與OD2所預先設定的數值，所以第一規範值包含幾個不同的數值，並非只有單一數值。
當碳化矽晶片的直徑(WD)、第一平口處的直徑(OD1)以及第二平口處的直徑(OD2)大於或等於對應的第一規範值則進行步驟204，加工段數的評估。由於碳化矽晶片的硬度大，所以採用多段式加工，以免造成加工損傷。所述評估可根據步驟200所取得的原始規格比對上述對應的第一規範值，而得到加工量，再根據所述的加工量來評估加工段數。所述加工段數例如兩段至十段，但本發明並不限於此。
然而，當碳化矽晶片的直徑(WD)、第一平口處的直徑(OD1)以及第二平口處的直徑(OD2)小於對應的第一規範值，則表示被檢驗的碳化矽晶片已無法進行加工，所以需要換片(步驟206)，以更換新的碳化矽晶片來進行定位邊加工。
在步驟204之後，根據評估對碳化矽晶片進行步驟208，多段式進給，以於第一平口的兩端與碳化矽晶片的邊緣銜接處分別形成第一R角並於第二平口的兩端與碳化矽晶片的該邊緣銜接處分別形成第二R角。所述多段式進給例如多段粗磨與至少一次的細磨；譬如，當步驟204評估要進行五段加工，則前四次可進行粗磨，最後一次進行細磨，且砂輪(粒度)號數例如#300~#3000。
在完成步驟208之後，進行步驟210，檢驗碳化矽晶片的處理後規格，以取得碳化矽晶片的直徑(WD)、第一平口處的直徑(OD1)、第一平口的寬度(OF1)、第二平口處的直徑(OD2)、第二平口的寬度(OF2)、第一R角的半徑以及第二R角的半徑。
然後，進行步驟212，確認碳化矽晶片的直徑(WD)、第一平口處的直徑(OD1)以及第二平口處的直徑(OD2)是否大於或等於對應的第二規範值。所謂的「對應的第二規範值」是指分別對直徑WD、OD1與OD2所預先設定的數值，其可能與第一規範值不同，且包含幾個不同的數值。
當碳化矽晶片的直徑(WD)、第一平口處的直徑(OD1)以及第二平口處的直徑(OD2)小於對應的第二規範值，則需換片(步驟206)。反之，當WD、OD1以及OD2大於或等於對應的第二規範值，則完成碳化矽晶片的定位邊加工。
以下利用實驗來驗證本發明的功效，但本發明並不侷限於以下的內容。
〈實驗例〉
使用4吋的碳化矽晶片，其已具有第一平口和第二平口。第一規範值是WD: 100.1±0.05、OD1: 97.4±0.05以及OD2: 99.3±0.05。第二規範值是WD: 100±0.05、OD1: 97.3±0.05以及OD2: 99.2±0.05。
根據圖2的方法進行定位邊加工，使碳化矽晶片具有最佳半徑範圍的第一R角與第二R角。
〈對照例〉
使用具有第一平口和第二平口的4吋碳化矽晶片，但未經過實驗例的定位邊加工。
〈良率〉
分別將實驗例與對照例中的碳化矽晶片40片進行圓邊製程，來去除晶片邊緣的微裂，然後利用光學顯微鏡(OM)來檢查碳化矽晶片是否有破損，結果顯示於圖3。倒角規格則可利用邊緣輪廓(edge profile)儀器看倒角投影，來進行檢測。在圖3中，利用本發明的實驗例並無造成任何崩片，良率為100%；但是對照例的良率僅有33.33%。
綜上所述，本發明在碳化矽晶片的平口兩端與其邊緣銜接處設有最佳半徑範圍的R角，所以能避免晶片運送或者裝箱時破裂，確實達到提升碳化矽晶片之加工良率與品質的功效。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧碳化矽晶片
100a‧‧‧邊緣
102‧‧‧第一平口
102a、102b‧‧‧第一平口的兩端
104‧‧‧第二平口
104a、104b‧‧‧第二平口的兩端
106‧‧‧第一R角
108‧‧‧第二R角
200、202、204、206、208、210、212‧‧‧步驟
OD1、OD2、WD‧‧‧直徑
OF1、OF2‧‧‧寬度
r1、r2‧‧‧半徑
圖1是依照本發明的一實施例的一種碳化矽晶片的示意圖。 圖2是依照本發明的另一實施例的一種碳化矽晶片的定位邊加工流程步驟圖。 圖3是實驗例與對照例的良率方塊圖。
Claims (9)
- 一種碳化矽晶片，具有第一平口與第二平口，其特徵在於： 該第一平口的兩端與該碳化矽晶片的邊緣銜接處分別為第一R角，且該第一R角的半徑為1mm~10mm；以及 該第二平口的兩端與該碳化矽晶片的該邊緣銜接處分別為第二R角，且該第二R角的半徑為1mm~10mm。
- 如申請專利範圍第1項所述的碳化矽晶片，其中該第一R角的該半徑等於該第二R角的該半徑。
- 如申請專利範圍第1項所述的碳化矽晶片，其中該第一R角的該半徑大於該第二R角的該半徑。
- 如申請專利範圍第1項所述的碳化矽晶片，其中該第一平口的寬度大於該第二平口的寬度。
- 如申請專利範圍第1項所述的碳化矽晶片，其中該第一平口與該第二平口的位置呈90度角。
- 如申請專利範圍第1項所述的碳化矽晶片，其中該碳化矽晶片的直徑為50mm~200mm。
- 一種碳化矽晶片的定位邊加工方法，包括 檢驗碳化矽晶片的原始規格，以取得該碳化矽晶片的直徑、該碳化矽晶片的第一平口處的直徑(OD1)以及該碳化矽晶片的第二平口處的直徑(OD2)； 當該碳化矽晶片的該直徑、該第一平口處的該直徑(OD1)以及該第二平口處的該直徑(OD2)大於或等於對應的第一規範值，則進行加工段數的評估； 根據該評估，對該碳化矽晶片進行多段式進給，以於該第一平口的兩端與該碳化矽晶片的邊緣銜接處分別形成第一R角並於該第二平口的兩端與該碳化矽晶片的該邊緣銜接處分別形成第二R角；以及 檢驗該碳化矽晶片的處理後規格，以取得該碳化矽晶片的該直徑、該第一平口處的該直徑(OD1)、該第一平口的寬度(OF1)、該第二平口處的該直徑(OD2)、該第二平口的寬度(OF2)、該第一R角的半徑以及該第二R角的半徑；以及 當該碳化矽晶片的該直徑、該第一平口處的該直徑(OD1)以及該第二平口處的該直徑(OD2)大於或等於對應的第二規範值，則完成該碳化矽晶片的定位邊加工。
- 如申請專利範圍第7項所述的碳化矽晶片的定位邊加工方法，更包括當該碳化矽晶片的該直徑、該第一平口處的該直徑(OD1)以及該第二平口處的該直徑(OD2)小於對應的該第一規範值，則進行換片。
- 如申請專利範圍第7項所述的碳化矽晶片的定位邊加工方法，更包括當該碳化矽晶片的該直徑、該第一平口處的該直徑(OD1)以及該第二平口處的該直徑(OD2)小於對應的該第二規範值，則進行換片。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106118979A TW201903224A (zh) | 2017-06-08 | 2017-06-08 | 碳化矽晶片及其定位邊加工方法 |
| US15/856,074 US20180358443A1 (en) | 2017-06-08 | 2017-12-28 | Silicon carbide wafer and positioning edge processing method thereof |
| CN201810029068.0A CN109037307A (zh) | 2017-06-08 | 2018-01-12 | 碳化硅晶片及其定位边加工方法 |
| JP2018043869A JP2018207094A (ja) | 2017-06-08 | 2018-03-12 | 炭化ケイ素ウエハおよびその位置決めエッジ加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106118979A TW201903224A (zh) | 2017-06-08 | 2017-06-08 | 碳化矽晶片及其定位邊加工方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201903224A true TW201903224A (zh) | 2019-01-16 |
Family
ID=64564275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106118979A TW201903224A (zh) | 2017-06-08 | 2017-06-08 | 碳化矽晶片及其定位邊加工方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20180358443A1 (zh) |
| JP (1) | JP2018207094A (zh) |
| CN (1) | CN109037307A (zh) |
| TW (1) | TW201903224A (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5580831A (en) * | 1993-07-28 | 1996-12-03 | Fujitsu Limited | Sawcut method of forming alignment marks on two faces of a substrate |
| JP2000084811A (ja) * | 1998-09-16 | 2000-03-28 | Tokyo Seimitsu Co Ltd | ウェーハ面取り装置 |
| JP4947248B2 (ja) * | 2001-09-14 | 2012-06-06 | Ｄｏｗａエレクトロニクス株式会社 | ノッチ付き化合物半導体ウエハ |
| JP6315579B2 (ja) * | 2014-07-28 | 2018-04-25 | 昭和電工株式会社 | ＳｉＣエピタキシャルウェハの製造方法 |
| CN110660840B (zh) * | 2014-09-08 | 2023-09-01 | 住友电气工业株式会社 | 碳化硅单晶衬底及用于制造所述碳化硅单晶衬底的方法 |
-
2017
- 2017-06-08 TW TW106118979A patent/TW201903224A/zh unknown
- 2017-12-28 US US15/856,074 patent/US20180358443A1/en not_active Abandoned
-
2018
- 2018-01-12 CN CN201810029068.0A patent/CN109037307A/zh not_active Withdrawn
- 2018-03-12 JP JP2018043869A patent/JP2018207094A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20180358443A1 (en) | 2018-12-13 |
| JP2018207094A (ja) | 2018-12-27 |
| CN109037307A (zh) | 2018-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10087525B2 (en) | Variable gap hard stop design | |
| SG10201801132VA (en) | Method to create air gaps | |
| US6869898B2 (en) | Quartz glass jig for processing apparatus using plasma | |
| WO2012066752A1 (ja) | サセプタ及びエピタキシャルウェーハの製造方法 | |
| WO2019128524A1 (zh) | 一种消除晶圆翘曲的方法及复合衬底 | |
| CN1447194A (zh) | 监测、曝光、腐蚀方法、半导体器件制造方法及曝光装置 | |
| JP2019202900A (ja) | ＳｉＣ基板の製造方法 | |
| TW201903224A (zh) | 碳化矽晶片及其定位邊加工方法 | |
| CN115602530A (zh) | 碳化硅晶圆表面颗粒动态清洗方法 | |
| US7340352B2 (en) | Inspecting method, inspecting apparatus, and method of manufacturing semiconductor device | |
| US10879051B2 (en) | Method for controlling exposure region in bevel etching process for semiconductor fabrication | |
| WO2020137194A1 (ja) | 半導体ウェーハの評価方法および製造方法ならびに半導体ウェーハの製造工程管理方法 | |
| Arickx et al. | The next generation of germanium substrates: ExpogerTM | |
| CN103913943A (zh) | 光罩检测方法 | |
| CN104538508B (zh) | GaN外延用硅衬底材料的翘曲度控制方法 | |
| US11566324B2 (en) | Conditioning treatment for ALD productivity | |
| Fukuda et al. | Influence of wafer edge geometry on removal rate profile in chemical mechanical polishing: wafer edge roll-off and notch | |
| CN104241158A (zh) | 监控退火设备出现小颗粒尺寸缺陷的方法 | |
| KR20210113425A (ko) | 정전 척킹을 위한 방법 및 툴 | |
| JP2011108801A (ja) | 加工変質層評価方法 | |
| JP2010195598A (ja) | 窒化物半導体基板 | |
| WO2022222326A1 (zh) | 晶圆工作台平整度的监测方法、装置、系统及存储介质 | |
| Xu et al. | 40nm Backside Optimization and Improvement | |
| KR20190086103A (ko) | 웨이퍼의 오염 평가 방법 | |
| US6136718A (en) | Method for manufacturing a semiconductor wafer using a threadless corrosion-preventing gas ring |